Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3572272B2 - Method for manufacturing multilayer printed wiring board - Google Patents
[go: Go Back, main page]

JP3572272B2 - Method for manufacturing multilayer printed wiring board - Google Patents

Method for manufacturing multilayer printed wiring board Download PDF

Info

Publication number
JP3572272B2
JP3572272B2 JP2001187017A JP2001187017A JP3572272B2 JP 3572272 B2 JP3572272 B2 JP 3572272B2 JP 2001187017 A JP2001187017 A JP 2001187017A JP 2001187017 A JP2001187017 A JP 2001187017A JP 3572272 B2 JP3572272 B2 JP 3572272B2
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
size
work
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001187017A
Other languages
Japanese (ja)
Other versions
JP2003008211A (en
Inventor
智康 郡司
敬之 生澤
砂田  剛
勝 小笠原
Original Assignee
クローバー電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クローバー電子工業株式会社 filed Critical クローバー電子工業株式会社
Priority to JP2001187017A priority Critical patent/JP3572272B2/en
Publication of JP2003008211A publication Critical patent/JP2003008211A/en
Application granted granted Critical
Publication of JP3572272B2 publication Critical patent/JP3572272B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、多層プリント配線基板の製造方法に関するものである。
【0002】
【従来の技術】
近年、電子情報技術の急激な発達に伴い、電子部品は従来と同一以上の性能を備えると共に、大きさを縮小し、厚さを薄くすることが要求されている。これに伴い、前記電子部品を電気的に接続するプリント配線基板に対しても、同様の要求がある。
【0003】
前記プリント配線基板として、例えば、LSIをマザーボードに接続するために用いられるパッケージ基板がある。前記パッケージ基板は、LSIと同サイズのもの(CSP)を初めとして、20mm角以下の大きさのものが殆どである。一方、前記パッケージ基板は、配線パターンが形成された複数の個片を絶縁体を介して積層すると共に、各層の配線パターン間を導通させた構成を備える多層プリント配線基板であり、前記大きさでこのような構成を備える前記パッケージ基板を1個々々製造したのでは、非常に手間がかかり煩雑である。
【0004】
そこで、前記配線パターンが形成された個片を集合させて、通常の基板製造を行う大きさのワークサイズのプリント配線基板(以下、ワークサイズ基板と略記する)を形成し、複数の該ワークサイズ基板を絶縁体を介して積層することにより、前記パッケージ基板を製造することが行われている。前記ワークサイズ基板は、積層後プレス成形して複数のワークサイズ基板を一体化し、各層の配線パターン間を導通させるための貫通孔を形成する孔明け加工、外形加工等を施されたのち、個々の前記パッケージ基板に分割される。
【0005】
前記ワークサイズ基板によれば、前記孔明け加工、外形加工等における加工装置に組み込む回数、露光工程、印刷工程等におけるショット数を、大幅に低減して製造効率を向上することができる。
【0006】
しかしながら、前記ワークサイズ基板では配線パターンを形成するために、銅箔上に感光性樹脂(ドライフィルム)を熱圧着し、露光機にてネガフィルムまたはポジフィルムを通して紫外線照射し、現像、エッチング、ドライフィルム剥離を行う各工程で誤差を生じる。または、配線パターンを形成するために、銅箔上にエッチングレジストまたはメッキレジストを印刷する際に誤差が生じる。
【0007】
このため、複数の該ワークサイズ基板を絶縁体を介して積層すると、積層された各ワークサイズ基板の周辺部ほど前記個片の位置合せの精度が低下し、積層後にスルーホール等を形成した場合に、ランドが該スルーホールに切断されて層間で導通不良が起きることがあるという不都合がある。
【0008】
【発明が解決しようとする課題】
本発明は、かかる不都合を解消して、各層の配線パターンの位置を高精度で一致させることができる多層プリント配線基板の製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
かかる目的を達成するために、本発明の多層プリント配線基板の製造方法は、支持体上に所定の配線パターンを形成して複数のシートサイズのプリント配線基板を備えるワークサイズのプリント配線基板を得る工程と、前記ワークサイズの複数のプリント配線基板を絶縁体を介して積層してプレスすることにより一体化する工程とを備える多層プリント配線基板の製造方法において、少なくとも1枚の前記ワークサイズのプリント配線基板を残して、他のワークサイズのプリント配線基板をシートサイズのプリント配線基板毎に分割し、分割された前記シートサイズのプリント配線基板をトリミングし、未分割のワークサイズのプリント配線基板上の所定の位置に絶縁体を介して積層してプレスすることを特徴とする。
【0010】
本発明の多層プリント配線基板の製造方法によれば、まず、少なくとも1枚の前記ワークサイズ基板を残して、他のワークサイズ基板を前記配線パターンが形成された個片10〜100個からなるシートサイズ基板毎に分割する。そして、分割されたシートサイズ基板をトリミングした後、未分割のワークサイズ基板上の所定の位置に絶縁体を介して積層する。
【0011】
この結果、未分割のワークサイズ基板を基準として、シートサイズ基板単位で位置合わせを行うことができ、位置合わせの精度を向上させることができる。
【0012】
【発明の実施の形態】
次に、添付の図面を参照しながら本発明の実施の形態についてさらに詳しく説明する。図1は本実施形態の製造方法に用いるワークサイズのプリント配線基板の平面図、図2は本実施形態の製造方法を示す説明的断面図である。
【0013】
本実施形態では、LSIをマザーボードに接続するパッケージ基板として用いられる多層プリント配線基板を製造する場合を例として説明する。
【0014】
前記パッケージ基板を製造するときには、まず、図1に示すように、ガラスエポキシ基板1等の絶縁性支持体上に、該パッケージ基板を形成する個片2に対応する配線パターン(図示せず)を形成する。配線パターンが形成された個片2は、10〜100個を集合させて70〜160mm×70〜160mmの大きさのシートサイズ基板3を形成し、さらにシートサイズ基板3を2〜12個集合させて305〜510mm×405〜610mmの大きさのワークサイズ基板4が形成される。
【0015】
図1に示す本実施形態では、340mm×510mmの大きさのワークサイズ基板4の表裏両面に、160mm×160mmの大きさのシートサイズ基板3が縦3列横2列に配列されて6個備えられている。各シートサイズ基板3は、例えば10mm×10mm程度の大きさの個片2を35個ずつ集合させたものを2群備えている。
【0016】
本実施形態の個片2には、直径0.1mmの穴の周囲に該穴と同心の直径0.3mmのランドが設けられ、該ランドに幅50μmの配線が接続され、ランド間距離0.1mm、配線間隔75μmの配線パターンが形成されている。
【0017】
前記配線パターンは、例えば、ガラスエポキシ基板1の表裏両面に備えられた銅箔及び銅メッキ上に感光性樹脂(ドライフィルム)を熱圧着し、露光機にてネガフィルムまたはポジフィルムを通して紫外線照射し、現像、エッチング、ドライフィルム剥離の各工程を経て形成される。或いは、ガラスエポキシ基板1の表裏両面に備えられた銅箔上にエッチングレジストをスクリーン印刷し、前記エッチングレジストで被覆されずに露出している銅箔をエッチングした後、前記エッチングレジストを剥離することにより形成される。さらに或いは、前記銅箔上に、配線パターンとなる部分を除いてメッキレジストをスクリーン印刷して、メッキを施すことにより配線パターン2となる部分にエッチングレジストとなる金属層(例えば半田またはNi−Au)を析出させた後、前記メッキレジストを剥離し、エッチングを施すことにより形成してもよい。
【0018】
前記ワークサイズ基板4は、前記パッケージ基板を形成する層の数に対応する数が用意され、例えば、前記パッケージ基板が6層板であるときには、図2(a)に示すように、配線パターン2aを表裏両面に備える3枚のワークサイズ基板4a,4b,4cが用意される。
【0019】
ところで、ワークサイズ基板4a,4b,4cでは、銅箔上にエッチングレジストまたはメッキレジストを印刷する際に誤差が生じる。このため、各ワークサイズ基板4a,4b,4cの各配線パターン2aは、中央部では比較的精度良く位置を合わせて積層することができるが、周辺部ほど位置合わせの精度が低下し、積層後にスルーホール等を形成した場合に、ランドが該スルーホールに切断されて層間で導通不良が起きることがある。
【0020】
そこで、次に、図2(b)に示すように、ワークサイズ基板4aをシートサイズ基板3毎に分割する。このとき、各シートサイズ基板3をさらにトリミングする。前記トリミングは、例えば、金型プレス機を用いる切断またはルーター加工機(外形加工機)を用いる抜き取り加工により行う。
【0021】
そして、未分割のワークサイズ基板4b,4cをプリプレグ等の絶縁樹脂接着剤層5を介して積層すると共に、ワークサイズ基板4aの各シートサイズ基板3を絶縁樹脂接着剤層5を介して、未分割のワークサイズ基板4bに積層する。このとき、各シートサイズ基板3は、未分割のワークサイズ基板4aをワークサイズ基板4bに積層したときに、本来、対応すべきであった位置に積層される。前記積層は、各シートサイズ基板3をガイドピンによるピンラミネーション積層法またはX線カメラを用いる方法(特願平11−332447号明細書参照)により位置合わせした後、熱溶着により正確な位置に配置することにより行われる。前記ピンラミネーション積層法は、例えば、積層される側であるワークサイズ基板4bのシートサイズ基板の所定の位置に複数のガイドピンを設け、各シートサイズ基板3の該ガイドピンに対応する位置に設けられた貫通孔に該ガイドピンを挿通することにより位置決めを行う。前記ガイドピンは、例えば、積層される側であるワークサイズ基板4bのシートサイズ基板の四隅に設けられる。
【0022】
次に、図2(c)のように、絶縁樹脂接着剤層5を介して積層された各シートサイズ基板3と、未分割のワークサイズ基板4b,4cとをプレスして一体化することにより、ワークサイズの多層プリント配線基板7が形成される。
【0023】
多層プリント配線基板7は、次に、孔明け加工、メッキ、レジスト印刷、外形加工、表面処理、検査等の工程を経て完成され、シートサイズに分割された後、さらに配線パターン2に対応する各パッケージ基板(図1示の個片2)毎に分割される。
【0024】
前記製造方法によれば、ワークサイズ基板4aをシートサイズ基板3毎に分割して、各シートサイズ基板3を、ワークサイズ基板4bに積層するので、相互の配線パターン2aの位置を精度よく一致させることができ、各層間の導通不良を著しく低減することができる。
【0025】
尚、本実施形態では、ワークサイズ基板4aについてだけシートサイズ基板3毎に分割するようにしているが、位置合わせの精度を向上するためには、少なくとも1枚のワークサイズ基板4(例えばワークサイズ基板4b)を未分割のまま残し、他のワークサイズ基板4(例えばワークサイズ基板4a,4c)をシートサイズ基板3毎に分割して、シートサイズ基板3単位で未分割のワークサイズ基板4bに積層するようにしてもよい。
【図面の簡単な説明】
【図1】本発明の製造方法に用いるワークサイズのプリント配線基板の一例を示す平面図。
【図2】本発明の製造方法の実施形態を示す説明的断面図。
【符号の説明】
2a…配線パターン、 3…シートサイズのプリント配線基板、 4…ワークサイズのプリント配線基板、 5…絶縁体、 7…多層プリント配線基板。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a multilayer printed wiring board.
[0002]
[Prior art]
2. Description of the Related Art In recent years, with the rapid development of electronic information technology, electronic components are required to have performance equal to or higher than conventional ones, and to be reduced in size and thickness. Accordingly, there is a similar demand for a printed wiring board for electrically connecting the electronic components.
[0003]
As the printed wiring board, for example, there is a package board used for connecting an LSI to a motherboard. Most of the package substrates have a size of 20 mm square or less, including the same size (CSP) as the LSI. On the other hand, the package substrate is a multilayer printed wiring board having a configuration in which a plurality of pieces on which a wiring pattern is formed are stacked via an insulator, and the wiring patterns of the respective layers are electrically connected to each other. If each of the package substrates having such a configuration is manufactured individually, it is very troublesome and complicated.
[0004]
Therefore, the individual pieces on which the wiring patterns are formed are assembled to form a printed wiring board (hereinafter, abbreviated as a work size board) having a work size large enough to manufacture a normal board, and a plurality of the work sizes are formed. The package substrate is manufactured by laminating the substrates via an insulator. The work size substrate is press-formed after lamination to integrate a plurality of work size substrates, and after being subjected to a drilling process for forming a through hole for conducting between wiring patterns of each layer, an outer shape process, etc. Of the package substrate.
[0005]
According to the work size substrate, the number of times of being incorporated into a processing device in the drilling process, the outer shape processing, and the like, and the number of shots in an exposure process, a printing process, and the like can be significantly reduced to improve manufacturing efficiency.
[0006]
However, in order to form a wiring pattern on the work-size substrate, a photosensitive resin (dry film) is thermocompression-bonded on a copper foil, and is irradiated with ultraviolet light through a negative film or a positive film by an exposure machine to develop, etch, dry, An error occurs in each step of peeling the film. Alternatively, an error occurs when an etching resist or a plating resist is printed on a copper foil to form a wiring pattern.
[0007]
For this reason, when a plurality of the work size substrates are stacked via an insulator, the accuracy of alignment of the individual pieces decreases as the periphery of each stacked work size substrate decreases, and a through hole or the like is formed after the stacking. In addition, there is an inconvenience that a land may be cut into the through hole and a conduction failure may occur between layers.
[0008]
[Problems to be solved by the invention]
An object of the present invention is to provide a method for manufacturing a multilayer printed wiring board that can solve the above-described inconvenience and can match the positions of the wiring patterns of each layer with high accuracy.
[0009]
[Means for Solving the Problems]
In order to achieve this object, a method of manufacturing a multilayer printed wiring board according to the present invention forms a predetermined wiring pattern on a support to obtain a work-sized printed wiring board including a plurality of sheet-sized printed wiring boards. A method of manufacturing a multilayer printed wiring board, comprising the steps of: laminating a plurality of printed wiring boards of the work size via an insulator and pressing and integrating the printed wiring boards with at least one work size; leaving the wiring board, by dividing the printed circuit board other work size for each printed wiring board sheet size, crop the printed circuit board divided the sheet size, undivided work size of the printed wiring board Are laminated and pressed at predetermined positions via an insulator.
[0010]
According to the method of manufacturing a multilayer printed wiring board of the present invention, first, leaving at least one of the work size substrates, another work size substrate is formed of a sheet including 10 to 100 pieces on which the wiring pattern is formed. Divide for each size substrate. Then, after trimming the divided sheet size substrates, they are laminated via insulators at predetermined positions on the undivided work size substrates.
[0011]
As a result, it is possible to perform positioning on a sheet size substrate basis with reference to an undivided work size substrate, thereby improving the positioning accuracy.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, embodiments of the present invention will be described in more detail with reference to the accompanying drawings. FIG. 1 is a plan view of a printed wiring board having a work size used in the manufacturing method of the present embodiment, and FIG. 2 is an explanatory sectional view showing the manufacturing method of the present embodiment.
[0013]
In the present embodiment, a case of manufacturing a multilayer printed wiring board used as a package board for connecting an LSI to a motherboard will be described as an example.
[0014]
When manufacturing the package substrate, first, as shown in FIG. 1, a wiring pattern (not shown) corresponding to a piece 2 forming the package substrate is formed on an insulating support such as a glass epoxy substrate 1. Form. The individual pieces 2 on which the wiring patterns are formed are formed by assembling 10 to 100 pieces to form a sheet size substrate 3 having a size of 70 to 160 mm × 70 to 160 mm, and further assembling 2 to 12 sheet size substrates 3. Thus, a work size substrate 4 having a size of 305 to 510 mm × 405 to 610 mm is formed.
[0015]
In this embodiment shown in FIG. 1, six sheet size substrates 3 of 160 mm × 160 mm are arranged in three rows and two rows on both sides of a work size substrate 4 having a size of 340 mm × 510 mm. Have been. Each sheet size substrate 3 includes two groups of 35 pieces 2 each having a size of, for example, about 10 mm × 10 mm.
[0016]
In the individual piece 2 of this embodiment, a land having a diameter of 0.3 mm is provided concentrically with a hole having a diameter of 0.1 mm, a wiring having a width of 50 μm is connected to the land, and a distance between the lands is set to 0. A wiring pattern of 1 mm and a wiring interval of 75 μm is formed.
[0017]
For the wiring pattern, for example, a photosensitive resin (dry film) is thermocompression-bonded on copper foil and copper plating provided on both front and back surfaces of the glass epoxy substrate 1, and is irradiated with ultraviolet light through a negative film or a positive film by an exposure machine. , Development, etching and dry film peeling. Alternatively, an etching resist is screen-printed on a copper foil provided on both front and back surfaces of the glass epoxy substrate 1, and the exposed copper foil which is not covered with the etching resist is etched, and then the etching resist is peeled off. Formed by Further alternatively, a plating resist is screen-printed on the copper foil except for a portion to be a wiring pattern, and a metal layer (for example, solder or Ni-Au) to be an etching resist is formed on a portion to be a wiring pattern 2 by plating. ) May be formed by removing the plating resist and performing etching.
[0018]
The work size substrate 4 has a number corresponding to the number of layers forming the package substrate. For example, when the package substrate is a six-layer plate, as shown in FIG. Are provided on both front and back sides, and three work size substrates 4a, 4b and 4c are prepared.
[0019]
Incidentally, in the work size substrates 4a, 4b, and 4c, an error occurs when an etching resist or a plating resist is printed on the copper foil. For this reason, the wiring patterns 2a of the respective work size substrates 4a, 4b, 4c can be laminated with their positions relatively accurately aligned in the central portion, but the alignment accuracy decreases in the peripheral portion, and after lamination, When a through-hole or the like is formed, a land may be cut into the through-hole and conduction failure may occur between layers.
[0020]
Therefore, next, as shown in FIG. 2B, the work size substrate 4a is divided for each sheet size substrate 3. At this time , each sheet size substrate 3 is further trimmed . The trimming is performed by, for example, cutting using a die press machine or extracting using a router machine (outer shape machine).
[0021]
Then, the undivided work size substrates 4b and 4c are laminated via an insulating resin adhesive layer 5 such as a prepreg, and each sheet size substrate 3 of the work size substrate 4a is unmounted via the insulating resin adhesive layer 5. It is laminated on the divided work size substrate 4b. At this time, when the undivided work size substrates 4a are stacked on the work size substrates 4b, the respective sheet size substrates 3 are stacked at positions where they should originally correspond. The lamination is performed by aligning the respective sheet size substrates 3 by a pin lamination lamination method using guide pins or a method using an X-ray camera (see Japanese Patent Application No. 11-332447), and then disposing them at an accurate position by heat welding. It is done by doing. In the pin lamination laminating method, for example, a plurality of guide pins are provided at predetermined positions on a sheet size substrate of the work size substrate 4b on the side to be laminated, and provided at positions corresponding to the guide pins on each sheet size substrate 3. Positioning is performed by inserting the guide pin into the provided through hole. The guide pins are provided, for example, at four corners of the sheet size substrate of the work size substrate 4b on the side to be laminated.
[0022]
Next, as shown in FIG. 2C, the sheet size substrates 3 stacked via the insulating resin adhesive layer 5 and the undivided work size substrates 4b and 4c are pressed and integrated. Then, a multilayer printed wiring board 7 having a work size is formed.
[0023]
Next, the multilayer printed wiring board 7 is completed through processes such as punching, plating, resist printing, outer shape processing, surface treatment, and inspection, and is divided into sheet sizes. It is divided for each package substrate (individual piece 2 shown in FIG. 1).
[0024]
According to the manufacturing method, since the work size substrate 4a is divided for each sheet size substrate 3 and each sheet size substrate 3 is stacked on the work size substrate 4b, the positions of the wiring patterns 2a are matched with each other with high accuracy. Therefore, poor conduction between the layers can be significantly reduced.
[0025]
In this embodiment, only the work size substrate 4a is divided for each sheet size substrate 3. However, in order to improve the alignment accuracy, at least one work size substrate 4 (for example, work size The substrate 4b) is left undivided, and the other work size substrates 4 (for example, the work size substrates 4a and 4c) are divided for each sheet size substrate 3 to be divided into undivided work size substrates 4b for each sheet size substrate 3. They may be stacked.
[Brief description of the drawings]
FIG. 1 is a plan view showing an example of a work-sized printed wiring board used in the manufacturing method of the present invention.
FIG. 2 is an explanatory sectional view showing an embodiment of the manufacturing method of the present invention.
[Explanation of symbols]
2a: Wiring pattern, 3: Sheet size printed wiring board, 4: Work size printed wiring board, 5: Insulator, 7: Multilayer printed wiring board.

Claims (1)

支持体上に所定の配線パターンを形成して複数のシートサイズのプリント配線基板を備えるワークサイズのプリント配線基板を得る工程と、
前記ワークサイズの複数のプリント配線基板を絶縁体を介して積層してプレスすることにより一体化する工程とを備える多層プリント配線基板の製造方法において、
少なくとも1枚の前記ワークサイズのプリント配線基板を残して、他のワークサイズのプリント配線基板をシートサイズのプリント配線基板毎に分割し、
分割された前記シートサイズのプリント配線基板をトリミングし、未分割のワークサイズのプリント配線基板上の所定の位置に絶縁体を介して積層してプレスすることを特徴とする多層プリント配線基板の製造方法。
Forming a predetermined wiring pattern on the support to obtain a work-sized printed wiring board including a plurality of sheet-sized printed wiring boards,
A process of laminating a plurality of printed wiring boards of the work size via an insulator and pressing and integrating the printed wiring boards to form a multilayer printed wiring board,
Leaving at least one printed wiring board of the work size, dividing a printed wiring board of another work size into printed wiring boards of a sheet size,
Manufacturing the multilayer printed wiring board, wherein the divided printed wiring board of the sheet size is trimmed , laminated at a predetermined position on an undivided work-sized printed wiring board via an insulator, and pressed. Method.
JP2001187017A 2001-06-20 2001-06-20 Method for manufacturing multilayer printed wiring board Expired - Fee Related JP3572272B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001187017A JP3572272B2 (en) 2001-06-20 2001-06-20 Method for manufacturing multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001187017A JP3572272B2 (en) 2001-06-20 2001-06-20 Method for manufacturing multilayer printed wiring board

Publications (2)

Publication Number Publication Date
JP2003008211A JP2003008211A (en) 2003-01-10
JP3572272B2 true JP3572272B2 (en) 2004-09-29

Family

ID=19026374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001187017A Expired - Fee Related JP3572272B2 (en) 2001-06-20 2001-06-20 Method for manufacturing multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JP3572272B2 (en)

Also Published As

Publication number Publication date
JP2003008211A (en) 2003-01-10

Similar Documents

Publication Publication Date Title
JP4535002B2 (en) Semiconductor IC-embedded substrate and manufacturing method thereof
KR100521071B1 (en) Flex rigid print circuit printed board and manufacturing method thereof
US8020292B1 (en) Methods of manufacturing printed circuit boards
JP3840180B2 (en) Flexible printed wiring board
KR20090067064A (en) Wiring board and manufacturing method thereof
CN103681384A (en) Chip sealing base plate as well as structure and manufacturing method thereof
CN111556669B (en) Method for manufacturing high-density interconnection board
US8377317B2 (en) Method for manufacturing printed circuit board with thick traces
KR20130059356A (en) Methods of manufacturing printed circuit boards using parallel processes to interconnect with subassemblies
JPH0496258A (en) Manufacture of semiconductor device insulating substrate and metal pattern plate therefor
JP3572272B2 (en) Method for manufacturing multilayer printed wiring board
TW201417663A (en) Carrier plate manufacturing method
JP3572271B2 (en) Method for manufacturing multilayer printed wiring board
JP2943767B2 (en) Method for manufacturing multilayer wiring board
JP2005189462A (en) Method for manufacturing printed wiring board
JP2004079703A (en) Laminated substrate and method of manufacturing laminated substrate
TWI877919B (en) Interposer and manufacturing method thereof
JP2004214393A (en) Method for producing multilayer wiring board
JP2000323838A (en) Method for manufacturing multilayer substrate
CN115715050B (en) Printed circuit boards and manufacturing methods applicable to high-end writable embedded camera modules
US20030002263A1 (en) HDI circuit board and method of production of an HDI circuit board
JP2025173250A (en) Method for manufacturing sheet with wiring circuit board, and sheet with wiring circuit board
JP3569923B2 (en) Manufacturing method of laminated hybrid integrated circuit component
JP2004158672A (en) Method for manufacturing multilayer board
GB2307352A (en) Manufacture of multi-layer printed circuit boards

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040628

R150 Certificate of patent or registration of utility model

Ref document number: 3572272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080702

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090702

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees