JP3577872B2

JP3577872B2 - Gray scale adaptive error diffusion circuit

Info

Publication number: JP3577872B2
Application number: JP03705097A
Authority: JP
Inventors: 徹相田; 正道中島; 朝郎小坂井; 純一小野寺; 正幸小林; 誠司松永; 勇人傳田; 暢之高木
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 1997-02-05
Filing date: 1997-02-05
Publication date: 2004-10-20
Anticipated expiration: 2017-02-05
Also published as: JPH10222124A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＰＤＰ（プラズマディスプレイパネル）のような非線形な階調特性をもつディジタルディスプレイ装置（表示装置）で、誤差拡散による擬似中間調画像表示を行うための階調適応型誤差拡散回路に関するものである。
【０００２】
【従来の技術】
ＰＤＰの駆動方式はディジタル化された映像入力信号による直接駆動方式であるので、パネル面から発光される輝度階調は扱う信号のビット数で定まる。
ＰＤＰは基本的特性の異なるＡＣ型とＤＣ型の２方式に分けられ、このＡＣ型ＰＤＰでは、階調表示に関し試作レベルで最大６４階調表示までの報告しかなかったが、アドレス・表示分離型駆動法（ＡＤＳサブフィールド法）による将来の２５６階調の手法が提案されている。
【０００３】
ＡＤＳサブフィールド法における１フレーム（又は１フィールド）は、輝度の相対比が、例えば１、２、４、８、１６、３２、６４、１２８の８個のサブフィールドで構成され、８画面の輝度の組み合わせで２５６階調の表示を行う。それぞれのサブフィールドは、リフレッシュした１画面分のデータの書込みを行うアドレス期間とそのサブフィールドの輝度レベルを決めるサスティン期間で構成される。アドレス期間では、最初全画面同時に各ピクセルに初期的に壁電荷が形成され、その後サスティンパルスが全画面に与えられ表示を行う。サブフィールドの明るさはサスティンパルスの数に比例し、所定の輝度に設定される。このようにして２５６階調表示が実現される。
【０００４】
以上のようなＡＣ駆動方式では、階調数を増やせば増やすほど、１フレーム期間内でパネルを点灯発光させる準備期間としてのアドレス期間のビット数が増加するため、発光期間としてのサスティン期間が相対的に短くなり、最大輝度が低下する。
パネル面から発光される輝度階調は、扱う信号のビット数によって定まるため、扱う信号のビット数を増やせば、画質は向上するが、発光輝度が低下し、逆に扱う信号のビット数を減らせば、発光輝度が増加するが、階調表示が少なくなり、画質の低下を招く。
【０００５】
入力信号のビット数よりも出力駆動信号のビット数を低減しながら、入力信号と発光輝度との濃淡誤差を最小にするための誤差拡散処理は、擬似中間調を表現する処理であり、少ない階調で濃淡表現する場合に用いられる。
従来の一般的な誤差拡散回路において、映像信号入力端子から誤差拡散回路にｕ（例えば８）ビットの原画素Ａｉ，ｊの映像信号が入力し、誤差拡散処理部を経て、さらにビット数をｖ（例えば４）ビットに減らす処理をしてＰＤＰを発光する。
また、ＲＯＭなどからなる発光輝度特性演算部は、例えば図１１に示すｙ＝ｘ（点線）にできるだけ近似した代表的な入力データ（実線）からＰＤＰの発光輝度特性を測定し記憶しておく。この発光輝度特性を誤差拡散処理部に送って誤差を算出して入力映像信号に加算し、拡散することによって擬似中間調表示を行っていた。
この結果、瞬間的には実線の階段状のような発光輝度レベルであるにも拘らず、実際は、平均化された状態で認識され、点線ｙ＝ｘに似た補正輝度線となる。
【０００６】
しかし、ＰＤＰなどの表示装置の発光輝度特性は、表示しようとするデータにより変化し、図１２に示すような発光輝度特性の場合もある。このような場合、図１１に示すような代表的な発光輝度特性に合わせ込む方法では、この代表的な特性を取得したとき以外のデータに対しては、階調特性に適応しきれないで、階調不適応による擬似輪郭が現われるという問題があった。
また、ＰＤＰなどの表示装置の発光輝度特性が、図１３に示すように、入力駆動信号が増加しているのに発光輝度レベルが減少する反転区間のある場合もある。この図１３のように発光輝度レベルが反転している場合、誤差拡散後の擬似中間調表示の階調特性も反転している部分があり、本来明るく表示されるべきところが暗く表示されて映像に違和感が生じるという問題があった。
【０００７】
【発明が解決しようとする課題】
本出願人は、このような問題を解決するために、既に図１４に示すような階調適応型誤差拡散回路を提案している。
図１４では、従来のようにＲＯＭから与えられていた発光輝度特性の代わりに、１または複数フレーム毎の発光輝度特性を、ＰＤＰなどのディスプレイ装置の入力データの負荷率から求められる輝度偏差特性に基づいて算出し、１または複数フレーム毎に発光輝度特性を更新して誤差拡散を行い、擬似輪郭が現われるのを防止していた。
【０００８】
さらに詳しく説明すると、入力端子１０に入力した映像信号に誤差拡散処理を行う誤差拡散処理部１２を設け、この誤差拡散処理部１２の出力側に反転補正部１４を結合し、この反転補正部１４で誤差拡散処理部１２から出力する拡散出力信号に反転補正値を加えて反転を補正し、出力端子１６を介してＰＤＰ（図示省略）へ出力する。
反転補正部１４の出力側に表示面積率演算部１８、ルックアップテーブルとしての輝度低下率ＲＯＭ２０及び輝度特性取得部２２を順次結合し、この輝度特性取得部２２で得られた輝度偏差量（輝度偏差データ）を誤差拡散処理部１２へ出力してループを形成する。また、反転検出部２４は、輝度特性取得部２２で得られた発光輝度特性から発光輝度レベルの反転を検出し、所定の発光輝度特性とするための補正情報を反転補正部１４へ出力する。
【０００９】
表示面積率演算部１８は、誤差拡散処理部１２で誤差拡散し、反転補正部１４で反転補正した出力データをサンプリングし、各サブフレームのサンプリングカウント値Ｃ（ｉ）（表示面積率）を求める。このカウント値Ｃ（ｉ）をアドレスとして、輝度低下率ＲＯＭ２０から輝度低下率が求められ、この輝度低下率に基づいて輝度特性取得部２２から輝度偏差量が求められる。この輝度偏差量が誤差拡散処理部１２へフィードバックされ、この輝度偏差量に対応した発光輝度特性に基づく誤差拡散処理が行われる。このため、「階調特性取得」→「誤差拡散」→「階調特性取得」→…のループで映像が処理され、刻々と変化するデータに対しても十分階調特性に適応し得るものである。
【００１０】
しかしながら、図１４に示した既提案の階調適応型誤差拡散回路では、伝送ノイズ等の影響による映像の微小変化や、閉ループのループ振動等により、静止画や動画（特に静止画）においてフリッカ（ちらつき）が目立つことがあるという問題があった。これは、映像の微小変化がカウント値Ｃ（ｉ）のずれとなって輝度特性がずれ、誤差拡散のパターンが動き、これがループしてフリッカに見えるからである。
【００１１】
本出願人は、上述のような問題を解決するために、既に図１５に示すような階調適応型誤差拡散回路を提案している（特願平８−１７４２３４）。
この図１５に示す回路は、図１４の階調適応型誤差拡散回路において、表示面積率演算部１８と輝度低下率ＲＯＭ２０の間にアドレスロック検出部２６とアドレス制御部２８を設け、輝度特性取得部２２と誤差拡散処理部１２の間にフィルタ３０を挿入したものである。
【００１２】
前記アドレスロック検出部２６は、図１６に示すように、輝度変化率検出部３２とアップダウンカウンタ３３とロック判定器３４とからなり、輝度変化率検出部３２は、入力端子３５に入力した表示面積率Ｃ（ｉ）に基づいて各フレームの発光輝度を演算する輝度演算器３６と、セレクタ３８と、１フレーム遅延器４０と、減算器４２と、係数器４４と比較器４６とで構成されている。
前記ロック判定器３４は、図１７に示すように、アップダウンカウンタ３３のカウント値ＨＬＫが予め設定したロック開始カウント値ＨＬＫＭ以上のときにはロックオン信号（アドレスロックオン信号）を出力し、カウント値ＨＬＫが設定値ＨＬＫＭ未満のときにはロックオフ信号（アドレスロックオフ信号）を出力するように構成され、その出力側はセレクタ３８のセレクト端子に結合されるとともに、出力端子４８に結合されている。
前記アップダウンカウンタ３３は、カウント値ＨＬＫがＨＬＫＭ＋β以上のときにはＨＬＫＭ＋βを出力し（ＨＬＫ＝ＨＬＫＭ＋βのオーバーリミット、βは１以上の整数）、カウント値ＨＬＫが０以下のときには０を出力する（ＨＬＫ＝０のアンダーリミット）ように構成されている。
【００１３】
前記アドレス制御部２８は、図１８に示すように、表示面積率演算部１８で求めた表示面積率Ｃ（ｉ）に基づいてつぎの▲１▼〜▲４▼に示す信号ＣＨ（ｉ）を出力するとともに、アドレスロック検出部２６のロックオン信号で出力値がロックされ、ロックオフ信号で出力値のロックが解除されるように構成されている。
▲１▼Ｃ（ｉ）＞ＣＡＶ＋α（αは１以上の整数）のときには、ＣＡＶ＋αを出力し（ＣＨ（ｉ）＝ＣＡＶ＋α、ここでＣＡＶはＣ（ｉ）の平均値）、
▲２▼Ｃ（ｉ）＜ＣＡＶ−αのときには、ＣＡＶ−αを出力し（ＣＨ（ｉ）＝ＣＡＶ−α）、
▲３▼Ｃ（ｉ）＝０のときには、ＣＡＶを出力し（ＣＨ（ｉ）＝ＣＡＶ）、
▲４▼ＣＡＶ−α≦ＣＨ（ｉ）≦ＣＡＶ＋αのとき（上記▲１▼▲２▼▲３▼以外のとき）には、ＣＨ（ｉ）をそのまま出力する。
【００１４】
以上のように、伝送ノイズ等の影響による映像の微小変化や閉ループのループ振動等により、輝度特性取得部２２から誤差拡散処理部１２へ帰還する輝度偏差量が変動し、表示面積率演算部１８で求めた表示面積率Ｃ（ｉ）が一定範囲Ｗの外になるほど大きくなった場合、アドレス制御部２８の出力値が、図１９に示すように平均値ＣＡＶを中心とした±α内に制限されので、輝度低下率ＲＯＭ２０から求められる輝度低下率の変動範囲も小さくなる。このため、静止画や動画のフリッカ原因である表示面積率Ｃ（ｉ）の実質値ＣＨ（ｉ）のバラツキを抑えることができ、フレーム毎の実質的なＣ（ｉ）（すなわちＣＨ（ｉ））はある値に収束する方向に向かい、誤差拡散ループ全体として、伝送ノイズ等の影響を受けにくくフリッカを軽減できる。また、輝度低下率ＲＯＭ２０の必要とする記憶容量を少なくできる。
しかも、フレーム間における輝度変化が小さいときに、アドレスロック検出部２６のロックオン信号でアドレス制御部２８から輝度低下率ＲＯＭ２０へ出力するアドレスをロックしているので、輝度低下率ＲＯＭ２０から求められる輝度低下率の変動範囲をさらに小さくして、フリッカをさらに軽減できる。
【００１５】
しかしながら、図１５に示した既提案の回路では、アドレスロック検出部２６の輝度変化率検出部３２は、１フレーム遅延器４０を用いてフレーム間の輝度変化率が設定値以下か否かを検出するようにしていたので、フレーム間拡散を行った場合に加算する雑音信号に起因して静止画の場合でもフリッカが生じる可能性があるという問題点があった。
【００１６】
すなわち、このフレーム間拡散は、誤差拡散処理部１２において誤差拡散に起因する擬似紋様を軽減させるための処理で、図２０に示すように、垂直・斜め拡散用の加算器１３と水平拡散用の加算器１５の間に１ドット遅延器Ｄ、Ｄを介して雑音多重用の加算器１７を挿入し、雑音多重制御信号に基づきレベル制御器１９で制御された雑音信号をフレーム毎に加算する。このため、あるフレーム（例えば２ｎフレーム）の各画素に図２１（ａ）に示すような雑音多重制御信号（パターンＡ）を加え、つぎのフレーム（例えば２ｎ＋１フレーム）の対応する各画素に反転信号である同図（ｂ）に示すような雑音多重制御信号（パターンＢ）を加えてフレーム間拡散処理を行った場合、隣接するフレーム間で加算する雑音信号が異なり、静止画でもフレーム間の輝度差が０にならない。したがって、静止画にも拘らずロック条件が成立せず、ループ振動を引き起こす可能性があるという問題点があった。
【００１７】
図２１（ａ）、（ｂ）に示すように、雑音多重制御信号のパターンＡ、Ｂの極性が互いに反転する関係に設定されているのは、加える雑音信号の和を０として雑音加算による映像への影響を少なくするためである。この極性反転は、例えば、雑音多重制御信号が「１」のときにレベル制御器１９から加算器１７にレベル「＋２」の雑音信号が出力するものとすると、雑音多重制御信号が「０」のときにレベル制御器１９から加算器１７に「＋２」の反転レベル「−２」の雑音信号が出力するようにするものである。
【００１８】
また、図１５に示した既提案の回路では、アドレスロック検出部２６のロック判定器３４が、アップダウンカウンタ３３のカウント値が設定値ＨＬＫＭ以上か否かに基づいてロックオン信号、ロックオフ信号を出力するようにしたので、映像入力信号の微小ノイズや伝送ノイズの影響によって、静止画においてロック条件が成立したりしなかったりを繰り返す状態になり、ループ振動を引き起こす可能性があるという問題点があった。
【００１９】
本発明は、上述のような問題点に鑑みてなされたもので、階調適応型誤差拡散回路において、「階調特性取得」→「誤差拡散」→「階調特性取得」→…のループ振動を抑制して静止画や動画に現われるフリッカを少なくするとともに、誤差拡散に起因する擬似紋様を軽減させるためのフレーム間拡散を行った場合においても、静止画にフリッカが現われないようにすることを目的とするものである。本発明は、映像入力信号の微小ノイズや伝送ノイズの影響によって、静止画においてロック条件が成立したりしなかったを繰り返す状態が生じないようにして、静止画にフリッカが現われないようにすることを目的とするものである。
【００２０】
【課題を解決するための手段】
請求項１の発明に係る階調適応型誤差拡散回路は、誤差拡散処理部と、この誤差拡散処理部から表示装置へ出力する拡散出力信号に基づいて表示面積率を求める表示面積率演算部と、求めた表示面積率に基づいて各フレームの輝度を演算し、演算値に基づいてロックオン信号、ロックオフ信号を出力するアドレスロック検出部と、表示面積率演算部で求めた表示面積率が、その平均値を含む一定範囲Ｗ内のときにはそのまま出力し、一定範囲Ｗ外のときには一定範囲Ｗ内の設定値Ｓ１を出力し、かつロックオン信号で出力値がロックされ、ロックオフ信号で出力値のロックが解除されるアドレス制御部と、このアドレス制御部の出力値をアドレスとして予め記憶された複数の輝度低下率の中から対応した輝度低下率を求める輝度低下率ＲＯＭと、求めた輝度低下率に基づいて輝度偏差量を求め誤差拡散処理部へ出力する輝度特性取得部とを具備し、アドレスロック検出部は、各フレームの輝度を演算し、現フレームと複数フレーム前のフレームとの間における輝度変化率が設定値Ｓ２以下か否かを検出する輝度変化率検出部と、この検出値に基づいてフレームパルスをカウントアップ、カウントダウンするアップダウンカウンタと、このカウント値が設定値Ｓ３以上か否かに基づいてロックオン信号、ロックオフ信号を出力するロック判定器とを具備してなることを特徴とする。
【００２１】
作用１：誤差拡散処理部による誤差の組入れで原映像信号を拡散させるとともに原映像信号より少ないビット数の信号に変換された拡散出力信号が表示面積率演算部に入力すると、この表示面積率演算部によって表示装置（例えばＰＤＰ）の表示面積率Ｃ（ｉ）が求められる。輝度変化率検出部は、表示面積率Ｃ（ｉ）を基にして各フレームの輝度を演算し、演算値に基づいて現フレームと複数フレーム前のフレームとの間における輝度変化率が設定値Ｓ２（例えばｋ）以下か否かを検出し、アップダウンカウンタは検出値の有無に基づいてフレームパルスをカウントアップ、カウントダウンする。
【００２２】
作用２：ロック判定器はアップダウンカウンタのカウント値が設定値Ｓ３（例えばＨＬＫＭ）以上のときにロックオン信号を出力し、設定値Ｓ３未満のときにロックオフ信号を出力する。
【００２３】
作用３：アドレス制御部は、表示面積率Ｃ（ｉ）が平均値ＣＡＶを含む一定範囲Ｗ内（例えば、ＣＡＶ−α≦Ｃ（ｉ）≦ＣＡＶ＋α）のときにはそのまま出力し、表示面積率Ｃ（ｉ）が一定範囲Ｗ外（例えば、Ｃ（ｉ）＜ＣＡＶ−α，ＣＡＶ＋α＜Ｃ（ｉ））のときには一定範囲Ｗ内の設定値Ｓ１（例えば、ＣＡＶ，ＣＡＶ−α，ＣＡＶ＋α）を出力するとともに、この出力値はアドレスロック検出部のロックオン信号でロックされ、ロックオフ信号でロックが解除される。アドレス制御部の出力値をアドレスとして輝度低下率ＲＯＭから対応した輝度低下率が求められ、この輝度低下率に基づいて輝度特性取得部で輝度偏差量が求められ誤差拡散処理部に帰還される。
【００２４】
作用４：伝送ノイズ等の影響による映像の微小変化や閉ループのループ振動等により、輝度特性取得部から誤差拡散処理部へ帰還する輝度偏差量が変動し、表示面積率演算部で求めた表示面積率Ｃ（ｉ）が平均値ＣＡＶを含む一定範囲Ｗの外になるほど大きくなった場合には、アドレス制御部でＣ（ｉ）を一定範囲Ｗ内に制限して輝度低下率ＲＯＭへのアドレスとすることによって、輝度低下率ＲＯＭから求められる輝度低下率の変動範囲を小さくする。
【００２５】
作用５：静止画のように現フレームと複数フレーム（例えば２フレーム）前のフレームとの間における輝度変化率が設定値Ｓ２以下の状態が続くような輝度変化の小さいときには、アドレスロック検出部のロックオン信号でアドレス制御部から輝度低下率ＲＯＭへ出力するアドレスをロックして、輝度低下率ＲＯＭから求められる輝度低下率の変動範囲をさらに小さくすることができる。
【００２６】
作用６：アドレスロック検出部の輝度変化率検出部は現フレームと複数フレーム前のフレームとの間における輝度変化率が設定値Ｓ２以下か否かを検出するので、誤差拡散に起因する擬似紋様を軽減するために、複数フレームで１巡りする複数フレーム巡回（例えば２フレーム巡回）の雑音信号でフレーム間拡散を行った場合においても、静止画に同じ極性の雑音信号を加算したフレーム間の輝度差が０となり、静止画にフリッカが現われない。
【００２７】
請求項２の階調適応型誤差拡散回路に係る発明は、誤差拡散処理部と、この誤差拡散処理部から表示装置へ出力する拡散出力信号に基づいて表示面積率を求める表示面積率演算部と、求めた表示面積率に基づいて各フレームの輝度を演算し、演算値に基づいてロックオン信号、ロックオフ信号を出力するアドレスロック検出部と、表示面積率演算部で求めた表示面積率が、その平均値を含む一定範囲Ｗ内のときにはそのまま出力し、一定範囲Ｗ外のときには一定範囲Ｗ内の設定値Ｓ１を出力し、かつロックオン信号で出力値がロックされ、ロックオフ信号で出力値のロックが解除されるアドレス制御部と、このアドレス制御部の出力値をアドレスとして予め記憶された複数の輝度低下率の中から対応した輝度低下率を求める輝度低下率ＲＯＭと、求めた輝度低下率に基づいて輝度偏差量を求め誤差拡散処理部へ出力する輝度特性取得部とを具備し、アドレスロック検出部は、各フレームの輝度を演算し、現フレームと前フレームの間における輝度変化率が設定値Ｓ２以下か否かを検出する輝度変化率検出部と、この輝度変化率検出部の検出値に基づいてフレームパルスをカウントアップ、カウントダウンするアップダウンカウンタと、このアップダウンカウンタのカウント値が設定値Ｓ３Ａ以上のときにロックオン信号を出力し、カウント値が設定値Ｓ３Ａ以上になった後は設定値Ｓ３Ｂ（Ｓ３Ｂ＜Ｓ３Ａ）以下のときにロックオフ信号を出力するロック判定器とを具備してなることを特徴とする。
【００２８】
この請求項２の発明の作用は、請求項１の発明の作用１、３、４、５の他につぎに記載の作用２Ａを有する。
作用２Ａ：ロック判定器はカウント値が設定値Ｓ３Ａ以上のときにロックオン信号を出力し、カウント値が設定値Ｓ３Ａ以上になった後はＳ３Ａより小さい設定値Ｓ３Ｂ以下のときにロックオフ信号を出力する。このため、カウント値が設定値Ｓ３以上か否かでロックオン信号、ロックオフ信号を出力する作用２と比べて、ロックが外れにくくなる。すなわち、カウント値が設定値Ｓ３Ａ以上となってアドレス制御部から輝度低下率ＲＯＭへ出力するアドレスがロックされた後は、カウント値がＳ３Ａより小さい設定値Ｓ３Ｂにならなければロックが解除されないからである。
【００２９】
請求項３の発明に係る階調適応型誤差拡散回路は、誤差拡散処理部と、この誤差拡散処理部から表示装置へ出力する拡散出力信号に基づいて表示面積率を求める表示面積率演算部と、求めた表示面積率に基づいて各フレームの輝度を演算し、演算値に基づいてロックオン信号、ロックオフ信号を出力するアドレスロック検出部と、表示面積率演算部で求めた表示面積率が、その平均値を含む一定範囲Ｗ内のときにはそのまま出力し、一定範囲Ｗ外のときには一定範囲Ｗ内の設定値Ｓ１を出力し、かつロックオン信号で出力値がロックされ、ロックオフ信号で出力値のロックが解除されるアドレス制御部と、このアドレス制御部の出力値をアドレスとして予め記憶された複数の輝度低下率の中から対応した輝度低下率を求める輝度低下率ＲＯＭと、求めた輝度低下率に基づいて輝度偏差量を求め誤差拡散処理部へ出力する輝度特性取得部とを具備し、アドレスロック検出部は、各フレームの輝度を演算し、現フレームと複数フレーム前のフレームとの間における輝度変化率が設定値Ｓ２以下か否かを検出する輝度変化率検出部と、この検出値に基づいてフレームパルスをカウントアップ、カウントダウンするアップダウンカウンタと、このカウント値が設定値Ｓ３Ａ以上のときにロックオン信号を出力し、カウント値が設定値Ｓ３Ａ以上になった後は設定値Ｓ３Ｂ（Ｓ３Ｂ＜Ｓ３Ａ）以下のときにロックオフ信号を出力するロック判定器とを具備してなることを特徴とする。
この請求項３の発明の作用は、請求項１、２の発明の作用のうちの作用１、２Ａ、３、４、５、６の作用を有する。
【００３０】
【発明の実施の形態】
本発明の一実施形態例を図１〜図４に基づき説明する。
これらの図において図１５、１６と同一部分は同一符号とし、その説明の一部を省略する。
表示装置としてアドレス・表示分離型駆動法（ＡＤＳサブフィールド法）により駆動するＰＤＰ（図示省略）を使用した場合を例として説明する。
図１は、図１５の既提案の階調適応型誤差拡散回路において、アドレスロック検出部２６の構成をアドレスロック検出部２６Ａに変更したものである。
【００３１】
前記アドレスロック検出部２６Ａは、図２にも示すように、輝度変化率検出部３２Ａとアップダウンカウンタ３３とロック判定器３４とからなり、輝度変化率検出部３２Ａは、入力端子３５に入力した表示面積率Ｃ（ｉ）に基づいて各フレームの発光輝度を演算する輝度演算器３６と、セレクタ３８と、２フレーム遅延器４１と、減算器４２と、係数器４４と比較器４６とで構成されている。
【００３２】
前記輝度演算器３６は、入力端子３５に入力した表示面積率Ｃ（ｉ）に基づいて、各フレームの発光輝度を演算して対応した信号を出力する。例えば、５ビットの擬似中間調映像信号を、１フレームを５個のサブフレーム（ＳＦ１〜ＳＦ５）で構成するＰＤＰへ出力するような場合には、各サブフレーム（ＳＦ１〜ＳＦ５）毎のサンプリングカウント値を重み付けを考慮して合計（ＳＦ１×１＋…＋ＳＦ５×１６）し、出力するように構成されている。
前記セレクタ３８は、前記輝度演算器３６から出力する現フレームの発光輝度をＡ信号とし、輝度演算器３６から出力した２又は複数フレーム前の発光輝度をＢ信号とし、前記ロック判別器３４からのロックオン信号でＢ信号を選択し、ロックオフ信号でＡ信号を選択して出力する。前記ロック判別器３４からのロックオン信号、ロックオフ信号については後述する。
【００３３】
前記減算器４２は、前記輝度演算器３６から出力する現フレームの発光輝度をＡ信号とし、前記セレクタ３８から出力する信号を２フレーム遅延器４１で２フレーム分遅延させた信号をＢ信号として｜Ａ−Ｂ｜の演算をし、演算結果を出力する。
前記比較器４６は、前記減算器４２の出力信号をＡ信号とし、前記輝度演算器３６から出力する現フレームの発光輝度の信号に前記係数器４４による係数（設定値Ｓ２）を掛けた信号をＢ信号として両者を比較し、Ａ≦ＢのときにはＨレベルの信号を出力し、Ａ＞ＢのときにはＬレベルの信号を出力する。前記設定値Ｓ２は０から１の間の所定値に設定される（０＜Ｓ２＜１）。
【００３４】
前記アップダウンカウンタ３３は、前記比較器４６からのＨレベル信号でアップカウンタ、Ｌレベル信号でダウンカウンタとして作動し、フレームパルス（例えば映像信号から分離された垂直同期信号）をカウントする。
前記ロック判別器３４は、既提案の回路で説明したように（図１７参照）、前記アップダウンカウンタ３３のカウント値ＨＬＫが予め設定したロック開始カウント値ＨＬＫＭ（設定値Ｓ３の例）以上のときにはロックオン信号を出力し、カウント値ＨＬＫが設定値ＨＬＫＭ未満のときにはロックオフ信号を出力し、カウント値ＨＬＫがＨＬＫＭ＋β以上のときにはＨＬＫＭ＋βを出力し、カウント値ＨＬＫが０以下のときには０を出力するように構成され、その出力側はセレクタ３８のセレクト端子に結合されるとともに、出力端子４８に結合されている。
【００３５】
前記アドレス制御部２８は、既提案の回路で説明したように（図１８参照）、前記表示面積率演算部１８で求めた表示面積率Ｃ（ｉ）に基づいてつぎの▲１▼〜▲４▼に示すような信号ＣＨ（ｉ）を出力するとともに、前記アドレスロック検出部２６Ａのロックオン信号で出力値がロックされ、ロックオフ信号で出力値のロックが解除されるように構成されている。
▲１▼Ｃ（ｉ）＞ＣＡＶ＋αのときには、ＣＡＶ＋αを出力し（ＣＨ（ｉ）＝ＣＡＶ＋α）、
▲２▼Ｃ（ｉ）＜ＣＡＶ−αのときには、ＣＡＶ−αを出力し（ＣＨ（ｉ）＝ＣＡＶ−α）、
▲３▼Ｃ（ｉ）＝０のときには、ＣＡＶを出力し（ＣＨ（ｉ）＝ＣＡＶ）、
▲４▼ＣＡＶ−α≦ＣＨ（ｉ）≦ＣＡＶ＋αのとき（上記▲１▼▲２▼▲３▼以外のとき）には、ＣＨ（ｉ）をそのまま出力する。
【００３６】
前記アドレス制御部２８は、具体的には図３に示すように、平均値演算器５６、減算器５８、比較器６０、６２、アンドゲート６４、６６、オアゲート６８、ノアゲート７０、加算器７２、セレクタ７４、７６、ゼロ検出器７７、アンドゲート７８及びＤラッチ８０からなっている。
【００３７】
前記平均値演算器５６は、入力端子８２に入力した表示面積率Ｃ（ｉ）の平均値ＣＡＶを演算して出力する。
前記減算器５８は、入力端子８２に入力したＣ（ｉ）をＡ信号とし、平均値演算器５６から出力するＣＡＶをＢ信号としＡ−Ｂを演算して出力する。
前記比較器６０は、減算器５８の出力信号をＡ信号とし、定数αをＢ信号として両者を比較し、Ａ＞ＢのときにＨレベル信号を、Ａ≦ＢのときにＬレベル信号を出力する。
前記比較器６２は、減算器５８の出力信号をＡ信号とし、定数−αをＢ信号として両者を比較し、Ａ＜ＢのときにＨレベル信号を、Ａ≧ＢのときにＬレベル信号を出力する。
【００３８】
前記アンドゲート６４、６６は、比較器６０、６２の出力信号をゲート信号として定数α、−αを出力し、前記オアゲート６８はアンドゲート６４、６６の一方から出力があるときに、その信号を出力する。
前記ノアゲート７０は、比較器６０、６２の出力信号に基づいて選択信号を出力する。
前記加算器７２は、平均値演算器５６から出力するＣＡＶをＡ信号とし、オアゲート６８から出力する信号をＢ信号として両者を加算し、加算値を出力する。前記セレクタ７４は、加算器７２の出力をＡ信号とし、入力端子８２に入力したＣ（ｉ）をＢ信号とし、ノアゲート７０の出力を選択信号とし、この選択信号がＬレベルのときにはＡ信号を選択し、ＨレベルのときにはＢ信号を選択して出力する。
【００３９】
前記ゼロ検出器７７は、入力端子８２に入力したＣ（ｉ）がゼロであるか否かを検出し、Ｈ、Ｌレベルの信号を出力する。
前記セレクタ７６は、平均値演算器５６から出力するＣＡＶをＡ信号とし、セレクタ７４から出力する信号をＢ信号とし、ゼロ検出器７７の出力を選択信号とし、この選択信号がＨレベルのときにはＡ信号を選択し、ＬレベルのときにはＢ信号を選択して出力する。
前記アンドゲート７８は、入力端子８３に入力したアドレスロック検出部２６Ａからの出力信号（ロックオン信号、ロックオフ信号）と、フレームパルスとの論理積信号を出力し、前記Ｄラッチ８０は、アンドゲート７８の出力信号をクロックパルスとして、セレクタ７６の出力のラッチ、アンラッチが制御されるように構成され、その出力を出力端子８４を介して前記輝度低下率ＲＯＭ２０へ出力する。
【００４０】
前記フィルタ３０は、前記輝度特性取得部２２で求めたフレーム毎の輝度偏差量の変動量が設定値Ｓ４以内のときには変動前の輝度偏差量を、設定値Ｓ４を越えているときには変動後の輝度偏差量を前記誤差拡散処理部１２へ出力して、輝度偏差量の変動を抑制するように構成されている。
前記フィルタ３０は、具体的には、図４に示すように、入力端子８５を介して前記輝度特性取得部２２から出力する輝度偏差量をＡ信号入力とする加算器８６と、この加算器８６の出力をＡ信号とするヒステリシス回路８８と、このヒステリシス回路８８の出力に１より小さい係数（例えば１／２）を掛け、出力端子９０を介して前記誤差拡散処理部１２へ出力する係数器９２と、前記ヒステリシス回路８８の出力を１フレーム分遅延させて出力する１フレーム遅延器９４と、この１フレーム遅延器９４の出力に１より小さい係数（例えば１／２）を掛け、前記加算器８６のＢ信号入力とする係数器９６とからなり、前記１フレーム遅延器９４の出力を前記ヒステリシス回路８８のＢ信号入力とする。
前記ヒステリシス回路８８は、Ａ信号とＢ信号を比較し、両者の差の絶対値が設定値Ｓ４以下であればＢ信号を出力し、設定値Ｓ４を越えているときにはＡ信号を出力するように構成されている。
【００４１】
つぎに前記実施形態例の作用を図１７〜図２０、図５を併用して説明する。
誤差拡散処理部１２は、誤差の組入れで入力端子１０に入力した原映像信号を拡散させ、かつ原映像信号より少ないビット数の拡散出力信号を出力し、反転補正部１４は、発光輝度レベルが反転している場合に誤差拡散処理部１２から出力する拡散出力信号の反転を補正し、出力端子１６を介してＰＤＰ（図示省略）へ出力し、これによって擬似中間調画像が表示される。
【００４２】
誤差拡散回路１２から反転補正部１４を介して表示面積率演算部１８へ拡散出力信号（映像データ）が伝送されてくると、この表示面積率演算部１８によって表示面積率Ｃ（ｉ）が求められるのは図１２、図１５の既提案の場合と同様である。
【００４３】
アドレスロック検出部２６Ａは、表示面積率演算部１８で求めたＣ（ｉ）に基づいて各フレームの輝度を演算し、その演算値に基づいてロックオン信号、ロックオフ信号を出力する。
アドレス制御部２８は、図１８に示すように、Ｃ（ｉ）がＣＡＶ−α≦Ｃ（ｉ）≦ＣＡＶ＋αのときにはＣ（ｉ）をそのまま出力し、Ｃ（ｉ）＜ＣＡＶ−αのときにはＣＡＶ−αを、ＣＡＶ＋α＜Ｃ（ｉ）のときにはＣＡＶ＋αを、０のときにはＣＡＶをそれぞれ出力し、かつ、アドレスロック検出部２６Ａのロックオン信号で出力値がロックされ、ロックオフ信号で出力値のロックが解除される。
【００４４】
アドレス制御部２８の出力値をアドレスとして輝度低下率ＲＯＭ２０から対応した輝度低下率が求められ、この輝度低下率に基づいて輝度特性取得部２２で輝度偏差量が求められる。
この輝度偏差量はフィルタ３０を介して誤差拡散処理部１２に帰還され、誤差の組入れによる誤差拡散処理が行われる。
このとき、伝送ノイズ等の影響による映像の微小変化や閉ループのループ振動等により、輝度特性取得部２２から誤差拡散処理部１２へ帰還する輝度偏差量が変動し、表示面積率演算部１８で求めたＣ（ｉ）が一定範囲Ｗの外になるほど大きくなった場合、アドレス制御部２８の出力値が、図１９に示すように平均値ＣＡＶを中心とした±α内（すなわち一定範囲Ｗ内）に制限されので、輝度低下率ＲＯＭ２０から求められる輝度低下率の変動範囲も小さくなる。図１９において、σＳＦ１〜σＳＦ５はサブフレームＳＦ１〜ＳＦ５の輝度低下率を表している。
【００４５】
また、複数フレーム間における輝度変化が小さいときに、アドレスロック検出部２６のロックオン信号でアドレス制御部２８から輝度低下率ＲＯＭ２０へ出力するアドレスをロックしているので、輝度低下率ＲＯＭ２０から求められる輝度低下率の変動範囲をさらに小さくして、フリッカを軽減できる。
また、フィルタ３０は、輝度特性取得部２２で求めた輝度偏差量の変動を抑制して誤差拡散処理部１２へ出力し、輝度偏差量の変動量が設定値Ｓ４未満のときには変動前の輝度偏差量に対応した固定値を出力し、設定値Ｓ４以上のときには変動後の輝度偏差量に対応した値を出力するので、輝度特性取得部２２から誤差拡散処理部１２へ転送される輝度偏差量の変動が抑制され、ループ振動をさらに一層小さくして、フリッカをさらに一層軽減できる。
【００４６】
以下、Ａ：アドレスロック検出部２６Ａの作用、Ｂ：アドレス制御部２８の作用、Ｃ：フィルタ３０の作用、Ｄ：誤差拡散処理部１２のフレーム間拡散作用に分けて詳述する。
【００４７】
Ａ：アドレスロック検出部２６Ａの作用
表示面積率演算部１８から出力する表示面積率Ｃ（ｉ）がアドレスロック検出部２６Ａに入力すると、アドレスロック検出部２６Ａはつぎのように作用する。輝度演算器３６はＣ（ｉ）に基づいて各フレームの発光輝度を演算し、セレクタ３８は、ロック判別器３４からのロックオン信号で２フレーム遅延器４１からの出力信号（２フレーム又はそれ以上前の発光輝度）（Ｂ信号）を選択し、ロック判別器３４からのロックオフ信号で現フレームの発光輝度（Ａ信号）を選択する。
減算器４２は、輝度演算器３６から出力する現フレームの発光輝度（Ａ信号）と、２フレーム遅延器４１から出力する２フレーム又はそれ以上前の発光輝度（Ｂ信号）との差の絶対値｜Ａ−Ｂ｜を演算し、比較器４６は、減算器４２の出力（Ａ信号）と現フレームの発光輝度に設定値Ｓ２（係数器４４の係数）を掛けた値（Ｂ信号）を比較し、輝度変化率が設定値Ｓ２以下（Ａ≦Ｂ）のときにＨレベルの信号を出力し、そうでないときにＬレベルの信号を出力する。
アップダウンカウンタ３３は、比較器４６からのＨレベル信号でフレームパルスをアップカウントし、Ｌレベル信号でフレームパルスをダウンカウントし、ロック判別器３４は、図１７に示すように、アップダウンカウンタ３３のカウント値ＨＬＫが設定値ＨＬＫＭ（Ｓ３の例）以上のときにはロックオン信号を出力し、設定値ＨＬＫＭ未満のときにはロックオフ信号を出力する。
【００４８】
Ｂ：アドレス制御部２８の作用
前記アドレス制御部２８は、入力端子８２に入力した表示面積率演算部１８からの表示面積率Ｃ（ｉ）と、入力端子８３に入力したアドレスロック検出部２６Ａからのロックオン信号、ロックオフ信号に基づいて、図１８に示すような信号ＣＨ（ｉ）を出力するとともに、ロックオン信号で出力値がロックされ、ロックオフ信号で出力値のロックが解除される。
【００４９】
以下、詳述する。
平均値演算器５６はＣ（ｉ）の平均値ＣＡＶを演算し、減算器５８はＣ（ｉ）−ＣＡＶの演算を行う。
比較器６０はＣ（ｉ）−ＣＡＶと定数αを比較し、Ｃ（ｉ）−ＣＡＶ＞αのときにＨレベル信号を、Ｃ（ｉ）−ＣＡＶ≦αのときにＬレベル信号を出力する。比較器６２はＣ（ｉ）−ＣＡＶと定数−αを比較し、Ｃ（ｉ）−ＣＡＶ＜−αのときにＨレベル信号を、Ｃ（ｉ）−ＣＡＶ≧−αのときにＬレベル信号を出力する。
このため、▲１▼のＣ（ｉ）＞ＣＡＶ＋αのときには、アンドゲート６４が開となって、加算器７２からはＣＡＶ＋αが出力する。
また、▲２▼のＣ（ｉ）＜ＣＡＶ−αのときには、アンドゲート６６が開となって、加算器７２からはＣＡＶ−αが出力する。
また、▲４▼のＣＡＶ−α≦Ｃ（ｉ）≦ＣＡＶ＋αのときには、ノアゲート７０のＨレベル出力でセレクタ７４からはＣ（ｉ）がそのままＣＨ（ｉ）として出力する。
また、▲３▼のＣ（ｉ）＝０のときには、ゼロ検出器７７のＨレベル出力でセレクタ７６からは平均値演算器５６からのＣＡＶを出力する。
【００５０】
入力端子８３にアドレスロック検出部２６からのロックオン信号が入力していないとき（すなわちロックオフ信号が入力しているとき）には、アンドゲート７８が閉でＤラッチ８０のＣＫ（クロックパルス）への入力がないので、Ｄラッチ８０からは、Ｄ端子に入力するセレクタ７４、７６で選択された前述の▲１▼〜▲４▼の信号が、そのままＱ端子から出力端子８４を介して輝度低下率ＲＯＭ２０へ出力する。
入力端子８３にアドレスロック検出部２６からのロックオン信号が入力しているときには、アンドゲート７８が開でＤラッチ８０のＣＫ（クロックパルス）へフレームパルスが入力するので、Ｄラッチ８０からは、フレームパルス入力時にＤ端子に入力する信号がラッチされ、Ｑ端子から出力端子８４を介して輝度低下率ＲＯＭ２０へ出力する。
【００５１】
Ｃ：フィルタ３０の作用
輝度特性取得部２２から出力する輝度偏差量は入力端子８５を介して加算器８６に入力する。また、ヒステリシス回路８８は、Ａ信号とＢ信号を比較し、両者の差の絶対値が設定値Ｓ３以下であればＢ信号を出力し、設定値Ｓ３を越えているときにはＡ信号を出力する。
このため、入力端子８５に入力する輝度偏差量のフレーム間変動が大きく、ヒステリシス回路８８がＡ信号を出力しているような場合には、加算器８６は、入力端子８５に入力する現フレームの輝度偏差量（Ａ信号）と、前フレームの輝度偏差量に係数１／２を掛けたもの（Ｂ信号）とを加算し、係数器９２は加算器８６の出力値に係数１／２を掛けたものを出力端子９０を介して誤差拡散処理部１２へ出力するので、輝度特性取得部２２から出力する輝度偏差量はフレーム間変動が抑制されて誤差拡散処理部１２に帰還される。
【００５２】
また、入力端子８５に入力する輝度偏差量のフレーム間変動が小さく、ヒステリシス回路８８がＢ信号を出力しているような場合には、加算器８６の出力値（Ａ信号）が大きくなって｜Ａ−Ｂ｜が設定値Ｓ３を越えるまでの複数フレームの間、ヒステリシス回路８８の出力がＢ信号に固定されている。このため、係数器９２は複数フレーム前の加算器８６の出力値に係数１／２を掛けた固定値を、出力端子９０を介して誤差拡散処理部１２へ出力するので、輝度特性取得部２２から出力する輝度偏差量は複数フレームの間、変動せずに誤差拡散処理部１２に帰還される。
【００５３】
Ｄ：誤差拡散処理部１２のフレーム間拡散作用
つぎに、誤差拡散に起因する擬似紋様を軽減するために、図２０に示すように誤差拡散処理部１２に雑音加算用の加算器１７を設け、図２１の場合と同様に２フレーム巡回の雑音多重制御信号を加え場合のフレーム間拡散作用について説明する。
あるフレーム（例えば２ｎフレーム）の各画素に図５（ａ）に示すような雑音多重制御信号（パターンＡ）を加え、つぎのフレーム（例えば２ｎ＋１フレーム）の対応する各画素に反転信号である同図（ｂ）に示すような雑音多重制御信号（パターンＢ）を加えるものとすると、そのつぎのフレーム（例えば２ｎ＋２フレーム）の対応する各画素には同図（ｃ）に示すような雑音多重制御信号（パターンＡ）を加えることになる。換言すればフレーム毎に加えられる雑音多重制御信号のパターンは、Ａ、Ｂ、Ａ、Ｂ、Ａ、Ｂ、…を繰り返す。
【００５４】
静止画のようにフレーム間の輝度変化率が小さくロックオフ信号が出力しているときには、アドレスロック検出部２６Ａのセレクタ３８は入力信号Ａを選択しているので、減算器４２は現フレームの発光輝度（入力信号Ａ）と２フレーム前のフレームの発光輝度（入力信号Ｂ）の差の絶対値を出力する。
このため、静止画においては、現フレームと２フレーム前のフレームを比較した場合、映像に基づく発光輝度が等しく、かつフレーム間拡散のために加えられる雑音多重制御信号も等しい（ともにパターンＡ又はパターンＢ）ので、現フレームと２フレーム前のフレームの発光輝度差が０となる（すなわち、減算器４２の出力が０となる）。したがって、静止画の場合、確実にロック条件が成立し、ループ振動を抑えることができる。
【００５５】
以上のように、アドレス制御部２８の出力値が平均値ＣＡＶを中心とした±α内に制限され、輝度低下率ＲＯＭ２０から求められる輝度低下率の変動範囲も小さくなるので、静止画や動画のフリッカ原因である表示面積率Ｃ（ｉ）の実質値ＣＨ（ｉ）のバラツキを抑えることができ、フレーム毎の実質的なＣ（ｉ）（すなわちＣＨ（ｉ））はある値に収束する方向に向かい、誤差拡散ループ全体として、伝送ノイズ等の影響を受けにくくフリッカを軽減できる。また、輝度低下率ＲＯＭ２０の必要とする記憶容量を少なくできる。
【００５６】
その上、複数フレーム間の輝度変化が小さいときにアドレスロック検出部２６Ａのロックオン信号でアドレス制御部２８から輝度低下率ＲＯＭ２０へ出力するアドレスをロックしているので、輝度低下率ＲＯＭ２０から求められる輝度低下率の変動範囲をさらに小さくして、フリッカをさらに軽減できる。
しかも、静止画においては、現フレームと２フレーム前のフレームの発光輝度差が０となるので、確実にロック条件が成立し、ループ振動を抑えることができる。
さらに、フレーム間拡散で加算する雑音多重制御信号は図５に示すように２フレームで１巡りするので、各フレームの各画素に加算する雑音信号の２フレーム毎の総和を０として雑音加算による映像への影響を少なくできる。
さらに、図１５に示した既提案の場合と同様にして、反転補正部１４と反転検出部２４を設けた作用効果、フィルタ３０を設けた作用効果を有する。
【００５７】
前記実施形態例では、アドレスロック検出部の輝度変化率検出部は、２フレーム遅延器４１を具備し、ロック判定器からロックオフ信号が出力しているときには現フレームと２フレーム前のフレームとの間における輝度変化率が設定値Ｓ２以下か否かを検出し、ロック判定器からロックオン信号が出力しているときにはロックオン開始時から２フレーム前のフレームと現フレームとの間における輝度変化率が設定値Ｓ２以下か否かを検出するように構成し、静止画においてフレーム間拡散時の現フレームと２フレーム前のフレームの発光輝度差が０となるとともに、フレーム間拡散で加算する２フレーム巡回の雑音信号の総和を０とするようにしたが、本発明はこれに限るものではない。
【００５８】
例えば、図６に示すように、図２の２フレーム遅延器４１の代わりに４フレーム遅延器４３を設け、ロック判定器３４からロックオフ信号が出力しているときには現フレームと４フレーム前のフレームとの間における輝度変化率が設定値Ｓ２以下か否かを検出し、ロック判定器３４からロックオン信号が出力しているときにはロックオン開始時から４フレーム前のフレームと現フレームとの間における輝度変化率が設定値Ｓ２以下か否かを検出するように構成し、静止画においてフレーム間拡散時の現フレームと４フレーム前のフレームの発光輝度差が０となるとともに、フレーム間拡散で加算する４フレーム巡回の雑音信号の総和を０とするようにしてもよい。
【００５９】
詳述すると、図１のアドレスロック検出部２６Ａの代わりに図６のアドレスロック検出部２６Ｂを設けた階調適応型誤差拡散回路において、誤差拡散に起因する擬似紋様を軽減するために、図２０に示すように誤差拡散処理部１２に雑音加算用の加算器１７を設け、図７に示すような４フレーム巡回の雑音多重制御信号を加え場合のフレーム間拡散作用を考える。
連続する４つのフレーム（例えば４ｎ、４ｎ＋１、４ｎ＋２、４ｎ＋３フレーム）の各画素に図７（ａ）、（ｂ）、（ｃ）、（ｄ）に示すような雑音多重制御信号（パターンＡ、Ｂ、Ｃ、Ｄ）を加え、以下これを繰り返すフレーム間拡散のときは、パターンＡとＣ、パターンＢとＤは互いに反転関係となり、フレームパルスと雑音多重制御信号とは図８（ａ）、（ｂ）の関係になる。このため、４フレームで巡回する雑音多重制御信号の４つのパターンＡ、Ｂ、Ｃ、Ｄの総和が０となり、雑音加算による映像への影響を抑えることができる。
【００６０】
図８（ｃ）に示すように、入力端子１０に入力する映像信号が最初静止画、つぎに動画に対応した信号であり、表示面積率演算部１８から出力するカウント値Ｃ（ｉ）が同図（ｄ）に示すように静止画のときにはａ１、ｂ１、ｃ１、ｄ１、ａ２、ｂ２、…、ｄ３であり、動画のときにはａ４、ｂ４、…、ａ５、ｂ６、…であるとする。このａ１、ｂ１、ｃ１、ｄ１は連続する４つのフレームの静止画にパターンＡ、Ｂ、Ｃ、Ｄの雑音多重制御信号に対応した雑音信号を加算したときの表示面積率を表し、ａ２、ｂ２、ｃ２、ｄ２は、そのつぎに連続する４つのフレームの静止画にパターンＡ、Ｂ、Ｃ、Ｄの雑音多重制御信号に対応した雑音信号を加算したときの表示面積率を表し、ａ４、ｂ４、ｃ４、ｄ４は連続する４つのフレームの動画にパターンＡ、Ｂ、Ｃ、Ｄの雑音多重制御信号に対応した雑音成分を加算したときの表示面積率を表し、以下同様である。また、静止画はフレームで表示面積率が変化しないのでａ１＝ａ２＝ａ３、ｂ１＝ｂ２＝ｂ３、…が成立し、動画はフレーム毎に表示面積率が変化するのでａ４≠ａ５、ｂ４≠ｂ５、ｃ４≠ｃ５、ｄ４≠ｄ５、…となる。
【００６１】
静止画のように輝度変化率が０又は小さいときは、図８（ｌ）に示すように、最初はロック判別器３４からロックオフ信号が出力しているので、アドレスロック検出部３２Ｂのセレクタ３８は入力信号Ａを選択している。このため、４フレーム遅延器４３の出力側には、図８（ｈ）に示すようなａ１、ｂ１、ｃ１、ｄ１、ａ２、ｂ２、…のカウント値に対応した発光輝度を出力し、減算器４２が演算する輝度差は、同図（ｈ）のａ１出現時に？から０に変化する。ここで？はカウントダウンが成立するレベルを表す。また、比較器４６は、減算器４２の演算する輝度差の現フレームの発光輝度に対する割合（輝度変化率）が設定値Ｓ２以下か否かでＨ、Ｌレベル信号を出力するので、アップダウンカウンタ３３は、図８（ｊ）に示すように、減算器４２が演算する輝度差が？のときにはカウントダウン、輝度差が０のときにはカウントアップし、このカウントアップ開始時からアップダウンカウンタ３３の出力は同図（ｋ）に示すようにフレーム毎に１、２、３、…と変化する。
【００６２】
アップダウンカウンタ３３のカウント値が６（＝ＨＬＫＭ）に達すると、ロック判別器３４の出力がロックオフ信号からロックオン信号に変化し、このロックオン信号がアドレス制御部２８に出力してアドレス制御部２８から輝度低下率ＲＯＭ２０へ出力するアドレスをロックすると共に、ロックオン信号がセレクタ３８へ出力してセレクタ３８による選択が入力信号のＡからＢに変わる。このため、ロックオン開始時の４フレーム遅延器４３の出力（ｂ２対応）がセレクタ３８で選択されて４フレーム遅延器４３への入力となるので、４フレーム遅延器４３の出力は、ａ３の次がｂ２に戻り、以降ｃ２、ｄ２、…と続く。
【００６３】
したがって、入力映像が静止画で４フレーム経過すると、減算器４２の輝度差が０となり、比較器４６の出力が常に一方のレベル（Ｈレベル）に維持されるので、アップダウンカウンタ３３が一方のカウント（アップカウント）を続け、このカウント値が設定値ＨＬＫＭ以上になるとロック判別器３４の出力がロックオフ信号からロックオン信号に変化し、以後これを継続する。このため、静止画の場合、確実にロック条件が成立し、ループ振動を抑えることができる。
【００６４】
入力映像が静止画から動画に変化すると、図８（ｄ）、（ｉ）に示すように、カウント値Ｃ（ｉ）が動画に対応したａ４に変化して減算器４２の演算値が０から？に変化するので、比較器４６の出力がＨレベルからＬレベルに変化し、同図（ｊ）（ｋ）に示すように、アップダウンカウンタ３３がカウントアップモードからカウントダウンモードに変化し、カウント値が７、６、…と減少する。このカウント値が減少して設定値ＨＬＫＭ未満の５になると、ロック判別器３４の出力が、図８（ｌ）に示すようにロックオン信号からロックオフ信号に変化する。このため、アドレス制御部２８から輝度低下率ＲＯＭ２０へ出力するアドレスのロックが解除されると共に、セレクタ３８の選択が入力信号ＢからＡに変化して、その時のカウント値Ｃ（ｉ）＝ｂ４を４フレーム遅延器４３の入力とする。
【００６５】
前記実施形態例では、アドレスロック検出部の輝度変化率検出部は、２フレーム遅延器４１又は４フレーム遅延器４３を具備し、ロック判定器からロックオフ信号が出力しているときには現フレームと２又は４フレーム前のフレームとの間における輝度変化率が設定値Ｓ２以下か否かを検出し、ロック判定器からロックオン信号が出力しているときにはロックオン開始時から２又は４フレーム前のフレームと現フレームとの間における輝度変化率が設定値Ｓ２以下か否かを検出するように構成し、静止画においてフレーム間拡散時の現フレームと２又は４フレーム前のフレームの発光輝度差が０となるとともに、フレーム間拡散で加算する２又は４フレーム巡回の雑音信号の総和が０となるようにしたが、本発明はこれに限るものではない。
【００６６】
例えば、ロック判定器からロックオフ信号が出力しているときには現フレームと２ｐ（ｐは１以上の整数）又は４ｐフレーム前のフレームとの間における輝度変化率が設定値Ｓ２以下か否かを検出し、ロック判定器からロックオン信号が出力しているときにはロックオン開始時から２ｐ又は４ｐフレーム前のフレームと現フレームとの間における輝度変化率が設定値Ｓ２以下か否かを検出するように構成し、静止画においてフレーム間拡散時の現フレームと２ｐ又は４ｐフレーム前のフレームの発光輝度差が０となるとともに、フレーム間拡散で加算する２ｐ又は４ｐフレーム巡回の雑音信号の総和が０となるようにしてもよい。
【００６７】
または、ロック判定器からロックオフ信号が出力しているときには現フレームとｑ（ｑは偶数に限らず奇数を含む複数）フレーム前のフレームとの間における輝度変化率が設定値Ｓ２以下か否かを検出し、ロック判定器からロックオン信号が出力しているときにはロックオン開始時からｑフレーム前のフレームと現フレームとの間における輝度変化率が設定値Ｓ２以下か否かを検出するように構成し、静止画においてフレーム間拡散時の現フレームとｑフレーム前のフレームの発光輝度差が０となるとともに、フレーム間拡散で加算するｑフレーム巡回の雑音信号の総和が０に近い値となるようにして雑音加算による映像への影響を少なくするようにしてもよい。
【００６８】
前記実施形態例では、アドレスロック検出部の輝度変化率検出部（例えば３２Ａ、３２Ｂ）は、輝度演算部３６と複数フレーム遅延器（例えば４１、４３）の間にセレクタ３８を設け、ロック判定器３４からロックオフ信号が出力しているときには現フレームと複数フレーム前のフレームとの間における輝度変化率が設定値Ｓ２以下か否かを検出し、ロック判定器からロックオン信号が出力しているときにはロックオン開始時から複数フレーム前のフレームと現フレームとの間における輝度変化率が設定値Ｓ２以下か否かを検出するように構成したが、本発明はこれに限るものでなく、セレクタ３８を省略した場合についても利用することができる。
【００６９】
前記実施形態例では、アドレスロック検出部のロック判別部は、アップダウンカウンタのカウント値が設定値Ｓ３（例えばＨＬＫＭ）以上か否かに基づいてロックオン信号、ロックオフ信号を出力するように構成したが、本発明はこれに限るものでなく、カウント値が設定値Ｓ３Ａ（例えばＨＬＫＭ）以上のときにロックオン信号を出力し、カウント値が設定値Ｓ３Ａ以上になった後は設定値Ｓ３Ｂ（Ｓ３ＢはＳ３Ａ未満で例えばＨＬＫＭ−γ）以下のときにロックオフ信号を出力するように構成した場合についても利用することができる。
【００７０】
図９は上述のような場合の一例を示すもので、３４Ａはロック判別器を表し、このロック判別器３４Ａは比較器４５と比較対象選択器４７とから成り、前記比較器４５は、アップダウンカウンタ３３のカウント値を入力信号Ａとし、前記比較対象選択器４７で選択された設定値ＨＬＫＭ（設定値Ｓ３Ａの一例）又は設定値ＨＬＫＭ−γ（設定値Ｓ３Ｂの一例）を入力信号Ｂとして比較し、Ａ≧Ｂのときにロックオン信号を出力し、Ａ＜Ｂのときにロックオフ信号を出力するように構成されている。さらに、前記比較対象選択器４７は前記比較器４５の出力がロックオン信号（例えばＨレベル信号）のときには一方の設定値ＨＬＫＭを選択し、ロックオフ信号（例えばＬレベル信号）のときには他方の設定値ＨＬＫＭ−γを選択して出力するように構成されている。
【００７１】
このため、図１０に示すように、ロック判定器３４Ａはアップダウンカウンタ３３のカウント値ＨＬＫがＨＬＫＭ（設定値Ｓ３Ａの一例）以上のときにロックオン信号を出力し、カウント値ＨＬＫが設定値ＨＬＫＭ以上になった後はＨＬＫＭより小さい設定値ＨＬＫＭ−γ以下のときにロックオフ信号を出力する。このため、カウント値が設定値Ｓ３以上か否かでロックオン信号、ロックオフ信号を出力する場合と比べて、ロックが外れにくくなる。すなわち、カウント値が設定値Ｓ３Ａ以上となってアドレス制御部から輝度低下率ＲＯＭへ出力するアドレスがロックされた後は、カウント値がＳ３Ａより小さい設定値Ｓ３Ｂにならなければロックが解除されないからである。
【００７２】
前記実施形態例では、表示面積演算部で求めた表示面積率Ｃ（ｉ）の変動範囲をアドレス制御部で制限して輝度低下率ＲＯＭへ出力する一定範囲Ｗを、ＣＡＶ−αからＣＡＶ＋αまでとしたが、本発明はこれに限るものでなく、ＣＡＶを含む一定範囲であればよい。例えば、一定範囲Ｗを、ＣＡＶ−α１からＣＡＶ＋α２までとしてもよい。
【００７３】
前記実施形態例では、反転補正部及び反転検出部を具備した階調適応型誤差拡散回路に本発明を利用した場合について説明したが、本発明はこれに限るものでなく、反転補正部及び反転検出部を省略した階調適応型誤差拡散回路についても利用することができる。
【００７４】
前記実施形態例では、輝度特性取得部と誤差拡散処理部の間にフィルタを設けた場合について説明したが、本発明はこれに限るものでなく、フィルタを省略した階調適応型誤差拡散回路についても利用することができる。
【００７５】
前記実施形態例では、表示装置がＰＤＰの場合について説明したが、本発明はこれに限るものでなく、ディジタルディスプレイパネル（例えば液晶ディスプレイパネル）の場合についても利用することができる。
【００７６】
【発明の効果】
請求項１、２及び３の発明は、誤差拡散処理部、表示面積率演算部、アドレスロック検出部、アドレス制御部、輝度低下率ＲＯＭ及び輝度特性取得部を具備し、伝送ノイズ等の影響による映像の微小変化や閉ループのループ振動等により、輝度特性取得部から誤差拡散処理部へ帰還する輝度偏差量が変動し、表示面積率演算部で求めた表示面積率Ｃ（ｉ）が平均値を含む一定範囲Ｗの外になるほど大きくなったときに、アドレス制御部でＣ（ｉ）を一定範囲Ｗ内の値ＣＨ（ｉ）に制限して輝度低下率ＲＯＭへのアドレスとすることにより、輝度低下率ＲＯＭから求められる輝度低下率の変動範囲を小さくするとともに、アドレスロック検出部のロックオン信号でアドレス制御部の出力値をロックするように構成したので、つぎのような効果を有する。
【００７７】
（ａ）静止画や動画のフリッカ原因である表示面積率Ｃ（ｉ）のバラツキが大きくなっても、実質値ＣＨ（ｉ）のバラツキを抑えることができ、フレーム毎の実質的な表示面積率ＣＨ（ｉ）がある値に収束する方向に向かい、誤差拡散ループ全体として、伝送ノイズ等の影響を受けにくくフリッカを軽減できる。特に、静止画に現われるフリッカの軽減に効果的である。
（ｂ）ロックオン信号でアドレス制御部の出力値をロックしてフレーム間における輝度変化率が小さいときにアドレス制御部から輝度低下率ＲＯＭへ出力するアドレスをロックするようにしたので、輝度低下率ＲＯＭから求められる輝度低下率の変動範囲をさらに小さくして、フリッカをさらに軽減できる。
【００７８】
請求項１及び３の発明は、アドレスロック検出部が輝度変化率検出部、アップダウンカウンタ及びロック判別器を具備し、この輝度変化率検出部で現フレームと複数フレーム前のフレームとの間における輝度変化量を検出するようにしたので、前記（ａ）（ｂ）の他に、さらにつぎの（ｃ）に記載の効果を有する。
（ｃ）誤差拡散に起因する擬似紋様を軽減するために、複数フレームで１巡りする複数フレーム巡回（例えば２フレーム巡回）の雑音多重制御信号でフレーム間拡散を行った場合においても、アドレスロック検出部の輝度変化率検出部は静止画に同じ極性の雑音信号を加算したフレーム間の輝度変化率を検出するので、静止画の場合に検出する輝度差が０となり、静止画にフリッカが現われない。
【００７９】
請求項２及び３の発明は、アドレスロック検出部が輝度変化率検出部、アップダウンカウンタ及びロック判別器を具備し、このロック判別器によって、カウント値が設定値Ｓ３Ａ以上のときにロックオン信号を出力し、カウント値が設定値Ｓ３Ａ以上になった後はＳ３Ａより小さい設定値Ｓ３Ｂ以下のときにロックオフ信号を出力するように構成したので、前記効果の他に、つぎの（ｄ）に記載の効果を有する。
（ｄ）カウント値が設定値Ｓ３以上か否かでロックオン信号、ロックオフ信号を出力する場合と比べてロックが外れにくくなるので、ロック条件が成立したりしなかったりを繰り返す状態が発生する可能性を低くして、このような繰り返し状態に起因するループ振動が発生しないようにすることができる。
【００８０】
請求項４の発明は、請求項１又は３の発明において、アドレスロック検出部の輝度変化率検出部は、ロック判定器からロックオフ信号が出力しているときには現フレームと２ｐフレーム前のフレームとの間における輝度変化量を検出し、ロック判定器からロックオン信号が出力しているときにはロックオン開始時から２ｐフレーム前のフレームと現フレームとの間における輝度変化量を検出するようにしたので、請求項１又は３の発明の効果の他につぎの（ｅ）に記載の効果を有する。
（ｅ）誤差拡散に起因する擬似紋様を軽減するためにフレーム間拡散で加算する雑音信号は２ｐフレームで１巡りするので、各フレームの各画素に加算する雑音信号の２ｐフレーム分の総和を０として雑音加算の映像への影響を少なくできる。例えば、ｐ＝１として、各フレーム毎に極性を反転させた雑音多重制御信号を加えてフレーム間拡散を行う場合に、各フレームの各画素に加算する雑音信号の２フレーム分の総和を０として雑音加算の映像への影響を少なくできる。
【００８１】
請求項５の発明は、請求項１又は３の発明において、アドレスロック検出部の輝度変化率検出部は、ロック判定器からロックオフ信号が出力しているときには現フレームと４ｐ（ｐは１以上の整数）フレーム前のフレームとの間における輝度変化量を検出し、ロック判定器からロックオン信号が出力しているときにはロックオン開始時から４ｐフレーム前のフレームと現フレームとの間における輝度変化量を検出するようにしたので、請求項１又は３の発明の効果の他につぎの（ｆ）に記載の効果を有する。
（ｆ）誤差拡散に起因する擬似紋様を軽減するためにフレーム間拡散で加算する雑音信号は４ｐフレームで１巡りするので、各フレームの各画素に加算する雑音信号の４ｐフレーム分の総和を０として雑音加算の映像への影響を少なくできる。例えば、ｐ＝１として、各フレーム毎に極性を反転させた雑音多重制御信号を加えてフレーム間拡散を行う場合に、各フレームの各画素に加算する雑音信号の４フレーム分の総和を０として雑音加算の映像への影響を少なくできる。
【００８２】
請求項６の発明は、請求項１、２、３、４又は５の発明において、輝度特性取得部と誤差拡散処理部の間にフィルタを設けるように構成したので、請求項１、２、３、４又は５の発明の効果の他につぎの（ｇ）に記載の効果を有する。
（ｇ）フィルタによって、輝度特性取得部で求めた輝度偏差量の変動量が設定値Ｓ４未満のときには変動前の輝度偏差量に対応した固定値を出力し、設定値Ｓ４以上のときには変動後の輝度偏差量に対応した値を出力するので、輝度特性取得部で求めた輝度偏差量の変動を抑制することができる。
【００８３】
請求項７の発明は、請求項１、２、３、４、５又は６の発明において反転補正部と反転検出部とを設けるように構成したので、請求項１、２、３、４、５又は６の発明の効果の他につぎの（ｈ）に記載の効果を有する。
（ｈ）誤差拡散後の擬似中間調表示の階調特性に反転部分がある場合、反転検出部がこれを検出して補正情報を反転補正部へ出力し、反転補正部が誤差拡散処理部から出力する拡散出力信号の反転を補正して表示装置及び表示面積率演算部へ出力するので、反転を補正して所定の発光輝度特性とすることができる。
【図面の簡単な説明】
【図１】本発明による階調適応型誤差拡散回路の一実施形態例を示すブロック図である。
【図２】図１中のアドレスロック検出部の具体例を示すブロック図である。
【図３】図１中のアドレス制御部の具体例を示すブロック図である。
【図４】図１中のフィルタの具体例を示すブロック図である。
【図５】図１中の誤差拡散処理部でフレーム間拡散を行うための雑音多重制御信号の説明図である。
【図６】図１中のアドレスロック検出部の他の実施形態例を示すブロック図である。
【図７】図１中のアドレスロック検出部を図６のものに置き換えた実施形態例において、その誤差拡散処理部でフレーム間拡散を行うための雑音多重制御信号の説明図である。
【図８】図１中のアドレスロック検出部を図６のものに置き換えた実施形態例の作用を説明するタイミングチャートである。
【図９】図２、図６中のロック判別部の他の実施形態例を示すブロック図である。
【図１０】図９のロック判別器３４Ａの動作説明図である。
【図１１】発光輝度特性の代表的な一例を示す特性図である。
【図１２】発光輝度特性の他の一例を示す特性図である。
【図１３】反転区間のある発光輝度特性の一例を示す特性図である。
【図１４】既提案の誤差拡散処理装置の一例を示すブロック図である。
【図１５】既提案の階調適応型誤差拡散処理回路のブロック図である。
【図１６】図１５中のアドレスロック検出部のブロック図である。
【図１７】図２、図６及び図１５中のロック判別器３４の動作説明図である。
【図１８】図１及び図１５中のアドレス制御部、図３のアドレス制御部の動作説明図である。
【図１９】図１及び図１５中の輝度低下率ＲＯＭにおける、各サブフレーム（ＳＦ１〜ＳＦ５）についての表示面積率Ｃ（ｉ）（＝アドレス）に対する輝度低下率（σＳＦ１〜σＳＦ５）の関係を表す特性図である。
【図２０】図１及び図１５中の誤差拡散処理部においてフレーム間拡散を行うための回路例を示すブロック図である。
【図２１】図１５中の誤差拡散処理部でフレーム間拡散を行うための雑音多重制御信号の説明図である。
【符号の説明】
１０、３５、８２、８５…入力端子、１２…誤差拡散処理部、１３、１５、１７…加算部、１４…反転補正部、１６、４８、８４、９０…出力端子、１８…表示面積率演算部、１９…レベル制御器、２０…輝度低下率ＲＯＭ、２２…輝度特性取得部、２４…反転検出部、２６、２６Ａ、２６Ｂ…アドレスロック検出部、２８…アドレス制御部、３０…フィルタ、３２、３２Ａ、３２Ｂ…輝度変化率検出部、３３…アップダウンカウンタ、３４、３４Ａ…ロック判別器、３６…輝度演算器、３８、７４、７６…セレクタ、４０、９４…１フレーム遅延器、４１…２フレーム遅延器、４２、５８…減算器、４３…４フレーム遅延器、４４、９２、９６…係数器、４５、４６、６０、６２…比較器、４７…比較対象選択器、５６…平均値演算器、６４、６６、７８…アンドゲート、６８…オアゲート、７０…ノアゲート、７２、８６…加算器、７７…ゼロ検出器、８０…Ｄラッチ、８８…ヒステリシス回路、Ｃ（ｉ）…サンプリングカウント値（表示面積率）、ＣＡＶ…Ｃ（ｉ）の平均値、ＣＡＶ、ＣＡＶ−α、ＣＡＶ＋α…設定値Ｓ１の一例、ＣＨ（ｉ）…アドレス制御部の出力値（実質的な表示面積率、輝度低下率ＲＯＭ２０へのアドレス）、ＨＬＫ…アップダウンカウンタ３３のカウント値、ＨＬＫＭ…設定値Ｓ３（又はＳ３Ａ）の一例、ＨＬＫＭ−γ…設定値Ｓ３Ｂの一例、Ｓ２…設定値、 α、β、γ…定数。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a gray scale adaptive error diffusion circuit for displaying a pseudo halftone image by error diffusion in a digital display device (display device) having a non-linear gradation characteristic such as a PDP (plasma display panel). It is.
[0002]
[Prior art]
Since the driving method of the PDP is a direct driving method using a digitized video input signal, the luminance gradation emitted from the panel surface is determined by the number of bits of the signal to be handled.
PDPs are classified into two types, AC type and DC type, which have different basic characteristics. In this AC type PDP, there was only a report on the gray scale display at the prototype level up to a maximum of 64 gray scale displays. A method of 256 gradations in the future by a driving method (ADS subfield method) has been proposed.
[0003]
One frame (or one field) in the ADS subfield method is composed of eight subfields having a relative luminance ratio of, for example, 1, 2, 4, 8, 16, 32, 64, 128, and has eight screen luminances. Is performed to display 256 gradations. Each subfield includes an address period in which data for one refreshed screen is written and a sustain period for determining a luminance level of the subfield. In the address period, first, wall charges are initially formed on each pixel at the same time for the entire screen, and then a sustain pulse is applied to the entire screen to perform display. The brightness of the subfield is proportional to the number of sustain pulses and is set to a predetermined brightness. Thus, 256 gradation display is realized.
[0004]
In the AC driving method described above, as the number of gradations increases, the number of bits in the address period as a preparation period for lighting and emitting light in the panel within one frame period increases. And the maximum brightness decreases.
Since the luminance gradation emitted from the panel surface is determined by the number of bits of the signal to be handled, if the number of bits of the signal to be handled is increased, the image quality is improved, but the emission luminance is reduced, and conversely, the number of bits of the signal to be handled can be reduced. If this is the case, the light emission luminance increases, but the gradation display decreases and the image quality deteriorates.
[0005]
The error diffusion process for minimizing the shading error between the input signal and the light emission luminance while reducing the number of bits of the output drive signal from the number of bits of the input signal is a process of expressing a pseudo halftone, It is used when expressing shades of light.
In a conventional general error diffusion circuit, a u (eg, 8) -bit video signal of an original pixel Ai, j is input from a video signal input terminal to the error diffusion circuit, and the number of bits is further increased by v through an error diffusion processing unit. The light is emitted from the PDP by performing a process of reducing the number of bits (for example, 4).
Further, a light emission luminance characteristic calculation unit including a ROM or the like measures and stores the light emission luminance characteristic of the PDP from representative input data (solid line) as close as possible to y = x (dotted line) shown in FIG. This light emission luminance characteristic is sent to an error diffusion processing unit, an error is calculated, added to an input video signal, and diffused to perform pseudo halftone display.
As a result, in spite of the momentary instantaneous light emission luminance level having a staircase shape, it is actually recognized in an averaged state, and becomes a corrected luminance line similar to the dotted line y = x.
[0006]
However, the light emission luminance characteristic of a display device such as a PDP changes depending on data to be displayed, and may have the light emission luminance characteristic as shown in FIG. In such a case, with the method of adjusting to the typical emission luminance characteristics as shown in FIG. 11, data other than when the representative characteristics are acquired cannot be adapted to the gradation characteristics. There has been a problem that a pseudo contour due to gradation non-adaptation appears.
Further, as shown in FIG. 13, the light emission luminance characteristics of a display device such as a PDP may include an inversion section in which the light emission luminance level decreases while the input drive signal increases. When the light emission luminance level is inverted as shown in FIG. 13, there is a part where the gradation characteristic of the pseudo halftone display after the error diffusion is also inverted, and a portion that should be displayed brightly is displayed darkly and the image is displayed darkly. There was a problem that discomfort was caused.
[0007]
[Problems to be solved by the invention]
In order to solve such a problem, the present applicant has already proposed a gradation adaptive error diffusion circuit as shown in FIG.
In FIG. 14, instead of the emission luminance characteristic provided from the ROM as in the related art, the emission luminance characteristic for each one or a plurality of frames is changed to a luminance deviation characteristic obtained from a load factor of input data of a display device such as a PDP. Based on the calculated values, the light emission luminance characteristic is updated for each frame or a plurality of frames to perform error diffusion, thereby preventing the appearance of a pseudo contour.
[0008]
More specifically, an error diffusion processing unit 12 for performing an error diffusion process on a video signal input to the input terminal 10 is provided, and an inversion correction unit 14 is coupled to an output side of the error diffusion processing unit 12. Then, the inversion correction value is added to the diffusion output signal output from the error diffusion processing unit 12 to correct the inversion, and output to a PDP (not shown) via the output terminal 16.
On the output side of the inversion correction unit 14, a display area ratio calculation unit 18, a luminance reduction rate ROM 20 as a look-up table, and a luminance characteristic acquisition unit 22 are sequentially connected, and the luminance deviation amount (luminance) obtained by the luminance characteristic acquisition unit 22 The deviation data is output to the error diffusion processing unit 12 to form a loop. Further, the inversion detecting unit 24 detects the inversion of the emission luminance level from the emission luminance characteristics obtained by the luminance characteristic acquisition unit 22, and outputs correction information for obtaining a predetermined emission luminance characteristic to the inversion correction unit 14.
[0009]
The display area ratio calculation unit 18 samples the output data subjected to error diffusion in the error diffusion processing unit 12 and inversion correction in the inversion correction unit 14 to obtain a sampling count value C (i) (display area ratio) of each subframe. . Using the count value C (i) as an address, a luminance reduction rate is obtained from the luminance reduction rate ROM 20, and a luminance deviation amount is obtained from the luminance characteristic obtaining unit 22 based on the luminance reduction rate. This luminance deviation amount is fed back to the error diffusion processing unit 12, and error diffusion processing is performed based on the light emission luminance characteristic corresponding to the luminance deviation amount. For this reason, the image is processed in a loop of “acquisition of gradation characteristics” → “error diffusion” → “acquisition of gradation characteristics” →..., And can sufficiently adapt to gradation characteristics even for data that changes every moment. is there.
[0010]
However, in the proposed gray-scale adaptive error diffusion circuit shown in FIG. 14, flicker (still image) in a still image or a moving image (particularly, a still image) is caused by a minute change in the image due to the influence of transmission noise or the like, or a closed-loop vibration. There was a problem that flickering was noticeable. This is because a slight change in the image causes a shift in the count value C (i), resulting in a shift in the luminance characteristic, a movement of the error diffusion pattern, and a loop that appears as flicker.
[0011]
The present applicant has already proposed a gradation adaptive error diffusion circuit as shown in FIG. 15 in order to solve the above-mentioned problem (Japanese Patent Application No. 8-174234).
The circuit shown in FIG. 15 is different from the gradation adaptive error diffusion circuit shown in FIG. 14 in that an address lock detection unit 26 and an address control unit 28 are provided between the display area ratio calculation unit 18 and the luminance reduction rate ROM 20 to obtain the luminance characteristic. The filter 30 is inserted between the unit 22 and the error diffusion processing unit 12.
[0012]
As shown in FIG. 16, the address lock detection unit 26 includes a luminance change rate detection unit 32, an up / down counter 33, and a lock determination unit 34, and the luminance change rate detection unit 32 It is composed of a luminance calculator 36 for calculating the light emission luminance of each frame based on the area ratio C (i), a selector 38, a one-frame delay unit 40, a subtractor 42, a coefficient unit 44, and a comparator 46. ing.
The lock determiner 34 outputs a lock-on signal (address lock-on signal) when the count value HLK of the up / down counter 33 is equal to or greater than a preset lock start count value HLKM, as shown in FIG. Is smaller than the set value HLKM, a lock-off signal (address lock-off signal) is output. The output side is coupled to the select terminal of the selector 38 and to the output terminal 48.
The up / down counter 33 outputs HLKM + β when the count value HLK is equal to or more than HLKM + β (HLK = overlimit of HLKM + β, β is an integer of 1 or more), and outputs 0 when the count value HLK is 0 or less (HLK = 0 under limit).
[0013]
The address control unit 28, as shown in FIG. 18, generates a signal CH (i) shown in the following (1) to (4) based on the display area ratio C (i) obtained by the display area ratio calculation unit 18. In addition to the output, the output value is locked by the lock-on signal of the address lock detection unit 26, and the output value is unlocked by the lock-off signal.
{Circle around (1)} When C (i)> CAV + α (α is an integer of 1 or more), CAV + α is output (CH (i) = CAV + α, where CAV is the average value of C (i));
{Circle around (2)} When C (i) <CAV-α, CAV-α is output (CH (i) = CAV-α);
{Circle around (3)} When C (i) = 0, CAV is output (CH (i) = CAV),
(4) When CAV-α ≦ CH (i) ≦ CAV + α (other than the above (1), (2) and (3)), CH (i) is output as it is.
[0014]
As described above, due to the minute change of the image due to the influence of the transmission noise or the like or the closed loop vibration, the luminance deviation amount fed back from the luminance characteristic acquisition unit 22 to the error diffusion processing unit 12 fluctuates, and the display area ratio calculation unit 18 When the display area ratio C (i) obtained in step (1) becomes larger outside the certain range W, the output value of the address control unit 28 is limited to ± α around the average value CAV as shown in FIG. Therefore, the fluctuation range of the luminance reduction rate obtained from the luminance reduction rate ROM 20 also becomes smaller. For this reason, it is possible to suppress the variation of the real value CH (i) of the display area ratio C (i), which is a cause of flicker of a still image or a moving image, and to reduce the substantial C (i) (ie, CH (i)) for each frame. ) Is directed to a direction converging to a certain value, and as a whole, the error diffusion loop is less susceptible to transmission noise and the like, and can reduce flicker. Further, the required storage capacity of the luminance reduction rate ROM 20 can be reduced.
In addition, when the luminance change between frames is small, the address output from the address control unit 28 to the luminance reduction rate ROM 20 is locked by the lock-on signal of the address lock detection unit 26. The fluctuation range of the decrease rate can be further reduced to further reduce flicker.
[0015]
However, in the proposed circuit shown in FIG. 15, the luminance change rate detection unit 32 of the address lock detection unit 26 uses the one-frame delay unit 40 to detect whether the luminance change rate between frames is equal to or less than a set value. Thus, there is a problem that flicker may occur even in the case of a still image due to a noise signal added when inter-frame spreading is performed.
[0016]
That is, this inter-frame diffusion is a process for reducing a pseudo pattern caused by error diffusion in the error diffusion processing unit 12, and as shown in FIG. 20, an adder 13 for vertical / oblique diffusion and an adder 13 for horizontal diffusion are used. A noise multiplexing adder 17 is inserted between the adders 15 via one-dot delayers D, D, and a noise signal controlled by the level controller 19 based on the noise multiplexing control signal is added for each frame. For this reason, a noise multiplexing control signal (pattern A) as shown in FIG. 21A is added to each pixel of a certain frame (for example, 2n frame), and an inverted signal is applied to each corresponding pixel of the next frame (for example, 2n + 1 frame). When a noise multiplexing control signal (pattern B) as shown in FIG. 2B is added to perform inter-frame spreading processing, noise signals to be added differ between adjacent frames. The difference does not become zero. Therefore, there is a problem that the lock condition is not satisfied in spite of the still image, and there is a possibility of causing a loop vibration.
[0017]
As shown in FIGS. 21 (a) and 21 (b), the pattern in which the polarities of the patterns A and B of the noise multiplexed control signal are set to be mutually inverted is that the sum of the added noise signals is set to 0 and the image obtained by adding the noise is added. This is to reduce the effect on This polarity inversion is performed, for example, assuming that a level “+2” noise signal is output from the level controller 19 to the adder 17 when the noise multiplex control signal is “1”. Sometimes, the level controller 19 outputs to the adder 17 a noise signal having an inverted level of "+2" of "-2".
[0018]
Further, in the proposed circuit shown in FIG. 15, the lock determination unit 34 of the address lock detection unit 26 determines whether the count value of the up / down counter 33 is equal to or greater than the set value HLKM, based on whether or not the lock-on signal and the lock-off signal. Is output, so that the lock condition is repeatedly established or not in the still image due to the influence of the minute noise or transmission noise of the video input signal, which may cause a loop vibration. was there.
[0019]
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems. In a gradation adaptive error diffusion circuit, a loop oscillation of "acquisition of gradation characteristics" → "error diffusion" → "acquisition of gradation characteristics" → To reduce flicker appearing in still images and moving images, and to prevent flicker from appearing in still images even when inter-frame diffusion is performed to reduce pseudo patterns caused by error diffusion. It is the purpose. An object of the present invention is to prevent a state in which a lock condition is repeatedly established or not in a still image from occurring due to the influence of minute noise or transmission noise of a video input signal, so that flicker does not appear in the still image. The purpose is.
[0020]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a gradation adaptive type error diffusion circuit, comprising: an error diffusion processing unit; and a display area ratio calculation unit for calculating a display area ratio based on a diffusion output signal output from the error diffusion processing unit to a display device. An address lock detector that calculates the luminance of each frame based on the obtained display area ratio and outputs a lock-on signal and a lock-off signal based on the calculated value, and a display area ratio calculated by the display area ratio calculator. When it is within a certain range W including the average value, it is output as it is, when it is outside the certain range W, the set value S1 within the certain range W is output, and the output value is locked by a lock-on signal and output by a lock-off signal An address control unit for unlocking a value, and a brightness reduction rate ROM for obtaining a corresponding brightness reduction rate from a plurality of brightness reduction rates stored in advance using an output value of the address control unit as an address. A luminance characteristic obtaining unit that obtains a luminance deviation amount based on the obtained luminance reduction rate and outputs the luminance deviation amount to an error diffusion processing unit. The address lock detection unit calculates the luminance of each frame, A luminance change rate detection unit that detects whether the luminance change rate between the current frame and the current frame is equal to or less than a set value S2, an up / down counter that counts up and counts down the frame pulse based on the detected value, A lock determiner that outputs a lock-on signal and a lock-off signal based on whether or not the value is equal to or greater than the set value S3.
[0021]
Operation 1: The original image signal is diffused by incorporating an error by the error diffusion processing unit, and when the diffused output signal converted into a signal having a smaller number of bits than the original image signal is input to the display area ratio operation unit, the display area ratio operation is performed. The display area ratio C (i) of the display device (for example, PDP) is obtained by the unit. The brightness change rate detection unit calculates the brightness of each frame based on the display area rate C (i), and calculates the brightness change rate between the current frame and the frame before a plurality of frames based on the calculated value as a set value S2. (For example, k) or less, the up / down counter counts up and down the frame pulse based on the presence or absence of the detected value.
[0022]
Operation 2: The lock determiner outputs a lock-on signal when the count value of the up / down counter is equal to or more than a set value S3 (for example, HLKM), and outputs a lock-off signal when the count value is less than the set value S3.
[0023]
Operation 3: When the display area ratio C (i) is within a certain range W including the average value CAV (for example, CAV−α ≦ C (i) ≦ CAV + α), the address control unit outputs the display area ratio C (i) as it is and outputs the display area ratio C ( When i) is outside the fixed range W (for example, C (i) <CAV-α, CAV + α <C (i)), the set value S1 (for example, CAV, CAV-α, CAV + α) within the fixed range W is output. At the same time, the output value is locked by a lock-on signal of the address lock detection unit, and is unlocked by a lock-off signal. A corresponding brightness reduction rate is obtained from the brightness reduction rate ROM using the output value of the address control unit as an address. Based on the brightness reduction rate, the brightness characteristic obtaining unit obtains a brightness deviation amount, and is fed back to the error diffusion processing unit.
[0024]
Function 4: The luminance deviation amount returned from the luminance characteristic acquisition unit to the error diffusion processing unit fluctuates due to a minute change in the image due to the influence of transmission noise or the like or a closed loop vibration, and the display area obtained by the display area ratio calculation unit. When the rate C (i) becomes larger outside the certain range W including the average value CAV, the address control unit limits C (i) to within the certain range W so that the address to the luminance reduction rate ROM can be changed. By doing so, the fluctuation range of the luminance reduction rate obtained from the luminance reduction rate ROM is reduced.
[0025]
Function 5: When the luminance change between the current frame and the frame preceding by a plurality of frames (for example, two frames) is smaller than the set value S2, such as a still image, when the luminance change is small, the address lock detection unit By locking the address output from the address control unit to the luminance reduction rate ROM with the lock-on signal, the fluctuation range of the luminance reduction rate obtained from the luminance reduction rate ROM can be further reduced.
[0026]
Function 6: The luminance change rate detecting section of the address lock detecting section detects whether or not the luminance change rate between the current frame and the frame before a plurality of frames is equal to or less than the set value S2, so that a pseudo pattern caused by error diffusion is detected. In order to reduce noise, even when inter-frame spreading is performed using a noise signal of a plurality of frames (for example, two frames) that makes a single round of a plurality of frames, the luminance difference between frames obtained by adding a noise signal of the same polarity to a still image Becomes 0, and flicker does not appear in the still image.
[0027]
According to a second aspect of the present invention, there is provided a tone adaptive error diffusion circuit, comprising: an error diffusion processing unit; and a display area ratio calculation unit for obtaining a display area ratio based on a diffusion output signal output from the error diffusion processing unit to a display device. An address lock detector that calculates the luminance of each frame based on the obtained display area ratio and outputs a lock-on signal and a lock-off signal based on the calculated value, and a display area ratio calculated by the display area ratio calculator. When it is within a certain range W including the average value, it is output as it is, when it is outside the certain range W, the set value S1 within the certain range W is output, and the output value is locked by a lock-on signal and output by a lock-off signal An address control unit for unlocking a value, and a brightness reduction rate ROM for obtaining a corresponding brightness reduction rate from a plurality of brightness reduction rates stored in advance using an output value of the address control unit as an address. A luminance characteristic obtaining unit that calculates a luminance deviation amount based on the calculated luminance reduction rate and outputs the luminance deviation amount to the error diffusion processing unit.The address lock detection unit calculates the luminance of each frame, and calculates the luminance of the current frame and the previous frame. A brightness change rate detecting unit for detecting whether or not the brightness change rate during the interval is equal to or less than a set value S2; an up / down counter for counting up and counting down a frame pulse based on the detection value of the brightness change rate detection unit; A lock-on signal is output when the count value of the down counter is equal to or more than the set value S3A, and a lock-off signal is output when the count value is equal to or less than the set value S3B (S3B <S3A) after the count value becomes equal to or more than the set value S3A. And a lock determiner.
[0028]
The operation of the second aspect of the invention has the following operation 2A in addition to the operations 1, 3, 4, and 5 of the first aspect of the invention.
Function 2A: The lock determiner outputs a lock-on signal when the count value is equal to or more than the set value S3A, and outputs a lock-off signal when the count value is equal to or more than the set value S3A and is equal to or less than the set value S3B smaller than S3A. Output. For this reason, the lock is not easily released as compared with the operation 2 for outputting the lock-on signal and the lock-off signal depending on whether the count value is equal to or more than the set value S3. That is, after the count value exceeds the set value S3A and the address output from the address control unit to the luminance reduction rate ROM is locked, the lock is not released unless the count value becomes the set value S3B smaller than S3A. is there.
[0029]
According to a third aspect of the present invention, there is provided a gradation adaptive error diffusion circuit, comprising: an error diffusion processing unit; and a display area ratio calculation unit for calculating a display area ratio based on a diffusion output signal output from the error diffusion processing unit to a display device. An address lock detector that calculates the luminance of each frame based on the obtained display area ratio and outputs a lock-on signal and a lock-off signal based on the calculated value, and a display area ratio calculated by the display area ratio calculator. When it is within a certain range W including the average value, it is output as it is, when it is outside the certain range W, the set value S1 within the certain range W is output, and the output value is locked by a lock-on signal and output by a lock-off signal An address control unit for unlocking a value, and a brightness reduction rate ROM for obtaining a corresponding brightness reduction rate from a plurality of brightness reduction rates stored in advance using an output value of the address control unit as an address. A luminance characteristic obtaining unit that obtains a luminance deviation amount based on the obtained luminance reduction rate and outputs the luminance deviation amount to an error diffusion processing unit. The address lock detection unit calculates the luminance of each frame, A luminance change rate detection unit that detects whether the luminance change rate between the current frame and the current frame is equal to or less than a set value S2, an up / down counter that counts up and counts down the frame pulse based on the detected value, A lock determiner that outputs a lock-on signal when the count value is equal to or more than the set value S3A, and outputs a lock-off signal when the count value is equal to or less than the set value S3B (S3B <S3A) after the count value becomes equal to or more than the set value S3A. It is characterized by becoming.
The function of the invention of claim 3 has the functions of functions 1, 2A, 3, 4, 5, and 6 of the functions of the invention of claims 1 and 2.
[0030]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described with reference to FIGS.
In these figures, the same parts as those in FIGS. 15 and 16 are denoted by the same reference numerals, and a part of the description is omitted.
An example in which a PDP (not shown) driven by an address / display separated driving method (ADS subfield method) is used as a display device will be described.
FIG. 1 shows a configuration in which the configuration of the address lock detection unit 26 is changed to an address lock detection unit 26A in the already proposed gradation adaptive error diffusion circuit of FIG.
[0031]
As shown in FIG. 2, the address lock detector 26A includes a luminance change rate detector 32A, an up / down counter 33, and a lock determiner 34. The luminance change rate detector 32A A luminance calculator 36 for calculating the light emission luminance of each frame based on the display area ratio C (i), a selector 38, a two-frame delay unit 41, a subtracter 42, a coefficient unit 44, and a comparator 46. Have been.
[0032]
The brightness calculator 36 calculates the emission brightness of each frame based on the display area ratio C (i) input to the input terminal 35, and outputs a corresponding signal. For example, in the case where a 5-bit pseudo halftone video signal is output to a PDP in which one frame is composed of five subframes (SF1 to SF5), the sampling count for each subframe (SF1 to SF5) The values are summed in consideration of the weights (SF1 × 1 +... + SF5 × 16) and output.
The selector 38 uses the light emission luminance of the current frame output from the luminance calculator 36 as an A signal, the light emission luminance of two or more frames output from the luminance calculator 36 as a B signal, and outputs the signal B from the lock discriminator 34. The B signal is selected by the lock-on signal, and the A signal is selected by the lock-off signal and output. The lock-on signal and the lock-off signal from the lock discriminator 34 will be described later.
[0033]
The subtractor 42 sets the emission luminance of the current frame output from the luminance calculator 36 as an A signal, and the signal output from the selector 38 delayed by two frames by a two-frame delay unit 41 as a B signal | AB | and outputs the result of the operation.
The comparator 46 sets the output signal of the subtractor 42 as an A signal, and multiplies the signal of the emission luminance of the current frame output from the luminance calculator 36 by a coefficient (set value S2) by the coefficient unit 44. The two are compared as a B signal, and when A ≦ B, an H-level signal is output, and when A> B, an L-level signal is output. The set value S2 is set to a predetermined value between 0 and 1 (0 <S2 <1).
[0034]
The up / down counter 33 operates as an up counter with an H level signal from the comparator 46 and a down counter with an L level signal, and counts a frame pulse (for example, a vertical synchronization signal separated from a video signal).
As described in the circuit already proposed (see FIG. 17), when the count value HLK of the up / down counter 33 is equal to or more than a preset lock start count value HLKM (an example of the set value S3), the lock discriminator 34 is used. A lock-on signal is output, a lock-off signal is output when the count value HLK is less than the set value HLKM, HLKM + β is output when the count value HLK is equal to or more than HLKM + β, and 0 is output when the count value HLK is 0 or less. The output side is connected to the select terminal of the selector 38 and also to the output terminal 48.
[0035]
The address control unit 28 performs the following (1) to (4) based on the display area ratio C (i) obtained by the display area ratio calculation unit 18 as described in the circuit already proposed (see FIG. 18). A signal CH (i) as shown in ▼ is output, the output value is locked by a lock-on signal of the address lock detection unit 26A, and the output value is unlocked by a lock-off signal. .
{Circle around (1)} When C (i)> CAV + α, CAV + α is output (CH (i) = CAV + α),
{Circle around (2)} When C (i) <CAV-α, CAV-α is output (CH (i) = CAV-α);
{Circle around (3)} When C (i) = 0, CAV is output (CH (i) = CAV),
(4) When CAV-α ≦ CH (i) ≦ CAV + α (other than the above (1), (2) and (3)), CH (i) is output as it is.
[0036]
As shown in FIG. 3, the address control unit 28 includes an average calculator 56, a subtractor 58, comparators 60 and 62, AND gates 64 and 66, an OR gate 68, a NOR gate 70, an adder 72, It comprises selectors 74 and 76, a zero detector 77, an AND gate 78, and a D latch 80.
[0037]
The average calculator 56 calculates and outputs an average CAV of the display area ratio C (i) input to the input terminal 82.
The subtracter 58 calculates C- (i) input to the input terminal 82 as an A signal, calculates CAV output from the average calculator 56 as a B signal, calculates AB, and outputs the result.
The comparator 60 compares the output signal of the subtractor 58 with an A signal and the constant α with a B signal, and outputs an H level signal when A> B and an L level signal when A ≦ B. I do.
The comparator 62 compares the output signal of the subtractor 58 with the A signal and the constant −α as the B signal, and compares the H signal when A <B and the L signal when A ≧ B. Output.
[0038]
The AND gates 64 and 66 output constants α and −α using the output signals of the comparators 60 and 62 as gate signals, and the OR gate 68 outputs the signal when there is an output from one of the AND gates 64 and 66. Output.
The NOR gate 70 outputs a selection signal based on the output signals of the comparators 60 and 62.
The adder 72 adds the CAV output from the average calculator 56 as an A signal and the signal output from the OR gate 68 as a B signal, and outputs the added value. The selector 74 sets the output of the adder 72 to the A signal, sets the C (i) input to the input terminal 82 to the B signal, sets the output of the NOR gate 70 to the selection signal, and outputs the A signal when the selection signal is at the L level. Selection, and when the signal is at the H level, the B signal is selected and output.
[0039]
The zero detector 77 detects whether C (i) input to the input terminal 82 is zero, and outputs H and L level signals.
The selector 76 sets the CAV output from the average calculator 56 as an A signal, the signal output from the selector 74 as a B signal, and the output of the zero detector 77 as a selection signal. The signal is selected, and when the signal is at the L level, the B signal is selected and output.
The AND gate 78 outputs an AND signal of an output signal (lock-on signal, lock-off signal) from the address lock detection unit 26A input to the input terminal 83 and a frame pulse. Using the output signal of the gate 78 as a clock pulse, the latch and unlatch of the output of the selector 76 are controlled, and the output is output to the luminance reduction rate ROM 20 via the output terminal 84.
[0040]
The filter 30 sets the luminance deviation before the fluctuation when the fluctuation amount of the luminance deviation amount for each frame obtained by the luminance characteristic acquisition unit 22 is within the set value S4, and the luminance after the fluctuation when the fluctuation amount exceeds the set value S4. The deviation amount is output to the error diffusion processing unit 12 so as to suppress the fluctuation of the luminance deviation amount.
Specifically, as shown in FIG. 4, the filter 30 includes an adder 86 that receives a luminance deviation amount output from the luminance characteristic acquisition unit 22 via an input terminal 85 as an A signal input, and an adder 86. And a coefficient unit 92 which multiplies the output of the hysteresis circuit 88 by a coefficient smaller than 1 (eg, 1/2) and outputs the result to the error diffusion processing unit 12 via an output terminal 90. And a one-frame delay unit 94 for delaying the output of the hysteresis circuit 88 by one frame and outputting the result, and multiplying the output of the one-frame delay unit 94 by a coefficient smaller than 1 (for example, ２) to add the adder 86 , And the output of the one-frame delay unit 94 is used as the B signal input of the hysteresis circuit 88.
The hysteresis circuit 88 compares the A signal and the B signal, and outputs the B signal if the absolute value of the difference between them is equal to or less than the set value S4, and outputs the A signal if the absolute value of the difference exceeds the set value S4. It is configured.
[0041]
Next, the operation of the embodiment will be described with reference to FIGS.
The error diffusion processing unit 12 diffuses the original video signal input to the input terminal 10 by incorporating an error, and outputs a diffusion output signal having a smaller number of bits than the original video signal. When inverted, the inversion of the diffusion output signal output from the error diffusion processing unit 12 is corrected and output to a PDP (not shown) via an output terminal 16, whereby a pseudo halftone image is displayed.
[0042]
When the diffusion output signal (video data) is transmitted from the error diffusion circuit 12 to the display area ratio calculation unit 18 via the inversion correction unit 14, the display area ratio C (i) is obtained by the display area ratio calculation unit 18. This is the same as in the case of the already proposed FIGS.
[0043]
The address lock detector 26A calculates the luminance of each frame based on C (i) obtained by the display area ratio calculator 18 and outputs a lock-on signal and a lock-off signal based on the calculated value.
As shown in FIG. 18, the address control unit 28 outputs C (i) as it is when C (i) satisfies CAV−α ≦ C (i) ≦ CAV + α, and outputs CAV when C (i) <CAV−α. −α, CAV + α when CAV + α <C (i), and CAV when 0, and the output value is locked by the lock-on signal of the address lock detection unit 26A, and the output value is locked by the lock-off signal. Is released.
[0044]
Using the output value of the address control unit 28 as an address, a corresponding luminance reduction rate is obtained from the luminance reduction rate ROM 20, and the luminance characteristic obtaining unit 22 calculates a luminance deviation amount based on the luminance reduction rate.
This luminance deviation amount is fed back to the error diffusion processing unit 12 via the filter 30, and error diffusion processing is performed by incorporating an error.
At this time, the amount of luminance deviation that is fed back from the luminance characteristic acquisition unit 22 to the error diffusion processing unit 12 fluctuates due to a minute change in an image due to the influence of transmission noise or the like, or a closed-loop vibration, and is calculated by the display area ratio calculation unit 18. When C (i) becomes larger outside the fixed range W, the output value of the address control unit 28 is within ± α around the average value CAV as shown in FIG. 19 (that is, within the fixed range W). Therefore, the fluctuation range of the luminance reduction rate obtained from the luminance reduction rate ROM 20 also becomes smaller. In FIG. 19, σSF1 to σSF5 represent the luminance reduction rates of the subframes SF1 to SF5.
[0045]
Further, when the luminance change between a plurality of frames is small, the address output from the address control unit 28 to the luminance reduction rate ROM 20 is locked by the lock-on signal of the address lock detection unit 26, so that it can be obtained from the luminance reduction rate ROM 20. The fluctuation range of the luminance reduction rate can be further reduced to reduce flicker.
Further, the filter 30 suppresses the variation of the luminance deviation amount obtained by the luminance characteristic acquisition unit 22 and outputs the result to the error diffusion processing unit 12. When the fluctuation amount of the luminance deviation amount is less than the set value S4, the luminance deviation before the fluctuation is obtained. Since the fixed value corresponding to the amount is output, and the value corresponding to the changed amount of the luminance deviation is output when the value is equal to or larger than the set value S4, the amount of the luminance deviation transferred from the luminance characteristic acquiring unit 22 to the error diffusion processing unit 12 is calculated. The fluctuation is suppressed, the loop vibration is further reduced, and the flicker can be further reduced.
[0046]
In the following, A: the operation of the address lock detection unit 26A, B: the operation of the address control unit 28, C: the operation of the filter 30, and D: the inter-frame diffusion operation of the error diffusion processing unit 12 will be described in detail.
[0047]
A: Operation of the address lock detection unit 26A
When the display area ratio C (i) output from the display area ratio calculation unit 18 is input to the address lock detection unit 26A, the address lock detection unit 26A operates as follows. The luminance calculator 36 calculates the light emission luminance of each frame based on C (i), and the selector 38 uses the lock-on signal from the lock discriminator 34 to output the signal (two frames or more) from the two-frame delay unit 41. The previous light emission luminance (B signal) is selected, and the light emission luminance (A signal) of the current frame is selected by the lock-off signal from the lock discriminator 34.
The subtractor 42 calculates the absolute value of the difference between the light emission luminance of the current frame (A signal) output from the luminance calculator 36 and the light emission luminance (B signal) of two or more frames output from the two-frame delay unit 41. | AB | is calculated, and the comparator 46 compares the output (A signal) of the subtractor 42 with the value (B signal) obtained by multiplying the emission luminance of the current frame by the set value S2 (the coefficient of the coefficient unit 44). Then, when the luminance change rate is equal to or less than the set value S2 (A ≦ B), an H-level signal is output, and otherwise, an L-level signal is output.
The up / down counter 33 counts up the frame pulse with the H level signal from the comparator 46, and counts down the frame pulse with the L level signal. As shown in FIG. When the count value HLK is equal to or greater than the set value HLKM (example of S3), a lock-on signal is output, and when it is less than the set value HLKM, a lock-off signal is output.
[0048]
B: Function of address control unit 28
The address control unit 28 includes a display area ratio C (i) input to the input terminal 82 from the display area ratio calculation unit 18 and a lock-on signal and a lock-off signal input to the input terminal 83 from the address lock detection unit 26A. 18, the signal CH (i) as shown in FIG. 18 is output, the output value is locked by the lock-on signal, and the output value is unlocked by the lock-off signal.
[0049]
The details will be described below.
The average calculator 56 calculates the average CAV of C (i), and the subtractor 58 calculates C (i) -CAV.
Comparator 60 compares C (i) -CAV with constant α, and outputs an H-level signal when C (i) -CAV> α, and outputs an L-level signal when C (i) -CAV ≦ α. . Comparator 62 compares C (i) -CAV with constant -α, and outputs an H level signal when C (i) -CAV <−α, and an L level signal when C (i) −CAV ≧ −α. Is output.
Therefore, when (1) C (i)> CAV + α, the AND gate 64 is opened, and the adder 72 outputs CAV + α.
When C (i) <CAV-α in (2), the AND gate 66 is opened, and the adder 72 outputs CAV-α.
When (4) CAV-α ≦ C (i) ≦ CAV + α, the selector 74 outputs C (i) as it is as CH (i) from the NOR gate 70 at the H level output.
When C (i) = 0 in (3), the selector 76 outputs the CAV from the average calculator 56 with the H level output of the zero detector 77.
[0050]
When the lock-on signal from the address lock detection unit 26 is not input to the input terminal 83 (that is, when the lock-off signal is input), the AND gate 78 is closed and the CK (clock pulse) of the D latch 80 is closed. Since there is no input to the D latch 80, the signals of the above-mentioned (1) to (4) selected by the selectors 74 and 76 input to the D terminal are directly output from the Q terminal via the output terminal 84. Output to the reduction rate ROM 20.
When the lock-on signal from the address lock detection unit 26 is being input to the input terminal 83, the AND gate 78 is opened and a frame pulse is input to the CK (clock pulse) of the D latch 80. When a frame pulse is input, a signal input to the D terminal is latched and output from the Q terminal to the luminance reduction rate ROM 20 via the output terminal 84.
[0051]
C: Function of filter 30
The luminance deviation amount output from the luminance characteristic acquisition unit 22 is input to the adder 86 via the input terminal 85. Further, the hysteresis circuit 88 compares the A signal and the B signal, and outputs the B signal if the absolute value of the difference between them is equal to or less than the set value S3, and outputs the A signal if the absolute value exceeds the set value S3.
For this reason, when the inter-frame variation in the luminance deviation amount input to the input terminal 85 is large and the hysteresis circuit 88 outputs the A signal, the adder 86 outputs the current frame input to the input terminal 85. The luminance deviation amount (A signal) and the luminance deviation amount of the previous frame multiplied by a coefficient （(B signal) are added, and a coefficient unit 92 multiplies the output value of the adder 86 by a coefficient ２. Is output to the error diffusion processing unit 12 via the output terminal 90, so that the luminance deviation amount output from the luminance characteristic acquisition unit 22 is fed back to the error diffusion processing unit 12 with the inter-frame fluctuation suppressed.
[0052]
Further, when the inter-frame variation of the luminance deviation amount input to the input terminal 85 is small and the hysteresis circuit 88 outputs the B signal, the output value (A signal) of the adder 86 becomes large and | During a plurality of frames until AB exceeds the set value S3, the output of the hysteresis circuit 88 is fixed to the B signal. Therefore, the coefficient unit 92 outputs a fixed value obtained by multiplying the output value of the adder 86 of a plurality of frames before by the coefficient へ to the error diffusion processing unit 12 via the output terminal 90. Is output to the error diffusion processing unit 12 without changing during a plurality of frames.
[0053]
D: Inter-frame diffusion action of error diffusion processing unit 12
Next, in order to reduce a pseudo pattern due to error diffusion, an adder 17 for noise addition is provided in the error diffusion processing unit 12 as shown in FIG. The inter-frame spreading effect when a multiplex control signal is added will be described.
A noise multiplexing control signal (pattern A) as shown in FIG. 5A is added to each pixel of a certain frame (for example, 2n frame), and the corresponding signal of the next frame (for example, 2n + 1 frame) is an inverted signal. Assuming that a noise multiplexing control signal (pattern B) as shown in FIG. 6B is added, the corresponding pixel of the next frame (for example, 2n + 2 frames) is subjected to noise multiplexing control as shown in FIG. A signal (pattern A) will be added. In other words, the pattern of the noise multiplex control signal added for each frame repeats A, B, A, B, A, B,.
[0054]
When a lock-off signal is output with a small luminance change rate between frames as in a still image, the selector 38 of the address lock detection unit 26A selects the input signal A, and the subtracter 42 sets the light emission of the current frame. The absolute value of the difference between the luminance (input signal A) and the light emission luminance of the frame two frames before (input signal B) is output.
For this reason, in a still image, when the current frame and the frame two frames before are compared, the emission luminance based on the video is equal, and the noise multiplexing control signal added for inter-frame diffusion is also equal (both of pattern A or pattern A). B), the light emission luminance difference between the current frame and the frame two frames before is zero (that is, the output of the subtractor 42 is zero). Therefore, in the case of a still image, the lock condition is reliably established, and loop vibration can be suppressed.
[0055]
As described above, the output value of the address control unit 28 is limited to ± α centered on the average value CAV, and the fluctuation range of the luminance reduction rate obtained from the luminance reduction rate ROM 20 becomes smaller. The variation of the real value CH (i) of the display area ratio C (i), which is the cause of flicker, can be suppressed, and the substantial C (i) (ie, CH (i)) for each frame converges to a certain value. , The entire error diffusion loop is less susceptible to transmission noise and the like, and flicker can be reduced. Further, the required storage capacity of the luminance reduction rate ROM 20 can be reduced.
[0056]
In addition, when the luminance change between a plurality of frames is small, the address output from the address control unit 28 to the luminance reduction rate ROM 20 is locked by the lock-on signal of the address lock detection unit 26A. The fluctuation range of the luminance reduction rate can be further reduced to further reduce flicker.
In addition, in the case of a still image, the light emission luminance difference between the current frame and the frame two frames before is zero, so that the lock condition is reliably established and loop vibration can be suppressed.
Further, since the noise multiplexing control signal added by inter-frame diffusion makes one cycle in two frames as shown in FIG. 5, the sum of the noise signal added to each pixel of each frame for every two frames is set to 0, and the image by noise addition is added. Impact on the environment can be reduced.
Further, in the same manner as the already proposed case shown in FIG. 15, the operation and effect of providing the inversion correction unit 14 and the inversion detection unit 24 and the operation and effect of providing the filter 30 are provided.
[0057]
In the above-described embodiment, the luminance change rate detecting unit of the address lock detecting unit includes the two-frame delay unit 41, and when the lock-off signal is output from the lock determining unit, the current frame and the frame two frames before are compared. It is detected whether or not the luminance change rate between the frames is equal to or less than a set value S2. When the lock-on signal is output from the lock determiner, the luminance change rate between the frame two frames before the lock-on start and the current frame is detected. Is determined to be less than or equal to a set value S2. In a still image, the difference in light emission luminance between the current frame and the frame two frames before when the inter-frame diffusion is performed becomes 0, and two frames to be added by the inter-frame diffusion. The sum of the cyclic noise signals is set to 0, but the present invention is not limited to this.
[0058]
For example, as shown in FIG. 6, a four-frame delay unit 43 is provided in place of the two-frame delay unit 41 in FIG. 2, and when a lock-off signal is output from the lock determination unit 34, the current frame and the frame four frames before are output. It is detected whether or not the luminance change rate between the current frame and the current frame is equal to or smaller than the set value S2. It is configured to detect whether or not the luminance change rate is equal to or less than a set value S2. In the still image, the emission luminance difference between the current frame at the time of inter-frame diffusion and the frame four frames before becomes zero, and is added by inter-frame diffusion. Alternatively, the total sum of the noise signals of four frames cyclic may be set to zero.
[0059]
More specifically, in a gradation adaptive error diffusion circuit provided with the address lock detection unit 26B of FIG. 6 instead of the address lock detection unit 26A of FIG. 1, in order to reduce a pseudo pattern caused by error diffusion, FIG. 7, an adder 17 for noise addition is provided in the error diffusion processing unit 12, and an inter-frame diffusion effect when a noise multiplexing control signal of four frames cyclic as shown in FIG. 7 is added will be considered.
Each pixel of four consecutive frames (for example, 4n, 4n + 1, 4n + 2, and 4n + 3 frames) has a noise multiplexing control signal (patterns A and B) as shown in FIGS. 7A, 7B, 7C, and 7D. , C, and D), and in the case of inter-frame spreading that is repeated thereafter, the patterns A and C and the patterns B and D are in an inverse relationship to each other, and the frame pulse and the noise multiplexed control signal are shown in FIGS. b). Therefore, the sum of the four patterns A, B, C, and D of the noise multiplexed control signal that circulates in four frames becomes 0, and the influence of noise addition on the image can be suppressed.
[0060]
As shown in FIG. 8C, the video signal input to the input terminal 10 is a signal corresponding to a still image first, then a signal corresponding to a moving image, and the count value C (i) output from the display area ratio calculation unit 18 is the same. As shown in FIG. 5D, it is assumed that a1 is a1, b1, c1, d1, a2, b2,..., D3 for a still image, and a4, b4,. A1, b1, c1, and d1 represent the display area ratios when the noise signals corresponding to the noise multiplexing control signals of the patterns A, B, C, and D are added to the still images of four consecutive frames, and a2, b2 , C2, and d2 represent the display area ratios when the noise signals corresponding to the noise multiplexing control signals of the patterns A, B, C, and D are added to the still images of the next four consecutive frames, and a4, b4 , C4, and d4 represent the display area ratios when the noise components corresponding to the noise multiplexing control signals of the patterns A, B, C, and D are added to the moving images of four consecutive frames, and so on. Further, since the display area ratio of a still image does not change in a frame, a1 = a2 = a3, b1 = b2 = b3,... Hold. , C4 ≠ c5, d4 ≠ d5,...
[0061]
When the luminance change rate is 0 or small like a still image, the lock-off signal is output from the lock discriminator 34 at first, as shown in FIG. Selects the input signal A. For this reason, the emission luminance corresponding to the count values of a1, b1, c1, d1, a2, b2,... As shown in FIG. The luminance difference calculated by 42 at the time of appearance of a1 in FIG. From 0 to 0. here? Represents the level at which the countdown is established. The comparator 46 outputs an H-level signal or an L-level signal depending on whether the ratio of the luminance difference calculated by the subtractor 42 to the emission luminance of the current frame (luminance change rate) is equal to or less than a set value S2, Reference numeral 33 denotes a luminance difference calculated by the subtractor 42, as shown in FIG. , The count-up is performed when the luminance difference is 0, and the output of the up-down counter 33 changes from 1, 2, 3,... Every frame as shown in FIG.
[0062]
When the count value of the up / down counter 33 reaches 6 (= HLKM), the output of the lock discriminator 34 changes from the lock-off signal to the lock-on signal, and this lock-on signal is output to the address control unit 28 to perform address control. While the address output from the unit 28 to the luminance reduction rate ROM 20 is locked, the lock-on signal is output to the selector 38, and the selection by the selector 38 is changed from A to B of the input signal. For this reason, the output (corresponding to b2) of the four-frame delay unit 43 at the start of lock-on is selected by the selector 38 and becomes an input to the four-frame delay unit 43. Therefore, the output of the four-frame delay unit 43 is Returns to b2, and thereafter continues with c2, d2,...
[0063]
Therefore, when four frames of the input video are a still image, the luminance difference of the subtractor 42 becomes 0, and the output of the comparator 46 is always maintained at one level (H level). The count (up-count) is continued, and when the count value becomes equal to or greater than the set value HLKM, the output of the lock discriminator 34 changes from the lock-off signal to the lock-on signal, and continues thereafter. Therefore, in the case of a still image, the lock condition is reliably established, and loop vibration can be suppressed.
[0064]
When the input image changes from a still image to a moving image, the count value C (i) changes to a4 corresponding to the moving image and the operation value of the subtractor 42 changes from 0 as shown in FIGS. ? , The output of the comparator 46 changes from the H level to the L level, and the up / down counter 33 changes from the count up mode to the count down mode as shown in FIGS. Decrease to 7, 6,... When the count value decreases to 5 below the set value HLKM, the output of the lock discriminator 34 changes from the lock-on signal to the lock-off signal as shown in FIG. Therefore, the address output from the address control unit 28 to the luminance reduction rate ROM 20 is unlocked, and the selection of the selector 38 changes from the input signal B to A, and the count value C (i) = b4 at that time is changed. It is input to the 4-frame delay unit 43.
[0065]
In the above embodiment, the luminance change rate detecting unit of the address lock detecting unit includes the two-frame delay unit 41 or the four-frame delay unit 43. Alternatively, it is detected whether or not the luminance change rate between the frame four frames before and the frame is less than or equal to the set value S2. When the lock-on signal is output from the lock determination unit, the frame two or four frames before the start of lock-on. It is configured to detect whether or not the luminance change rate between the current frame and the current frame is equal to or less than a set value S2. And the sum of the noise signals of two or four frames to be added by inter-frame spreading is set to 0, but the present invention is not limited to this.
[0066]
For example, when a lock-off signal is output from the lock determiner, it is detected whether or not the luminance change rate between the current frame and a frame 2p (p is an integer of 1 or more) or a frame 4p before is equal to or less than a set value S2. When a lock-on signal is output from the lock determiner, it is determined whether or not the luminance change rate between the current frame and the frame 2p or 4p before the lock-on start is equal to or less than the set value S2. In the still image, the emission luminance difference between the current frame at the time of inter-frame diffusion and the frame before the 2p or 4p frame is 0, and the sum of noise signals of the cyclic 2p or 4p frame added by the inter-frame diffusion is 0. You may make it become.
[0067]
Alternatively, when a lock-off signal is output from the lock determiner, whether or not the luminance change rate between the current frame and the frame preceding q (q is not limited to an even number but also a number including an odd number) frame is equal to or less than a set value S2. When the lock-on signal is output from the lock determiner, it is determined whether the luminance change rate between the frame q frames before the lock-on start and the current frame is equal to or less than the set value S2. The light emission luminance difference between the current frame at the time of inter-frame diffusion and the frame before the q frame in the still image becomes 0, and the sum of q-frame cyclic noise signals added in the inter-frame diffusion becomes a value close to 0. In this way, the influence of noise addition on the image may be reduced.
[0068]
In the above-described embodiment, the luminance change rate detection units (for example, 32A and 32B) of the address lock detection unit are provided with a selector 38 between the luminance calculation unit 36 and a plurality of frame delay units (for example, 41 and 43). When the lock-off signal is output from 34, it is detected whether or not the luminance change rate between the current frame and the frame before a plurality of frames is equal to or less than the set value S2, and the lock-on signal is output from the lock determiner. Sometimes, it is configured to detect whether or not the luminance change rate between the frame several frames before the lock-on start and the current frame is equal to or less than the set value S2. However, the present invention is not limited to this, and the selector 38 is not limited to this. Can be used even when is omitted.
[0069]
In the above embodiment, the lock determination unit of the address lock detection unit is configured to output a lock-on signal and a lock-off signal based on whether or not the count value of the up / down counter is equal to or greater than a set value S3 (for example, HLKM). However, the present invention is not limited to this. The lock-on signal is output when the count value is equal to or more than the set value S3A (for example, HLKM), and after the count value becomes equal to or more than the set value S3A, the set value S3B ( S3B can also be used in a case where the lock-off signal is output when the signal is less than S3A and is equal to or less than HLKM-γ, for example.
[0070]
FIG. 9 shows an example of the case described above. Reference numeral 34A denotes a lock discriminator. The lock discriminator 34A includes a comparator 45 and a comparison target selector 47. The count value of the counter 33 is set as the input signal A, and the set value HLKM (an example of the set value S3A) or the set value HLKM-γ (an example of the set value S3B) selected by the comparison target selector 47 is compared as the input signal B. The lock-on signal is output when A ≧ B, and the lock-off signal is output when A <B. Further, the comparison target selector 47 selects one set value HLKM when the output of the comparator 45 is a lock-on signal (for example, an H level signal), and selects the other set value when the output of the comparator 45 is a lock-off signal (for example, an L level signal). It is configured to select and output the value HLKM-γ.
[0071]
Therefore, as shown in FIG. 10, when the count value HLK of the up / down counter 33 is equal to or more than HLKM (an example of the set value S3A), the lock determination unit 34A outputs a lock-on signal, and the count value HLK is set to the set value HLKM. After that, the lock-off signal is output when the set value is equal to or less than HLKM-γ, which is smaller than HLKM. Therefore, the lock is not easily released as compared with the case where the lock-on signal and the lock-off signal are output depending on whether the count value is equal to or more than the set value S3. That is, after the count value exceeds the set value S3A and the address output from the address control unit to the luminance reduction rate ROM is locked, the lock is not released unless the count value becomes the set value S3B smaller than S3A. is there.
[0072]
In the above-described embodiment, the variation range of the display area ratio C (i) obtained by the display area calculation unit is limited by the address control unit, and the constant range W to be output to the luminance reduction rate ROM is from CAV-α to CAV + α. However, the present invention is not limited to this, and may be in a certain range including CAV. For example, the fixed range W may be from CAV−α1 to CAV + α2.
[0073]
In the above embodiment, the case where the present invention is applied to the gradation adaptive error diffusion circuit having the inversion correction unit and the inversion detection unit has been described. However, the invention is not limited to this. The present invention can also be used for a gradation adaptive error diffusion circuit in which the detection unit is omitted.
[0074]
In the above-described embodiment, the case where a filter is provided between the luminance characteristic acquisition unit and the error diffusion processing unit has been described. However, the present invention is not limited to this. Can also be used.
[0075]
In the above-described embodiment, the case where the display device is a PDP has been described. However, the present invention is not limited to this, and can be used for a digital display panel (for example, a liquid crystal display panel).
[0076]
【The invention's effect】
The invention according to claims 1, 2 and 3 includes an error diffusion processing unit, a display area ratio calculation unit, an address lock detection unit, an address control unit, a luminance reduction rate ROM, and a luminance characteristic acquisition unit, and is affected by transmission noise and the like. Due to a minute change in the image or a closed loop vibration, the luminance deviation amount returned from the luminance characteristic acquisition unit to the error diffusion processing unit fluctuates, and the display area ratio C (i) obtained by the display area ratio calculation unit becomes an average value. When the address becomes larger outside the predetermined range W, the address control unit restricts C (i) to a value CH (i) within the predetermined range W and sets the address to the luminance reduction rate ROM, thereby obtaining the luminance. Since the fluctuation range of the luminance reduction rate obtained from the reduction rate ROM is reduced and the output value of the address control unit is locked by the lock-on signal of the address lock detection unit, the following effects are obtained. To.
[0077]
(A) Even if the variation of the display area ratio C (i) which causes flicker of a still image or a moving image becomes large, the variation of the real value CH (i) can be suppressed, and the substantial display area ratio for each frame can be suppressed. CH (i) goes in a direction to converge to a certain value, and as a whole, the error diffusion loop is hardly affected by transmission noise and the like, and flicker can be reduced. In particular, it is effective in reducing flicker appearing in a still image.
(B) Since the output value of the address control unit is locked by the lock-on signal and the address output from the address control unit to the luminance reduction rate ROM is locked when the luminance change rate between frames is small, the luminance reduction rate The fluctuation range of the luminance reduction rate obtained from the ROM can be further reduced, so that flicker can be further reduced.
[0078]
According to the first and third aspects of the present invention, the address lock detecting section includes a luminance change rate detecting section, an up / down counter, and a lock discriminator. Since the amount of change in luminance is detected, the following effect (c) is obtained in addition to the effects (a) and (b).
(C) In order to reduce a pseudo pattern caused by error diffusion, even if inter-frame diffusion is performed with a noise multiplexing control signal of a plurality of frames (for example, two frames) that makes a single cycle of a plurality of frames, address lock detection is performed. Since the luminance change rate detection unit of the unit detects the luminance change rate between frames obtained by adding a noise signal of the same polarity to a still image, the luminance difference detected in the case of a still image becomes 0, and flicker does not appear in the still image .
[0079]
According to a second aspect of the present invention, the address lock detecting section includes a luminance change rate detecting section, an up / down counter, and a lock discriminator, and the lock discriminator uses a lock-on signal when the count value is equal to or more than the set value S3A. Is output, and after the count value becomes equal to or more than the set value S3A, the lock-off signal is output when the count value is equal to or less than the set value S3B which is smaller than S3A. Has the described effects.
(D) It is difficult to release the lock as compared with the case where the lock-on signal and the lock-off signal are output depending on whether the count value is equal to or more than the set value S3, and a state where the lock condition is satisfied or not repeatedly occurs. It is possible to reduce the possibility and prevent the occurrence of loop vibration due to such a repeated state.
[0080]
According to a fourth aspect of the present invention, in the first or third aspect of the present invention, the luminance change rate detecting section of the address lock detecting section determines whether the current frame and the 2p frame preceding frame are present when a lock-off signal is output from the lock determiner. Between the current frame and the current frame, when the lock-on signal is output from the lock determiner, the luminance change between the frame 2p frames before the lock-on start and the current frame is detected. In addition to the effects of the first or third aspect of the present invention, it has the following effect (e).
(E) Since the noise signal to be added by inter-frame diffusion to reduce the pseudo pattern caused by error diffusion makes one round of 2p frames, the total sum of the noise signal to be added to each pixel of each frame for 2p frames is 0. As a result, the influence of noise addition on the image can be reduced. For example, when p = 1 and a noise multiplexing control signal whose polarity is inverted for each frame is added to perform inter-frame spreading, a total sum of two noise signals to be added to each pixel of each frame is set to 0. The influence of noise addition on the image can be reduced.
[0081]
According to a fifth aspect of the present invention, in the first or the third aspect of the present invention, the luminance change rate detecting section of the address lock detecting section determines whether the current frame is 4p (p is 1 or more) when the lock-off signal is output from the lock determiner. Integer) detects the amount of change in luminance between the previous frame and the previous frame, and when the lock-on signal is output from the lock determiner, the change in luminance between the frame 4p before the lock-on frame and the current frame. Since the amount is detected, the following effect (f) is obtained in addition to the effect of the first or third aspect of the present invention.
(F) Since the noise signal to be added by inter-frame diffusion to reduce a pseudo pattern caused by error diffusion makes one round of 4p frames, the sum of the noise signals to be added to each pixel of each frame for 4p frames is set to 0. As a result, the influence of noise addition on the image can be reduced. For example, when p = 1 and a noise multiplexing control signal whose polarity is inverted for each frame is added to perform inter-frame spreading, a total sum of four noise signals to be added to each pixel of each frame is set to 0. The influence of noise addition on the image can be reduced.
[0082]
According to a sixth aspect of the present invention, in the first, second, third, fourth, or fifth aspect, a filter is provided between the luminance characteristic acquisition unit and the error diffusion processing unit. In addition to the effects of the invention of (4) or (5), it has the following effect (g).
(G) The filter outputs a fixed value corresponding to the luminance deviation before the fluctuation when the fluctuation of the luminance deviation obtained by the luminance characteristic acquisition unit is less than the set value S4, and outputs the fixed value after the fluctuation when the fluctuation is more than the set value S4. Since a value corresponding to the luminance deviation amount is output, the fluctuation of the luminance deviation amount obtained by the luminance characteristic acquisition unit can be suppressed.
[0083]
According to a seventh aspect of the present invention, the inversion correction unit and the inversion detection unit are provided in the first, second, third, fourth, fifth and sixth aspects of the invention. Or, in addition to the effect of the invention of 6, the following effect (h) is obtained.
(H) When there is an inversion portion in the gradation characteristic of the pseudo halftone display after error diffusion, the inversion detection unit detects this and outputs correction information to the inversion correction unit. Since the output of the diffusion output signal to be output is corrected and output to the display device and the display area ratio calculation unit, the output can be corrected to obtain a predetermined emission luminance characteristic.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an embodiment of a gradation adaptive error diffusion circuit according to the present invention.
FIG. 2 is a block diagram showing a specific example of an address lock detection unit in FIG.
FIG. 3 is a block diagram illustrating a specific example of an address control unit in FIG. 1;
FIG. 4 is a block diagram showing a specific example of a filter in FIG. 1;
FIG. 5 is an explanatory diagram of a noise multiplexing control signal for performing inter-frame diffusion in an error diffusion processing unit in FIG. 1;
FIG. 6 is a block diagram showing another embodiment of the address lock detector in FIG. 1;
FIG. 7 is an explanatory diagram of a noise multiplexing control signal for performing inter-frame diffusion in the error diffusion processing unit in the embodiment in which the address lock detection unit in FIG. 1 is replaced with that in FIG.
8 is a timing chart for explaining the operation of the embodiment in which the address lock detection unit in FIG. 1 is replaced with that in FIG.
FIG. 9 is a block diagram showing another embodiment of the lock determination unit in FIGS. 2 and 6;
10 is an operation explanatory diagram of the lock discriminator 34A of FIG.
FIG. 11 is a characteristic diagram showing a typical example of emission luminance characteristics.
FIG. 12 is a characteristic diagram showing another example of light emission luminance characteristics.
FIG. 13 is a characteristic diagram showing an example of a light emission luminance characteristic having an inversion section.
FIG. 14 is a block diagram illustrating an example of a previously proposed error diffusion processing device.
FIG. 15 is a block diagram of a previously proposed gradation adaptive error diffusion processing circuit.
FIG. 16 is a block diagram of an address lock detection unit in FIG.
FIG. 17 is an operation explanatory diagram of the lock discriminator shown in FIGS. 2, 6, and 15;
18 is an operation explanatory diagram of the address control unit in FIGS. 1 and 15, and the address control unit of FIG. 3;
FIG. 19 shows the relationship between the display area ratio C (i) (= address) and the luminance reduction ratio (σSF1 to σSF5) for each subframe (SF1 to SF5) in the luminance reduction ratio ROM in FIGS. It is a characteristic view showing.
20 is a block diagram illustrating a circuit example for performing inter-frame diffusion in the error diffusion processing unit in FIGS. 1 and 15. FIG.
21 is an explanatory diagram of a noise multiplexing control signal for performing inter-frame diffusion in an error diffusion processing unit in FIG.
[Explanation of symbols]
10, 35, 82, 85 input terminal 12, error diffusion processing unit 13, 15, 17 addition unit 14, inversion correction unit 16, 48, 84, 90 output terminal 18, display area ratio calculation 19, a level controller, 20: a luminance reduction rate ROM, 22: a luminance characteristic acquisition section, 24: an inversion detection section, 26, 26A, 26B: an address lock detection section, 28: an address control section, 30: a filter, 32 , 32A, 32B: luminance change rate detection unit, 33: up / down counter, 34, 34A: lock discriminator, 36: luminance calculator, 38, 74, 76: selector, 40, 94: one frame delay unit, 41: 2 frame delay unit, 42, 58 ... subtractor, 43 ... 4 frame delay unit, 44, 92, 96 ... coefficient unit, 45, 46, 60, 62 ... comparator, 47 ... comparison target selector, 56 ... Equivalent calculator, 64, 66, 78 AND gate, 68 OR gate, 70 NOR gate, 72, 86 Adder, 77 Zero detector, 80 D latch, 88 Hysteresis circuit, C (i) Sampling count value (display area ratio), CAV: average value of C (i), CAV, CAV-α, CAV + α: an example of set value S1, CH (i): output value of address control unit (substantial display area) Ratio, address to the luminance reduction rate ROM 20), HLK... Count value of the up-down counter 33, HLKM... An example of the set value S3 (or S3A), HLKM-γ... β, γ ... constant.

Claims

An error diffusion processing unit, a display area ratio calculation unit that calculates a display area ratio based on a diffusion output signal output from the error diffusion processing unit to the display device, and a display area ratio calculated by the display area ratio calculation unit. An address lock detection unit that calculates the luminance of each frame and outputs a lock-on signal and a lock-off signal based on the calculated value; When the value is within W, the output value is output as it is. When the value is outside the predetermined range W, the set value S1 within the predetermined range W is output. The output value is locked by a lock-on signal of the address lock detection unit, and the output value is locked by a lock-off signal. An address control unit to be unlocked, and a brightness reduction rate for obtaining a corresponding brightness reduction rate from a plurality of brightness reduction rates stored in advance using an output value of the address control unit as an address OM, and a luminance characteristic obtaining unit that obtains a luminance deviation amount based on the luminance reduction rate obtained from the luminance reduction rate ROM and outputs the luminance deviation amount to the error diffusion processing unit. And a luminance change rate detecting unit for detecting whether or not the luminance change rate between the current frame and the frame before the plurality of frames is equal to or less than a set value S2. An up-down counter for counting up and counting down pulses, and a lock determining unit for outputting a lock-on signal and a lock-off signal based on whether the count value of the up-down counter is equal to or greater than a set value S3. A gradation adaptive error diffusion circuit characterized by the following.

An error diffusion processing unit, a display area ratio calculation unit that calculates a display area ratio based on a diffusion output signal output from the error diffusion processing unit to the display device, and a display area ratio calculated by the display area ratio calculation unit. An address lock detection unit that calculates the luminance of each frame and outputs a lock-on signal and a lock-off signal based on the calculated value; When the value is within W, the output value is output as it is. When the value is outside the predetermined range W, the set value S1 within the predetermined range W is output. The output value is locked by a lock-on signal of the address lock detection unit, and the output value is locked by a lock-off signal. An address control unit to be unlocked, and a brightness reduction rate for obtaining a corresponding brightness reduction rate from a plurality of brightness reduction rates stored in advance using an output value of the address control unit as an address OM, and a luminance characteristic obtaining unit that obtains a luminance deviation amount based on the luminance reduction rate obtained from the luminance reduction rate ROM and outputs the luminance deviation amount to the error diffusion processing unit. And a luminance change rate detecting section for detecting whether the luminance change rate between the current frame and the previous frame is equal to or less than a set value S2, and counting up and counting down a frame pulse based on the detected value of the luminance change rate detecting section. And a lock-on signal is output when the count value of the up-down counter is equal to or greater than the set value S3A, and after the count value exceeds the set value S3A, the lock-on signal is reduced to the set value S3B (S3B <S3A) or less. And a lock determiner for outputting a lock-off signal.

An error diffusion processing unit, a display area ratio calculation unit that calculates a display area ratio based on a diffusion output signal output from the error diffusion processing unit to the display device, and a display area ratio calculated by the display area ratio calculation unit. An address lock detection unit that calculates the luminance of each frame and outputs a lock-on signal and a lock-off signal based on the calculated value; When the value is within W, the output value is output as it is. When the value is outside the predetermined range W, the set value S1 within the predetermined range W is output. The output value is locked by a lock-on signal of the address lock detection unit, and the output value is locked by a lock-off signal. An address control unit to be unlocked, and a brightness reduction rate for obtaining a corresponding brightness reduction rate from a plurality of brightness reduction rates stored in advance using an output value of the address control unit as an address OM, and a luminance characteristic obtaining unit that obtains a luminance deviation amount based on the luminance reduction rate obtained from the luminance reduction rate ROM and outputs the luminance deviation amount to the error diffusion processing unit. And a luminance change rate detecting unit for detecting whether or not the luminance change rate between the current frame and the frame before the plurality of frames is equal to or less than a set value S2. An up / down counter that counts up and counts down pulses, and outputs a lock-on signal when the count value of the up / down counter is equal to or greater than a set value S3A. After the count value reaches or exceeds the set value S3A, the set value S3B ( S3B <S3A) a lock decision unit that outputs a lock-off signal in the following cases:

The luminance change rate detection unit of the address lock detection unit sets the luminance change rate between the current frame and the frame 2p (p is an integer of 1 or more) before the lock-off signal is output from the lock determination unit. It is detected whether or not the value is equal to or less than a value S2, and when a lock-on signal is output from the lock determiner, whether or not the luminance change rate between the frame 2p frames before the lock-on start and the current frame is equal to or less than the set value S2 4. A gradation adaptive type error diffusion circuit according to claim 1, wherein said error diffusion circuit detects whether or not said error diffusion is performed.

The luminance change rate detection section of the address lock detection section sets the luminance change rate between the current frame and the frame 4p (p is an integer of 1 or more) before the lock-off signal is output from the lock determiner. It is detected whether or not the value is equal to or less than a value S2, and when a lock-on signal is output from the lock determination unit, whether or not the luminance change rate between the frame 4p frames before the lock-on start and the current frame is equal to or less than the set value S2 4. A gradation adaptive type error diffusion circuit according to claim 1, wherein said error diffusion circuit detects whether or not said error diffusion is performed.

A filter is provided between the luminance characteristic acquisition unit and the error diffusion processing unit, the filter suppressing fluctuation in the luminance deviation amount obtained by the luminance characteristic acquisition unit and outputting the result to the error diffusion processing unit. When the variation amount of the luminance deviation amount obtained by the section is less than the set value S4, a fixed value corresponding to the luminance deviation amount before the fluctuation is output, and when it is equal to or more than the set value S4, a value corresponding to the luminance deviation amount after the fluctuation is output. 6. A gradation adaptive error diffusion circuit according to claim 1, wherein:

An inversion correction unit that corrects the inversion of the diffusion output signal output from the error diffusion processing unit and outputs the result to the display device and the display area ratio calculation unit, and detects inversion based on the luminance deviation amount output from the luminance characteristic acquisition unit; 7. The gradation adaptive error diffusion circuit according to claim 1, further comprising an inversion detection unit that outputs correction information to the inversion correction unit.