JP3578650B2 - キャリア同期回路及び直交復調回路及び混信波除去装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、テレビジョン受像機及び中継放送装置に用いられるキャリア同期回路及び直交復調回路及び混信波除去装置に係り、特に安定して精度の高い再生キャリア信号を生成し、混信波を的確に除去できるキャリア同期回路及び直交復調回路及び混信波除去装置に関する。
【０００２】
【従来の技術】
日本国内では、テレビ放送信号が超短波帯（ＶＨＦ）のうち、９０ＭＨｚ〜１０８ＭＨｚ及び１７０ＭＨｚ〜２２２ＭＨｚで送信されている。
一方、高度１００ｋｍ付近に発生する電離層（Ｅ層）と略同じ高度付近に突発的に現れる電離層として、スポラディックＥ層（以下、「Ｅスポ」と略称する）と呼ばれるものがあり、日本周辺では４月〜８月にかけてよく発生し、ＶＨＦ波の電波の異常伝搬を発生させ、国内のテレビ放送信号に外国のＦＭ音声放送波を混信させる原因となることが知られている。
【０００３】
そこで、従来から一部のテレビジョン放送中継装置には、Ｅスポに起因する混信波の影響を除去するため、種々の装置（混信波除去装置）が組み込まれている。近年、特にデジタル信号処理技術の発展により、例えば、特開平１０−２９４８８４号の「デジタル化Ｅスポ混信妨害除去回路」、特開平１０−２９４９０１号の「テレビジョン信号のデジタル処理方式」等に記載されているようなデジタル処理を用いて、回路をＬＳＩ化することでテレビジョン受像機に内蔵することが可能な混信波除去装置が考案されている。
【０００４】
これらＥスポに起因する混信波を除去するための従来のデジタル処理を用いた混信波除去装置に用いられる直交復調回路について、図３を参照しつつ説明する。図３は、従来の直交復調回路の一例を表す構成ブロック図である。
【０００５】
従来の直交復調回路は、図３に示すように、一般に、受信したテレビ放送信号をアナログ回路により、後段のデジタル回路におけるサンプリング周波数の１／４の周波数の中間周波信号（ＩＦ信号）に変換するＩＦ信号変換手段１と、当該ＩＦ信号を直接Ａ／Ｄ変換するＡ／Ｄ変換手段２と、局部発振信号（以下、「局発信号」と略称する）を生成する手段としての局発信号生成手段３と、局発信号を用いてＡ／Ｄ変換した信号を準同期検波し、複素ベースバンド信号を生成する準同期検波手段４と、複素ベースバンド信号から複素リミッタ及び狭帯域ローパスフィルタ（ＬＰＦ）を用いて複素キャリア信号を抽出する複素キャリア信号抽出手段５と、複素キャリア信号を用いて、複素ベースバンド信号の周波数と位相とを補正し、完全直交同期検波された複素ベースバンド信号を出力する補正手段６とから構成されている。
【０００６】
また、局発信号生成手段３は、π／２ラジアンごとの余弦の符号に従って、一定時間ごとに「１，０，−１，０，１…」のように変化するデータ系列である同相局部発振信号（以下、「ＣＯＳ信号」と称する）を出力するＣＯＳ信号生成手段と、π／２ラジアンごとの正弦の符号を反転したものに従って、一定時間ごとに「０，−１，０，１，０，…」のように変化するデータ系列である直交局部発振信号（以下、「−ＳＩＮ信号」と称する）を出力する−ＳＩＮ信号生成手段とから構成されている。
【０００７】
次に、図３に示した従来の混信波除去装置の直交復調回路の動作について説明すると、まず、ＩＦ信号変換手段１が受信信号をサンプリング周波数の１／４の周波数のＩＦ信号に変換して出力し、Ａ／Ｄ変換手段２が、当該ＩＦ信号をＡ／Ｄ変換して出力する。
【０００８】
一方、局発信号生成手段３のＣＯＳ信号生成手段と、−ＳＩＮ信号生成手段とがそれぞれ、ＣＯＳ信号と−ＳＩＮ信号とを局発信号として出力し、準同期検波手段４が、当該局発信号を用いてＡ／Ｄ変換手段２が出力する信号を準同期検波して、複素ベースバンド信号を生成して出力する。
【０００９】
そして、複素キャリア信号抽出手段５が、複素リミッタ及び狭帯域ＬＰＦを用いて複素キャリア信号を抽出して出力し、補正手段６が、複素キャリア信号抽出手段５から入力される複素キャリア信号を用いて、準同期検波手段４から入力される複素ベースバンド信号の周波数と位相とを補正し、完全直交同期検波された複素ベースバンド信号を出力するようになっている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来の直交復調回路では、ＩＦ信号変換手段が、アナログ回路であり、混信波の影響により、ＩＦ信号の周波数に揺らぎが発生したり、ＩＦ信号の周波数がずれたりする場合がある。
したがって、複素キャリア信号抽出手段の精度を高めるために狭帯域ＬＰＦの帯域幅を狭めようとすると、本来通過すべき周波数の信号が本来の位置から揺らぎ等によりずれているために、通過させるべき映像キャリア信号が通過せずに減衰して、復調映像信号に歪みが発生するため、狭帯域ＬＰＦの帯域幅を狭めることができない。
また、極端に通過帯域幅の狭いＬＰＦを用いると、狭帯域ＬＰＦのハードウエアの規模が大きくなり、デジタル処理による混信波除去装置の利点である回路規模の縮小を図ることができなくなるため、いずれにしろ、狭帯域ＬＰＦの帯域幅を極端に狭めることは困難である。
【００１１】
従って、映像キャリア周波数に近接した周波数の混信波が到来すると、再生キャリア信号に混信波が混入することになり、精度の高いキャリア信号を再生できないという問題点があった。
【００１２】
さらに、面積の大きい白色部分を含む絵柄の映像信号によって変調された変調波が受信された場合、過変調やマルチパス歪み等により、キャリア成分が消失したり、キャリア成分の強度が低下する等、再生キャリア信号の精度が劣化するという問題点があった。
【００１３】
このように従来の直交復調回路を用いた混信波除去装置では、再生キャリア信号の精度を高めることができず、劣化した再生キャリア信号に基づいて生成された完全同期検波信号から混信波を検出して除去するので、混信波を的確に除去できないと同時に、出力される映像信号に歪みを与えるという問題点があった。
【００１４】
本発明は、上記実情に鑑みてなされたもので、劣悪な混信環境のもとでも高い精度の再生キャリア信号を得ることのできるキャリア同期回路及び直交復調回路さらに、混信波除去装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記従来例の問題点を解決するための請求項１記載の発明は、キャリア同期回路において、複素ベースバンド信号の入力を受けて、当該複素ベースバンド信号の振幅を一定にする複素リミッタ回路と、前記複素リミッタ回路が出力する複素ベースバンド信号からキャリア信号を抽出する狭帯域ローパスフィルタ回路と、前記狭帯域ローパスフィルタ回路から出力されるキャリア信号の位相にロックし、当該ロックした位相で、持続的にキャリア信号を再生し、準同期検波して得られた複素ベースバンド信号の周波数位相誤差を補正するためのキャリア信号として出力するデジタルＰＬＬ回路とを有することを特徴としており、安定して精度の高い再生キャリア信号を生成できる。
【００１７】
上記従来例の問題点を解決するための請求項２記載の発明は、キャリア同期回路において、複素ベースバンド信号の入力を受けて、帯域制限を行う第２のＬＰＦ回路と、前記帯域制限された複素ベースバンド信号のサンプリング周波数をＮＴＳＣ信号の色副搬送波周波数に変換する第２のダウンサンプル回路と、前記第２のダウンサンプル回路から出力される信号の振幅が一定になるように制御する複素リミッタ回路と、前記複素リミッタ回路が出力する信号の映像キャリア成分をキャリア信号として抽出する狭帯域ローパスフィルタ回路と、前記狭帯域ローパスフィルタ回路が出力するキャリア信号の位相にロックし、当該ロックした位相で、持続的にキャリア信号を再生して出力するデジタルＰＬＬ回路と、前記デジタルＰＬＬ回路から入力されるキャリア信号に、予め設定された信号を内挿して、サンプリング周波数を高めるアップサンプル回路と、前記内挿によりサンプリング周波数が高められたキャリア信号を補間し、再生キャリア信号として出力する第４のＬＰＦ回路とを有することを特徴としており、安定して精度の高い再生キャリア信号を生成できる。
【００１８】
上記従来例の問題点を解決 するための請求項３記載の発明は、請求項１又は請求項２記載のキャリア同期回路において、デジタルＰＬＬ回路が、中間周波信号の映像キャリア周波数と、ＮＴＳＣ信号の色副搬送波周波数の２倍の周波数との差をあらわす周波数誤差信号を出力するデジタルＰＬＬ回路であり、前記デジタルＰＬＬ回路が出力する周波数誤差信号から高周波成分を除去するループフィルタ回路と、前記ループフィルタ回路が出力する信号に基づいて、中間周波信号の生成に用いる局部発振信号を出力する電圧制御発振器とを有することを特徴としており、安定して精度の高い再生キャリア信号を生成でき、かつ、ＩＦ信号の周波数を安定にできる。
【００１９】
上記従来例の問題点を解決するための請求項４記載の発明は、請求項１又は請求項２又は請求項３記載のキャリア同期回路において、デジタルＰＬＬ回路は、位相比較手段と、積分手段と、発振手段とを具備し、前記位相比較手段が、入力される複素キャリア信号の位相と、再生した複素キャリア信号の位相との位相差を位相誤差信号として出力するとともに、入力される複素キャリア信号の振幅が予め定めた一定の値より小さくなったときに、前記位相誤差信号を強制的に位相差がないことを表すゼロデータとして出力する位相比較手段であり、前記積分手段が、前記位相誤差信号から前記発振手段を制御する信号を生成して出力する積分手段であり、前記発振手段が、前記積分手段が出力する信号に基づいて複素キャリア信号の位相を生成し、当該位 相から複素キャリア信号を再生して出力するとともに、当該再生した複素キャリア信号の位相を前記位相比較手段に帰還して出力する発振手段であるデジタルＰＬＬ回路であることを特徴としており、安定して精度の高い再生キャリア信号を生成できる。
【００２０】
上記従来例の問題点を解決するための請求項５記載の発明は、請求項４記載のキャリア同期回路において、位相比較手段は、入力された複素キャリア信号の位相としての逆正接を演算する逆正接回路と、前記発振手段が再生した複素キャリア信号の位相と、当該演算した逆正接との差を位相誤差信号として演算する引算器と、前記位相誤差信号を−π〜πまでの値に変換する第１の±π化回路と、位相差がないことを表す信号としてのゼロデータを出力するゼロデータ回路と、入力された複素キャリア信号の絶対値を演算して出力する絶対値回路と、前記絶対値回路が出力する絶対値が、予めキャリア信号が消失しているか否かを区別するレベルとして設定されているしきい値を超えているか否かにより、入力された複素キャリア信号のレベルが十分なレベルになっているか否かを判断する第１のスレショルド回路と、前記第１のスレショルド回路が、キャリア信号が十分なレベルになっていると判断する場合には、前記第１の±π化回路が出力する位相誤差信号を出力し、前記第１のスレショルド回路が、キャリア信号が十分なレベルになっていないと判断する場合には、前記ゼロデータ回路が出力する信号を出力する第１のセレクタ回路とを有する位相比較手段であることを特徴としており、安定して精度の高い再生キャリア信号を生成できる。
【００２１】
上記従来例の問題点を解決するための請求項６記載の発明は、請求項４又は請求項５記載のキャリア同期回路において、発振手段が、第３の加算器と、第２の±π化回路と、第２のラッチ回路と、ＣＯＳ回路と、ＳＩＮ回路とを具備する数値制御発振器回路であって、前記第３の加算器が、積分手段から入力される制御信号と前記第２のラッチ回路が出力する信号とを加算して出力する第３の加算器であり、前記第２の±π化回路が、前記第３の加算器が出力する信号を−π〜πまでの値に変換する第２の±π化回路であり、前記第２のラッチ回路が、前記第２の±π化回路が出力する信号をラッチして出力する第２のラッチ回路であり、前記ＣＯＳ回路が、前記第２のラッチ回路が出力する 信号の余弦を出力するＣＯＳ回路であり、前記ＳＩＮ回路が、前記第２のラッチ回路が出力する信号の正弦を出力するＳＩＮ回路であることを特徴としており、安定して精度の高い再生キャリア信号を生成できる。
【００２２】
上記従来例の問題点を解決するための請求項７記載の発明は、請求項４又は請求項５又は請求項６記載のキャリア同期回路において、積分手段は、前記位相比較手段が出力する信号に、引き込み時の直接項係数と、保持時の直接項係数と、引き込み時の積分項係数と、保持時の積分項係数とを各々乗算する第１〜第４の固定値乗算回路と、前記位相比較手段が出力する検出位相誤差信号が、引き込みが完了して、保持の動作を行うべき誤差として予め設定されているしきい値を超えているか否かにより、引き込みを完了したか否かを判断する第２のスレショルド回路と、前記第２のスレショルド回路が引き込みを完了したと判断した時には、前記第２の固定値乗算回路が出力する信号を出力し、前記第２のスレショルド回路が引き込みを完了していないと判断した時には、前記第１の固定値乗算回路が出力する信号を出力する第２のセレクタ回路と、前記第２のスレショルド回路が引き込みを完了したと判断した時には、前記第４の固定値乗算回路が出力する信号を出力し、前記第２のスレショルド回路が引き込みを完了していないと判断した時には、前記第３の固定値乗算回路が出力する信号を出力する第３のセレクタ回路と、前記第３のセレクタ回路が出力する信号を積分する積分回路と、前記第２のセレクタ回路が出力する信号と前記積分回路により積分された信号とを加算し、制御信号として出力する第２の加算器とを有する積分手段であることを特徴としており、安定して精度の高い再生キャリア信号を生成できる。
【００２３】
上記従来例の問題点を解決するための請求項８記載の発明は、請求項７記載のキャリア同期回路において、積分手段が、積分回路が出力する信号をアナログ信号に変換し、周波数誤差信号として出力するＤ／Ａ変換回路とを有する積分手段であることを特徴としており、当該周波数誤差信号をＩＦ信号の再生に用いる局部発振信号を制御する信号として用いれば、ＩＦ信号の周波数を安定にできる。
【００２４】
上記従来例の問題点を解決するための請求項９記載の発明は、請求項３又は請求項８記載のキャリア同期回路において、デジタルＰＬＬ回路から出力される周波数誤差信号の高周波成分を除去するループフィルタ回路と、前記ループフィルタ回路から出力される信号に基づいて、ＩＦ信号を生成するための局部発振信号を生成して出力する電圧制御発振器とを有することを特徴としており、ＩＦ信号の周波数を安定にできる。
【００２５】
上記従来例の問題点を解決するための請求項１０記載の発明は、直交復調回路において、局部発振信号とＴＶチューナ等から入力されるＲＦ信号とを乗算して周波数変換を行う乗算器と、前記乗算器における周波数変換で生じたイメージ信号等不要成分を除去して、アナログのＩＦ信号として出力するバンドパスフィルタ回路と、前記バンドパスフィルタ回路が出力するアナログのＩＦ信号をデジタルのＩＦ信号に変換するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路が出力する信号のＮＴＳＣ変調波における両側波帯領域の信号成分を減衰させるステップナイキストフィルタ回路と、前記ステップナイキストフィルタ回路が出力する信号を準同期検波し、複素ベースバンド信号を出力する準同期検波回路と、前記複素ベースバンド信号から準同期検波に伴って発生したイメージ成分を除去する第１のローパスフィルタ回路と、前記第１のローパスフィルタ回路が出力する信号のサンプリング周波数を変換する第１のダウンサンプル回路と、前記第１のダウンサンプル回路が出力する信号を一定の時間遅延する遅延回路と、前記複素ベースバンド信号からキャリア信号の再生を行い、再生したキャリア信号を出力する請求項１乃至請求項９記載のキャリア同期回路と、前記キャリア同期回路から出力される再生キャリア信号に基づいて、前記遅延回路から出力される信号の周波数位相誤差を補正し、完全同期検波した信号を出力する位相回転回路とを有することを特徴としており、安定した複素ベースバンド信号を出力できる。
【００２６】
上記従来例の問題点を解決するための請求項１１記載の発明は、混信波除去装置において、請求項１０記載の直交復調回路が出力する信号に基づいて、混信波を検出して除去することを特徴としており、混信波を的確に除去できる。
【００２７】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係るキャリア同期回路は、同相成分と直交成分とを有する複素キャリア信号（以下、「キャリア信号」と略称する）を再生するにあたり、準同期検波して得た複素ベースバンド信号を複素リミッタ回路によりその振幅を一定にし、狭帯域ローパスフィルタ回路によりキャリア信号の成分を抽出し、さらにデジタルＰＬＬ回路によって、キャリア信号の位相にロックしたキャリア信号を再生することで、キャリア信号の精度を高め、かつ、抽出したキャリア信号のレベルが減衰し、又は消失してもＰＬＬ回路の特性によりキャリア信号を持続的に安定して出力できるものである。
【００２８】
また、かかるキャリア同期回路を用いた、本発明の実施の形態に係る直交復調回路は、安定したキャリア信号に基づいて準同期検波して得た複素ベースバンド信号の周波数位相誤差を補正し、完全直交同期検波された複素ベースバンド信号を得て出力するものであり、安定した複素ベースバンド信号を出力できるものである。
【００２９】
さらに、かかる直交復調回路を用いた、本発明の実施の形態に係る混信波除去装置は、安定した複素ベースバンド信号に基づいて混信波を検出し、除去するので、混信波を的確に除去できると共に歪みの少ない復調信号を得ることができるものである。
【００３０】
本発明の実施の形態に係る直交復調回路を図１を使って説明する。図１は、本発明の実施の形態に係る直交復調回路の構成ブロック図である。
本発明の実施の形態に係る直交復調回路は、図１に示すように、局発信号とＴＶチューナ等から入力されるＲＦ信号とを乗算して周波数変換を行う手段としての乗算器１１と、周波数変換で生じたイメージ信号等不要成分を除去する手段としてのＢＰＦ回路１２と、アナログのＩＦ信号をデジタルのＩＦ信号に変換する手段としてのＡ／Ｄ変換回路１３と、ステップナイキストフィルタ回路１４と、ＣＯＳ信号及び−ＳＩＮ信号を局発信号として準同期検波を行い、同相成分と直交成分との各成分にわけて、複素ベースバンド信号を出力する手段としての準同期検波回路１５と、複素ベースバンド信号の同相成分と直交成分とに対応して設けられ、各々対応する成分の複素ベースバンド信号から準同期検波に伴って発生したイメージ成分を除去する手段としての２つの第１のＬＰＦ回路１６ａ，１６ｂと、第１のＬＰＦ回路１６ａ，１６ｂの各々に対応して設けられ、各信号のサンプリング周波数を変換する手段としての第１のダウンサンプル回路１７ａ，１７ｂと、第１のダウンサンプル回路１７ａ，１７ｂに対応して設けられ、各信号を一定の時間遅延する手段としての遅延回路１８ａ，１８ｂと、各信号の入力を受けて、周波数位相誤差を補正し、完全同期検波した信号を出力する手段としての位相回転回路１９と、キャリア信号の再生を行い、再生したキャリア信号を同相成分と直交成分とにわけて出力するとともに、ＩＦ信号を生成するための局発信号を出力する手段としてのキャリア同期回路２０とから基本的に構成されている。
【００３１】
また、キャリア同期回路２０は、図１に示したように、後にサンプリング周波数を変換する際に、同相成分と直交成分の各信号に対応して設けられ、各対応する信号に折り返し歪みが生じないよう、帯域制限を行う手段としての第２のＬＰＦ回路２１ａ，２１ｂと、第２のＬＰＦ回路２１ａ，２１ｂに対応して設けられ、サンプリング周波数をＮＴＳＣ信号の色副搬送波周波数に変換する手段としての第２のダウンサンプル回路２２ａ，２２ｂと、第２のダウンサンプル回路２２ａ，２２ｂが出力する複素ベースバンド信号の振幅すなわち絶対値が一定になるように処理する手段としての複素リミッタ回路２３と、複素リミッタ回路２３が出力する同相成分と直交成分の各信号に対応して設けられ、対応する各信号の映像キャリア成分以外の成分を除去する手段としての第３のＬＰＦ回路（狭帯域ローパスフィルタ回路）２４ａ，２４ｂと、第３のＬＰＦ回路２４ａ，２４ｂが出力する信号（複素キャリア信号）の位相にロックし、当該位相で、持続的に複素キャリア信号を再生して出力することで、当該キャリア信号の精度を高め、複素キャリア信号の振幅が小さい場合でも安定した複素キャリア信号を自走して再生し、出力するとともに、ＩＦ信号の映像キャリア周波数と、ＮＴＳＣ信号の色副搬送波周波数の２倍の周波数との差をあらわす信号を周波数誤差信号として出力する手段としてのデジタルＰＬＬ回路２５と、デジタルＰＬＬ回路２５から入力される同相成分と直交成分の各信号に「０」の信号を内挿して、サンプリング周波数を高めるアップサンプル回路２６ａ，２６ｂと、内挿によりサンプリング周波数が高められた各信号に対応して設けられ、各信号を補間して再生したキャリア信号として出力する手段としての第４のＬＰＦ回路２７ａ，２７ｂと、デジタルＰＬＬ回路２５が出力する周波数誤差信号から高周波成分を除去する手段としてのループフィルタ回路２８と、ループフィルタ回路２８が出力する信号に基づいて、乗算器１１がＩＦ信号を生成するために用いる局発信号を出力する手段としてのＶＣＯ２９とから構成されている。
【００３２】
以下、各部を具体的に説明する。
乗算器１１は、キャリア同期回路２０から入力される局発信号とＴＶチューナ等から入力されるＲＦ信号（アンテナから入力された、混信波を含む信号を所定のレベルに増幅した信号）とを乗算してＲＦ信号の周波数変換を行い、例えば、理想的には、ＲＦ信号をサンプリング周波数２８．６３６３６ＭＨｚの１／４の周波数である７．１５８０９ＭＨｚのＩＦ信号に変換して出力するものである。ここで、２８．６３６３６ＭＨｚとは、ＮＴＳＣ信号の色副搬送波周波数の８倍の周波数であり、従って、７．１５８０９ＭＨｚは、ＮＴＳＣ信号の色副搬送波周波数の２倍の周波数である。
【００３３】
ＢＰＦ回路１２は、乗算器１１から入力されるＩＦ信号から周波数変換に伴って生じるイメージ成分と不要な帯域の成分とを除去して出力するものである。
Ａ／Ｄ変換回路１３は、ＢＰＦ回路１２から入力される信号を例えば２８．６３６３６ＭＨｚ（ＮＴＳＣ信号の色副搬送波周波数の８倍の周波数）のクロック周波数でデジタル信号に変換し、デジタルのＩＦ信号として出力するものである。
【００３４】
ステップナイキストフィルタ回路１４は、ＮＴＳＣ信号が残留側波帯信号であることから、そのまま検波すると、映像信号に歪みが生じることを考慮して、映像キャリア周波数の近傍の周波数（±１．２５ＭＨｚ）、すなわち両側波帯（ＤＳＢ；ＤｏｕｂｌｅＳｉｄｅＢａｎｄ）領域の信号をＳＳＢ（ＳｉｎｇｌｅＳｉｄｅＢａｎｄ）領域の信号成分に比べて約６ｄＢ程度、減衰させるものである。
【００３５】
準同期検波回路１５は、ＣＯＳ信号及び−ＳＩＮ信号を局発信号として用いて、ステップナイキストフィルタ１４が出力する信号を準同期検波し、同相成分と直交成分との各成分を有する複素ベースバンド信号を出力するものである。
【００３６】
第１のＬＰＦ回路１６ａは、準同期検波回路１５が出力する複素ベースバンド信号の同相成分から準同期検波に伴って発生したイメージ成分を除去するものであり、第１のＬＰＦ回路１６ｂは、準同期検波回路１５が出力する複素ベースバンド信号の直交成分から準同期検波に伴って発生したイメージ成分を除去するものである。
【００３７】
第１のダウンサンプル回路１７ａと、第１のダウンサンプル回路１７ｂとは、それぞれ第１のＬＰＦ回路１６ａから入力された信号と第１のＬＰＦ回路１６ｂから入力された信号とを２：１の割合いで間引いて、サンプリング周波数を２８．６３６３６ＭＨｚから、その半分の１４．３１８１８ＭＨｚ（ＮＴＳＣ信号の色副搬送波周波数の４倍の周波数）に変換するものである。
【００３８】
遅延回路１８ａ及び遅延回路１８ｂは、それぞれ第１のダウンサンプル回路１７ａと、第１のダウンサンプル回路１７ｂとから入力された信号を一定時間遅延させて、後に説明する、キャリア同期回路２０がキャリア信号を再生して位相回転回路１９に出力するタイミングと一致するようにして、位相回転回路１９に出力するものである。
【００３９】
位相回転回路１９は、キャリア同期回路２０が再生して出力する同相成分と直交成分とを有する複素キャリア信号に基づいて、遅延回路１８ａ，ｂから入力される同相成分と直交成分とを有する複素ベースバンド信号の周波数位相誤差を補正し、完全同期検波出力の同相成分及び直交成分として出力するものである。
【００４０】
また、キャリア同期回路２０の第２のＬＰＦ回路２１ａと、第２のＬＰＦ回路２１ｂとは、それぞれ第１のダウンサンプル回路１７ａと、第１のダウンサンプル回路１７ｂとから入力された信号から映像キャリア周波数の近傍の成分のみを取り出して、後にダウンサンプル回路２２にて折り返し歪みが生じないように帯域制限を行って、出力するものである。
【００４１】
第２のダウンサンプル回路２２ａと、第２のダウンサンプル回路２２ｂとは、それぞれ、第２のＬＰＦ回路２１ａと、第２のＬＰＦ回路２１ｂとが出力する信号を例えば４：１に間引いて、サンプリング周波数を３．５７９５４ＭＨｚ（ＮＴＳＣ信号の色副搬送波周波数）に変換して出力するものである。
【００４２】
複素リミッタ回路２３は、第２のダウンサンプル回路２２ａ，２２ｂが出力する複素信号の振幅すなわち絶対値が一定になるように処理して、一定振幅の複素ベースバンド信号を出力するものである。
複素リミッタ回路２３の具体的な構成としては、特開平１０−３０３９９９号の「複素搬送波リミッタ回路」に示すようなものが考えられる。
【００４３】
第３のＬＰＦ回路２４ａと第３のＬＰＦ回路２４ｂとは、狭帯域ローパスフィルタ回路であり、それぞれ複素リミッタ回路２３が出力する同相成分と直交成分の各成分の信号に対応して設けられ、対応する各信号の映像キャリア成分以外の成分を除去して出力するものである。
【００４４】
デジタルＰＬＬ回路２５は、第３のＬＰＦ回路２４ａと第３のＬＰＦ回路２４ｂとが出力する同相成分と直交成分の各成分の信号（複素キャリア信号）の精度を高めるとともに、複素キャリア信号の振幅が小さい場合でも安定したキャリア信号を再生して出力するとともに、ＩＦ信号の映像キャリア周波数と、ＮＴＳＣ信号の色副搬送波周波数の２倍の周波数との差をあらわす信号を周波数誤差信号として出力するものである。
【００４５】
つまり、デジタルＰＬＬ回路２５は、第３のＬＰＦ回路２４の通過帯域を狭める代わりに、ＰＬＬ回路の特性により、第３のＬＰＦ回路２４が出力する複素キャリア信号の精度を高め、また、同様にＰＬＬ回路の特性として、信号の入力がなくても一定の期間は自走動作する、いわゆる、フライホイール効果があるため、複素キャリア信号が過変調やマルチパス歪み等によって消失してしまったり、減衰してしまっていても、安定したキャリア信号を再生するものである。
デジタルＰＬＬ回路２５の具体的な構成については、後述する。
【００４６】
アップサンプル回路２６ａとアップサンプル回路２６ｂとは、それぞれ、デジタルＰＬＬ回路２５から入力される同相成分と直交成分の各信号に「０」の信号を内挿して、サンプリング周波数を高め、例えば、４倍の１４．３１８１８ＭＨｚの周波数に変換するものである。
第４のＬＰＦ回路２７ａと第４のＬＰＦ回路２７ｂとは、それぞれアップサンプル回路２６ａとアップサンプル回路２６ｂとから入力される信号を補間して、再生したキャリア信号として出力するものである。
【００４７】
ループフィルタ回路２８は、デジタルＰＬＬ回路２５が出力する周波数誤差信号から高周波成分を除去するものである。
ＶＣＯ２９は、電圧制御発振器であり、ループフィルタ２８から入力される信号に基づいて、ＩＦ信号を生成するために用いる局発信号を出力するものである。
尚、ＶＣＯ２９の制御は、デジタルＰＬＬ回路２５の応答速度に比べ、十分遅いものとして、互いのフィードバック制御が競合しないようにしておくことが好適である。そうでないと、デジタルＰＬＬ回路２５が応答しないうちに、ＶＣＯ２９が制御され、的確な制御ができなくなるからである。
【００４８】
ここで、デジタルＰＬＬ回路２５の構成について、図２を参照しつつ説明する。図２は、デジタルＰＬＬ回路２５の一例を表す構成ブロック図である。ＰＬＬ回路は、一般に、位相比較手段と、積分手段と、発振手段とから構成されているものであるが、ここでは、図２を用いて、発振手段として、ＮＣＯ（数値制御発振器）を用いたデジタル信号処理型の２次Ｔａｎ−ＤＰＬＬ回路について説明する。
デジタルＰＬＬ回路２５は、他の回路構成であっても構わない。
【００４９】
図２に示すデジタルＰＬＬ回路は、入力される複素キャリア信号と、再生した複素キャリア信号の位相誤差を位相誤差信号として出力するとともに、入力される複素キャリア信号の振幅が一定の値より小さくなったときに、位相誤差信号を強制的にゼロとして出力する手段としての位相比較手段７１と、入力される複素キャリア信号に基づいて、当該位相誤差信号からＩＦ信号の映像キャリア周波数とＮＴＳＣ信号の色副搬送波周波数の２倍の周波数との差をあらわす周波数誤差信号と、キャリア信号を再生するために必要なＮＣＯの発振周波数を制御する信号としてのＮＣＯ制御信号とを生成する積分手段７２と、積分手段７２が出力するＮＣＯ制御信号に基づいてキャリア信号の位相の値を再生し、当該値から再生したキャリア信号として、同相成分と直交成分とにわけて出力するとともに、当該再生したキャリア信号の位相の値を位相比較手段７１に帰還して出力するＮＣＯ回路（数値制御発振器回路）７３とから構成されている。
【００５０】
位相比較手段７１は、図２に示すように、入力された同相成分と直交成分との各成分の複素キャリア信号から、当該複素キャリア信号の位相を演算する手段としての逆正接回路４１と、ＮＣＯ回路７３が再生した複素キャリア信号の位相と、当該演算した位相との差（位相誤差信号）を演算する手段としての引算器４２と、位相誤差信号θをθ＝θ０＋２πｎ（ここでｎは、整数）となるようなθ０（−π＜θ０＜π）の値に変換する手段としての第１の±π化回路４３と、「０」の値を表す信号としてのゼロデータを出力する手段としてのゼロデータ回路４４と、入力された同相成分と直交成分とを有する複素キャリア信号の絶対値を演算して出力する手段としての絶対値回路４５と、絶対値回路４５が出力する絶対値が、予めキャリア信号が消失しているか否かを区別するレベルとして設定されているしきい値を超えているか否かを判断して、キャリア信号のレベルが十分なレベルになっているか否かを判断する手段としての第１のスレショルド回路４６と、第１のスレショルド回路４６が、キャリア信号が十分なレベルになっていると判断する場合には、第１の±π化回路４３が出力する位相誤差信号θ０を積分手段７２に出力し、そうでない場合には、ゼロデータ回路４４が出力する「０」を表す信号を積分手段７２に選択的に出力する手段としての第１のセレクタ回路４７とから構成されている。
【００５１】
また、積分手段７２は、位相比較手段７１が出力する信号に、引き込み時の直接項係数α１と、保持時の直接項係数α２と、引き込み時の積分項係数β１と、保持時の積分項係数β２とを各々乗算する手段としての第１〜第４の固定値乗算回路４８ａ〜４８ｄと、位相比較手段７１の第１の±π化回路４３が出力する位相誤差信号θ０が、予め引き込みが完了して、保持の動作を行うべき誤差として設定されているしきい値を超えているか否かを判定し、引き込みを完了したか否かを判断する手段としての第２のスレショルド回路４９と、第２のスレショルド回路４９が引き込みを完了したと判断した時には、保持時の直接項係数α２を乗算する第２の固定値乗算回路４８ｂが出力する信号を選択的に出力し、そうでない時には、引き込み時の直接項係数α１を乗算する第１の固定値乗算回路４８ａが出力する信号を選択的に出力する手段としての第２のセレクタ回路５０ａと、第２のスレショルド回路４９が引き込みを完了したと判断した時には、保持時の積分項係数β２を乗算する第４の固定値乗算回路４８ｄが出力する信号を選択的に出力し、そうでない時には、引き込み時の積分項係数β１を乗算する第３の固定値乗算回路４８ｃが出力する信号を選択的に出力する手段としての第３のセレクタ回路５０ｂと、当該第３のセレクタ回路５０ｂが出力する信号を積分する手段としての第１の加算器５１とクリップ回路５２とラッチ回路５３（請求項において、第１の加算器５１とクリップ回路５２とラッチ回路５３とをまとめて、「積分回路」と称する）と、第２のセレクタ回路５０ａが出力する信号とラッチ回路５３が出力する信号とを加算し、キャリア信号を再生するために必要な信号（ＮＣＯ制御信号）として出力する手段としての第２の加算器５４と、ラッチ回路５３が出力する信号をアナログ信号に変換して、周波数誤差信号として出力するＤ／Ａ変換回路５５とから構成されている。
【００５２】
さらに、ＮＣＯ回路７３は、積分手段７２の第２の加算器５４が出力する信号を−π〜πの範囲に維持しつつ積分を行い、キャリア信号の位相に相当する信号を出力する手段としての第３の加算器５６と第２の±π化回路５７と第２のラッチ回路５８と、ラッチ回路５８が出力する、キャリア信号の位相に相当する信号から、キャリア信号の同相成分を再生して出力するＣＯＳ回路５９と、同様に、キャリア信号の位相に相当する信号から、キャリア信号の直交成分を再生して出力するＳＩＮ回路６０とから構成されている。
【００５３】
以下、各部を具体的に説明すると、位相比較手段７１の逆正接回路４１は、入力された同相成分と直交成分とを有する複素キャリア信号から、当該複素キャリア信号の逆正接を演算し、位相信号として出力するものである。
逆正接回路４１は、例えば、複素キャリア信号の各成分に対応する逆正接の値を予め格納したＲＯＭ（読み出し専用メモリ）を用いれば実現することができる。
【００５４】
引算器４２は、逆正接回路４１が出力する位相信号とＮＣＯ回路７３から入力される、再生したキャリア信号の位相を表す信号との差を演算して、位相誤差信号として出力するものである。
【００５５】
第１の±π化回路４３は、引算器４２が出力する位相誤差信号θをθ＝θ０＋２πｎ（ここでｎは整数）となるようなθ０（−π＜θ０＜π）に変換するものである。例えば正接の値は、−π〜πまでに対応する値を周期的に繰り返すものであるので、このような性質を利用したものである。
【００５６】
ゼロデータ回路４４は、θ０＝０である場合に第１の±π化回路４３が出力すべき値（ゼロデータ）を出力しているものである。
つまり、ゼロデータとは、位相誤差が「０」であることを表す位相誤差信号である。
【００５７】
絶対値回路４５は、入力されるキャリア信号の同相成分と直交成分との各成分の信号から、キャリア信号の振幅絶対値、すなわち当該キャリア信号に、その複素共役を乗算し、さらに平方根を求めた結果を表す信号を出力するものである。
【００５８】
第１のスレショルド回路４６は、絶対値回路４５が演算した振幅絶対値が、予めキャリア信号が十分な振幅を有しているか否かを判定するために設定されているしきい値を超えているかを判断し、判断の結果を表す信号を出力するものである。
【００５９】
第１のセレクタ回路４７は、第１のスレショルド回路４６から入力される信号に従って、キャリア信号が十分な振幅を有していると判断された場合には、第１の±π化回路４３が出力する信号を選択的に、積分手段７２に出力し、そうでなければ、ゼロデータ回路４４が出力する信号を選択的に、積分手段７２に出力するものである。
【００６０】
つまり、位相比較手段７１は、入力される複素キャリア信号の同相成分と直交成分とを逆正接回路４１と絶対値回路４５とに分配して入力し、逆正接回路４１が位相信号を生成して出力し、絶対値回路４５が複素キャリア信号の振幅絶対値を表す信号を出力し、引算器４２が逆正接回路４１が出力する位相信号と、ＮＣＯ回路７３が出力する再生したキャリア信号の位相信号との差を位相誤差信号として演算し、第１の±π化回路４３が当該位相誤差信号（請求項において、「検出位相誤差信号」と称する）を−π〜πまでの値として出力する。
【００６１】
一方、絶対値回路４５が出力する振幅絶対値を表す信号に従って、第１のスレショルド回路４６が、入力された複素キャリア信号の振幅が十分であるか否かを判断し、十分であると判断した場合には、第１のセレクタ回路４７が、第１の±π化回路４３から入力される位相誤差信号を選択的に出力し、第１のスレショルド回路４６が、入力された複素キャリア信号の振幅が十分でないと判断した場合には、第１のセレクタ回路４７が、ゼロデータ回路４４が出力している、ゼロデータ（位相誤差が「０」であるとする位相誤差信号）を出力するようになる。
【００６２】
入力される複素キャリア信号の振幅絶対値が極端に小さくなると、かかる複素キャリア信号から得られる位相信号の精度が悪くなって、再生される複素キャリア信号の精度が悪化することが考えられ、また、過変調などで、ある程度の時間、入力される複素キャリア信号が消失した場合に、正常な複素キャリア信号が持続的に再生できなくなることが考えられるが、このような位相比較手段７１によれば、入力される複素キャリア信号の振幅絶対値が、予め設定された値より小さくなると、位相誤差信号を強制的にゼロとして、デジタルＰＬＬ回路の状態を保持し、ＮＣＯを持続発振させることができる効果がある。
【００６３】
また、積分手段７２の各部について説明すると、第１〜第４の固定値乗算回路４８ａ〜４８ｄは、それぞれ、位相比較手段７１のセレクタ回路４７が出力する位相誤差に、引き込み時の直接項係数α１と、保持時の直接項係数α２と、引き込み時の積分項係数β１と、保持時の積分項係数β２とを乗算するものである。
【００６４】
これにより、γｉ＝αｘｉ＋βΣｘｉのような数式（ここでｘは、セレクタ回路４７が出力する信号）を演算して、周波数誤差信号（βΣｘｉの部分）と再生キャリア信号を生成するために必要なＮＣＯ制御信号γとを得るようになっている。尚、Σはｉについての加算である。
【００６５】
第２のスレショルド回路４９は、予め位相比較手段７１の第１の±π化回路４３が出力する位相誤差信号に基づいて、引き込みの動作を完了したか否かを判断するために設定されているしきい値と、第１の±π化回路４３が出力する位相誤差信号とを比較し、第１の±π化回路４３が出力する位相誤差信号がしきい値を超えている時には、引き込みの動作を完了していないと判断して、引き込みの動作を完了していないことを表す信号を第２のセレクタ回路５０ａと、第３のセレクタ回路５０ｂとに出力するものである。
また、第２のスレショルド回路４９は、第１の±π化回路４３が出力する位相誤差信号がしきい値を超えていない時には、引き込みの動作を完了したと判断して、引き込みの動作を完了したことを表す信号を第２のセレクタ回路５０ａと、第３のセレクタ回路５０ｂとに出力するものである。
【００６６】
ここで、第２のスレショルド回路４９は、持続的に電気的な振動を出力してしまう、いわゆるハンチングを防止するため、入力信号の絶対値を一定期間平均して得られた値で比較・判定するのが好適である。
【００６７】
第２のセレクタ回路５０ａは、第２のスレショルド回路４９から引き込みの動作を完了したことを表す信号の入力を受けて、第２の固定値乗算回路４８ｂが出力する信号を選択的に第２の加算器５４に出力するものである。
また、第２のセレクタ回路５０ａは、第２のスレショルド回路４９から引き込みの動作を完了していないことを表す信号の入力を受けて、第１の固定値乗算回路４８ａが出力する信号を選択的に第２の加算器５４に出力するものである。
【００６８】
第３のセレクタ回路５０ｂは、第２のスレショルド回路４９から引き込みの動作を完了したことを表す信号の入力を受けて、第４の固定値乗算回路４８ｄが出力する信号を選択的に第１の加算器５１に出力するものである。
また、第３のセレクタ回路５０ｂは、第２のスレショルド回路４９から引き込みの動作を完了していないことを表す信号の入力を受けて、第３の固定値乗算回路４８ｃが出力する信号を選択的に第１の加算器５１に出力するものである。
【００６９】
第１の加算器５１は、第３のセレクタ５０ｂから入力される信号と、ラッチ回路５３から帰還して入力される信号とを加算して、クリップ回路５２に出力するものである。
クリップ回路５２は、第１の加算器５１から入力される信号が第１のラッチ回路５３が保持できるとする大きさを超えてしまわないように、いわゆるオーバーフロー処理、及びアンダーフロー処置を行うものである。
【００７０】
第１のラッチ回路５３は、クリップ回路５２から入力される信号を一時的に記憶（ラッチ）して、第１の加算器５１に帰還して出力するとともに、第２の加算器５４に出力し、さらに、Ｄ／Ａ変換回路５５にも出力するものである。
従って、第１の加算器５１とクリップ回路５２と第１のラッチ回路５３とは、全体として巡回的に加算を行って、積分を実行するものである。
【００７１】
第２の加算器５４は、第２のセレクタ回路５０ａから入力された信号とラッチ回路５３から入力された信号とを加算して、ＮＣＯ回路７３に出力するものである。
また、デジタルＰＬＬ回路が十分に同期している状態（引き込みを完了した状態）では、第１のラッチ回路５３が保持し、出力する値は、デジタルＰＬＬ回路に入力された複素キャリア信号の基となるＩＦ信号の周波数誤差に比例している。
そこで、Ｄ／Ａ変換回路５５は、当該第１のラッチ回路５３が出力する信号をアナログ信号に変換して、周波数誤差信号として出力するものである。
【００７２】
つまり、積分手段７２は、位相比較手段７１の第１のセレクタ回路４７が出力する位相誤差信号に、第１〜第４の固定値乗算回路４８ａ〜４８ｄによって、それぞれ引き込み時の直接項係数α１と、保持時の直接項係数α２と、引き込み時の積分項係数β１と、保持時の積分項係数β２とを乗算し、第１の±π化回路４３から入力される位相誤差信号に基づいて、第２のスレショルド回路４９が引き込みの動作を完了したか否かを判断し、引き込みの動作を完了したと判断すると、第２のセレクタ回路５０ａと第３のセレクタ回路５０ｂとが、それぞれ第２の固定値乗算回路４８ｂと、第４の固定値乗算回路４８ｄとが出力する信号をそれぞれ選択的に第２の加算器５４と、第１の加算器５１とに出力し、第２のスレショルド回路４９が引き込みの動作を完了していないと判断した時には、第２のセレクタ回路５０ａと第３のセレクタ回路５０ｂとが、それぞれ第１の固定値乗算回路４８ａと、第３の固定値乗算回路４８ｃとが出力する信号をそれぞれ選択的に第２の加算器５４と、第１の加算器５１とに出力するようになる。
【００７３】
一方、第１の加算器５１とクリップ回路５２と第１のラッチ回路５３とが、第３のセレクタ回路５０ｂから入力される信号を積分して出力し、第２の加算器５４が第２のセレクタ回路５０ａから入力される信号と当該積分の結果とを加算して、ＮＣＯ回路７３に出力するとともに、Ｄ／Ａ変換回路５５が、当該第１のラッチ回路５３から入力される信号をアナログ信号に変換し、周波数誤差信号として出力するようになる。
【００７４】
このような積分手段７２によれば、ＲＦ信号をＩＦ信号に周波数変換する際に使用する局発信号の周波数を制御する信号としてＤ／Ａ変換回路５５が出力する信号を使用することで、ＩＦ信号の映像キャリア周波数をサンプリング周波数の整数分の１に正確に同期させることができ、量子化に伴う高調波成分の折り返しを映像キャリア周波数に一致させて、フリッカやビートの発生を防止できる効果がある。
【００７５】
第３の加算器５６は、第２の加算器５４が出力する信号と、第２のラッチ回路５８が出力する信号とを加算して出力するものである。
第２の±π化回路５７は、第３の加算器５６が出力する信号φを、φ＝φ０＋２πｎ（ここで、ｎは整数）となるようなφ０（−π＜φ０＜π）に変換して出力するものである。
【００７６】
第２のラッチ回路５８は、第２の±π化回路５７が出力する信号をラッチするとともに、第３の加算器５６に帰還して出力し、かつ、位相比較手段７１の引算器４２にも出力するものである。
さらに、第２のラッチ回路５８は、当該ラッチした信号を位相値として、ＣＯＳ回路５９と、ＳＩＮ回路６０とに出力するものである。
【００７７】
ＣＯＳ回路５９は、第２のラッチ回路５８から入力される位相値の余弦に相当する信号を生成して、再生キャリア信号の同相成分として出力するものである。また、ＳＩＮ回路６０は、第２のラッチ回路５８から入力される位相値の正弦に相当する信号を生成して、再生キャリア信号の直交成分として出力するものである。
尚、ＣＯＳ回路５９と、ＳＩＮ回路６０とは、逆正接回路４１と同様に、ＲＯＭ等により実現できるものである。
【００７８】
つまり、ＮＣＯ回路７３は、積分手段７２の第２の加算器５４が出力する信号を第３の加算器５６と第２の±π化回路５８と第２のラッチ回路５８とによって積分し、位相比較手段７１が出力する位相誤差信号がゼロに収束するようにフィードバック動作する。
また、当該積分の結果を基にしてＣＯＳ回路５９とＳＩＮ回路６０とが再生キャリア信号の同相成分と直交成分とを各々出力するようになっている。
【００７９】
このようなＮＣＯ７３のフィードバック動作により、再生キャリア信号を安定して生成できるようになる効果がある。
【００８０】
全体として、図２に示したようなデジタルＰＬＬ回路によれば、再生するキャリア信号の精度を高めることができ、入力されるキャリア信号の振幅が低下していたり、消滅してしまっても、再生キャリア信号を持続的に出力できる効果がある。
従って、図１に示す、このようなデジタルＰＬＬ回路を有するキャリア同期回路２０によれば、精度の高い再生キャリア信号を持続的に出力できる効果がある。
【００８１】
次に、図１に示した、デジタル直交復調回路の動作について説明する。
アンテナから入力された、混信波を含む受信信号は、適当なレベルに増幅され、ＲＦ信号として乗算器１１に入力される。
すると、乗算器１１がキャリア同期回路２０のＶＣＯ２９から入力される局発信号と当該ＲＦ信号とを乗算して出力し、ＢＰＦ回路１２が乗算器１１における周波数変換に伴って生じるイメージ成分と不要な帯域の成分とを除去して、ＩＦ信号として出力する。
【００８２】
ここで、例えばＩＦ信号のサンプリング周波数を２８．６３６３６ＭＨｚ（ＮＴＳＣ信号の色副搬送波周波数の８倍）とすると、映像キャリア周波数がサンプリング周波数の１／４の周波数である７．１５８０９ＭＨｚ（ＮＴＳＣ信号の色副搬送波周波数の２倍）のＩＦ信号を得るようにする。
【００８３】
そして、Ａ／Ｄ変換回路１３が、例えば２８．６３６３６ＭＨｚのクロック周波数で、アナログ信号としてのＩＦ信号をデジタルＩＦ信号に変換し、ステップナイキストフィルタ回路４が、ＮＴＳＣ変調波の両側波帯信号に相当する映像キャリア周波数±１．２５ＭＨｚの周波数領域の信号成分をＳＳＢ領域の信号成分に比べて６ｄＢ低下させる。
【００８４】
そして、準同期検波回路１５が、ステップナイキストフィルタ回路１４から入力された信号をＣＯＳ信号と、−ＳＩＮ信号とを局発信号として直交復調し、複素ベースバンド信号を生成して、その同相成分と直交成分とにわけてそれぞれ出力する。
そして、複素ベースバンド信号の各成分は、それぞれ対応する第１のＬＰＦ回路１６により直交復調に伴って発生したイメージ成分が除去され、対応する第１のダウンサンプル回路１７により、サンプリング周波数を例えば、１４．３１８１８ＭＨｚ（ＮＴＳＣ信号の色副搬送波周波数の４倍）に変換して落とされ、さらに対応する遅延回路１８により、キャリア同期回路２０で再生キャリア信号を生成するのに生じる遅延分だけ遅延させられて、位相回転回路１９に出力される。
【００８５】
一方、ダウンサンプル回路１７が出力した信号の各成分はそれぞれ、対応する第２のＬＰＦ回路２１によって、映像キャリア周波数近傍の成分のみを取り出されると共に、次のダウンサンプル処理で折り返し歪みが生じないように帯域制限され、複素リミッタ回路２３によって、一定振幅の複索ベースバンド信号に変換される。
【００８６】
そして、一定振幅に変換された複素ベースバンド信号の各成分の信号は、さらにそれぞれ対応する第３のＬＰＦ回路２４によって映像キャリア成分以外の成分を除去され、キャリア信号として出力される。
そして、当該キャリア信号は、デジタルＰＬＬ回路２５の働きによって、持続的な安定した再生キャリア信号として出力され、当該再生キャリア信号の同相成分と直交成分との各成分の信号は、それぞれ対応するアップサンプル回路２６により、「０」の信号を内挿されて、例えば、４倍の１４．３１８１８ＭＨｚのサンプリング周波数に変換されて出力され、さらに、対応する第４のＬＰＦ回路２７によって、補間されて、再生キャリア信号として位相回転回路１９に出力される。
【００８７】
そして、位相回転回路１９が、遅延回路１８が出力する複素ベースバンド信号の同相成分と直交成分との各成分の周波数位相誤差を当該再生キャリア信号の同相成分と直交成分との各成分の信号を用いて補正し、完全同期検波信号された複素ベースバンド信号の同相成分と直交成分とを出力するようになる。
【００８８】
一方、デジタルＰＬＬ回路２５が出力する周波数誤差信号（ＩＦ信号の映像キャリア周波数と、７．１５８０９ＭＨｚ（ＮＴＳＣ信号の色副搬送波周波数の２倍）との差の周波数に関する情報）をループフィルタ回路２８により、高周波を除去した後、ＶＣＯ２９に制御の信号として出力し、ＶＣＯ２９が出力する局発信号を調整して、ＩＦ信号の周波数が正確に７．１５８０９ＭＨｚ（ＮＴＳＣ信号の色副搬送波周波数の２倍）になるようにする。
【００８９】
本発明の実施の形態に係るデジタル直交復調回路によれば、ＲＦ信号に混信波等が混入し、ＲＦ信号から抽出されるキャリア信号が劣化し、又は消失しても、デジタルＰＬＬ回路２５及び、それを用いたキャリア同期回路２０の働きにより、持続的に高精度かつ安定した再生キャリア信号を得て、準同期検波した信号の周波数位相誤差を補正することができ、安定した完全同期検波信号を出力できる効果がある。
【００９０】
さらに、図１に破線で示したように、本発明の実施の形態に係るデジタル直交復調回路の後段に、当該デジタル直交復調回路が出力する完全同期検波信号の同相成分と直交成分との各成分の信号を複素ＦＦＴ処理し、混信波の周波数とレベルとを検出し、ヒルベルト変換／アダプティブフィルタ回路等によって、混信波成分を適応的にキャンセルするキャンセル回路を設ければ、混信波除去装置とすることもできる。
このような混信波除去装置によれば、精度の高い再生キャリア信号に基づいて生成された完全同期検波信号に基づいて混信波を検出して除去するので、混信波を的確に除去できるとともに画質劣化の少ない出力映像信号を得ることができる効果がある。
【００９１】
尚、上記本発明の実施の形態に係るデジタル直交復調回路では、キャリア信号として、同相成分と直交成分とを有する複素キャリア信号の場合について説明したが、通常の実数キャリア信号の場合についても同様にすることができる。
【００９２】
【発明の効果】
請求項１記載の発明によれば、抽出したキャリア信号の位相にロックしてキャリア信号を持続的に再生し、準同期検波して得られた複素ベースバンド信号の周波数位相誤差を補正するためのキャリア信号として出力するキャリア同期回路としているので、安定して精度の高い再生キャリア信号を生成できる効果がある。
【００９３】
請求項２記載の発明によれば、入力された複素ベースバンド信号を、予め帯域制限してからダウンサンプリングし、複素リミッタ回路により、その振幅を一定にし、さらに狭帯域ローパスフィルタ回路がキャリア信号を抽出して出力し、デジタルＰＬＬ回路が当該キャリア信号の入力を受けて、当該キャリア信号の位相にロックし、当該ロックした位相で、持続的にキャリア信号を再生して出力し、アップサンプル回路が、デジタルＰＬＬ回路から出力される再生されたキャリア信号に予め設定された信号を内挿してアップサンプリングし、さらにＬＰＦによって補間して出力するキャリア同期回路としているので、安定して精度の高い再生キャリア信号を生成できる効果がある。
【００９４】
請求項３記載の発明によれば、デジタルＰＬＬ回路が、ＩＦ信号のキャリア信号の周波数の誤差を表す周波数誤差信号を出力し、ループフィルタ回路が当該周波数誤差信号の高周波成分を除去し、当該ループフィルタ回路から出力される信号に従って、電圧制御発振器がＩＦ信号を生成するための局部発振信号を出力する請求項１又は２記載のキャリア同期回路としているので、安定して精度の高い再生キャリア信号を生成できる効果があり、かつ、ＩＦ信号の周波数を安定にできる効果がある。
【００９５】
請求項４〜７記載の発明によれば、デジタルＰＬＬ回路の位相比較手段が、入力されるキャリア信号と再生したキャリア信号との位相差を位相誤差信号として生成し、入力されたキャリア信号の強度が十分でない場合には、位相誤差信号を、強制的に位相誤差がないことを表す信号として出力し、積分手段が、当該位相誤差信号に基づいて、発振手段を制御する信号を出力し、発振手段が、当該信号に従って、キャリア信号を再生して出力するとともに、当該再生したキャリア信号の位相を位相比較手段に帰還して出力する請求項１又は請求項２又は請求項３記載のキャリア同期回路としているので、安定して精度の高い再生キャリア信号を生成できる効果がある。
【００９６】
請求項８記載の発明によれば、積分手段のＤ／Ａ変換回路が、内部で発生する信号を周波数誤差信号として出力する請求項７記載のキャリア同期回路としているので、当該周波数誤差信号を基に、ＩＦ信号を生成する発振器を制御すれば、ＩＦ信号の周波数を安定にできる効果がある。
【００９７】
請求項９記載の発明によれば、ループフィルタ回路が、デジタルＰＬＬ回路から出力される周波数誤差信号の高周波成分を除去し、電圧制御発振器がループフィルタ回路から出力される信号に基づいて、ＩＦ信号を生成するための局部発振信号を生成して出力する請求項３又は請求項８記載のキャリア同期回路としているので、ＩＦ信号の周波数を安定にできる効果がある。
【００９８】
請求項１０記載の発明によれば、乗算器が、局部発振信号とＴＶチューナ等から入力されるＲＦ信号とを乗算して周波数変換を行い、バンドパスフィルタ回路が、イメージ信号等不要成分を除去して、アナログのＩＦ信号として出力し、Ａ／Ｄ変換回路が、当該信号をデジタルのＩＦ信号に変換して出力し、ステップナイキストフィルタ回路が、当該デジタルのＩＦ信号のＮＴＳＣ変調波における両側波帯領域の信号成分を減衰させてから、準同期検波回路が、当該信号を準同期検波して複素ベースバンド信号を出力し、第１のローパスフィルタ回路が、複素ベースバンド信号から準同期検波に伴って発生したイメージ成分を除去し、第１のダウンサンプル回路が、当該信号のサンプリング周波数を変換し、遅延回路が第１のダウンサンプル回路が出力する信号を一定の時間遅延して出力する一方、請求項１乃至請求項９記載のキャリア同期回路が複素ベースバンド信号からキャリア信号の再生を行い、再生したキャリア信号を出力し、位相回転回路が、キャリア同期回路から出力される再生キャリア信号に基づいて、遅延回路から出力される信号の周波数位相誤差を補正し、完全同期検波した信号を出力する直交復調回路としているので、請求項１乃至請求項９記載のキャリア同期回路が出力する持続的で安定したキャリア信号に基づいて、ＩＦ信号の復調を行うことができ、安定した複素ベースバンド信号を出力できる効果がある。
【００９９】
請求項１１記載の発明によれば、請求項１０記載の直交復調回路が出力する信号に基づいて、混信波を検出して除去する混信波除去装置としているので、安定した複素ベースバンド信号に基づいて混信波を除去でき、混信波を的確に除去できる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る直交復調回路の構成ブロック図である。
【図２】デジタルＰＬＬ回路２５の一例を表す構成ブロック図である。
【図３】従来の直交復調回路の一例を表す構成ブロック図である。
【符号の説明】
１…ＩＦ信号変換手段、 ２…Ａ／Ｄ変換手段、 ３…局発信号生成手段、 ４…準同期検波手段、 ５…複素キャリア信号抽出手段、 ６…補正手段、 １１…乗算器、 １２…ＢＰＦ回路、 １３…Ａ／Ｄ変換回路、 １４…ステップナイキストフィルタ回路、 １５…準同期検波回路、 １６…第１のＬＰＦ回路、 １７…第１のダウンサンプル回路、 １８…遅延回路、 １９…位相回転回路、 ２０…キャリア同期回路、 ２１…第２のＬＰＦ回路、 ２２…第２のダウンサンプル回路、 ２３…複素リミッタ回路、 ２４…第３のＬＰＦ回路、 ２５…デジタルＰＬＬ回路、 ２６…アップサンプル回路、 ２７…第４のＬＰＦ回路、 ２８…ループフィルタ回路、 ２９…ＶＣＯ回路、 ４１…逆正接回路、 ４２…引算器、 ４３…第１の±π化回路、 ４４…ゼロデータ回路、 ４５…絶対値回路、 ４６…第１のスレショルド回路、 ４７…第１のセレクタ回路、 ４８…固定値乗算回路、 ４９…第２のスレショルド回路、 ５０ａ…第２のセレクタ回路、 ５０ｂ…第３のセレクタ回路、 ５１…第１の加算器、５２…クリップ回路、 ５３…第１のラッチ回路、 ５４…第２の加算器、 ５５…Ｄ／Ａ変換回路、 ５６…第３の加算器、 ５７…第２の±π化回路、 ５８…第２のラッチ回路、 ５９…ＣＯＳ回路、 ６０…ＳＩＮ回路、 ７１…位相比較手段、 ７２…積分手段、 ７３…ＮＣＯ回路

Claims (11)

1. 複素ベースバンド信号の入力を受けて、当該複素ベースバンド信号の振幅を一定にする複素リミッタ回路と、前記複素リミッタ回路が出力する複素ベースバンド信号からキャリア信号を抽出する狭帯域ローパスフィルタ回路と、前記狭帯域ローパスフィルタ回路から出力されるキャリア信号の位相にロックし、当該ロックした位相で、持続的にキャリア信号を再生し、準同期検波して得られた複素ベースバンド信号の周波数位相誤差を補正するためのキャリア信号として出力するデジタルＰＬＬ回路とを有することを特徴とするキャリア同期回路。
2. 複素ベースバンド信号の入力を受けて、帯域制限を行う第２のＬＰＦ回路と、前記帯域制限された複素ベースバンド信号のサンプリング周波数をＮＴＳＣ信号の色副搬送波周波数に変換する第２のダウンサンプル回路と、前記第２のダウンサンプル回路から出力される信号の振幅が一定になるように制御する複素リミッタ回路と、前記複素リミッタ回路が出力する信号の映像キャリア成分をキャリア信号として抽出する狭帯域ローパスフィルタ回路と、前記狭帯域ローパスフィルタ回路が出力するキャリア信号の位相にロックし、当該ロックした位相で、持続的にキャリア信号を再生して出力するデジタルＰＬＬ回路と、前記デジタルＰＬＬ回路から入力されるキャリア信号に、予め設定された信号を内挿して、サンプリング周波数を高めるアップサンプル回路と、前記内挿によりサンプリング周波数が高められたキャリア信号を補間し、再生キャリア信号として出力する第４のＬＰＦ回路とを有することを特徴とするキャリア同期回路。
3. デジタルＰＬＬ回路が、中間周波信号の映像キャリア周波数と、ＮＴＳＣ信号の色副搬送波周波数の２倍の周波数との差をあらわす周波数誤差信号を出力するデジタルＰＬＬ回路であり、前記デジタルＰＬＬ回路が出力する周波数誤差信号から高周波成分を除去するループフィルタ回路と、前記ループフィルタ回路が出力する信号に基づいて、中間周波信号の生成に用いる局部発振信号を出力する電圧制御発振器とを有することを特徴とする請求項１又は請求項２記載のキャリア同期回路。
4. デジタルＰＬＬ回路は、位相比較手段と、積分手段と、発振手段とを具備し、前記位相比較手段が、入力される複素キャリア信号の位相と、再生した複素キャリア信号の位相との位相差を位相誤差信号として出力するとともに、入力される複素キャリア信号の振幅が予め定めた一定の値より小さくなったときに、前記位相誤差信号を強制的に位相差がないことを表すゼロデータとして出力する位相比較手段であり、前記積分手段が、前記位相誤差信号から前記発振手段を制御する信号を生成して出力する積分手段であり、前記発振手段が、前記積分手段が出力する信号に基づいて複素キャリア信号の位相を生成し、当該位相から複素キャリア信号を再生して出力するとともに、当該再生した複素キャリア信号の位相を前記位相比較手段に帰還して出力する発振手段であるデジタルＰＬＬ回路であることを特徴とする請求項１又は請求項２又は請求項３記載のキャリア同期回路。
5. 位相比較手段は、入力された複素キャリア信号の位相としての逆正接を演算する逆正接回路と、前記発振手段が再生した複素キャリア信号の位相と、当該演算した逆正接との差を位相誤差信号として演算する引算器と、前記位相誤差信号を−π〜πまでの値に変換する第１の±π化回路と、位相差がないことを表す信号としてのゼロデータを出力するゼロデータ回路と、入力された複素キャリア信号の絶対値を演算して出力する絶対値回路と、前記絶対値回路が出力する絶対値が、予めキャリア信号が消失しているか否かを区別するレベルとして設定されているしきい値を超えているか否かにより、入力された複素キャリア信号のレベルが十分なレベルになっているか否かを判断する第１のスレショルド回路と、前記第１のスレショルド回路が、キャリア信号が十分なレベルになっていると判断する場合には、前記第１の±π化回路が出力する位相誤差信号を出力し、前記第１のスレショルド回路が、キャリア信号が十分なレベルになっていないと判断する場合には、前記ゼロデータ回路が出力する信号を出力する第１のセレクタ回路とを有する位相比較手段であることを特徴とする請求項４記載のキャリア同期回路。
6. 発振手段が、第３の加算器と、第２の±π化回路と、第２のラッチ回路と、ＣＯＳ回路と、ＳＩＮ回路とを具備する数値制御発振器回路であって、前記第３の加算器が、積分手段から入力される制御信号と前記第２のラッチ回路が出力する信号とを加算して出力する第３の加算器であり、前記第２の±π化回路が、前記第３の加算器が出力する信号を−π〜πまでの値に変換する第２の±π化回路であり、前記第２のラッチ回路が、前記第２の±π化回路が出力する信号をラッチして出力する第２のラッチ回路であり、前記ＣＯＳ回路が、前記第２のラッチ回路が出力する信号の余弦を出力するＣＯＳ回路であり、前記ＳＩＮ回路が、前記第２のラッチ回路が出力する信号の正弦を出力するＳＩＮ回路であることを特徴とする請求項４又は請求項５記載のキャリア同期回路。
7. 積分手段は、前記位相比較手段が出力する信号に、引き込み時の直接項係数と、保持時の直接項係数と、引き込み時の積分項係数と、保持時の積分項係数とを各々乗算する第１〜第４の固定値乗算回路と、前記位相比較手段が出力する検出位相誤差信号が、引き込みが完了して、保持の動作を行うべき誤差として予め設定されているしきい値を超えているか否かにより、引き込みを完了したか否かを判断する第２のスレショルド回路と、前記第２のスレショルド回路が引き込みを完了したと判断した時には、前記第２の固定値乗算回路が出力する信号を出力し、前記第２のスレショルド回路が引き込みを完了していないと判断した時には、前記第１の固定値乗算回路が出力する信号を出力する第２のセレクタ回路と、前記第２のスレショルド回路が引き込みを完了したと判断した時には、前記第４の固定値乗算回路が出力する信号を出力し、前記第２のスレショルド回路が引き込みを完了していないと判断した時には、前記第３の固定値乗算回路が出力する信号を出力する第３のセレクタ回路と、前記第３のセレクタ回路が出力する信号を積分する積分回路と、前記第２のセレクタ回路が出力する信号と前記積分回路により積分された信号とを加算し、制御信号として出力する第２の加算器とを有する積分手段であることを特徴とする請求項４又は請求項５又は請求項６記載のキャリア同期回路。
8. 積分手段が、積分回路が出力する信号をアナログ信号に変換し、周波数誤差信号として出力するＤ／Ａ変換回路とを有する積分手段であることを特徴とする請求項７記載のキャリア同期回路。
9. デジタルＰＬＬ回路から出力される周波数誤差信号の高周波成分を除去するループフィルタ回路と、前記ループフィルタ回路から出力される信号に基づいて、ＩＦ信号を生成するための局部発振信号を生成して出力する電圧制御発振器とを有することを特徴とする請求項３又は請求項８記載のキャリア同期回路。
10. 局部発振信号とＴＶチューナ等から入力されるＲＦ信号とを乗算して周波数変換を行う乗算器と、前記乗算器における周波数変換で生じたイメージ信号等不要成分を除去して、アナログのＩＦ信号として出力するバンドパスフィルタ回路と、前記バンドパスフィルタ回路が出力するアナログのＩＦ信号をデジタルのＩＦ信号に変換するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路が出力する信号のＮＴＳＣ変調波の両側波帯領域の信号成分を減衰させるステップナイキストフィルタ回路と、前記ステップナイキストフィルタ回路が出力する信号を準同期検波し、複素ベースバンド信号を出力する準同期検波回路と、前記複素ベースバンド信号から準同期検波に伴って発生したイメージ成分を除去する第１のローパスフィルタ回路と、前記第１のローパスフィルタ回路が出力するサンプリング周波数を変換する第１のダウンサンプル回路と、前記第１のダウンサンプル回路が出力する信号を一定の時間遅延する遅延回路と、前記複素ベースバンド信号からキャリア信号の再生を行い、再生したキャリア信号を出力する請求項１乃至請求項９記載のキャリア同期回路と、前記キャリア同期回路から出力される再生キャリア信号に基づいて、前記遅延回路から出力される信号の周波数位相誤差を補正し、完全同期検波した信号を出力する位相回転回路とを有することを特徴とする直交復調回路。
11. 請求項１０記載の直交復調回路が出力する信号に基づいて、混信波を検出して除去することを特徴とする混信波除去装置。

Images