JP3578770B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3578770B2 JP3578770B2 JP50719796A JP50719796A JP3578770B2 JP 3578770 B2 JP3578770 B2 JP 3578770B2 JP 50719796 A JP50719796 A JP 50719796A JP 50719796 A JP50719796 A JP 50719796A JP 3578770 B2 JP3578770 B2 JP 3578770B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- pattern
- semiconductor device
- die
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
- H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/656—Fan-in layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
- H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/331—Shapes of die-attach connectors
- H10W72/334—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Description
発明の背景
［技術分野］
この発明は、ICチップのコーナー部における密着力を高め、コーナー部に熱歪みが集中してもICコーナー部が剥離したりすることがなく、同時に、ICチップの電源端子の位置に対応してダイパターンを延長して形成することなく、ICチップの電源端子とダイパターンとを自由に接続できるようにした半導体装置に関し、各種の電子機器に用いられる。
［背景技術］
近年、ICチップの高密度搭載に伴い、多数の電極を有する樹脂封止型半導体装置が開発されている。その代表的なものとしては、PGA（ピングリッドアレイ）がある。PGAは回路基板の一方の面にICチップを搭載して樹脂で封止し、他方の面にはICチップと接続した複数のピンを配置した構造をしている。
しかし、このPGAはマザーボードに対して着脱可能であるという利点があるものの、ピンがあるので大型となり小型化が難しいという問題があった。
そこで、このPGAに代わる小型の樹脂封止型半導体装置として、BGA（ボールグリッドアレイ）が開発されている。一般的なBGAの構造を第７図に基づいて説明する。
第７図は、従来のBGAを示す断面図である。
このBGAは、次のようにして製作される。ほぼ四角形で板厚が0.2mm程度のガラスエポキシ樹脂等よりなる上下両面に厚さ18μｍ程度の銅箔張りの樹脂基板１に、複数のスルーホール２を切削ドリル等の手段によりあける。次いで、前記スルーホール２の壁面を含む基板面を洗浄した後、前記樹脂基板１の全表面に無電解メッキ及び電解メッキにより銅メッキ層を形成する。このとき、銅メッキ層は前記スルーホール２内まで施される。
次に、メッキレジストをラミネートし、露光現像してパターンマスクを形成した後、通常の回路基板エッチング液であるCuCl2＋H2O2を用いてパターンエッチングを行なう。
前記樹脂基板１の上面側にはICチップのダイパターン３及びワイヤーボンディング用の接続電極４を形成し、下面側には半田バンプを形成するパット電極５を形成する。なお、前記接続電極４とパット電極５は前記スルーホール２を介して接続されている。
次に、前記樹脂基板１の上下両面の露出している電極の銅メッキ層の表面に、２〜５μｍの程度のNiメッキ層を施す。さらに、Niメッキ層の上に、ボンディングワイヤとの接続性に優れた0.5μｍ程度の金メッキ層31を施す。
次に、所定の部分にソルダーレジスト処理を行なって、レジスト膜６を形成することにより、前記樹脂基板１の下面側に、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜開口部を形成する。これによって、回路基板７が完成される。
次に、この回路基板７上のダイパターン３の前記金メッキ層31の上にICチップ８を接着剤（ダイボンド材）９を用いて直接固着し、かつ、該ICチップ８の電源端子やI/O端子と前記接続電極４とをボンディングワイヤ10で接続する。その後、ICチップ８及びボンディングワイヤ10を熱硬化性の封止樹脂11でトランスファーモールドにより樹脂封止して、前記ICチップ８の遮光と保護を行なう。
また、前記樹脂基板１の下面側に形成されている前記パット電極５には半田ボールを供給し、加熱炉で加熱することにより、半田バンプ12を形成する。この半田バンプ12によって、図示しないマザーボード基板のパターンと導通される。以上によりBGA13が完成される。
しかしながら、前述した半導体装置には次の点で改良の余地がある。すなわち、前記BGA13は、BGA13を構成する樹脂基板１に使用するガラスエポキシ樹脂と、トランスファーモールドの封止樹脂11に使用する熱硬化性樹脂、及びICチップ８を搭載するダイパターン３を構成する銅パターンのそれぞれの線膨張係数が、樹脂基板１のガラスエポキシ樹脂は14ppm/℃、封止樹脂11の熱硬化性樹脂は16ppm/℃、及びダイパターン３を構成する銅パターンは17ppm/℃であって、三者の収縮率が異なる。そのため、第７図に示すBGA13はICチップ８側に反る傾向になる。
第８図は、第７図の各部断面の応力分布図である。第８図によると、樹脂基板１に固着されたICチップ８のコーナー部Ａに熱歪みによる応力が集中し、応力はICチップ８のコーナー部Ａを頂点にして、中央部Ｂ及び樹脂基板１の外周部Ｃに行くに従って次第に分散されることが理解できる。したがって、コーナー部Ａに集中する熱歪みのためにICチップ８の外周周辺部付近において剥離の発生することがある。
ここで、各部材間の密着力は、第９図に示すように、接着する対象物間で異なり、ダイボンド材と金メッキの場合は、特に密着力が低い。すなわち、第７図のBGA13のように、ダイパターン３の上に金メッキ層31を施してある場合には、この部分のダイボンド材との密着力が最も低下する。また、BGA13のパッケージの大きさに対し、ICチップ８の大きさが大きくなるにしたがってこの傾向はさらに大きくなる。
これらの原因によって、第７図のBGA13は、ICチップ８の外周周辺部付近が剥離しやすい。そして、ICチップ８が剥離して動いてしまうと、ボンディングワイヤ10の切れ等が発生する。
なお、USP5077633号において、ポリイミドフィルム等の絶縁材（レジスト）上にダイボンド材によってICを接着搭載する半導体装置が提案されている。この半導体装置の技術を用いれば、第９図に示すように、絶縁材（レジスト）とダイボンド材の密着力の方が金メッキとダイボンド材の密着力より高いことから、ICチップの剥離防止に役立つことが考えられる。
しかしながら、USP5077633号の半導体装置にあっては、ICチップへの電源供給に関する問題点については解決手段が示されていない。すなわち、半導体装置においては、高集積化，高速化に対応して電源を安定供給するため多数の電源供給用のボンディングワイヤが必要となっているが、USP5077633号においては多数の電源供給用ボンディングワイヤの接続態様までは開示されていない。
一方、特開昭60−20524号においては、ICチップの搭載部とリード導体膜配列部との間にICチップを取り囲むようにして電源導体膜を配設し、ICチップ上の多数の電源端子とこの電源導体膜の間をボンディングワイヤで接続する半導体装置が提案されている。この半導体装置によれば、多数本のボンディングワイヤを電源導体膜とICチップの間で自由に接続できるので安定した電源供給が可能となる。
しかしながら、特開昭60−20524号の半導体装置にあっては、上記したICチップの剥離防止についての技術はなんら開示されていない。
近年のように、高信頼性と高密度集積化を同時に要求される半導体装置においては、上記したICチップの剥離防止と電源供給用ボンディングワイヤの自由な接続とは、同時に充たされなければならない絶対的条件となりつつある。しかし、上記のように、従来は、いずれか一方の条件しか充たしておらず、両条件を同時に充たす半導体装置は存在しなかった。
したがって、本発明はICチップの剥離がなく、しかも電源供給用ボンディングワイヤの接続を自由に行なえるようにして、信頼性が高く、かつ、高密度集積を可能ならしめた半導体装置の提供を目的としている。
発明の開示
本発明は、樹脂基板上にICチップを固着するためのダイパターンと、前記ICチップの各電極を接続するための接続電極を形成し、前記ダイパターン上に前記ICチップを搭載して、このICチップを樹脂封止してなる半導体装置において、前記ダイパターンの外形を前記ICチップの外形より大きく形成し、少なくとも前記ICチップのコー ナー部と対応する前記ダイパターン上に、該ダイパター ンの外形よりも小さい外形の絶縁性被膜を被着し、この絶縁性被膜上に前記ICチップをダイボンドするとともに、前記絶縁性被膜の外側周辺に複数の前記ダイパター ンの露出部分を形成し、前記ダイパターンの露出部分の 少なくとも一つと前記ICチップの電源端子とをボンディ ングワイヤによって接続した構成としてある。
これによって、半導体装置を構成する樹脂基板、封止樹脂及びICチップを搭載するダイパターンのそれぞれの線膨張係数の違いに起因してICチップのコーナー部へ熱歪みが集中しても、コーナー部は密着力が高い絶縁性被膜とダイボンド材の接着なので、ICチップのコーナー部が剥離したりすることがなく、半導体装置の信頼性を著しく向上させる。また、ICチップの電源端子の位置に合わせてダイパターンの一部を外側に延出させることが不要で、ダイパターンと電源端子間のボンディングワイヤの接続を自由に行なうことができ、ICチップの高密度集積化，大型化に容易に対応することができる。
【図面の簡単な説明】
第１図は、本発明の第１実施形態を示すBGAパッケージの平面図である。
第２図は、本発明の第１実施形態を示す第１図の要部断面図である。
第３図は、本発明半導体装置の第２実施形態を示す平面図である。
第４図は、本発明半導体装置の第３実施形態を示す平面図である。
第５図は、本発明半導体装置の第３実施形態を示す第４図のＢ−Ｂ線断面に相当する要部断面図である。
第６図は、本発明半導体装置の第４実施形態を示す平面図である。
第７図は、従来のBGAを示す断面図である。
第８図は、第７図の各部断面の応力分布図である。
第９図は、材料と密着力の関係を示す表である。
発明を実施するための最良の形態
本発明を、添付の図面にもとづいて詳細に説明する。
第１図及び第２図は本発明の第１実施形態で、第１図はBGAパッケージの平面図、第２図は第１図の要部断面図である。図において、従来技術と同一部材は同一符号で示す。
この第１実施形態の半導体装置は、前述した第７図に示す従来技術と同様に、樹脂基板１の両面に薄い銅箔が積層されていて、スルーホール２の穴明け加工後、両面銅張りされた樹脂基板１の全表面に無電解銅メッキ及び電解銅メッキにより銅メッキ層を形成する。
次いで、メッキレジストをラミネートし、露光現象してパターンマスクを形成した後、エッチング液を用いてパターンエッチングを行なうことにより上面側にはICチップのダイパターン3,3a及び電源パターン3bとリードパターン４を形成し、下面側には半田バンプを形成するパット電極５を形成する。ここで、ダイパターン3,3aの外形は、ICチップ８の外形よりも大きくなるように形成してある。
なお、樹脂基板１の上面にある前記ダイパターン3,3a（Vdd）、電源パターン3b（Vss）及びリードパターン４は、スルーホール２を介して下面にあるパット電極５と接続されている。
次に、ダイパターン3,3a上の、少なくともICチップ８のコーナー部Ａと対応するコーナー部分、及びその他所定の部分に絶縁性被膜を形成する。絶縁性被膜としては、現像型液状ソルダーレジスト、熱硬化型ソルダーレジスト（ポリイミド系／エポキシ系）あるは接着剤付ポリイミドテープなどを用いることができるが、この実施形態においては、ソルダーレジスト処理により現像型液状ソルダーレジスト膜を形成している。
このようにして、ICチップ８のコーナー部Ａに対応するコーナー部レジスト膜6a,6b,6c,6d及びその他所定の部分にレジスト膜６を被着する。この場合、コーナー部レジスト膜6a,6b,6c,6dの外形は、前記ダイパターン3,3aの外形より小さくし、コーナー部レジスト膜6a,6b,6c,6dの周辺部にダイボンドパターン3,3aを露出させる。
また、樹脂基板１の下面側には、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜６の開口部を形成する。これによって、回路基板７が完成される。
なお、この回路基板７においても、レジスト膜6,6a,6b,6c,6dの被着してないダイパターン部分、及び電源パターン，リードパターンには金メッキ31が施してある。
次に、前記回路基板７の上面側にICチップ８を搭載する。このとき、ICチップ８のコーナー部は、ダイパターン３のコーナー部Ａに被着されているコーナー部レジスト膜6a,6b,6c及び6d上にダイボンド９によって接着される。また、同時にICチップ８の中央部分は、ダイボンド９によって、ダイパターン３に直接接着される。
次に、ICチップ８の電源端子と、前記コーナー部レジスト膜6a,6b,6c及び6dの外側周辺に露出したダイパターン3a、及びダイパターン3aの外方に一定の間隔を開けて取り囲むように形成された電源パターン3bとをそれぞれボンディングワイヤ10でワイヤーボンディングする。同様に、回路基板７の外側周辺部に形成されているリードパターン４とICチップ８のI/O端子とをボンディングワイヤ10でワイヤーボンディングする。
その後、熱硬化性の封止樹脂11でトランスファーモールドにより樹脂封止してICチップ８の遮光と保護を行なう。
また、回路基板７の下面側には、複数の半田付け可能なパット電極５に半田ボールを供給し、加熱炉中で加熱する。これにより、半田バンプ12が形成され、この半田バンプ12によって、図示しないマザーボード基板のパターンと導通される。
以上によりBGA13が完成される。
このような構成からなる半導体装置によると、ICチップ８のコーナー部Ａは、ダイボンド９を介しコーナー部レジスト膜6a,6b,6c,6dに接着されているので、第９図の表に示すように、従来の金メッキ上にダイボンドを介して接着していた場合に比べ、その密着力ははるかに高い。
したがって、樹脂基板１と、この樹脂基板１上にダイパターン３を形成するための銅パターンと、前記ICチップ８を樹脂封止する封止樹脂11の収縮率の差に起因してICチップ８のコーナー部Ａに熱歪みが集中しても、ICチップ８のコーナー部Ａは剥離することがない。また、コーナー部レジスト膜6a,6b,6c及び6dは、その内周側の形状を湾曲形状としてあるので、ダイボンド９の流れが均一となり、気泡の発生を防止することもできる。
さらに、ダイパターン3,3aはICチップ８の外形よりも大きな外形となっており、コーナー部レジスト膜6a,6b,6c,6dは、ICチップの外形より大きいが、ダイパターン3aの外形よりは小さく形成されている。したがって、コーナー部レジスト膜6a,6b,6c,6dの外周に露出したダイパターン3a及び電源パターン3bと、ICチップ８の電源端子とを多数本の電気的にボンディングワイヤ10で接続するのに、ICチップ８の電源端子の位置に対応してダイパターン3a及び電源パターン3bを延長して引き出さなくても、電源端子をダイパターン3a及び電源パターン3bに対して自由に接続することができる。
第３図は、本発明半導体装置の第２実施形態を示す平面図である。
この半導体装置は、前記第１の実施形態において、それぞれ別個独立に形成してあったコーナー部レジスト膜6a,6b,6c及び6dの代わりに、これらコーナー部レジスト膜を一体化してリング状レジスト膜6eとしてある。このような構成の半導体装置によっても前記第１実施形態の半導体装置と同様な作用、効果を奏する。
第４図及び第５図は本発明半導体装置の第３実施形態で、第４図は平面図、第５図は第４図のＢ−Ｂ線断面に相当する要部断面図である。この半導体装置は、ダイパターンを主パターン３とボンディングパターン3a、及び主パターン３とボンディングパターン3aを接続する結合パターン3dで形成してある。
ここで、主パターン３はICチップ８の外形よりも小さな外形としてあり、ボンディングパターン3aはICチップ８の搭載される位置の外側周辺に形成してある。そして、この主パターン３とボンディングパターン3aは、結合パターン3dによって電気的に接続されている。この結合パターン3dは、主パターン３から放射状に延長するよう複数本形成されているが、前記熱歪みの集中するICチップ８のコーナー部Ａには位置しないようにしてある。
また、前記ダイパターン3aの外周には、一定の間隔を開けてその周囲を取り囲むように電源パターン3bが設けてある。
レジスト膜は、主パターン３のほぼ中央部と、ICチップ８の各コーナー部Ａと対応する部分に、第１実施形態とほぼ同様の形態でレジスト膜が被着してある。すなわち、各コーナー部にはコーナー部レジスト膜6a,6b,6c,6dがそれぞれ別個独立に被着してあり、主パターン３の中央部にはレジスト膜６が被着してある。これにより、全体としては、主パターン３の一部が露出した状態で、かつ結合パターン3dを形成してある領域がレジスト膜6a,6b,6c,6dによって覆われた状態となっている。
なお、この半導体装置においても、ICチップ８の電源端子と、前記ダイパターン3a及び電源パターン3bとをボンディングワイヤ10で電気的に接続する。
このような構成からなる半導体装置によれば、熱歪みの集中するICチップ８のコーナー部Ａの接着を密着力の比較的高いレジストとダイボンドで行なうとともに、結合パターン3dをコーナー部Ａに位置させないことによって熱収縮率の差に起因する熱歪みの発生をも緩和させている。これにより、ICチップ８のコーナー部Ａの剥離を確実に防止して、半導体装置の信頼性をより高めている。
また、ICチップ８のコーナー部Ａを除いた周辺部は、ダイボンド材９によって直接回路基板１に接着されるので、非常に高い密着力となり、より一層信頼性を向上させる。
さらに、ICチップ８の電源端子とを多数本の電気的にボンディングワイヤ10で接続する場合に、ICチップ８の電源端子の位置に対応してダイパターン3a及び電源パターン3bを延長して引き出さなくても、電源端子をダイパターン3a及び電源パターン3bに対して自由に接続することができる。
第６図は、本発明半導体装置の第４実施形態を示す平面図である。
この半導体装置においては、前記第３の実施形態において、それぞれ別個独立に形成してあったコーナー部レジスト膜6a,6b,6c及び6dの代わりに、これらコーナー部レジスト膜を一体化してリング状レジスト膜6eとしてある。このような構成の半導体装置によっても前記第３実施形態の半導体装置と同様な作用、効果を奏する。
なお、上記説明はBGAの半導体装置について行なったが、本発明は、その他の半導体装置、例えば、ピングリッドアレイ（PGA）の半導体装置についても適用されることは言うまでもない。
産業上の利用可能性
以上のような構成からなる本発明の半導体装置は、各種電子機器に内蔵して用いることができる。
［技術分野］
この発明は、ICチップのコーナー部における密着力を高め、コーナー部に熱歪みが集中してもICコーナー部が剥離したりすることがなく、同時に、ICチップの電源端子の位置に対応してダイパターンを延長して形成することなく、ICチップの電源端子とダイパターンとを自由に接続できるようにした半導体装置に関し、各種の電子機器に用いられる。
［背景技術］
近年、ICチップの高密度搭載に伴い、多数の電極を有する樹脂封止型半導体装置が開発されている。その代表的なものとしては、PGA（ピングリッドアレイ）がある。PGAは回路基板の一方の面にICチップを搭載して樹脂で封止し、他方の面にはICチップと接続した複数のピンを配置した構造をしている。
しかし、このPGAはマザーボードに対して着脱可能であるという利点があるものの、ピンがあるので大型となり小型化が難しいという問題があった。
そこで、このPGAに代わる小型の樹脂封止型半導体装置として、BGA（ボールグリッドアレイ）が開発されている。一般的なBGAの構造を第７図に基づいて説明する。
第７図は、従来のBGAを示す断面図である。
このBGAは、次のようにして製作される。ほぼ四角形で板厚が0.2mm程度のガラスエポキシ樹脂等よりなる上下両面に厚さ18μｍ程度の銅箔張りの樹脂基板１に、複数のスルーホール２を切削ドリル等の手段によりあける。次いで、前記スルーホール２の壁面を含む基板面を洗浄した後、前記樹脂基板１の全表面に無電解メッキ及び電解メッキにより銅メッキ層を形成する。このとき、銅メッキ層は前記スルーホール２内まで施される。
次に、メッキレジストをラミネートし、露光現像してパターンマスクを形成した後、通常の回路基板エッチング液であるCuCl2＋H2O2を用いてパターンエッチングを行なう。
前記樹脂基板１の上面側にはICチップのダイパターン３及びワイヤーボンディング用の接続電極４を形成し、下面側には半田バンプを形成するパット電極５を形成する。なお、前記接続電極４とパット電極５は前記スルーホール２を介して接続されている。
次に、前記樹脂基板１の上下両面の露出している電極の銅メッキ層の表面に、２〜５μｍの程度のNiメッキ層を施す。さらに、Niメッキ層の上に、ボンディングワイヤとの接続性に優れた0.5μｍ程度の金メッキ層31を施す。
次に、所定の部分にソルダーレジスト処理を行なって、レジスト膜６を形成することにより、前記樹脂基板１の下面側に、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜開口部を形成する。これによって、回路基板７が完成される。
次に、この回路基板７上のダイパターン３の前記金メッキ層31の上にICチップ８を接着剤（ダイボンド材）９を用いて直接固着し、かつ、該ICチップ８の電源端子やI/O端子と前記接続電極４とをボンディングワイヤ10で接続する。その後、ICチップ８及びボンディングワイヤ10を熱硬化性の封止樹脂11でトランスファーモールドにより樹脂封止して、前記ICチップ８の遮光と保護を行なう。
また、前記樹脂基板１の下面側に形成されている前記パット電極５には半田ボールを供給し、加熱炉で加熱することにより、半田バンプ12を形成する。この半田バンプ12によって、図示しないマザーボード基板のパターンと導通される。以上によりBGA13が完成される。
しかしながら、前述した半導体装置には次の点で改良の余地がある。すなわち、前記BGA13は、BGA13を構成する樹脂基板１に使用するガラスエポキシ樹脂と、トランスファーモールドの封止樹脂11に使用する熱硬化性樹脂、及びICチップ８を搭載するダイパターン３を構成する銅パターンのそれぞれの線膨張係数が、樹脂基板１のガラスエポキシ樹脂は14ppm/℃、封止樹脂11の熱硬化性樹脂は16ppm/℃、及びダイパターン３を構成する銅パターンは17ppm/℃であって、三者の収縮率が異なる。そのため、第７図に示すBGA13はICチップ８側に反る傾向になる。
第８図は、第７図の各部断面の応力分布図である。第８図によると、樹脂基板１に固着されたICチップ８のコーナー部Ａに熱歪みによる応力が集中し、応力はICチップ８のコーナー部Ａを頂点にして、中央部Ｂ及び樹脂基板１の外周部Ｃに行くに従って次第に分散されることが理解できる。したがって、コーナー部Ａに集中する熱歪みのためにICチップ８の外周周辺部付近において剥離の発生することがある。
ここで、各部材間の密着力は、第９図に示すように、接着する対象物間で異なり、ダイボンド材と金メッキの場合は、特に密着力が低い。すなわち、第７図のBGA13のように、ダイパターン３の上に金メッキ層31を施してある場合には、この部分のダイボンド材との密着力が最も低下する。また、BGA13のパッケージの大きさに対し、ICチップ８の大きさが大きくなるにしたがってこの傾向はさらに大きくなる。
これらの原因によって、第７図のBGA13は、ICチップ８の外周周辺部付近が剥離しやすい。そして、ICチップ８が剥離して動いてしまうと、ボンディングワイヤ10の切れ等が発生する。
なお、USP5077633号において、ポリイミドフィルム等の絶縁材（レジスト）上にダイボンド材によってICを接着搭載する半導体装置が提案されている。この半導体装置の技術を用いれば、第９図に示すように、絶縁材（レジスト）とダイボンド材の密着力の方が金メッキとダイボンド材の密着力より高いことから、ICチップの剥離防止に役立つことが考えられる。
しかしながら、USP5077633号の半導体装置にあっては、ICチップへの電源供給に関する問題点については解決手段が示されていない。すなわち、半導体装置においては、高集積化，高速化に対応して電源を安定供給するため多数の電源供給用のボンディングワイヤが必要となっているが、USP5077633号においては多数の電源供給用ボンディングワイヤの接続態様までは開示されていない。
一方、特開昭60−20524号においては、ICチップの搭載部とリード導体膜配列部との間にICチップを取り囲むようにして電源導体膜を配設し、ICチップ上の多数の電源端子とこの電源導体膜の間をボンディングワイヤで接続する半導体装置が提案されている。この半導体装置によれば、多数本のボンディングワイヤを電源導体膜とICチップの間で自由に接続できるので安定した電源供給が可能となる。
しかしながら、特開昭60−20524号の半導体装置にあっては、上記したICチップの剥離防止についての技術はなんら開示されていない。
近年のように、高信頼性と高密度集積化を同時に要求される半導体装置においては、上記したICチップの剥離防止と電源供給用ボンディングワイヤの自由な接続とは、同時に充たされなければならない絶対的条件となりつつある。しかし、上記のように、従来は、いずれか一方の条件しか充たしておらず、両条件を同時に充たす半導体装置は存在しなかった。
したがって、本発明はICチップの剥離がなく、しかも電源供給用ボンディングワイヤの接続を自由に行なえるようにして、信頼性が高く、かつ、高密度集積を可能ならしめた半導体装置の提供を目的としている。
発明の開示
本発明は、樹脂基板上にICチップを固着するためのダイパターンと、前記ICチップの各電極を接続するための接続電極を形成し、前記ダイパターン上に前記ICチップを搭載して、このICチップを樹脂封止してなる半導体装置において、前記ダイパターンの外形を前記ICチップの外形より大きく形成し、少なくとも前記ICチップのコー ナー部と対応する前記ダイパターン上に、該ダイパター ンの外形よりも小さい外形の絶縁性被膜を被着し、この絶縁性被膜上に前記ICチップをダイボンドするとともに、前記絶縁性被膜の外側周辺に複数の前記ダイパター ンの露出部分を形成し、前記ダイパターンの露出部分の 少なくとも一つと前記ICチップの電源端子とをボンディ ングワイヤによって接続した構成としてある。
これによって、半導体装置を構成する樹脂基板、封止樹脂及びICチップを搭載するダイパターンのそれぞれの線膨張係数の違いに起因してICチップのコーナー部へ熱歪みが集中しても、コーナー部は密着力が高い絶縁性被膜とダイボンド材の接着なので、ICチップのコーナー部が剥離したりすることがなく、半導体装置の信頼性を著しく向上させる。また、ICチップの電源端子の位置に合わせてダイパターンの一部を外側に延出させることが不要で、ダイパターンと電源端子間のボンディングワイヤの接続を自由に行なうことができ、ICチップの高密度集積化，大型化に容易に対応することができる。
【図面の簡単な説明】
第１図は、本発明の第１実施形態を示すBGAパッケージの平面図である。
第２図は、本発明の第１実施形態を示す第１図の要部断面図である。
第３図は、本発明半導体装置の第２実施形態を示す平面図である。
第４図は、本発明半導体装置の第３実施形態を示す平面図である。
第５図は、本発明半導体装置の第３実施形態を示す第４図のＢ−Ｂ線断面に相当する要部断面図である。
第６図は、本発明半導体装置の第４実施形態を示す平面図である。
第７図は、従来のBGAを示す断面図である。
第８図は、第７図の各部断面の応力分布図である。
第９図は、材料と密着力の関係を示す表である。
発明を実施するための最良の形態
本発明を、添付の図面にもとづいて詳細に説明する。
第１図及び第２図は本発明の第１実施形態で、第１図はBGAパッケージの平面図、第２図は第１図の要部断面図である。図において、従来技術と同一部材は同一符号で示す。
この第１実施形態の半導体装置は、前述した第７図に示す従来技術と同様に、樹脂基板１の両面に薄い銅箔が積層されていて、スルーホール２の穴明け加工後、両面銅張りされた樹脂基板１の全表面に無電解銅メッキ及び電解銅メッキにより銅メッキ層を形成する。
次いで、メッキレジストをラミネートし、露光現象してパターンマスクを形成した後、エッチング液を用いてパターンエッチングを行なうことにより上面側にはICチップのダイパターン3,3a及び電源パターン3bとリードパターン４を形成し、下面側には半田バンプを形成するパット電極５を形成する。ここで、ダイパターン3,3aの外形は、ICチップ８の外形よりも大きくなるように形成してある。
なお、樹脂基板１の上面にある前記ダイパターン3,3a（Vdd）、電源パターン3b（Vss）及びリードパターン４は、スルーホール２を介して下面にあるパット電極５と接続されている。
次に、ダイパターン3,3a上の、少なくともICチップ８のコーナー部Ａと対応するコーナー部分、及びその他所定の部分に絶縁性被膜を形成する。絶縁性被膜としては、現像型液状ソルダーレジスト、熱硬化型ソルダーレジスト（ポリイミド系／エポキシ系）あるは接着剤付ポリイミドテープなどを用いることができるが、この実施形態においては、ソルダーレジスト処理により現像型液状ソルダーレジスト膜を形成している。
このようにして、ICチップ８のコーナー部Ａに対応するコーナー部レジスト膜6a,6b,6c,6d及びその他所定の部分にレジスト膜６を被着する。この場合、コーナー部レジスト膜6a,6b,6c,6dの外形は、前記ダイパターン3,3aの外形より小さくし、コーナー部レジスト膜6a,6b,6c,6dの周辺部にダイボンドパターン3,3aを露出させる。
また、樹脂基板１の下面側には、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜６の開口部を形成する。これによって、回路基板７が完成される。
なお、この回路基板７においても、レジスト膜6,6a,6b,6c,6dの被着してないダイパターン部分、及び電源パターン，リードパターンには金メッキ31が施してある。
次に、前記回路基板７の上面側にICチップ８を搭載する。このとき、ICチップ８のコーナー部は、ダイパターン３のコーナー部Ａに被着されているコーナー部レジスト膜6a,6b,6c及び6d上にダイボンド９によって接着される。また、同時にICチップ８の中央部分は、ダイボンド９によって、ダイパターン３に直接接着される。
次に、ICチップ８の電源端子と、前記コーナー部レジスト膜6a,6b,6c及び6dの外側周辺に露出したダイパターン3a、及びダイパターン3aの外方に一定の間隔を開けて取り囲むように形成された電源パターン3bとをそれぞれボンディングワイヤ10でワイヤーボンディングする。同様に、回路基板７の外側周辺部に形成されているリードパターン４とICチップ８のI/O端子とをボンディングワイヤ10でワイヤーボンディングする。
その後、熱硬化性の封止樹脂11でトランスファーモールドにより樹脂封止してICチップ８の遮光と保護を行なう。
また、回路基板７の下面側には、複数の半田付け可能なパット電極５に半田ボールを供給し、加熱炉中で加熱する。これにより、半田バンプ12が形成され、この半田バンプ12によって、図示しないマザーボード基板のパターンと導通される。
以上によりBGA13が完成される。
このような構成からなる半導体装置によると、ICチップ８のコーナー部Ａは、ダイボンド９を介しコーナー部レジスト膜6a,6b,6c,6dに接着されているので、第９図の表に示すように、従来の金メッキ上にダイボンドを介して接着していた場合に比べ、その密着力ははるかに高い。
したがって、樹脂基板１と、この樹脂基板１上にダイパターン３を形成するための銅パターンと、前記ICチップ８を樹脂封止する封止樹脂11の収縮率の差に起因してICチップ８のコーナー部Ａに熱歪みが集中しても、ICチップ８のコーナー部Ａは剥離することがない。また、コーナー部レジスト膜6a,6b,6c及び6dは、その内周側の形状を湾曲形状としてあるので、ダイボンド９の流れが均一となり、気泡の発生を防止することもできる。
さらに、ダイパターン3,3aはICチップ８の外形よりも大きな外形となっており、コーナー部レジスト膜6a,6b,6c,6dは、ICチップの外形より大きいが、ダイパターン3aの外形よりは小さく形成されている。したがって、コーナー部レジスト膜6a,6b,6c,6dの外周に露出したダイパターン3a及び電源パターン3bと、ICチップ８の電源端子とを多数本の電気的にボンディングワイヤ10で接続するのに、ICチップ８の電源端子の位置に対応してダイパターン3a及び電源パターン3bを延長して引き出さなくても、電源端子をダイパターン3a及び電源パターン3bに対して自由に接続することができる。
第３図は、本発明半導体装置の第２実施形態を示す平面図である。
この半導体装置は、前記第１の実施形態において、それぞれ別個独立に形成してあったコーナー部レジスト膜6a,6b,6c及び6dの代わりに、これらコーナー部レジスト膜を一体化してリング状レジスト膜6eとしてある。このような構成の半導体装置によっても前記第１実施形態の半導体装置と同様な作用、効果を奏する。
第４図及び第５図は本発明半導体装置の第３実施形態で、第４図は平面図、第５図は第４図のＢ−Ｂ線断面に相当する要部断面図である。この半導体装置は、ダイパターンを主パターン３とボンディングパターン3a、及び主パターン３とボンディングパターン3aを接続する結合パターン3dで形成してある。
ここで、主パターン３はICチップ８の外形よりも小さな外形としてあり、ボンディングパターン3aはICチップ８の搭載される位置の外側周辺に形成してある。そして、この主パターン３とボンディングパターン3aは、結合パターン3dによって電気的に接続されている。この結合パターン3dは、主パターン３から放射状に延長するよう複数本形成されているが、前記熱歪みの集中するICチップ８のコーナー部Ａには位置しないようにしてある。
また、前記ダイパターン3aの外周には、一定の間隔を開けてその周囲を取り囲むように電源パターン3bが設けてある。
レジスト膜は、主パターン３のほぼ中央部と、ICチップ８の各コーナー部Ａと対応する部分に、第１実施形態とほぼ同様の形態でレジスト膜が被着してある。すなわち、各コーナー部にはコーナー部レジスト膜6a,6b,6c,6dがそれぞれ別個独立に被着してあり、主パターン３の中央部にはレジスト膜６が被着してある。これにより、全体としては、主パターン３の一部が露出した状態で、かつ結合パターン3dを形成してある領域がレジスト膜6a,6b,6c,6dによって覆われた状態となっている。
なお、この半導体装置においても、ICチップ８の電源端子と、前記ダイパターン3a及び電源パターン3bとをボンディングワイヤ10で電気的に接続する。
このような構成からなる半導体装置によれば、熱歪みの集中するICチップ８のコーナー部Ａの接着を密着力の比較的高いレジストとダイボンドで行なうとともに、結合パターン3dをコーナー部Ａに位置させないことによって熱収縮率の差に起因する熱歪みの発生をも緩和させている。これにより、ICチップ８のコーナー部Ａの剥離を確実に防止して、半導体装置の信頼性をより高めている。
また、ICチップ８のコーナー部Ａを除いた周辺部は、ダイボンド材９によって直接回路基板１に接着されるので、非常に高い密着力となり、より一層信頼性を向上させる。
さらに、ICチップ８の電源端子とを多数本の電気的にボンディングワイヤ10で接続する場合に、ICチップ８の電源端子の位置に対応してダイパターン3a及び電源パターン3bを延長して引き出さなくても、電源端子をダイパターン3a及び電源パターン3bに対して自由に接続することができる。
第６図は、本発明半導体装置の第４実施形態を示す平面図である。
この半導体装置においては、前記第３の実施形態において、それぞれ別個独立に形成してあったコーナー部レジスト膜6a,6b,6c及び6dの代わりに、これらコーナー部レジスト膜を一体化してリング状レジスト膜6eとしてある。このような構成の半導体装置によっても前記第３実施形態の半導体装置と同様な作用、効果を奏する。
なお、上記説明はBGAの半導体装置について行なったが、本発明は、その他の半導体装置、例えば、ピングリッドアレイ（PGA）の半導体装置についても適用されることは言うまでもない。
産業上の利用可能性
以上のような構成からなる本発明の半導体装置は、各種電子機器に内蔵して用いることができる。
Claims (4)
- 樹脂基板上にICチップを固着するためのダイパターンと、前記ICチップの各電極を接続するための接続電極を形成し、前記ダイパターン上に前記ICチップを搭載して、このICチップを樹脂封止してなる半導体装置において、
前記ダイパターンの外形を前記ICチップの外形より大きく形成し、
少なくとも前記ICチップのコーナー部と対応する前記ダ イパターン上に、該ダイパターンの外形よりも小さい外 形の絶縁性被膜を被着し、
この絶縁性被膜上に前記ICチップをダイボンドするとともに、
前記絶縁性被膜の外側周辺に複数の前記ダイパターンの 露出部分を形成し、前記ダイパターンの露出部分の少な くとも一つと前記ICチップの電源端子とをボンディング ワイヤによって接続したこと、
を特徴とする半導体装置。 - 前記絶縁性被膜をリング状に形成したことを特徴とする請求項１に記載の半導体装置。
- 前記絶縁性被膜がメッキレジストであり、このメッキレジストで覆われていない電極パターンには、金メッキが施されている請求項１又は２に記載の半導体装置。
- 前記メッキレジストが現像型液状ソルダーレジストである請求項３に記載の半導体装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19150294 | 1994-08-15 | ||
| JP6-191502 | 1994-08-15 | ||
| PCT/JP1995/001622 WO1996005613A1 (fr) | 1994-08-15 | 1995-08-15 | Dispositif semi-conducteur |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002110843A Division JP3672885B2 (ja) | 1994-08-15 | 2002-04-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO1996005613A1 JPWO1996005613A1 (ja) | 1996-12-24 |
| JP3578770B2 true JP3578770B2 (ja) | 2004-10-20 |
Family
ID=16275723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50719796A Expired - Fee Related JP3578770B2 (ja) | 1994-08-15 | 1995-08-15 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5739588A (ja) |
| JP (1) | JP3578770B2 (ja) |
| KR (1) | KR100201924B1 (ja) |
| CN (1) | CN1063579C (ja) |
| TW (1) | TW368745B (ja) |
| WO (1) | WO1996005613A1 (ja) |
Families Citing this family (78)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734545B1 (en) * | 1995-11-29 | 2004-05-11 | Hitachi, Ltd. | BGA type semiconductor device and electronic equipment using the same |
| US6861290B1 (en) | 1995-12-19 | 2005-03-01 | Micron Technology, Inc. | Flip-chip adaptor package for bare die |
| TW571373B (en) | 1996-12-04 | 2004-01-11 | Seiko Epson Corp | Semiconductor device, circuit substrate, and electronic machine |
| TW480636B (en) * | 1996-12-04 | 2002-03-21 | Seiko Epson Corp | Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment |
| JP2975979B2 (ja) * | 1996-12-30 | 1999-11-10 | アナムインダストリアル株式会社 | ボールグリッドアレイ半導体パッケージ用可撓性回路基板 |
| JPH10214917A (ja) * | 1997-01-30 | 1998-08-11 | Sony Corp | 半導体装置及び半導体装置の製造方法並びに配線基板 |
| JP3959697B2 (ja) * | 1997-01-30 | 2007-08-15 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法並びに配線基板 |
| US5786238A (en) * | 1997-02-13 | 1998-07-28 | Generyal Dynamics Information Systems, Inc. | Laminated multilayer substrates |
| JPH1154658A (ja) * | 1997-07-30 | 1999-02-26 | Hitachi Ltd | 半導体装置及びその製造方法並びにフレーム構造体 |
| US6476486B1 (en) * | 1997-10-30 | 2002-11-05 | Agilent Technologies, Inc. | Ball grid array package with supplemental electronic component |
| JP3638771B2 (ja) * | 1997-12-22 | 2005-04-13 | 沖電気工業株式会社 | 半導体装置 |
| US6157085A (en) * | 1998-04-07 | 2000-12-05 | Citizen Watch Co., Ltd. | Semiconductor device for preventing exfoliation from occurring between a semiconductor chip and a resin substrate |
| USRE43112E1 (en) | 1998-05-04 | 2012-01-17 | Round Rock Research, Llc | Stackable ball grid array package |
| US6048755A (en) * | 1998-11-12 | 2000-04-11 | Micron Technology, Inc. | Method for fabricating BGA package using substrate with patterned solder mask open in die attach area |
| DE60023202T2 (de) * | 1999-02-15 | 2006-07-20 | Mitsubishi Gas Chemical Co., Inc. | Leiterplatte für Plastikhalbleitergehäuse |
| DE19921867C2 (de) * | 1999-05-11 | 2001-08-30 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauelements mit mindestens einem verkapselten Chip auf einem Substrat |
| TW437024B (en) * | 2000-01-20 | 2001-05-28 | Advanced Semiconductor Eng | Ball grid array semiconductor package and its substrate |
| JP2003534614A (ja) * | 2000-05-23 | 2003-11-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 曲げまたは捻れに対して保護する手段を有するデータ記憶媒体 |
| US6611053B2 (en) * | 2000-06-08 | 2003-08-26 | Micron Technology, Inc. | Protective structure for bond wires |
| US6930256B1 (en) | 2002-05-01 | 2005-08-16 | Amkor Technology, Inc. | Integrated circuit substrate having laser-embedded conductive patterns and method therefor |
| US7334326B1 (en) | 2001-06-19 | 2008-02-26 | Amkor Technology, Inc. | Method for making an integrated circuit substrate having embedded passive components |
| JP4701563B2 (ja) * | 2001-08-23 | 2011-06-15 | 日本テキサス・インスツルメンツ株式会社 | 半導体チップ搭載基板及びそれを用いた半導体装置 |
| US7399661B2 (en) * | 2002-05-01 | 2008-07-15 | Amkor Technology, Inc. | Method for making an integrated circuit substrate having embedded back-side access conductors and vias |
| US6930257B1 (en) | 2002-05-01 | 2005-08-16 | Amkor Technology, Inc. | Integrated circuit substrate having laminated laser-embedded circuit layers |
| US7548430B1 (en) | 2002-05-01 | 2009-06-16 | Amkor Technology, Inc. | Buildup dielectric and metallization process and semiconductor package |
| US7670962B2 (en) | 2002-05-01 | 2010-03-02 | Amkor Technology, Inc. | Substrate having stiffener fabrication method |
| US7633765B1 (en) | 2004-03-23 | 2009-12-15 | Amkor Technology, Inc. | Semiconductor package including a top-surface metal layer for implementing circuit features |
| US20080043447A1 (en) * | 2002-05-01 | 2008-02-21 | Amkor Technology, Inc. | Semiconductor package having laser-embedded terminals |
| US9691635B1 (en) | 2002-05-01 | 2017-06-27 | Amkor Technology, Inc. | Buildup dielectric layer having metallization pattern semiconductor package fabrication method |
| EP1381259A1 (en) * | 2002-07-11 | 2004-01-14 | Ultratera Corporation | Structure of printed circuit board (PCB) |
| US7132303B2 (en) * | 2003-12-18 | 2006-11-07 | Freescale Semiconductor, Inc. | Stacked semiconductor device assembly and method for forming |
| US11081370B2 (en) | 2004-03-23 | 2021-08-03 | Amkor Technology Singapore Holding Pte. Ltd. | Methods of manufacturing an encapsulated semiconductor device |
| US10811277B2 (en) | 2004-03-23 | 2020-10-20 | Amkor Technology, Inc. | Encapsulated semiconductor package |
| US7145238B1 (en) | 2004-05-05 | 2006-12-05 | Amkor Technology, Inc. | Semiconductor package and substrate having multi-level vias |
| DE102004029584A1 (de) * | 2004-06-18 | 2006-01-12 | Infineon Technologies Ag | Anordnung zur Erhöhung der Zuverlässigkeit von substratbasierten BGA-Packages |
| JP4592413B2 (ja) * | 2004-12-27 | 2010-12-01 | 三洋電機株式会社 | 回路装置 |
| US8826531B1 (en) | 2005-04-05 | 2014-09-09 | Amkor Technology, Inc. | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers |
| JP2007109938A (ja) * | 2005-10-14 | 2007-04-26 | Nec Electronics Corp | 半導体装置 |
| US7589398B1 (en) | 2006-10-04 | 2009-09-15 | Amkor Technology, Inc. | Embedded metal features structure |
| US7550857B1 (en) | 2006-11-16 | 2009-06-23 | Amkor Technology, Inc. | Stacked redistribution layer (RDL) die assembly package |
| US7750250B1 (en) | 2006-12-22 | 2010-07-06 | Amkor Technology, Inc. | Blind via capture pad structure |
| US7752752B1 (en) | 2007-01-09 | 2010-07-13 | Amkor Technology, Inc. | Method of fabricating an embedded circuit pattern |
| US8323771B1 (en) | 2007-08-15 | 2012-12-04 | Amkor Technology, Inc. | Straight conductor blind via capture pad structure and fabrication method |
| US8872329B1 (en) | 2009-01-09 | 2014-10-28 | Amkor Technology, Inc. | Extended landing pad substrate package structure and method |
| US7960827B1 (en) | 2009-04-09 | 2011-06-14 | Amkor Technology, Inc. | Thermal via heat spreader package and method |
| US8623753B1 (en) | 2009-05-28 | 2014-01-07 | Amkor Technology, Inc. | Stackable protruding via package and method |
| US8222538B1 (en) | 2009-06-12 | 2012-07-17 | Amkor Technology, Inc. | Stackable via package and method |
| US8471154B1 (en) | 2009-08-06 | 2013-06-25 | Amkor Technology, Inc. | Stackable variable height via package and method |
| US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
| US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
| US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
| US8536462B1 (en) | 2010-01-22 | 2013-09-17 | Amkor Technology, Inc. | Flex circuit package and method |
| US8300423B1 (en) | 2010-05-25 | 2012-10-30 | Amkor Technology, Inc. | Stackable treated via package and method |
| US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
| US8338229B1 (en) | 2010-07-30 | 2012-12-25 | Amkor Technology, Inc. | Stackable plasma cleaned via package and method |
| US8717775B1 (en) | 2010-08-02 | 2014-05-06 | Amkor Technology, Inc. | Fingerprint sensor package and method |
| US8337657B1 (en) | 2010-10-27 | 2012-12-25 | Amkor Technology, Inc. | Mechanical tape separation package and method |
| US8482134B1 (en) | 2010-11-01 | 2013-07-09 | Amkor Technology, Inc. | Stackable package and method |
| US9748154B1 (en) | 2010-11-04 | 2017-08-29 | Amkor Technology, Inc. | Wafer level fan out semiconductor device and manufacturing method thereof |
| US8525318B1 (en) | 2010-11-10 | 2013-09-03 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
| US8557629B1 (en) | 2010-12-03 | 2013-10-15 | Amkor Technology, Inc. | Semiconductor device having overlapped via apertures |
| US8535961B1 (en) | 2010-12-09 | 2013-09-17 | Amkor Technology, Inc. | Light emitting diode (LED) package and method |
| US9721872B1 (en) | 2011-02-18 | 2017-08-01 | Amkor Technology, Inc. | Methods and structures for increasing the allowable die size in TMV packages |
| US9013011B1 (en) | 2011-03-11 | 2015-04-21 | Amkor Technology, Inc. | Stacked and staggered die MEMS package and method |
| KR101140113B1 (ko) | 2011-04-26 | 2012-04-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 |
| US8653674B1 (en) | 2011-09-15 | 2014-02-18 | Amkor Technology, Inc. | Electronic component package fabrication method and structure |
| US8633598B1 (en) | 2011-09-20 | 2014-01-21 | Amkor Technology, Inc. | Underfill contacting stacking balls package fabrication method and structure |
| US9029962B1 (en) | 2011-10-12 | 2015-05-12 | Amkor Technology, Inc. | Molded cavity substrate MEMS package fabrication method and structure |
| CN102496585A (zh) * | 2011-12-19 | 2012-06-13 | 南通富士通微电子股份有限公司 | 一种新型圆片级封装方法 |
| CN102437065A (zh) * | 2011-12-19 | 2012-05-02 | 南通富士通微电子股份有限公司 | 高可靠芯片级封装方法 |
| US9589815B2 (en) | 2012-11-08 | 2017-03-07 | Nantong Fujitsu Microelectronics Co., Ltd. | Semiconductor IC packaging methods and structures |
| CN102931098B (zh) * | 2012-11-08 | 2015-06-03 | 南通富士通微电子股份有限公司 | 芯片封装方法 |
| US9799592B2 (en) | 2013-11-19 | 2017-10-24 | Amkor Technology, Inc. | Semicondutor device with through-silicon via-less deep wells |
| KR101366461B1 (ko) | 2012-11-20 | 2014-02-26 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| KR101488590B1 (ko) | 2013-03-29 | 2015-01-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| KR101607981B1 (ko) | 2013-11-04 | 2016-03-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지 |
| JP6252412B2 (ja) * | 2014-09-10 | 2017-12-27 | 三菱電機株式会社 | 半導体装置 |
| US9960328B2 (en) | 2016-09-06 | 2018-05-01 | Amkor Technology, Inc. | Semiconductor device and manufacturing method thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06105721B2 (ja) * | 1985-03-25 | 1994-12-21 | 日立超エル・エス・アイエンジニアリング株式会社 | 半導体装置 |
| KR950003907B1 (ko) * | 1992-03-28 | 1995-04-20 | 삼성전자 주식회사 | 반도체 리이드 프레임 |
| US5285352A (en) * | 1992-07-15 | 1994-02-08 | Motorola, Inc. | Pad array semiconductor device with thermal conductor and process for making the same |
| US5397917A (en) * | 1993-04-26 | 1995-03-14 | Motorola, Inc. | Semiconductor package capable of spreading heat |
-
1995
- 1995-08-09 TW TW084108278A patent/TW368745B/zh active
- 1995-08-15 JP JP50719796A patent/JP3578770B2/ja not_active Expired - Fee Related
- 1995-08-15 US US08/624,496 patent/US5739588A/en not_active Expired - Lifetime
- 1995-08-15 WO PCT/JP1995/001622 patent/WO1996005613A1/ja not_active Ceased
- 1995-08-15 CN CN95190765A patent/CN1063579C/zh not_active Expired - Fee Related
- 1995-08-15 KR KR1019960701568A patent/KR100201924B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1132003A (zh) | 1996-09-25 |
| KR960705357A (ko) | 1996-10-09 |
| US5739588A (en) | 1998-04-14 |
| WO1996005613A1 (fr) | 1996-02-22 |
| CN1063579C (zh) | 2001-03-21 |
| TW368745B (en) | 1999-09-01 |
| KR100201924B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3578770B2 (ja) | 半導体装置 | |
| JPWO1996005613A1 (ja) | 半導体装置 | |
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| TWI452661B (zh) | 線路直接連接晶片之封裝結構 | |
| JP3437107B2 (ja) | 樹脂封止型半導体装置 | |
| US6736306B2 (en) | Semiconductor chip package comprising enhanced pads | |
| JP2002026198A (ja) | 半導体装置及びその製造方法 | |
| JP2002190488A (ja) | 半導体装置の製造方法および半導体装置 | |
| US20080174005A1 (en) | Electronic device and method for manufacturing electronic device | |
| US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
| JP2002270717A (ja) | 半導体装置 | |
| TW512503B (en) | Integrated circuit package having partially exposed conductive layer | |
| JPH0883865A (ja) | 樹脂封止型半導体装置 | |
| JPS61137335A (ja) | 半導体装置 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| JP3672885B2 (ja) | 半導体装置 | |
| JPH08288316A (ja) | 半導体装置 | |
| JP2003023243A (ja) | 配線基板 | |
| JP2891426B2 (ja) | 半導体装置 | |
| JP3314142B2 (ja) | 半導体パッケージの製造方法 | |
| KR100533761B1 (ko) | 반도체패키지 | |
| KR100337455B1 (ko) | 반도체패키지 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| KR100218634B1 (ko) | 캐리어 프레임을 갖는 볼 그리드 어레이 반도체 패키지 | |
| KR100218633B1 (ko) | 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040714 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |