JP3579766B2 - 液晶表示装置の駆動方法 - Google Patents
液晶表示装置の駆動方法 Download PDFInfo
- Publication number
- JP3579766B2 JP3579766B2 JP2000156515A JP2000156515A JP3579766B2 JP 3579766 B2 JP3579766 B2 JP 3579766B2 JP 2000156515 A JP2000156515 A JP 2000156515A JP 2000156515 A JP2000156515 A JP 2000156515A JP 3579766 B2 JP3579766 B2 JP 3579766B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- signal
- source signal
- source
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 59
- 238000000034 method Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 22
- 238000010586 diagram Methods 0.000 description 17
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 239000011521 glass Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 241001270131 Agaricus moelleri Species 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0204—Compensation of DC component across the pixels in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0257—Reduction of after-image effects
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＴＦＴ方式の液晶表示装置に関し、とくに液晶の駆動方法に関する。
【０００２】
【従来の技術】
図１に一般的なＴＦＴ方式の液晶表示装置（ＬＣＤ）の構成を示す。ガラス基板６上に、ＴＦＴ素子１、ソース配線２、ゲート配線３、ドレイン４、画素電極５が形成され、ＴＦＴ基板とされている。ガラス基板８上には対向電極７が形成され、対向基板とされている。ＴＦＴ基板と対向基板は平行に配置され、両基板間に液晶が挟持されている。
【０００３】
図２に、図１の一画素について等価回路を示す。
【０００４】
図２中で、９はソース配線２に印加されるソース信号を、１０はゲート配線３に印加されるゲート信号を表わしている。Ｃｇｄはゲート−ドレイン間の結合容量を表わし、Ｃｄｓはソース−ドレイン間の結合容量を、Ｃｌｃは画素電極と対向電極とのあいだに挟持された液晶による結合容量をそれぞれ表わす。Ｃｓは画素の保持特性を向上させ、画質を改善するために形成されている保持容量である。
【０００５】
図３に画素に印加される信号の波形を示す。
【０００６】
ソース信号９は、中心電位ＶＳＯを中央値とする振幅Ｖｓａの交流電圧である。振幅Ｖｓａは、画素に表示させようとする階調に対応している。ゲート信号１０は、１走査期間の間だけＨｉレベルとなり、それ以外の期間はＬｏレベルとなる。１１は画素電極５の電位をあらわす波形である。
【０００７】
まず、図３の奇数フレーム１０１において、ゲート信号１０がＨｉレベルとなると、画素電極５の電位１１はソース信号９のレベルとなる。ここでゲート信号１０がＬｏレベルになると、ゲート−ドレイン間の結合容量Ｃｇｄの影響で、画素電極５の電位１１にΔＶｇｄの電圧降下が生じる。この電圧降下量ΔＶｇｄはフィードスルー電圧と呼ばれ、つぎの式（１）
ΔＶｇｄ＝ΔＶｇ×Ｃｇｄ／（Ｃｌｃ＋Ｃｇｄ＋Ｃｄｓ＋Ｃｓ） 式（１）
で表わされる。ここで、ΔＶｇはゲート信号１０の電圧変化量である。
【０００８】
その後、１フレームの間、画素電極５の電位１１は主として保持容量Ｃｓによって保持される。
【０００９】
引き続く偶数フレーム１０２において、再びゲート信号１０がＨｉレベルになると、画素５の電位１１はソース信号９のレベルとなる。ここでゲート信号１０がＬｏレベルになると、やはりΔＶｇｄの電圧降下が生じる。電圧降下量ΔＶｇｄは、すでに述べたように、式（１）で表わすことができる。
【００１０】
一方、図３における一点鎖線１２は対向電極７の電位を示し、一般にコモン信号と呼ばれる。コモン信号１２の電位は、通常、別途設けられる可変抵抗器などによって調整が可能であり、奇数フレーム１０１で液晶に印加される電圧Ｖoと偶数フレームで液晶に印加される電圧Ｖeの絶対値が等しくなるように設定される。このときのコモン信号の中心電位（以下、単にコモン信号の電位という）を最適Ｖcomと呼ぶ。
【００１１】
一般にＴＦＴ方式のＬＣＤでは、約６０Ｈｚの周波数で正極と負極の書き込みをおこなっている。したがって、奇数フレームで液晶に印加される電圧Ｖｏと偶数フレームで液晶に印加される電圧電圧Ｖｅの絶対値が等しくない場合には、フリッカと呼ばれる約３０Ｈｚのちらつきが観測される。
【００１２】
さらに、電圧Ｖｏと電圧Ｖｅの絶対値が等しく設定されていない場合には、液晶に印加される交流電圧の大きさが、正極性と負極性で等しくなくなり、結果としてＤＣ電圧が印加されることになる。このとき図４に示すように、液晶層に印加されたＤＣ電圧によって、電荷が各電極方向へ移動する。
【００１３】
これは、ＬＣＤにおいて同一の画像を長時間にわたって表示させた後、他の画像を表示させた時に、残留ＤＣが生じて前の画像が残像として残る「ヤキツキ」現象を引き起こす。
【００１４】
したがって、この「ヤキツキ」を防ぐために、コモン信号１２の電位は、画素電極５の電位１１の中心電位に一致するように調整されている。
【００１５】
しかしながら、式（１）の成分のうち、液晶による結合容量Ｃｌｃは、印加電圧に対する依存性を有している。図５に、液晶への印加電圧と液晶による結合容量Ｃｌｃとの関係を示した。横軸に、液晶への印加電圧としてソース信号９の振幅Ｖｓａをとり、縦軸に液晶による結合容量Ｃｌｃの大きさを表わした。液晶に印加する電圧、つまり表示させる画像の階調によって、液晶による結合容量Ｃｌｃの値は異なる。
【００１６】
したがって式（１）で表わされるフィードスルー電圧ΔＶｇｄは、つねに一定ではなく、ソース信号９の振幅Ｖｓａ、つまり表示させる画像の階調によって図６に示すように変化する。
【００１７】
図６を見ればわかるとおり、ソース信号９の振幅Ｖｓａが大きい、つまり黒色に近い階調を表示する場合には、フィードスルー電圧ΔＶｇｄは小さい。ソース信号９の振幅Ｖｓａが小さい、つまり白色に近い階調を表示する場合には、フィードスルー電圧ΔＶｇｄは大きい。
【００１８】
したがって、奇数フレームにて液晶に印加される電圧Ｖｏと偶数フレームにて液晶に印加される電圧Ｖｅの絶対値を等しくするためには、フィードスルー電圧ΔＶｇｄの大きい白表示時は、コモン信号１２の電位を低めに、フィードスルー電圧ΔＶｇｄの小さい黒表示時は、コモン信号１２の電位を高めにする必要がある。この関係を図７に示した。
【００１９】
図７において、横軸はソース信号９の振幅Ｖｓａ、つまり表示させる画像の階調、縦軸は最適なコモン信号の電位Ｖｃｏｍを表わしている。図７からわかるように、各階調ごとに最適なコモン信号の電位Ｖｃｏｍは異なっている。しかしながら、コモン信号１２が印加される対向電極７は、画面の全領域にわたって共通である。したがって、画面内に異なる階調を表示させた場合には、最適なコモン信号の電位Ｖｃｏｍとならない画素が必ず存在し、ＤＣ電圧が加わって「ヤキツキ」が生じていた。
【００２０】
そこで、階調によって異なるフィードスルー電圧ΔＶｇｄを補償するため、オフセット補償駆動法が用いられている。
【００２１】
図８および図９を用いて、オフセット補償駆動法の原理を説明する。すでに述べたように、ソース信号９の振幅Ｖｓａが小さい場合には、フィードスルー電圧ΔＶｇｄは大きい。そこで、図８に示すように、ソース信号９の中心電位Ｖｓｏを、高めに設定する。一方、ソース信号９の振幅Ｖｓａが大きい場合には、フィードスルー電圧ΔＶｇｄは小さい。したがって、ソース信号９の中心電位Ｖｓｏは、低めでよい。
【００２２】
ソース信号９の中心電位Ｖｓｏを図８に示すように設定することにより、奇数フレームにて液晶に印加される電圧Ｖｏと偶数フレームにて液晶に印加される電圧Ｖｅの絶対値を等しくするためのコモン信号の電位Ｖｃｏｍは、図９に示すようにすべての階調にわたってほぼ等しくなる。したがって、対向電極７に印加するコモン信号１２の電位を、図９の電位Ｖｃｏｍと一致させることにより、画面内の各領域に異なる階調を表示させた場合でも、ＤＣ電圧が印加される画素はなく、「ヤキツキ」が生じることはない。
【００２３】
【発明が解決しようとする課題】
オフセット補償駆動方式を用いる場合、オフセット補償値は、画面上のある位置を選択し、その位置で各階調、つまりソース信号９の各振幅Ｖｓａごとに、最適な中心電位Ｖｓｏを求めて設定される。
【００２４】
しかしながら、ソース信号９の各振幅Ｖｓａに対して最適な中心電位Ｖｓｏは、画面内の位置によって異なる。これは、つぎの理由によるものと考えられる。
【００２５】
（１）ゲート信号１０の波形が、画面内の位置によって異なる。ゲート信号の入力部の近傍では、ゲート信号１０は立ち上がり、立ち下りが急峻で理想的な矩形波に近い信号波形であるが、ゲート信号入力部からの距離が大きくなると、立ち上がり、立ち下りが「なまった」信号波形となる。したがって、ゲート信号入力部からはなれた位置では、式（１）におけるΔＶｇの値が見かけ上小さくなる。ゆえに、フィードスルー電圧ΔＶｇｄも画面内の各位置において異なってくる。
【００２６】
（２）一般に、保持容量Ｃｓは画面内の位置によって分布をもっている。したがって、式（１）で表わされるフィードスルー電圧ΔＶｇｄも、画面内の各位置で異なる。
【００２７】
（３）液晶の特性が、画面内のすべてにわたって均一ではない。このため、液晶による結合容量Ｃｌｃも画面内の位置によって分布をもち、したがって式（１）で表わされるフィードスルー電圧ΔＶｇｄも、画面内の各位置で異なる。
【００２８】
以上のような理由から、ソース信号９の各振幅Ｖｓａに対して最適な中心電位Ｖｓｏ、つまりオフセット補償値は、画面内の位置によって異なる。したがって、従来技術のように、画面内のある位置でオフセット補償値を設定しても、他の位置ではその設定値が最適ではないため、「ヤキツキ」が発生する。
【００２９】
【課題を解決するための手段】
本発明の発明者は、様々なＬＣＤについて、この「ヤキツキ」現象を研究し、以下の結論を得た。
【００３０】
ソース信号の振幅の大きい階調では、ソース信号の中心電位を、ゲート信号によって誘起される電位の低下を補償するように設定し、
ソース信号の振幅の小さい階調においては、
ソース信号の中心電位を、前記ゲート信号によって誘起される電位の低下を補償するソース信号の中心電位よりも、高い電位に設定し、かつ、
前記ソース信号の振幅の大きい階調からソース信号の振幅の小さい階調までのすべての階調で、
前記コモン信号の中心電位を、前記ソース信号の振幅の大きい階調で設定された前記ソース信号の中心電位とほぼ等しく設定する
ことによって「ヤキツキ」を軽減でき、フリッカも見られない。
【００３１】
また、ゲート信号によって誘起される電位の低下がもっとも大きい画素について、
すべての階調において、ゲート信号によって誘起される電位の低下が補償されるように、コモン信号の電位およびソース信号の中心電位を設定することにより、
その他の画素においては、
ソース信号の振幅の小さい階調において、
ソース信号の中心電位が、前記ゲート信号によって誘起される電位の低下を補償するソース信号の中心電位よりも、高い電位となり、
結果として、画面の広い範囲にわたって「ヤキツキ」を軽減できる。
【００３２】
さらに、前記ゲート信号によって誘起される電位の低下がもっとも大きい画素について、
ソース信号の振幅の小さい階調において、
ソース信号の中心電位を、前記最適なコモン信号の中心電位がソース信号の振幅の大きい階調における最適なコモン信号の中心電位よりも高い値になるように、設定することにより、
その他の画素においては、
ソース信号の振幅の小さい階調において、
ソース信号の中心電位が、前記ゲート信号によって誘起される電位の低下を補償するソース信号の中心電位よりも、高い電位となり、
結果として、画面内の広い範囲にわたって「ヤキツキ」を軽減できる。
【００３３】
さらに、従来技術に示されている、すべての階調において、ゲート信号によって誘起される電位の低下が補償されるような、コモン信号の電位とソース信号の中心電位との組み合わせに比べ、
コモン信号の電位を低い値に設定することにより、
ソース信号の振幅の小さい階調における「ヤキツキ」を低減できるばかりか、ソース信号の振幅の大きい階調でも、「ヤキツキ」が悪化しない。
【００３４】
さらに、従来の技術に示されている、すべての階調において、ゲート信号によって誘起される電位の低下が補償されるような、コモン信号の電位とソース信号の中心電位との組み合わせに比べ、
コモン信号の電位を低い値に設定し、
かつ、ソース信号の振幅の小さい階調において、ソース信号の中心電位を、前記低い値に設定されたコモン信号の中心電位よりも高い値になるように、設定することにより、
ソース信号の振幅の小さい階調における「ヤキツキ」低減効果をさらに向上させることができる。
【００３５】
さらに、従来の技術に示されている、すべての階調において、ゲート信号によって誘起される電位の低下が補償されるような、コモン信号の電位とソース信号の中心電位との組み合わせに比べ、
ソース信号の振幅の小さい階調とソース信号の振幅の大きい階調とのあいだの階調における前記最適なコモン信号の中心電位よりも、ソース信号の振幅の大きい階調およびソース信号の振幅の小さい階調における前記最適なコモン信号の中心電位が高くなるように、ソース信号の振幅の大きい階調およびソース信号の振幅の小さい階調におけるソース信号の中心電位を設定することにより
「ヤキツキ」現象が低減されると同時に、画面のちらつき（フリッカ）やショットムラなどの表示不良が生じない。
【００３６】
【発明の実施の形態】
以下に本発明の実施の形態を説明する。
【００３７】
実施の形態１
本発明の実施の形態１を、図１０を用いて説明する。
【００３８】
すでに述べたとおり、従来の技術では図８に示したように、フィードスルー電圧ΔＶｇｄが、ソース信号９の振幅Ｖｓａが小さい白表示時には大きく、ソース信号９の振幅Ｖｓａが大きい黒表示時には小さくなることを考慮して、ソース信号９の中心電位Ｖｓｏを設定している。
【００３９】
これにより、図９に示したように、各階調について最適なコモン信号の電位Ｖｃｏｍがほぼ同じ値となり、一枚の対向電極で各階調に対して最適なコモン信号の電位Ｖｃｏｍを供給することができる。
【００４０】
しかし、本実施の形態では、図１０（ｂ）に曲線Ｓで示したように、ソース信号９の振幅Ｖｓａが小さい領域で、ソース信号９の中心電位Ｖｓｏを、図中の一点鎖線Ｐで示した従来技術の設定よりも、さらに高く設定する。このとき各階調に対して最適なコモン信号の電位Ｖｃｏｍは、図１０（ａ）に示すとおりになり、一枚の対向電極で各階調に対して最適なコモン信号の電位Ｖｃｏｍを供給することはできない。そこで図１０（ａ）の一点鎖線Ｃ１に示すように、ソース信号９の振幅Ｖｓａの大きい領域、つまり黒表示の領域での最適なコモン信号の電位Ｖｃｏｍにあわせて、コモン信号１２の電位を設定する。
【００４１】
従来技術の考え方では、本実施の形態の設定では、白表示の領域での「ヤキツキ」およびフリッカが顕著になり実用的でないと考えられていた。しかし本発明の発明者は、実際には本実施の形態の設定により、「ヤキツキ」現象が軽減できることを発見した。
【００４２】
この理由としては、ＬＣＤの構成が対称形でないことがあげられる。たとえば、画素電極５と対向電極７は形状が異なるし、対向する両基板の表面に設けられた保護膜の膜厚や膜質も異なる。このため、電荷の各電極方向への移動の様相が異なり、残留ＤＣの発生が液晶に印加される電圧の極性に依存していると考えられる。
【００４３】
また、液晶の電圧―階調特性は図１７に示すようになっており、白あるいは黒に近い領域では、印加電圧が変化しても階調はほとんど変化しない。したがって、本実施の形態の設定とすることにより、奇数フレームで液晶に印加される電圧Ｖｏと偶数フレームで液晶に印加される電圧Ｖｅが多少異なったとしても、フリッカはほとんど気にならない。
【００４４】
実施の形態２
本発明の実施の形態２を、図１１を用いて説明する。
【００４５】
本実施の形態では、画面内でもっともフィードスルー電圧ΔＶｇｄの大きい位置において、各階調に対し最適なコモン信号の電位Ｖｃｏｍがほぼ一定、つまり図１１（ａ）の状態となるようにソース信号の中心電位Ｖｓｏを設定する。このとき、画面内の他の位置においては、各階調に対して最適なコモン信号の電位Ｖｃｏｍは図１１（ｂ）に示すような値となる。
【００４６】
したがって、実施の形態１で述べた理由により、画面内の広い領域でヤキツキのない表示を得ることができる。
【００４７】
フィードスルー電圧ΔＶｇｄの大きい位置は、一般的にはゲート信号の入力部に近い位置であるが、フリッカが観測されなくなるときのコモン信号の電位がもっとも低い位置として、実験的に求めることができる。
【００４８】
実施の形態３
本発明の実施の形態３を、図１２を用いて説明する。
【００４９】
本実施の形態では、画面内でもっともフィードスルー電圧ΔＶｇｄの大きい位置において、図１２（ａ）に示すように、ソース信号９の振幅Ｖｓａの大きい領域については最適なコモン信号の電位Ｖｃｏｍがほぼ一定になるように設定し、ソース信号９の振幅Ｖｓａの小さい領域については最適なコモン信号の電位Ｖｃｏｍが、ソース信号９の振幅Ｖｓａの大きい領域についての最適なコモン信号の電位Ｖｃｏｍよりも大きくなるように、ソース信号９の中心電位Ｖｓｏを設定する。
【００５０】
このとき、画面内の他の位置においては、図１２（ｂ）に示すような、ソース信号９の振幅Ｖｓａと最適なコモン信号の電位Ｖｃｏｍとの関係が得られる。
【００５１】
したがって、実施の形態１で述べた理由により、画面内の広い領域でヤキツキのない表示を得ることができる。
【００５２】
すでに説明した通り、フィードスルー電圧ΔＶｇｄの大きい位置は、一般的にはゲート信号の入力部に近い位置であるが、フリッカが観測されなくなるときのコモン信号の電位がもっとも低い位置として、実験的に求めることができる。
【００５３】
実施の形態４
本発明の実施の形態４を、図１３を用いて説明する。
【００５４】
本実施の形態では、各階調にわたって最適なコモン信号の電位Ｖｃｏｍがほぼ一定になるようにオフセット補償、つまりソース信号９の中心電位Ｖｓｏの設定をおこなう。
【００５５】
従来の技術では、コモン信号の電位をこの最適なコモン信号の電位Ｖｃｏｍに一致させていた。しかし、本実施の形態では、コモン信号の電位を図中Ｃ２に示したように、この最適なコモン信号の電位Ｖｃｏｍに対し低い値に設定する。
【００５６】
従来の技術の考え方では、本実施の形態の設定では、全階調にわたってヤキツキおよびフリッカが生じかねず、実用的ではないとされていた。
【００５７】
しかし実際には、本実施の形態の設定により、ソース信号９の振幅Ｖｓａの小さい領域、つまり白表示の領域でのヤキツキ現象を軽減することができ、フリッカも気にならないことはすでに説明した。
【００５８】
さらに本発明の発明者は、本実施の形態の設定でも、ソース信号９の振幅Ｖｓａの大きい領域、つまり黒表示の領域でのヤキツキが悪化しないことを発見した。
【００５９】
なお、本実施の形態では、各階調にわたって最適なコモン信号の電位Ｖｃｏｍがほぼ一定になるようにオフセット補償、つまりソース信号９の中心電位Ｖｓｏの設定をおこなっているが、図１４に示すようにソース信号９の振幅Ｖｓａの小さい領域、つまり白表示の領域で、最適なコモン信号の電位Ｖｃｏｍが高くなるようにソース信号９の中心電位Ｖｓｏを設定してもよい。
【００６０】
ソース信号９の振幅Ｖｓａの小さい領域でのヤキツキ現象をさらに軽減することができる。
【００６１】
実施の形態５
本発明の実施の形態５を、図１５を用いて説明する。
【００６２】
本実施の形態では、中間の階調での最適なコモン信号の電位Ｖｃｏｍに対し、ソース信号９の振幅Ｖｓａの大きい領域およびソース信号９の振幅Ｖｓａの小さい領域での最適なコモン信号の電位Ｖｃｏｍが、大きくなるように設定した。
【００６３】
そしてコモン信号の電位は、中間の階調での最適なコモン信号の電位Ｖｃｏｍ、つまり図中の一点鎖線Ｃ３に設定した。
【００６４】
本実施の形態では、ソース信号９の振幅Ｖｓａの大きい領域およびソース信号９の振幅Ｖｓａの小さい領域での最適なコモン信号の電位Ｖｃｏｍが、コモン信号の電位Ｃ３よりも大きくなるようにしている。したがって、実施の形態４．と同様の理由により、ヤキツキが低減される。
【００６５】
さらに、本実施の形態では、中間の階調領域での最適なコモン信号の電位Ｖｃｏｍをコモン信号の電位Ｃ３とほぼ一致させているため、画面のちらつき（フリッカ）やショットムラなどの表示不良は発生しない。
【００６６】
実施の形態６
本発明を適用した設定の具体例を、図１６により説明する。
【００６７】
試作したＬＣＤについて、オフセット補償値を図１６（ｂ）のように設定した。ソース信号の振幅Ｖｓａが小さくなるとともに、ソース信号の中心電位Ｖｓｏが高くなるように設定したが、とくにソース信号の振幅Ｖｓａが１．０〜１．２Ｖである領域で、ソース信号の中心電位Ｖｓｏをさらに高く設定した。
【００６８】
このように設定したＬＣＤについて、フィードスルー電圧ΔＶｇｄのもっとも大きい位置を実験的に求め、その位置において、各ソース信号の振幅Ｖｓａについて最適なコモン信号の電位Ｖｃｏｍを測定したところ、図１６（ａ）のようになっていた。ソース信号の振幅Ｖｓａが１．２〜２．５Ｖの領域では、最適なコモン信号の電位Ｖｃｏｍは１．０Ｖで一定であり、ソース信号の振幅Ｖｓａが１．０Ｖのときの最適なコモン信号の電位Ｖｃｏｍは１．２Ｖであった。
【００６９】
そこで、対向電極に印加するコモン信号の電位を１．０Ｖに設定し、ＬＣＤの全面に白色を表示させたが、フリッカは観測されなかった。
【００７０】
つぎに、ＬＣＤの全面に市松模様を長時間表示させたが、ヤキツキは生じなかった。
【００７１】
なお、以上述べてきた本発明の詳細な説明および図面においては、コモン信号がＤＣ電位である場合が示されているが、ＬＣＤの駆動方式によっては１走査ラインごとに極性を反転させる交流信号の場合にも、本発明を適用することができる。
【００７２】
【発明の効果】
本発明によれば、長時間同一の画像を表示した場合でもヤキツキ現象が生じず、フリッカの発生もないため、画質の優れた液晶表示装置を得ることができる。
【図面の簡単な説明】
【図１】ＴＦＴ方式の液晶表示装置の構成を示した図である。
【図２】画素の等価回路をあらわす図である。
【図３】画素に印加される信号の波形を示した図である。
【図４】ヤキツキ現象の原理を説明する図である。
【図５】液晶に印加される電圧と、液晶による結合容量Ｃｌｃとの関係を示した図である。
【図６】ソース信号９の振幅Ｖｓａと、フィードスルー電圧ΔＶｇｄとの関係を示した図である。
【図７】オフセット補償をおこなわない場合の、各ソース信号９の振幅Ｖｓａに対して最適なコモン信号の電位Ｖｃｏｍを示した図である。
【図８】オフセット補償の原理を説明した図である。
【図９】オフセット補償をおこなった場合について、各ソース信号９の振幅Ｖｓａに対して最適なコモン信号の電位Ｖｃｏｍを示した図である。
【図１０】本発明の実施の形態１による設定を説明した図である。
【図１１】本発明の実施の形態２による設定を説明した図である。
【図１２】本発明の実施の形態３による設定を説明した図である。
【図１３】本発明の実施の形態４による設定を説明した図である。
【図１４】本発明の実施の形態４による設定を説明した図である。
【図１５】本発明の実施の形態５による設定を説明した図である。
【図１６】本発明の具体的な設定を説明した図である。
【図１７】液晶に印加する電圧と表示される階調との関係を示した図である。
【符号の説明】
１ ＴＦＴ素子
２ ソース配線
３ ゲート配線
４ ドレイン
５ 画素電極
６ ガラス基板
７ 対向電極
８ ガラス基板
９ ソース信号
１０ ゲート信号
１１ 画素電極５の電位
１２ コモン信号
【発明の属する技術分野】
本発明は、ＴＦＴ方式の液晶表示装置に関し、とくに液晶の駆動方法に関する。
【０００２】
【従来の技術】
図１に一般的なＴＦＴ方式の液晶表示装置（ＬＣＤ）の構成を示す。ガラス基板６上に、ＴＦＴ素子１、ソース配線２、ゲート配線３、ドレイン４、画素電極５が形成され、ＴＦＴ基板とされている。ガラス基板８上には対向電極７が形成され、対向基板とされている。ＴＦＴ基板と対向基板は平行に配置され、両基板間に液晶が挟持されている。
【０００３】
図２に、図１の一画素について等価回路を示す。
【０００４】
図２中で、９はソース配線２に印加されるソース信号を、１０はゲート配線３に印加されるゲート信号を表わしている。Ｃｇｄはゲート−ドレイン間の結合容量を表わし、Ｃｄｓはソース−ドレイン間の結合容量を、Ｃｌｃは画素電極と対向電極とのあいだに挟持された液晶による結合容量をそれぞれ表わす。Ｃｓは画素の保持特性を向上させ、画質を改善するために形成されている保持容量である。
【０００５】
図３に画素に印加される信号の波形を示す。
【０００６】
ソース信号９は、中心電位ＶＳＯを中央値とする振幅Ｖｓａの交流電圧である。振幅Ｖｓａは、画素に表示させようとする階調に対応している。ゲート信号１０は、１走査期間の間だけＨｉレベルとなり、それ以外の期間はＬｏレベルとなる。１１は画素電極５の電位をあらわす波形である。
【０００７】
まず、図３の奇数フレーム１０１において、ゲート信号１０がＨｉレベルとなると、画素電極５の電位１１はソース信号９のレベルとなる。ここでゲート信号１０がＬｏレベルになると、ゲート−ドレイン間の結合容量Ｃｇｄの影響で、画素電極５の電位１１にΔＶｇｄの電圧降下が生じる。この電圧降下量ΔＶｇｄはフィードスルー電圧と呼ばれ、つぎの式（１）
ΔＶｇｄ＝ΔＶｇ×Ｃｇｄ／（Ｃｌｃ＋Ｃｇｄ＋Ｃｄｓ＋Ｃｓ） 式（１）
で表わされる。ここで、ΔＶｇはゲート信号１０の電圧変化量である。
【０００８】
その後、１フレームの間、画素電極５の電位１１は主として保持容量Ｃｓによって保持される。
【０００９】
引き続く偶数フレーム１０２において、再びゲート信号１０がＨｉレベルになると、画素５の電位１１はソース信号９のレベルとなる。ここでゲート信号１０がＬｏレベルになると、やはりΔＶｇｄの電圧降下が生じる。電圧降下量ΔＶｇｄは、すでに述べたように、式（１）で表わすことができる。
【００１０】
一方、図３における一点鎖線１２は対向電極７の電位を示し、一般にコモン信号と呼ばれる。コモン信号１２の電位は、通常、別途設けられる可変抵抗器などによって調整が可能であり、奇数フレーム１０１で液晶に印加される電圧Ｖoと偶数フレームで液晶に印加される電圧Ｖeの絶対値が等しくなるように設定される。このときのコモン信号の中心電位（以下、単にコモン信号の電位という）を最適Ｖcomと呼ぶ。
【００１１】
一般にＴＦＴ方式のＬＣＤでは、約６０Ｈｚの周波数で正極と負極の書き込みをおこなっている。したがって、奇数フレームで液晶に印加される電圧Ｖｏと偶数フレームで液晶に印加される電圧電圧Ｖｅの絶対値が等しくない場合には、フリッカと呼ばれる約３０Ｈｚのちらつきが観測される。
【００１２】
さらに、電圧Ｖｏと電圧Ｖｅの絶対値が等しく設定されていない場合には、液晶に印加される交流電圧の大きさが、正極性と負極性で等しくなくなり、結果としてＤＣ電圧が印加されることになる。このとき図４に示すように、液晶層に印加されたＤＣ電圧によって、電荷が各電極方向へ移動する。
【００１３】
これは、ＬＣＤにおいて同一の画像を長時間にわたって表示させた後、他の画像を表示させた時に、残留ＤＣが生じて前の画像が残像として残る「ヤキツキ」現象を引き起こす。
【００１４】
したがって、この「ヤキツキ」を防ぐために、コモン信号１２の電位は、画素電極５の電位１１の中心電位に一致するように調整されている。
【００１５】
しかしながら、式（１）の成分のうち、液晶による結合容量Ｃｌｃは、印加電圧に対する依存性を有している。図５に、液晶への印加電圧と液晶による結合容量Ｃｌｃとの関係を示した。横軸に、液晶への印加電圧としてソース信号９の振幅Ｖｓａをとり、縦軸に液晶による結合容量Ｃｌｃの大きさを表わした。液晶に印加する電圧、つまり表示させる画像の階調によって、液晶による結合容量Ｃｌｃの値は異なる。
【００１６】
したがって式（１）で表わされるフィードスルー電圧ΔＶｇｄは、つねに一定ではなく、ソース信号９の振幅Ｖｓａ、つまり表示させる画像の階調によって図６に示すように変化する。
【００１７】
図６を見ればわかるとおり、ソース信号９の振幅Ｖｓａが大きい、つまり黒色に近い階調を表示する場合には、フィードスルー電圧ΔＶｇｄは小さい。ソース信号９の振幅Ｖｓａが小さい、つまり白色に近い階調を表示する場合には、フィードスルー電圧ΔＶｇｄは大きい。
【００１８】
したがって、奇数フレームにて液晶に印加される電圧Ｖｏと偶数フレームにて液晶に印加される電圧Ｖｅの絶対値を等しくするためには、フィードスルー電圧ΔＶｇｄの大きい白表示時は、コモン信号１２の電位を低めに、フィードスルー電圧ΔＶｇｄの小さい黒表示時は、コモン信号１２の電位を高めにする必要がある。この関係を図７に示した。
【００１９】
図７において、横軸はソース信号９の振幅Ｖｓａ、つまり表示させる画像の階調、縦軸は最適なコモン信号の電位Ｖｃｏｍを表わしている。図７からわかるように、各階調ごとに最適なコモン信号の電位Ｖｃｏｍは異なっている。しかしながら、コモン信号１２が印加される対向電極７は、画面の全領域にわたって共通である。したがって、画面内に異なる階調を表示させた場合には、最適なコモン信号の電位Ｖｃｏｍとならない画素が必ず存在し、ＤＣ電圧が加わって「ヤキツキ」が生じていた。
【００２０】
そこで、階調によって異なるフィードスルー電圧ΔＶｇｄを補償するため、オフセット補償駆動法が用いられている。
【００２１】
図８および図９を用いて、オフセット補償駆動法の原理を説明する。すでに述べたように、ソース信号９の振幅Ｖｓａが小さい場合には、フィードスルー電圧ΔＶｇｄは大きい。そこで、図８に示すように、ソース信号９の中心電位Ｖｓｏを、高めに設定する。一方、ソース信号９の振幅Ｖｓａが大きい場合には、フィードスルー電圧ΔＶｇｄは小さい。したがって、ソース信号９の中心電位Ｖｓｏは、低めでよい。
【００２２】
ソース信号９の中心電位Ｖｓｏを図８に示すように設定することにより、奇数フレームにて液晶に印加される電圧Ｖｏと偶数フレームにて液晶に印加される電圧Ｖｅの絶対値を等しくするためのコモン信号の電位Ｖｃｏｍは、図９に示すようにすべての階調にわたってほぼ等しくなる。したがって、対向電極７に印加するコモン信号１２の電位を、図９の電位Ｖｃｏｍと一致させることにより、画面内の各領域に異なる階調を表示させた場合でも、ＤＣ電圧が印加される画素はなく、「ヤキツキ」が生じることはない。
【００２３】
【発明が解決しようとする課題】
オフセット補償駆動方式を用いる場合、オフセット補償値は、画面上のある位置を選択し、その位置で各階調、つまりソース信号９の各振幅Ｖｓａごとに、最適な中心電位Ｖｓｏを求めて設定される。
【００２４】
しかしながら、ソース信号９の各振幅Ｖｓａに対して最適な中心電位Ｖｓｏは、画面内の位置によって異なる。これは、つぎの理由によるものと考えられる。
【００２５】
（１）ゲート信号１０の波形が、画面内の位置によって異なる。ゲート信号の入力部の近傍では、ゲート信号１０は立ち上がり、立ち下りが急峻で理想的な矩形波に近い信号波形であるが、ゲート信号入力部からの距離が大きくなると、立ち上がり、立ち下りが「なまった」信号波形となる。したがって、ゲート信号入力部からはなれた位置では、式（１）におけるΔＶｇの値が見かけ上小さくなる。ゆえに、フィードスルー電圧ΔＶｇｄも画面内の各位置において異なってくる。
【００２６】
（２）一般に、保持容量Ｃｓは画面内の位置によって分布をもっている。したがって、式（１）で表わされるフィードスルー電圧ΔＶｇｄも、画面内の各位置で異なる。
【００２７】
（３）液晶の特性が、画面内のすべてにわたって均一ではない。このため、液晶による結合容量Ｃｌｃも画面内の位置によって分布をもち、したがって式（１）で表わされるフィードスルー電圧ΔＶｇｄも、画面内の各位置で異なる。
【００２８】
以上のような理由から、ソース信号９の各振幅Ｖｓａに対して最適な中心電位Ｖｓｏ、つまりオフセット補償値は、画面内の位置によって異なる。したがって、従来技術のように、画面内のある位置でオフセット補償値を設定しても、他の位置ではその設定値が最適ではないため、「ヤキツキ」が発生する。
【００２９】
【課題を解決するための手段】
本発明の発明者は、様々なＬＣＤについて、この「ヤキツキ」現象を研究し、以下の結論を得た。
【００３０】
ソース信号の振幅の大きい階調では、ソース信号の中心電位を、ゲート信号によって誘起される電位の低下を補償するように設定し、
ソース信号の振幅の小さい階調においては、
ソース信号の中心電位を、前記ゲート信号によって誘起される電位の低下を補償するソース信号の中心電位よりも、高い電位に設定し、かつ、
前記ソース信号の振幅の大きい階調からソース信号の振幅の小さい階調までのすべての階調で、
前記コモン信号の中心電位を、前記ソース信号の振幅の大きい階調で設定された前記ソース信号の中心電位とほぼ等しく設定する
ことによって「ヤキツキ」を軽減でき、フリッカも見られない。
【００３１】
また、ゲート信号によって誘起される電位の低下がもっとも大きい画素について、
すべての階調において、ゲート信号によって誘起される電位の低下が補償されるように、コモン信号の電位およびソース信号の中心電位を設定することにより、
その他の画素においては、
ソース信号の振幅の小さい階調において、
ソース信号の中心電位が、前記ゲート信号によって誘起される電位の低下を補償するソース信号の中心電位よりも、高い電位となり、
結果として、画面の広い範囲にわたって「ヤキツキ」を軽減できる。
【００３２】
さらに、前記ゲート信号によって誘起される電位の低下がもっとも大きい画素について、
ソース信号の振幅の小さい階調において、
ソース信号の中心電位を、前記最適なコモン信号の中心電位がソース信号の振幅の大きい階調における最適なコモン信号の中心電位よりも高い値になるように、設定することにより、
その他の画素においては、
ソース信号の振幅の小さい階調において、
ソース信号の中心電位が、前記ゲート信号によって誘起される電位の低下を補償するソース信号の中心電位よりも、高い電位となり、
結果として、画面内の広い範囲にわたって「ヤキツキ」を軽減できる。
【００３３】
さらに、従来技術に示されている、すべての階調において、ゲート信号によって誘起される電位の低下が補償されるような、コモン信号の電位とソース信号の中心電位との組み合わせに比べ、
コモン信号の電位を低い値に設定することにより、
ソース信号の振幅の小さい階調における「ヤキツキ」を低減できるばかりか、ソース信号の振幅の大きい階調でも、「ヤキツキ」が悪化しない。
【００３４】
さらに、従来の技術に示されている、すべての階調において、ゲート信号によって誘起される電位の低下が補償されるような、コモン信号の電位とソース信号の中心電位との組み合わせに比べ、
コモン信号の電位を低い値に設定し、
かつ、ソース信号の振幅の小さい階調において、ソース信号の中心電位を、前記低い値に設定されたコモン信号の中心電位よりも高い値になるように、設定することにより、
ソース信号の振幅の小さい階調における「ヤキツキ」低減効果をさらに向上させることができる。
【００３５】
さらに、従来の技術に示されている、すべての階調において、ゲート信号によって誘起される電位の低下が補償されるような、コモン信号の電位とソース信号の中心電位との組み合わせに比べ、
ソース信号の振幅の小さい階調とソース信号の振幅の大きい階調とのあいだの階調における前記最適なコモン信号の中心電位よりも、ソース信号の振幅の大きい階調およびソース信号の振幅の小さい階調における前記最適なコモン信号の中心電位が高くなるように、ソース信号の振幅の大きい階調およびソース信号の振幅の小さい階調におけるソース信号の中心電位を設定することにより
「ヤキツキ」現象が低減されると同時に、画面のちらつき（フリッカ）やショットムラなどの表示不良が生じない。
【００３６】
【発明の実施の形態】
以下に本発明の実施の形態を説明する。
【００３７】
実施の形態１
本発明の実施の形態１を、図１０を用いて説明する。
【００３８】
すでに述べたとおり、従来の技術では図８に示したように、フィードスルー電圧ΔＶｇｄが、ソース信号９の振幅Ｖｓａが小さい白表示時には大きく、ソース信号９の振幅Ｖｓａが大きい黒表示時には小さくなることを考慮して、ソース信号９の中心電位Ｖｓｏを設定している。
【００３９】
これにより、図９に示したように、各階調について最適なコモン信号の電位Ｖｃｏｍがほぼ同じ値となり、一枚の対向電極で各階調に対して最適なコモン信号の電位Ｖｃｏｍを供給することができる。
【００４０】
しかし、本実施の形態では、図１０（ｂ）に曲線Ｓで示したように、ソース信号９の振幅Ｖｓａが小さい領域で、ソース信号９の中心電位Ｖｓｏを、図中の一点鎖線Ｐで示した従来技術の設定よりも、さらに高く設定する。このとき各階調に対して最適なコモン信号の電位Ｖｃｏｍは、図１０（ａ）に示すとおりになり、一枚の対向電極で各階調に対して最適なコモン信号の電位Ｖｃｏｍを供給することはできない。そこで図１０（ａ）の一点鎖線Ｃ１に示すように、ソース信号９の振幅Ｖｓａの大きい領域、つまり黒表示の領域での最適なコモン信号の電位Ｖｃｏｍにあわせて、コモン信号１２の電位を設定する。
【００４１】
従来技術の考え方では、本実施の形態の設定では、白表示の領域での「ヤキツキ」およびフリッカが顕著になり実用的でないと考えられていた。しかし本発明の発明者は、実際には本実施の形態の設定により、「ヤキツキ」現象が軽減できることを発見した。
【００４２】
この理由としては、ＬＣＤの構成が対称形でないことがあげられる。たとえば、画素電極５と対向電極７は形状が異なるし、対向する両基板の表面に設けられた保護膜の膜厚や膜質も異なる。このため、電荷の各電極方向への移動の様相が異なり、残留ＤＣの発生が液晶に印加される電圧の極性に依存していると考えられる。
【００４３】
また、液晶の電圧―階調特性は図１７に示すようになっており、白あるいは黒に近い領域では、印加電圧が変化しても階調はほとんど変化しない。したがって、本実施の形態の設定とすることにより、奇数フレームで液晶に印加される電圧Ｖｏと偶数フレームで液晶に印加される電圧Ｖｅが多少異なったとしても、フリッカはほとんど気にならない。
【００４４】
実施の形態２
本発明の実施の形態２を、図１１を用いて説明する。
【００４５】
本実施の形態では、画面内でもっともフィードスルー電圧ΔＶｇｄの大きい位置において、各階調に対し最適なコモン信号の電位Ｖｃｏｍがほぼ一定、つまり図１１（ａ）の状態となるようにソース信号の中心電位Ｖｓｏを設定する。このとき、画面内の他の位置においては、各階調に対して最適なコモン信号の電位Ｖｃｏｍは図１１（ｂ）に示すような値となる。
【００４６】
したがって、実施の形態１で述べた理由により、画面内の広い領域でヤキツキのない表示を得ることができる。
【００４７】
フィードスルー電圧ΔＶｇｄの大きい位置は、一般的にはゲート信号の入力部に近い位置であるが、フリッカが観測されなくなるときのコモン信号の電位がもっとも低い位置として、実験的に求めることができる。
【００４８】
実施の形態３
本発明の実施の形態３を、図１２を用いて説明する。
【００４９】
本実施の形態では、画面内でもっともフィードスルー電圧ΔＶｇｄの大きい位置において、図１２（ａ）に示すように、ソース信号９の振幅Ｖｓａの大きい領域については最適なコモン信号の電位Ｖｃｏｍがほぼ一定になるように設定し、ソース信号９の振幅Ｖｓａの小さい領域については最適なコモン信号の電位Ｖｃｏｍが、ソース信号９の振幅Ｖｓａの大きい領域についての最適なコモン信号の電位Ｖｃｏｍよりも大きくなるように、ソース信号９の中心電位Ｖｓｏを設定する。
【００５０】
このとき、画面内の他の位置においては、図１２（ｂ）に示すような、ソース信号９の振幅Ｖｓａと最適なコモン信号の電位Ｖｃｏｍとの関係が得られる。
【００５１】
したがって、実施の形態１で述べた理由により、画面内の広い領域でヤキツキのない表示を得ることができる。
【００５２】
すでに説明した通り、フィードスルー電圧ΔＶｇｄの大きい位置は、一般的にはゲート信号の入力部に近い位置であるが、フリッカが観測されなくなるときのコモン信号の電位がもっとも低い位置として、実験的に求めることができる。
【００５３】
実施の形態４
本発明の実施の形態４を、図１３を用いて説明する。
【００５４】
本実施の形態では、各階調にわたって最適なコモン信号の電位Ｖｃｏｍがほぼ一定になるようにオフセット補償、つまりソース信号９の中心電位Ｖｓｏの設定をおこなう。
【００５５】
従来の技術では、コモン信号の電位をこの最適なコモン信号の電位Ｖｃｏｍに一致させていた。しかし、本実施の形態では、コモン信号の電位を図中Ｃ２に示したように、この最適なコモン信号の電位Ｖｃｏｍに対し低い値に設定する。
【００５６】
従来の技術の考え方では、本実施の形態の設定では、全階調にわたってヤキツキおよびフリッカが生じかねず、実用的ではないとされていた。
【００５７】
しかし実際には、本実施の形態の設定により、ソース信号９の振幅Ｖｓａの小さい領域、つまり白表示の領域でのヤキツキ現象を軽減することができ、フリッカも気にならないことはすでに説明した。
【００５８】
さらに本発明の発明者は、本実施の形態の設定でも、ソース信号９の振幅Ｖｓａの大きい領域、つまり黒表示の領域でのヤキツキが悪化しないことを発見した。
【００５９】
なお、本実施の形態では、各階調にわたって最適なコモン信号の電位Ｖｃｏｍがほぼ一定になるようにオフセット補償、つまりソース信号９の中心電位Ｖｓｏの設定をおこなっているが、図１４に示すようにソース信号９の振幅Ｖｓａの小さい領域、つまり白表示の領域で、最適なコモン信号の電位Ｖｃｏｍが高くなるようにソース信号９の中心電位Ｖｓｏを設定してもよい。
【００６０】
ソース信号９の振幅Ｖｓａの小さい領域でのヤキツキ現象をさらに軽減することができる。
【００６１】
実施の形態５
本発明の実施の形態５を、図１５を用いて説明する。
【００６２】
本実施の形態では、中間の階調での最適なコモン信号の電位Ｖｃｏｍに対し、ソース信号９の振幅Ｖｓａの大きい領域およびソース信号９の振幅Ｖｓａの小さい領域での最適なコモン信号の電位Ｖｃｏｍが、大きくなるように設定した。
【００６３】
そしてコモン信号の電位は、中間の階調での最適なコモン信号の電位Ｖｃｏｍ、つまり図中の一点鎖線Ｃ３に設定した。
【００６４】
本実施の形態では、ソース信号９の振幅Ｖｓａの大きい領域およびソース信号９の振幅Ｖｓａの小さい領域での最適なコモン信号の電位Ｖｃｏｍが、コモン信号の電位Ｃ３よりも大きくなるようにしている。したがって、実施の形態４．と同様の理由により、ヤキツキが低減される。
【００６５】
さらに、本実施の形態では、中間の階調領域での最適なコモン信号の電位Ｖｃｏｍをコモン信号の電位Ｃ３とほぼ一致させているため、画面のちらつき（フリッカ）やショットムラなどの表示不良は発生しない。
【００６６】
実施の形態６
本発明を適用した設定の具体例を、図１６により説明する。
【００６７】
試作したＬＣＤについて、オフセット補償値を図１６（ｂ）のように設定した。ソース信号の振幅Ｖｓａが小さくなるとともに、ソース信号の中心電位Ｖｓｏが高くなるように設定したが、とくにソース信号の振幅Ｖｓａが１．０〜１．２Ｖである領域で、ソース信号の中心電位Ｖｓｏをさらに高く設定した。
【００６８】
このように設定したＬＣＤについて、フィードスルー電圧ΔＶｇｄのもっとも大きい位置を実験的に求め、その位置において、各ソース信号の振幅Ｖｓａについて最適なコモン信号の電位Ｖｃｏｍを測定したところ、図１６（ａ）のようになっていた。ソース信号の振幅Ｖｓａが１．２〜２．５Ｖの領域では、最適なコモン信号の電位Ｖｃｏｍは１．０Ｖで一定であり、ソース信号の振幅Ｖｓａが１．０Ｖのときの最適なコモン信号の電位Ｖｃｏｍは１．２Ｖであった。
【００６９】
そこで、対向電極に印加するコモン信号の電位を１．０Ｖに設定し、ＬＣＤの全面に白色を表示させたが、フリッカは観測されなかった。
【００７０】
つぎに、ＬＣＤの全面に市松模様を長時間表示させたが、ヤキツキは生じなかった。
【００７１】
なお、以上述べてきた本発明の詳細な説明および図面においては、コモン信号がＤＣ電位である場合が示されているが、ＬＣＤの駆動方式によっては１走査ラインごとに極性を反転させる交流信号の場合にも、本発明を適用することができる。
【００７２】
【発明の効果】
本発明によれば、長時間同一の画像を表示した場合でもヤキツキ現象が生じず、フリッカの発生もないため、画質の優れた液晶表示装置を得ることができる。
【図面の簡単な説明】
【図１】ＴＦＴ方式の液晶表示装置の構成を示した図である。
【図２】画素の等価回路をあらわす図である。
【図３】画素に印加される信号の波形を示した図である。
【図４】ヤキツキ現象の原理を説明する図である。
【図５】液晶に印加される電圧と、液晶による結合容量Ｃｌｃとの関係を示した図である。
【図６】ソース信号９の振幅Ｖｓａと、フィードスルー電圧ΔＶｇｄとの関係を示した図である。
【図７】オフセット補償をおこなわない場合の、各ソース信号９の振幅Ｖｓａに対して最適なコモン信号の電位Ｖｃｏｍを示した図である。
【図８】オフセット補償の原理を説明した図である。
【図９】オフセット補償をおこなった場合について、各ソース信号９の振幅Ｖｓａに対して最適なコモン信号の電位Ｖｃｏｍを示した図である。
【図１０】本発明の実施の形態１による設定を説明した図である。
【図１１】本発明の実施の形態２による設定を説明した図である。
【図１２】本発明の実施の形態３による設定を説明した図である。
【図１３】本発明の実施の形態４による設定を説明した図である。
【図１４】本発明の実施の形態４による設定を説明した図である。
【図１５】本発明の実施の形態５による設定を説明した図である。
【図１６】本発明の具体的な設定を説明した図である。
【図１７】液晶に印加する電圧と表示される階調との関係を示した図である。
【符号の説明】
１ ＴＦＴ素子
２ ソース配線
３ ゲート配線
４ ドレイン
５ 画素電極
６ ガラス基板
７ 対向電極
８ ガラス基板
９ ソース信号
１０ ゲート信号
１１ 画素電極５の電位
１２ コモン信号
Claims (6)
- 液晶層を挟んで対向配置された２枚の基板の一方に、
ソース信号が供給されるソース配線と、
ゲート信号が供給されるゲート配線と、
前記ソース配線および前記ゲート配線に接続されたＴＦＴ素子と、
該ＴＦＴ素子のドレインに接続された画素電極とが設けられており、
前記２枚の基板の他方には、交流または直流のコモン信号が印加される対向電極が設けられており、
前記ソース信号の振幅を変化させることによって、画素電極の電位を変化させ、もって画素電極−対向電極間の電位差を変化させることにより、両電極間の液晶分子の配向状態を変化させて、画素に表示される階調が制御され、
ゲート信号の電位変化によって誘起される画素電極の電位の低下を補償するために、対向電極に印加するコモン信号の中心電位を設定することができ、
さらに、各階調ごとに異なっている前記ゲート信号によって誘起される電位の低下を補償するために、各階調ごとにソース信号の中心電位を変化させることが可能である液晶表示装置において、
ソース信号の振幅の大きい階調で、
ソース信号の中心電位が、前記ゲート信号によって誘起される電位の低下を、補償するように設定され、
ソース信号の振幅の小さい階調においては、
ソース信号の中心電位が、前記ゲート信号によって誘起される電位の低下を補償するソース信号の中心電位よりも、高い電位に設定され、かつ、
前記ソース信号の振幅の大きい階調からソース信号の振幅の小さい階調までのすべての階調で、
前記コモン信号の中心電位が、前記ソース信号の振幅の大きい階調で設定された前記コモン信号の中心電位とほぼ等しく設定される
液晶表示装置の駆動方法。 - 液晶層を挟んで対向配置された２枚の基板の一方に、
ソース信号が供給されるソース配線と、
ゲート信号が供給されるゲート配線と、
前記ソース配線および前記ゲート配線に接続されたＴＦＴ素子と、
該ＴＦＴ素子のドレインに接続された画素電極とが設けられており、
前記２枚の基板の他方には、交流または直流のコモン信号が印加される対向電極が設けられており、
前記ソース信号の振幅を変化させることによって、画素電極の電位を変化させ、もって画素電極−対向電極間の電位差を変化させることにより、両電極間の液晶分子の配向状態を変化させて、画素に表示される階調が制御され、
ゲート信号の電位変化によって誘起される画素電極の電位の低下を補償するために、対向電極に印加するコモン信号の中心電位を設定することができ、
さらに、各階調ごとに異なっている前記ゲート信号によって誘起される電位の低下を補償するために、各階調ごとにソース信号の中心の電位を変化させることが可能である液晶表示装置において、
前記ゲート信号によって誘起される電位の低下がもっとも大きい画素について、
ソース信号の振幅の大きい階調からソース信号の振幅の小さい階調までのすべての階調において、前記ゲート信号によって誘起される電位の低下が補償されるように、コモン信号の中心電位およびソース信号の中心電位が設定される
液晶表示装置の駆動方法。 - 液晶層を挟んで対向配置された２枚の基板の一方に、
ソース信号が供給されるソース配線と、
ゲート信号が供給されるゲート配線と、
前記ソース配線および前記ゲート配線に接続されたＴＦＴ素子と、
該ＴＦＴ素子のドレインに接続された画素電極とが設けられており、
前記２枚の基板の他方には、交流または直流のコモン信号が印加される対向電極が設けられており、
前記ソース信号の振幅を変化させることによって、画素電極の電位を変化させ、もって画素電極−対向電極間の電位差を変化させることにより、両電極間の液晶分子の配向状態を変化させて、画素に表示される階調が制御され、
ゲート信号の電位変化によって誘起される画素電極の電位の低下を補償するために、対向電極に印加するコモン信号の中心電位を設定することができ、
さらに、各階調ごとに異なっている前記ゲート信号によって誘起される電位の低下を補償するために、各階調ごとにソース信号の中心の電位を変化させることが可能である液晶表示装置において、
前記ゲート信号によって誘起される電位の低下がもっとも大きい画素について、
ソース信号の振幅の大きい階調で、
コモン信号の中心電位およびソース信号の中心電位が、前記ゲート信号によって誘起される電位の低下を、補償するように設定され、
ソース信号の振幅の小さい階調においては、
前記最適なコモン信号の中心電位がソース信号の振幅の大きい階調における最適なコモン信号の中心電位よりも高い値になるように、ソース信号の中心電位が設定される
液晶表示装置の駆動方法。 - 液晶層を挟んで対向配置された２枚の基板の一方に、
ソース信号が供給されるソース配線と、
ゲート信号が供給されるゲート配線と、
前記ソース配線および前記ゲート配線に接続されたＴＦＴ素子と、
該ＴＦＴ素子のドレインに接続された画素電極とが設けられており、
前記２枚の基板の他方には、直流または交流のコモン信号が印加される対向電極が設けられており、
前記ソース信号の振幅を変化させることによって、画素電極の電位を変化させ、もって画素電極−対向電極間の電位差を変化させることにより、両電極間の液晶分子の配向状態を変化させて、画素に表示される階調が制御され、
ゲート信号の電位変化によって誘起される画素電極の電位の低下を補償するために、対向電極に印加するコモン信号の中心電位を設定することができ、
さらに、各階調ごとに異なっている前記ゲート信号によって誘起される電位の低下を補償するために、各階調ごとにソース信号の中心の電位を変化させることが可能である液晶表示装置において、
ソース信号の振幅の大きい階調からソース信号の振幅の小さい階調までのすべての階調において、前記ゲート信号によって誘起される電位の低下が補償される、コモン信号の中心電位とソース信号の中心電位との組み合わせに比べ、
コモン信号の中心電位が低い値に設定される、
液晶表示装置の駆動方法。 - 液晶層を挟んで対向配置された２枚の基板の一方に、
ソース信号が供給されるソース配線と、
ゲート信号が供給されるゲート配線と、
前記ソース配線および前記ゲート配線に接続されたＴＦＴ素子と、
該ＴＦＴ素子のドレインに接続された画素電極とが設けられており、
前記２枚の基板の他方には、交流または直流のコモン信号が印加される対向電極が設けられており、
前記ソース信号の振幅を変化させることによって、画素電極の電位を変化させ、もって画素電極−対向電極間の電位差を変化させることにより、両電極間の液晶分子の配向状態を変化させて、画素に表示される階調が制御され、
ゲート信号の電位変化によって誘起される画素電極の電位の低下を補償するために、対向電極に印加するコモン信号の中心電位を設定することができ、
さらに、各階調ごとに異なっている前記ゲート信号によって誘起される電位の低下を補償するために、各階調ごとにソース信号の中心の電位を変化させることが可能である液晶表示装置において、
ソース信号の振幅の大きい階調からソース信号の振幅の小さい階調までのすべての階調において、前記ゲート信号によって誘起される電位の低下が補償される、コモン信号の中心電位とソース信号の中心電位との組み合わせに比べ、
コモン信号の中心電位は低い値に設定され、
かつ、ソース信号の振幅の小さい階調において、ソース信号の中心電位は、前記最適なコモン信号の中心電位が高い値になるように、設定される
液晶表示装置の駆動方法。 - 液晶層を挟んで対向配置された２枚の基板の一方に、
ソース信号が供給されるソース配線と、
ゲート信号が供給されるゲート配線と、
前記ソース配線および前記ゲート配線に接続されたＴＦＴ素子と、
該ＴＦＴ素子のドレインに接続された画素電極とが設けられており、
前記２枚の基板の他方には、交流または直流のコモン信号が印加される対向電極が設けられており、
前記ソース信号の振幅を変化させることによって、画素電極の電位を変化させ、もって画素電極−対向電極間の電位差を変化させることにより、両電極間の液晶分子の配向状態を変化させて、画素に表示される階調が制御され、
ゲート信号の電位変化によって誘起される画素電極の電位の低下を補償するために、対向電極に印加するコモン信号の中心電位を設定することができ、
さらに、各階調ごとに異なっている前記ゲート信号によって誘起される電位の低下を補償するために、各階調ごとにソース信号の中心の電位を変化させることが可能である液晶表示装置において、
ソース信号の振幅の大きい階調からソース信号の振幅の小さい階調までのすべての階調において、前記ゲート信号によって誘起される電位の低下が補償される、コモン信号の中心電位とソース信号の中心電位との組み合わせに比べ、
ソース信号の振幅の小さい階調とソース信号の振幅の大きい階調とのあいだの階調における前記最適なコモン信号の中心電位よりも、ソース信号の振幅の大きい階調およびソース信号の振幅の小さい階調における前記最適なコモン信号の中心電位が高くなるように、
ソース信号の振幅の大きい階調およびソース信号の振幅の小さい階調におけるソース信号の中心電位が設定される、
液晶表示装置の駆動方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000156515A JP3579766B2 (ja) | 2000-05-26 | 2000-05-26 | 液晶表示装置の駆動方法 |
| TW090108903A TWI230917B (en) | 2000-05-26 | 2001-04-13 | Driving method of liquid crystal display device |
| US09/847,413 US6570549B2 (en) | 2000-05-26 | 2001-05-03 | Method of driving a liquid crystal display |
| KR1020010028606A KR100714208B1 (ko) | 2000-05-26 | 2001-05-24 | 액정표시장치의 구동방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000156515A JP3579766B2 (ja) | 2000-05-26 | 2000-05-26 | 液晶表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001337310A JP2001337310A (ja) | 2001-12-07 |
| JP3579766B2 true JP3579766B2 (ja) | 2004-10-20 |
Family
ID=18661300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000156515A Expired - Lifetime JP3579766B2 (ja) | 2000-05-26 | 2000-05-26 | 液晶表示装置の駆動方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6570549B2 (ja) |
| JP (1) | JP3579766B2 (ja) |
| KR (1) | KR100714208B1 (ja) |
| TW (1) | TWI230917B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3771157B2 (ja) * | 2000-10-13 | 2006-04-26 | シャープ株式会社 | 表示装置の駆動方法および液晶表示装置の駆動方法 |
| JP4330871B2 (ja) * | 2002-11-28 | 2009-09-16 | シャープ株式会社 | 液晶駆動装置 |
| JP4326242B2 (ja) * | 2003-03-13 | 2009-09-02 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP4112415B2 (ja) | 2003-04-01 | 2008-07-02 | 三菱電機株式会社 | 液晶表示装置の駆動方法 |
| US20060187160A1 (en) * | 2005-02-24 | 2006-08-24 | Lai Chih C | Method for solving feed-through effect |
| CN101432794B (zh) | 2006-04-28 | 2011-04-27 | 夏普株式会社 | 液晶显示装置及其驱动方法 |
| TWI339369B (en) * | 2006-06-14 | 2011-03-21 | Au Optronics Corp | Method of driving a liquid crystal display |
| JP2008216363A (ja) * | 2007-02-28 | 2008-09-18 | Optrex Corp | 液晶表示装置の駆動装置 |
| JP5079594B2 (ja) * | 2008-05-16 | 2012-11-21 | 株式会社ジャパンディスプレイウェスト | 電気光学装置、電子機器および接触検出方法 |
| JP2013011849A (ja) * | 2011-05-31 | 2013-01-17 | Sony Corp | 表示装置、バリア装置、バリア駆動回路、およびバリア装置の駆動方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69225105T2 (de) * | 1991-10-04 | 1999-01-07 | Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa | Flüssigkristallanzeigegerät |
| JP2806098B2 (ja) * | 1991-10-09 | 1998-09-30 | 松下電器産業株式会社 | 表示装置の駆動方法 |
| JP2798538B2 (ja) * | 1992-01-10 | 1998-09-17 | シャープ株式会社 | アクティブマトリクス液晶表示装置 |
| JP2989952B2 (ja) * | 1992-01-13 | 1999-12-13 | 日本電気株式会社 | アクティブマトリクス液晶表示装置 |
| US5402141A (en) * | 1992-03-11 | 1995-03-28 | Honeywell Inc. | Multigap liquid crystal color display with reduced image retention and flicker |
| JPH0792937A (ja) * | 1993-07-29 | 1995-04-07 | Hitachi Ltd | 液晶駆動方法と液晶表示装置 |
| JP2643100B2 (ja) * | 1994-12-26 | 1997-08-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置の駆動方法及び装置 |
| TW354380B (en) * | 1995-03-17 | 1999-03-11 | Hitachi Ltd | A liquid crystal device with a wide visual angle |
| JPH1062741A (ja) * | 1996-06-06 | 1998-03-06 | Toshiba Corp | 表示装置 |
| JPH11212520A (ja) * | 1998-01-23 | 1999-08-06 | Matsushita Electric Ind Co Ltd | 液晶表示素子 |
| JP3406508B2 (ja) * | 1998-03-27 | 2003-05-12 | シャープ株式会社 | 表示装置および表示方法 |
-
2000
- 2000-05-26 JP JP2000156515A patent/JP3579766B2/ja not_active Expired - Lifetime
-
2001
- 2001-04-13 TW TW090108903A patent/TWI230917B/zh not_active IP Right Cessation
- 2001-05-03 US US09/847,413 patent/US6570549B2/en not_active Expired - Lifetime
- 2001-05-24 KR KR1020010028606A patent/KR100714208B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001337310A (ja) | 2001-12-07 |
| KR100714208B1 (ko) | 2007-05-02 |
| US6570549B2 (en) | 2003-05-27 |
| US20010048412A1 (en) | 2001-12-06 |
| KR20010107715A (ko) | 2001-12-07 |
| TWI230917B (en) | 2005-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100899157B1 (ko) | 액정표시장치와 그 구동 방법 | |
| JP4170666B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US9218791B2 (en) | Liquid crystal display device and method for driving a liquid crystal display device | |
| KR101944482B1 (ko) | 표시 패널 및 이의 구동 방법 | |
| US8643578B2 (en) | Method of driving a display panel and display apparatus having the display panel | |
| WO2010073775A1 (ja) | 表示装置および表示装置の駆動方法 | |
| WO2006049245A1 (ja) | 液晶表示装置およびその駆動方法 | |
| JP4467334B2 (ja) | 液晶表示装置 | |
| US7791578B2 (en) | Circuit for driving common voltage of in-plane switching mode liquid crystal display device | |
| CN1729503A (zh) | 基于显示区域外的多个测量像素上的测量结果、具有dc电压补偿的有源矩阵显示装置 | |
| JP2006171698A (ja) | 液晶ディスプレイおよびその駆動方法 | |
| JP3579766B2 (ja) | 液晶表示装置の駆動方法 | |
| JP2013083804A (ja) | 液晶表示装置 | |
| JP4480821B2 (ja) | 液晶表示装置 | |
| JP4112415B2 (ja) | 液晶表示装置の駆動方法 | |
| US6864868B2 (en) | Control device of a liquid crystal display device | |
| US6344842B1 (en) | Liquid crystal display device and a driving method therefor | |
| KR19990026582A (ko) | 게이트 오프 전압을 보상하는 액정 표시 장치용 구동 회로 및구동 방법 | |
| KR20130090584A (ko) | 액정표시장치와 그 ｆｒｃ 방법 | |
| KR100644260B1 (ko) | 액정 표시 장치 및 그의 구동 방법 | |
| KR101996339B1 (ko) | 표시 패널 및 이의 구동 방법 | |
| KR100992127B1 (ko) | 액정 표시 장치 | |
| KR20020071995A (ko) | 킥백 전압을 보상하는 액정 표시 장치 | |
| JPH0916130A (ja) | アクティブマトリクス液晶表示装置 | |
| KR101012797B1 (ko) | 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040705 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3579766 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |