Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3580104B2 - Active matrix substrate, method of manufacturing the same, and liquid crystal display device - Google Patents
[go: Go Back, main page]

JP3580104B2 - Active matrix substrate, method of manufacturing the same, and liquid crystal display device - Google Patents

Active matrix substrate, method of manufacturing the same, and liquid crystal display device Download PDF

Info

Publication number
JP3580104B2
JP3580104B2 JP33277897A JP33277897A JP3580104B2 JP 3580104 B2 JP3580104 B2 JP 3580104B2 JP 33277897 A JP33277897 A JP 33277897A JP 33277897 A JP33277897 A JP 33277897A JP 3580104 B2 JP3580104 B2 JP 3580104B2
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor film
active matrix
matrix substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33277897A
Other languages
Japanese (ja)
Other versions
JPH11168215A (en
Inventor
裕幸 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP33277897A priority Critical patent/JP3580104B2/en
Publication of JPH11168215A publication Critical patent/JPH11168215A/en
Application granted granted Critical
Publication of JP3580104B2 publication Critical patent/JP3580104B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、薄膜トランジスタ(以下、TFTという。)を用いたアクティブマトリクス基板、およびその製造方法、並びに液晶表示装置に関するものである。さらに詳しくは、画素領域に画素用のTFTと保持容量とを備えるタイプのアクティブマトリクス基板において各素子を最適な特性に製造するための技術に関するものである。
【0002】
【従来の技術】
液晶表示装置のアクティブマトリクス基板では、図1に示すように、X方向に延設された複数の走査線4、および走査線4に対して交差するY方向に延設された複数のデータ線3によって画素領域5が区画され、各画素領域5には、データ線3および走査線4に接続するTFT10このTFT10に接続する液晶容量6、および保持容量50が構成されている。図2に示すように、保持容量50は、TFT10の製造工程を援用して形成され、TFT10の能動層と同一の層間に形成された半導体領域を第1電極層51とし、ゲート電極15(走査線4)と同一の層間に形成された電極層を第2電極層55とし、これらの第1電極層51と第2電極層55との間にはゲート絶縁膜14と同一の層間に形成された誘電体膜54を有している。
【0003】
このように構成されたアクティブマトリクス基板2では、図2に示すように、各画素領域5に形成されたシリコン膜30のうち、図面に向かって画素領域5の隅の部分がTFT10を形成するのに用いられる。これに対して、シリコン膜30のうち、TFT10の形成領域から+X方向に延びた後、走査線4から−Y方向に直角に張り出した延設部分40に沿って折れ曲がって+Y方向に延び、しかる後に、隣接する画素領域に向けて+X方向に延びて、隣接する画素領域5のTFT10の形成領域にX方向において重なっている部分が保持容量50の第1電極層51として用いられる。
【0004】
このように構成したアクティブマトリクス基板2においては、基板としてガラス基板を用いることができるよう低温プロセスによってTFT10を製造することが望まれている。しかし、TFT10のチャネル領域等を形成するのに必要なシリコン膜は、アモルファスシリコン膜であれば低温プロセスによって成膜できるものの、移動度が低いという欠点がある。
【0005】
そこで、基板上に形成したアモルファスのシリコン膜30にレーザー光を照射して溶融結晶化するレーザー溶融結晶化法が検討されており、この方法では、たとえばY方向に長い照射領域を有するレーザー光のラインビームLBをアモルファスのシリコン膜30に照射し、それを+X方向に走査して、シリコン膜30全体を結晶化する。ここで、レーザー光のエネルギー強度はアモルファスシリコンが多結晶シリコンに転移するのに十分なレベルに設定されるが、その強度が高いほどシリコン膜30の結晶性が向上して移動度の高いTFT10を製造できる。但し、エネルギー強度が高すぎるとシリコン膜30が微結晶化してしまうことから、シリコン膜30が微結晶化するよりわずかに低いエネルギー強度を設定するのが一般的である。
【0006】
一方、保持容量50の第1電極層51を構成するためのシリコン膜30も、TFT10を構成するためのシリコン膜30と同様な強度でレーザー光が照射され、多結晶シリコンに転移する。
【0007】
【発明が解決しようとする課題】
しかしながら、従来のように、移動度の高いTFT10を製造することを目的に、シリコン膜30に微結晶化が起きる寸前の高い強度でのレーザー光照射を行うと、保持容量50に耐電圧の低下が生じ、液晶表示装置の信頼性が低下するという問題点がある。その理由としては、シリコン膜30に高い強度でのレーザー光照射を行うほど、シリコン膜30の表面に粗れが発生し、それが耐電圧を低下させているものと考えられる。
【0008】
そこで、本発明の課題は、TFTの製造工程を援用しながら保持容量を形成していくあたって、TFTと保持容量の一方のみに、または両方に膜厚の異なるシリコン酸化膜(SiO膜)を形成した後に最適な条件でエネルギー光を照射することによって、移動度が高いTFTと耐電圧の高い保持容量を形成することのできるアクティブマトリクス基板、それを用いた液晶表示装置、およびその製造方法を提供することにある。
【0009】
【課題を解決するための手段】
上記課題を解決するために、本発明は、その製造方法において、薄膜トランジスタのソース・ドレイン領域となる第1半導体膜と、保持容量の第1電極となる第2半導体膜を形成する工程と、前記第1半導体膜の上には熱吸収層として働く膜厚を有する第1絶縁膜を形成する工程と、前記第1絶縁膜及び前記第2半導体膜に同一強度のエネルギー光を照射して、前記第1半導体膜には前記第1絶縁膜を介して前記エネルギー光よりエネルギー密度の高い光を入射させて結晶化し、前記第2半導体膜には前記エネルギー光を入射させて結晶化する工程とを有することを特徴とする。
【0010】
この場合には、たとえば、前記第1半導体膜及び前記第2半導体膜に照射するエネルギー光として照射領域が走査線が延設する方向またはデータ線が延設する方向に延びたレーザー光のラインビームを用い、前記ラインビームをデータ線が延設する方向または走査線が延設する方向に走査していく。
【0011】
また、前記第1半導体膜および前記第2半導体膜のそれぞれに対してエネルギー光を照射した後、前記第1絶縁膜をゲート絶縁膜として機能することもできる。
【0012】
また、前記第1半導体膜および前記第2半導体膜のそれぞれに対してエネルギー光を照射した後、前記第1絶縁膜をエッチングにより取り除いた後に、ゲート絶縁膜を形成してもかまわない。
【0013】
他方、本発明のアクティブマトリクス基板は、その製造方法において、薄膜トランジスタのソース・ドレイン領域となる第1半導体膜と、保持容量の第1電極となる第2半導体膜を形成する工程と、前記第2半導体膜の上にはフィルター層として働く膜厚を有する第2絶縁膜を形成する工程と、前記第1半導体膜及び前記第2絶縁膜に同一強度のエネルギー光を照射して、前記第1半導体膜には前記エネルギー光を入射させて結晶化し、前記第2半導体膜には前記第2絶縁膜を介して前記エネルギー光よりエネルギー密度の低い光を入射させて結晶化する工程とを有することを特徴とする。
【0014】
この場合には、たとえば、前記第1半導体膜及び前記第2半導体膜に照射するエネルギー光として照射領域が走査線が延設する方向またはデータ線が延設する方向に延びたレーザー光のラインビームを用い、前記ラインビームをデータ線が延設する方向または走査線が延設する方向に走査していく。
【0015】
また、前記第1半導体膜および前記第2半導体膜のそれぞれに対してエネルギー光を照射した後、第2絶縁膜は前記保持容量の誘電体膜として機能することもできる。
【0016】
また、前記第1半導体膜および前記第2半導体膜のそれぞれに対してエネルギー光を照射した後、前記第2絶縁膜をエッチングにより取り除いた後に、前記保持容量の誘電体膜を形成してもかまわない。
【0017】
さらには、本発明は、複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記複数の走査線とデータ線に接続される複数の薄膜トランジスタと、保持容量とを有するアクティブマトリクス基板において、前記薄膜トランジスタのソース・ドレイン領域と前記保持容量の第1電極とは同一層の半導体層で形成されてなり、前記ソース・ドレイン領域上にはゲート絶縁膜となる第1絶縁膜が形成されてなり、前記第1電極上には誘電体膜となる第2絶縁膜が形成されてなり、前記第1絶縁膜は前記第2絶縁膜よりも薄く、前記ソース・ドレイン領域と前記第1電極とはそれぞれ前記第1絶縁膜及び前記第2絶縁膜を介してレーザー照射されて結晶化されて、前記ソース・ドレイン領域は前記第1電極より高い結晶性を有することを特徴とする。その製造方法は、薄膜トランジスタのソース・ドレイン領域となる第1半導体膜と、保持容量の第1電極となる第2半導体膜を形成し、前記第1半導体膜の上には第1絶縁膜を、前記第2半導体膜の上には前記第1絶縁膜よりも厚い第2絶縁膜を形成し、前記第1絶縁膜及び前記第2絶縁膜に同一強度のエネルギー光を照射して、前記第1半導体膜に入射するエネルギー光を前記第1半導体膜の微結晶化を起こさせるしきい値より弱いエネルギー光とし、前記第2半導体膜に入射するエネルギー光を、前記第2半導体膜の微結晶化を起こさせるしきい値より結晶化を起こさせるしきい値に近いエネルギー光として前記第1半導体膜及び前記第2半導体膜を結晶化することを特徴とする。
【0018】
また、本願アクティブマトリクス基板の製造方法は、薄膜トランジスタのソース・ドレイン領域となる第1半導体膜と、保持容量の第1電極となる第2半導体膜を形成する工程と、前記第1半導体膜の上には第1絶縁膜を、前記第2半導体膜の上には前記第1絶縁膜よりも厚い第2絶縁膜を形成する工程と、前記第1絶縁膜及び前記第2絶縁膜に同一強度のエネルギー光を照射して、前記第1半導体には前記第1絶縁膜を介してエネルギー密度の高い光を入射させて結晶化し、前記第2半導体には前記第2絶縁膜を介して前記第1半導体膜に入射させる光よりエネルギー密度の低い光を入射させて結晶化する工程とを有することを特徴としてもよい。
【0019】
この場合には、たとえば、前記第1半導体膜及び前記第2半導体膜に照射するエネルギー光として照射領域が走査線が延設する方向またはデータ線が延設する方向に延びたレーザー光のラインビームを用い、前記ラインビームをデータ線が延設する方向または走査線が延設する方向に走査していく。
【0020】
また、前記第1半導体膜および前記第2半導体膜のそれぞれに対してエネルギー光を照射した後、前記第1絶縁膜をゲート絶縁膜とし、且つ前記第2絶縁膜は前記保持容量の誘電体膜として機能することもできる。
【0021】
また、前記第1半導体膜および前記第2半導体膜のそれぞれに対してエネルギー光を照射した後、前記第1絶縁膜又は前記第2絶縁膜をエッチングにより取り除いた後に、ゲート絶縁膜または前記保持容量の誘電体膜を形成してもかまわない。
【0022】
このように、本発明では、上記のいずれの形態でも、TFTの形成領域と保持容量の形成領域に熱吸収層としての働き、あるいはフィルター層としての働きを示す SiOキャップ層を設けているため、半導体膜にエネルギー光を照射していく際には、エネルギー光の強度は絶えず一定であるにも関わらず、TFTの形成領域(ソース・ドレイン領域)と保持容量の形成領域(第1電極)のそれぞれに最適なエネルギー強度の光が照射される。すなわち、TFTを形成するための半導体膜については微結晶化の起こるしきい値よりわずかに弱いエネルギー光を照射して半導体膜の結晶性を最大限にまで高めることによって、高い移動度のTFTを製造することができる。一方、保持容量の第1電極を形成するための半導体膜については微結晶化の起こるしきい値より結晶化の起こるしきい値に近いエネルギー光を照射し、半導体膜の結晶性をやや抑え気味にして表面が粗れるのを防止することによって、耐電圧の高い保持容量を製造できる。
【0023】
本発明では、上記のいずれの形態であっても、前記第2電極はゲート電極と同一層で形成されてなり、且つ前段のゲート線の一部、またはゲート線に並列配置された容量線の一部のいずれかが用いられる。
【0024】
ここで、ラインビームを用いる場合には、走査ピッチをラインビームの走査方向における幅寸法よりも狭くして、該ラインビームを同一の領域に対して重畳しながら照射していくことが好ましい。
【0025】
このように構成したアクティブマトリクス基板は、移動度が高くて、耐電圧の高い保持容量を有しているので、それを用いて液晶表示装置を製造した場合には、表示の品位が高くて、かつ信頼性も高いという効果が得られる。
【0026】
【発明の実施の形態】
本発明の各実施の形態を説明する前に、各形態で共通なアクティブマトリクス基板の基本的な構成、およびそれにTFTと保持容量とを同時に形成していく基本的な工程を説明しておく。
【0027】
[アクティブマトリクス基板の基本構成]
図1(A)は、液晶表示装置のアクティブマトリクス基板の構成を模式的に示す説明図である。
【0028】
この図において、液晶表示装置1は、そのアクティブマトリクス基板2上に、X方向に延びる複数の走査線4、およびこれらの走査線4と直交するY方向に延びるデータ線3で区画形成された画素領域5を有し、そこには、画素用のTFT10を介して画像信号が入力される液晶セルの液晶容量6が構成されている。データ線3に対しては、シフトレジスタ71、レベルシフタ72、ビデオライン73、アナログスイッチ74を備えるデータドライバ部7が構成され、走査線4に対しては、シフトレジスタ81およびレベルシフタ82を備える走査ドライバ部8が構成されている。なお、画素領域5には、前段の走査線4、またはこの走査線4と並列配置される容量線(図示せず。)との間に保持容量50が形成されている。この保持容量50は液晶容量6の保持特性を向上させるためのものである。
【0029】
データドライバ部7や走査ドライバ部8では、図1(B)に2段のインバータを例示するように、N型のTFTn1、n2と、P型のTFTp1、p2とによって構成されたCMOS回路などが高密度に形成される。但し、アクティブマトリクス部9のTFT10と、データドライバ部7のTFTn1、n2やP型のTFTp1、p2とは、基本的な構造が同じであり、基本的には同じ工程中で製造される。また、保持容量50は、詳しくは後述するが、TFT10の製造工程を最大限援用して製造される。
【0030】
アクティブマトリクス基板2としては、アクティブマトリクス部9だけが基板上に構成されたもの、アクティブマトリクス部9と同じ基板上にデータドライバ部7が構成されたもの、アクティブマトリクス部9と同じ基板上に走査ドライバ部8が構成されたもの、アクティブマトリクス部9と同じ基板上にデータドライバ部7および走査ドライバ部8の双方が構成されたものがある。また、ドライバ内蔵型のアクティブマトリクス基板2であっても、データドライバ部7に含まれるシフトレジスタ71、レベルシフタ72、ビデオライン73、アナログスイッチ74等の全てがアクティブマトリクス基板2上に構成された完全ドライバ内蔵タイプと、それらの一部がアクティブマトリクス基板2上に構成された部分ドライバ内蔵タイプとがあるが、いずれに対しても本発明を適用できる。
【0031】
図2は、本形態のアクティブマトリクス基板2において画素領域5が形成されているアクティブマトリクス部の一部を拡大して示す平面図であり、この図では、シリコン膜30(半導体膜)および走査線4の形成領域を分かりやすくするため、データ線や画素電極を省略してある。
【0032】
図2において、本形態のアクティブマトリクス基板2では、X方向に延設された複数の走査線4、および該走査線4に対して直交するY方向に延設された複数のデータ線(図示せず。)によって区画された各画素領域5には、データ線および走査線4に接続するTFT10と、このTFT10に接続する画素電極(図示せず。)とが形成されている。
【0033】
また、各画素領域5には、TFT10のソース領域11およびドレイン領域12と同一の層間に形成されたシリコン膜からなる第1電極層51と、走査線4から−Y方向に張り出した延設部分40からなる第2電極層55との重なり部分によって保持容量50が形成されている。
【0034】
図3は、アクティブマトリクス基板2の画素領域5に形成されているTFT10および保持容量50を模式的に示す断面図である。
【0035】
これらの図において、いずれの画素領域5でも、TFT10は、基板20上において、データ線3に対して層間絶縁膜16のコンタクトホール17を介して電気的接続するソース領域11、画素電極19に対して層間絶縁膜16のコンタクトホール18を介して電気的接続するドレイン領域12、ドレイン領域12とソース領域11との間にチャネルを形成するためのチャネル領域13、およびチャネル領域13に対してゲート絶縁膜14を介して対峙するゲート電極15から構成されている。ゲート電極15は走査線4の一部として構成されている。なお、基板20の表面側には、SiO膜からなる下地保護膜21が形成されている。
【0036】
また、保持容量50側では、TFT10の能動層(ソース領域11、チャネル領域13、およびドレイン領域12)を構成する半導体膜と同時形成された半導体膜から形成されて、これらの領域と同一の層間に位置する第1電極層51、この表面側にゲート絶縁膜14と同時形成されて、この絶縁膜と同一の層間に位置する誘電体膜54と、この表面側にゲート電極15や走査線4と同時形成されて、これらの電極や配線と同一の層間に位置する第2電極層55とが構成されている。
【0037】
[アクティブマトリクス基板2の製造方法の基本構成]
図4を参照して、TFT10および保持容量50の製造方法の基本的な工程を説明する。
【0038】
(下地保護膜形成工程)
図4(A)において、まず、300mm角の無アルカリガラス板などからなる基板20の表面に、ECR−PECVD法により250℃〜300℃の温度条件下で、下地保護膜21となる膜厚が200nmの SiO膜を形成する。 SiO膜は、APCVD法でも形成でき、この場合には、基板20の温度を250℃から450℃までの範囲に設定した状態で、モノシラン及び酸素を原料ガスとして SiO膜を形成する。
【0039】
(半導体膜堆積工程)
次に、下地保護膜21の表面に真性のシリコン膜30(半導体膜)を50nm程度堆積する。本例では、高真空型LPCVD装置を用いて、原料ガスであるジシランを200SCCM流しながら、425℃の堆積温度でアモルファスのシリコン膜30を堆積する。なお、シリコン膜30の形成にあたっては、PECVD法やスパッタ法を用いてもよく、これらの方法によれば、その成膜温度を室温から350℃までの範囲に設定することができる。
【0040】
本発明では、この半導体膜堆積工程に引き続いて SiOキャップ層45の形成を行ない、さらにはこのSiOキャップ層45をTFT10の形成領域TAもしくは保持容量50の形成領域CAのみに、あるいは両形成領域で膜厚に差をつけて残すため、パターニングを行なう必要がある。この詳細な説明については実施の形態毎に後述する。
【0041】
(レーザー溶融結晶化法によるアニール工程)
次に、図4(B)に示すようにアモルファスのシリコン膜30にレーザー光を直接または SiOキャップ層(図示せず。)を介して照射を行ないアモルファスのシリコン膜30を多結晶シリコンに改質する。本例では、たとえば、クリプトン・フッ素(KrF)のエキシマ・レーザー(波長が248nm)を照射する。この工程において、レーザー照射は、基板20を室温(25℃)とし、真空雰囲気中または不活性ガス雰囲気中、さらには大気中で行なう。
【0042】
なお、アニール工程を行うにあたっては、上記の例では基板20に形成されたシリコン膜30の全面にレーザー光を照射したが、TFT10の形成領域TAおよび保持容量50の形成領域CAだけに選択的にレーザー照射を行い、レーザーアニール時間を短縮してもよい。
【0043】
(シリコン膜のパターニング工程)
次に、図4(C)に示すように、アニール工程を行なったシリコン膜30を、フォトリソグラフィ技術を用いてパターニングを行い、TFT10の形成領域TA、および保持容量50の形成領域CAに島状のシリコン膜30をそれぞれ形成する。なお、前記のアニール工程を、シリコン膜30と SiOキャップ層45をまとめてパターニングしてから行なってもよい。
【0044】
(ゲート絶縁膜の形成工程)
次に、図4(D)に示すように、ECR−PECVD法により250℃〜300℃の温度条件下で、シリコン膜30に対して SiO膜からなるゲート酸化膜14および誘電体膜54を形成する。
【0045】
(保持容量50の第1電極層51の形成工程)
次に、TFT10の形成領域TAの側のシリコン膜30をレジストマスク33で覆い、この状態で保持容量50の形成領域CAのシリコン膜30に対して高濃度の不純物を導入してそれを導電化し、第1電極層51とする。
【0046】
(ゲート電極形成工程)
次に、ゲート酸化膜14の表面側に膜厚が600nmのタンタル薄膜をスパッタ法により形成した後、図4(E)に示すように、それをフォトリソグラフィ技術を用いてパターニングし、ゲート電極15および第2電極層55を形成する。本例では、タンタル薄膜を形成する際に、基板温度を180℃に設定し、スパッタガスとして窒素ガスを6.7%含むアルゴンガスを用いる。このように形成したタンタル薄膜は、結晶構造がα構造であり、その比抵抗が小さい。
【0047】
(不純物導入工程)
次に、バケット型質量非分離型のイオン注入装置(イオンドーピング装置)を用いて、ゲート電極15をマスクとしてTFT10の形成領域TAの側のシリコン膜30に不純物イオンを打ち込む。Nチャネル型のTFTを形成する場合には、原料ガスとして、水素ガスで濃度が5%となるように希釈したホスフィンなどを用いる。その結果、ゲート電極15に対してセルフアライン的にソース領域11およびドレイン領域12が形成される。このとき、シリコン膜30のうち、不純物イオンが打ち込まれなかった部分がチャネル領域13となる。
【0048】
なお、Pチャネル型のTFTを形成する場合には、原料ガスとして、水素ガスで濃度が5%となるように希釈したジボランなどを用いる。
【0049】
(層間絶縁膜の形成工程)
次に、図4(F)に示すように、PECVD法により250℃〜300℃の温度条件下で、層間絶縁膜16としての膜厚が50nmの SiO膜を形成する。このときの原料ガスは、TEOSと酸素とである。基板温度は、250℃〜300℃である。
【0050】
(活性化工程)
次に、水素を3%含んだアルゴンガス雰囲気下で300℃、1時間の熱処理を行ない、注入したリンイオンの活性化と、層間絶縁膜16の改質とを行なう。
【0051】
(配線工程)
次に、層間絶縁膜16にコンタクトホール17、18を形成する。しかる後に、コンタクトホール17、18を介して、図2に示すように、ソース電極(データ線3)をソース領域11に電気的に接続し、ドレイン電極(画素電極19)をドレイン領域12に電気的に接続し、TFT10を形成する。
【0052】
なお、上記の製造方法は、TFT10をセルフアライン構造として製造する例であったが、TFT10をLDD構造あるいはオフセットゲート構造で製造する場合でも本発明を適用できる。この場合の構造や製造方法についての説明を省略するが、レジストマスクやサイドウォールを利用して、ソース・ドレイン領域のうち、ゲート電極15の端部に対峙する部分には低濃度ソース・ドレイン領域(LDD領域)、あるいはオフセット領域を形成する。
【0053】
[レーザー照射時のエネルギー強度と膜質]
本発明の実施の形態を説明する前に、図4(C)を参照して説明したアニール工程において、基本となるアモルファスのシリコン膜30に照射したレーザー光のエネルギー密度(エネルギー強度)と、レーザー照射後の膜質との関係を、図5ないし図7を参照して説明しておく。
【0054】
本発明のいずれの形態でも、後述するように、アモルファスのシリコン膜をレーザー溶融結晶化法により多結晶化させるが、このレーザー溶融結晶化法では、図5に示すように、エネルギー密度Eを増加させていくと、「▲」および一点鎖線L1で示すEc以上でシリコン膜に溶融凝固が起きて多結晶化する。ここで、エネルギー密度Eを増加させるほど、その多結晶化が進むが、エネルギー密度Eが「□」および点線L2で示すEaを越えるとシリコン膜は微結晶化し、移動度の低下が起きてしまう。また、シリコン膜の膜厚が薄い場合には、エネルギー密度EがEaを越えなくても、エネルギー密度Eが「○」および二点鎖線L3で示すEbを越えると、アモルファスシリコン膜に戻ってしまう。なお、エネルギー密度Eが「□」および実線L4で示すEdを越えると、シリコン膜は蒸発してしまう。
【0055】
また、パルス発振レーザー光のエネルギー密度Eを変えたときのシリコン膜の結晶性を図6に「○」および実線L13で示す。図6の縦軸は、ラマンピークの半値幅であるから、その値が小さいほど、結晶性が高いことを表す。これらの結果を比較してわかるように、レーザー溶融結晶化では、エネルギー密度Eの最高値を上限値Eaにかなり近い値に設定すれば、その結晶性を高めることができる。なお、ラマンピークの半値幅が上限値Eaをわずかに越えた付近で跳ね上がっているのは、シリコン膜に微結晶化が起きているためである。
【0056】
同じく、エネルギー密度Eを変化させたときのシリコン膜表面の粗さを、図7に「○」および実線L23で示す。ここで、図7の縦軸は、測定領域内の平均面における最大値と最小値の差であるから、その値が大きいほど、表面が粗れていることを表す。これらの結果を比較してわかるように、エネルギー密度を高めるほど、シリコン膜の表面に粗れが発生する。そして、微結晶化を起こすと、表面の粗れはおさまるが、シリコン膜は一度、完全溶融しており、その間に一部、蒸発したシリコンがアニール装置の光学部品に悪影響を及ぼす。
【0057】
ここで、アモルファスのシリコン膜からTFT10および保持容量50(図3および図4を参照。)を形成するには、TFT10の方では、シリコン膜30の表面に粗れが発生しても、結晶性を可能な限り高め、高い移動度を得たい。これに対して、保持容量50の方では、結晶性が多少低くても、表面の粗れを抑えて、高い耐電圧を得たい。しかるに、図2に示したレイアウトでは、TFT10の形成領域TAと保持容量50の形成領域CAがX方向およびY方向のいずれの方向においても重なっているため、各領域毎にレーザー光照射時のエネルギー強度を変えることができない。よしんばレイアウトの変更を行なって、TFT10の形成領域TAと保持容量50の形成領域CAをX方向およびY方向の両方向において重ならないようにしたとすれば、各領域に合わせてレーザー発振器の出力を変化させる、または出力を一定としてアッテネーター(減衰器)を変化させる必要が生じる。TFTの画素ピッチは50μm程度であるのに対して、レーザー光LBの送りピッチは10μm程度であり、レーザー発振器、アッテネーターのいずれかを変調するとしても5ショット程度で行なう必要があり難しい。
【0058】
そこで、本発明では、以下に各形態を説明するように、TFT10の形成領域TAと保持容量50の形成領域CAの一方、または両方に膜厚の異なった SiOキャップ層45を設けて各領域に到達するレーザー光の強度を制御することよって、各領域毎に最適なエネルギー強度でレーザー光を照射できるようにしてある。
【0059】
[実施の形態1]
図8(A)は、図4(A)に示した基板20の表面に下地保護膜21を形成後、半導体膜30を形成した後に、さらにキャップ層45となる SiO膜を形成した断面図である。
【0060】
この SiOキャップ層45を形成するにあたっては、ECR−PECVD法により250℃〜300℃の温度条件下で SiO膜を形成する。この場合の SiO膜も、APCVD法でも形成でき、その場合には、基板20の温度を250℃から450℃までの範囲に設定した状態で、モノシラン及び酸素を原料ガスとして SiO膜を形成する。
【0061】
この SiO膜の厚さに応じて、次のレーザー溶融結晶化法によるアニール工程において照射されるレーザー光の実効強度が異なり得られる多結晶シリコン膜の結晶性が異なるため、適切な膜厚を設定する必要がある。
【0062】
図9には下地保護膜21を有し、厚さを50nmとした真性シリコン膜30の上に SiOキャップ層45の厚さを0〜150nm形成した基板20に、レーザー光のエネルギー密度を変えてレーザー光の照射を行なった際の、エネルギー密度とレーザー照射後の膜質の関係を示す。
【0063】
ここでは SiOキャップ層45をTFT10の形成領域TAの上にのみ残し、それ以外の部分は取り除くためにフォトリソグラフィ技術を用いてパターニングを行なう場合の断面図、図8(B−1)について述べる。
【0064】
図9において、「▲」と実線L5で示した結晶化が起こるしきい値であるエネルギー密度は、 SiOキャップ層45を熱吸収層として働く70nm未満形成することによって SiOキャップ層45を形成しない場合に比べて低下する。これは、エキシマレーザーの波長(ここではKrF:波長は248nm)に対する反射率が、シリコン膜と比べて SiO膜の方が小さいため、 SiOキャップ層45を形成することによって、レーザー光がシリコン膜に入射しやすくなるためである。本来なら SiO膜は入射するレーザー光の波長に対して吸収はないはずであるから、いくら SiO膜を厚くしても反射率を小さくするという効果については変わらないはずであるが、実際には図9に示した通り結晶化の進み具合は SiO膜の膜厚に大きく依存する。これはシリコン膜と SiO膜両者の和が入射するレーザー光の波長に対して半分以下と薄いため、 SiO膜の厚さに応じてレーザー光波のシリコン膜に対する進入具合が異なり、光の吸収量が変化するからである。これに従い、「□」と実線L6で示した微結晶化が起こるしきい値であるエネルギー密度、「△」と実線L7で示したアブレーションが起こるしきい値であるエネルギー密度もそれぞれ低くなるが、特にSiO膜厚の効果的な条件は50nmである。
【0065】
そこで、TFT10の形成領域TAの上に形成する SiOキャップ層45の厚さを50nmとして、TFT10の形成領域TAのアモルファスのシリコン膜30において高い結晶性が得られるよう、レーザー光のエネルギー密度を微結晶化の起こるしきい値であるエネルギー密度のわずかに下となるETA1とすることによって、高い移動度のTFT10を製造することができる。
【0066】
一方、 SiOキャップ層45のないエリアにおいては、このECA1=ETA1なるレーザー光のエネルギー密度は、微結晶化の起こるしきい値であるエネルギー密度より結晶化の起こるしきい値に近く、結晶性は抑えられているが、表面が粗れるのを防止することによって、耐電圧の高い保持容量50を製造できる。それ故、本形態に係るアクティブマトリクス基板2は、移動度が高いTFT10と、耐電圧の高い保持容量50とが構成されているので、それを用いて液晶表示装置1を製造した場合には表示の品位が高く、かつ、信頼性も高い。
【0067】
またこのようなプロセスを経た後、TFT10の形成領域TAの上に残されたSiOキャップ層45については、ゲート絶縁膜の一部として利用することも可能であるし、次工程のゲート絶縁膜の形成を行なう前にウエットプロセスによるエッチングによって取り除き、あらためてゲート絶縁膜を形成しても構わない。
【0068】
[実施の形態2]
同様に図8(A)は、図4(A)に示した基板20の表面に下地保護膜21を形成後、半導体膜30を形成した後に、さらにキャップ層45となる SiO膜を形成した断面図であり、その SiO膜の形成方法については実施の形態1と同様であるため省略する。
【0069】
ここでは SiOキャップ層45を保持容量50の形成領域CAの上にのみ残し、それ以外の部分は取り除くためにフォトリソグラフィ技術を用いてパターニングを行なう場合の断面図、図8(B−2)について述べる。
【0070】
図9において、「▲」と実線L5で示す結晶化が起こるしきい値であるエネルギー密度は、 SiOキャップ層45をフィルター層として働く70nm以上形成することによって SiOキャップ層45を形成しない場合に比べて上昇する。これは、 SiO膜の厚さが70nm以上であると、入射するレーザー光の波長(ここではKrF:波長は248nm)のシリコン膜に対する進入が著しく低下しするためであり、その結果光の吸収が低下するからである。よって SiOキャップ層45を形成することによって、結晶化にはより多量のレーザー光が必要となり、シリコン膜の溶融が抑えられる。これに従い、「□」と実線L6で示した微結晶化が起こるしきい値であるエネルギー密度、「△」と実線L7で示したアブレーションが起こるしきい値であるエネルギー密度もそれぞれ高くなる。
【0071】
そこで、保持容量50の形成領域CAの上に形成する SiOキャップ層45の厚さを110nmとする一方、TFT10の形成領域TAのアモルファスのシリコン膜30において高い結晶性が得られるよう、レーザー光のエネルギー密度を微結晶化の起こるしきい値であるエネルギー密度のわずかに下となるETA2とすることによって、高い移動度のTFT10を製造することができる。
【0072】
この場合、 SiOキャップ層45がある保持容量50の形成領域CAにおいては、このECA2=ETA2なるレーザー光のエネルギー密度は、微結晶化の起こるしきい値であるエネルギー密度より結晶化の起こるしきい値に近く、結晶性は抑えられているが、表面が粗れるのを防止することによって、耐電圧の高い保持容量50を製造できる。それ故、本形態に係るアクティブマトリクス基板2は、移動度が高いTFT10と、耐電圧の高い保持容量50とが構成されているので、それを用いて液晶表示装置1を製造した場合には表示の品位が高く、かつ、信頼性も高い。
【0073】
またこのようなプロセスを経た後、保持容量50の形成領域CAの上に残された SiOキャップ層45については、保持容量の誘電体膜の一部として利用することも可能であるし、次工程のゲート絶縁膜の形成を行なう前にウエットプロセスによるエッチングによって取り除き、あらためてゲート絶縁膜を形成し保持容量の誘電体膜として使用しても構わない。
【0074】
[その他の実施の形態]
なお、上記のようにTFT10の形成領域TAまたは保持容量50の形成領域CAの一方のみに SiOキャップ層45を残すのではなく、両方に残すことも可能である。図8(B−3)に示すように、より厚い SiOキャップ層膜厚を要する保持容量50の形成領域CAに合わせて SiO膜を75nm形成した後、エッチングを用いてTFT10の形成領域TA上の SiO膜を50nmまで加工する。そこで図9においてFT10の形成領域TAのアモルファスのシリコン膜30において高い結晶性が得られるよう、レーザー光のエネルギー密度を微結晶化の起こるしきい値であるエネルギー密度のわずかに下となるETA3とすることによって、高い移動度のTFT10を製造することができる。
【0075】
一方保持容量50の形成領域CAにおいては、このECA3=ETA3なるレーザー光のエネルギー密度は、微結晶化の起こるしきい値であるエネルギー密度より結晶化の起こるしきい値に近く、結晶性は抑えられているが、表面が粗れるのを防止することによって、耐電圧の高い保持容量50を製造できる。それ故、本形態に係るアクティブマトリクス基板2は、移動度が高いTFT10と、耐電圧の高い保持容量50とが構成されているので、それを用いて液晶表示装置1を製造した場合には表示の品位が高く、かつ、信頼性も高い。
【0076】
またこのようなプロセスを経た後、TFT10の形成領域TAと保持容量50の形成領域CAの上に残された SiOキャップ層45については、ゲート絶縁膜または保持容量の誘電体膜の一部として利用することも可能であるし、次工程のゲート絶縁膜の形成を行なう前にウエットプロセスによるエッチングによって取り除き、あらためてゲート絶縁膜を形成し、ゲート絶縁膜または保持容量の誘電体膜として使用しても構わない。
【0077】
さらには、エネルギー光を照射する半導体膜としてはアモルファスのシリコン膜に限らず、結晶化シリコン膜にエネルギー光を照射して再結晶化させ、その結晶性を高めるのに本発明を適用してもよい。エネルギー光としてはレーザー光に限らず、急速熱処理用のランプ光を用いる場合に本発明を適用してもよい。
【0078】
【発明の効果】
以上説明したように、本発明に係るアクティブマトリクス基板では、各画素領域においてTFTの形成領域と保持容量の形成領域の一方、または両方に膜厚の異なった SiOキャップ層を設けて各領域に到達するレーザー光を制御することよって、各領域毎に最適なエネルギー強度でレーザー光を照射できる。すなわち、TFTを形成するための半導体膜については微結晶化の起こるしきい値よりわずかに低いエネルギー強度の光を照射して半導体膜の結晶性を最大限にまで高めることによって、高い移動度のTFTを製造することができる。一方、保持容量の第1電極を形成するための半導体膜については微結晶化の起こるしきい値より結晶化の起こるしきい値に近いエネルギー強度の光を照射し、半導体膜の結晶性をやや抑え気味にして表面が粗れるのを防止することによって、耐電圧の高い保持容量を製造できる。
【図面の簡単な説明】
【図1】(A)は、液晶表示装置のアクティブマトリクス基板を模式的に示す説明図、(B)は、その駆動回路に用いたCMOS回路の説明図である。
【図2】液晶表示装置のアクティブマトリクス基板上の画素領域を拡大して、TFTと保持容量の配置関係を模式的に示す平面図である。
【図3】アクティブマトリクス基板の画素領域に形成したTFTおよび保持容量の断面図である。
【図4】図3に示すTFTおよび保持容量の製造方法を示す工程断面図である。
【図5】レーザー溶融結晶化におけるエネルギー密度とシリコン膜に起きる変化との関係を示す説明図である。
【図6】レーザー溶融結晶化におけるエネルギー密度と結晶性の関係を示すグラフである。
【図7】レーザー溶融結晶化におけるエネルギー密度と表面粗さの関係を示すグラフである。
【図8】(A)は、本発明に係る図3に示すTFTおよび保持容量の製造方法を示す工程断面図、(B−1)は、本発明の実施の形態1に係る工程断面図、(B−2)は、本発明の実施の形態2に係る工程断面図、(B−3)は、本発明のその他の実施の形態に係る工程断面図である。
【図9】SiOキャップ層を設けた際の、レーザー溶融結晶化におけるエネルギー密度とシリコン膜に起きる変化との関係を示す説明図である。
【符号の説明】
1 液晶表示装置
2 アクティブマトリクス基板
3 データ線
4 走査線
4A 容量線
5 画素領域
6 液晶容量
9 アクティブマトリクス部
10 TFT
11 ソース領域
12 ドレイン領域
13 チャネル領域
14 ゲート絶縁膜
15 ゲート電極
30 シリコン膜(半導体膜)
45 SiOキャップ層
50 保持容量
51 第1電極層
54 誘電体膜
55 第2電極層
TA TFTの形成領域
CA 保持容量の形成領域
LB ラインビーム(レーザー光)
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an active matrix substrate using a thin film transistor (hereinafter, referred to as TFT), a method for manufacturing the same, and a liquid crystal display device. More specifically, the present invention relates to a technique for manufacturing each element with optimal characteristics in an active matrix substrate of a type including a pixel TFT and a storage capacitor in a pixel region.
[0002]
[Prior art]
In the active matrix substrate of the liquid crystal display device, as shown in FIG. 1, a plurality of scanning lines 4 extending in the X direction and a plurality of data lines 3 extending in the Y direction intersecting the scanning lines 4. A pixel region 5 is defined by each pixel region 5, and each pixel region 5 includes a TFT 10 connected to the data line 3 and the scanning line 4, a liquid crystal capacitor 6 connected to the TFT 10, and a storage capacitor 50. As shown in FIG. 2, the storage capacitor 50 is formed with the help of the manufacturing process of the TFT 10, and a semiconductor region formed between the same layers as the active layer of the TFT 10 is used as a first electrode layer 51, and the gate electrode 15 (scan The electrode layer formed between the same layers as the line 4) is referred to as a second electrode layer 55, and between the first electrode layer 51 and the second electrode layer 55 is formed between the same layer as the gate insulating film 14. Dielectric film 54.
[0003]
In the active matrix substrate 2 configured as described above, as shown in FIG. 2, the TFT 10 is formed at the corner of the pixel region 5 in the silicon film 30 formed in each pixel region 5 as viewed in the drawing. Used for On the other hand, after extending in the + X direction from the region where the TFT 10 is formed in the silicon film 30, the silicon film 30 bends along the extended portion 40 that extends perpendicularly to the −Y direction from the scanning line 4 and extends in the + Y direction. Later, a portion extending in the + X direction toward the adjacent pixel region and overlapping in the X direction with the formation region of the TFT 10 in the adjacent pixel region 5 is used as the first electrode layer 51 of the storage capacitor 50.
[0004]
In the active matrix substrate 2 configured as described above, it is desired to manufacture the TFT 10 by a low-temperature process so that a glass substrate can be used as the substrate. However, although a silicon film required to form a channel region or the like of the TFT 10 can be formed by a low-temperature process if it is an amorphous silicon film, it has a drawback of low mobility.
[0005]
Therefore, a laser melt crystallization method of irradiating the amorphous silicon film 30 formed on the substrate with a laser beam to perform melt crystallization has been studied. In this method, for example, a laser beam having a long irradiation region in the Y direction is used. The amorphous silicon film 30 is irradiated with the line beam LB, and is scanned in the + X direction to crystallize the entire silicon film 30. Here, the energy intensity of the laser beam is set to a level sufficient for amorphous silicon to be transferred to polycrystalline silicon. The higher the intensity, the higher the crystallinity of the silicon film 30 and the higher the mobility of the TFT 10. Can be manufactured. However, if the energy intensity is too high, the silicon film 30 will be microcrystallized. Therefore, it is general to set the energy intensity slightly lower than that at which the silicon film 30 is microcrystallized.
[0006]
On the other hand, the silicon film 30 for forming the first electrode layer 51 of the storage capacitor 50 is also irradiated with laser light at the same intensity as that of the silicon film 30 for forming the TFT 10, and is transferred to polycrystalline silicon.
[0007]
[Problems to be solved by the invention]
However, if the silicon film 30 is irradiated with laser light at a high intensity just before micro-crystallization occurs for the purpose of manufacturing the TFT 10 having high mobility as in the conventional case, the withstand voltage of the storage capacitor 50 decreases. This causes a problem that the reliability of the liquid crystal display device is reduced. It is considered that the reason is that the more the laser beam is irradiated to the silicon film 30 at a higher intensity, the more the surface of the silicon film 30 is roughened, which lowers the withstand voltage.
[0008]
In view of the above, an object of the present invention is to form a storage capacitor while assisting a manufacturing process of a TFT, and to form a silicon oxide film (SiO 2) having a different film thickness on only one or both of the TFT and the storage capacitor.2An active matrix substrate capable of forming a TFT with high mobility and a storage capacitor with high withstand voltage by irradiating energy light under optimum conditions after forming the film, a liquid crystal display device using the same, and the active matrix substrate. It is to provide a manufacturing method.
[0009]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the present invention provides a method of manufacturing a semiconductor device, comprising the steps of: forming a first semiconductor film to be a source / drain region of a thin film transistor; and forming a second semiconductor film to be a first electrode of a storage capacitor. On the first semiconductor filmHas a thickness that works as a heat absorbing layerForming a first insulating film;By irradiating the first insulating film and the second semiconductor film with energy light having the same intensity, the first semiconductor film isVia the first insulating filmHigher energy density than the energy lightthe lightLet it enterCrystallizationAndThe second semiconductor filmIs theEnergy lightLet it enterCrystallizing step.
[0010]
In this case, for example,The first semiconductor film and the second semiconductor filmIrradiation area as energy light to irradiateIn the direction in which the scanning lines extend or the data lines extendUsing the extended laser beam line beam,SaidLine beamThe direction in which the data line extends or the scanning line extendsScan in the direction.
[0011]
Further, each of the first semiconductor film and the second semiconductor filmAfter irradiating energy light toThe first insulating film may function as a gate insulating film.
[0012]
After irradiating each of the first semiconductor film and the second semiconductor film with energy light, and after removing the first insulating film by etching,A gate insulating film may be formed.
[0013]
On the other hand, in the active matrix substrate of the present invention, in the manufacturing method, a step of forming a first semiconductor film serving as a source / drain region of a thin film transistor and a second semiconductor film serving as a first electrode of a storage capacitor; On the semiconductor filmHas a thickness that works as a filter layerForming a second insulating film;Irradiating the first semiconductor film and the second insulating film with energy light having the same intensity;The first semiconductor filmIs theEnergy lightLet it enterCrystallizationAnd the second semiconductor film hasVia the second insulating filmSaidThan energy lightLow energy densitythe lightLet it enterCrystallizing step.
[0014]
In this case, for example,The first semiconductor film and the second semiconductor filmIrradiated area as energy light to be irradiatedIn the direction in which the scanning lines extend or the data lines extendUsing the extended laser beam line beam,SaidLine beamThe direction in which the data line extends or the scanning line extendsScan in the direction.
[0015]
Further, for each of the first semiconductor film and the second semiconductor film,After irradiating energy lightThe second insulating film can also function as a dielectric film of the storage capacitor.
[0016]
After irradiating each of the first semiconductor film and the second semiconductor film with energy light, and after removing the second insulating film by etching,A dielectric film for the storage capacitor may be formed.
[0017]
Further, the present invention provides an active device including a plurality of scanning lines, a plurality of data lines intersecting the plurality of scanning lines, a plurality of thin film transistors connected to the plurality of scanning lines and the data lines, and a storage capacitor. In the matrix substrate, a source / drain region of the thin film transistor and a first electrode of the storage capacitor are formed of the same semiconductor layer, and a first insulating film serving as a gate insulating film is formed on the source / drain region. A second insulating film serving as a dielectric film is formed on the first electrode, the first insulating film is thinner than the second insulating film, and the source / drain region and the second One electrode is crystallized by laser irradiation through the first insulating film and the second insulating film, respectively.The source / drain region has higher crystallinity than the first electrodeIt is characterized by the following. In the manufacturing method, a first semiconductor film serving as a source / drain region of a thin film transistor and a second semiconductor film serving as a first electrode of a storage capacitor are formed, and a first insulating film is formed on the first semiconductor film. A second insulating film thicker than the first insulating film is formed on the second semiconductor film, and the first insulating film and the second insulating film are formed.Irradiate the same intensity energy light toThe first semiconductor filmEnergy light incident on the first semiconductor film is weaker than a threshold value that causes microcrystallization of the first semiconductor film;The second semiconductor filmThe incident energy light is energy light closer to a threshold value for causing crystallization than a threshold value for causing microcrystallization of the second semiconductor film.The first semiconductor film and the second semiconductor film are crystallized.
[0018]
Further, the method of manufacturing an active matrix substrate of the present application includes a step of forming a first semiconductor film serving as a source / drain region of a thin film transistor and a second semiconductor film serving as a first electrode of a storage capacitor; Forming a first insulating film, and forming a second insulating film thicker than the first insulating film on the second semiconductor film;Irradiating the first insulating film and the second insulating film with energy light of the same intensity,Via the first insulating filmHigh energy densitythe lightLet it enterCrystallizationAnd the second semiconductorVia the second insulating filmFirstFor semiconductor filmLet inThan lightLow energy densitythe lightLet it enterAnd a step of crystallization.
[0019]
In this case, for example,The first semiconductor film and the second semiconductor filmIrradiated area as energy light to be irradiatedIn the direction in which the scanning lines extend or the data lines extendUsing the extended laser beam line beam,SaidLine beamThe direction in which the data line extends or the scanning line extendsScan in the direction.
[0020]
In addition, each of the first semiconductor film and the second semiconductor filmAfter irradiating energy lightThe first insulating film may be a gate insulating film, and the second insulating film may function as a dielectric film of the storage capacitor.
[0021]
Further, after irradiating each of the first semiconductor film and the second semiconductor film with energy light, after removing the first insulating film or the second insulating film by etching, the gate insulating film or theA dielectric film for the storage capacitor may be formed.
[0022]
As described above, according to the present invention, in any of the above-described embodiments, the SiO region which functions as a heat absorbing layer or functions as a filter layer is formed in the TFT formation region and the storage capacitor formation region.2Since the cap layer is provided, when the semiconductor film is irradiated with energy light, although the intensity of the energy light is constantly constant, the area where the TFT is formed (source / drain region) and the capacity of the storage capacitor are maintained. Light having an optimum energy intensity is applied to each of the formation regions (first electrodes). That is, a semiconductor film for forming a TFT is irradiated with energy light slightly weaker than a threshold value at which microcrystallization occurs, thereby maximizing the crystallinity of the semiconductor film, thereby increasing the mobility of the TFT. Can be manufactured. On the other hand, the semiconductor film for forming the first electrode of the storage capacitor is irradiated with energy light closer to the threshold at which crystallization occurs than at the threshold at which microcrystallization occurs, and the crystallinity of the semiconductor film is slightly suppressed. By preventing the surface from being roughened, a storage capacitor having a high withstand voltage can be manufactured.
[0023]
In the present invention, in any of the above embodiments, the second electrode is formed in the same layer as the gate electrode, and a part of the previous gate line or a capacitor line arranged in parallel with the gate line. Some of them are used.
[0024]
Here, when a line beam is used, it is preferable that the scanning pitch is narrower than the width dimension of the line beam in the scanning direction, and the line beam is irradiated while overlapping the same region.
[0025]
The active matrix substrate thus configured has a high mobility and a high withstand voltage, and thus has a high holding capacity. Therefore, when a liquid crystal display device is manufactured using the active matrix substrate, display quality is high. The effect of high reliability is also obtained.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
Before describing the embodiments of the present invention, a basic configuration of an active matrix substrate common to the embodiments and a basic process of forming a TFT and a storage capacitor at the same time will be described.
[0027]
[Basic configuration of active matrix substrate]
FIG. 1A is an explanatory diagram schematically illustrating a configuration of an active matrix substrate of a liquid crystal display device.
[0028]
In FIG. 1, a liquid crystal display device 1 has pixels formed on an active matrix substrate 2 by a plurality of scanning lines 4 extending in an X direction and data lines 3 extending in a Y direction orthogonal to these scanning lines 4. It has a region 5, in which a liquid crystal capacitor 6 of a liquid crystal cell to which an image signal is inputted via a pixel TFT 10 is formed. A data driver unit 7 including a shift register 71, a level shifter 72, a video line 73, and an analog switch 74 is configured for the data line 3, and a scan driver including a shift register 81 and a level shifter 82 is configured for the scanning line 4. The unit 8 is configured. In the pixel region 5, a storage capacitor 50 is formed between the preceding scanning line 4 or a capacitance line (not shown) arranged in parallel with the scanning line 4. This storage capacitor 50 is for improving the storage characteristics of the liquid crystal capacitor 6.
[0029]
The data driver unit 7 and the scan driver unit 8 include a CMOS circuit configured by N-type TFTs n1 and n2 and P-type TFTs p1 and p2, as exemplified by a two-stage inverter in FIG. It is formed with high density. However, the TFT 10 of the active matrix section 9 and the TFTs n1 and n2 of the data driver section 7 and the P-type TFTs p1 and p2 have the same basic structure, and are basically manufactured in the same process. The storage capacitor 50 is manufactured by using the manufacturing process of the TFT 10 as much as possible, as will be described in detail later.
[0030]
The active matrix substrate 2 includes only the active matrix unit 9 formed on the substrate, the one configured with the data driver unit 7 on the same substrate as the active matrix unit 9, and the scanning on the same substrate as the active matrix unit 9. There is a configuration in which the driver unit 8 is configured, and a configuration in which both the data driver unit 7 and the scanning driver unit 8 are configured on the same substrate as the active matrix unit 9. Further, even in the case of the active matrix substrate 2 with a built-in driver, the shift register 71, the level shifter 72, the video line 73, the analog switch 74, and the like included in the data driver unit 7 are all formed on the active matrix substrate 2. There are a driver built-in type and a partial driver built-in type in which a part of them is formed on the active matrix substrate 2, and the present invention can be applied to both types.
[0031]
FIG. 2 is an enlarged plan view showing a part of the active matrix portion where the pixel region 5 is formed in the active matrix substrate 2 of the present embodiment. In this figure, a silicon film 30 (semiconductor film) and a scanning line are shown. The data lines and the pixel electrodes are omitted to make the formation region of 4 easy to understand.
[0032]
2, in the active matrix substrate 2 of the present embodiment, a plurality of scanning lines 4 extending in the X direction and a plurality of data lines extending in the Y direction orthogonal to the scanning lines 4 (not shown). In each of the pixel regions 5 partitioned by the TFTs, a TFT 10 connected to the data line and the scanning line 4 and a pixel electrode (not shown) connected to the TFT 10 are formed.
[0033]
Each pixel region 5 includes a first electrode layer 51 made of a silicon film formed between the same layers as the source region 11 and the drain region 12 of the TFT 10, and an extended portion extending from the scanning line 4 in the −Y direction. The storage capacitor 50 is formed by an overlapping portion with the second electrode layer 55 made of 40.
[0034]
FIG. 3 is a cross-sectional view schematically illustrating the TFT 10 and the storage capacitor 50 formed in the pixel region 5 of the active matrix substrate 2.
[0035]
In these figures, in any pixel region 5, the TFT 10 is connected to the data line 3 on the substrate 20 via the contact hole 17 of the interlayer insulating film 16 and the source region 11 and the pixel electrode 19. Drain region 12 electrically connected through contact hole 18 of interlayer insulating film 16, channel region 13 for forming a channel between drain region 12 and source region 11, and gate insulation with respect to channel region 13. It is composed of gate electrodes 15 facing each other via the film 14. The gate electrode 15 is configured as a part of the scanning line 4. In addition, on the front side of the substrate 20, SiO 22A base protective film 21 made of a film is formed.
[0036]
On the storage capacitor 50 side, a semiconductor film formed simultaneously with the semiconductor films constituting the active layers (the source region 11, the channel region 13, and the drain region 12) of the TFT 10 is formed. A first electrode layer 51 located on the surface thereof, a dielectric film 54 formed simultaneously with the gate insulating film 14 on the surface side thereof and located on the same layer as the insulating film, and a gate electrode 15 and a scanning line 4 on the surface side. And the second electrode layer 55 located between the same layers as these electrodes and wirings.
[0037]
[Basic Configuration of Manufacturing Method of Active Matrix Substrate 2]
With reference to FIG. 4, basic steps of a method for manufacturing the TFT 10 and the storage capacitor 50 will be described.
[0038]
(Base protective film forming step)
In FIG. 4A, first, the thickness of the base protective film 21 is formed on the surface of a substrate 20 such as a 300 mm square alkali-free glass plate under a temperature condition of 250 ° C. to 300 ° C. by ECR-PECVD. 200nm SiO2Form a film. SiO2The film can also be formed by the APCVD method. In this case, the temperature of the substrate 20 is set in the range of 250 ° C. to 450 ° C., and monosilane and oxygen are used as a source gas.2Form a film.
[0039]
(Semiconductor film deposition process)
Next, an intrinsic silicon film 30 (semiconductor film) is deposited on the surface of the underlying protective film 21 to a thickness of about 50 nm. In this example, the amorphous silicon film 30 is deposited at a deposition temperature of 425 ° C. using a high vacuum LPCVD apparatus while flowing disilane as a source gas at 200 SCCM. In forming the silicon film 30, a PECVD method or a sputtering method may be used. According to these methods, the film formation temperature can be set in a range from room temperature to 350 ° C.
[0040]
In the present invention, following this semiconductor film deposition step, SiO 22The cap layer 45 is formed, and the SiO 22In order to leave the cap layer 45 only in the formation region TA of the TFT 10 or the formation region CA of the storage capacitor 50, or to leave a difference in film thickness between both formation regions, it is necessary to perform patterning. This detailed description will be described later for each embodiment.
[0041]
(Annealing process by laser melting crystallization method)
Next, as shown in FIG. 4B, laser light is directly applied to the amorphous silicon film 30 or SiO2Irradiation is performed via a cap layer (not shown) to transform the amorphous silicon film 30 into polycrystalline silicon. In this example, for example, an excimer laser (wavelength: 248 nm) of krypton / fluorine (KrF) is irradiated. In this step, the laser irradiation is performed at a room temperature (25 ° C.) of the substrate 20 in a vacuum atmosphere, an inert gas atmosphere, and further in the air.
[0042]
In performing the annealing step, in the above example, the entire surface of the silicon film 30 formed on the substrate 20 was irradiated with the laser light. However, only the formation area TA of the TFT 10 and the formation area CA of the storage capacitor 50 were selectively applied. Laser irradiation may be performed to shorten the laser annealing time.
[0043]
(Silicon film patterning process)
Next, as shown in FIG. 4C, the silicon film 30 that has been subjected to the annealing step is patterned by using a photolithography technique, so that an island shape is formed in the formation area TA of the TFT 10 and the formation area CA of the storage capacitor 50. Are formed, respectively. In addition, the above-mentioned annealing step is performed by2The patterning may be performed after the cap layer 45 is collectively patterned.
[0044]
(Step of forming gate insulating film)
Next, as shown in FIG. 4D, SiO 2 is applied to the silicon film 30 by the ECR-PECVD method under a temperature condition of 250 ° C. to 300 ° C.2The gate oxide film 14 and the dielectric film 54 are formed.
[0045]
(Step of forming first electrode layer 51 of storage capacitor 50)
Next, the silicon film 30 on the side of the formation region TA of the TFT 10 is covered with a resist mask 33. In this state, a high concentration impurity is introduced into the silicon film 30 of the formation region CA of the storage capacitor 50 to make it conductive. , The first electrode layer 51.
[0046]
(Gate electrode formation step)
Next, a tantalum thin film having a thickness of 600 nm is formed on the surface side of the gate oxide film 14 by a sputtering method, and thereafter, as shown in FIG. And a second electrode layer 55 is formed. In this example, when forming a tantalum thin film, the substrate temperature is set to 180 ° C., and an argon gas containing 6.7% of a nitrogen gas is used as a sputtering gas. The tantalum thin film thus formed has an α-structure crystal structure and low specific resistance.
[0047]
(Impurity introduction step)
Next, impurity ions are implanted into the silicon film 30 on the formation region TA side of the TFT 10 using the gate electrode 15 as a mask by using a bucket type mass non-separation type ion implantation apparatus (ion doping apparatus). In the case of forming an N-channel TFT, phosphine or the like diluted with hydrogen gas to have a concentration of 5% is used as a source gas. As a result, the source region 11 and the drain region 12 are formed in a self-aligned manner with respect to the gate electrode 15. At this time, the portion of the silicon film 30 where the impurity ions have not been implanted becomes the channel region 13.
[0048]
In the case of forming a P-channel TFT, diborane or the like diluted with hydrogen gas to a concentration of 5% is used as a source gas.
[0049]
(Step of forming interlayer insulating film)
Next, as shown in FIG. 4F, a 50-nm thick SiO 2 film as the interlayer insulating film 16 is formed by PECVD under a temperature condition of 250 ° C. to 300 ° C.2Form a film. The source gas at this time is TEOS and oxygen. The substrate temperature is between 250C and 300C.
[0050]
(Activation process)
Next, heat treatment is performed at 300 ° C. for one hour in an argon gas atmosphere containing 3% of hydrogen to activate the implanted phosphorus ions and to modify the interlayer insulating film 16.
[0051]
(Wiring process)
Next, contact holes 17 and 18 are formed in the interlayer insulating film 16. Thereafter, the source electrode (data line 3) is electrically connected to the source region 11 through the contact holes 17 and 18, and the drain electrode (pixel electrode 19) is electrically connected to the drain region 12 as shown in FIG. To form a TFT 10.
[0052]
Although the above-described manufacturing method is an example in which the TFT 10 is manufactured with a self-aligned structure, the present invention can be applied to a case where the TFT 10 is manufactured with an LDD structure or an offset gate structure. Although a description of the structure and the manufacturing method in this case is omitted, a low concentration source / drain region is formed in a portion of the source / drain region facing the end of the gate electrode 15 by using a resist mask or a sidewall. (LDD region) or an offset region is formed.
[0053]
[Energy intensity and film quality during laser irradiation]
Before describing the embodiment of the present invention, in the annealing step described with reference to FIG. 4C, the energy density (energy intensity) of the laser light applied to the basic amorphous silicon film 30 and the laser light The relationship with the film quality after irradiation will be described with reference to FIGS.
[0054]
In any of the embodiments of the present invention, as described later, an amorphous silicon film is polycrystallized by a laser melting crystallization method. In this laser melting crystallization method, as shown in FIG. Then, the silicon film is melted and solidified at a temperature equal to or higher than Ec indicated by “」 ”and the alternate long and short dash line L1, and polycrystallized. Here, as the energy density E increases, the polycrystallization progresses. However, when the energy density E exceeds Ea indicated by “□” and the dotted line L2, the silicon film is microcrystallized, and the mobility is reduced. . When the thickness of the silicon film is small, even if the energy density E does not exceed Ea, when the energy density E exceeds “E” and Eb indicated by the two-dot chain line L3, the film returns to the amorphous silicon film. . When the energy density E exceeds “□” and Ed shown by the solid line L4, the silicon film evaporates.
[0055]
The crystallinity of the silicon film when the energy density E of the pulsed laser light is changed is indicated by “○” and a solid line L13 in FIG. Since the vertical axis in FIG. 6 is the half-width of the Raman peak, the smaller the value, the higher the crystallinity. As can be seen by comparing these results, in laser melting crystallization, the crystallinity can be enhanced by setting the maximum value of the energy density E to a value that is quite close to the upper limit value Ea. The reason why the half-width of the Raman peak jumps slightly above the upper limit Ea is that microcrystallization occurs in the silicon film.
[0056]
Similarly, the roughness of the silicon film surface when the energy density E is changed is indicated by “○” and a solid line L23 in FIG. Here, the vertical axis in FIG. 7 is the difference between the maximum value and the minimum value on the average plane in the measurement area, and the larger the value, the more rough the surface. As can be seen by comparing these results, as the energy density increases, the surface of the silicon film becomes rougher. Then, when microcrystallization occurs, the surface roughness is reduced, but the silicon film is completely melted once, and during that time, part of the evaporated silicon adversely affects the optical components of the annealing apparatus.
[0057]
Here, in order to form the TFT 10 and the storage capacitor 50 (see FIGS. 3 and 4) from the amorphous silicon film, the TFT 10 has a high crystallinity even if the surface of the silicon film 30 is roughened. Want to get as high a mobility as possible. On the other hand, in the case of the storage capacitor 50, it is desirable to suppress surface roughness and obtain a high withstand voltage even if the crystallinity is somewhat low. However, in the layout shown in FIG. 2, the formation area TA of the TFT 10 and the formation area CA of the storage capacitor 50 overlap in both the X direction and the Y direction. The strength cannot be changed. If the layout is changed so that the formation area TA of the TFT 10 and the formation area CA of the storage capacitor 50 do not overlap in both the X direction and the Y direction, the output of the laser oscillator is changed in accordance with each area. It is necessary to change the attenuator while keeping the output constant. The pixel pitch of the TFT is about 50 μm, while the feed pitch of the laser beam LB is about 10 μm. Even if any of the laser oscillator and the attenuator is modulated, it is necessary to perform the modulation in about 5 shots, which is difficult.
[0058]
Therefore, in the present invention, as will be described below, one or both of the formation region TA of the TFT 10 and the formation region CA of the storage capacitor 50 have different thicknesses of SiO 2.2By providing the cap layer 45 and controlling the intensity of the laser beam reaching each region, the laser beam can be irradiated with the optimum energy intensity for each region.
[0059]
[Embodiment 1]
FIG. 8A shows that after forming the base protective film 21 and the semiconductor film 30 on the surface of the substrate 20 shown in FIG.2It is sectional drawing in which the film was formed.
[0060]
This SiO2In forming the cap layer 45, the ECR-PECVD method is used to form SiO 2 under a temperature condition of 250 ° C. to 300 ° C.2Form a film. SiO in this case2The film can also be formed by the APCVD method. In this case, the temperature of the substrate 20 is set in the range of 250 ° C. to 450 ° C., and monosilane and oxygen are used as a source gas.2Form a film.
[0061]
This SiO2Depending on the thickness of the film, the effective intensity of the laser light irradiated in the annealing step by the next laser melt crystallization method varies, and the crystallinity of the obtained polycrystalline silicon film differs, so it is necessary to set an appropriate film thickness There is.
[0062]
FIG. 9 shows that an underlying protective film 21 having a thickness of 50 nm is formed on an intrinsic silicon film 30 having a thickness of 50 nm.2The relationship between the energy density and the film quality after laser irradiation when the laser light irradiation is performed on the substrate 20 in which the thickness of the cap layer 45 is 0 to 150 nm is changed.
[0063]
Here, SiO2A description will be given of a cross-sectional view in the case where patterning is performed by using a photolithography technique in order to leave the cap layer 45 only on the formation region TA of the TFT 10 and remove the other portions, with reference to FIG. 8B-1.
[0064]
In FIG. 9, the energy density, which is the threshold at which crystallization occurs as indicated by “▲” and the solid line L5, is SiO 22By forming the cap layer 45 of less than 70 nm acting as a heat absorbing layer,2This is lower than the case where the cap layer 45 is not formed. This is because the reflectivity for the wavelength of the excimer laser (here, KrF: the wavelength is 248 nm) is higher than that of the silicon film.2Because the film is smaller, SiO2This is because the formation of the cap layer 45 makes it easier for laser light to enter the silicon film. Originally SiO2Since the film should not absorb the wavelength of the incident laser light,2Although the effect of reducing the reflectance should not change even if the film is made thicker, the progress of crystallization is actually SiO 2 as shown in FIG.2It largely depends on the thickness of the film. This is silicon film and SiO2Since the sum of both films is as thin as less than half of the wavelength of the incident laser light, SiO2This is because the degree of penetration of the laser light wave into the silicon film varies depending on the thickness of the film, and the amount of light absorbed changes. In accordance with this, the energy density which is the threshold value at which microcrystallization occurs as indicated by “□” and the solid line L6 and the energy density which is the threshold value at which ablation occurs as indicated by “Δ” and the solid line L7 are also reduced. Especially SiO2An effective condition for the film thickness is 50 nm.
[0065]
Therefore, the SiO formed on the formation area TA of the TFT 102When the thickness of the cap layer 45 is set to 50 nm, the energy density of the laser beam is set to a value slightly smaller than the energy density which is a threshold value at which microcrystallization occurs so that the amorphous silicon film 30 in the formation area TA of the TFT 10 has high crystallinity. By setting the ETA 1 below, the TFT 10 with high mobility can be manufactured.
[0066]
On the other hand, SiO2In the area where the cap layer 45 is not provided, the energy density of the laser light of ECA1 = ETA1 is closer to the threshold at which crystallization occurs than the energy density at which microcrystallization occurs, and the crystallinity is suppressed. However, by preventing the surface from being roughened, the storage capacitor 50 having a high withstand voltage can be manufactured. Therefore, the active matrix substrate 2 according to the present embodiment includes the TFT 10 having high mobility and the storage capacitor 50 having high withstand voltage. When the liquid crystal display device 1 is manufactured using the TFT 10, the display is performed. High quality and high reliability.
[0067]
Further, after such a process, the SiO 10 left on the formation area TA of the TFT 10 is formed.2The cap layer 45 can be used as a part of the gate insulating film, or it can be removed by etching by a wet process before forming the gate insulating film in the next step, and the gate insulating film can be formed again. I do not care.
[0068]
[Embodiment 2]
Similarly, FIG. 8A shows the SiO 2 that becomes the cap layer 45 after the base protective film 21 is formed on the surface of the substrate 20 shown in FIG.2FIG. 3 is a cross-sectional view in which a film is formed;2The method for forming the film is the same as that in the first embodiment, and will not be described.
[0069]
Here, SiO2FIG. 8B-2 is a cross-sectional view of a case where patterning is performed using photolithography to leave the cap layer 45 only on the formation region CA of the storage capacitor 50 and remove the other portions.
[0070]
In FIG. 9, the energy density, which is the threshold at which crystallization occurs as indicated by “▲” and the solid line L5, is SiO 22By forming the cap layer 45 having a thickness of 70 nm or more that functions as a filter layer,2It rises compared to the case where the cap layer 45 is not formed. This is SiO2If the thickness of the film is 70 nm or more, the penetration of the wavelength of the incident laser light (here, KrF: the wavelength is 248 nm) into the silicon film is significantly reduced, and as a result, light absorption is reduced. is there. Therefore, SiO2By forming the cap layer 45, a larger amount of laser light is required for crystallization, and the melting of the silicon film is suppressed. Accordingly, the energy density, which is the threshold for microcrystallization, indicated by “□” and the solid line L6, and the energy density, which is the threshold for ablation, indicated by “Δ” and the solid line L7, also increase.
[0071]
Therefore, the SiO formed on the formation area CA of the storage capacitor 502While the thickness of the cap layer 45 is set to 110 nm, the energy density of the laser light is set to a threshold value at which microcrystallization occurs so that high crystallinity can be obtained in the amorphous silicon film 30 in the formation area TA of the TFT 10. By setting ETA2 slightly lower than the above, TFT 10 having high mobility can be manufactured.
[0072]
In this case, SiO2In the formation area CA of the storage capacitor 50 where the cap layer 45 is located, the energy density of the laser light of ECA2 = ETA2 is closer to the threshold at which crystallization occurs than the energy density at which microcrystallization occurs. Although the crystallinity is suppressed, the storage capacitor 50 having high withstand voltage can be manufactured by preventing the surface from being roughened. Therefore, the active matrix substrate 2 according to the present embodiment includes the TFT 10 having high mobility and the storage capacitor 50 having high withstand voltage. When the liquid crystal display device 1 is manufactured using the TFT 10, the display is performed. High quality and high reliability.
[0073]
Further, after passing through such a process, the SiO 2 left over the formation area CA of the storage capacitor 50 is formed.2The cap layer 45 can be used as a part of the dielectric film of the storage capacitor. Before the formation of the gate insulating film in the next step, the cap layer 45 is removed by etching using a wet process to form the gate insulating film again. Alternatively, it may be used as a dielectric film of a storage capacitor.
[0074]
[Other embodiments]
As described above, only one of the formation area TA of the TFT 10 and the formation area CA of the storage capacitor 50 is made of SiO.2Instead of leaving the cap layer 45, it is also possible to leave it on both. As shown in FIG. 8B-3, the thicker SiO2SiO according to the formation area CA of the storage capacitor 50 requiring the cap layer thickness2After a film is formed to a thickness of 75 nm, SiO 2 is formed on the formation region TA of the TFT 10 by etching.2Process the film to 50 nm. Therefore, in FIG. 9, the energy density of the laser beam is set to be slightly lower than the energy density which is the threshold value at which microcrystallization occurs so that high crystallinity can be obtained in the amorphous silicon film 30 in the formation region TA of the FT 10. By doing so, a TFT 10 having a high mobility can be manufactured.
[0075]
On the other hand, in the formation area CA where the storage capacitor 50 is formed, the energy density of the laser light of ECA3 = ETA3 is closer to the threshold at which crystallization occurs than the energy density at which microcrystallization occurs, and the crystallinity is suppressed. However, by preventing the surface from being roughened, the storage capacitor 50 having a high withstand voltage can be manufactured. Therefore, the active matrix substrate 2 according to the present embodiment includes the TFT 10 having high mobility and the storage capacitor 50 having high withstand voltage. When the liquid crystal display device 1 is manufactured using the TFT 10, the display is performed. High quality and high reliability.
[0076]
After such a process, the SiO 2 remaining on the formation area TA of the TFT 10 and the formation area CA of the storage capacitor 50 is formed.2The cap layer 45 can be used as a part of a gate insulating film or a dielectric film of a storage capacitor. Before the formation of the gate insulating film in the next step, the cap layer 45 is removed by etching by a wet process, and the gate layer is renewed. An insulating film may be formed and used as a gate insulating film or a dielectric film of a storage capacitor.
[0077]
Furthermore, the semiconductor film for irradiating the energy light is not limited to the amorphous silicon film, and the present invention may be applied to increase the crystallinity by irradiating the crystallized silicon film with the energy light for recrystallization. Good. The present invention may be applied to a case where a lamp light for rapid heat treatment is used as well as a laser light as the energy light.
[0078]
【The invention's effect】
As described above, in the active matrix substrate according to the present invention, in each pixel region, one or both of the TFT formation region and the storage capacitor formation region have different thicknesses of SiO 2.2By providing the cap layer and controlling the laser light reaching each region, it is possible to irradiate the laser light with the optimum energy intensity for each region. That is, a semiconductor film for forming a TFT is irradiated with light having an energy intensity slightly lower than a threshold value at which microcrystallization occurs, thereby maximizing the crystallinity of the semiconductor film, thereby achieving high mobility. TFTs can be manufactured. On the other hand, the semiconductor film for forming the first electrode of the storage capacitor is irradiated with light having an energy intensity closer to the threshold value at which crystallization occurs than the threshold value at which microcrystallization occurs, thereby slightly reducing the crystallinity of the semiconductor film. By preventing the surface from being roughened by suppressing it, a storage capacitor having a high withstand voltage can be manufactured.
[Brief description of the drawings]
FIG. 1A is an explanatory diagram schematically showing an active matrix substrate of a liquid crystal display device, and FIG. 1B is an explanatory diagram of a CMOS circuit used for a driving circuit thereof.
FIG. 2 is an enlarged plan view of a pixel region on an active matrix substrate of the liquid crystal display device, schematically showing a positional relationship between a TFT and a storage capacitor.
FIG. 3 is a cross-sectional view of a TFT and a storage capacitor formed in a pixel region of an active matrix substrate.
FIG. 4 is a process sectional view illustrating a method of manufacturing the TFT and the storage capacitor illustrated in FIG. 3;
FIG. 5 is an explanatory diagram showing a relationship between an energy density in laser melting crystallization and a change occurring in a silicon film.
FIG. 6 is a graph showing the relationship between energy density and crystallinity in laser melting crystallization.
FIG. 7 is a graph showing a relationship between energy density and surface roughness in laser melting crystallization.
8A is a process sectional view showing a method for manufacturing the TFT and the storage capacitor shown in FIG. 3 according to the present invention, FIG. 8B is a process sectional view according to Embodiment 1 of the present invention, (B-2) is a process cross-sectional view according to Embodiment 2 of the present invention, and (B-3) is a process cross-sectional view according to another embodiment of the present invention.
FIG. 9: SiO2FIG. 4 is an explanatory diagram showing a relationship between an energy density in laser melting crystallization and a change occurring in a silicon film when a cap layer is provided.
[Explanation of symbols]
1 Liquid crystal display device
2 Active matrix substrate
3 Data line
4 scan lines
4A capacity line
5 pixel area
6 liquid crystal capacity
9 Active matrix section
10 TFT
11 Source area
12 Drain region
13 Channel area
14 Gate insulating film
15 Gate electrode
30 Silicon film (semiconductor film)
45 SiO2Cap layer
50 holding capacity
51 1st electrode layer
54 Dielectric film
55 second electrode layer
TA TFT formation area
CA storage capacitor formation area
LB line beam (laser light)

Claims (12)

複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記複数の走査線とデータ線に接続される複数の薄膜トランジスタと、保持容量とを有するアクティブマトリクス基板において、
前記薄膜トランジスタのソース・ドレイン領域と前記保持容量の第1電極とは同一層の半導体層で形成されてなり、
前記ソース・ドレイン領域上にはゲート絶縁膜となる第1絶縁膜が形成されてなり、前記第1電極上には誘電体膜となる第2絶縁膜が形成されてなり、前記第1絶縁膜は前記第2絶縁膜よりも薄く、前記ソース・ドレイン領域と前記第1電極とはそれぞれ前記第1絶縁膜及び前記第2絶縁膜を介してレーザー照射されて結晶化されて、前記ソース・ドレイン領域は前記第1電極より高い結晶性を有することを特徴とするアクティブマトリクス基板。
A plurality of scanning lines, a plurality of data lines intersecting the plurality of scanning lines, a plurality of thin film transistors connected to the plurality of scanning lines and the data lines, and an active matrix substrate including a storage capacitor.
The source / drain region of the thin film transistor and the first electrode of the storage capacitor are formed of the same semiconductor layer,
A first insulating film serving as a gate insulating film is formed on the source / drain region; a second insulating film serving as a dielectric film is formed on the first electrode; Is thinner than the second insulating film, and the source / drain region and the first electrode are crystallized by laser irradiation via the first insulating film and the second insulating film, respectively , so that the source / drain The active matrix substrate, wherein the region has higher crystallinity than the first electrode .
請求項1において、前記保持容量の第2電極は、前記薄膜トランジスタのゲート電極と同一層で形成されてなり、前記第2電極は前段のゲート線の一部であることを特徴とするアクティブマトリクス基板。2. The active matrix substrate according to claim 1, wherein a second electrode of the storage capacitor is formed in the same layer as a gate electrode of the thin film transistor, and the second electrode is a part of a previous gate line. . 請求項1において、前記保持容量の第2電極は、前記薄膜トランジスタのゲート電極と同一層で形成されてなり、前記第2電極は前記ゲート線に並列配置された容量線の一部であることを特徴とするアクティブマトリクス基板。2. The device according to claim 1, wherein the second electrode of the storage capacitor is formed in the same layer as a gate electrode of the thin film transistor, and the second electrode is a part of a capacitor line arranged in parallel with the gate line. Active matrix substrate characterized by: 請求項1ないし3のいずれかに記載のアクティブマトリクス基板を用いたことを特徴とする液晶表示装置。A liquid crystal display device using the active matrix substrate according to claim 1. アクティブマトリクス基板の製造方法において、
薄膜トランジスタのソース・ドレイン領域となる第1半導体膜と、保持容量の第1電極となる第2半導体膜を形成し、
前記第1半導体膜の上には第1絶縁膜を、前記第2半導体膜の上には前記第1絶縁膜よりも厚い第2絶縁膜を形成し、
前記第1絶縁膜及び前記第2絶縁膜に同一強度のエネルギー光を照射して、前記第1半導体膜に入射するエネルギー光を前記第1半導体膜の微結晶化を起こさせるしきい値より弱いエネルギー光とし、前記第2半導体膜に入射するエネルギー光を、前記第2半導体膜の微結晶化を起こさせるしきい値より結晶化を起こさせるしきい値に近いエネルギー光として前記第1半導体膜及び前記第2半導体膜を結晶化する
ことを特徴とするアクティブマトリクス基板の製造方法。
In a method for manufacturing an active matrix substrate,
Forming a first semiconductor film serving as a source / drain region of the thin film transistor and a second semiconductor film serving as a first electrode of a storage capacitor;
Forming a first insulating film on the first semiconductor film and forming a second insulating film thicker than the first insulating film on the second semiconductor film;
By irradiating the first insulating film and the second insulating film with energy light having the same intensity, the energy light incident on the first semiconductor film is weaker than a threshold value for causing microcrystallization of the first semiconductor film. Energy light incident on the second semiconductor film as energy light, the energy light being closer to a threshold value for causing crystallization than a threshold value for causing microcrystallization of the second semiconductor film. And a method of manufacturing an active matrix substrate, wherein the second semiconductor film is crystallized.
アクティブマトリクス基板の製造方法において、In a method for manufacturing an active matrix substrate,
薄膜トランジスタのソース・ドレイン領域となる第1半導体膜と、保持容量の第1電極となる第2半導体膜を形成する工程と、  Forming a first semiconductor film serving as a source / drain region of the thin film transistor and a second semiconductor film serving as a first electrode of a storage capacitor;
前記第1半導体膜の上には熱吸収層として働く膜厚を有する第1絶縁膜を形成する工程と、  Forming a first insulating film having a thickness acting as a heat absorbing layer on the first semiconductor film;
前記第1絶縁膜及び前記第2半導体膜に同一強度のエネルギー光を照射して、前記第1半導体膜には前記第1絶縁膜を介して前記エネルギー光よりエネルギー密度の高い光を入射させて結晶化し、前記第2半導体膜には前記エネルギー光を入射させて結晶化する工程と  The first insulating film and the second semiconductor film are irradiated with energy light having the same intensity, and light having an energy density higher than that of the energy light is incident on the first semiconductor film via the first insulating film. Crystallizing, and irradiating the energy light to the second semiconductor film to crystallize;
を有することを特徴とするアクティブマトリクス基板の製造方法。  A method for manufacturing an active matrix substrate, comprising:
アクティブマトリクス基板の製造方法において、In a method for manufacturing an active matrix substrate,
薄膜トランジスタのソース・ドレイン領域となる第1半導体膜と、保持容量の第1電極となる第2半導体膜を形成する工程と、  Forming a first semiconductor film serving as a source / drain region of the thin film transistor and a second semiconductor film serving as a first electrode of a storage capacitor;
前記第2半導体膜の上にはフィルター層として働く膜厚を有する第2絶縁膜を形成する工程と、  Forming a second insulating film having a thickness acting as a filter layer on the second semiconductor film;
前記第1半導体膜及び前記第2絶縁膜に同一強度のエネルギー光を照射して、前記第1半導体膜には前記エネルギー光を入射させて結晶化し、前記第2半導体膜には前記第2絶縁膜を介して前記エネルギー光よりエネルギー密度の低い光を入射させて結晶化する工程と  The first semiconductor film and the second insulating film are irradiated with energy light having the same intensity, the energy light is incident on the first semiconductor film, and the first semiconductor film is crystallized. Crystallizing by irradiating light having a lower energy density than the energy light through the film;
を有することを特徴とするアクティブマトリクス基板の製造方法。  A method for manufacturing an active matrix substrate, comprising:
アクティブマトリクス基板の製造方法において、In a method for manufacturing an active matrix substrate,
薄膜トランジスタのソース・ドレイン領域となる第1半導体膜と、保持容量の第1電極となる第2半導体膜を形成する工程と、  Forming a first semiconductor film serving as a source / drain region of the thin film transistor and a second semiconductor film serving as a first electrode of a storage capacitor;
前記第1半導体膜の上には第1絶縁膜を、前記第2半導体膜の上には前記第1絶縁膜よりも厚い第2絶縁膜を形成する工程と、  Forming a first insulating film on the first semiconductor film, and forming a second insulating film thicker than the first insulating film on the second semiconductor film;
前記第1絶縁膜及び前記第2絶縁膜に同一強度のエネルギー光を照射して、前記第1半導体には前記第1絶縁膜を介してエネルギー密度の高い光を入射させて結晶化し、前記第2半導体には前記第2絶縁膜を介して前記第1半導体膜に入射させる光よりエネルギー密度の低い光を入射させて結晶化する工程と  The first insulating film and the second insulating film are irradiated with energy light having the same intensity, and light having a high energy density is incident on the first semiconductor via the first insulating film to be crystallized. (2) crystallizing the semiconductor by injecting light having a lower energy density than light incident on the first semiconductor film via the second insulating film;
を有することを特徴とするアクティブマトリクス基板の製造方法。  A method for manufacturing an active matrix substrate, comprising:
請求項5から請求項8のいずれかにおいて、In any one of claims 5 to 8,
前記第1半導体膜及び前記第2半導体膜に照射するエネルギー光として照射領域が走査線が延設する方向またはデータ線が延設する方向に延びたレーザー光のラインビームを用い、前記ラインビームをデータ線が延設する方向または走査線が延設する方向に走査していくことを特徴とするアクティブマトリクス基板の製造方法。  As the energy light for irradiating the first semiconductor film and the second semiconductor film, a line beam of laser light whose irradiation region extends in a direction in which a scanning line extends or a direction in which a data line extends, is used as the energy beam. A method of manufacturing an active matrix substrate, wherein scanning is performed in a direction in which a data line or a scanning line extends.
請求項9において、前記ラインビームの走査ピッチを該ラインビームの走査方向における幅寸法よりも狭くして前記ラインビームを同一の領域に対して重畳しながら照射していくことを特徴とするアクティブマトリクス基板の製造方法。10. The active matrix according to claim 9, wherein a scanning pitch of the line beam is narrower than a width dimension of the line beam in a scanning direction, and the line beam is irradiated while overlapping the same region. Substrate manufacturing method. 請求項5から請求項8のいずれかにおいて、In any one of claims 5 to 8,
前記第1半導体膜および前記第2半導体膜のそれぞれに対してエネルギー光を照射した後、前記第1絶縁膜をゲート絶縁膜とし、且つ前記第2絶縁膜は前記保持容量の誘電体膜として機能することを特徴とするアクティブマトリクス基板の製造方法。  After irradiating each of the first semiconductor film and the second semiconductor film with energy light, the first insulating film serves as a gate insulating film, and the second insulating film functions as a dielectric film of the storage capacitor. A method of manufacturing an active matrix substrate.
請求項5から請求項8のいずれかにおいて、In any one of claims 5 to 8,
前記第1半導体膜および前記第2半導体膜のそれぞれに対してエネルギー光を照射した後、前記第1絶縁膜又は前記第2絶縁膜をエッチングにより取り除いた後に、ゲート絶縁膜または前記保持容量の誘電体膜を形成する工程を有することを特徴とするアクティブマトリクス基板の製造方法。  After irradiating each of the first semiconductor film and the second semiconductor film with energy light, and removing the first insulating film or the second insulating film by etching, the dielectric of the gate insulating film or the storage capacitor is removed. A method for manufacturing an active matrix substrate, comprising a step of forming a body film.
JP33277897A 1997-12-03 1997-12-03 Active matrix substrate, method of manufacturing the same, and liquid crystal display device Expired - Fee Related JP3580104B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33277897A JP3580104B2 (en) 1997-12-03 1997-12-03 Active matrix substrate, method of manufacturing the same, and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33277897A JP3580104B2 (en) 1997-12-03 1997-12-03 Active matrix substrate, method of manufacturing the same, and liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH11168215A JPH11168215A (en) 1999-06-22
JP3580104B2 true JP3580104B2 (en) 2004-10-20

Family

ID=18258729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33277897A Expired - Fee Related JP3580104B2 (en) 1997-12-03 1997-12-03 Active matrix substrate, method of manufacturing the same, and liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3580104B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794229B2 (en) 2000-04-28 2004-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
JP2002050634A (en) 2000-04-28 2002-02-15 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
KR100611764B1 (en) 2004-08-20 2006-08-10 삼성에스디아이 주식회사 Manufacturing Method of Thin Film Transistor
US7700995B2 (en) 2006-01-12 2010-04-20 Sharp Kabushiki Kaisha Semiconductor device and display device
JP2009098256A (en) * 2007-10-15 2009-05-07 Sony Corp Liquid crystal panel, electronic device, and liquid crystal panel driving method

Also Published As

Publication number Publication date
JPH11168215A (en) 1999-06-22

Similar Documents

Publication Publication Date Title
US6414345B1 (en) Semiconductor device including active matrix circuit
US5576556A (en) Thin film semiconductor device with gate metal oxide and sidewall spacer
US7394098B2 (en) Thin film transistor, its manufacture method and display device
US6847050B2 (en) Semiconductor element and semiconductor device comprising the same
JP4436469B2 (en) Semiconductor device
US6624477B1 (en) Semiconductor device and method for manufacturing the same
JPH1174536A (en) Method for manufacturing semiconductor device
JP3325992B2 (en) Method for manufacturing semiconductor device
JP3326014B2 (en) Thin film semiconductor device
JP3140303B2 (en) Semiconductor device and manufacturing method thereof
JP3580104B2 (en) Active matrix substrate, method of manufacturing the same, and liquid crystal display device
JPH09199729A (en) Semiconductor film crystallization method, active matrix substrate and liquid crystal display device
JP3840697B2 (en) Manufacturing method of semiconductor device, manufacturing method of active matrix substrate, and manufacturing method of liquid crystal display device
KR100697497B1 (en) Semiconductor device and manufacturing method thereof
JPH11160736A (en) Active matrix device
JP3644185B2 (en) Method for manufacturing active matrix substrate
JP3326015B2 (en) Thin film semiconductor device
JP3741791B2 (en) Semiconductor film crystallization method and thin film transistor manufacturing method
JP3386713B2 (en) Method for manufacturing active matrix display device
JP3195584B2 (en) Active matrix circuit
JP2004111992A (en) Semiconductor film crystallization method and active matrix substrate
JPH10274787A (en) Manufacture of semiconductor device
JPH10186401A (en) Thin film transistor array and method of manufacturing the same
JP2000150888A (en) Method of forming thin film transistor and thin film transistor
KR100305003B1 (en) Active matrix type liquid crystal display

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040303

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees