Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3582973B2 - Method for manufacturing compound semiconductor device - Google Patents
[go: Go Back, main page]

JP3582973B2 - Method for manufacturing compound semiconductor device - Google Patents

Method for manufacturing compound semiconductor device Download PDF

Info

Publication number
JP3582973B2
JP3582973B2 JP31872297A JP31872297A JP3582973B2 JP 3582973 B2 JP3582973 B2 JP 3582973B2 JP 31872297 A JP31872297 A JP 31872297A JP 31872297 A JP31872297 A JP 31872297A JP 3582973 B2 JP3582973 B2 JP 3582973B2
Authority
JP
Japan
Prior art keywords
layer
barrier layer
compound semiconductor
barrier
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31872297A
Other languages
Japanese (ja)
Other versions
JPH11150083A (en
Inventor
昌彦 阪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP31872297A priority Critical patent/JP3582973B2/en
Publication of JPH11150083A publication Critical patent/JPH11150083A/en
Application granted granted Critical
Publication of JP3582973B2 publication Critical patent/JP3582973B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Led Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、LED(Light Emitting Diode)等の化合物半導体素子及びその製造方法に関する。
【0002】
【従来の技術】
従来、化合物半導体素子の電極構造として、化合物半導体層との間にコンタクト層としてのAu系合金層を設け、その上にバリア層としてのTiN層及びTi層の2層を設け、さらにその上にボンディングパッド層としてのAl層を設けたものが知られている(例えば、特開昭57−117284号公報)。また、そのAu系合金層とTiN層との間に、さらにTi層を設けた構造も知られている。ここで、TiN層は雰囲気ガスとしてArとNとの混合ガス又はNガスを用いたリアクティブスパッタリング法により形成されていた。
【0003】
【発明が解決しようとする課題】
ところで、化合物半導体素子の製造においては、電極構造のパターン形成後にオーミックコンタクトを得るための熱処理工程が行われる。上述のTiN層やTi層といったバリア層は、本来、この熱処理工程においてウェハ又はコンタクト層であるAu系合金層からボンディングパッド層であるAl層にGa等のワイヤーボンディング性を低下させる不純物が拡散するのを抑えるために設けられている。
【0004】
しかしながら、上述した従来技術ではバリア層のバリア性が充分とは言えないため、Au合金層とAl層とが反応してAl表面に析出物が現れる。その結果、電極表面の平坦化が損なわれるというバリア破壊が発生し、ボンディング性能が低下するという問題があった。
【0005】
また、上記従来技術では、TiN層のエッチングを安定させることができないためにオーバーエッチングが発生するという問題があった。
【0006】
本発明は、このような従来技術の課題を解決すべくなされたものであり、バリア層のバリア性を向上させると共にエッチング作業性を安定させることができる化合物半導体素子及びその製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明の化合物半導体素子の製造方法は、Gaを含む化合物半導体層の上に、該化合物半導体層とオーミックコンタクト可能な材料からなるコンタクト層が設けられ、該コンタクト層の上に、TiN、TiO及びTiONの混合組成の第1のバリア層、Tiからなる第2のバリア層、及びワイヤボンド可能な材料であるAlからなるボンディングパッド層がこの順に積層された化合物半導体素子の製造方法であって、前記第1のバリア層を、O 2 ガスを20%以下の混合量でN 2 ガスに混合させた混合ガスを用いたリアクティブスパッタリング法により形成する工程を含み、前記第1のバリア層を、間欠的なリアクティブスパッタリングにより、25nm以下の薄膜を積層して所定の厚みにするものであり、そのことにより上記目的が達成される。
【0008】
前記コンタクト層がAu系合金からなっていてもよい
【0009】
前記コンタクト層と前記第1のバリア層との間に、Ti層が設けられていてもよい。
【0010】
前記第1のバリア層の厚みが50nm〜150nmであるのが望ましい。
【0011】
前記第2のバリア層の厚みが100nm〜500nmであるのが望ましい。
【0015】
前記第1のバリア層を、スパッタリング圧力1.0Pa〜1.5Paとしたリアクティブスパッタリング法により形成するのが望ましい。
【0016】
前記第1のバリア層を、スパッタリングパワー2.5kW以下にしたリアクティブスパッタリング法により形成するのが望ましい。
【0017】
以下に、本発明の作用について説明する。
【0018】
本発明にあっては、TiN、TiO及びTiONの混合組成からなる第1のバリア層とTiからなる第2のバリア層とをコンタクト層とボンディングパッド層との間に設けることにより、TiN層とTi層とをバリア層として設けた従来の化合物半導体素子に比べてバリア性を向上させることができる。なお、この理由は現時点では明確ではないが、本発明者の実験により確認されている。従って、ウェハやAu系合金等からなるコンタクト層からAu、Al又はそれらの合金等からなるボンディングパッド層に不純物が拡散されるのを防ぐことが可能である。
【0019】
ところで、用いるコンタクト層の材料によってはTiN、TiO及びTiONの混合組成からなる第1のバリア層との密着性が悪くなることがある。そこで、コンタクト層と第1のバリア層との間にコンタクト層とも第1のバリア層とも密着性が良好なTi層を設けることにより、コンタクト層と第1のバリア層との間の密着性を向上させて剥離等を防ぐことが可能である。
【0020】
第1のバリア層の厚みは、バリア破壊を抑えるためには50nm以上とするのが望ましく、膜ストレスの観点からは150nm以下であるのが望ましい。
【0021】
また、第2のバリア層の厚みは、第1のバリア層上に100nm以上で形成することによりバリア破壊を抑えることができ、500nm以下にすることにより膜ストレスによる素子ダメージを防ぐことができるので望ましい。
【0022】
本発明の化合物半導体素子の製造方法によれば、NガスにOガスを混合した混合ガスを用いてリアクティブスパッタリング法によりTiN、TiO及びTiONの混合組成からなる第1のバリア層を成膜することが可能である。この方法によれば、ガスを切り替えるだけで第1のバリア層と第2のバリア層とを成膜可能であり、製造効率を向上させることができる。
【0023】
このとき、Oガスの混合量を20%以下とすれば防爆仕様ではない一般的なリアクティブスパッタリング装置を使用することができるので、既存の設備を利用した化合物半導体素子の製造が可能となる。
【0024】
第1のバリア層及び第2のバリア層は、各々、不連続なスパッタリングにより薄膜を積層して所定の厚みとすることにより、さらにバリア性を向上させることが可能であり、エッチングの際の作業性も安定することが確認できている。
【0025】
第1のバリア層のスパッタリング時に、スパッタリング圧力は1.0Pa〜1.5Paとするのが望ましい。この範囲よりも圧力が高くなるとバリア性は向上するが、第2層のエッチング時にオーバーエッチングが発生しやすくなると共にmean free passが低下してデポレートが低下し、所定厚みまでのデポ時間が長くなるおそれがあるからである。また、この範囲よりも圧力が低くなるとオーバーエッチングは発生しにくくなるが、バリア性が低くなるからである。
【0026】
第1のバリア層のスパッタリング時において、スパッタリングパワーは低い方がバリア性は高くなる傾向があるが、安定した放電を得るためには1kW〜2.5kWとするのが望ましい。
【0027】
【発明の実施の形態】
ここでは、本発明の一実施形態としてIII−V族化合物半導体素子であるGaP
LEDについて説明する。
【0028】
図1(E)は本発明の実施形態に係るLEDを示す断面図である。
【0029】
この化合物半導体素子は、N型GaP基板3上にN型半導体層2とP型半導体層1とが設けられ、N型基板3の下にはカソード電極4、P型半導体層1の上にはアノード電極5が設けられている。
【0030】
図2にアノード電極5の断面図を示す。
【0031】
ここでは、P型半導体層1上にAuBeやAuZn等のAu系合金からなるコンタクト層6が設けられ、その上にTiN、TiO及びTiONの混合組成からなる第1のバリア層7及びTiからなる第2のバリア層8が設けられ、さらにその上にAu、Alやそれらの合金からなるボンディングパッド層9が設けられている。
【0032】
この化合物半導体素子は、図1および図3に示すような工程を経て作製することができる。
【0033】
まず、図1(A)及び図1(B)に示すように、N型GaP基板3上にN型半導体層2及びP型半導体層3をエピタキシャル成長させてPN接合を形成したウェハにラッピング等を行って、所定の厚み、例えば280μm程度まで研削する。
【0034】
次に、図1(C)に示すように、N型基板3側にAuSi等からなるカソード電極4を形成する。
【0035】
続いて、図1(D)に示すように、P型半導体層1側にアノード電極5を形成する。この工程は、以下のようにして行う。
【0036】
まず、図3(A)に示すように、コンタクト層を形成する前にウェットエッチングによる前処理を施してウェハ表面上の不純物を除去しておく。
【0037】
次に、図3(B)に示すように、前処理を行ったウェハに直ちにコンタクト層6を蒸着又はスパッタリングにより形成する。このコンタクト層6としては、P型エピタキシャル層1と容易にオーミックコンタクトを得ることが可能なBe又はZnを添加したAuBeやAuZn等のAu系合金を用いることができる。
【0038】
続いて、図3(C)に示すように、TiN、TiO及びTiONの混合組成からなる第1のバリア層7及びTiからなる第2のバリア層8をリアクティブスパッタリングにより形成する。
【0039】
ここで、第1のバリア層7を形成する際のリアクティブスパッタリングの条件がバリア向上によって重要なポイントになる。
【0040】
まず、本発明者の実験によれば、スパッタガスとしてはNガスにOガスを混合量20%以下で混合させたガスを用いるのが望ましく、さらに望ましくは5〜20%程度混合させた混合ガスである。
【0041】
また、このときのスパッタリングパワーは低い方がバリア性が高くなる傾向があり、2.5kW以下であるのが望ましい。但し、用いるスパッタリング装置の性能にもよるが、安定した放電を得るためには1kW〜2.5kWとするのが望ましい。
【0042】
さらに、スパッタリング中の圧力は1.0Pa〜1.5Paとするのが望ましい。この範囲よりも圧力が高くなるとバリア性は向上するが、第1のバリア層7のエッチング時にオーバーエッチングが発生しやすくなると共にmean free passが低下してデポレートが低下し、所定厚みまでのデポ時間が長くなる。一方、この範囲よりも圧力が低くなるとオーバーエッチングが発生しにくく、安定したエッチング作業性が得られるが、バリア性は低くなる。
【0043】
第1のバリア層7の厚みについては50nm〜150nmにするのが望ましい。第1のバリア層7の厚みがこれより薄いとバリア性が低下し、これより厚いと膜ストレスが強くなって素子に対してダメージを与えるおそれがある。また、第2のバリア層8の厚みについては、第1のバリア層7の厚みとの兼ね合いにより100nm〜500nmの厚みにするのが望ましい。
【0044】
ここで、第1のバリア層7及び第2のバリア層8は、連続的に所定の厚みまで一気にスパッタリングするのではなく、不連続なスパッタリングにより薄膜(好ましくは厚み25nm以下)を積層して所定の厚みとすることにより、さらにバリア性を向上させると共にエッチングの際の作業性を安定させることができる。
【0045】
ところで、コンタクト層6の材料によってはTiN、TiO及びTiONの混合組成からなる第1のバリア層7との密着性が悪くなることがある。このような場合には、図4に示すように、コンタクト層6と第1のバリア層7との間に厚み5nm〜10nm程度のTi層10を設けると、密着性を向上させることができる。
【0046】
その後、図3(C)に示すように、第2のバリア層8の上にボンディングパッド層9をスパッタリング又は蒸着により形成する。このボンディングパッド層9には、Al、Au又はそれらの合金等のワイヤボンディング可能な材料を用いることができる。
【0047】
次に、図3(D)に示すように、通常のフォトリソグラフィ工程により電極パターン11を形成する。
【0048】
続いて、図3(E)に示すように、ウェットエッチングによりコンタクト層6、第1のバリア層7、8及びボンディングパッド層9のパターンを順次形成し、レジストを除去して熱処理を施すことによりアノード電極5を形成する。
【0049】
このようにしてアノード電極を形成した後、図1(E)に示すように、ウェハをダイシングにより個々の素子に分断することによりLEDが完成する。
【0050】
このようにして得られたLEDは、第1のバリア層7のバリア性が良好であるので、電極構造のパターン形成後に行われるオーミックコンタクトを得るための熱処理工程においてバリア破壊が生じず、ボンディング性能が低下しなかった。また、TiN、TiO及びTiONの混合組成からなる第1のバリア層7やTiからなる第2のバリア層8のエッチング時にオーバーエッチングが生じず、歩留りを向上させることができた。
【0051】
これに対して、(1)バリア層としてArガスを用いたリアクティブスパッタリング法によりTi層のみを形成した場合には、バリア性が充分ではなく、バリア破壊が生じてボンディング性能が低下した。
【0052】
また、(2)バリア層としてNガスを用いたリアクティブスパッタリング法によりTiN層のみを形成した場合にも、バリア性が充分ではなく、バリア破壊が生じてボンディング性能が低下した。
【0053】
さらに、(3)第1のバリア層としてTiN層を形成すると共に第2のバリア層としてTi層を形成した場合には、バリア性が不十分である上に、TiN層のエッチングを安定させることができず、オーバーエッチングが発生した。
【0054】
なお、上記実施形態ではP型半導体層上のアノード電極についてバリア性を向上させた例について説明したが、N型半導体層上のカソード電極についても同様に、Au系合金からなるコンタクト層とAlからなるボンディングパッド層との間にTiN、TiO及びTiONの混合組成からなるバリア層とTiからなるバリア層を設けることによりバリア性を向上させることができる。また、上記実施形態ではIII−V族化合物半導体素子であるGaP LEDについて説明したが、他の材料系を用いた化合物半導体素子についても本発明は適用可能である。
【0055】
【発明の効果】
以上詳述したように、本発明による場合には、TiN、TiO及びTiONの混合組成からなる第1のバリア層とTiからなる第2のバリア層とを設けることにより、TiN層とTi層とをバリア層とした従来の化合物半導体素子に比べてバリア性を向上させることができるので、ボンディング特性が良好な電極が得られる。また、TiN、TiO及びTiONの混合組成からなる第1のバリア層及びTiからなる第2のバリア層のオーバーエッチングを防いで歩留りを向上させることができる。
【0056】
また、P型及びN型の化合物半導体層とオーミックコンタクト可能な材料であるAu系合金からなるコンタクト層とすることにより、そのコンタクト層とワイヤボンディング可能な材料であるAu、Al又はそれらの合金からなるボンディングパッド層との間の不純物拡散を防いで化合物半導体素子の歩留りを向上させることが可能となる。
【0057】
また、コンタクト層と第1のバリア層との間にTi層を設けることにより両者の密着性を向上させることができる。
【0058】
また、第1のバリア層の厚みを50nm〜150nmにすることによりバリア破壊を抑えると共に膜ストレスによる素子ダメージを防ぐことができる。
【0059】
さらに、第2のバリア層の厚みを100nm〜500nmにすることによりバリア破壊を抑えると共に膜ストレスによる素子ダメージを防ぐことができる。
【0060】
本発明の化合物半導体素子の製造方法によれば、NとOとの混合ガスを用いたリアクティブスパッタリング法によりTiN、TiO及びTiONの混合組成からなる第1のバリア層を形成することができるので、製造工程が複雑化することはなく、優れた特性の化合物半導体素子を低コストで提供することが可能である。
【0061】
また、混合ガス中のO2ガスの混合量を20%以下とすることにより、防爆仕様ではない一般的なスパッタリング装置を使用することができるので、製造装置が複雑化することはない。
【0062】
また、TiN、TiO及びTiONの混合組成からなる第1のバリア層と、Tiからなる第2のバリア層を間欠的なスパッタリングにより形成した薄膜を積層して所定の厚みとすることにより、さらにバリア性を向上させると共にエッチングの安定性を向上させることができる。
【0063】
また、第1のバリア層のスパッタリング時にスパッタリング圧力を1.0Pa〜1.5Paとすることにより、バリア性を向上させると共にオーバーエッチングを防ぐことができる。
【0064】
さらに、第1のバリア層のスパッタリング時にスパッタリングパワーを2.5kW以下とすることにより、バリア性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る化合物半導体素子の製造工程を示す断面図である。
【図2】本発明の実施形態に係る化合物半導体素子におけるアノード電極形成工程を示す断面図である。
【図3】本発明の実施形態に係る化合物半導体素子におけるアノード電極部分を示す断面図である。
【図4】本発明の実施形態に係る化合物半導体素子における他のアノード電極部分を示す断面図である。
【符号の説明】
1 P型半導体層
2 N型半導体層
3 N型GaP基板
4 カソード電極
5 アノード電極
6 コンタクト層
7 TiN、TiO及びTiONの混合組成からなる第1のバリア層
8 Tiからなる第2のバリア層
9 ボンディングパッド層
10 Ti層
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a compound semiconductor device such as an LED (Light Emitting Diode) and a method for manufacturing the same.
[0002]
[Prior art]
Conventionally, as an electrode structure of a compound semiconductor element, an Au-based alloy layer as a contact layer is provided between a compound semiconductor layer and a TiN layer and a Ti layer as barrier layers are provided thereon, and further thereon. A device provided with an Al layer as a bonding pad layer is known (for example, JP-A-57-117284). A structure in which a Ti layer is further provided between the Au-based alloy layer and the TiN layer is also known. Here, the TiN layer was formed by a reactive sputtering method using a mixed gas of Ar and N 2 or an N 2 gas as an atmosphere gas.
[0003]
[Problems to be solved by the invention]
By the way, in the production of a compound semiconductor element, a heat treatment step for obtaining an ohmic contact is performed after a pattern of an electrode structure is formed. In the barrier layer such as the TiN layer or the Ti layer described above, in the heat treatment process, impurities such as Ga that lower the wire bonding property such as Ga diffuse from the Au-based alloy layer serving as the wafer or the contact layer to the Al layer serving as the bonding pad layer. It is provided to suppress
[0004]
However, since the barrier properties of the barrier layer cannot be said to be sufficient in the above-described conventional technology, the Au alloy layer and the Al layer react with each other and precipitates appear on the Al surface. As a result, there has been a problem that barrier flattening of flattening of the electrode surface is impaired and bonding performance is reduced.
[0005]
Further, in the above-described conventional technique, there is a problem that overetching occurs because the etching of the TiN layer cannot be stabilized.
[0006]
The present invention has been made in order to solve such problems of the related art, and provides a compound semiconductor device capable of improving the barrier properties of a barrier layer and stabilizing etching workability, and a method of manufacturing the same. With the goal.
[0007]
[Means for Solving the Problems]
In the method for manufacturing a compound semiconductor device of the present invention, a contact layer made of a material capable of making ohmic contact with the compound semiconductor layer is provided on the compound semiconductor layer containing Ga, and TiN, TiO, and A method for manufacturing a compound semiconductor device, comprising: a first barrier layer having a mixed composition of TiON, a second barrier layer made of Ti, and a bonding pad layer made of Al, which is a wire bondable material, stacked in this order, A step of forming the first barrier layer by a reactive sputtering method using a mixed gas in which O 2 gas is mixed with N 2 gas in a mixed amount of 20% or less , wherein the first barrier layer is formed by: the intermittent reactive sputtering, by laminating the following thin film 25nm is intended to a predetermined thickness, the objective is achieved by the That.
[0008]
The contact layer may be made of Au-based alloy.
[0009]
A Ti layer may be provided between the contact layer and the first barrier layer.
[0010]
It is desirable that the thickness of the first barrier layer is 50 nm to 150 nm.
[0011]
It is desirable that the thickness of the second barrier layer is 100 nm to 500 nm.
[0015]
Preferably, the first barrier layer is formed by a reactive sputtering method with a sputtering pressure of 1.0 Pa to 1.5 Pa.
[0016]
The first barrier layer is preferably formed by a reactive sputtering method with a sputtering power of 2.5 kW or less.
[0017]
Hereinafter, the operation of the present invention will be described.
[0018]
In the present invention, by providing a first barrier layer made of a mixed composition of TiN, TiO and TiON and a second barrier layer made of Ti between the contact layer and the bonding pad layer, the TiN layer The barrier property can be improved as compared with a conventional compound semiconductor device provided with a Ti layer as a barrier layer. Although the reason for this is not clear at present, it has been confirmed by experiments by the present inventors. Therefore, it is possible to prevent impurities from diffusing from a wafer or a contact layer made of an Au-based alloy or the like to a bonding pad layer made of Au, Al, or an alloy thereof.
[0019]
By the way, depending on the material of the contact layer to be used, the adhesion to the first barrier layer composed of a mixed composition of TiN, TiO and TiON may be deteriorated. Therefore, by providing a Ti layer having good adhesion to both the contact layer and the first barrier layer between the contact layer and the first barrier layer, the adhesion between the contact layer and the first barrier layer is improved. It is possible to prevent the peeling or the like by improving it.
[0020]
The thickness of the first barrier layer is desirably 50 nm or more to suppress barrier destruction, and desirably 150 nm or less from the viewpoint of film stress.
[0021]
When the second barrier layer is formed with a thickness of 100 nm or more over the first barrier layer, barrier destruction can be suppressed, and when the thickness is 500 nm or less, device damage due to film stress can be prevented. desirable.
[0022]
According to the method for manufacturing a compound semiconductor device of the present invention, the first barrier layer made of a mixed composition of TiN, TiO, and TiON is formed by a reactive sputtering method using a mixed gas of N 2 gas and O 2 gas. It is possible to film. According to this method, the first barrier layer and the second barrier layer can be formed simply by switching the gas, and the manufacturing efficiency can be improved.
[0023]
At this time, if the mixing amount of the O 2 gas is set to 20% or less, a general reactive sputtering apparatus which is not an explosion-proof specification can be used, so that a compound semiconductor element can be manufactured using existing equipment. .
[0024]
Each of the first barrier layer and the second barrier layer can be further improved in barrier properties by laminating thin films by discontinuous sputtering to a predetermined thickness. It has been confirmed that the properties are stable.
[0025]
At the time of sputtering the first barrier layer, the sputtering pressure is desirably set to 1.0 Pa to 1.5 Pa. When the pressure is higher than this range, the barrier property is improved, but overetching is likely to occur at the time of etching the second layer, and the mean free pass is reduced, the deposit is reduced, and the deposition time to a predetermined thickness is increased. This is because there is a fear. Also, when the pressure is lower than this range, over-etching is less likely to occur, but the barrier property is lowered.
[0026]
At the time of sputtering the first barrier layer, the lower the sputtering power, the higher the barrier property tends to be. However, in order to obtain a stable discharge, the power is preferably 1 kW to 2.5 kW.
[0027]
BEST MODE FOR CARRYING OUT THE INVENTION
Here, as one embodiment of the present invention, GaP which is a III-V compound semiconductor device is used.
The LED will be described.
[0028]
FIG. 1E is a cross-sectional view showing an LED according to the embodiment of the present invention.
[0029]
In this compound semiconductor device, an N-type semiconductor layer 2 and a P-type semiconductor layer 1 are provided on an N-type GaP substrate 3, a cathode electrode 4 is provided below the N-type substrate 3, and a P-type semiconductor layer 1 is provided on the P-type semiconductor layer 1. An anode electrode 5 is provided.
[0030]
FIG. 2 shows a sectional view of the anode electrode 5.
[0031]
Here, a contact layer 6 made of an Au-based alloy such as AuBe or AuZn is provided on the P-type semiconductor layer 1, and a first barrier layer 7 made of a mixed composition of TiN, TiO, and TiON and a first barrier layer 7 made of Ti. A second barrier layer 8 is provided, and a bonding pad layer 9 made of Au, Al, or an alloy thereof is further provided thereon.
[0032]
This compound semiconductor device can be manufactured through the steps shown in FIGS.
[0033]
First, as shown in FIGS. 1A and 1B, lapping or the like is performed on a wafer in which an N-type semiconductor layer 2 and a P-type semiconductor layer 3 are epitaxially grown on an N-type GaP substrate 3 to form a PN junction. Then, grinding is performed to a predetermined thickness, for example, about 280 μm.
[0034]
Next, as shown in FIG. 1C, a cathode electrode 4 made of AuSi or the like is formed on the N-type substrate 3 side.
[0035]
Subsequently, as shown in FIG. 1D, an anode electrode 5 is formed on the P-type semiconductor layer 1 side. This step is performed as follows.
[0036]
First, as shown in FIG. 3A, before forming a contact layer, pretreatment by wet etching is performed to remove impurities on the wafer surface.
[0037]
Next, as shown in FIG. 3B, the contact layer 6 is immediately formed on the preprocessed wafer by vapor deposition or sputtering. As the contact layer 6, an Au-based alloy such as AuBe or AuZn to which Be or Zn is added, which can easily obtain an ohmic contact with the P-type epitaxial layer 1, can be used.
[0038]
Subsequently, as shown in FIG. 3C, a first barrier layer 7 made of a mixed composition of TiN, TiO and TiON and a second barrier layer 8 made of Ti are formed by reactive sputtering.
[0039]
Here, the condition of the reactive sputtering at the time of forming the first barrier layer 7 is an important point for improving the barrier.
[0040]
First, according to the experiments of the present inventor, it is desirable to use a gas in which O 2 gas is mixed with N 2 gas at a mixing amount of 20% or less, and more preferably, about 5 to 20% as a sputtering gas. It is a mixed gas.
[0041]
At this time, the lower the sputtering power, the higher the barrier property tends to be, and the sputtering power is desirably 2.5 kW or less. However, although it depends on the performance of the sputtering apparatus to be used, it is desirable to set it to 1 kW to 2.5 kW in order to obtain a stable discharge.
[0042]
Further, the pressure during sputtering is desirably 1.0 Pa to 1.5 Pa. When the pressure is higher than this range, the barrier properties are improved, but overetching is likely to occur during the etching of the first barrier layer 7, and the mean free pass is reduced to lower the deposit, and the deposition time until the predetermined thickness is reached. Becomes longer. On the other hand, if the pressure is lower than this range, over-etching hardly occurs and stable etching workability can be obtained, but the barrier property is low.
[0043]
The thickness of the first barrier layer 7 is desirably 50 nm to 150 nm. If the thickness of the first barrier layer 7 is smaller than this, the barrier properties are reduced, and if it is larger than this, the film stress is increased, and there is a possibility that the element may be damaged. The thickness of the second barrier layer 8 is desirably 100 nm to 500 nm in consideration of the thickness of the first barrier layer 7.
[0044]
Here, the first barrier layer 7 and the second barrier layer 8 are not sputtered continuously to a predetermined thickness at a stretch, but are formed by laminating thin films (preferably 25 nm or less) by discontinuous sputtering. By setting the thickness, the barrier property can be further improved and the workability at the time of etching can be stabilized.
[0045]
Incidentally, depending on the material of the contact layer 6, the adhesion to the first barrier layer 7 made of a mixed composition of TiN, TiO, and TiON may be deteriorated. In such a case, if a Ti layer 10 having a thickness of about 5 nm to 10 nm is provided between the contact layer 6 and the first barrier layer 7 as shown in FIG. 4, the adhesion can be improved.
[0046]
Thereafter, as shown in FIG. 3C, a bonding pad layer 9 is formed on the second barrier layer 8 by sputtering or vapor deposition. For the bonding pad layer 9, a material capable of wire bonding such as Al, Au, or an alloy thereof can be used.
[0047]
Next, as shown in FIG. 3D, an electrode pattern 11 is formed by a normal photolithography process.
[0048]
Subsequently, as shown in FIG. 3E, patterns of the contact layer 6, the first barrier layers 7, 8 and the bonding pad layer 9 are sequentially formed by wet etching, the resist is removed, and a heat treatment is performed. An anode electrode 5 is formed.
[0049]
After forming the anode electrode in this manner, as shown in FIG. 1E, the wafer is divided into individual elements by dicing to complete the LED.
[0050]
In the LED thus obtained, the barrier property of the first barrier layer 7 is good, so that barrier destruction does not occur in a heat treatment step for obtaining an ohmic contact performed after patterning of the electrode structure, and the bonding performance is improved. Did not decrease. Further, overetching did not occur at the time of etching the first barrier layer 7 made of a mixed composition of TiN, TiO, and TiON and the second barrier layer 8 made of Ti, and the yield was improved.
[0051]
On the other hand, (1) when only the Ti layer was formed by the reactive sputtering method using Ar gas as the barrier layer, the barrier property was not sufficient, and the barrier was broken, and the bonding performance was lowered.
[0052]
Also, (2) when only the TiN layer was formed by a reactive sputtering method using N 2 gas as the barrier layer, the barrier properties were not sufficient, and barrier destruction occurred to lower the bonding performance.
[0053]
(3) In the case where a TiN layer is formed as the first barrier layer and a Ti layer is formed as the second barrier layer, the barrier property is insufficient and the etching of the TiN layer is stabilized. And over-etching occurred.
[0054]
In the above-described embodiment, an example in which the barrier property is improved for the anode electrode on the P-type semiconductor layer is described. However, the cathode electrode on the N-type semiconductor layer is similarly formed from a contact layer made of an Au-based alloy and Al. By providing a barrier layer made of a mixed composition of TiN, TiO, and TiON and a barrier layer made of Ti between the bonding pad layer and the bonding pad layer, the barrier properties can be improved. In the above embodiment, a GaP LED that is a III-V group compound semiconductor device has been described, but the present invention is also applicable to a compound semiconductor device using another material system.
[0055]
【The invention's effect】
As described above in detail, in the case of the present invention, by providing the first barrier layer made of a mixed composition of TiN, TiO and TiON and the second barrier layer made of Ti, the TiN layer and the Ti layer The barrier property can be improved as compared with a conventional compound semiconductor device having a barrier layer, and an electrode having good bonding characteristics can be obtained. Further, the yield can be improved by preventing over-etching of the first barrier layer made of a mixed composition of TiN, TiO, and TiON and the second barrier layer made of Ti.
[0056]
Further, by forming a contact layer made of an Au-based alloy that is a material capable of making ohmic contact with the P-type and N-type compound semiconductor layers, Au, Al, or a material thereof that can be wire-bonded to the contact layer is used. It is possible to improve the yield of the compound semiconductor device by preventing impurity diffusion between the semiconductor device and the bonding pad layer.
[0057]
Further, by providing a Ti layer between the contact layer and the first barrier layer, the adhesion between them can be improved.
[0058]
Further, it is possible to prevent damage of devices due to the film stress suppresses the barrier disruption by the thickness of the first barrier layer to 50 nm to 150 nm.
[0059]
Further, by setting the thickness of the second barrier layer to 100 nm to 500 nm, barrier destruction can be suppressed and element damage due to film stress can be prevented.
[0060]
According to the method for manufacturing a compound semiconductor device of the present invention, it is possible to form the first barrier layer made of a mixed composition of TiN, TiO, and TiON by a reactive sputtering method using a mixed gas of N 2 and O 2. Therefore, the manufacturing process is not complicated, and a compound semiconductor element having excellent characteristics can be provided at low cost.
[0061]
In addition, by setting the mixed amount of the O 2 gas in the mixed gas to 20% or less, a general sputtering apparatus which is not an explosion-proof specification can be used, so that the manufacturing apparatus does not become complicated.
[0062]
Further, a first barrier layer made of a mixed composition of TiN, TiO and TiON and a thin film formed by intermittent sputtering of a second barrier layer made of Ti are laminated to a predetermined thickness to further increase the barrier. And the stability of etching can be improved.
[0063]
In addition, by setting the sputtering pressure at the time of sputtering the first barrier layer to 1.0 Pa to 1.5 Pa, the barrier property can be improved and over-etching can be prevented.
[0064]
Further, by setting the sputtering power to 2.5 kW or less during the sputtering of the first barrier layer, the barrier properties can be improved.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a process for manufacturing a compound semiconductor device according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a step of forming an anode electrode in the compound semiconductor device according to the embodiment of the present invention.
FIG. 3 is a cross-sectional view showing an anode electrode portion in the compound semiconductor device according to the embodiment of the present invention.
FIG. 4 is a cross-sectional view showing another anode electrode portion in the compound semiconductor device according to the embodiment of the present invention.
[Explanation of symbols]
Reference Signs List 1 P-type semiconductor layer 2 N-type semiconductor layer 3 N-type GaP substrate 4 Cathode electrode 5 Anode electrode 6 Contact layer 7 First barrier layer 8 composed of a mixed composition of TiN, TiO, and TiON Second barrier layer 9 composed of Ti Bonding pad layer 10 Ti layer

Claims (7)

Gaを含む化合物半導体層の上に、該化合物半導体層とオーミックコンタクト可能な材料からなるコンタクト層が設けられ、該コンタクト層の上に、TiN、TiO及びTiONの混合組成の第1のバリア層、Tiからなる第2のバリア層、及びワイヤボンド可能な材料であるAlからなるボンディングパッド層がこの順に積層された化合物半導体素子の製造方法であって、
前記第1のバリア層を、O2ガスを20%以下の混合量でN2ガスに混合させた混合ガスを用いたリアクティブスパッタリング法により形成する工程を含み、
前記第1のバリア層を、間欠的なリアクティブスパッタリングにより、25nm以下の薄膜を積層して所定の厚みにする、化合物半導体素子の製造方法。
A contact layer made of a material capable of ohmic contact with the compound semiconductor layer is provided on the compound semiconductor layer containing Ga, and a first barrier layer having a mixed composition of TiN, TiO, and TiON is provided on the contact layer. A method for manufacturing a compound semiconductor device, comprising: a second barrier layer made of Ti; and a bonding pad layer made of Al which is a wire bondable material, stacked in this order,
Forming the first barrier layer by a reactive sputtering method using a mixed gas obtained by mixing O 2 gas with N 2 gas in a mixed amount of 20% or less,
A method of manufacturing a compound semiconductor device, wherein a thin film having a thickness of 25 nm or less is laminated on the first barrier layer to a predetermined thickness by intermittent reactive sputtering.
前記コンタクト層がAu系合金からなる請求項1に記載の化合物半導体素子の製造方法 Method of manufacturing a compound semiconductor device according to claim 1, wherein the contact layer is made of Au-based alloy. 前記コンタクト層と前記第1のバリア層との間に、Ti層が設けられている請求項2に記載の化合物半導体素子の製造方法 Method of manufacturing a compound semiconductor device according to between said contact layer and the first barrier layer, in claim 2 in which the Ti layer is provided. 前記第1のバリア層の厚みが50nm〜150nmである請求項1乃至3のいずれかに記載の化合物半導体素子の製造方法 Method of manufacturing a compound semiconductor device according to any one of claims 1 to 3 the thickness of the first barrier layer is 50 nm to 150 nm. 前記第2のバリア層の厚みが100nm〜500nmである請求項1乃至4のいずれかに記載の化合物半導体素子の製造方法The method for manufacturing a compound semiconductor device according to claim 1, wherein the thickness of the second barrier layer is 100 nm to 500 nm. 前記第1のバリア層を、スパッタリング圧力1.0Pa〜1.5Paとしたリアクティブスパッタリング法により形成する請求項1に記載の化合物半導体素子の製造方法。2. The method according to claim 1 , wherein the first barrier layer is formed by a reactive sputtering method at a sputtering pressure of 1.0 Pa to 1.5 Pa. 3. 前記第1のバリア層を、スパッタリングパワー2.5kW以下にしたリアクティブスパッタリング法により形成する請求項1に記載の化合物半導体素子の製造方法。2. The method according to claim 1 , wherein the first barrier layer is formed by a reactive sputtering method with a sputtering power of 2.5 kW or less. 3.
JP31872297A 1997-11-19 1997-11-19 Method for manufacturing compound semiconductor device Expired - Fee Related JP3582973B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31872297A JP3582973B2 (en) 1997-11-19 1997-11-19 Method for manufacturing compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31872297A JP3582973B2 (en) 1997-11-19 1997-11-19 Method for manufacturing compound semiconductor device

Publications (2)

Publication Number Publication Date
JPH11150083A JPH11150083A (en) 1999-06-02
JP3582973B2 true JP3582973B2 (en) 2004-10-27

Family

ID=18102236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31872297A Expired - Fee Related JP3582973B2 (en) 1997-11-19 1997-11-19 Method for manufacturing compound semiconductor device

Country Status (1)

Country Link
JP (1) JP3582973B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512626B1 (en) * 2002-10-18 2005-09-02 엘지.필립스 엘시디 주식회사 Organic Electro luminescence Device and fabrication method of thereof
JP5780509B2 (en) * 2010-12-22 2015-09-16 株式会社アルバック Formation method of barrier layer

Also Published As

Publication number Publication date
JPH11150083A (en) 1999-06-02

Similar Documents

Publication Publication Date Title
US6838704B2 (en) Light emitting diode and method of making the same
JP3881472B2 (en) Manufacturing method of semiconductor light emitting device
JP3787202B2 (en) Semiconductor light emitting device
EP1810351B1 (en) Gan compound semiconductor light emitting element
CN100536184C (en) Vertical gallium nitride-based light emitting diode and method of manufacturing the same
JP5126875B2 (en) Manufacturing method of nitride semiconductor light emitting device
JP2803742B2 (en) Gallium nitride-based compound semiconductor light emitting device and method for forming electrode thereof
US7943942B2 (en) Semiconductor light-emitting device with double-sided passivation
CN102067346B (en) Semiconductor light-emitting device with passivation layer and manufacture method thereof
JP3239774B2 (en) Substrate separation method for group III nitride semiconductor light emitting device
US20110140081A1 (en) Method for fabricating semiconductor light-emitting device with double-sided passivation
CN101840967A (en) Indium-gallium-aluminum-nitrogen semiconductor luminescent device and preparation method thereof
CN102067340B (en) Semiconductor light-emitting device with passivation in p-type layer
JP2006228855A (en) Semiconductor light emitting device and manufacturing method thereof
US20150325742A1 (en) Method of fabricating semiconductor devices
JP2012142401A (en) Semiconductor chip manufacturing method and semiconductor wafer division method
KR101203137B1 (en) GaN compound semiconductor light emitting element and method of manufacturing the same
US9711679B2 (en) Front-side emitting mid-infrared light emitting diode fabrication methods
JP2010165983A (en) Light-emitting chip integrated device and method for manufacturing the same
JP2004356213A (en) Semiconductor light emitting device
JP3582973B2 (en) Method for manufacturing compound semiconductor device
JP4284722B2 (en) Manufacturing method of semiconductor light emitting device
KR20060134491A (en) Nitride semiconductor light emitting diode and method of manufacturing the same
JP3187284B2 (en) Electrode of n-type nitride semiconductor layer
CN121335302A (en) LED Chip Components and Their Manufacturing Methods

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040727

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070806

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090806

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees