JP3584536B2 - 出力電圧の温度特性を変化させる機構を有する電圧源回路、およびその機構を有する液晶用安定化電源回路 - Google Patents
出力電圧の温度特性を変化させる機構を有する電圧源回路、およびその機構を有する液晶用安定化電源回路 Download PDFInfo
- Publication number
- JP3584536B2 JP3584536B2 JP09962495A JP9962495A JP3584536B2 JP 3584536 B2 JP3584536 B2 JP 3584536B2 JP 09962495 A JP09962495 A JP 09962495A JP 9962495 A JP9962495 A JP 9962495A JP 3584536 B2 JP3584536 B2 JP 3584536B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- temperature
- current
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、出力電圧の温度特性を変化させる機構をもつ電圧源回路、およびその機構を有する液晶用安定化電源回路に関する。
【０００２】
【従来の技術】
液晶パネルをマルチプレクシング（時分割）駆動する場合の、駆動電圧（ＶＯＰ）に対する輝度特性の一例が図２０に示される。
【０００３】
この輝度特性は、図示されるように選択波形によるものと非選択波形によるものとに区別され、自動車用に多く用いられるネガ表示の場合には、選択波形における輝度特性が５０％以上、非選択波形における輝度特性が５％以下になるように駆動電圧ＶＯＰ（それぞれＶ１，Ｖ２）を設定するのが一般的である。
【０００４】
しかし、液晶のしきい値電圧（Ｖｔｈ）は、弾性定数や誘電率の温度特性のために温度が上がると低下する、負の温度係数を有する。
【０００５】
このため、特に時分割数を多くした場合には選択波形と非選択波形との差が小さくなり、クロストークのない動作電圧範囲（図２０中のＴ２）は非常に小さなものとなる。
【０００６】
したがって、液晶パネルのしきい値の温度特性を何ら考慮せずに、常に一定の液晶駆動電圧を与えると、上述した適切な動作電圧範囲を外れてクロストークが生じ、本来なら選択されないドットが選択されてしまう恐れがある。
【０００７】
このような液晶パネルのしきい値の温度依存性に対する対策としては、図２１に示される、サーミスタ（８００）を用いて液晶駆動用ＩＣ（９００）の電源電圧（ＶＤＤ）に液晶パネルと同様の温度特性をもたせる方法がある。
【０００８】
また、特公平３−４５３９１号公報には、液晶表示体用安定化電源を用い、ｐｎ接合の温度係数に、抵抗の分割比できまる可変の補正定数を乗算して、電源電圧の温度係数を液晶パネルの温度係数に合わせて変化させるという技術が開示されている。
【０００９】
【発明が解決しようとする課題】
液晶パネルのしきい値の温度依存性は各種の液晶パネル毎に異なる。したがって、その液晶パネルの温度特性に対応した電源回路を液晶パネル毎に用意しなければならず、実際の使用上、不便である。
【００１０】
そこで、本発明の発明者は、一つの電源回路の出力電圧を各種の液晶パネルの特性に合わせて自在に高精度に変化させて、一つの電源回路で種々の液晶パネルに適合させることができないかを検討した。
【００１１】
その結果、以下のことが明らかとなった。
【００１２】
（１）つまり、上述したサーミスタを用いる技術では、モノリシック化が困難であり、したがって温特の制御精度が悪く、また、温特制御の自由度も小さく、上述の目的を達成し得ないことがわかった。
【００１３】
（２）また、上述した特公平３−４５３９１号公報の技術は、充分に実用に耐えるものであるが、一つの電源回路で種々の液晶パネルの温特に高精度に適合させるという目的達成には、精度，調整の自由度の点で不十分な点があり、また、この技術によれば、チップ面積の増大やコスト高も生じやすいことがわかった。
【００１４】
このことについて、以下、説明する。この技術では、次のようにして出力電圧ＶＯＵＴの温特を制御する。
【００１５】
ＶＯＵＴ＝（Ｒ４／Ｒ３）ＶＢＥ＋（Ｒ４／Ｒ３）・（Ｒ２／Ｒ１）・Ｖｓｔ
となる。
【００１６】
ここで、Ｖｓｔは温度に対して安定な一定の電圧，ＶＢＥはｐｎ接合ダイオードの順方向電圧であり、さらに、仮にＶＢＥの温特をγ（ｍｖ／℃），（Ｒ４／Ｒ３）＝Ａ，（Ｒ２／Ｒ１）＝Ｂとおくと、出力電圧ＶＯＵＴの温度係数α（ｍｖ／℃）は、上式を温度で微分して求められ、したがって、α＝Ａγとなる。
【００１７】
つまり、定数Ａを選択することにより、出力電圧の温度係数αを変化させることができる。
【００１８】
また、Ａ・Ｂ・Ｖｓｔで定まる定数の値により、ＶＯＵＴのレベルシフトが可能である。
【００１９】
しかし、この技術では、温特源としてＶＢＥのみを用い、細かな温特の制御はすべて抵抗の分割比によってのみ行うため、その抵抗分割比を多段階に高精度に制御する機構（例えば、公告公報に記載されるように、分割比を記憶したメモリや、抵抗とトランスファーゲート（アナログスイッチ）と組み合わせて構築される抵抗網等）が必要であり、チップ面積が増大しやすく、また、抵抗分割して得た電圧をトランスファゲート（アナログスイッチ）を介して出力するためにその歪みにより出力電圧に誤差が生じやすい等、精度ならびに調整の自由度の面で、一定の限界がある。
【００２０】
本発明は、このような本願発明者の検討の結果に基づいてなされたものであり、
その目的は、出力電圧の温度特性を高精度に、かつより自由に変化させる機構を有する電圧源回路を提供することであり、他の目的は、その機構を有する液晶用安定化電源回路を提供することである。
【００２１】
【課題を解決するための手段】
上述した目的を達成する本発明は、以下のような構成となっている。
【００２３】
（１）請求項１記載の本発明の電圧源回路は、第１および第２の基準電流作成手段によって得られた第２の基準電流（Ｉ２）を、ｍ個の抵抗（Ｒ４０〜Ｒ６０）とｎ個（ｎは１以上の自然数）のダイオード（Ｄ１〜Ｄ５０）とが直列に接続されてなる直列接続回路に供給し、その直列接続回路の両端に発生する電圧を電圧出力（Ｖ ｒｅｆ ）とすると共に、さらに、直列接続回路のダイオードの段数ならびに抵抗値を調整するための調整回路を設け、その調整回路におけるスイッチ手段の開閉制御によってダイオードの個数（ｎ）または抵抗の抵抗値の少なくとも一つを制御し、これによって、出力電圧（Ｖ ｒｅｆ ）の温度勾配（Ｃ Ｔ ）を制御可能となっていることを特徴とする。
【００２５】
（２）請求項２記載の本発明の電圧源回路は、請求項１において、第２の基準電流作成手段をカレントミラーで構成し、第１の基準電流をカレントミラーの基準側トランジスタに供給し、カレントミラー比に対応した第２の基準電流をカレントミラーの出力側トランジスタより得るようにしたことを特徴とするものである。
【００２６】
（３）請求項３記載の本発明の電圧源回路は、請求項１または２において、第１の基準電流を決定する抵抗と、直列接続回路を構成する抵抗とを同一の特性とすることを特徴とする。
【００２７】
（４）請求項４記載の本発明の電圧源回路は、請求項１または２において、第１の基準電流を決定する抵抗と、直列接続回路を構成する抵抗とを異なる特性とすることを特徴とする。
【００２８】
（５）請求項５記載の本発明の電圧源回路は、請求項１〜４のいずれかにおいて、直列接続回路を構成するダイオード（Ｄ１〜Ｄｎ）を、半導体基板の表面絶縁膜上に形成されたポリシリコン中にｐ型不純物ならびにｎ型不純物を導入してｐｎ接合を構成することにより形成されたポリシリコンダイオードにより構成したことを特徴とする。
【００２９】
（６）請求項６記載の本発明の電圧源回路は、請求項１〜５のいずれかにおいて、出力電圧の温度特性が補償された定電圧回路であって、半導体基板に他の回路とともに集積して形成され、極めて小さな温度依存性を有する定電圧回路を使用して、第１の基準電流を作成することを特徴とする。
【００３０】
（７）請求項７記載の本発明の電源回路は、請求項１〜５のいずれかにおいて、半導体の禁制帯幅に相当する電圧を発生するバンドギャップ回路、あるいは、ＭＯＳ（金属−絶縁体−半導体）構造の仕事関数の差に相当する電圧を発生する仕事関数差回路のいずれかを用いて第１の基準電流を作成することを特徴とするものである。
【００３１】
（８）請求項８記載の本発明は、請求項１〜６のいずれかにおいて、直列接続回路を構成する抵抗の一端を動作電源電位に接続したものである。
【００３３】
（９）請求項９記載の本発明の液晶表示体に駆動電圧を供給する液晶用安定化電源回路は、駆動電圧を作成するための電圧源として、液晶表示体のしきい値電圧の温度に依存した変化に伴って出力電圧（Ｖｒｅｆ）が変化する定電圧回路を用い、
この定電圧回路は、第２の基準電流を直列接続回路に供給して、その直列接続回路の両端に発生する電圧を電圧出力（Ｖｒｅｆ）とすると共に、さらに、直列接続回路のダイオードの段数ならびに抵抗値を調整するための調整回路を設けた構成を有しており、その調整回路におけるスイッチ手段の開閉制御によってダイオードの個数（ｎ）または抵抗の抵抗値の少なくとも一つを制御し、これによって、出力電圧（Ｖｒｅｆ）の温度勾配（ＣＴ）を制御可能となっていることを特徴とするものである。
【００３４】
【作用】
（１）請求項１記載の発明では、「温度勾配」という新規な基準を導入し、従来にない相対的な概念で温度特性を精度よく、かつ、より自由に制御するものである。
【００３８】
つまり、請求項１の制御では、分母と分子の相対比を調整することによって温度勾配を種々に制御できるが、これはあくまで相対的な割合を制御しているのであり、この場合には、電圧源回路の出力電圧の絶対値はそのような割合の調整に対応して変動し、所望の範囲外となることも考えられる。
【００３９】
したがって、出力段にレベルシフト回路を接続することにより、所定の温度勾配の出力電圧（Ｖｒｅｆ）が得られた後に、その温度勾配はそのままに、出力電圧の絶対値を所定のレベルに調整することができる。
【００４０】
これにより、温度勾配を制御する機能をもった定電圧回路が得られる。しかも、直列接続回路におけるダイオードの接続段数（ｎ）や抵抗の抵抗値を、調整回路により外部から可変できるようにしたもので、電圧源回路の使用の自由度が広がる。
【００４１】
（２）請求項２の本発明では、第１の基準電流と第２の基準電流との比をカレントミラー比（つまりトランジスタのサイズ）によって調整する。
【００４２】
これにより、抵抗のみにより電流比を調整する場合に比べ、極めてコンパクトに、かつ、精度よく、第１の基準電流に対して所定の比率を持った第２の基準電流を作成することができる。
【００４３】
（３）請求項３ならびに４の本発明では、半導体回路の製造プロセスにおいて、抵抗の温特（温度係数）の極性を調整することにより、出力電圧の温度勾配の微妙な調整が可能となる。
【００４４】
（４）請求項５の本発明では、直列接続回路を構成するダイオードを、ポリシリコンダイオードで形成する。ポリシリコンダイオードのｐｎ接合形成のための不純物導入工程は、ＭＯＳトランジスタの製造工程と共用化されている。
【００４５】
このポリシリコンダイオードの順方向電圧（ＶＦ）は、通常の拡散層を利用したｐｎ接合ダイオードの順方向電圧よりかなり小さく、したがって、接続段数（ｎ）の調整による出力電圧の温度勾配の制御に適している。
【００４６】
（５）請求項６および７の本発明では、第１の基準電流を作成するための定電圧源として、バンドギャップ回路等の極めて高精度に温特の補償がなされた電圧源回路を用いて温度による変動を抑えて、出力電圧（Ｖｒｅｆ）の温度勾配（ＣＴ）の調整を容易化している。
【００４７】
その一方で、その定電圧源の、半導体集積回路化に伴う微少な温特を積極的に利用して、出力電圧（Ｖｒｅｆ）の温度勾配（ＣＴ）をより高精度に制御することもできる。
【００４８】
（６）請求項８記載の本発明では、直列接続回路を構成する抵抗を動作電源電位に接続する。
【００４９】
抵抗は半導体基板に形成する場合には寄生のｐｎ接合容量が付加されるために空乏層の影響をうけて、両端電位が微妙に変動しやすい。したがって、抵抗の一端を安定な動作電源電位に接続することにより、その電圧変動を低減することができる。
【００５１】
（７）請求項９記載の本発明では、液晶用安定化電源回路のユーザーが、使用する液晶パネルに応じて適宜に駆動電圧の温特の調整をすることができるようになり、使い勝手が向上する。
【００５２】
【実施例】
次に、本発明の実施例について図面を参照して説明する。
【００５３】
（実施例１）
まず、本発明の電圧出力の温度特性の制御方法の内容を、図１〜図３を用いて説明する。
【００５４】
（ａ）本発明では、図１の左上に例示されるような、ｎ個のダイオード（Ｄ１〜Ｄｎ）と抵抗（Ｒ２）で構成される直列接続回路を定電流（Ｉ）で電流バイアスし、その直列接続回路の両端に発生する電圧を出力電圧（Ｖｒｅｆ）とする。
【００５５】
この直列接続回路は、温特源として、抵抗Ｒ２（例えば、温度係数＋β（Ω／℃））と，ダイオード（順方向電圧ＶＦ，温度係数は、例えば−α（ｖ／℃））と，電流Ｉ（例えば、温度係数＋γ（Ａ／℃））とを有している。
【００５６】
したがって、出力電圧（Ｖｒｅｆ）の温度係数は、△Ｉに対するダイオードの順方向電圧の変化分を無視すれば、−α＋β・γ（ｖ／℃）となる。
【００５７】
ここで、「温度係数」とは、温度と共に変化する量Ａがあるとき、温度ｔについての微分ｄＡ／ｄｔをいい、Ａの温度変化の大きさを表す量である。
【００５８】
従来、半導体ＩＣの分野では、この温度係数を基準として温度特性を表現してきた。これは、トランジスタ回路の動作は、素子に与えられるバイアス自体によって変化するため、電圧の絶対値（ｖ）が温度に対してどれだけ変動するかが重要であるからである。
【００５９】
したがって、半導体回路における温特制御は、もっぱら、この温度係数自体を変化させることによって行われてきた。
【００６０】
上述した特公平３−４５３９１号公報の技術でも同様であり、この場合、制御に一定の限界があった。
【００６１】
そこで、本発明では、温度勾配（ＣＴ＝％／℃）なる相対的な温特の基準を新しく導入し、この新規な基準をもとにして温特制御のための新規な回路を構築したものである。
【００６２】
ここで、「温度勾配」とは、基準となる温度（例えば２５℃）における物理量Ａ０が、１℃の温度に変化によって△Ａ変化したとき（△Ａ＝温度係数αの絶対値）
の、△Ａ／Ａ０をいう。
【００６３】
すなわち、１℃あたりの変化量△Ａが基準温度における物理量Ａ０に占める割合をいう（単位は１／℃，またはこれに１００をかけて％／℃）。
【００６４】
このような相対的な温特基準は、液晶の分野ではよく使われており、したがって、種々の液晶パネルのもつ温度特性に半導体回路の出力電圧（Ｖｒｅｆ）の温特を追従させるためには、半導体回路の出力電圧（Ｖｒｅｆ）の温特の基準として、液晶で使用されている相対的な基準を導入する必要があるのである。
【００６５】
本発明はこの知見に基づき、温度勾配なる基準を導入し、図１の下側に示されるように、出力電圧（Ｖｒｅｆ）の温度勾配（ＣＴ）を定義する。なお、以下、本明細書では、基準温度を２５℃とし、このときの物理量には下付きの「０」をつけて表示する。
【００６６】
（ｂ）この温度勾配の考え方を用いると、図２に示すように、従来にない相対的な概念で温度特性を制御できるようになる。
【００６７】
つまり、図２の上側に示すように、各素子の温度係数α，β，γ（分数の分子）は同じでも、２５℃（基準温度）における初期物理量（ＶＦ０，Ｒ０，Ｉ０）を変えれば、分数の分母が変化し、よって、温度勾配が変化するという特徴が生じる。本発明ではこの考え方を採用し、従来のように温度係数の直接的な変化のみを追求するのではなく、分母と分子の割合を変化させて所望の温特を実現させるものである。
【００６８】
つまり、図３に示されるように、本発明では、温度に対するＶＯＵＴの変化量は同じでも、２５℃における電圧（つまりオフセット量（Ｖｏｆｆ））を変えて、温度勾配を制御し得るということである。
【００６９】
そして、このような考え方を用いることによって、図２の下に示されるように、直列接続回路におけるダイオードの個数（ｎ）ならびに抵抗の抵抗値（つまり、図１の直列接続回路の抵抗部に発生する電圧）を外部より調整することにより、温度勾配を容易に制御し得るようになる。
【００７０】
ダイオードの個数（ｎ），抵抗の抵抗値（直列接続回路の抵抗部に発生する電圧）による温度勾配（ＣＴ）の制御の概要（ＣＴがいかに変動するかの概略）が、図５に示されている。
【００７１】
図示されるように、かなりの広範囲にわたって温度勾配ＣＴを外部から調整できる。
【００７２】
さらに、図４に示すように、この出力電圧（Ｖｒｅｆ）の温度勾配（ＣＴ）は、設計段階やＩＣの製造段階におけるパラメータ設定によっても種々に調整でき、したがって、広範囲にわたって、極めて高精度な制御が可能となる。
【００７３】
（実施例２）
図６は、本発明の電圧源回路の一実施例の構成を示す回路図である。
【００７４】
本実施例は、基準電圧源１０（図８のバンドギャップ回路や図９の仕事関数差回路により構成される）と、ＭＯＳトランジスタにより構成された差動対回路（具体的構成例は図７に示される）２０と、第１の基準電流Ｉ１の電流量を決定する抵抗Ｒ１と、ＭＯＳトランジスタＭ１（チャンネルコンダクタンスβ１），ＭＯＳトランジスタＭ２（チャネルコンダクタンスβ２）により構成されるカレントミラー（カラントミラー比β２／β１）と、抵抗Ｒ２ならびにダイオードＤ１〜Ｄｎとを直列に接続してなる直列接続回路１２とを有している。
【００７５】
そして、カレントミラーの出力電流（第２の基準電流）Ｉ２により直列接続回路１２を電流バイアスし、直列接続回路１２の両端に発生する電圧を出力電圧（Ｖｒｅｆ）とする。
【００７６】
本実施例においては、直列接続回路１２において、抵抗Ｒ２を高レベル電源電位（グランド）に接続する回路構成をとっているが、もちろん、図１８に示されるような、ダイオードＤ１のアノードを高レベル電源電位に接続する回路構成としてもよい。
【００７７】
但し、図１９（ｂ）に示されるように、図１８の構成では、空乏層の影響が抵抗Ｒ２の抵抗値変動に現れやすいが、図６の構成では図１９（ａ）に示されるように電位的に安定している分、悪影響が少ないと考えられる。したがって、実際の使用にあたっては、図１８の構成よりは、図６の構成の方が望ましい。
【００７８】
図６において、基準電圧源１０は、温特補償がなされた回路であって、例えば、図８のバンドギャップ回路や図９の仕事関数差回路を使用できる。
【００７９】
図８のバンドギャップ回路の出力ＶＲ０は、下記のように示される。
【００８０】
ＶＲ０＝ＶＢ−Ｉ・Ｒ５２＝−ＶＢＥＱ１−（ＶＢＥＱ１−ＶＢＥＱ２）・（Ｒ５２／Ｒ５１）
したがって、異なる電流密度でバイアスしたバイポーラトランジスタＱ１，Ｑ２のベース・エミッタ間電圧の温特の差により正の温特を作りだし、トランジスタＱ１のベースエミッタ間電圧の負の温特をキャンセルすることにより、温度による変動が極めて小さい出力ＶＲ０を得ることができる。
【００８１】
また、図９の仕事関数差回路は、ポリシリコンゲートの導電型のみが異なる（他の構造は同じ）ｎＭＯＳトランジスタＱ５と、Ｑ６およびＱ７のソース・ドレイン経路を直列に接続し、ｎＭＯＳトランジスタＱ５とＱ６の接続点より出力ＶＲ０を取り出す。
【００８２】
ｎＭＯＳトランジスタＱ６，Ｑ７のポリシリコンゲートにはｎ型不純物が導入されており、ｎＭＯＳトランジスタＱ５のポリシリコンゲートにはｐ型不純物が導入されており、この結果としてＭＯＳトランジスタの仕事関数差に相当する温度依存性の少ない電圧（例えば、温度係数が０．６ｍＶ／℃）が得られる。この回路の詳細は、特公平４−６５５４６号公報に記載されている。
【００８３】
また、図６の差動対回路２０は、図７に示されるように、差動対をなすｐＭＯＳトランジスタＱ１１，Ｑ１２と、負荷回路を構成するｎＭＯＳトランジスタＱ１３，Ｑ１４とからなっており、この差動対２０とｎＭＯＳトランジスタＭ１とでオペアンプが構成される。
【００８４】
つまり、図６において、仮想接地により抵抗Ｒ１の一端の電位がＶＲ０となり、したがって、第１の基準電流Ｉ１＝ＶＲ０／Ｒ１となり、この電流がトランジスタＭ１，Ｍ２で構成されるカレントミラーの基準側電流となる。
【００８５】
また、カレントミラーを構成するｎＭＯＳトランジスタＭ１，Ｍ２の伝達コンダクタンスβ１，β２は、以下のように表される。
【００８６】
β１，β２＝（Ｗ／Ｌ）・μ・｛（ε０・εＯＸ）／ｔＯＸ｝
但し、Ｗはゲート幅であり、Ｌはゲート長であり、ε０は真空の誘電率であり、εＯＸは酸化膜の比誘電率であり、ｔＯＸはゲート酸化膜厚であり、μはチャネル中のキャリアの移動度である。
【００８７】
上式の右辺は、プロセスにより一義的に決まるため、実質的に、伝達コンダクタンスβ１，β２は、ゲート幅（Ｗ）／ゲート長（Ｌ）により制御されることになる。
【００８８】
したがって、ｎＭＯＳトランジスタＭ１，Ｍ２のＷ／Ｌを制御してβ１，β２を決めることにより、カレントミラー比（β２／β１）を調整することができ、基準電流Ｉ１とＩ２の比を調整できる。
【００８９】
このようにして作成された電流Ｉ２が、ダイオードＤ１〜Ｄｎと抵抗Ｒ２とで構成される直列接続回路１２を電流的にバイアスし、この結果、出力電圧Ｖｒｅｆが発生する。
【００９０】
次に、図６の回路の出力電圧（Ｖｒｅｆ）の温度勾配（ＣＴ）を決定（算出）する方法を説明する。
【００９１】
温度勾配（ＣＴ）は、下記（５）式〜（９）式に基き、（１０）式に示すように表すことができる。
【００９２】
【数５】
【００９３】
つまり、電流Ｉ１，Ｉ２は（５）式 、（６）式のように示され、Ｖｒｅｆは（７）式のようになる。２５℃のときのＶｒｅｆは（８）式のようになり、温度係数（１℃あたりの変化量）は（９）式のようになる。したがって、出力電圧Ｖｒｅｆの温度勾配（ＣＴ）は、（１０）式のようになる。
【００９４】
したがって、図４において説明したように、この温度勾配（ＣＴ）は、ダイオードの段数（ｎ），基準電圧ＶＲ０の２５℃における電圧値，ＶＲ０の温度係数，カレントミラー比（β２／β１），抵抗Ｒ２の抵抗値ならびに温度係数，抵抗Ｒ１とＲ２の温度係数の極性によって、種々に変化させることができる。
【００９５】
温度勾配（ＣＴ）を制御するための素子を同一半導体基板上に構成する場合の例を図１０に示す。
【００９６】
カレントミラー比は、ゲート長（Ｌ１）を固定してゲート幅（Ｗ１，Ｗ２）を変化させることにより、あるいは、ゲート幅（Ｗ１，Ｗ２）を固定してゲート長（Ｌ１）を変化させることにより調整できる。図１０では、ゲート長を固定してゲート幅を変化させる手法を採用している。
【００９７】
また、カレントミラーを構成するトランジスタをなるべく近接させて配置すると、２つのトランジスタの伝達コンダクタンスβ１，β２において、（Ｗ／Ｌ）以外のプロセスにより決定される項の差が小さくなるため、カレントミラー比を精度よく調整することができる。
【００９８】
また、直列接続回路１２を構成するダイオードＤ１（〜Ｄｎ）は、図１０に示されるように、半導体基板の絶縁膜上に形成されたポリシリコンダイオードにより形成できる。ＰＮ接合の形成を最も簡単に行うためには、ＭＯＳトランジスタのＳ／Ｄ形成用のイオン注入を兼用して行うのがよい。但し、ダイオードのＶＦ特性を合わせ込むために、専用のイオン注入を追加する方法を採用してもよい。また、ダイオードを複数個ならべる場合、カレントミラー比の場合と同様に、各ダイオードをなるべく近接させて配置する方が特性差をなくすうえで好ましい。
【００９９】
このポリシリコンダイオードの順方向電圧ＶＦは、０．２８（Ｖ）程度であり、その温度係数は−１．６４６ｍＶ／℃程度である。
【０１００】
また、抵抗Ｒ１，Ｒ２は半導体基板上で製造できる抵抗（例えば、ｎ型拡散抵抗，ｐ型ポリシリコン抵抗，ｎ型ポリシリコン抵抗，ｎ型基板抵抗等）を幅広く利用できる。
【０１０１】
但し、図１０では、イオン注入により形成されたｐ型拡散抵抗を採用している。
【０１０２】
この理由は、正の温度係数をもつ（温度が上昇すると抵抗値も上昇する）ため、出力電圧Ｖｒｅｆの温度勾配をより増長させる方向に作用するためであり、また、抵抗値により基準電流が決定されるために、できるだけ精度が高い方がよいからである。つまり、ｐ（ｎ）型拡散抵抗の場合、トランジスタのソース／ドレインと同等の不純物注入工程で製造できるため、ｎ型基板抵抗などと比べて精度が高く、したがって、高精度化に適する。
【０１０３】
但し、逆に精度を犠牲にすれば、抵抗の種類によって基準電流の温特を変化させることも可能と考えらえる。例えば、ポリシリコン抵抗の場合、不純物濃度によって温度特性が変化するため、適切にプロセス条件を制御すれば、温度変化がない抵抗素子を作ることも可能である。また、上述のカレントミラー比やダイオードの場合と同様に、抵抗Ｒ１とＲ２もなるべく近接させて配置する方が特性差をなくす上で好ましい。
【０１０４】
このように、精度よく温度勾配（ＣＴ）の制御ができるが、この温度勾配（ＣＴ）が決まれば、逆に、その温度勾配を実現するための各種パラメータを逆算して求めることができる。
【０１０５】
例えば、下記の１１式，１２式に基づき、抵抗Ｒ１，Ｒ２の抵抗値を求めることができる。
【０１０６】
【数６】
【０１０７】
つまり、自由度の高い設計が可能であるということである。
【０１０８】
次に、本実施例の効果を図１１を参照して説明する。図１１は、図６の回路において、抵抗Ｒ２の抵抗値の変化と、ダイオードの個数ｎ（ｎ＝１〜６）の変化により温度勾配（ＣＴ）と出力電圧（Ｖｒｅｆ）がどう変化するかを示す図（コンピュータシミュレーション図）である。
【０１０９】
この特性を得るにあたって使用した回路パラメータは以下のとおりである。
【０１１０】
基準電圧ＶＲ０＝１．５（ｖ），
抵抗Ｒ１の抵抗値１．５×１０−６（Ω），
Ｉ１＝１．０（μＡ），
Ｉ２＝０．５（μＡ），
カレントミラー比（β２／β１）＝０．５，
ダイオード１個の順方向電圧ＶＦ＝０．２８４５（Ｖ），
基準電圧ＶＲ０の温度係数△ＶＲ０＝０．６（ｍＶ／℃，）
抵抗Ｒ１，Ｒ２の温特ＣＲ＝０．００４（１／℃），
ダイオードの順方向電圧ＶＦ自体がもつ温特ＣＶＦ＝−１．４７（ｍＶ）
電流Ｉ２の変化に対する、ダイオードの順方向電圧ＶＦの変化
αＶＦＩ＝０．０８８（Ｖ／μＡ）
ダイオードの順方向電圧ＶＦの総合温度係数△ＶＦ
△ＶＦ＝ＣＶＦ＋（−ＣＲ・Ｉ２・αＶＦＩ）＝１．６４６（ｍｖ／℃）
但し、上記した、電流Ｉ２の変化に対するダイオードの順方向電圧ＶＦの変化（αＶＦＩ）は、ダイオードの電流式（Ｉ＝ＩＳ・ｅｘｐ（ｑＶＦ／ｋＴ）−１）より明らかなように、本来なら１次式では表すことはできない。しかし、本実施例では、Ｉ２がある一定の範囲では、ＶＦは一次式によって近似できる（直線的に変化変化する）と仮定して、係数αＶＦＩを使用している。
【０１１１】
図１１の上側の図より、抵抗Ｒ２の値を変化させることによって温度勾配（ＣＴ）を−０．１％／℃〜−０．６％／℃に渡って変化させることができ、また、ダイオードの個数（ｎ）を１〜６の範囲で変化させることにより、温度勾配（ＣＴ）の抵抗Ｒ２の抵抗値変化に対する変化率（傾き）を変えることができることがわかる。
【０１１２】
また、この図１１において重要な点は、抵抗の抵抗値とダイオードの組合せを適切に選ぶことにより、出力電圧Ｖｒｅｆをほぼ一定値に保ちつつ、温度勾配を−０．１％／℃〜−０．６％／℃に渡って変化させることができることである。
【０１１３】
つまり、抵抗Ｒ２の値のみを変化させることで、温度勾配（ＣＴ）を−０．１％／℃〜−０．６％／℃に渡って変化させることができるが、この場合、出力電圧Ｖｒｅｆの値が大きく変わってしまうので回路設計上、使いづらいという不都合が生じる。
【０１１４】
この場合、ダイオードの個数も変えることで、出力電圧Ｖｒｅｆをほぼ一定値に保ちつつ、温度勾配を−０．１％／℃〜−０．６％／℃に渡って変化させることができる。
【０１１５】
図１１の下のグラフから上のグラフに向かって矢印が伸びているが、この矢印に対応する抵抗Ｒ２の値は、出力電圧Ｖｒｅｆをほぼ１．５（ｖ）に保ちつつ、温度勾配値を−０．１５％（ダイオード１個の場合），−０．２５％（ダイオード２個の場合），−０．３５％（ダイオード３個の場合），−０．４５％（ダイオード４個の場合），−０．５５％（ダイオード５個の場合）の５つのポイントに合わせるための抵抗値を示している。したがって、ダイオードの個数（ｎ）に対応させて、そのようなＲ２の抵抗値を選定することによって、出力電圧（絶対値）ならびに温度勾配（相対値）の双方を適切な値に調整することができる。
【０１１６】
このような、出力電圧Ｖｒｅｆをほぼ１．５（ｖ）に保ちつつ温度勾配値（ＣＴ）を変化させることができる原理を図１２に示す。
【０１１７】
つまり、出力電圧Ｖｒｅｆを固定すると温度勾配値（ＣＴ）の分母が固定される。分数の分子には固有の温特値をもつ△ＶＦと、△Ｒ・△Ｉとがあり、それぞれの温特に対する重み付けを変化させて所望の温度勾配を実現する。すなわち、ダイオードと抵抗の出力電圧Ｖｒｅｆの分担率を変えることにより、△ＶＦと、△Ｒ・△Ｉの重みを調整できるということである。
【０１１８】
（実施例３）
図１４は本発明の他の実施例の構成を示す図である。本実施例の特徴は、図６の構成に加えて、基準電圧ＶＲＯのトリミング回路１００と、出力電圧Ｖｒｅｆのレベルシフト回路２００とを設けたものである。
【０１１９】
基準電圧ＶＲＯのトリミング回路１００は、抵抗Ｒ（ア），Ｒ（イ）の比を変えることによって基準電圧ＶＲＯの値を微調整し、トリミング後の基準電圧ＶＲ１を出力する。
【０１２０】
つまり、ＶＲ１＝｛１＋Ｒ（イ）／Ｒ（ア）｝ＶＲＯとなる。
【０１２１】
また、レベルシフト回路２００は、上述のトリミング回路１００と同じ回路構成をしており、同じ原理により、出力電圧Ｖｒｅｆの温度勾配をそのままに維持しつつ任意のレベルの出力電圧Ｖｒｅｆ１を得るものである。
【０１２２】
つまり、Ｖｒｅｆ１＝｛１＋Ｒ（エ）／Ｒ（ウ）｝ＶＲＯとなる。
【０１２３】
本実施例では、基準電圧ＶＲＯのトリミングによって、より高精度な温度勾配の制御ができ、また、出力電圧のレベル調整によって所望の定電圧を得ることができる。したがって、温度勾配が制御された所望レベルの定電圧を出力できる定電圧回路を実現できる。
【０１２４】
（実施例４）
図１５は、本発明の他の実施例の構成を示す回路図である。
【０１２５】
本発明の基本的構成は図６の実施例と同様であるが、第１のセレクタ（ＳＬ１），第２のセレクタ（ＳＬ２），第３のセレクタ（ＳＬ３），第４のセレクタ（ＳＬ４），および切換制御手段（調整手段）１５０を設けて、外部より温度勾配を制御し得るようにした点が異なる。
【０１２６】
セレクタ（ＳＬ１）は、第１の基準電流（カレントミラーの入力側電流）Ｉ１の電流量を調整する役割を果たす。
【０１２７】
図示されるようにセレクタ（ＳＬ１）の内部スイッチが一番上側の接点に切り換えられている場合には、Ｉ１＝ＶＲＯ／Ｒ１０となり、真ん中の接点になれば、Ｉ１＝ＶＲＯ／（Ｒ１０＋Ｒ２０）となり、一番下側の接点に切り換えられれば、Ｉ１＝ＶＲＯ／（Ｒ１０＋Ｒ２０＋Ｒ３０）となる。
【０１２８】
また、第２のセレクタ（ＳＬ２）は、ｎＭＯＳトランジスタＭ２〜Ｍ５のいずれかを選択するためのスイッチＳＷ１〜ＳＷ４を具備する。
【０１２９】
ｎＭＯＳトランジスタＭ２〜Ｍ５はそれぞれ独自のチャネルコンダクタンス（β）を有すると共に、差動対２０の出力によって駆動されるｎＭＯＳトランジスタＭ１とカレントミラーを構成するトランジスタである。
【０１３０】
したがって、切換制御手段１５０からの制御信号によってスイッチＳＷ１〜ＳＷ４を選択的に閉じれば、カレントミラー比が変化して第２の基準電流Ｉ２の電流量が変化し、この結果として温度勾配（ＣＴ）を調整できる。
【０１３１】
また、第３のセレクタ（ＳＬ３）は、直列接続回路における、ダイオードＤ２０およびＤ３０の両端をショートするスイッチＳＷ５と、ダイオードＤ４０およびＤ５０の両端をショートするスイッチＳＷ６とを具備する。
【０１３２】
したがって、切換制御手段１５０からの制御信号によってスイッチＳＷ５〜ＳＷ６を選択的に開閉すれば、ダイオードの個数（ｎ）を変化させることができ、この結果として温度勾配（ＣＴ）を調整できる。
【０１３３】
また、第４のセレクタ（ＳＬ４）は、直列接続回路における、抵抗４０の両端をショートするスイッチＳＷ７と、抵抗Ｒ５０の両端をショートするスイッチＳＷ８とを具備する。
【０１３４】
したがって、切換制御手段１５０からの制御信号によってスイッチＳＷ７〜ＳＷ８を選択的に開閉すれば、抵抗値を変化させることができ、この結果として温度勾配（ＣＴ）を調整できる。
【０１３５】
なお、スイッチＳＷ１〜ＳＷ８は、例えば図１６に示すようなアナログスイッチ（トランスファーゲート）によって構成できる。
【０１３６】
本実施例によれば、電圧源回路の出力電圧の温度勾配を外部より調整でき、したがって、ユーザーの使い勝手が向上する。
【０１３７】
（実施例５）
図１７は本発明の液晶用安定化電源回路の一実施例の構成を示す図である。この実施例は、前掲の図６および図１５に示した定電圧回路（電圧源回路）３００を用いて、ワンチップ（ＩＣ）化された液晶用安定化電源回路２１０を構成したものである。
【０１３８】
この液晶用安定化電源回路２１０は、ＬＣＤパネル５００のドライバー回路４００の電源電圧（ＶＯＰ）を発生させる回路であり、ＤＣ−ＤＣコンバータ２２０と、安定化レベルシフト回路３１０（差動対回路３２０，ＮＭＯＳトランジスタＭ２１を含んで構成される）とからなる。
【０１３９】
安定化レベルシフト回路３１０は図１７中に示されるように、抵抗Ｒ５と抵抗Ｒ６の抵抗値の比の調整によって任意のレベルの電源電圧（ＶＯＰ）を発生させると共に、図に示されるような負帰還制御によって自動的に電源電圧（ＶＯＰ）のレベル変動を抑制し、安定化させる機能をもつ。
【０１４０】
本実施例において、定電圧回路（電圧源回路）３００として、図１５に示した構成を用いれば、液晶パネル５００の温特に合わせて温度勾配を外部から調整でき、かつ、安定化レベルシフト回路３１０の調整によって、所望の電圧レベルの定電圧を発生させることが可能である。
【０１４１】
したがって、本実施例によれば、外部信号で温度勾配量を高精度に制御することができ、したがって、一つの回路（ＩＣ）で種々の液晶パネルに適用できるようになる。
【０１４２】
例えば、図１３に示すように、液晶のしきい値の温度特性Ｓ（ＴＮ）に精度よく追従して温度係数Ｓ（ＯＰ）が変化する、駆動電圧Ｖ（ＯＰ）を得ることができる。
【０１４３】
以上、本発明を実施例に基づいて説明したが、本発明はこれに限定されるものではなく、本発明の趣旨の範囲内で変形が可能である。例えば、電圧源回路の電源として、負電源ではなく正電源を使用し、上述の実施例と同様に温特を制御した定電圧を発生することも可能である。
【０１４４】
【発明の効果】
本発明によれば以下の効果を得ることができる。
【０１４５】
（１）請求項１記載の本発明の方法は、温度勾配（ＣＴ）なる相対的な温特の基準を導入し、従来のように温度係数の直接的な変化のみを追求するのではなく、分母と分子の割合を変化させて出力電圧の所望の温特を実現する。
【０１４６】
したがって、直列接続回路におけるダイオードの個数（ｎ）ならびに抵抗の抵抗値（直列接続回路の抵抗部に発生する電圧）を調整することにより、温度勾配を容易に制御し得るようになる。
【０１４７】
また、温度勾配（ＣＴ）は、設計段階やＩＣの製造段階におけるパラメータ設定によっても調整でき、したがって、極めて高精度な制御が可能となる。
【０１４８】
（２）請求項２の本発明は、請求項１の本発明の方法を用いて電圧源回路を構築したものであり、種々のパラメータの適宜の設定によって、出力電圧（Ｖｒｅｆ）の温度勾配（ＣＴ）広範囲にわたって高精度に制御できる。
【０１４９】
（３）請求項３の本発明では、出力段にレベルシフト回路を設け、出力電圧の絶対値を調整する。したがって、温度勾配はそのままに、出力電圧の絶対値を所定のレベルに調整することができる。これにより、温度勾配を制御する機能をもった定電圧回路が得られる。
【０１５０】
（４）請求項４の本発明では、第１の基準電流と第２の基準電流との比をカレントミラー比（つまりトランジスタのサイズ）によって調整する。これにより、抵抗のみにより電流比を調整する場合に比べ、極めてコンパクトに、かつ、精度よく、第１の基準電流に対して所定の比率を持った第２の基準電流を作成することができる。
【０１５１】
（５）請求項５ならびに６の本発明では、半導体回路の製造プロセスにおいて、抵抗の温特（温度係数）の極性を調整することにより、出力電圧の温度勾配の微妙な調整が可能となる。
【０１５２】
（６）請求項７の本発明では、直列接続回路を構成するダイオードを、ポリシリコンダイオードで形成する。ポリシリコンダイオードのｐｎ接合形成のための不純物導入工程は、ＭＯＳトランジスタの製造工程と共用化されている。
【０１５３】
このポリシリコンダイオードの順方向電圧（ＶＦ）は、通常の拡散層を利用したｐｎ接合ダイオードの順方向電圧よりかなり小さく、したがって、接続段数（ｎ）の調整による出力電圧の温度勾配の制御に適している。
【０１５４】
（７）請求項８および９の本発明では、第１の基準電流を作成するための定電圧源として、バンドギャップ回路等の極めて高精度に温特の補償がなされた電圧源回路を用いて温度による変動を抑えて、出力電圧（Ｖｒｅｆ）の温度勾配（ＣＴ）の調整を容易化している。
【０１５５】
その一方で、その定電圧源の、半導体集積回路化に伴う微少な温特を積極的に利用して、出力電圧（Ｖｒｅｆ）の温度勾配（ＣＴ）をより高精度に制御することができる。
【０１５６】
（８）請求項１０記載の本発明では、直列接続回路を構成する抵抗を動作電源電位に接続する。抵抗は半導体基板に形成する場合には寄生のｐｎ接合容量が付加されるために空乏層の影響をうけて、両端電位が微妙に変動しやすい。したがって、抵抗の一端を安定な動作電源電位に接続することにより、その電圧変動を低減することができる。
【０１５７】
（９）請求項１１記載の本発明は、直列接続回路におけるダイオードの接続段数（ｎ）や抵抗の抵抗値を、調整回路により外部から可変できるようにしたものである。これにより、電圧源回路の使用の自由度が広がる。
【０１５８】
（１０）請求項１２記載の本発明では、液晶用安定化電源回路のユーザーが、使用する液晶パネルに応じて適宜に駆動電圧の温特の調整をすることができるようになり、使い勝手が向上する。
【０１５９】
（１１）このように本発明によれば、外部信号で温度勾配量を高精度に制御することができ、したがって、一つの回路（ＩＣ）で種々の液晶パネルに適用できるようになる。
【０１６０】
【図面の簡単な説明】
【図１】本発明の出力電圧の温度特性の制御方法の特徴を説明するための第１の図である。
【図２】本発明の出力電圧の温度特性の制御方法の特徴を説明するための第２の図である。
【図３】本発明の出力電圧の温度特性の制御方法の特徴を説明するための第３の図である。
【図４】本発明の出力電圧の温度特性の制御方法の特徴を説明するための第４の図である。
【図５】本発明の出力電圧の温度特性の制御方法の特徴を説明するための第５の図であり、温特制御の概要を示す図である。
【図６】本発明の電圧源回路の一実施例の構成を示す回路図である。
【図７】図６の回路における差動対（２０）ならびにカレントミラーＭ１，Ｍ２の具体的構成や特性を説明するための図である。
【図８】バンドギャップ回路の構成例を示す回路図である。
【図９】仕事関数差回路の構成例を示す回路図である。
【図１０】図６の回路の温度勾配（ＣＴ）を制御するための素子を同一半導体基板に形成する場合の一例を説明するための図である。
【図１１】図６の回路において、抵抗Ｒ２の抵抗値を変化させたとき、ダイオードの個数ｎ（ｎ＝１〜６）により温度勾配（ＣＴ）と出力電圧（Ｖｒｅｆ）がどう変化するかを示す図である。
【図１２】図１１に示される特性の解釈の補助となる図である。
【図１３】図１７の回路による出力電圧（ＶＯＰ）の温度特性（温度係数）の一例を示す図である。
【図１４】本発明の電圧源回路の他の実施例の構成を示す回路図である。
【図１５】本発明の電圧源回路の他の実施例の構成を示す回路図である。
【図１６】図１５の回路におけるスイッチ手段の具体的構成例を示す図である。
【図１７】本発明の液晶用安定化電源回路の構成例を示す図である。
【図１８】本発明の電圧源回路における、ダイオードならびに抵抗の直列接続回路の構成例を示す図である。
【図１９】（ａ），（ｂ）はそれぞれ、本発明の電圧源回路における、直列接続回路の構成の利点を説明するための図である。
【図２０】液晶をマルチプレッシング駆動した場合の、駆動電圧に対する輝度特性を示す図である。
【図２１】従来例の構成を示す回路図である。
【符号の説明】
１０ 基準電圧源
１１ 電流源
１２ 直列接続回路
２０ 差動対
Ｒ１，Ｒ２ 抵抗
Ｄ１〜Ｄｎ ダイオード
【産業上の利用分野】
本発明は、出力電圧の温度特性を変化させる機構をもつ電圧源回路、およびその機構を有する液晶用安定化電源回路に関する。
【０００２】
【従来の技術】
液晶パネルをマルチプレクシング（時分割）駆動する場合の、駆動電圧（ＶＯＰ）に対する輝度特性の一例が図２０に示される。
【０００３】
この輝度特性は、図示されるように選択波形によるものと非選択波形によるものとに区別され、自動車用に多く用いられるネガ表示の場合には、選択波形における輝度特性が５０％以上、非選択波形における輝度特性が５％以下になるように駆動電圧ＶＯＰ（それぞれＶ１，Ｖ２）を設定するのが一般的である。
【０００４】
しかし、液晶のしきい値電圧（Ｖｔｈ）は、弾性定数や誘電率の温度特性のために温度が上がると低下する、負の温度係数を有する。
【０００５】
このため、特に時分割数を多くした場合には選択波形と非選択波形との差が小さくなり、クロストークのない動作電圧範囲（図２０中のＴ２）は非常に小さなものとなる。
【０００６】
したがって、液晶パネルのしきい値の温度特性を何ら考慮せずに、常に一定の液晶駆動電圧を与えると、上述した適切な動作電圧範囲を外れてクロストークが生じ、本来なら選択されないドットが選択されてしまう恐れがある。
【０００７】
このような液晶パネルのしきい値の温度依存性に対する対策としては、図２１に示される、サーミスタ（８００）を用いて液晶駆動用ＩＣ（９００）の電源電圧（ＶＤＤ）に液晶パネルと同様の温度特性をもたせる方法がある。
【０００８】
また、特公平３−４５３９１号公報には、液晶表示体用安定化電源を用い、ｐｎ接合の温度係数に、抵抗の分割比できまる可変の補正定数を乗算して、電源電圧の温度係数を液晶パネルの温度係数に合わせて変化させるという技術が開示されている。
【０００９】
【発明が解決しようとする課題】
液晶パネルのしきい値の温度依存性は各種の液晶パネル毎に異なる。したがって、その液晶パネルの温度特性に対応した電源回路を液晶パネル毎に用意しなければならず、実際の使用上、不便である。
【００１０】
そこで、本発明の発明者は、一つの電源回路の出力電圧を各種の液晶パネルの特性に合わせて自在に高精度に変化させて、一つの電源回路で種々の液晶パネルに適合させることができないかを検討した。
【００１１】
その結果、以下のことが明らかとなった。
【００１２】
（１）つまり、上述したサーミスタを用いる技術では、モノリシック化が困難であり、したがって温特の制御精度が悪く、また、温特制御の自由度も小さく、上述の目的を達成し得ないことがわかった。
【００１３】
（２）また、上述した特公平３−４５３９１号公報の技術は、充分に実用に耐えるものであるが、一つの電源回路で種々の液晶パネルの温特に高精度に適合させるという目的達成には、精度，調整の自由度の点で不十分な点があり、また、この技術によれば、チップ面積の増大やコスト高も生じやすいことがわかった。
【００１４】
このことについて、以下、説明する。この技術では、次のようにして出力電圧ＶＯＵＴの温特を制御する。
【００１５】
ＶＯＵＴ＝（Ｒ４／Ｒ３）ＶＢＥ＋（Ｒ４／Ｒ３）・（Ｒ２／Ｒ１）・Ｖｓｔ
となる。
【００１６】
ここで、Ｖｓｔは温度に対して安定な一定の電圧，ＶＢＥはｐｎ接合ダイオードの順方向電圧であり、さらに、仮にＶＢＥの温特をγ（ｍｖ／℃），（Ｒ４／Ｒ３）＝Ａ，（Ｒ２／Ｒ１）＝Ｂとおくと、出力電圧ＶＯＵＴの温度係数α（ｍｖ／℃）は、上式を温度で微分して求められ、したがって、α＝Ａγとなる。
【００１７】
つまり、定数Ａを選択することにより、出力電圧の温度係数αを変化させることができる。
【００１８】
また、Ａ・Ｂ・Ｖｓｔで定まる定数の値により、ＶＯＵＴのレベルシフトが可能である。
【００１９】
しかし、この技術では、温特源としてＶＢＥのみを用い、細かな温特の制御はすべて抵抗の分割比によってのみ行うため、その抵抗分割比を多段階に高精度に制御する機構（例えば、公告公報に記載されるように、分割比を記憶したメモリや、抵抗とトランスファーゲート（アナログスイッチ）と組み合わせて構築される抵抗網等）が必要であり、チップ面積が増大しやすく、また、抵抗分割して得た電圧をトランスファゲート（アナログスイッチ）を介して出力するためにその歪みにより出力電圧に誤差が生じやすい等、精度ならびに調整の自由度の面で、一定の限界がある。
【００２０】
本発明は、このような本願発明者の検討の結果に基づいてなされたものであり、
その目的は、出力電圧の温度特性を高精度に、かつより自由に変化させる機構を有する電圧源回路を提供することであり、他の目的は、その機構を有する液晶用安定化電源回路を提供することである。
【００２１】
【課題を解決するための手段】
上述した目的を達成する本発明は、以下のような構成となっている。
【００２３】
（１）請求項１記載の本発明の電圧源回路は、第１および第２の基準電流作成手段によって得られた第２の基準電流（Ｉ２）を、ｍ個の抵抗（Ｒ４０〜Ｒ６０）とｎ個（ｎは１以上の自然数）のダイオード（Ｄ１〜Ｄ５０）とが直列に接続されてなる直列接続回路に供給し、その直列接続回路の両端に発生する電圧を電圧出力（Ｖ ｒｅｆ ）とすると共に、さらに、直列接続回路のダイオードの段数ならびに抵抗値を調整するための調整回路を設け、その調整回路におけるスイッチ手段の開閉制御によってダイオードの個数（ｎ）または抵抗の抵抗値の少なくとも一つを制御し、これによって、出力電圧（Ｖ ｒｅｆ ）の温度勾配（Ｃ Ｔ ）を制御可能となっていることを特徴とする。
【００２５】
（２）請求項２記載の本発明の電圧源回路は、請求項１において、第２の基準電流作成手段をカレントミラーで構成し、第１の基準電流をカレントミラーの基準側トランジスタに供給し、カレントミラー比に対応した第２の基準電流をカレントミラーの出力側トランジスタより得るようにしたことを特徴とするものである。
【００２６】
（３）請求項３記載の本発明の電圧源回路は、請求項１または２において、第１の基準電流を決定する抵抗と、直列接続回路を構成する抵抗とを同一の特性とすることを特徴とする。
【００２７】
（４）請求項４記載の本発明の電圧源回路は、請求項１または２において、第１の基準電流を決定する抵抗と、直列接続回路を構成する抵抗とを異なる特性とすることを特徴とする。
【００２８】
（５）請求項５記載の本発明の電圧源回路は、請求項１〜４のいずれかにおいて、直列接続回路を構成するダイオード（Ｄ１〜Ｄｎ）を、半導体基板の表面絶縁膜上に形成されたポリシリコン中にｐ型不純物ならびにｎ型不純物を導入してｐｎ接合を構成することにより形成されたポリシリコンダイオードにより構成したことを特徴とする。
【００２９】
（６）請求項６記載の本発明の電圧源回路は、請求項１〜５のいずれかにおいて、出力電圧の温度特性が補償された定電圧回路であって、半導体基板に他の回路とともに集積して形成され、極めて小さな温度依存性を有する定電圧回路を使用して、第１の基準電流を作成することを特徴とする。
【００３０】
（７）請求項７記載の本発明の電源回路は、請求項１〜５のいずれかにおいて、半導体の禁制帯幅に相当する電圧を発生するバンドギャップ回路、あるいは、ＭＯＳ（金属−絶縁体−半導体）構造の仕事関数の差に相当する電圧を発生する仕事関数差回路のいずれかを用いて第１の基準電流を作成することを特徴とするものである。
【００３１】
（８）請求項８記載の本発明は、請求項１〜６のいずれかにおいて、直列接続回路を構成する抵抗の一端を動作電源電位に接続したものである。
【００３３】
（９）請求項９記載の本発明の液晶表示体に駆動電圧を供給する液晶用安定化電源回路は、駆動電圧を作成するための電圧源として、液晶表示体のしきい値電圧の温度に依存した変化に伴って出力電圧（Ｖｒｅｆ）が変化する定電圧回路を用い、
この定電圧回路は、第２の基準電流を直列接続回路に供給して、その直列接続回路の両端に発生する電圧を電圧出力（Ｖｒｅｆ）とすると共に、さらに、直列接続回路のダイオードの段数ならびに抵抗値を調整するための調整回路を設けた構成を有しており、その調整回路におけるスイッチ手段の開閉制御によってダイオードの個数（ｎ）または抵抗の抵抗値の少なくとも一つを制御し、これによって、出力電圧（Ｖｒｅｆ）の温度勾配（ＣＴ）を制御可能となっていることを特徴とするものである。
【００３４】
【作用】
（１）請求項１記載の発明では、「温度勾配」という新規な基準を導入し、従来にない相対的な概念で温度特性を精度よく、かつ、より自由に制御するものである。
【００３８】
つまり、請求項１の制御では、分母と分子の相対比を調整することによって温度勾配を種々に制御できるが、これはあくまで相対的な割合を制御しているのであり、この場合には、電圧源回路の出力電圧の絶対値はそのような割合の調整に対応して変動し、所望の範囲外となることも考えられる。
【００３９】
したがって、出力段にレベルシフト回路を接続することにより、所定の温度勾配の出力電圧（Ｖｒｅｆ）が得られた後に、その温度勾配はそのままに、出力電圧の絶対値を所定のレベルに調整することができる。
【００４０】
これにより、温度勾配を制御する機能をもった定電圧回路が得られる。しかも、直列接続回路におけるダイオードの接続段数（ｎ）や抵抗の抵抗値を、調整回路により外部から可変できるようにしたもので、電圧源回路の使用の自由度が広がる。
【００４１】
（２）請求項２の本発明では、第１の基準電流と第２の基準電流との比をカレントミラー比（つまりトランジスタのサイズ）によって調整する。
【００４２】
これにより、抵抗のみにより電流比を調整する場合に比べ、極めてコンパクトに、かつ、精度よく、第１の基準電流に対して所定の比率を持った第２の基準電流を作成することができる。
【００４３】
（３）請求項３ならびに４の本発明では、半導体回路の製造プロセスにおいて、抵抗の温特（温度係数）の極性を調整することにより、出力電圧の温度勾配の微妙な調整が可能となる。
【００４４】
（４）請求項５の本発明では、直列接続回路を構成するダイオードを、ポリシリコンダイオードで形成する。ポリシリコンダイオードのｐｎ接合形成のための不純物導入工程は、ＭＯＳトランジスタの製造工程と共用化されている。
【００４５】
このポリシリコンダイオードの順方向電圧（ＶＦ）は、通常の拡散層を利用したｐｎ接合ダイオードの順方向電圧よりかなり小さく、したがって、接続段数（ｎ）の調整による出力電圧の温度勾配の制御に適している。
【００４６】
（５）請求項６および７の本発明では、第１の基準電流を作成するための定電圧源として、バンドギャップ回路等の極めて高精度に温特の補償がなされた電圧源回路を用いて温度による変動を抑えて、出力電圧（Ｖｒｅｆ）の温度勾配（ＣＴ）の調整を容易化している。
【００４７】
その一方で、その定電圧源の、半導体集積回路化に伴う微少な温特を積極的に利用して、出力電圧（Ｖｒｅｆ）の温度勾配（ＣＴ）をより高精度に制御することもできる。
【００４８】
（６）請求項８記載の本発明では、直列接続回路を構成する抵抗を動作電源電位に接続する。
【００４９】
抵抗は半導体基板に形成する場合には寄生のｐｎ接合容量が付加されるために空乏層の影響をうけて、両端電位が微妙に変動しやすい。したがって、抵抗の一端を安定な動作電源電位に接続することにより、その電圧変動を低減することができる。
【００５１】
（７）請求項９記載の本発明では、液晶用安定化電源回路のユーザーが、使用する液晶パネルに応じて適宜に駆動電圧の温特の調整をすることができるようになり、使い勝手が向上する。
【００５２】
【実施例】
次に、本発明の実施例について図面を参照して説明する。
【００５３】
（実施例１）
まず、本発明の電圧出力の温度特性の制御方法の内容を、図１〜図３を用いて説明する。
【００５４】
（ａ）本発明では、図１の左上に例示されるような、ｎ個のダイオード（Ｄ１〜Ｄｎ）と抵抗（Ｒ２）で構成される直列接続回路を定電流（Ｉ）で電流バイアスし、その直列接続回路の両端に発生する電圧を出力電圧（Ｖｒｅｆ）とする。
【００５５】
この直列接続回路は、温特源として、抵抗Ｒ２（例えば、温度係数＋β（Ω／℃））と，ダイオード（順方向電圧ＶＦ，温度係数は、例えば−α（ｖ／℃））と，電流Ｉ（例えば、温度係数＋γ（Ａ／℃））とを有している。
【００５６】
したがって、出力電圧（Ｖｒｅｆ）の温度係数は、△Ｉに対するダイオードの順方向電圧の変化分を無視すれば、−α＋β・γ（ｖ／℃）となる。
【００５７】
ここで、「温度係数」とは、温度と共に変化する量Ａがあるとき、温度ｔについての微分ｄＡ／ｄｔをいい、Ａの温度変化の大きさを表す量である。
【００５８】
従来、半導体ＩＣの分野では、この温度係数を基準として温度特性を表現してきた。これは、トランジスタ回路の動作は、素子に与えられるバイアス自体によって変化するため、電圧の絶対値（ｖ）が温度に対してどれだけ変動するかが重要であるからである。
【００５９】
したがって、半導体回路における温特制御は、もっぱら、この温度係数自体を変化させることによって行われてきた。
【００６０】
上述した特公平３−４５３９１号公報の技術でも同様であり、この場合、制御に一定の限界があった。
【００６１】
そこで、本発明では、温度勾配（ＣＴ＝％／℃）なる相対的な温特の基準を新しく導入し、この新規な基準をもとにして温特制御のための新規な回路を構築したものである。
【００６２】
ここで、「温度勾配」とは、基準となる温度（例えば２５℃）における物理量Ａ０が、１℃の温度に変化によって△Ａ変化したとき（△Ａ＝温度係数αの絶対値）
の、△Ａ／Ａ０をいう。
【００６３】
すなわち、１℃あたりの変化量△Ａが基準温度における物理量Ａ０に占める割合をいう（単位は１／℃，またはこれに１００をかけて％／℃）。
【００６４】
このような相対的な温特基準は、液晶の分野ではよく使われており、したがって、種々の液晶パネルのもつ温度特性に半導体回路の出力電圧（Ｖｒｅｆ）の温特を追従させるためには、半導体回路の出力電圧（Ｖｒｅｆ）の温特の基準として、液晶で使用されている相対的な基準を導入する必要があるのである。
【００６５】
本発明はこの知見に基づき、温度勾配なる基準を導入し、図１の下側に示されるように、出力電圧（Ｖｒｅｆ）の温度勾配（ＣＴ）を定義する。なお、以下、本明細書では、基準温度を２５℃とし、このときの物理量には下付きの「０」をつけて表示する。
【００６６】
（ｂ）この温度勾配の考え方を用いると、図２に示すように、従来にない相対的な概念で温度特性を制御できるようになる。
【００６７】
つまり、図２の上側に示すように、各素子の温度係数α，β，γ（分数の分子）は同じでも、２５℃（基準温度）における初期物理量（ＶＦ０，Ｒ０，Ｉ０）を変えれば、分数の分母が変化し、よって、温度勾配が変化するという特徴が生じる。本発明ではこの考え方を採用し、従来のように温度係数の直接的な変化のみを追求するのではなく、分母と分子の割合を変化させて所望の温特を実現させるものである。
【００６８】
つまり、図３に示されるように、本発明では、温度に対するＶＯＵＴの変化量は同じでも、２５℃における電圧（つまりオフセット量（Ｖｏｆｆ））を変えて、温度勾配を制御し得るということである。
【００６９】
そして、このような考え方を用いることによって、図２の下に示されるように、直列接続回路におけるダイオードの個数（ｎ）ならびに抵抗の抵抗値（つまり、図１の直列接続回路の抵抗部に発生する電圧）を外部より調整することにより、温度勾配を容易に制御し得るようになる。
【００７０】
ダイオードの個数（ｎ），抵抗の抵抗値（直列接続回路の抵抗部に発生する電圧）による温度勾配（ＣＴ）の制御の概要（ＣＴがいかに変動するかの概略）が、図５に示されている。
【００７１】
図示されるように、かなりの広範囲にわたって温度勾配ＣＴを外部から調整できる。
【００７２】
さらに、図４に示すように、この出力電圧（Ｖｒｅｆ）の温度勾配（ＣＴ）は、設計段階やＩＣの製造段階におけるパラメータ設定によっても種々に調整でき、したがって、広範囲にわたって、極めて高精度な制御が可能となる。
【００７３】
（実施例２）
図６は、本発明の電圧源回路の一実施例の構成を示す回路図である。
【００７４】
本実施例は、基準電圧源１０（図８のバンドギャップ回路や図９の仕事関数差回路により構成される）と、ＭＯＳトランジスタにより構成された差動対回路（具体的構成例は図７に示される）２０と、第１の基準電流Ｉ１の電流量を決定する抵抗Ｒ１と、ＭＯＳトランジスタＭ１（チャンネルコンダクタンスβ１），ＭＯＳトランジスタＭ２（チャネルコンダクタンスβ２）により構成されるカレントミラー（カラントミラー比β２／β１）と、抵抗Ｒ２ならびにダイオードＤ１〜Ｄｎとを直列に接続してなる直列接続回路１２とを有している。
【００７５】
そして、カレントミラーの出力電流（第２の基準電流）Ｉ２により直列接続回路１２を電流バイアスし、直列接続回路１２の両端に発生する電圧を出力電圧（Ｖｒｅｆ）とする。
【００７６】
本実施例においては、直列接続回路１２において、抵抗Ｒ２を高レベル電源電位（グランド）に接続する回路構成をとっているが、もちろん、図１８に示されるような、ダイオードＤ１のアノードを高レベル電源電位に接続する回路構成としてもよい。
【００７７】
但し、図１９（ｂ）に示されるように、図１８の構成では、空乏層の影響が抵抗Ｒ２の抵抗値変動に現れやすいが、図６の構成では図１９（ａ）に示されるように電位的に安定している分、悪影響が少ないと考えられる。したがって、実際の使用にあたっては、図１８の構成よりは、図６の構成の方が望ましい。
【００７８】
図６において、基準電圧源１０は、温特補償がなされた回路であって、例えば、図８のバンドギャップ回路や図９の仕事関数差回路を使用できる。
【００７９】
図８のバンドギャップ回路の出力ＶＲ０は、下記のように示される。
【００８０】
ＶＲ０＝ＶＢ−Ｉ・Ｒ５２＝−ＶＢＥＱ１−（ＶＢＥＱ１−ＶＢＥＱ２）・（Ｒ５２／Ｒ５１）
したがって、異なる電流密度でバイアスしたバイポーラトランジスタＱ１，Ｑ２のベース・エミッタ間電圧の温特の差により正の温特を作りだし、トランジスタＱ１のベースエミッタ間電圧の負の温特をキャンセルすることにより、温度による変動が極めて小さい出力ＶＲ０を得ることができる。
【００８１】
また、図９の仕事関数差回路は、ポリシリコンゲートの導電型のみが異なる（他の構造は同じ）ｎＭＯＳトランジスタＱ５と、Ｑ６およびＱ７のソース・ドレイン経路を直列に接続し、ｎＭＯＳトランジスタＱ５とＱ６の接続点より出力ＶＲ０を取り出す。
【００８２】
ｎＭＯＳトランジスタＱ６，Ｑ７のポリシリコンゲートにはｎ型不純物が導入されており、ｎＭＯＳトランジスタＱ５のポリシリコンゲートにはｐ型不純物が導入されており、この結果としてＭＯＳトランジスタの仕事関数差に相当する温度依存性の少ない電圧（例えば、温度係数が０．６ｍＶ／℃）が得られる。この回路の詳細は、特公平４−６５５４６号公報に記載されている。
【００８３】
また、図６の差動対回路２０は、図７に示されるように、差動対をなすｐＭＯＳトランジスタＱ１１，Ｑ１２と、負荷回路を構成するｎＭＯＳトランジスタＱ１３，Ｑ１４とからなっており、この差動対２０とｎＭＯＳトランジスタＭ１とでオペアンプが構成される。
【００８４】
つまり、図６において、仮想接地により抵抗Ｒ１の一端の電位がＶＲ０となり、したがって、第１の基準電流Ｉ１＝ＶＲ０／Ｒ１となり、この電流がトランジスタＭ１，Ｍ２で構成されるカレントミラーの基準側電流となる。
【００８５】
また、カレントミラーを構成するｎＭＯＳトランジスタＭ１，Ｍ２の伝達コンダクタンスβ１，β２は、以下のように表される。
【００８６】
β１，β２＝（Ｗ／Ｌ）・μ・｛（ε０・εＯＸ）／ｔＯＸ｝
但し、Ｗはゲート幅であり、Ｌはゲート長であり、ε０は真空の誘電率であり、εＯＸは酸化膜の比誘電率であり、ｔＯＸはゲート酸化膜厚であり、μはチャネル中のキャリアの移動度である。
【００８７】
上式の右辺は、プロセスにより一義的に決まるため、実質的に、伝達コンダクタンスβ１，β２は、ゲート幅（Ｗ）／ゲート長（Ｌ）により制御されることになる。
【００８８】
したがって、ｎＭＯＳトランジスタＭ１，Ｍ２のＷ／Ｌを制御してβ１，β２を決めることにより、カレントミラー比（β２／β１）を調整することができ、基準電流Ｉ１とＩ２の比を調整できる。
【００８９】
このようにして作成された電流Ｉ２が、ダイオードＤ１〜Ｄｎと抵抗Ｒ２とで構成される直列接続回路１２を電流的にバイアスし、この結果、出力電圧Ｖｒｅｆが発生する。
【００９０】
次に、図６の回路の出力電圧（Ｖｒｅｆ）の温度勾配（ＣＴ）を決定（算出）する方法を説明する。
【００９１】
温度勾配（ＣＴ）は、下記（５）式〜（９）式に基き、（１０）式に示すように表すことができる。
【００９２】
【数５】
つまり、電流Ｉ１，Ｉ２は（５）式 、（６）式のように示され、Ｖｒｅｆは（７）式のようになる。２５℃のときのＶｒｅｆは（８）式のようになり、温度係数（１℃あたりの変化量）は（９）式のようになる。したがって、出力電圧Ｖｒｅｆの温度勾配（ＣＴ）は、（１０）式のようになる。
【００９４】
したがって、図４において説明したように、この温度勾配（ＣＴ）は、ダイオードの段数（ｎ），基準電圧ＶＲ０の２５℃における電圧値，ＶＲ０の温度係数，カレントミラー比（β２／β１），抵抗Ｒ２の抵抗値ならびに温度係数，抵抗Ｒ１とＲ２の温度係数の極性によって、種々に変化させることができる。
【００９５】
温度勾配（ＣＴ）を制御するための素子を同一半導体基板上に構成する場合の例を図１０に示す。
【００９６】
カレントミラー比は、ゲート長（Ｌ１）を固定してゲート幅（Ｗ１，Ｗ２）を変化させることにより、あるいは、ゲート幅（Ｗ１，Ｗ２）を固定してゲート長（Ｌ１）を変化させることにより調整できる。図１０では、ゲート長を固定してゲート幅を変化させる手法を採用している。
【００９７】
また、カレントミラーを構成するトランジスタをなるべく近接させて配置すると、２つのトランジスタの伝達コンダクタンスβ１，β２において、（Ｗ／Ｌ）以外のプロセスにより決定される項の差が小さくなるため、カレントミラー比を精度よく調整することができる。
【００９８】
また、直列接続回路１２を構成するダイオードＤ１（〜Ｄｎ）は、図１０に示されるように、半導体基板の絶縁膜上に形成されたポリシリコンダイオードにより形成できる。ＰＮ接合の形成を最も簡単に行うためには、ＭＯＳトランジスタのＳ／Ｄ形成用のイオン注入を兼用して行うのがよい。但し、ダイオードのＶＦ特性を合わせ込むために、専用のイオン注入を追加する方法を採用してもよい。また、ダイオードを複数個ならべる場合、カレントミラー比の場合と同様に、各ダイオードをなるべく近接させて配置する方が特性差をなくすうえで好ましい。
【００９９】
このポリシリコンダイオードの順方向電圧ＶＦは、０．２８（Ｖ）程度であり、その温度係数は−１．６４６ｍＶ／℃程度である。
【０１００】
また、抵抗Ｒ１，Ｒ２は半導体基板上で製造できる抵抗（例えば、ｎ型拡散抵抗，ｐ型ポリシリコン抵抗，ｎ型ポリシリコン抵抗，ｎ型基板抵抗等）を幅広く利用できる。
【０１０１】
但し、図１０では、イオン注入により形成されたｐ型拡散抵抗を採用している。
【０１０２】
この理由は、正の温度係数をもつ（温度が上昇すると抵抗値も上昇する）ため、出力電圧Ｖｒｅｆの温度勾配をより増長させる方向に作用するためであり、また、抵抗値により基準電流が決定されるために、できるだけ精度が高い方がよいからである。つまり、ｐ（ｎ）型拡散抵抗の場合、トランジスタのソース／ドレインと同等の不純物注入工程で製造できるため、ｎ型基板抵抗などと比べて精度が高く、したがって、高精度化に適する。
【０１０３】
但し、逆に精度を犠牲にすれば、抵抗の種類によって基準電流の温特を変化させることも可能と考えらえる。例えば、ポリシリコン抵抗の場合、不純物濃度によって温度特性が変化するため、適切にプロセス条件を制御すれば、温度変化がない抵抗素子を作ることも可能である。また、上述のカレントミラー比やダイオードの場合と同様に、抵抗Ｒ１とＲ２もなるべく近接させて配置する方が特性差をなくす上で好ましい。
【０１０４】
このように、精度よく温度勾配（ＣＴ）の制御ができるが、この温度勾配（ＣＴ）が決まれば、逆に、その温度勾配を実現するための各種パラメータを逆算して求めることができる。
【０１０５】
例えば、下記の１１式，１２式に基づき、抵抗Ｒ１，Ｒ２の抵抗値を求めることができる。
【０１０６】
【数６】
つまり、自由度の高い設計が可能であるということである。
【０１０８】
次に、本実施例の効果を図１１を参照して説明する。図１１は、図６の回路において、抵抗Ｒ２の抵抗値の変化と、ダイオードの個数ｎ（ｎ＝１〜６）の変化により温度勾配（ＣＴ）と出力電圧（Ｖｒｅｆ）がどう変化するかを示す図（コンピュータシミュレーション図）である。
【０１０９】
この特性を得るにあたって使用した回路パラメータは以下のとおりである。
【０１１０】
基準電圧ＶＲ０＝１．５（ｖ），
抵抗Ｒ１の抵抗値１．５×１０−６（Ω），
Ｉ１＝１．０（μＡ），
Ｉ２＝０．５（μＡ），
カレントミラー比（β２／β１）＝０．５，
ダイオード１個の順方向電圧ＶＦ＝０．２８４５（Ｖ），
基準電圧ＶＲ０の温度係数△ＶＲ０＝０．６（ｍＶ／℃，）
抵抗Ｒ１，Ｒ２の温特ＣＲ＝０．００４（１／℃），
ダイオードの順方向電圧ＶＦ自体がもつ温特ＣＶＦ＝−１．４７（ｍＶ）
電流Ｉ２の変化に対する、ダイオードの順方向電圧ＶＦの変化
αＶＦＩ＝０．０８８（Ｖ／μＡ）
ダイオードの順方向電圧ＶＦの総合温度係数△ＶＦ
△ＶＦ＝ＣＶＦ＋（−ＣＲ・Ｉ２・αＶＦＩ）＝１．６４６（ｍｖ／℃）
但し、上記した、電流Ｉ２の変化に対するダイオードの順方向電圧ＶＦの変化（αＶＦＩ）は、ダイオードの電流式（Ｉ＝ＩＳ・ｅｘｐ（ｑＶＦ／ｋＴ）−１）より明らかなように、本来なら１次式では表すことはできない。しかし、本実施例では、Ｉ２がある一定の範囲では、ＶＦは一次式によって近似できる（直線的に変化変化する）と仮定して、係数αＶＦＩを使用している。
【０１１１】
図１１の上側の図より、抵抗Ｒ２の値を変化させることによって温度勾配（ＣＴ）を−０．１％／℃〜−０．６％／℃に渡って変化させることができ、また、ダイオードの個数（ｎ）を１〜６の範囲で変化させることにより、温度勾配（ＣＴ）の抵抗Ｒ２の抵抗値変化に対する変化率（傾き）を変えることができることがわかる。
【０１１２】
また、この図１１において重要な点は、抵抗の抵抗値とダイオードの組合せを適切に選ぶことにより、出力電圧Ｖｒｅｆをほぼ一定値に保ちつつ、温度勾配を−０．１％／℃〜−０．６％／℃に渡って変化させることができることである。
【０１１３】
つまり、抵抗Ｒ２の値のみを変化させることで、温度勾配（ＣＴ）を−０．１％／℃〜−０．６％／℃に渡って変化させることができるが、この場合、出力電圧Ｖｒｅｆの値が大きく変わってしまうので回路設計上、使いづらいという不都合が生じる。
【０１１４】
この場合、ダイオードの個数も変えることで、出力電圧Ｖｒｅｆをほぼ一定値に保ちつつ、温度勾配を−０．１％／℃〜−０．６％／℃に渡って変化させることができる。
【０１１５】
図１１の下のグラフから上のグラフに向かって矢印が伸びているが、この矢印に対応する抵抗Ｒ２の値は、出力電圧Ｖｒｅｆをほぼ１．５（ｖ）に保ちつつ、温度勾配値を−０．１５％（ダイオード１個の場合），−０．２５％（ダイオード２個の場合），−０．３５％（ダイオード３個の場合），−０．４５％（ダイオード４個の場合），−０．５５％（ダイオード５個の場合）の５つのポイントに合わせるための抵抗値を示している。したがって、ダイオードの個数（ｎ）に対応させて、そのようなＲ２の抵抗値を選定することによって、出力電圧（絶対値）ならびに温度勾配（相対値）の双方を適切な値に調整することができる。
【０１１６】
このような、出力電圧Ｖｒｅｆをほぼ１．５（ｖ）に保ちつつ温度勾配値（ＣＴ）を変化させることができる原理を図１２に示す。
【０１１７】
つまり、出力電圧Ｖｒｅｆを固定すると温度勾配値（ＣＴ）の分母が固定される。分数の分子には固有の温特値をもつ△ＶＦと、△Ｒ・△Ｉとがあり、それぞれの温特に対する重み付けを変化させて所望の温度勾配を実現する。すなわち、ダイオードと抵抗の出力電圧Ｖｒｅｆの分担率を変えることにより、△ＶＦと、△Ｒ・△Ｉの重みを調整できるということである。
【０１１８】
（実施例３）
図１４は本発明の他の実施例の構成を示す図である。本実施例の特徴は、図６の構成に加えて、基準電圧ＶＲＯのトリミング回路１００と、出力電圧Ｖｒｅｆのレベルシフト回路２００とを設けたものである。
【０１１９】
基準電圧ＶＲＯのトリミング回路１００は、抵抗Ｒ（ア），Ｒ（イ）の比を変えることによって基準電圧ＶＲＯの値を微調整し、トリミング後の基準電圧ＶＲ１を出力する。
【０１２０】
つまり、ＶＲ１＝｛１＋Ｒ（イ）／Ｒ（ア）｝ＶＲＯとなる。
【０１２１】
また、レベルシフト回路２００は、上述のトリミング回路１００と同じ回路構成をしており、同じ原理により、出力電圧Ｖｒｅｆの温度勾配をそのままに維持しつつ任意のレベルの出力電圧Ｖｒｅｆ１を得るものである。
【０１２２】
つまり、Ｖｒｅｆ１＝｛１＋Ｒ（エ）／Ｒ（ウ）｝ＶＲＯとなる。
【０１２３】
本実施例では、基準電圧ＶＲＯのトリミングによって、より高精度な温度勾配の制御ができ、また、出力電圧のレベル調整によって所望の定電圧を得ることができる。したがって、温度勾配が制御された所望レベルの定電圧を出力できる定電圧回路を実現できる。
【０１２４】
（実施例４）
図１５は、本発明の他の実施例の構成を示す回路図である。
【０１２５】
本発明の基本的構成は図６の実施例と同様であるが、第１のセレクタ（ＳＬ１），第２のセレクタ（ＳＬ２），第３のセレクタ（ＳＬ３），第４のセレクタ（ＳＬ４），および切換制御手段（調整手段）１５０を設けて、外部より温度勾配を制御し得るようにした点が異なる。
【０１２６】
セレクタ（ＳＬ１）は、第１の基準電流（カレントミラーの入力側電流）Ｉ１の電流量を調整する役割を果たす。
【０１２７】
図示されるようにセレクタ（ＳＬ１）の内部スイッチが一番上側の接点に切り換えられている場合には、Ｉ１＝ＶＲＯ／Ｒ１０となり、真ん中の接点になれば、Ｉ１＝ＶＲＯ／（Ｒ１０＋Ｒ２０）となり、一番下側の接点に切り換えられれば、Ｉ１＝ＶＲＯ／（Ｒ１０＋Ｒ２０＋Ｒ３０）となる。
【０１２８】
また、第２のセレクタ（ＳＬ２）は、ｎＭＯＳトランジスタＭ２〜Ｍ５のいずれかを選択するためのスイッチＳＷ１〜ＳＷ４を具備する。
【０１２９】
ｎＭＯＳトランジスタＭ２〜Ｍ５はそれぞれ独自のチャネルコンダクタンス（β）を有すると共に、差動対２０の出力によって駆動されるｎＭＯＳトランジスタＭ１とカレントミラーを構成するトランジスタである。
【０１３０】
したがって、切換制御手段１５０からの制御信号によってスイッチＳＷ１〜ＳＷ４を選択的に閉じれば、カレントミラー比が変化して第２の基準電流Ｉ２の電流量が変化し、この結果として温度勾配（ＣＴ）を調整できる。
【０１３１】
また、第３のセレクタ（ＳＬ３）は、直列接続回路における、ダイオードＤ２０およびＤ３０の両端をショートするスイッチＳＷ５と、ダイオードＤ４０およびＤ５０の両端をショートするスイッチＳＷ６とを具備する。
【０１３２】
したがって、切換制御手段１５０からの制御信号によってスイッチＳＷ５〜ＳＷ６を選択的に開閉すれば、ダイオードの個数（ｎ）を変化させることができ、この結果として温度勾配（ＣＴ）を調整できる。
【０１３３】
また、第４のセレクタ（ＳＬ４）は、直列接続回路における、抵抗４０の両端をショートするスイッチＳＷ７と、抵抗Ｒ５０の両端をショートするスイッチＳＷ８とを具備する。
【０１３４】
したがって、切換制御手段１５０からの制御信号によってスイッチＳＷ７〜ＳＷ８を選択的に開閉すれば、抵抗値を変化させることができ、この結果として温度勾配（ＣＴ）を調整できる。
【０１３５】
なお、スイッチＳＷ１〜ＳＷ８は、例えば図１６に示すようなアナログスイッチ（トランスファーゲート）によって構成できる。
【０１３６】
本実施例によれば、電圧源回路の出力電圧の温度勾配を外部より調整でき、したがって、ユーザーの使い勝手が向上する。
【０１３７】
（実施例５）
図１７は本発明の液晶用安定化電源回路の一実施例の構成を示す図である。この実施例は、前掲の図６および図１５に示した定電圧回路（電圧源回路）３００を用いて、ワンチップ（ＩＣ）化された液晶用安定化電源回路２１０を構成したものである。
【０１３８】
この液晶用安定化電源回路２１０は、ＬＣＤパネル５００のドライバー回路４００の電源電圧（ＶＯＰ）を発生させる回路であり、ＤＣ−ＤＣコンバータ２２０と、安定化レベルシフト回路３１０（差動対回路３２０，ＮＭＯＳトランジスタＭ２１を含んで構成される）とからなる。
【０１３９】
安定化レベルシフト回路３１０は図１７中に示されるように、抵抗Ｒ５と抵抗Ｒ６の抵抗値の比の調整によって任意のレベルの電源電圧（ＶＯＰ）を発生させると共に、図に示されるような負帰還制御によって自動的に電源電圧（ＶＯＰ）のレベル変動を抑制し、安定化させる機能をもつ。
【０１４０】
本実施例において、定電圧回路（電圧源回路）３００として、図１５に示した構成を用いれば、液晶パネル５００の温特に合わせて温度勾配を外部から調整でき、かつ、安定化レベルシフト回路３１０の調整によって、所望の電圧レベルの定電圧を発生させることが可能である。
【０１４１】
したがって、本実施例によれば、外部信号で温度勾配量を高精度に制御することができ、したがって、一つの回路（ＩＣ）で種々の液晶パネルに適用できるようになる。
【０１４２】
例えば、図１３に示すように、液晶のしきい値の温度特性Ｓ（ＴＮ）に精度よく追従して温度係数Ｓ（ＯＰ）が変化する、駆動電圧Ｖ（ＯＰ）を得ることができる。
【０１４３】
以上、本発明を実施例に基づいて説明したが、本発明はこれに限定されるものではなく、本発明の趣旨の範囲内で変形が可能である。例えば、電圧源回路の電源として、負電源ではなく正電源を使用し、上述の実施例と同様に温特を制御した定電圧を発生することも可能である。
【０１４４】
【発明の効果】
本発明によれば以下の効果を得ることができる。
【０１４５】
（１）請求項１記載の本発明の方法は、温度勾配（ＣＴ）なる相対的な温特の基準を導入し、従来のように温度係数の直接的な変化のみを追求するのではなく、分母と分子の割合を変化させて出力電圧の所望の温特を実現する。
【０１４６】
したがって、直列接続回路におけるダイオードの個数（ｎ）ならびに抵抗の抵抗値（直列接続回路の抵抗部に発生する電圧）を調整することにより、温度勾配を容易に制御し得るようになる。
【０１４７】
また、温度勾配（ＣＴ）は、設計段階やＩＣの製造段階におけるパラメータ設定によっても調整でき、したがって、極めて高精度な制御が可能となる。
【０１４８】
（２）請求項２の本発明は、請求項１の本発明の方法を用いて電圧源回路を構築したものであり、種々のパラメータの適宜の設定によって、出力電圧（Ｖｒｅｆ）の温度勾配（ＣＴ）広範囲にわたって高精度に制御できる。
【０１４９】
（３）請求項３の本発明では、出力段にレベルシフト回路を設け、出力電圧の絶対値を調整する。したがって、温度勾配はそのままに、出力電圧の絶対値を所定のレベルに調整することができる。これにより、温度勾配を制御する機能をもった定電圧回路が得られる。
【０１５０】
（４）請求項４の本発明では、第１の基準電流と第２の基準電流との比をカレントミラー比（つまりトランジスタのサイズ）によって調整する。これにより、抵抗のみにより電流比を調整する場合に比べ、極めてコンパクトに、かつ、精度よく、第１の基準電流に対して所定の比率を持った第２の基準電流を作成することができる。
【０１５１】
（５）請求項５ならびに６の本発明では、半導体回路の製造プロセスにおいて、抵抗の温特（温度係数）の極性を調整することにより、出力電圧の温度勾配の微妙な調整が可能となる。
【０１５２】
（６）請求項７の本発明では、直列接続回路を構成するダイオードを、ポリシリコンダイオードで形成する。ポリシリコンダイオードのｐｎ接合形成のための不純物導入工程は、ＭＯＳトランジスタの製造工程と共用化されている。
【０１５３】
このポリシリコンダイオードの順方向電圧（ＶＦ）は、通常の拡散層を利用したｐｎ接合ダイオードの順方向電圧よりかなり小さく、したがって、接続段数（ｎ）の調整による出力電圧の温度勾配の制御に適している。
【０１５４】
（７）請求項８および９の本発明では、第１の基準電流を作成するための定電圧源として、バンドギャップ回路等の極めて高精度に温特の補償がなされた電圧源回路を用いて温度による変動を抑えて、出力電圧（Ｖｒｅｆ）の温度勾配（ＣＴ）の調整を容易化している。
【０１５５】
その一方で、その定電圧源の、半導体集積回路化に伴う微少な温特を積極的に利用して、出力電圧（Ｖｒｅｆ）の温度勾配（ＣＴ）をより高精度に制御することができる。
【０１５６】
（８）請求項１０記載の本発明では、直列接続回路を構成する抵抗を動作電源電位に接続する。抵抗は半導体基板に形成する場合には寄生のｐｎ接合容量が付加されるために空乏層の影響をうけて、両端電位が微妙に変動しやすい。したがって、抵抗の一端を安定な動作電源電位に接続することにより、その電圧変動を低減することができる。
【０１５７】
（９）請求項１１記載の本発明は、直列接続回路におけるダイオードの接続段数（ｎ）や抵抗の抵抗値を、調整回路により外部から可変できるようにしたものである。これにより、電圧源回路の使用の自由度が広がる。
【０１５８】
（１０）請求項１２記載の本発明では、液晶用安定化電源回路のユーザーが、使用する液晶パネルに応じて適宜に駆動電圧の温特の調整をすることができるようになり、使い勝手が向上する。
【０１５９】
（１１）このように本発明によれば、外部信号で温度勾配量を高精度に制御することができ、したがって、一つの回路（ＩＣ）で種々の液晶パネルに適用できるようになる。
【０１６０】
【図面の簡単な説明】
【図１】本発明の出力電圧の温度特性の制御方法の特徴を説明するための第１の図である。
【図２】本発明の出力電圧の温度特性の制御方法の特徴を説明するための第２の図である。
【図３】本発明の出力電圧の温度特性の制御方法の特徴を説明するための第３の図である。
【図４】本発明の出力電圧の温度特性の制御方法の特徴を説明するための第４の図である。
【図５】本発明の出力電圧の温度特性の制御方法の特徴を説明するための第５の図であり、温特制御の概要を示す図である。
【図６】本発明の電圧源回路の一実施例の構成を示す回路図である。
【図７】図６の回路における差動対（２０）ならびにカレントミラーＭ１，Ｍ２の具体的構成や特性を説明するための図である。
【図８】バンドギャップ回路の構成例を示す回路図である。
【図９】仕事関数差回路の構成例を示す回路図である。
【図１０】図６の回路の温度勾配（ＣＴ）を制御するための素子を同一半導体基板に形成する場合の一例を説明するための図である。
【図１１】図６の回路において、抵抗Ｒ２の抵抗値を変化させたとき、ダイオードの個数ｎ（ｎ＝１〜６）により温度勾配（ＣＴ）と出力電圧（Ｖｒｅｆ）がどう変化するかを示す図である。
【図１２】図１１に示される特性の解釈の補助となる図である。
【図１３】図１７の回路による出力電圧（ＶＯＰ）の温度特性（温度係数）の一例を示す図である。
【図１４】本発明の電圧源回路の他の実施例の構成を示す回路図である。
【図１５】本発明の電圧源回路の他の実施例の構成を示す回路図である。
【図１６】図１５の回路におけるスイッチ手段の具体的構成例を示す図である。
【図１７】本発明の液晶用安定化電源回路の構成例を示す図である。
【図１８】本発明の電圧源回路における、ダイオードならびに抵抗の直列接続回路の構成例を示す図である。
【図１９】（ａ），（ｂ）はそれぞれ、本発明の電圧源回路における、直列接続回路の構成の利点を説明するための図である。
【図２０】液晶をマルチプレッシング駆動した場合の、駆動電圧に対する輝度特性を示す図である。
【図２１】従来例の構成を示す回路図である。
【符号の説明】
１０ 基準電圧源
１１ 電流源
１２ 直列接続回路
２０ 差動対
Ｒ１，Ｒ２ 抵抗
Ｄ１〜Ｄｎ ダイオード
Claims (9)
- 基準電圧源（１０）から供給される基準電圧（ＶＲ０）を利用して第１の基準電流（Ｉ１）を作成する第１の基準電流作成手段（Ｒ１，２０，Ｍ１）と、
前記第１の基準電流を利用して第２の基準電流を作成する第２の基準電流作成手段（２０，Ｍ１，Ｍ２）と、
直列接続されたｍ個（ｍは１以上の自然数）の抵抗（Ｒ４０〜Ｒ６０）と、直列接続されたｎ個（ｎは１以上の自然数）のダイオード（Ｄ１０〜Ｄ５０）とが直列に接続されてなる直列接続回路と、
前記ｍ個の抵抗のうちの少なくとも一つの抵抗の両端をショートするための第１のスイッチ手段（ＳＬ４，ＳＷ７，ＳＷ８）と、前記ｎ個のダイオードのうちの少なくとも一つのダイオードの両端をショートするための第２のスイッチ手段（ＳＬ３，ＳＷ５，ＳＷ６）と、前記第１または第２のスイッチ手段の開閉を制御信号によって制御するための切換制御手段（１５０）とを含んで構成された、直列接続回路の調整回路とを具備し、
前記第２の基準電流を前記直列接続回路に供給することにより、その直列接続回路の両端に発生する電圧を電圧出力（Ｖｒｅｆ）とし、
前記調整回路における前記第１または第２のスイッチ手段の操作によって前記直列接続回路を構成するダイオードの個数（ｎ）または抵抗の抵抗値の少なくとも一つを制御し、これによって、下記（１）式で表される前記出力電圧（Ｖｒｅｆ）の温度勾配（ＣＴ）を制御可能となっていることを特徴とする、温度特性を変化させる機構を有する電圧源回路。
ＶＦ０は基準温度におけるダイオードの順方向電圧ＶＦの電圧値（Ｖ）；
Ｒ０は基準温度における抵抗Ｒの抵抗値（Ω）；
Ｉ０は基準温度における電流Ｉの電流値（Ａ）；
△Ｒは抵抗Ｒの温度係数（Ω／℃）；
△Ｉは電流Ｉの温度係数（Ａ／℃）；
△ＶＦはダイオードの順方向電圧ＶＦの温度係数（Ｖ／℃）；
である。 - 第２の基準電流作成手段をカレントミラーで構成し、第１の基準電流をカレントミラーの基準側トランジスタに供給し、カレントミラー比に対応した第２の基準電流をカレントミラーの出力側トランジスタより得るようにしたことを特徴とする請求項１記載の電圧源回路。
- 第１の基準電流作成手段は、基準電圧源（１０）から供給される基準電圧（ＶＲ０）ならびに電流決定用抵抗（Ｒ１）を用いて第１の基準電流（Ｉ１）を決定するようになっており、
また、前記電流決定用抵抗（Ｒ１）および前記直列接続回路を構成する抵抗（Ｒ２）とを同一の半導体製造工程で形成することにより、それぞれの抵抗の抵抗値の温度特性を同じとしたことを特徴とする請求項１または２に記載の電圧源回路。 - 第１の基準電流作成手段は、基準電圧源（１０）から供給される基準電圧（ＶＲ０）ならびに電流決定用抵抗（Ｒ１）を用いて第１の基準電流（Ｉ１）を決定するようになっており、
また、前記電流決定用抵抗（Ｒ１）および前記直列接続回路を構成する抵抗（Ｒ２）を異なる半導体製造工程で形成することにより、それぞれの抵抗の抵抗値の温度特性を異なるものとしたことを特徴とする請求項１または２に記載の電圧源回路。 - 直列接続回路を構成するダイオード（Ｄ１〜Ｄ５０）は、半導体基板の表面絶縁膜上に形成されたポリシリコン中に、ｐ型不純物ならびにｎ型不純物を導入してｐｎ接合を構成することにより形成されたポリシリコンダイオードであることを特徴とする請求項１〜４のいずれかに記載の電圧源回路。
- 基準電圧源（１０）として、出力電圧の温度特性が補償された定電圧回路であって、半導体基板に他の回路とともに集積して形成され、極めて小さな温度依存性を有する定電圧回路を使用することを特徴とする請求項１〜５のいずれかに記載の電圧源回路。
- 基準電圧源回路（１０）として、半導体の禁制帯幅に相当する電圧を発生するバンドギャップ回路、あるいは、ＭＯＳ（金属−絶縁体−半導体）構造の仕事関数の差に相当する電圧を発生する仕事関数差回路のいずれか一つを用いることを特徴とする請求項１〜５のいずれかに記載の電圧源回路。
- 直列接続回路を構成する抵抗の一端を動作電源電位に接続したことを特徴とする、請求項１〜６のいずれかに記載の電圧源回路。
- 液晶表示体に駆動電圧を供給する液晶用安定化電源回路であって、前記駆動電圧を作成するための電圧源として、前記液晶表示体のしきい値電圧の温度に依存した変化に伴って出力電圧（Ｖｒｅｆ）が変化する定電圧回路（３００）が用いられ、
この定電圧回路（３００）は、
基準電圧源（１０）から供給される基準電圧（ＶＲ０）を利用して第１の基準電流（Ｉ１）を作成する第１の基準電流作成手段（Ｒ１，２０，Ｍ１）と、
前記第１の基準電流を利用して第２の基準電流を作成する第２の基準電流作成手段（２０，Ｍ１，Ｍ２）と、
直列接続されたｍ個（ｍは１以上の自然数）の抵抗（Ｒ４０〜Ｒ６０）と、直列接続されたｎ個（ｎは１以上の自然数）のダイオード（Ｄ１０〜Ｄ５０）とが直列に接続されてなる直列接続回路と、
前記ｍ個の抵抗のうちの少なくとも一つの抵抗の両端をショートするための第１のスイッチ手段（ＳＬ４，ＳＷ７，ＳＷ８）と、前記ｎ個のダイオードのうちの少なくとも一つのダイオードの両端をショートするための第２のスイッチ手段（ＳＬ３，ＳＷ５，ＳＷ６）と、前記第１または第２のスイッチ手段の開閉を制御信号によって制御し得るように構成された切換制御手段（１５０）と、を含んで構成された直列接続回路の調整回路とを具備して構成されており、
前記第２の基準電流を前記直列接続回路に供給することにより、その直列接続回路の両端に発生する電圧を電圧出力（Ｖｒｅｆ）とし、
前記調整回路における前記第１または第２のスイッチ手段の操作によって前記直列接続回路を構成するダイオードの個数（ｎ）または抵抗の抵抗値の少なくとも一つを制御し、これによって、下記（２）式で表される前記出力電圧（Ｖｒｅｆ）の温度勾配（ＣＴ）を、前記液晶表示体のしきい値の温度特性に対応させて制御し得るようになっていることを特徴とする、温度特性を変化させる機構を有する液晶用安定化電源回路。
ＶF０は基準温度におけるダイオードの順方向電圧ＶＦの電圧値（Ｖ）；
Ｒ０は基準温度における抵抗Ｒの抵抗値（Ω）；
Ｉ０は基準温度における電流Ｉの電流値（Ａ）；
△Ｒは抵抗Ｒの温度係数（Ω／℃）；
△Ｉは電流Ｉの温度係数（Ａ／℃）；
△ＶＦはダイオードの順方向電圧ＶＦの温度係数（Ｖ／℃）；
である。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09962495A JP3584536B2 (ja) | 1995-03-31 | 1995-03-31 | 出力電圧の温度特性を変化させる機構を有する電圧源回路、およびその機構を有する液晶用安定化電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09962495A JP3584536B2 (ja) | 1995-03-31 | 1995-03-31 | 出力電圧の温度特性を変化させる機構を有する電圧源回路、およびその機構を有する液晶用安定化電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08272465A JPH08272465A (ja) | 1996-10-18 |
| JP3584536B2 true JP3584536B2 (ja) | 2004-11-04 |
Family
ID=14252247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09962495A Expired - Fee Related JP3584536B2 (ja) | 1995-03-31 | 1995-03-31 | 出力電圧の温度特性を変化させる機構を有する電圧源回路、およびその機構を有する液晶用安定化電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3584536B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4582858B2 (ja) * | 2000-04-07 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | 液晶表示装置 |
| JP3558959B2 (ja) | 2000-05-25 | 2004-08-25 | シャープ株式会社 | 温度検出回路およびそれを用いる液晶駆動装置 |
| JP4511697B2 (ja) * | 2000-07-27 | 2010-07-28 | Ｎｅｃエンジニアリング株式会社 | 温度補償回路 |
| KR100825095B1 (ko) * | 2001-12-06 | 2008-04-25 | 삼성전자주식회사 | 액정 표시 장치의 구동 장치 |
| JP4894425B2 (ja) * | 2006-09-15 | 2012-03-14 | 富士電機株式会社 | 電圧源回路 |
| JP2007035071A (ja) * | 2006-10-30 | 2007-02-08 | Ricoh Co Ltd | 低電圧動作の基準電圧源回路 |
| JP2007242059A (ja) * | 2007-06-13 | 2007-09-20 | Ricoh Co Ltd | 低電圧動作の基準電圧源回路 |
| JP2009043374A (ja) | 2007-08-10 | 2009-02-26 | Toshiba Corp | 参照電圧発生回路およびそれを用いた半導体記憶装置 |
| JP2008084342A (ja) * | 2007-12-06 | 2008-04-10 | Ricoh Co Ltd | 低電圧動作の基準電圧源回路 |
| KR101472076B1 (ko) * | 2008-08-12 | 2014-12-15 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| JP6083421B2 (ja) * | 2014-08-28 | 2017-02-22 | 株式会社村田製作所 | バンドギャップ基準電圧回路 |
| JP2016057962A (ja) * | 2014-09-11 | 2016-04-21 | 株式会社デンソー | 基準電圧回路及び電源回路 |
| JP2017036946A (ja) | 2015-08-07 | 2017-02-16 | Ｎｅｃスペーステクノロジー株式会社 | 温度補償分圧回路 |
-
1995
- 1995-03-31 JP JP09962495A patent/JP3584536B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08272465A (ja) | 1996-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3584536B2 (ja) | 出力電圧の温度特性を変化させる機構を有する電圧源回路、およびその機構を有する液晶用安定化電源回路 | |
| US4100437A (en) | MOS reference voltage circuit | |
| JP4380812B2 (ja) | バンドギャップ基準電圧を発生する方法 | |
| US4769589A (en) | Low-voltage, temperature compensated constant current and voltage reference circuit | |
| US5315230A (en) | Temperature compensated voltage reference for low and wide voltage ranges | |
| TWI528130B (zh) | 電壓參考電路 | |
| US20090002048A1 (en) | Reference voltage generating circuit | |
| CN111221376B (zh) | 提供可调恒定电流的电流电路 | |
| CN113157033A (zh) | 恒流电路及半导体装置 | |
| JPH10116129A (ja) | 基準電圧発生回路 | |
| JP2009146116A (ja) | 電子回路 | |
| WO2012003871A1 (en) | Voltage regulator and a method for reducing an influence of a threshold voltage variation | |
| US8054156B2 (en) | Low variation resistor | |
| US8067975B2 (en) | MOS resistor with second or higher order compensation | |
| EP2360547B1 (en) | Band gap reference circuit | |
| EP0948762B1 (en) | Voltage regulator circuits and semiconductor circuit devices | |
| JP7265140B2 (ja) | 電源制御用半導体装置および出力電圧可変電源装置並びに設計方法 | |
| JP3166678B2 (ja) | 半導体集積回路 | |
| JP4522299B2 (ja) | 定電流回路 | |
| JP2008219856A (ja) | 半導体スイッチ | |
| JP3557739B2 (ja) | 基準電圧発生回路 | |
| JP3343168B2 (ja) | 基準電圧回路 | |
| US20100295528A1 (en) | Circuit for direct gate drive current reference source | |
| JP2000175441A (ja) | チャージポンプ回路 | |
| JP3186107B2 (ja) | 絶縁ゲート型電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040621 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040726 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |