JP3584866B2

JP3584866B2 - Method for manufacturing semiconductor device

Info

Publication number: JP3584866B2
Application number: JP2000263666A
Authority: JP
Inventors: 陽子佐藤; 昭彦蝦名
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2000-08-31
Filing date: 2000-08-31
Publication date: 2004-11-04
Anticipated expiration: 2020-08-31
Also published as: JP2002076354A

Description

【０００１】
【発明の属する技術分野】
本発明は、シリコン基板などの支持基板の上に絶縁層を介して単結晶シリコン層を設けたいわゆるＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）構造を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置は、動作速度の高速化に伴い、ＭＯＳトランジスタなどを形成したときに生ずる寄生容量を小さくすることが要求され、ＳＯＩ構造が注目されている。ＳＯＩ構造は、シリコン基板などの支持基板の上に、薄い単結晶シリコン層を設けた構造となっていて、接合容量などの寄生容量を小さくすることができ、半導体装置の高速動作を可能にする。そして、ＳＯＩ構造基板（ＳＯＩ基板）を用いたバイポーラ接合トランジスタの製造において、支持基板上に絶縁層を介して設けたシリコン層（ＳＯＩ層）に注入した不純物を、ＳＯＩ層の横方向に拡散してベース領域を形成する方法が提案されている。図９ないし図１３は、その製造方法の概略工程図である。
【０００３】
まず、図９（１）に示したように、ＳＯＩ基板１０を用意する。ＳＯＩ基板１０は、シリコン基板（支持基板１２）の上に二酸化ケイ素（ＳｉＯ_２）からなる絶縁層１４を介して単結晶シリコン層１６が設けてある。そして、単結晶シリコン層１６の表面に二酸化ケイ素からなる酸化絶縁膜１８とシリコン窒化膜（Ｓｉ_３Ｎ_４膜）２０とを形成する。その後、シリコン窒化膜２０の上方からコレクタ用のリンイオン２２を単結晶シリコン層１６に注入し、単結晶シリコン層１６をｎ導電型にする。
【０００４】
次に、同図（２）に示したように、シリコン窒化膜２０の上の、単結晶シリコン層１６に形成するトランジスタ形成領域と対応した位置に、レジスト膜２４を形成する。そして、レジスト膜２４をマスクにして、後述する外部ベース用のホウ素イオン２６を単結晶シリコン層１６に注入し、ｎ⁻ 領域からなるトランジスタ形成領域２８の周囲をｐ^＋拡散領域３０にする。さらに、レジスト膜２４をマスクとしてシリコン窒化膜２０をエッチングし、図９（３）に示したように、トランジスタ形成領域２８の上部に窒化膜マスク３２を形成する。この窒化膜マスク３２は、サイドエッチングを行なうことにより、トランジスタ形成領域２８よりやや小さく形成される。
【０００５】
その後、図９（４）に示したように、窒化膜マスク３２の上を横断して、ベースを形成するための二酸化ケイ素からなるマスク３４を設ける。図１０は、窒化膜マスク３２と二酸化ケイ素からなるマスク３４との関係を示したものである。この図１０から明らかなように、窒化膜マスク３２とマスク３４とは、十字状に交差している。
【０００６】
次に、図１１（１）に示したように、ＳＯＩ基板１０の上部にレジスト膜３６を形成する。このレジスト膜３６は、マスク３４の、後述するエミッタを形成する領域部に開口３８が形成してある。この開口３８は、図１２に平面図で示したように、窒化膜マスク３２の幅より大きく形成してある。なお、図１２の二点鎖線の外側がｐ^＋拡散領域３０となっており、二点鎖線の内側がｎ型不純物を拡散させたｎ⁻ 領域のトランジスタ形成領域２８となっている。
【０００７】
そして、レジスト膜３６をマスクとして、ベース領域を形成するためのホウ素イオン４０をトランジスタ形成領域２８に開口３８を介して部分注入する。その後、トランジスタ形成領域２８に注入したホウ素（ｐ型不純物）を熱処理してトランジスタ形成領域２８の横方向に拡散させ、図１１（２）に示したように、ｐ型導電領域４０をマスク３４の下方まで浸入させる。
【０００８】
次に、窒化膜マスク３２とマスク３４との周囲の単結晶シリコン層１６をエッチングし、図１３（１）に示したように、単結晶シリコン層１６を十字状に形成して素子分離を行なう。なお、図１３（１）においては、窒化膜マスク３２、酸化絶縁膜１８およびマスク３４は省略してある。
【０００９】
その後、マスク３４を利用してトランジスタ形成領域２８のエミッタ４２を形成する領域とコレクタ４４を形成する領域とにヒ素イオン４６を注入し、これらの領域をｎ^＋拡散領域にする。これにより、エミッタ４２とコレクタ４４とが形成されるとともに、両者の間にホウ素を横方向に拡散させて形成したｐ型導電体からなる内部ベース４８が形成され、トランジスタ５２が形成される。そして、内部ベース４８の両側には、ｐ^＋拡散領域からなる外部ベース５０が形成される。その後、図１３（２）に示したように、トランジスタ５２の上に絶縁層５４が形成される。また、絶縁層５４に設けたコンタクトホールを介してエミッタ４２、コレクタ４４および外部ベース５０に配線５６が接続される。
【００１０】
なお、外部ベース５０は、熱拡散により図１１（２）に示したｐ型導電領域４０を形成した際に、図１２に符号５１によって示した接続部にｐ型不純物が拡散されることにより、接続部５１を介して内部ベース４８に電気的に接続される。
【００１１】
【発明が解決しようとする課題】
ところで、ＳＯＩ構造を有する半導体装置は、アクティブ領域となる単結晶シリコン層が周囲を絶縁物によって囲まれている。このため、単結晶シリコン層の横方向に不純物を拡散させてチャネル領域を形成する、ＤｉｆｆｕｓｉｏｎＭＯＳ（ＤＭＯＳ）トランジスタを形成した場合、チャネル領域が電気的に浮いた状態となって周囲の電界の影響を受け、安定した動作を行なわせることが困難となる。そこで、一般的には、チャネル領域と同じ導電型の不純物濃度のより高いボディコンタクト部をチャネル領域に隣接して設け、ボディコンタクト部を介して電気的に浮いた状態となっているチャネル領域をアースなどに接続し、電気的に浮いた状態を解消するようにしている。
【００１２】
図１４は、上述した従来技術において説明したトランジスタ５２の製造方法を利用した場合に、チャネル領域を不純物の横方向への拡散によって形成したＳＯＩ構造ｎチャネルＤＭＯＳトランジスタの一例を示したものであり、サイドウォールは省略してある。
【００１３】
ＤＭＯＳトランジスタ１３０は、アクティブ領域８２が十字状をなしていて、支持基板１２の上に絶縁層１４を介して設けられている。十字状アクティブ領域８２は、１つの突出矩形部９０ａがｎ^＋拡散領域からなるソース領域１０６となっており、その反対側の突出矩形部９０ｃがｎ^＋拡散領域からなるドレイン領域１０８となっている。そして、ＤＭＯＳトランジスタ１３０は、ソース領域１０６に隣接してチャネル領域１１０が形成してある。このチャネル領域１１０は、比較的濃度の低いｐ型不純物を拡散したｐ⁻ 拡散領域であって、Ｈ状ゲート電極８８をマスクとしてソース領域１０６に注入したｐ型不純物を十字状アクティブ領域８２の横方向に、すなわちソース領域からドレイン領域方向にゲート電極８８の下方に拡散させて形成される。
【００１４】
一方、十字状アクティブ領域８２の他の２つの突出矩形部９０ｂ、９０ｄは、ｐ^＋拡散領域からなるボディコンタクト部１１４、１１６となっている。図１４に示すように、Ｈ状をなすゲート電極８８の下方にｐ型不純物を拡散させて形成したｐ⁻ 拡散領域からなるチャネル領域１１０は、充分に拡散させることができないため、ボディコンタクト部１１４、１１６と電気的に接続することができない。
【００１５】
このため、従来におけるチャネル領域とボディコンタクトの接続部の形成は、十字状アクティブ領域８２を形成したのち、ゲート電極８８を形成するまでに、マスクを用いて接続部用の不純物注入工程を行なう必要があった。ところが、このようにマスクを用いて不純物の注入を行なって接続部を形成する場合、マスクずれなどによって接続部の不純物濃度が低くなることがあり、接続部の抵抗値が大きくなって、充分なボディコンタクトをとることができない場合を生ずる。このため、ボディコンタクトを確実にとれる製造方法の開発が望まれていた。
【００１６】
本発明は、上記の要請に鑑みてなされたもので、ＤＭＯＳトランジスタにおけるボディコンタクトを確実にとれるようにすることを目的としている。
【００１７】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る半導体装置の製造方法は、支持基板上に絶縁層を介して設けたシリコン層上の、十字状アクティブ領域を形成する位置と対応した位置に十字状マスクを形成する工程と、前記十字状マスクの予め定めた突出矩形部の基端部と、基端部に隣接した辺の下の前記シリコン層に第１導電型不純物を注入して接続部を形成する工程と、前記十字状マスクの周囲に分離領域を設けて前記シリコン層を十字状アクティブ領域に区画する工程と、前記十字状アクティブ領域に第２導電型不純物を注入する工程と、前記十字状アクティブ領域の各突出矩形部の基端部を覆ってゲート電極を形成する工程と、前記十字状アクティブ領域の、前記接続部を形成した第１突出矩形部に第１導電型不純物を注入し、この第１導電型不純物を前記ゲート電極の下方に拡散させてチャネル領域に相当する不純物拡散領域を形成するとともに、この不純物拡散領域を前記接続部に接続する工程と、前記十字状アクティブ領域の前記第１突出矩形部と、この第１突出矩形部と反対側の第２突出矩形部とに第２導電型不純物を注入してソース領域とドレイン領域とを形成する工程と、前記十字状アクティブ領域の前記接続部を形成した第３突出矩形部に第１導電型不純物を注入してコンタクト部を形成する工程と、を有することを特徴としている。
【００１８】
このようになっている本発明は、十字状アクティブ領域を形成する前に、十字状アクティブ領域を形成するためのマスクを利用して接続部を形成する位置に、接続部形成用の第１導電型不純物を注入するようにしているため、不純物を十字状アクティブ領域の横方向に拡散させてチャネル領域を形成する際に、ボディとなるチャネル領域が自己整合的に接続部に確実に接続される。そして、十字状アクティブ領域の接続部を設けた突出矩形部にボディコンタクト部を形成することにより、ボディコンタクト部、接続部を介してチャネル領域を接地回路などに接続することができ、チャネル領域の電気的に浮いた状態を解消でき、ＤＭＯＳトランジスタを安定して作動させることができる。
【００１９】
【発明の実施の形態】
本発明に係る半導体装置の製造方法の好ましい実施の形態を、添付図面に従って詳細に説明する。図１ないし図６は、本発明の実施の形態に係る半導体装置の説明図である。なお、この実施形態においては、ｎチャネルＤＭＯＳの製造方法について説明するが、ｐチャネルＤＭＯＳについても同様にして製造することができる。
【００２０】
まず、図１（１）に示したように、シリコンからなる支持基板１２の上に、二酸化ケイ素（ＳｉＯ_２）からなる絶縁層１４を介して単結晶シリコン層１６が設けてあるＳＯＩ基板１０を用意する。そして、同図（２）に示したように、単結晶シリコン層１６の上に、窒化ケイ素（Ｓｉ_３Ｎ_４）膜６０をＣＶＤなどによって堆積する。さらに、窒化ケイ素膜６０の上にフォトレジストを塗布し、これを露光、現像してパターニングし、シリコン単結晶層１６のアクティブ領域にする部分と対応した位置に十字状のレジスト膜６２を設ける。
【００２１】
その後、レジスト膜６２をマスクにして窒化ケイ素膜６０をエッチングし、アクティブ領域と対応した位置に、窒化ケイ素膜６０からなる十字状マスク６４を形成する（図２（１）参照）。次に、図２（２）に示したように、単結晶シリコン層１６の上部全体にフォトレジストを塗布し、これをパターニングしてレジストマスク６６を形成する。このレジストマスク６６は、十字状マスク６４の予め定めた突出矩形部６８の基端部に隣接した辺７０、７２の、基端部側を露出させる開口７４を有している。露出させる辺７０、７２の長さは、後述するゲート電極に覆われない部分を有する長さにするのが望ましい。
【００２２】
次に、同図に示してあるように、レジスト膜６６をマスクにして十字状マスク６４の辺７０、７２の下の単結晶シリコン層１６に、ホウ素やガリウムなどの第１導電型（ｐ導電型）半導体を形成する第１導電型不純物イオン７６を注入し、単結晶シリコン層１６内に第１導電型のｐ^＋領域からなる接続部７８を形成する。すなわち、第１導電型不純物イオン７６を図に対して垂直に打ち込まず、図に対して斜め（例えば、４５度）に打ち込む。このとき、突出矩形部６８を形成する辺７１、７３の基端部にも接続部７８が形成される。
【００２３】
その後、レジスト膜６６を除去し、ＳＯＩ基板１０を酸化雰囲気において加熱し、単結晶シリコン層１６を酸化したのち、十字状マスク６４を除去する。これにより、十字状マスク６４の周囲に二酸化ケイ素からなる分離領域８０が形成される。また、十字状マスク６４の下には、分離領域８０によって区画された、単結晶シリコンからなる十字状のアクティブ領域８２が形成される（図２（３）参照）。なお、ｐチャネルＤＭＯＳを形成する場合には、接続部７８にリンやヒ素などのｎ型半導体を形成する不純物が注入される。
【００２４】
次に、十字状アクティブ領域８２の表面を熱酸化して酸化膜を形成したのち、ＳＯＩ基板１０の上面にフォトレジストを塗布し、これをパターニングして十字状アクティブ領域８２を露出させた開口８４を有するレジスト膜８６を形成する。そして、レジスト膜８６をマスクにして十字状アクティブ領域８２に、酸化膜を介してリンやヒ素などのｎ型半導体を形成する第２導電型不純物イオン（図示せず）を注入し、接続部７８を除いたアクティブ領域８２を第２導電型のｎ⁻ 領域にする。なお、ｐチャネルＤＭＯＳを形成する場合、アクティブ領域には、ホウ素などのｐ型不純物が注入される。
【００２５】
次に、十字状アクティブ領域８２の表面の酸化膜を除去し、再度熱酸化して薄い酸化膜（ゲート酸化膜）を形成したのち、酸化膜の上面に導電性の膜（例えば、ポリシリコン膜）をＣＶＤなどによって堆積する。その後、導電性膜をエッチングし、図３（１）に示したように、アクティブ領域８２の上にゲート酸化膜を介してゲート電極８８を形成する。このゲート電極８８は、実施形態の場合、十字状アクティブ領域８２の各突出矩形部９０ａ〜９０ｄの基端側交差部を覆うようにＨ状に形成してある。
【００２６】
次に、図３（２）に示したように、十字状アクティブ領域８２の予め定めた突出矩形部、すなわち第１導電型不純物イオン７６を注入して接続部７８を形成した辺７０、７１、７２、７３の基端部、および辺７１、７３を有する突出矩形部９０ａを露出させたレジスト膜９２を形成する。また、レジスト膜９２は、突出矩形部９０ａを露出させた開口９４の、突出矩形部９０ａの幅方向（図３（２）の上下方向）の広さが、ゲート電極８８より広くなっていて、突出矩形部９０ｂ、９０ｄの一部が露出している。なお、実施形態の場合、突出矩形９０ａは、後述するようにソース領域を形成する部分となる。
【００２７】
次に、レジスト膜９２とゲート電極８８とをマスクにし、ホウ素などのｐ型半導体を形成する、第１導電型不純物イオン（図示せず）を十字状アクティブ領域８２の露出している部分に注入する。そして、レジスト９２を除去したのち、ＳＯＩ基板１０を熱処理（アニール）し、図３（３）の矢印９６に示したように、アクティブ領域８２に注入した第１導電型不純物（ｐ型不純物）を横方向に、すなわちゲート電極８８の下方に拡散させ、ゲート電極８８の下にｐ⁻ 拡散領域９８を形成する。すなわち、突出矩形部９０ａに注入されたｐ型不純物は、図３（３）のＣ−Ｃ線に沿った断面図である図４に示したように、破線に示した位置から矢印９６のように拡散し、ゲート電極８８の下方にチャネル領域となるｐ⁻ 拡散領域９８を形成する。そして、このｐ⁻ 拡散領域９８は、接続部７８に自己整合的に接続され、後述するようにチャネル領域を形成する。
【００２８】
その後、図４に示したように、ＳＯＩ基板１０を覆ってシリコン酸化膜（二酸化ケイ素膜）１００をＣＶＤなどによって堆積する。そして、このシリコン酸化膜１００を反応性イオンエッチングなどによって異方性エッチングを行ない、図５に示したように、ゲート電極８８の側部にサイドウォール１０２を形成する。
【００２９】
次に、図６（１）に示したように、十字状アクティブ領域８２の突出矩形部９０ｂ、９０ｄを覆ったレジスト膜１０４を形成する。そして、レジスト膜１０４をマスクとしてアクティブ領域８２の突出矩形部９０ａ、９０ｃにリンイオンなどの第２導電型不純物イオンを注入したのち、レジスト膜１０４を除去する。これにより、同図（２）に示したように、突出矩形部９０ａ、９０ｃがｎ^＋拡散領域からなるソース領域１０６、ドレイン領域１０８になり、ソース領域１０６に隣接してｐ⁻ 拡散領域からなるチャネル領域１１０がゲート電極８８の下方に形成される。なお、図６（１）においては、サイドウォール１０２が省略してある。
【００３０】
その後、図７に示したように、十字状アクティブ領域８２の突出矩形部９０ｂ、９０ｄを露出させたレジスト膜１１２を形成する。次に、レジスト膜１１２をマスクとして突出矩形部９０ｂ、９０ｄにホウ素イオンなどの第１導電型イオンを注入したのち、レジスト膜１１２を除去する。これにより、図８に示したように、突出矩形部９０ｂ、９０ｄがｐ^＋拡散領域からなるボディコンタクト部１１４、１１６となり、ＤＭＯＳトランジスタ１２０が完成する。そして、ボディコンタクト部１１４、１１６は、図８の斜線部に示したように、接続部７８を介してボディとなるチャネル領域１１０に接続される。すなわち、チャネル領域１１０は、ＤＭＯＳトランジスタ１２０の製造過程において、自己整合的に接続部７８に接続され、接続部７８を介してボディコンタクト部１１４、１１６に接続される。
【００３１】
このように、実施形態に係る製造方法によれば、十字状アクティブ領域８２を形成する前に、十字状アクティブ領域８２に形成する接続部７８と対応した位置に、チャネル領域１１０を形成する導電型と同じ第１導電型を予め注入しておくことにより、不純物を十字状アクティブ領域８２の横方向に拡散させてチャネル領域１１０を形成する際に、チャネル領域１１０が自己整合的に接続部７８に接続される。このため、従来のようにマスクずれなどによって、接続部７８の抵抗値が大きくなり、ボディとなるチャネル領域１１０の電位がとれないなどの不都合をなくすことができる。
【００３２】
【発明の効果】
以上に説明したように、本発明によれば、十字状アクティブ領域を形成する前に、十字状アクティブ領域を形成するためのマスクを利用して接続部を形成する位置に、接続部形成用の第１導電型不純物を注入するようにしているため、不純物を十字状アクティブ領域の横方向に拡散させてチャネル領域を形成する際に、ボディとなるチャネル領域が自己整合的に接続部に確実に接続される。よって、十字状アクティブ領域の接続部を設けた突出矩形部にボディコンタクト部を形成することにより、ボディコンタクト部、接続部を介してチャネル領域を接地回路などに接続することができ、チャネル領域の電気的に浮いた状態を解消でき、ＤＭＯＳトランジスタを安定して作動させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の製造方法を説明する図であって、（１）はＳＯＩ基板の説明図であり、（２）は十字状マスクを形成する工程の説明図である。
【図２】実施形態に係る半導体装置の製造方法を説明する図であって、（１）は十字状マスクの平面図、（２）は接続部形成用の不純物注入工程の説明図、（３）は十字状アクティブ領域の説明図である。
【図３】実施の形態に係る半導体装置の製造方法を説明する図であって、（１）はゲート電極を形成する工程の説明図、（２）はチャネル用不純物を注入する工程の説明図、（３）は不純物を横方向に拡散させる工程の説明図である。
【図４】図３（３）のＣ−Ｃ線に沿った断面図である。
【図５】実施の形態に係る半導体装置の製造方法の説明図であって、サイドウォールの形成工程の説明図である。
【図６】実施の形態に係る半導体装置の製造方法の説明図であって、（１）ソース領域とドレイン領域とを形成する工程の平面図、（２）は（１）のＤ−Ｄ線に沿った断面図である。
【図７】実施の形態に係る半導体装置の製造方法のボディコンタクト部を形成する工程の説明図である。
【図８】実施の形態に係るＤＭＯＳトランジスタの説明図であって、（１）は平面図、（２）は（１）のＢ−Ｂ線に沿った断面図である。
【図９】従来のＳＯＩ構造を有する拡散接合トランジスタの製造方法の説明図である。
【図１０】従来のＳＯＩ構造を有する拡散接合トランジスタの製造方法の説明図であって、窒化膜マスクと二酸化ケイ素からなるマスクとの形成状態を示す斜視図である。
【図１１】従来のＳＯＩ構造を有する拡散接合トランジスタの製造方法の説明図であって、ベースを形成する工程の説明図である。
【図１２】従来のＳＯＩ構造を有する拡散接合トランジスタの製造方法の説明図であって、ベース形成工程を説明する平面図である。
【図１３】従来のＳＯＩ構造を有する拡散接合トランジスタの製造方法の説明図であって、（１）はエミッタとコレクタとを形成する工程を説明する斜視図であり、（２）は拡散接合トランジスタの断面図である。
【図１４】従来のＳＯＩ構造を有する拡散接合トランジスタの製造方法を利用した場合のＤＭＯＳトランジスタの説明図である。
【符号の説明】
１０………ＳＯＩ基板
１２………支持基板
１４………絶縁層
１６………単結晶シリコン層
６４………十字状マスク
６６、８６、９２、１０４、１１２………レジストマスク
６８………突出矩形部
７０、７１、７２、７３………辺
７６………第１導電型不純物イオン
７８………接続部
８０………分離領域
８２………十字状アクティブ領域
８８………ゲート電極
９０ａ〜９０ｄ………突出矩形部
９８………ｐ⁻ 拡散領域
１０６………ソース領域
１０２………サイドウォール
１０８………ドレイン領域
１１０………チャネル領域
１１４、１１６………ボディコンタクト部
１２０、１３０………ＤＭＯＳトランジスタ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device having a so-called SOI (Silicon On Insulator) structure in which a single crystal silicon layer is provided over a supporting substrate such as a silicon substrate via an insulating layer.
[0002]
[Prior art]
In recent years, as the operation speed of semiconductor devices has been increased, it has been required to reduce parasitic capacitance generated when MOS transistors and the like are formed, and attention has been paid to SOI structures. The SOI structure has a structure in which a thin single-crystal silicon layer is provided over a supporting substrate such as a silicon substrate, so that parasitic capacitance such as junction capacitance can be reduced and high-speed operation of a semiconductor device is enabled. . In the manufacture of a bipolar junction transistor using an SOI structure substrate (SOI substrate), impurities implanted in a silicon layer (SOI layer) provided on a supporting substrate via an insulating layer are diffused in the lateral direction of the SOI layer. There has been proposed a method of forming a base region by using a conventional method. 9 to 13 are schematic process diagrams of the manufacturing method.
[0003]
First, as shown in FIG. 9A, an SOI substrate 10 is prepared. The SOI substrate 10 has a single crystal silicon layer 16 provided on a silicon substrate (supporting substrate 12) via an insulating layer 14 made of silicon dioxide (SiO ₂ ). Then, an oxide insulating film 18 made of silicon dioxide and a silicon nitride film (Si ₃ N ₄ film) 20 are formed on the surface of the single crystal silicon layer 16. After that, phosphorus ions 22 for a collector are implanted into the single crystal silicon layer 16 from above the silicon nitride film 20 to make the single crystal silicon layer 16 n-type.
[0004]
Next, as shown in FIG. 2B, a resist film 24 is formed on the silicon nitride film 20 at a position corresponding to a transistor formation region to be formed on the single crystal silicon layer 16. Then, using the resist film 24 as a mask, boron ions 26 for an external base, which will be described later, are implanted into the single-crystal silicon layer 16, so that the periphery of the transistor forming region 28 formed of the n ⁻ region becomes the p ⁺ diffusion region 30. Further, the silicon nitride film 20 is etched using the resist film 24 as a mask, and a nitride film mask 32 is formed above the transistor formation region 28 as shown in FIG. This nitride film mask 32 is formed slightly smaller than the transistor formation region 28 by performing side etching.
[0005]
Thereafter, as shown in FIG. 9D, a mask 34 made of silicon dioxide for forming a base is provided across the nitride film mask 32. FIG. 10 shows the relationship between the nitride film mask 32 and the mask 34 made of silicon dioxide. As is apparent from FIG. 10, the nitride film mask 32 and the mask 34 cross in a cross shape.
[0006]
Next, as shown in FIG. 11A, a resist film 36 is formed on the SOI substrate 10. The resist film 36 has an opening 38 formed in a region of the mask 34 where an emitter to be described later is formed. This opening 38 is formed to be larger than the width of the nitride film mask 32, as shown in a plan view in FIG. The outside of the two-dot chain line in FIG. 12 is the p ⁺ diffusion region 30, and the inside of the two-dot chain line is the n ⁻ region where the n-type impurity is diffused to form the transistor formation region 28.
[0007]
Then, using the resist film 36 as a mask, boron ions 40 for forming a base region are partially implanted into the transistor formation region 28 through the opening 38. Thereafter, the boron (p-type impurity) implanted into the transistor formation region 28 is heat-treated and diffused in the lateral direction of the transistor formation region 28, and as shown in FIG. Let it penetrate down.
[0008]
Next, the single crystal silicon layer 16 around the nitride film mask 32 and the mask 34 is etched, and the single crystal silicon layer 16 is formed in a cross shape as shown in FIG. . Note that, in FIG. 13A, the nitride film mask 32, the oxide insulating film 18, and the mask 34 are omitted.
[0009]
Thereafter, arsenic ions 46 are implanted into a region for forming the emitter 42 and a region for forming the collector 44 of the transistor forming region 28 using the mask 34, and these regions are made n ⁺ diffusion regions. As a result, an emitter 42 and a collector 44 are formed, and an internal base 48 made of a p-type conductor formed by laterally diffusing boron is formed between the emitter 42 and the collector 44, thereby forming a transistor 52. On both sides of the inner base 48, an outer base 50 made of ap ⁺ diffusion region is formed. After that, as shown in FIG. 13B, an insulating layer 54 is formed over the transistor 52. In addition, a wiring 56 is connected to the emitter 42, the collector 44, and the external base 50 via a contact hole provided in the insulating layer 54.
[0010]
In addition, when the p-type conductive region 40 shown in FIG. 11B is formed by thermal diffusion, the p-type impurity is diffused into the connection portion indicated by reference numeral 51 in FIG. It is electrically connected to the internal base 48 via the connection part 51.
[0011]
[Problems to be solved by the invention]
In a semiconductor device having an SOI structure, a single crystal silicon layer serving as an active region is surrounded by an insulator. For this reason, when a diffusion MOS (DMOS) transistor is formed in which a channel region is formed by diffusing impurities in the lateral direction of the single crystal silicon layer, the channel region is in an electrically floating state and is affected by the surrounding electric field. Therefore, it is difficult to perform a stable operation. Therefore, in general, a body contact portion having the same conductivity type as that of the channel region and having a higher impurity concentration is provided adjacent to the channel region, and the channel region electrically floating through the body contact portion is formed. It is connected to ground to eliminate the electrically floating state.
[0012]
FIG. 14 shows an example of an n-channel DMOS transistor having an SOI structure in which a channel region is formed by lateral diffusion of an impurity when the method of manufacturing the transistor 52 described in the related art is used. The sidewall is omitted.
[0013]
The DMOS transistor 130 has an active region 82 having a cross shape, and is provided on the support substrate 12 with the insulating layer 14 interposed therebetween. In the cross-shaped active region 82, one protruding rectangular portion 90a is a source region 106 made of an n ⁺ diffusion region, and a protruding rectangular portion 90c on the opposite side is a drain region 108 made of an n ⁺ diffusion region. . The DMOS transistor 130 has a channel region 110 formed adjacent to the source region 106. This channel region 110 is a p ^- diffusion region in which a relatively low concentration p-type impurity is diffused, and the p-type impurity implanted into the source region 106 using the H-shaped gate electrode 88 as a mask is formed next to the cross-shaped active region 82. In the direction, that is, from the source region to the drain region, it is formed to be diffused below the gate electrode 88.
[0014]
On the other hand, the other two protruding rectangular portions 90b and 90d of the cross-shaped active region 82 are body contact portions 114 and 116 formed of p ⁺ diffusion regions. As shown in FIG. 14, channel region 110 formed of a p ⁻ diffusion region formed by diffusing a p-type impurity below H-shaped gate electrode 88 cannot be sufficiently diffused. , 116 cannot be electrically connected.
[0015]
Therefore, in the conventional formation of the connection portion between the channel region and the body contact, an impurity implantation step for the connection portion must be performed using a mask after the cross-shaped active region 82 is formed and before the gate electrode 88 is formed. was there. However, in the case where the connection portion is formed by injecting impurities using the mask in this manner, the impurity concentration of the connection portion may be reduced due to a mask shift or the like, and the resistance value of the connection portion may increase. In some cases, body contact cannot be made. For this reason, there has been a demand for the development of a manufacturing method that can ensure a body contact.
[0016]
The present invention has been made in view of the above-mentioned demands, and has as its object to ensure that a body contact in a DMOS transistor can be obtained.
[0017]
[Means for Solving the Problems]
In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention includes the steps of: forming a cross on a silicon layer provided on a support substrate via an insulating layer, at a position corresponding to a position where a cross active region is to be formed; Forming a cross-shaped mask; implanting a first conductivity type impurity into the silicon layer below a base end of a predetermined protruding rectangular portion of the cross-shaped mask and a side adjacent to the base end; Forming an isolation region around the cross-shaped mask to partition the silicon layer into a cross-shaped active region; implanting a second conductivity type impurity into the cross-shaped active region; Forming a gate electrode covering the base end of each protruding rectangular portion of the cross-shaped active region; and implanting a first conductivity type impurity into the first protruding rectangular portion of the cross-shaped active region where the connection portion is formed. And this first Forming an impurity diffusion region corresponding to a channel region by diffusing an electric impurity below the gate electrode, connecting the impurity diffusion region to the connection portion, and forming the first protrusion of the cross-shaped active region. Forming a source region and a drain region by injecting a second conductivity type impurity into the rectangular portion and a second protruding rectangular portion opposite to the first protruding rectangular portion; and forming the connection between the cross-shaped active regions. Forming a contact portion by injecting a first conductivity type impurity into the third protruding rectangular portion where the portion is formed.
[0018]
According to the present invention having the above-described configuration, before forming the cross-shaped active region, the first conductive portion for forming the connection portion is formed at a position where the connection portion is formed using a mask for forming the cross-shaped active region. When the impurity is diffused in the lateral direction of the cross-shaped active region to form the channel region, the channel region serving as the body is securely connected to the connection portion in a self-aligned manner. . By forming the body contact portion in the protruding rectangular portion provided with the connection portion of the cross-shaped active region, the channel region can be connected to a ground circuit or the like via the body contact portion and the connection portion. The electrically floating state can be eliminated, and the DMOS transistor can be operated stably.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
Preferred embodiments of a method for manufacturing a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings. 1 to 6 are explanatory diagrams of a semiconductor device according to an embodiment of the present invention. In this embodiment, a method of manufacturing an n-channel DMOS will be described. However, a p-channel DMOS can be manufactured in a similar manner.
[0020]
First, as shown in FIG. 1A, an SOI substrate 10 in which a single crystal silicon layer 16 is provided on a support substrate 12 made of silicon via an insulating layer 14 made of silicon dioxide (SiO ₂ ). prepare. Then, as shown in FIG. 2B, a silicon nitride (Si ₃ N ₄ ) film 60 is deposited on the single crystal silicon layer 16 by CVD or the like. Further, a photoresist is applied on the silicon nitride film 60, and the photoresist is exposed, developed and patterned to form a cross-shaped resist film 62 at a position corresponding to a portion to be an active region of the silicon single crystal layer 16.
[0021]
Thereafter, the silicon nitride film 60 is etched using the resist film 62 as a mask, and a cross-shaped mask 64 made of the silicon nitride film 60 is formed at a position corresponding to the active region (see FIG. 2A). Next, as shown in FIG. 2B, a photoresist is applied to the entire upper portion of the single crystal silicon layer 16, and the photoresist is patterned to form a resist mask 66. The resist mask 66 has an opening 74 for exposing the base end side of sides 70 and 72 adjacent to the base end of the predetermined protruding rectangular portion 68 of the cross-shaped mask 64. The length of the exposed sides 70 and 72 is desirably set to a length having a portion that is not covered by a gate electrode described later.
[0022]
Next, as shown in the same figure, using the resist film 66 as a mask, the single-crystal silicon layer 16 below the sides 70 and 72 of the cross-shaped mask 64 is coated with a first conductivity type (p-conductivity) such as boron or gallium. (Type) Impurity ions 76 of the first conductivity type for forming a semiconductor are implanted to form a connection portion 78 of a p ⁺ region of the first conductivity type in the single crystal silicon layer 16. That is, the first conductivity type impurity ions 76 are not implanted perpendicularly to the figure, but obliquely (for example, 45 degrees) with respect to the figure. At this time, the connecting portion 78 is also formed at the base end of the sides 71 and 73 forming the protruding rectangular portion 68.
[0023]
After that, the resist film 66 is removed, and the SOI substrate 10 is heated in an oxidizing atmosphere to oxidize the single crystal silicon layer 16, and then the cross mask 64 is removed. Thus, an isolation region 80 made of silicon dioxide is formed around the cross-shaped mask 64. Further, under the cross-shaped mask 64, a cross-shaped active region 82 made of single-crystal silicon and partitioned by the isolation region 80 is formed (see FIG. 2C). When a p-channel DMOS is formed, an impurity for forming an n-type semiconductor such as phosphorus or arsenic is implanted into the connection portion 78.
[0024]
Next, after an oxide film is formed by thermally oxidizing the surface of the cross active region 82, a photoresist is applied to the upper surface of the SOI substrate 10 and is patterned to form an opening 84 exposing the cross active region 82. Is formed. Then, using the resist film 86 as a mask, a second conductivity type impurity ion (not shown) for forming an n-type semiconductor such as phosphorus or arsenic is implanted into the cross-shaped active region 82 via an oxide film, and the connection portion 78 is formed. The active region 82 excluding the above is made an n ⁻ region of the second conductivity type. When forming a p-channel DMOS, a p-type impurity such as boron is implanted into the active region.
[0025]
Next, after removing the oxide film on the surface of the cross-shaped active region 82 and performing thermal oxidation again to form a thin oxide film (gate oxide film), a conductive film (for example, a polysilicon film) is formed on the upper surface of the oxide film. ) Is deposited by CVD or the like. Thereafter, the conductive film is etched, and a gate electrode 88 is formed on the active region 82 via a gate oxide film as shown in FIG. In the case of the embodiment, the gate electrode 88 is formed in an H shape so as to cover the base-side intersections of the protruding rectangular portions 90 a to 90 d of the cross active region 82.
[0026]
Next, as shown in FIG. 3B, a predetermined protruding rectangular portion of the cross-shaped active region 82, that is, sides 70, 71 where the first conductivity type impurity ions 76 are implanted to form the connection portion 78, A resist film 92 exposing the base end portions 72 and 73 and the protruding rectangular portion 90a having the sides 71 and 73 is formed. In the resist film 92, the width of the opening 94 exposing the protruding rectangular portion 90 a in the width direction of the protruding rectangular portion 90 a (the vertical direction in FIG. 3B) is larger than that of the gate electrode 88. Part of the protruding rectangular portions 90b and 90d are exposed. In the case of the embodiment, the protruding rectangle 90a is a portion that forms a source region as described later.
[0027]
Next, using the resist film 92 and the gate electrode 88 as a mask, a first conductivity type impurity ion (not shown) for forming a p-type semiconductor such as boron is implanted into the exposed portion of the cross-shaped active region 82. I do. Then, after removing the resist 92, the SOI substrate 10 is heat-treated (annealed), and as shown by an arrow 96 in FIG. 3C, the first conductivity type impurity (p-type impurity) implanted into the active region 82 is removed. The p ^- diffusion region 98 is formed in the lateral direction, that is, below the gate electrode 88, and below the gate electrode 88. That is, the p-type impurity implanted into the protruding rectangular portion 90a is changed from the position shown by the broken line to the arrow 96 as shown in FIG. 4 which is a cross-sectional view taken along the line CC of FIG. To form ap ⁻ diffusion region 98 serving as a channel region below the gate electrode 88. The p ^- diffusion region 98 is connected to the connection portion 78 in a self-aligned manner, and forms a channel region as described later.
[0028]
Thereafter, as shown in FIG. 4, a silicon oxide film (silicon dioxide film) 100 is deposited over the SOI substrate 10 by CVD or the like. Then, the silicon oxide film 100 is anisotropically etched by reactive ion etching or the like, and a sidewall 102 is formed on the side of the gate electrode 88 as shown in FIG.
[0029]
Next, as shown in FIG. 6A, a resist film 104 covering the protruding rectangular portions 90b and 90d of the cross active region 82 is formed. Then, after the second conductivity type impurity ions such as phosphorus ions are implanted into the protruding rectangular portions 90a and 90c of the active region 82 using the resist film 104 as a mask, the resist film 104 is removed. As a result, as shown in FIG. 2B, the protruding rectangular portions 90a and 90c become the source region 106 and the drain region 108 made of the n ⁺ diffusion region, and are made of the p ⁻ diffusion region adjacent to the source region 106. A channel region 110 is formed below the gate electrode 88. In FIG. 6A, the sidewall 102 is omitted.
[0030]
Thereafter, as shown in FIG. 7, a resist film 112 exposing the protruding rectangular portions 90b and 90d of the cross active region 82 is formed. Next, after the first conductivity type ions such as boron ions are implanted into the protruding rectangular portions 90b and 90d using the resist film 112 as a mask, the resist film 112 is removed. Thus, as shown in FIG. 8, the protruding rectangular portions 90b and 90d become the body contact portions 114 and 116 formed of the p ⁺ diffusion regions, and the DMOS transistor 120 is completed. Then, the body contact portions 114 and 116 are connected to the channel region 110 serving as a body via the connection portion 78, as shown by hatched portions in FIG. That is, the channel region 110 is connected to the connection portion 78 in a self-aligned manner during the manufacturing process of the DMOS transistor 120, and is connected to the body contact portions 114 and 116 via the connection portion 78.
[0031]
As described above, according to the manufacturing method according to the embodiment, before forming the cross-shaped active region 82, the conductive type in which the channel region 110 is formed at a position corresponding to the connection portion 78 formed in the cross-shaped active region 82. By implanting the same first conductivity type in advance as described above, when the impurity is diffused in the lateral direction of the cross active region 82 to form the channel region 110, the channel region 110 is connected to the connection portion 78 in a self-aligned manner. Connected. For this reason, it is possible to eliminate the inconvenience that the resistance value of the connection portion 78 increases due to a mask shift or the like and the potential of the channel region 110 serving as a body cannot be obtained as in the related art.
[0032]
【The invention's effect】
As described above, according to the present invention, before forming a cross-shaped active region, a connection portion is formed at a position where a connection portion is formed using a mask for forming a cross-shaped active region. Since the first conductivity type impurity is implanted, when the impurity is diffused in the lateral direction of the cross-shaped active region to form the channel region, the channel region serving as the body is surely self-aligned to the connection portion. Connected. Therefore, by forming the body contact portion in the protruding rectangular portion provided with the connection portion of the cross-shaped active region, the channel region can be connected to a ground circuit or the like via the body contact portion and the connection portion. The electrically floating state can be eliminated, and the DMOS transistor can be operated stably.
[Brief description of the drawings]
FIGS. 1A and 1B are views for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention, wherein FIG. 1A is an explanatory view of an SOI substrate, and FIG. FIG.
FIGS. 2A and 2B are diagrams illustrating a method of manufacturing the semiconductor device according to the embodiment, in which (1) is a plan view of a cross-shaped mask, (2) is an explanatory view of an impurity implantation step for forming a connection portion, and (3). () Is an explanatory diagram of a cross-shaped active area.
3A and 3B are diagrams illustrating a method of manufacturing a semiconductor device according to an embodiment, wherein FIG. 3A is a diagram illustrating a process of forming a gate electrode, and FIG. 3B is a diagram illustrating a process of implanting a channel impurity. (3) is an explanatory view of a step of diffusing impurities in the horizontal direction.
FIG. 4 is a cross-sectional view taken along line CC of FIG. 3 (3).
FIG. 5 is an explanatory diagram of the method for manufacturing the semiconductor device according to the embodiment, which is an explanatory diagram of a step of forming a sidewall.
FIG. 6 is an explanatory view of the method for manufacturing the semiconductor device according to the embodiment, wherein (1) a plan view of a step of forming a source region and a drain region, and (2) a DD line of (1). FIG.
FIG. 7 is an explanatory diagram of a step of forming a body contact portion in the method of manufacturing a semiconductor device according to the embodiment.
FIGS. 8A and 8B are explanatory diagrams of a DMOS transistor according to an embodiment, wherein FIG. 8A is a plan view and FIG. 8B is a cross-sectional view taken along line BB of FIG.
FIG. 9 is an explanatory diagram of a conventional method for manufacturing a diffusion junction transistor having an SOI structure.
FIG. 10 is an explanatory view of a conventional method for manufacturing a diffusion junction transistor having an SOI structure, and is a perspective view showing a state of formation of a nitride film mask and a mask made of silicon dioxide.
FIG. 11 is an explanatory view of a conventional method of manufacturing a diffusion junction transistor having an SOI structure, and is an explanatory view of a step of forming a base.
FIG. 12 is an explanatory view of a method for manufacturing a conventional diffusion junction transistor having an SOI structure, and is a plan view illustrating a base forming step.
13A to 13C are explanatory views of a conventional method for manufacturing a diffusion junction transistor having an SOI structure, in which (1) is a perspective view illustrating a step of forming an emitter and a collector, and (2) is a perspective view. FIG.
FIG. 14 is an explanatory diagram of a DMOS transistor when a conventional method for manufacturing a diffusion junction transistor having an SOI structure is used.
[Explanation of symbols]
10 SOI substrate 12 Support substrate 14 Insulating layer 16 Single crystal silicon layer 64 Cross masks 66, 86, 92, 104, 112 Resist mask 68 ... Protruding rectangular portions 70, 71, 72, 73... Side 76... First conductivity type impurity ions 78... Connection portions 80... Separation regions 82. Electrodes 90a to 90d Protruding rectangular portion 98 p ^- diffusion region 106 source region 102 sidewall 108 drain region 110 channel regions 114 and 116 body contact Units 120 and 130 DMOS transistors

Claims

Forming a cross-shaped mask at a position corresponding to a position at which a cross-shaped active region is formed on a silicon layer provided via an insulating layer on a support substrate;
Forming a connection portion by injecting a first conductivity type impurity into the silicon layer below a side adjacent to the base end of the predetermined protruding rectangular portion of the cross-shaped mask and a side adjacent to the base end;
Providing an isolation region around the cross-shaped mask to partition the silicon layer into a cross-shaped active region;
Implanting a second conductivity type impurity into the cross-shaped active region;
Forming a gate electrode covering the base end of each protruding rectangular portion of the cross-shaped active region;
An impurity of a first conductivity type is implanted into a first protruding rectangular portion of the cross-shaped active region where the connection portion is formed, and the first conductivity type impurity is diffused below the gate electrode to form an impurity corresponding to a channel region. Forming a diffusion region and connecting the impurity diffusion region to the connection portion;
Forming a source region and a drain region by injecting a second conductivity type impurity into the first protruding rectangular portion of the cross-shaped active region and a second protruding rectangular portion opposite to the first protruding rectangular portion. When,
Forming a contact portion by injecting a first conductivity type impurity into a third protruding rectangular portion of the cross-shaped active region where the connection portion is formed;
A method for manufacturing a semiconductor device, comprising: