JP3587017B2

JP3587017B2 - Magneto-optical disk reproducing method and reproducing apparatus

Info

Publication number: JP3587017B2
Application number: JP06515997A
Authority: JP
Inventors: 正清水
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1997-03-18
Filing date: 1997-03-18
Publication date: 2004-11-10
Anticipated expiration: 2017-03-18
Also published as: JPH10261250A

Description

【０００１】
【発明の属する技術分野】
本発明は光磁気ディスクの再生方法および装置に関し、特にピットエッジ記録方式で情報が記録された光磁気ディスクから記録情報を再生する光磁気ディスクの再生方法および再生装置に関する。
【０００２】
【従来の技術】
光磁気ディスクは初期状態では磁化の向きは一方向（消去方向）にそろっているが、記録データを書き込む際には、記録データに対応して記録ビームで光磁気ディスクをキュリー点まで加熱して、外部磁界によって磁化の方向を消去方向とは反対にした記録ピットの列を形成する。
【０００３】
記録ピットの形成方式には２種類あり、例えば記録データの”１”に対応してピットを形成するいわゆるピットポジション記録方式と、例えば記録データの”１”に対応してピットの前縁または後縁が位置するように記録ピットを形成するいわゆるピットエッジ記録方式がある。ピットエッジ記録方式は図３のように記録データの”１”を記録ピットのエッジに対応させるため、ピットポジション記録方式に比べ記録ビームの走査方向の記録密度が大幅に向上する利点がある。そのため近年の高密度光磁気ディスクの記録方式には、ピットエッジ記録方式が多く用いられている。
【０００４】
再生信号からエッジ位置を検出する方法としては、別回路により求められたあるスライスレベルにより再生信号をデータスライスし、その時の交点をピットのエッジ位置として検出するレベルスライス方式と再生信号を２回微分することにより、その変曲点をピットのエッジ位置として検出する２回微分方式がある。またそうして求めたいわゆる二値化された再生データはエッジ信号として前記ＰＬＬ回路に入力され、該エッジ信号に対して位相同期化したクロック信号が生成される。次に該クロック信号と前記エッジ信号はデータセパレータ回路に入り、やはり位相を同期化した再生データを得る。同期化した再生データはその後の復調回路により、記録データである通常のデジタルデータに変換される。前記ＰＬＬ回路により前記エッジ信号を処理する際の処理方法としては、ピットの前縁または後縁を立ち上がりと立ち下がり位置を示す別のエッジ信号として２つのＰＬＬ回路により処理するＤｕａｌＰＬＬ方式とピットの前縁または後縁の位置を示すエッジ信号を立ち上がりと立ち下がりの区別なく１つのＰＬＬ回路により処理するＳｉｎｇｌｅＰＬＬ方式がある。このうちＤｕａｌＰＬＬ方式の代表的な例は、特開平４−９０１６８号公報、特開平４−１２１８４５号公報などに開示されている。またＳｉｎｇｌｅＰＬＬ方式でありながら、ピットの前縁または後縁をレベルスライス方式で別々に検出し、スライスレベルあるいはエッジ位置を補正するという構成は過去にいくつか出願されており、代表的なものには特開平４−２０５９３９号公報、特開平４−２９１０４１号公報、特開平５−１１４１８９号公報などがある。
【０００５】
【発明が解決しようとする課題】
しかしながら，ＤｕａｌＰＬＬ方式はＰＬＬ回路を少なくとも２つ用いるため回路規模が大きくなり、消費電力が大きくなる。したがって今後益々需要が高まる電池駆動も可能なノートサイズのパーソナルコンピュータに搭載される光磁気ディスク再生装置用のＩＣに適用するには、消費電力が大きすぎるという問題点がある。また２つ以上のＰＬＬ回路が周波数の高いクロックを介して相互に干渉するため、個々のＰＬＬの回路動作が不安定になりやすく、回路ノイズも多いという問題点もあった。
【０００６】
またＳｉｎｇｌｅＰＬＬ方式でスライスレベルあるいはエッジ位置を補正するという方法は補正する前のデータをレベルスライスする場合の基準スライスレベルの設定が難しく、スライスレベルあるいはエッジ位置の補正分を演算するのに時間がかかるため、高速に補正ができず再生時のスピードが遅い、また場合によっては再生時のエラーが起こりやすくなるという問題点があった。この事はすなわち再生装置の性能の悪さを意味するものであり、再生装置の設計においては注意すべき内容である。
【０００７】
本発明はこのような問題点を解決するものでその目的とするところは、ピットエッジ記録方式で情報が記録された光磁気ディスクから記録情報を再生する光磁気ディスクの再生方法および装置において、特に今後益々需要が高まる電池駆動も可能なノートサイズのパーソナルコンピュータに搭載される光磁気ディスク再生装置用のＩＣに適用できる簡単な回路構成で、低消費電力を実現する光磁気ディスクの再生方法を提供することにあり、また高速でしかも精度のよいエッジ検出ができる光磁気ディスクの再生方法を提供することにもある。
【０００８】
【課題を解決するための手段】
本発明の光磁気ディスクの再生方法は、光磁気ディスク媒体にエッジ記録されたピットのエッジ位置を検出して記録信号を再生する再生方法であり、特に再生信号とスライスレベルの交点を記録ピットのエッジ位置として検出する光磁気ディスクの再生方法において、（１）第１の位相比較器、チャージポンプ、第１のループフィルターおよびＶＣＯを有するＰＬＬ回路と、第２の位相比較器、第２のチャージポンプおよび第２のループフィルターからなるスライスレベル補正回路とを有し、光磁気ディスクからの再生信号をスライスレベルと比較し、二値化することにより再生データを得る光磁気ディスクの再生方法であって、
前記二値化された再生データと前記ＰＬＬ回路の後段に設けられたデータセパレータ回路より出力されるクロック信号または前記データセパレート回路より出力される再生データとの位相差を前記第２の位相比較器により検出し、前記スライスレベル補正回路より出力された補正出力を、加算アンプに入力して基準スライスレベルに加算することにより前記スライスレベルを補正し、
前記基準スライスレベルは固定電圧または前記再生信号に基づき生成したスライスレベルのいずれかを選択可能であることを特徴とする。
（２）前記スライスレベル補正回路を含む信号処理回路の動作、非動作の選択および動作を開始させるタイミングは外部から制御することを特徴とする。
（３）前記第２の位相比較器により位相比較する場合、再生信号の立ち上がりエッジあるいは立ち下がりエッジでのみ位相比較するか、または立ち上がりと立ち下がり両エッジで位相比較することを特徴とする。
【０００９】
また、本発明の光磁気ディスクの再生方法は、光磁気ディスク媒体にエッジ記録されたピットのエッジ位置を検出して記録信号を再生する再生方法であり、特に再生信号とスライスレベルの交点を記録ピットのエッジ位置として検出する光磁気ディスクの再生方法において、
（４）第１の位相比較器、チャージポンプ、第１のループフィルターおよびＶＣＯを有するＰＬＬ回路と、第２の位相比較器、第２のチャージポンプおよび第２のループフィルターからなるスライスレベル補正回路とを有し、光磁気ディスクからの再生信号をスライスレベルと比較し、二値化することにより再生データを得る光磁気ディスクの再生装置によって、再生信号を所定のスライスレベルと比較して二値化することにより再生データを得る光磁気ディスクの再生方法であって、
前記二値化された再生データと前記ＰＬＬ回路の後段に設けられたデータセパレート回路より出力されるクロック信号または前記データセパレート回路より出力される再生データとの位相差を前記第２の位相比較器により検出し、前記スライスレベル補正回路より出力された補正出力を、加算アンプに入力して基準スライスレベルに加算することにより前記スライスレベルを補正する光磁気ディスクの再生方法において、
再生している光磁気ディスクの欠陥を検知したら前記スライスレベル補正回路の出力を所定の基準電圧に接続することを特徴とする。
（５）前記光磁気ディスクの欠陥を検知する方法は前記再生信号とスライスレベルの比較出力を用いて行い、該比較出力のパルス幅が設定値以下なら前記スライスレベル補正回路の出力を所定の基準電圧に接続することとし、該設定値はエッジ記録再生の際に用いられる変調方式により異なり、前記クロック周期をＴとした場合、Ｔの数倍に設定されることを特徴とする。
（６）前記光磁気ディスクの欠陥を検知して前記スライスレベル補正回路の出力を所定の基準電圧に接続する場合、前記第２のループフィルターの出力を基準電圧に接続することを特徴とする。
【００１０】
また、本発明の光磁気ディスクの再生装置は、光磁気ディスク媒体にエッジ記録されたピットのエッジ位置を検出して記録信号を再生する光磁気ディスクの再生装置であり、
（７）再生信号とスライスレベルの交点を記録ピットのエッジ位置として検出する光磁気ディスクの再生装置において、該光磁気ディスク媒体を回転させるスピンドルモータ、該光磁気ディスク媒体にレーザー光を照射し情報の記録再生を行う光学ヘッド、該光学ヘッドを所望の位置に移動させるアクチュエータおよび制御回路部からなる再生装置であり、該制御回路部はプリアンプ回路、レーザー駆動回路、サーボ制御回路、ディスクコントローラ回路、ＣＰＵ、第１の位相比較器、チャージポンプ、第１のループフィルターおよびＶＣＯを有するＰＬＬ回路と、第２の位相比較器、第２のチャージポンプおよび第２のループフィルターからなるスライスレベル補正回路を少なくとも有し
前記二値化された再生データと前記ＰＬＬ回路の後段に設けられたデータセパレート回路より出力されるクロック信号または前記データセパレート回路より出力される再生データとの位相差を前記第２の位相比較器により検出し、前記スライスレベル補正回路より出力された補正出力を、加算アンプに入力して基準スライスレベルに加算することにより前記スライスレベルを補正し、
前記基準スライスレベルは固定電圧または前記再生信号に基づき生成したスライスレベルのいずれかを選択可能であることを特徴とする。
（８）前記加算アンプのゲインは、前記スライスレベル補正回路を動作させる場合は１以下とし、前記スライスレベル補正回路を動作させない場合は１以上にすることを特徴とする。
（９）前記スライスレベルの補正精度は前記スライスレベル補正回路より出力された補正出力のダイナミックレンジと、前記スライスレベル補正回路を含む信号処理回路から前記加算アンプまでを閉ループにした場合のループゲインから決定されることを特徴とする。
（１０）前記第２のループフィルターは前記第２のチャージポンプの出力にコンデンサの一端を接続し、一端は回路のグランドレベルに接続した構成であり、該コンデンサの容量値により前記信号処理回路から前記加算アンプまでを閉ループにした場合のループゲインとスライスレベルを補正する速度が決定されることを特徴とする。
（１１）前記第２のループフィルターのコンデンサに並列にダンピング抵抗を設け、ループフィルターの出力振幅を制限することを特徴とする。
（１２）前記ダンピング抵抗の一端はチャージポンプの出力に接続し、一端は回路のグランドレベルあるいは基準電圧に接続することを特徴とする。
【００１１】
また、本発明の光磁気ディスクの再生装置は、光磁気ディスク媒体にエッジ記録されたピットのエッジ位置を検出して記録信号を再生する光磁気ディスクの再生装置であり、
（１３）前記スライスレベル補正回路を含む信号処理回路は前記ＰＬＬ回路の動作周波数帯域と少なくとも同じ周波数帯域で動作させることを特徴とする。
（１４）前記ＰＬＬ回路により、前記二値化された再生データへ位相同期化する際の周波数と位相の引き込み過程に用いるディスクのＶＦＯ部とデータ領域では前記ＰＬＬ回路のゲインを切り替えることとし、該データ領域におけるゲインは引き込み時と同じかまたはそれ以下に設定することを特徴とする。
（１５）前記ＰＬＬ回路により、前記二値化された再生データへ位相同期化する際の周波数と位相の引き込み過程に用いるディスクのＶＦＯ部とデータ領域では前記信号処理回路によりスライスレベルを補正する際の基準スライスレベルを切り替えることを特徴とする。
【００１２】
【作用】
本発明の上記構成によれば、図１のように第２の位相比較器により、二値化された再生データとＰＬＬ回路により該再生データへ位相同期化されたクロックとの位相差を検出し、該位相差出力からＵｐとＤｏｗｎパルスを生成し、チャージポンプ回路を動かす。さらにチャージポンプ回路の出力をループフィルターにかけ、ＤＣ成分としての補正出力であるＶＥＲＲＯＲを取り出す。その補正出力ＶＥＲＲＯＲを図２のように加算アンプにより基準スライスレベルに加算してスライスレベルを補正する。補正されたスライスレベルにより再度データを二値化して正しい再生データを得ることになる。
【００１３】
【発明の実施の形態】
（実施例１）
以下本発明について，実施例に基づき詳細に説明する。図１は本発明を実施する再生回路主要部の回路ブロック図である。ここでデータの再生に用いるＰＬＬ回路は公知の構成であり、第１位相比較器１、チャージポンプとループフィルター２、およびＶＣＯ（電圧制御発振器）３からなる。通常光磁気を含む磁気記録装置に用いられるこの種のＰＬＬ回路はデータの高速引き込みとロックおよび追従が可能である。次に本発明によるスライスレベルの補正についてまず概略を説明する。ＰＬＬ回路からのＶＣＯ出力とＲＡＷＤＡＴＡ５はデータセパレータ回路４に入力され、再生信号に位相同期化されたクロックであるＳＹＮＣＣＬＫ７と再生データＳＹＮＣＤＡＴＡ６を得る。ここでＲＡＷＤＡＴＡ５について少し説明する。図２は本発明を実施する再生回路の別の部分を示す回路ブロック図である。光学ヘッド１５を用いて光磁気ディスクに再生用光スポットを照射し、磁気光学的効果により再生信号を得る。この再生信号はアンプとフィルター１６を通して増幅され、コンパレータ２５によりあるスライスレベルでデータスライスされる。スライスされたデータは記録ピットのエッジ位置を示すものであり、二値化回路２６によりデジタル化され、いわゆるＲＡＷＤＡＴＡを得る。再び図１に戻り、第１位相比較器と同じ構成の第２位相比較器により、ＲＡＷＤＡＴＡとＳＹＮＣＣＬＫとの位相差を検出し、その位相差出力からＵｐパルス９とＤｏｗｎパルス１０を生成し、チャージポンプ回路１１を動かす。さらにチャージポンプ回路の出力をループフィルターにかけＤＣ成分としての補正出力であるＶＥＲＲＯＲ１３を取り出す。その際、ループフィルターの構成要素としてはチャージポンプ回路出力にコンデンサＣ１を回路グランドレベルに対して外付けする。チャージポンプ回路出力により、このコンデンサＣ１は充放電される。Ｃ１の容量値を小さくすれば充放電が速くなるため、ＶＥＲＲＯＲは高速な応答になる。逆にＣ１の容量値を大きくすれば、ＶＥＲＲＯＲの応答はゆっくりしたものになる。したがって本発明において、Ｃ１の容量値の設定は重要なポイントである。この点については後述する。こうして得られたＶＥＲＲＯＲ出力は図２における加算アンプ２３により基準スライスレベルに加算され、スライスレベルを補正する。補正されたスライスレベルであるＳＵＭＯ２４はコンパレータ２５に入力され、再度データスライスを行った後、二値化回路によりデジタル化され正しい再生データを得ることになる。つまり図１のＰＬＬ回路とスライスレベル補正回路１４から図２のＲＡＷＤＡＴＡ生成までが１つのループをつくり、そのループを何回か回るうちにスライスレベルが補正され、正しい再生データを得る構成になっている。ここでスライスレベル補正回路の動作開始時の基準スライスレベルは固定電圧または再生信号に基づき生成したスライスレベルのいずれかを選択できる。固定電圧の場合は、図２のように基準電圧発生回路１７により生成した固定電圧を用いる。この固定電圧は基準電圧と呼び、図２においてアンプとフィルター１６の出力のバイアス電圧であるとともにコンパレータ２５に対するＤＣバイアス電圧でもある。また再生信号に基づき生成したスライスレベルの場合は、ピークボトム検出回路１８により再生信号のピーク出力１９とボトム出力２０を検出し、それらを抵抗分割した値である中間出力ＭＩＤ２１を基準スライスレベルとする。例えばＰＬＬによるデータ引き込みに用いるＶＦＯ部分のピークとボトムを検出し、その５０％をＭＩＤレベルとして使用することができる。ＶＦＯ部分は通常、最高記録周波数の連続パターンが記録されているので、記録ピット間の干渉をよく反映している領域である。したがってデータ再生の場合に、このＶＦＯ部分で基準スライスレベルを決めることが多い。なお基準スライスレベルを切り換える場合で具体的な例を上げると、例えば再生しようとする光磁気ディスクに対して装置の最適な記録パワーを設定するモード（テストライトあるいは試し書きモードという）では再生信号に基づき生成したスライスレベルを基準とし、実際にデータを再生するモードでは固定の基準電圧を用いる。切り換えはモード切り換え信号によりアナログスイッチのような高速スイッチを動作して行う。通常のアナログスイッチであれば、数十ｎｓ以下の応答性があるので十分である。図２においては切り換えスイッチ２２を動作することにより加算アンプ２３の一方の入力を切り換えている。またデータ再生のモードにおいて、さらに細かく基準スライスレベルを切り換える内容については後述する。
【００１４】
次に本発明によるスライスレベルの補正について、図３に基づいてさらに詳しく説明する。（ａ）の記録データに対しエッジ記録されたピットは（ｂ）のような形状をしている。この記録ピットを光学ヘッドにより検出し、アンプとフィルターを通した再生信号は（ｃ）である。今基準スライスレベルが図のように、理想より高い位置にあったとする。その基準スライスレベルによりデータスライスされ二値化されたＲＡＷＤＡＴＡは、（ｅ）に示すように本来あるべきエッジ位置に対し、時間的なシフトを生ずる。このＲＡＷＤＡＴＡ（ｅ）とＳＹＮＣＣＬＫ（ｆ）が位相比較されると、エッジのシフト方向と大きさに応じてＵｐあるいはＤｏｗｎのパルス（ｇ）または（ｈ）が生成される。このＵｐあるいはＤｏｗｎのパルスによりチャージポンプ回路が動作し、図１におけるコンデンサＣ１を充放電する。ゼロクロス信号（ｄ）によりスライスレベルを補正する方向を制御すると、図３の場合はチャージ信号（ｉ）のみが発生し、これによりＣ１が充電され、スライスレベルを下げるような補正出力ＶＥＲＲＯＲを生ずる。逆にスライスレベルが理想より低い場合は、点線で示すようにディスチャージ信号（ｊ）のみが発生し、Ｃ１から電荷を放電し、スライスレベルを上げるような補正出力を生ずる。例えば基準電圧をＶＲＥＦ、基準スライスレベルをＭＩＤとすると、補正されたスライスレベルＳＵＭＯは次式のようになる。
【００１５】
【数１】

【００１６】
ここでＧは加算アンプのゲインを示しており、スライスレベルの補正精度と補正出力ＶＥＲＲＯＲの応答性も加味して決定される。このＧについては後述する。また基準スライスレベルとして基準電圧を用いる場合は上式のＭＩＤがＶＲＥＦとなる。このようにしてスライスレベルの補正が行われるが、近年記録データの転送レートも上がり、扱う信号の周波数が数十ＭＨｚにも及ぶため、スライスレベルの補正もμｓオーダーの応答が必要となる。実験およびシミュレーションを重ねた結果、Ｃ１＜１００ｐＦにしてスライスレベル補正回路を高速動作させれば、スライスレベルの補正もμｓオーダーの応答が可能なことがわかった。周辺の付加的な回路によってもこのＣ１の値は異なるので、実用的にはＣ１＜１０００ｐＦに設定するのがよいと思われる。
【００１７】
次に実際のデータによりスライスレベル補正の効果をみる。図４は従来の再生方法における再生波形とデータパルスの時間間隔測定結果を示す図である。ディスクに記録されたあるパターンを再生し、その再生信号をオシロスコープにより観測した結果が（ａ）に示す再生波形エンベロープＡ２７である。この場合は再生信号のピークとボトムを検出し、その５０％値を適切なスライスレベルとしている。またスライスレベル補正回路は動いていないので、２８に示す補正出力Ａ１は固定値を示している。そのスライスレベル２９でデータスライスし二値化した再生データのパルス時間間隔をタイムインターバルアナライザーにより測定した結果が（ｂ）である。この例は１／７変調方式の２Ｔ、４Ｔ、５Ｔ成分を含んだパターンであるので、（ｂ）のような分布結果が得られた。各Ｔ成分の分布はほぼガウス分布を示している。この分布の拡がりがデータ再生の際のエラーレートを左右する。つまり分布の拡がりが大きいほど、エラーを起こしやすくエラーレートが悪いことになる。例えば２Ｔ成分について分布の拡がり、つまり標準偏差σを測定すると（ｂ）に示すように２．４９ｎｓであった。これに対し、本発明による再生方法を用いると、図５のような結果になった。スライスレベル補正回路が高速に動作し、補正出力は３０のようにパターンに応じて微妙に変化している。この補正出力から３１のスライスレベルＡ２が生成され、図４と同じようにして再生データのパルス時間間隔を測定した結果が（ｂ）である。図４の（ｂ）と比較すると２Ｔ、４Ｔ、５Ｔ各成分の分布が急峻になっているのがわかる。２Ｔ成分の標準偏差は２．２４ｎｓであった。データ再生の際に用いるデコードウインドウから、あるエラーレートを想定して分布の拡がりを統計的処理したものを差し引いた値をウインドウマージンと呼ぶ。図４（ｂ）と図５（ｂ）で２Ｔ成分の標準偏差の差は２．４９−２．２４＝０．２５ｎｓと僅かな差のように思われるが、この標準偏差の差は１×１０−５のエラーレートの場合を考えるとデコードウインドウに対して約５％を占有する。つまり本発明によるスライスレベルの補正を行うと、この例の場合はウインドウマージンが約５％改善されるのである。実際エッジ記録を用いるような高記録密度の場合を考えると、この５％の改善は非常に大きい効果である。このように従来の再生方法に比べ、本発明の再生方法を用いるとウインドウマージンが改善され、データ再生の際のエラーレートが実質的に向上する。図４、図５は本発明によるスライスレベルの補正の有効性を証明しているデータである。さらに図６は別なパターンにおけるスライスレベルの補正を示す図である。図のようにＤＣ的に変動するようなパターンに対しても、スライスレベルの補正は適切にでき、３３あるいは３５のようにμｓオーダーの応答が可能である。このように数十ＭＨｚの信号に対し、スライスレベルの補正がピットバイピットで十分にできる。
【００１８】
またスライスレベル補正回路を含む本発明の信号処理回路の動作、非動作の選択は外部から制御できる。実際には図２における加算アンプ２３のＯＮ、ＯＦＦを外部から制御できるようにしているので、前記信号処理回路の動作、非動作の選択が容易にできる。さらに前記信号処理回路の動作を開始させるタイミングも外部から制御できる。具体的にはタイミングの設定は、光磁気ディスクのディスクフォーマットに対応して設定できる。図８は光磁気ディスクのディスクフォーマットの一例を示した図であるが、光磁気ディスクは記録データの管理上の必要から１トラックが数十セクターに分割され、各セクターは例えばこの図のように、セクターの開始を示すセクターマーク信号ＳＭ、セクターを特定するＩＤ番号を示すＩＤ部、ＰＬＬ回路によるデータの引き込みに用いるＶＦＯ部を含むＰｒｅ−ＦｏｒｍａｔｔｅｄＨｅａｄｅｒ部およびユーザーが記録するための領域であるＲｅｃｏｒｄｉｎｇｆｉｅｌｄ部などから構成されている。図の中でＤａｔａｆｉｅｌｄが実際にデータが記録される領域である。タイミングの設定は、例えばセクターマーク信号を検出したという信号をトリガーにしてカウンターを動かし、カウント数に従いスライスレベル補正回路の中の位相比較器の動作を開始させる信号を出力すれば、ディスクフォーマットに対応させて任意に設定できる。ＰＬＬによりデータの引き込みを完了してすぐに位相比較器を動かすこともできるし、ＶＦＯ部が終了するまで待って動かすということもできる。このようなタイミングの設定は例えば、ＶＦＯ部に欠陥があって再生時にエラーを起こした場合にタイミングをずらしてリトライすることができるので非常に有効である。
【００１９】
次にスライスレベル補正回路の中の第２の位相比較器による位相比較方法について説明する。図９は本発明の再生方法における位相比較器の位相比較タイミングを説明する図である。（ａ）の再生信号はスライスレベル（ｅ）によりデータスライスされ、二値化後にＲＡＷＤＡＴＡ（ｂ）となる。再生信号の立ち上がり、立ち下がり両エッジで位相比較するとはＲＡＷＤＡＴＡのそれぞれのエッジについてクロックあるいはデジタルデータとの位相比較を行い、スライスレベル補正をすることである。これとは別に、再生信号の立ち上がりエッジあるいは立ち下がりエッジでのみ位相比較することもできる。図９で（ｃ）は立ち上がりデータ、（ｄ）は立ち下がりデータを示す。（ｃ）とクロック、（ｄ）とクロックというようにＲＡＷＡＤＡＴＡの一つおきのエッジについて位相比較が行われる。このように位相比較の間隔を広げることで、スライスレベル補正回路を含む本発明の信号処理回路の動作周波数帯域を下げることができ、高周波ノイズに対して回路動作の安定化を図ることができる。
【００２０】
一方図７は従来の再生方法の一例を示す回路ブロック図である。なお本発明の実施例と同一部材、同一信号には同一符号を付しているので、その説明は省略する。図はＤｕａｌＰＬＬ方式を示しているが、この方式は再生信号の立ち上がりと立ち下がりエッジを別々に検出し、その検出信号を２つのＰＬＬ回路に通して処理し、その後に合成して再生データを得るという方式である。ＤｕａｌＰＬＬ方式は図７のように、また特開平４−９０１６８号公報、特開平４−１２１８４５号公報などに開示されているように、ＰＬＬ回路を少なくとも２つ用いるため回路規模が大きくなり、消費電力が大きくなる。具体的には回路を集積化したとしても、５Ｖ単一電源で約５Ｗ以上の消費電力を要すると思われる。これでは、今後益々需要が高まる電池駆動も可能なノートサイズのパーソナルコンピュータに搭載される光磁気ディスク再生装置用のＩＣに適用するには、消費電力が大きすぎるという問題点がある。また扱う信号の周波数が数十ＭＨｚにも及ぶと、２つ以上のＰＬＬ回路が周波数の高いクロックを介して相互に干渉するため、個々のＰＬＬの回路動作が不安定になりやすく、回路ノイズも多いという問題も生ずる。これに対し本発明の再生方法によると、ＳｉｎｇｌｅＰＬＬ方式のため従来のＤｕａｌＰＬＬ方式に比べ回路規模を小さくでき、回路全体で約２〜３Ｗの消費電力が達成できる。したがって電池駆動も可能なノートサイズのパーソナルコンピュータに搭載される光磁気ディスク再生装置用のＩＣに十分適用できる。またＳｉｎｇｌｅＰＬＬ方式でスライスレベルあるいはエッジ位置を補正するという方法は特開平４−２０５９３９号公報、特開平４−２９１０４１号公報、特開平５−１１４１８９号公報などに示すように補正する前のデータをレベルスライスする場合の基準スライスレベルの設定が難しく、スライスレベルあるいはエッジ位置の補正分を演算するのに時間がかかるため、高速に補正ができないという問題点がある。またエッジ記録を用いた高密度光磁気記録においては記録ピット間の干渉が大きいので、理想的な位置に対する実際のエッジ位置のずれが大きい。したがってピット毎にエッジ位置を補正するためにはμｓオーダーで動作する補正回路が必要である。本発明の再生方法によると、例えばコンデンサＣ１を１００ｐＦ以下にしてスライスレベル補正回路を高速動作させれば、μｓオーダーの応答が可能であるため、ピット毎のスライスレベルの補正が高速にでき、したがって光磁気ディスク再生装置の再生速度の向上が期待できる。
【００２１】
（実施例２）
本発明の別の実施例について説明する。図１０は本発明の再生方法の別の実施例における位相比較方法を説明する図である。図１と比べるとＰＬＬ回路からのＶＣＯ出力とＲＡＷＤＡＴＡがデータセパレータ回路に入力され、再生信号に位相同期化されたクロックであるＳＹＮＣＣＬＫと再生データＳＹＮＣＤＡＴＡを得るところまでは同じである。この例ではＲＡＷＤＡＴＡと位相比較する対象がＳＹＮＣＣＬＫではなくてＳＹＮＣＤＡＴＡである。以下の処理は実施例１と同じであり、第２位相比較器によりＲＡＷＤＡＴＡとＳＹＮＣＤＡＴＡとの位相差を検出し、その位相差出力からＵｐパルスとＤｏｗｎパルスを生成し、チャージポンプ回路を動かす。さらにチャージポンプ回路の出力をループフィルターにかけＤＣ成分としての補正出力であるＶＥＲＲＯＲを取り出す。ＶＥＲＲＯＲ出力は図２における加算アンプにより基準スライスレベルに加算され、スライスレベルを補正する。補正されたスライスレベルであるＳＵＭＯはコンパレータに入力され、再度データスライスを行った後、二値化回路によりデジタル化され正しい再生データを得ることになる。ＳＹＮＣＤＡＴＡとの位相比較をする意味は、何らかの原因でデータのエッジ位置がＳＹＮＣＣＬＫ周期の二分の一以上大きくシフトした場合に、ＳＹＮＣＣＬＫを位相比較対象にしていると、本来比較すべきＣＬＫエッジの次のＣＬＫエッジ、あるいはひとつ前のＣＬＫエッジとＲＡＷＡＤＡＴＡが位相比較されてしまい、誤った位相差出力が得られる。これに対し、
ＳＹＮＣＤＡＴＡはＲＡＷＡＤＡＴＡと一対一に対応しているため、大きくエッジシフトを起こしてもひとつ次のあるいはひとつ前のエッジにまで遡って位相比較されることはほとんどない。データのエッジ位置がＳＹＮＣＣＬＫ周期の二分の一以上に大きくシフトすることは通常は考えにくい。したがってＳＹＮＣＣＬＫを位相比較対象としてよいと思うが、再生装置を設計する場合安全のためには、位相比較対象をＳＹＮＣＤＡＴＡにするかＳＹＮＣＣＬＫにするかを外部から選択できるようにしておき、ＳＹＮＣＣＬＫでエラーを起こした場合に対象をＳＹＮＣＤＡＴＡに変えて再生をリトライするようにしておけば有効である。
【００２２】
次に本発明の別の再生方法について説明する。
【００２３】
（実施例３）
図１１は本発明の再生方法における光磁気ディスクの欠陥を検知する方法を説明する図である。今光磁気ディスクに欠陥がある場合の再生波形Ｄを例にして考える。図では１／７変調の２Ｔくり返し信号４５の中に欠陥４６がある。スライスレベル補正回路を動作させて欠陥部分を再生すると、補正出力ＶＥＲＲＯＲは（ｂ）の５２のように、欠陥の影響を受けてレベルが上がり暫くはそのままでゆっくりと所望のレベルまで下がってくる。この間スライスレベルも補正出力を反映して５１のようにレベルが上がるため、欠陥通過後暫くは誤ったデータが続くことになる。本発明はその現象を回避するために、再生している光磁気ディスクの欠陥を検知したらスライスレベル補正回路をリセットするというものである。その際の光磁気ディスクの欠陥を検知する方法を次に説明する。まず図１１（ａ）において再生波形４５をスライスレベル４７によりスライスし、４９に示すコンパレータ出力Ｄ１を得る。そしてこのコンパレータ出力のパルス幅を常時モニターしていてその幅がある設定値以下であればディスクに欠陥があると判断し、リセット開始信号を発してスライスレベル補正回路をリセットするようにする。図１１の例は１／７変調で２Ｔのくり返し信号の場合である。したがって図の中で欠陥前のパルス幅Ｐｗ１は２Ｔ幅である。設定値を１．５Ｔにして欠陥部を再生したところ、欠陥通過後にパルス幅Ｐｗ２が１．５Ｔ以下になったため、リセット開始信号５０が立ち上がったのである。１／７変調において最短ピット長は２Ｔ幅である。そこでこの場合は設定値を最短ピット長に対して少し狭い幅である１．５Ｔにした。この設定値はエッジ記録再生の際に用いられる変調方式により異なるが変調方式が異なる場合にも、最短ピット長に対して少し狭い幅に設定するようにする。つまりクロック周期をＴとすると、Ｔの数倍に設定する。次にディスクの欠陥を検知してスライスレベル補正回路をリセットする場合は、補正出力ＶＥＲＲＯＲを基準電圧に接続するようにする。ディスクの欠陥を検知して発せられるリセット開始信号により、補正出力ＶＥＲＲＯＲを基準電圧に接続すると、補正出力は４８のようになる。そうすると欠陥通過後にスライスレベルがすばやく所望のレベルに達するため、欠陥により失われるデータが少なくて済むようになる。つまり欠陥があっても極端なエラーレートの悪化は防止される。
【００２４】
次に本発明の再生装置について説明する。
【００２５】
（実施例４）
本発明の再生装置は図１２のように上記の再生方法を実現した回路を搭載した装置である。本装置は主に光磁気ディスク媒体５４を回転させるスピンドルモータ５６、その光磁気ディスク媒体にレーザー光を照射し情報の記録再生を行う光学ヘッド５９、その光学ヘッドを所望の位置に移動させるフォーカスおよびトラック系のアクチュエータ５７、リニアアクチュエータであるＶＣＭ５８および制御回路部から構成されている。そして制御回路部はプリアンプ回路６３、レーザー駆動回路６４、サーボ制御回路６８、ディスクコントローラ回路６７およびＣＰＵ６９さらには第１の位相比較器、チャージポンプ、ループフィルター、ＶＣＯからなるＰＬＬ回路と第２の位相比較器、第２のチャージポンプ、第２のループフィルターからなる信号処理回路を含むアナログ信号処理回路６５から構成されている。さらにスライスレベル補正回路６６を含むアナログ信号処理回路、サーボ制御回路、ディスクコントローラ回路はカスタムあるいは汎用にＩＣ化されている。再生方法のところで述べたようにしてスライスレベルの補正が行われる。スライスレベルの補正出力をＶＥＲＲＯＲ、基準電圧をＶＲＥＦ、基準スライスレベルをＭＩＤとすると、補正されたスライスレベルＳＵＭＯは次式のようになる。
【００２６】
【数２】

【００２７】
ここでＧは加算アンプのゲインを示している。スライスレベル補正回路を動かす場合はＧは１以下とする。スライスレベルの補正精度を上げるためには小さな位相差に対してＶＥＲＲＯＲが大きく変化するようにする。そうすると上式の括弧内の値が大きくなるので、加算アンプのゲインは小さめに設定し、ＳＵＭＯが飽和するのを防ぐ。これがＧを１以下に設定する理由であるが、具体的には必要なＳＵＭＯのレベルを想定し、回路的に飽和しないようにＧを決めることになる。またスライスレベルの補正を行わない場合はＧを１以上にする。この場合は通常はＶＥＲＲＯＲとＶＲＥＦを等しくするので上式の括弧内の値はゼロとなる。そうするとＳＵＭＯはＭＩＤと等しくなり、Ｇの値は大きな意味を持たない。さらにデータ再生の回路を設計する上では、スライスレベル補正回路を含む信号処理回路から加算アンプまでを閉ループにした場合のループゲインの設定が非常に重要である。本発明の再生装置においては第２のループフィルターは第２のチャージポンプの出力にコンデンサＣ１の一端を接続し、一端は回路のグランドレベルに接続した構成をとっている。このＣ１の容量値により前記ループゲインとＶＥＲＲＯＲの応答性、つまりスライスレベルを補正する速度が決定される。ループゲインを変化させると、ＶＥＲＲＯＲのダイナミックレンジも変化する。スライスレベルの補正精度を上げるためには、ＶＥＲＲＯＲのダイナミックレンジも大きくとれるようにＣ１の設定を行う。近年記録データの転送レートも上がり、扱う信号の周波数が数十ＭＨｚにも及ぶため、スライスレベルの補正もμｓオーダーの応答が必要となる。実験およびシミュレーションを重ねた結果、Ｃ１＜１００ｐＦにしてスライスレベル補正回路を高速動作させれば、スライスレベルの補正もμｓオーダーの応答が可能なことがわかった。周辺の付加的な回路によってもこのＣ１の値は異なるので、実用的にはＣ１＜１０００ｐＦに設定するのがよいと思われる。上述したように本発明によると、データ再生にＳｉｎｇｌｅＰＬＬ方式を用いるため、従来のＤｕａｌＰＬＬ方式に比べ回路規模を小さくできる。また機能を集積化したカスタムＩＣなどの採用により回路部品を低減することができ、回路全体で約２〜３Ｗの消費電力が達成できた。
【００２８】
（実施例５）
本発明の別の実施例について図１３により説明する。図１３は本発明の再生装置におけるダンピング抵抗を説明する図である。この場合、図１のスライスレベル補正回路１４の中のループフィルターを構成する７３に示すコンデンサＣ１に加え、並列に７４のダンピング抵抗Ｒ１を設けている。この抵抗は数Ｋから数十Ｋオームとし、一端はチャージポンプの出力に、もう一端は回路のグランドレベルあるいは基準電圧発生回路に接続する。その切り換えは切り換えスイッチ７５により外部から制御できる。ダンピング抵抗を設けると、スライスレベル補正出力の振幅がある程度制限される。扱う信号の周波数が数十ＭＨｚにも及ぶため、スライスレベルを高速に補正しようとすると、様々なノイズに対して敏感になり、補正精度にも影響がでる。これに対し図１３のように例えば接続先を基準電圧として、ダンピング抵抗を通じてある程度の電流を基準電圧に向けて流していた方がより安定した応答が得られることを実験により確認した。抵抗値を小さくし、ダンピングを大きくとると補正出力振幅が制限されすぎるので、特に図６のようなＤＣ的に変動するようなパターンに対しては、スライスレベルの補正精度が悪くなる。したがって上記のように、抵抗値は小さくしても数Ｋオームまでがよい。
【００２９】
次に本発明の別の再生装置について説明する。
【００３０】
（実施例６）
この再生装置は基本構成は上述した再生装置と同じである。ただし図１のスライスレベル補正回路１４の中のループフィルターを構成するコンデンサＣ１の容量値を１０００ｐＦ以下に限定する。Ｃ１を小さく設定することでスライスレベル補正回路を含む信号処理回路はデータ再生に用いるＰＬＬ回路の動作周波数帯域と少なくとも同じ周波数帯域で動作させることが可能となる。そうするとエッジ記録を用いた高密度光磁気記録において、特に記録ピット間の干渉が大きく、理想的な位置に対する実際のエッジ位置のずれが大きい場合にもピット毎のスライスレベルの補正が高速にでき、したがって光磁気ディスク再生装置の再生速度の向上が期待できる。また本発明の再生装置ではＰＬＬ回路により、二値化された再生データへ位相同期化する際の周波数と位相の引き込み過程に用いるディスクのＶＦＯ部とデータ領域では前記ＰＬＬ回路のゲインを切り換える。図１４は本発明の再生装置におけるＰＬＬゲインの切り換えを説明する図である。図の中で再生信号（ａ）はＳｙｎｃパターンを挟んでＶＦＯ部とデータ領域の一部を示したものである。リードゲート信号（ｂ）が立ち下がるとＰＬＬ回路が動作を開始し、二値化された再生データへ位相同期化する際の周波数と位相の引き込みを完了すると、ＰＬＬＬｏｃｋ信号（ｃ）が立ち下がる。またＶＦＯ部を過ぎてＳｙｎｃパターンを検出すると、Ｓｙｎｃ検出信号（ｄ）が立ち上がる。Ｓｙｎｃパターンはここからデータ領域が始まることを示す目印の信号である。ＰＬＬのゲインは（ｅ）に示すようにＶＦＯ部は高ゲインとし、データ領域はゲインを引き込み時と同じかまたはそれ以下に設定する。ゲインの切り換えはＳｙｎｃ検出信号（ｄ）をトリガーにして行えば容易である。データ領域はゲインを引き込み時と同じかまたはそれ以下に設定することにより、位相同期化したデジタルデータが外部ノイズなどに対して安定するとともに、そのデジタルデータを位相比較に用いるスライスレベル補正回路の動作も安定することになる。
【００３１】
次に本発明の再生装置における基準スライスレベルの切り換えについて説明する。例えばディスクのＶＦＯ部は最高記録周波数のくり返し信号が記録されている。したがってＶＦＯ部の信号は図２の基準電圧発生回路により発生する基準電圧を中心にしてバイアスされている。そこでＶＦＯ部では基準電圧を基準スライスレベルにしてＰＬＬ回路による周波数と位相の引き込みを行う。そうすると安定したデータスライスができるため、高速にデータへの位相同期化ができる。これに対し、データ領域では基準スライスレベルを例えばピークボトム検出回路の中間出力であるＭＩＤに切り換える。この場合、基準電圧のような固定電圧を用いるよりもＭＩＤを用いた方が最適スライスレベルに近いレベルに基準スライスレベルを設定できるので、スライスレベルの補正が正確にできる。このほかに基準スライスレベルは図８におけるＰｒｅ−ｆｏｒｍａｔｔｅｄＨｅａｄｅｒ部とＲｅｃｏｒｄｉｎｇｆｉｅｌｄ部で切り換えることも可能である。
【００３２】
その他本発明の再生方法あるいは再生装置において、スライスレベルの補正に用いる第２の位相比較器の構成は第１の位相比較器と異なった構成でもよい。
【００３３】
【発明の効果】
以上説明したように本発明によれば，ＳｉｎｇｌｅＰＬＬ回路にスライスレベル補正回路を付加するという構成がとれるので、従来の再生方法に比べ低消費電力が実現できる。また再生データの各エッジごとに位相比較したデータによりスライスレベルを補正するので高速に補正ができる。さらに位相差を検出してスライスレベル補正するので補正精度がよいという効果がある。
【図面の簡単な説明】
【図１】本発明を実施する再生回路主要部の回路ブロック図。
【図２】本発明を実施する再生回路の別の部分を示す回路ブロック図。
【図３】ピットエッジ記録再生方式と本発明の再生方法におけるスライスレベルの補正を説明する図。
【図４】従来の再生方法における再生波形とデータパルスの時間間隔測定結果を示す図。
【図５】本発明の再生方法における再生波形とデータパルスの時間間隔測定結果を示す図。
【図６】本発明の再生方法における再生波形とスライスレベルを示す図。
【図７】従来の再生方法の一例を示す回路ブロック図。
【図８】光磁気ディスクのディスクフォーマットの一例を示す図。
【図９】本発明の再生方法における位相比較器の位相比較タイミングを説明する図。
【図１０】本発明の再生方法の別の実施例における位相比較方法を説明する図。
【図１１】本発明の再生方法における光磁気ディスクの欠陥を検知する方法を説明する図。
【図１２】本発明の再生装置の構成を示すブロック図。
【図１３】本発明の再生装置におけるダンピング抵抗を説明する図。
【図１４】本発明の再生装置におけるＰＬＬゲインの切り換えを説明する図。
【符号の説明】
１第１位相比較器
２チャージポンプとループフィルター
３ＶＣＯ（電圧制御発振器）
４データセパレータ回路
５ＲＡＷＤＡＴＡ
６ＳＹＮＣＤＡＴＡ
７ＳＹＮＣＣＬＫ
８第２位相比較器
９Ｕｐパルス
１０Ｄｏｗｎパルス
１１チャージポンプ
１２ループフィルター
１３補正出力（ＶＥＲＲＯＲ）
１４スライスレベル補正回路
１５光学ヘッド
１６アンプとフィルター
１７基準電圧発生回路
１８ピークボトム検出回路
１９ピーク出力（ＴＯＰ）
２０ボトム出力（ＢＴＭ）
２１中間出力（ＭＩＤ）
２２切り換えスイッチ
２３加算アンプ
２４補正スライスレベル（ＳＵＭＯ）
２５コンパレータ
２６二値化回路
２７再生波形エンベロープＡ
２８補正出力Ａ１（ＶＥＲＲＯＲ）
２９スライスレベルＡ１
３０補正出力Ａ２（ＶＥＲＲＯＲ）
３１スライスレベルＡ２
３２再生波形エンベロープＢ１
３３補正出力Ｂ１
３４再生波形エンベロープＢ２
３５補正出力Ｂ２
３６スライスレベルＢ２
３７立上りエッジ検出回路と二値化回路
３８立下りエッジ検出回路と二値化回路
３９第１ＰＬＬ回路
４０第１データセパレータ回路
４１第２ＰＬＬ回路
４２第２データセパレータ回路
４３データ合成回路
４４ディスクフォーマットの一例
４５再生波形Ｄ
４６欠陥
４７スライスレベルＤ１
４８補正出力Ｄ１
４９コンパレータ出力Ｄ１
５０リセット開始信号
５１スライスレベルＤ２
５２補正出力Ｄ２
５３コンパレータ出力Ｄ２
５４光磁気ディスク
５５バイアスマグネット
５６スピンドルモータ
５７アクチュエータ
５８ボイスコイルモータ（ＶＣＭ）
５９光学ヘッド
６０スピンドルモータ駆動回路
６１ＶＣＭ駆動回路
６２アクチュエータ駆動回路
６３プリアンプ回路
６４レーザー駆動回路
６５アナログ信号処理回路
６６スライスレベル補正用信号処理回路
６７ディスクコントローラ回路
６８サーボ制御回路
６９ＣＰＵ
７０ＳＲＡＭ
７１ＤＲＡＭ
７２インターフェースコネクター
７３ループフィルター用コンデンサＣ１
７４ダンピング抵抗Ｒ１
７５切り換えスイッチ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method and apparatus for reproducing a magneto-optical disk, and more particularly to a method and apparatus for reproducing a magneto-optical disk for reproducing recorded information from a magneto-optical disk on which information is recorded by a pit edge recording method.
[0002]
[Prior art]
In the initial state of the magneto-optical disk, the direction of magnetization is aligned in one direction (erasing direction), but when writing recording data, the magneto-optical disk is heated to the Curie point with a recording beam corresponding to the recording data. Then, a row of recording pits whose magnetization direction is opposite to the erasing direction is formed by an external magnetic field.
[0003]
There are two types of recording pit formation methods, for example, a so-called pit position recording method in which pits are formed in accordance with recording data "1", and a pit leading edge or rear in response to, for example, recording data "1". There is a so-called pit edge recording method in which recording pits are formed so that edges are positioned. The pit edge recording method has an advantage that the recording density in the scanning direction of the recording beam is greatly improved as compared with the pit position recording method since "1" of the recording data corresponds to the edge of the recording pit as shown in FIG. For this reason, a pit edge recording method is often used as a recording method for high-density magneto-optical disks in recent years.
[0004]
As a method of detecting an edge position from a reproduced signal, a data slice is performed on the reproduced signal at a certain slice level obtained by another circuit, and a level slicing method in which an intersection at that time is detected as a pit edge position is differentiated twice. Thus, there is a two-time differentiation method in which the inflection point is detected as a pit edge position. The so-called binarized reproduced data thus obtained is input to the PLL circuit as an edge signal, and a clock signal whose phase is synchronized with the edge signal is generated. Next, the clock signal and the edge signal enter a data separator circuit to obtain reproduction data whose phase is also synchronized. The synchronized reproduced data is converted by the subsequent demodulation circuit into ordinary digital data that is recording data. As a processing method for processing the edge signal by the PLL circuit, there are a Dual PLL method in which the leading edge or the trailing edge of the pit is processed by two PLL circuits as different edge signals indicating rising and falling positions, and a method before the pit. There is a Single PLL system in which an edge signal indicating a position of an edge or a trailing edge is processed by one PLL circuit without distinction between rising and falling. Representative examples of the Dual PLL system are disclosed in Japanese Patent Application Laid-Open Nos. 4-90168 and 4-121845. Although the Single PLL method is used, the leading edge or the trailing edge of a pit is separately detected by a level slice method to correct a slice level or an edge position, and some configurations have been filed in the past. There are JP-A-4-205939, JP-A-4-291104, JP-A-5-114189, and the like.
[0005]
[Problems to be solved by the invention]
However, since the Dual PLL system uses at least two PLL circuits, the circuit scale becomes large and the power consumption becomes large. Therefore, there is a problem that power consumption is too large to be applied to an IC for a magneto-optical disk reproducing device mounted on a notebook-sized personal computer capable of being driven by a battery, which demand is increasing more and more in the future. In addition, since two or more PLL circuits interfere with each other via a high-frequency clock, circuit operations of individual PLLs are likely to be unstable, and there is also a problem that circuit noise is large.
[0006]
In the method of correcting a slice level or an edge position by the Single PLL method, it is difficult to set a reference slice level when level-slicing data before correction, and it takes time to calculate a correction amount of the slice level or the edge position. Therefore, there is a problem that the correction cannot be performed at a high speed and the speed at the time of reproduction is low, and in some cases, an error at the time of reproduction tends to occur. This means that the performance of the playback device is poor, and should be noted in the design of the playback device.
[0007]
An object of the present invention is to solve such a problem. An object of the present invention is to provide a magneto-optical disc reproducing method and apparatus for reproducing recorded information from a magneto-optical disc on which information has been recorded by a pit edge recording method. Provided is a magneto-optical disk reproducing method that realizes low power consumption with a simple circuit configuration applicable to an IC for a magneto-optical disk reproducing device mounted on a notebook-sized personal computer capable of being driven by a battery, which will be increasingly demanded in the future. Another object of the present invention is to provide a method for reproducing a magneto-optical disk capable of performing high-speed and accurate edge detection.
[0008]
[Means for Solving the Problems]
The reproducing method of the magneto-optical disk of the present invention is a reproducing method of reproducing the recording signal by detecting the edge position of the pit recorded on the magneto-optical disk medium. In a reproducing method of a magneto-optical disk detected as an edge position,(1)It comprises a PLL circuit having a first phase comparator, a charge pump, a first loop filter and a VCO, and a second phase comparator, a second charge pump and a second loop filter.A reproduction method of a magneto-optical disk, comprising: a slice level correction circuit; comparing a reproduction signal from the magneto-optical disk with a slice level;
SaidBinarized reproduction data and the PLL circuitA clock signal output from a data separator circuit provided at the subsequent stage or reproduced data output from the data separation circuit.Is detected by the second phase comparator,The correction output output from the slice level correction circuit is input to an addition amplifier and added to a reference slice level.Correct the slice levelAnd
The reference slice level can select either a fixed voltage or a slice level generated based on the reproduction signal.It is characterized by the following.
(2)SaidIncludes slice level correction circuitThe operation and non-operation of the signal processing circuit are selected and the timing of starting the operation is externally controlled.
(3)When the phase is compared by the second phase comparator, the phase is compared only at the rising edge or the falling edge of the reproduction signal, or the phase is compared at both the rising edge and the falling edge.
[0009]
Further, the reproducing method of the magneto-optical disk of the present invention is a reproducing method of detecting an edge position of a pit edge-recorded on the magneto-optical disk medium and reproducing a recording signal. In particular, an intersection of the reproducing signal and a slice level is recorded. In a reproducing method of a magneto-optical disk which is detected as an edge position of a pit,
(4)It comprises a PLL circuit having a first phase comparator, a charge pump, a first loop filter and a VCO, and a second phase comparator, a second charge pump and a second loop filter.A reproduction signal of the magneto-optical disk, which has a slice level correction circuit, and compares the reproduction signal from the magneto-optical disk with the slice level and obtains reproduction data by binarizing the reproduction signal; and compares the reproduction signal with a predetermined slice level. A method of reproducing a magneto-optical disk that obtains reproduction data by binarizing the data,
SaidBinarized reproduction data and the PLL circuitA clock signal output from a data separation circuit provided at a subsequent stage or reproduced data output from the data separation circuitIs detected by the second phase comparator,A method for reproducing a magneto-optical disk, in which a correction output output from the slice level correction circuit is input to an addition amplifier and added to a reference slice level to correct the slice level,
When detecting a defect in the magneto-optical disk being playedThe output of the slice level correction circuit is connected to a predetermined reference voltage..
(5)The method of detecting a defect of the magneto-optical disk is performed by using the reproduction signal and the comparison output of the slice level.Connect the output of the slice level correction circuit to a predetermined reference voltageIn this case, the set value differs depending on the modulation method used at the time of edge recording and reproduction, and when the clock cycle is T, it is set to several times T.
(6)Detecting the defect of the magneto-optical diskConnect the output of the slice level correction circuit to a predetermined reference voltageIn this case, the output of the second loop filter is connected to a reference voltage.
[0010]
Further, the magneto-optical disk reproducing apparatus of the present invention is a magneto-optical disk reproducing apparatus that detects an edge position of a pit edge-recorded on a magneto-optical disk medium and reproduces a recording signal,
(7)In a magneto-optical disk reproducing apparatus for detecting an intersection of a reproduction signal and a slice level as an edge position of a recording pit, a spindle motor for rotating the magneto-optical disk medium, and recording and reproduction of information by irradiating the magneto-optical disk medium with laser light. Head, a reproducing device comprising an actuator for moving the optical head to a desired position and a control circuit, wherein the control circuit includes a preamplifier circuit, a laser drive circuit, a servo control circuit, a disk controller circuit, a CPU, A PLL circuit having one phase comparator, a charge pump, a first loop filter, and a VCO; and a second phase comparator, a second charge pump, and a second loop filter.Slice level correction circuitHave at least
SaidBinarized reproduction data and the PLL circuitA clock signal output from a data separation circuit provided at a subsequent stage or reproduced data output from the data separation circuitIs detected by the second phase comparator,The correction output output from the slice level correction circuit is input to an addition amplifier and added to a reference slice level.Correct the slice levelAnd
The reference slice level can select either a fixed voltage or a slice level generated based on the reproduction signal.It is characterized by the following.
(8)The gain of the summing amplifier isWhen the slice level correction circuit is operated, the value is set to 1 or less, and when the slice level correction circuit is not operated, the value is set to 1 or more..
(9)The correction accuracy of the slice level isCorrection output output from the slice level correction circuitDynamic range andIncluding the slice level correction circuitIt is characterized by being determined from a loop gain when a closed loop is formed from a signal processing circuit to the addition amplifier.
(10)The second loop filter has a configuration in which one end of a capacitor is connected to the output of the second charge pump, and one end is connected to a ground level of a circuit.capacityThe speed at which the loop gain and the slice level are corrected when the signal processing circuit to the addition amplifier are closed loop is determined by the value.
(11)A damping resistor is provided in parallel with the capacitor of the second loop filter to limit the output amplitude of the loop filter.
(12)One end of the damping resistor is connected to an output of a charge pump, and one end is connected to a ground level or a reference voltage of a circuit.
[0011]
Further, the magneto-optical disk reproducing apparatus of the present invention is a magneto-optical disk reproducing apparatus that detects an edge position of a pit edge-recorded on a magneto-optical disk medium and reproduces a recording signal,
(13) Including the slice level correction circuitThe signal processing circuit operates in at least the same frequency band as the operating frequency band of the PLL circuit.
(14)By the PLL circuit,SaidThe gain of the PLL circuit is switched in the VFO section and the data area of the disk used in the process of pulling in the frequency and the phase when the phase is synchronized with the binarized reproduced data, and the gain in the data area is the same as that at the time of the pull-in. It is characterized in that it is set at or below.
(15)By the PLL circuit,SaidIn the VFO section and the data area of the disk used in the process of pulling in the frequency and the phase when the phase is synchronized with the binarized reproduction data, the signal processing circuit switches the reference slice level when correcting the slice level by the signal processing circuit. And
[0012]
[Action]
According to the configuration of the present invention, as shown in FIG. 1, the second phase comparator detects the phase difference between the binary reproduced data and the clock phase-synchronized with the reproduced data by the PLL circuit. The Up and Down pulses are generated from the phase difference output, and the charge pump circuit is operated. Further, the output of the charge pump circuit is applied to a loop filter to extract VERROR, which is a correction output as a DC component. The correction output VERROR is added to the reference slice level by an addition amplifier as shown in FIG. 2 to correct the slice level. With the corrected slice level, the data is binarized again to obtain correct reproduced data.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
(Example 1)
Hereinafter, the present invention will be described in detail based on examples. FIG. 1 is a circuit block diagram of a main part of a reproducing circuit embodying the present invention. Here, the PLL circuit used for data reproduction has a known configuration, and includes a first phase comparator 1, a charge pump and a loop filter 2, and a VCO (voltage controlled oscillator) 3. This kind of PLL circuit usually used in a magnetic recording device including magneto-optics is capable of high-speed pull-in, locking and following of data. Next, the outline of the correction of the slice level according to the present invention will be described first. The VCO output from the PLL circuit and the RAWDATA 5 are input to the data separator circuit 4 to obtain a clock SYNCCLK7 and a reproduction data SYNCDATA6 whose phases are synchronized with the reproduction signal. Here, RAWDATA5 will be described a little. FIG. 2 is a circuit block diagram showing another portion of the reproducing circuit embodying the present invention. The optical head 15 is used to irradiate the magneto-optical disk with a reproduction light spot, and a reproduction signal is obtained by a magneto-optical effect. This reproduced signal is amplified through the amplifier and the filter 16 and is sliced by the comparator 25 at a certain slice level. The sliced data indicates the edge position of the recording pit, and is digitized by the binarization circuit 26 to obtain so-called RAWDATA. Returning to FIG. 1 again, the second phase comparator having the same configuration as the first phase comparator detects the phase difference between RAWDATA and SYNCCLK, generates Up pulse 9 and Down pulse 10 from the phase difference output, and charges The pump circuit 11 is operated. Further, the output of the charge pump circuit is subjected to a loop filter to extract VERROR13 which is a correction output as a DC component. At that time, as a component of the loop filter, a capacitor C1 is externally connected to the output of the charge pump circuit with respect to the circuit ground level. The capacitor C1 is charged and discharged by the output of the charge pump circuit. If the capacitance value of C1 is reduced, charging / discharging becomes faster, so that VERROR has a high-speed response. Conversely, if the capacitance value of C1 is increased, the response of VERROR becomes slow. Therefore, in the present invention, setting of the capacitance value of C1 is an important point. This will be described later. The VERROR output thus obtained is added to the reference slice level by the addition amplifier 23 in FIG. 2 to correct the slice level. The corrected slice level SUMO 24 is input to the comparator 25, and after performing data slicing again, it is digitized by the binarization circuit to obtain correct reproduction data. That is, one loop is formed from the PLL circuit and the slice level correction circuit 14 in FIG. 1 to the RAW DATA generation in FIG. 2, and the slice level is corrected several times through the loop to obtain correct reproduction data. I have. Here, as the reference slice level at the start of the operation of the slice level correction circuit, either a fixed voltage or a slice level generated based on a reproduced signal can be selected. In the case of a fixed voltage, a fixed voltage generated by the reference voltage generation circuit 17 as shown in FIG. 2 is used. This fixed voltage is referred to as a reference voltage, and is a bias voltage of the output of the amplifier and the filter 16 as well as a DC bias voltage for the comparator 25 in FIG. In the case of the slice level generated based on the reproduction signal, the peak output 19 and the bottom output 20 of the reproduction signal are detected by the peak / bottom detection circuit 18, and the intermediate output MID21 obtained by dividing the resistance by the resistance is used as the reference slice level. . For example, a peak and a bottom of a VFO portion used for data acquisition by PLL can be detected, and 50% of the peak and bottom can be used as the MID level. The VFO portion is a region in which a continuous pattern of the highest recording frequency is usually recorded, and thus the interference between recording pits is well reflected. Therefore, in the case of data reproduction, the reference slice level is often determined by this VFO portion. In a specific example in which the reference slice level is switched, for example, in a mode for setting an optimum recording power of the apparatus for a magneto-optical disk to be reproduced (referred to as a test write mode or a test write mode), a reproduction signal is used. A fixed reference voltage is used in a mode in which data is actually reproduced based on the slice level generated based on the reference. Switching is performed by operating a high-speed switch such as an analog switch by a mode switching signal. A normal analog switch is sufficient because it has a response of several tens ns or less. In FIG. 2, one input of the addition amplifier 23 is switched by operating the changeover switch 22. The details of switching the reference slice level more finely in the data reproduction mode will be described later.
[0014]
Next, the correction of the slice level according to the present invention will be described in more detail with reference to FIG. Pits edge-recorded with respect to the recording data of (a) have a shape as shown in (b). This recording pit is detected by the optical head, and the reproduced signal passed through the amplifier and the filter is as shown in FIG. Assume that the reference slice level is located at a position higher than ideal as shown in FIG. The RAWDATA that has been data sliced and binarized by the reference slice level causes a temporal shift with respect to the original edge position as shown in (e). When the phase of RAWDATA (e) is compared with that of SYNCCLK (f), an Up or Down pulse (g) or (h) is generated according to the shift direction and size of the edge. The charge pump circuit operates by the Up or Down pulse, and charges and discharges the capacitor C1 in FIG. When the direction of correcting the slice level is controlled by the zero-cross signal (d), only the charge signal (i) is generated in the case of FIG. 3, whereby C1 is charged, and a correction output VERROR that lowers the slice level is generated. Conversely, when the slice level is lower than ideal, only a discharge signal (j) is generated as shown by the dotted line, and a charge is discharged from C1 to generate a correction output for raising the slice level. For example, if the reference voltage is VREF and the reference slice level is MID, the corrected slice level SUMO is as follows.
[0015]
(Equation 1)

[0016]
Here, G indicates the gain of the addition amplifier, and is determined in consideration of the slice level correction accuracy and the responsiveness of the correction output VERROR. This G will be described later. When the reference voltage is used as the reference slice level, MID in the above equation becomes VREF. The slice level is corrected in this manner. However, in recent years, the transfer rate of the recording data has been increased, and the frequency of the signal to be handled has reached several tens of MHz. Therefore, the slice level correction also requires a response on the order of μs. As a result of repeated experiments and simulations, it was found that if the slice level correction circuit is operated at high speed with C1 <100 pF, the slice level can be corrected in the order of μs. Since the value of C1 varies depending on the peripheral additional circuits, it is considered practically preferable to set C1 <1000 pF.
[0017]
Next, the effect of the slice level correction will be examined using actual data. FIG. 4 is a diagram showing a measured result of a time interval between a reproduced waveform and a data pulse in a conventional reproducing method. A result obtained by reproducing a certain pattern recorded on the disc and observing the reproduced signal with an oscilloscope is a reproduced waveform envelope A27 shown in FIG. In this case, the peak and the bottom of the reproduced signal are detected, and the 50% value thereof is set as an appropriate slice level. Since the slice level correction circuit does not operate, the correction output A1 shown at 28 shows a fixed value. The result obtained by measuring the pulse time interval of the reproduced data binarized by data slicing at the slice level 29 using a time interval analyzer is shown in FIG. Since this example is a pattern including 2T, 4T, and 5T components of the 1/7 modulation method, a distribution result as shown in FIG. The distribution of each T component shows a substantially Gaussian distribution. The spread of this distribution affects the error rate during data reproduction. In other words, the larger the spread of the distribution, the more the error is likely to occur, and the lower the error rate. For example, when the spread of the 2T component, that is, the standard deviation σ was measured, it was 2.49 ns as shown in (b). On the other hand, when the reproducing method according to the present invention was used, the result was as shown in FIG. The slice level correction circuit operates at a high speed, and the correction output slightly changes according to the pattern, such as 30. 31 slice levels A2 are generated from the corrected output, and the result of measuring the pulse time interval of the reproduced data in the same manner as in FIG. 4 is (b). Compared to FIG. 4B, it can be seen that the distribution of each of the 2T, 4T, and 5T components is sharp. The standard deviation of the 2T component was 2.24 ns. A value obtained by subtracting a value obtained by statistically processing the spread of the distribution assuming a certain error rate from a decoding window used for data reproduction is called a window margin. In FIG. 4B and FIG. 5B, the difference between the standard deviations of the 2T components seems to be a small difference of 2.49−2.24 = 0.25 ns, but the difference between the standard deviations is 1 ×. Considering the error rate of 10-5, it occupies about 5% of the decoding window. That is, when the slice level is corrected according to the present invention, the window margin is improved by about 5% in this case. Considering the case of a high recording density that actually uses edge recording, this 5% improvement is a very large effect. As described above, when the reproducing method of the present invention is used, the window margin is improved and the error rate at the time of data reproduction is substantially improved as compared with the conventional reproducing method. 4 and 5 show data proving the effectiveness of the slice level correction according to the present invention. FIG. 6 is a diagram showing slice level correction in another pattern. The correction of the slice level can be appropriately performed even for a pattern that fluctuates in a DC manner as shown in FIG. As described above, for signals of several tens of MHz, the slice level can be sufficiently corrected pit-by-pit.
[0018]
Selection of operation or non-operation of the signal processing circuit of the present invention including the slice level correction circuit can be externally controlled. Actually, since the ON and OFF of the addition amplifier 23 in FIG. 2 can be controlled from the outside, the operation or non-operation of the signal processing circuit can be easily selected. Further, the timing for starting the operation of the signal processing circuit can be externally controlled. Specifically, the timing can be set according to the disk format of the magneto-optical disk. FIG. 8 is a diagram showing an example of a disk format of a magneto-optical disk. In the magneto-optical disk, one track is divided into several tens of sectors because of the necessity for management of recording data, and each sector is, for example, as shown in FIG. , A sector mark signal SM indicating the start of a sector, an ID section indicating an ID number specifying a sector, a Pre-FormattedHeader section including a VFO section used for pulling in data by a PLL circuit, and a Recordingfield section as an area for recording by a user It is composed of In the figure, Datafield is an area where data is actually recorded. For setting the timing, for example, if the signal indicating that the sector mark signal was detected is used as a trigger to move the counter and output the signal to start the operation of the phase comparator in the slice level correction circuit according to the count number, it corresponds to the disk format It can be set arbitrarily. The phase comparator can be moved immediately after the data acquisition is completed by the PLL, or it can be moved until the VFO section is completed. Such setting of the timing is very effective because, for example, when an error occurs during reproduction due to a defect in the VFO section, the timing can be shifted and retried, so that it is very effective.
[0019]
Next, a phase comparison method using the second phase comparator in the slice level correction circuit will be described. FIG. 9 is a diagram for explaining the phase comparison timing of the phase comparator in the reproducing method of the present invention. The reproduced signal in (a) is data sliced at the slice level (e), and becomes RAWDATA (b) after binarization. The phase comparison between the rising edge and the falling edge of the reproduced signal means that the phase of the RAW DATA is compared with the clock or digital data for each edge, and the slice level is corrected. Alternatively, the phase can be compared only at the rising edge or the falling edge of the reproduction signal. In FIG. 9, (c) shows rising data, and (d) shows falling data. Phase comparison is performed for every other edge of RAWDATA, such as (c) and clock, and (d) and clock. By extending the phase comparison interval in this manner, the operating frequency band of the signal processing circuit of the present invention including the slice level correction circuit can be reduced, and the circuit operation can be stabilized against high frequency noise.
[0020]
FIG. 7 is a circuit block diagram showing an example of a conventional reproducing method. Note that the same members and the same signals as those of the embodiment of the present invention are denoted by the same reference numerals, and description thereof will be omitted. The figure shows the Dual PLL system. In this system, a rising edge and a falling edge of a reproduction signal are separately detected, the detection signals are processed through two PLL circuits, and then combined to obtain reproduction data. This is the method. The Dual PLL system uses at least two PLL circuits as shown in FIG. 7 and disclosed in Japanese Patent Application Laid-Open Nos. 4-90168 and 4-121845. Becomes larger. Specifically, even if the circuit is integrated, it is considered that power consumption of about 5 W or more is required with a single 5 V power supply. In this case, there is a problem that the power consumption is too large to be applied to an IC for a magneto-optical disk reproducing device mounted on a notebook-sized personal computer capable of being driven by a battery, which is increasingly required in the future. When the frequency of a signal to be handled reaches several tens of MHz, two or more PLL circuits interfere with each other via a high-frequency clock, so that the circuit operation of each PLL is likely to be unstable and circuit noise is also reduced. There is also a problem that there are many. On the other hand, according to the reproducing method of the present invention, the circuit scale can be made smaller than that of the conventional Dual PLL system because of the Single PLL system, and power consumption of about 2 to 3 W can be achieved in the entire circuit. Therefore, the present invention can be sufficiently applied to an IC for a magneto-optical disk reproducing device mounted on a notebook-sized personal computer that can be driven by a battery. A method of correcting a slice level or an edge position by a Single PLL method is disclosed in Japanese Unexamined Patent Publication Nos. Hei 4-205939, Hei 4-291041, Hei 5-114189, and the like. It is difficult to set the reference slice level when slicing, and it takes time to calculate the correction of the slice level or the edge position, so that there is a problem that high-speed correction cannot be performed. Further, in high-density magneto-optical recording using edge recording, interference between recording pits is large, so that a deviation of an actual edge position from an ideal position is large. Therefore, in order to correct the edge position for each pit, a correction circuit that operates on the order of μs is required. According to the reproducing method of the present invention, if the slice level correction circuit is operated at a high speed by setting the capacitor C1 to 100 pF or less, for example, a response on the order of μs is possible, so that the slice level of each pit can be corrected at a high speed. An improvement in the reproducing speed of the magneto-optical disk reproducing device can be expected.
[0021]
(Example 2)
Another embodiment of the present invention will be described. FIG. 10 is a diagram for explaining a phase comparison method in another embodiment of the reproduction method of the present invention. Compared to FIG. 1, the process is the same up to the point where the VCO output from the PLL circuit and RAWDATA are input to the data separator circuit, and SYNCCLK, which is a clock phase-synchronized with the reproduction signal, and reproduction data SYNCDATA are obtained. In this example, the target of the phase comparison with RAWDATA is not SYNCCLK but SYNCDATA. The following processing is the same as that of the first embodiment. The second phase comparator detects the phase difference between RAWDATA and SYNCDATA, generates Up pulse and Down pulse from the phase difference output, and operates the charge pump circuit. Further, the output of the charge pump circuit is applied to a loop filter to extract VERROR, which is a correction output as a DC component. The VERROR output is added to the reference slice level by the addition amplifier in FIG. 2 to correct the slice level. SUMO, which is the corrected slice level, is input to the comparator, and after performing data slicing again, it is digitized by the binarization circuit to obtain correct reproduction data. The meaning of comparing the phase with SYNCDATA is that if the edge position of the data is shifted by more than one half of the SYNCCLK cycle for some reason, if SYNCCLK is to be subjected to the phase comparison, the CLK edge next to the CLK edge to be compared is originally considered. The CLK edge or the immediately preceding CLK edge is compared in phase with the RAWDATA, and an erroneous phase difference output is obtained. In contrast,
Since SYNCDATA has a one-to-one correspondence with RAWDATA, even if a large edge shift occurs, there is almost no phase comparison going back to the next or previous edge. It is usually difficult to imagine that the edge position of the data is greatly shifted to one half or more of the SYNCCLK cycle. Therefore, I think that SYNCCLK may be used as a phase comparison target. However, when designing a playback apparatus, for safety, it is possible to externally select whether the phase comparison target is SYNCDATA or SYNCCLK, and an error is generated by SYNCCLK. It is effective if the object is changed to SYNCDATA and the reproduction is retried when it occurs.
[0022]
Next, another reproducing method of the present invention will be described.
[0023]
(Example 3)
FIG. 11 is a diagram for explaining a method of detecting a defect of a magneto-optical disk in the reproducing method of the present invention. Now, consider a reproduced waveform D when the magneto-optical disk has a defect as an example. In the figure, there is a defect 46 in the 2T repeated signal 45 of 1/7 modulation. When the slice level correction circuit is operated to reproduce a defective portion, the corrected output VERROR rises due to the defect as shown by 52 in FIG. During this time, the slice level also increases as indicated by 51, reflecting the correction output, so that erroneous data continues for a while after passing through the defect. According to the present invention, in order to avoid such a phenomenon, the slice level correction circuit is reset when a defect of the reproducing magneto-optical disk is detected. A method of detecting a defect of the magneto-optical disk at that time will be described below. First, in FIG. 11A, the reproduced waveform 45 is sliced at the slice level 47 to obtain a comparator output D1 shown at 49. The pulse width of the comparator output is constantly monitored. If the pulse width is equal to or less than a certain set value, it is determined that the disk is defective, and a reset start signal is issued to reset the slice level correction circuit. The example of FIG. 11 is a case of a 2T repeated signal with 1/7 modulation. Therefore, the pulse width Pw1 before the defect in the figure is 2T width. When the defective portion was reproduced with the set value set to 1.5T, the pulse width Pw2 became 1.5T or less after passing through the defect, so that the reset start signal 50 rose. In 1/7 modulation, the shortest pit length is 2T width. Therefore, in this case, the set value is set to 1.5T which is a width slightly narrower than the shortest pit length. This set value differs depending on the modulation method used for edge recording and reproduction. However, even when the modulation method is different, the width is set to be slightly smaller than the shortest pit length. That is, if the clock cycle is T, it is set to several times T. Next, when the defect of the disk is detected and the slice level correction circuit is reset, the correction output VERROR is connected to the reference voltage. When the correction output VERROR is connected to a reference voltage by a reset start signal issued upon detection of a disk defect, the correction output becomes as shown at 48. Then, the slice level quickly reaches the desired level after passing through the defect, so that less data is lost due to the defect. That is, even if there is a defect, extreme deterioration of the error rate is prevented.
[0024]
Next, the reproducing apparatus of the present invention will be described.
[0025]
(Example 4)
The reproducing apparatus of the present invention is an apparatus equipped with a circuit realizing the above-mentioned reproducing method as shown in FIG. The apparatus mainly includes a spindle motor 56 for rotating the magneto-optical disk medium 54, an optical head 59 for irradiating the magneto-optical disk medium with laser light to record and reproduce information, a focus and a focus for moving the optical head to a desired position. It is composed of a track-based actuator 57, a VCM 58 that is a linear actuator, and a control circuit unit. The control circuit section includes a preamplifier circuit 63, a laser drive circuit 64, a servo control circuit 68, a disk controller circuit 67, a CPU 69, a PLL circuit including a first phase comparator, a charge pump, a loop filter, a VCO, and a second phase. The analog signal processing circuit 65 includes a signal processing circuit including a comparator, a second charge pump, and a second loop filter. Further, the analog signal processing circuit including the slice level correction circuit 66, the servo control circuit, and the disk controller circuit are implemented as custom or general-purpose ICs. The correction of the slice level is performed as described in the reproduction method. Assuming that the slice level correction output is VERROR, the reference voltage is VREF, and the reference slice level is MID, the corrected slice level SUMO is as follows.
[0026]
(Equation 2)

[0027]
Here, G indicates the gain of the addition amplifier. When moving the slice level correction circuit, G is set to 1 or less. In order to increase the slice level correction accuracy, VERROR is made to greatly change for a small phase difference. Then, the value in the parentheses in the above equation increases, so that the gain of the addition amplifier is set to a small value to prevent the saturation of the SUMO. This is the reason why G is set to 1 or less. Specifically, G is determined so as not to saturate the circuit by assuming a necessary SUMO level. If the slice level is not corrected, G is set to 1 or more. In this case, since VERROR and VREF are usually made equal, the value in parentheses in the above expression becomes zero. SUMO is then equal to MID, and the value of G has no significant meaning. Further, in designing a circuit for data reproduction, it is very important to set a loop gain when a closed loop is formed from the signal processing circuit including the slice level correction circuit to the addition amplifier. In the reproducing apparatus of the present invention, the second loop filter has a configuration in which one end of the capacitor C1 is connected to the output of the second charge pump, and one end is connected to the ground level of the circuit. The response of the loop gain and VERROR, that is, the speed at which the slice level is corrected, is determined by the capacitance value of C1. When the loop gain is changed, the dynamic range of VERROR also changes. To increase the correction accuracy of the slice level, C1 is set so that the dynamic range of VERROR can be widened. In recent years, the transfer rate of recording data has increased, and the frequency of the signal to be handled has reached several tens of MHz. Therefore, a slice level correction also requires a response on the order of μs. As a result of repeated experiments and simulations, it was found that if the slice level correction circuit is operated at high speed with C1 <100 pF, the slice level can be corrected in the order of μs. Since the value of C1 varies depending on the peripheral additional circuits, it is considered practically preferable to set C1 <1000 pF. As described above, according to the present invention, since the Single PLL system is used for data reproduction, the circuit scale can be reduced as compared with the conventional Dual PLL system. In addition, the number of circuit components can be reduced by employing a custom IC or the like having integrated functions, and power consumption of about 2 to 3 W can be achieved in the entire circuit.
[0028]
(Example 5)
Another embodiment of the present invention will be described with reference to FIG. FIG. 13 is a diagram for explaining a damping resistance in the reproducing apparatus of the present invention. In this case, a damping resistor R1 of 74 is provided in parallel with the capacitor C1 shown as 73 constituting the loop filter in the slice level correction circuit 14 of FIG. This resistor has a resistance of several K to several tens of K ohms. One end is connected to the output of the charge pump, and the other end is connected to the ground level of the circuit or a reference voltage generation circuit. The switching can be externally controlled by a changeover switch 75. The provision of the damping resistor limits the amplitude of the slice level correction output to some extent. Since the frequency of the signal to be handled reaches several tens of MHz, if the slice level is corrected at high speed, the slice level becomes sensitive to various noises, and the correction accuracy is affected. On the other hand, as shown in FIG. 13, it was confirmed by an experiment that a more stable response can be obtained when a certain amount of current is caused to flow toward the reference voltage through the damping resistor, for example, using the connection destination as the reference voltage. If the resistance value is reduced and the damping is increased, the correction output amplitude is too limited, so that the correction accuracy of the slice level deteriorates particularly for a pattern that fluctuates in DC as shown in FIG. Therefore, as described above, the resistance value is preferably up to several K ohms even if it is small.
[0029]
Next, another reproducing apparatus of the present invention will be described.
[0030]
(Example 6)
This playback device has the same basic configuration as the playback device described above. However, the capacitance value of the capacitor C1 constituting the loop filter in the slice level correction circuit 14 of FIG. 1 is limited to 1000 pF or less. By setting C1 small, the signal processing circuit including the slice level correction circuit can be operated in at least the same frequency band as the operating frequency band of the PLL circuit used for data reproduction. Then, in high-density magneto-optical recording using edge recording, especially when the interference between recording pits is large and the deviation of the actual edge position from the ideal position is large, the slice level of each pit can be corrected at high speed, Therefore, an improvement in the reproducing speed of the magneto-optical disk reproducing device can be expected. Further, in the reproducing apparatus of the present invention, the gain of the PLL circuit is switched by the PLL circuit in the VFO section and the data area of the disk used in the process of pulling in the frequency and phase when the phase is synchronized with the binarized reproduced data. FIG. 14 is a diagram for explaining switching of the PLL gain in the reproducing apparatus of the present invention. In the figure, the reproduced signal (a) shows the VFO section and a part of the data area with the Sync pattern interposed. When the read gate signal (b) falls, the PLL circuit starts operating, and when the pull-in of the frequency and the phase for synchronizing the phase with the binary reproduced data is completed, the PLLLock signal (c) falls. When a Sync pattern is detected after passing the VFO section, a Sync detection signal (d) rises. The Sync pattern is a signal indicating that the data area starts from here. As shown in (e), the gain of the PLL is set to a high gain in the VFO section, and the data area is set to be equal to or less than the gain at the time of pull-in. The gain can be easily switched by using the Sync detection signal (d) as a trigger. By setting the gain in the data area equal to or less than that at the time of pull-in, the phase-synchronized digital data is stabilized against external noise and the like, and the operation of the slice level correction circuit that uses the digital data for phase comparison Will also be stable.
[0031]
Next, switching of the reference slice level in the reproducing apparatus of the present invention will be described. For example, the VFO portion of the disk records a repetitive signal of the highest recording frequency. Therefore, the signal of the VFO section is biased around the reference voltage generated by the reference voltage generation circuit of FIG. Therefore, in the VFO unit, the reference voltage is set to the reference slice level, and the frequency and phase are pulled in by the PLL circuit. Then, since a stable data slice can be obtained, phase synchronization with data can be performed at high speed. On the other hand, in the data area, the reference slice level is switched to, for example, MID which is an intermediate output of the peak / bottom detection circuit. In this case, since the reference slice level can be set to a level closer to the optimum slice level by using the MID than by using a fixed voltage such as a reference voltage, the slice level can be corrected accurately. In addition, the reference slice level can be switched between the Pre-formed Header section and the Recording field section in FIG.
[0032]
In addition, in the reproducing method or the reproducing apparatus of the present invention, the configuration of the second phase comparator used for correcting the slice level may be different from that of the first phase comparator.
[0033]
【The invention's effect】
As described above, according to the present invention, since a configuration in which a slice level correction circuit is added to a Single PLL circuit can be adopted, lower power consumption can be realized as compared with a conventional reproducing method. Further, since the slice level is corrected based on the data obtained by comparing the phases for each edge of the reproduction data, the correction can be performed at high speed. Furthermore, since the slice level is corrected by detecting the phase difference, there is an effect that the correction accuracy is good.
[Brief description of the drawings]
FIG. 1 is a circuit block diagram of a main part of a reproduction circuit embodying the present invention.
FIG. 2 is a circuit block diagram showing another portion of the reproduction circuit for implementing the present invention.
FIG. 3 is a view for explaining correction of a slice level in a pit edge recording / reproducing method and a reproducing method of the present invention.
FIG. 4 is a view showing a measurement result of a time interval between a reproduced waveform and a data pulse in a conventional reproducing method.
FIG. 5 is a view showing a result of measuring a time interval between a reproduced waveform and a data pulse in the reproducing method of the present invention.
FIG. 6 is a diagram showing a reproduction waveform and a slice level in the reproduction method of the present invention.
FIG. 7 is a circuit block diagram showing an example of a conventional reproducing method.
FIG. 8 is a diagram showing an example of a disk format of a magneto-optical disk.
FIG. 9 is a view for explaining the phase comparison timing of the phase comparator in the reproduction method of the present invention.
FIG. 10 is a view for explaining a phase comparison method in another embodiment of the reproduction method of the present invention.
FIG. 11 is a view for explaining a method for detecting a defect of a magneto-optical disk in the reproducing method of the present invention.
FIG. 12 is a block diagram showing a configuration of a playback device of the present invention.
FIG. 13 is a view for explaining a damping resistance in the reproducing apparatus of the present invention.
FIG. 14 is a view for explaining switching of a PLL gain in the reproducing apparatus of the present invention.
[Explanation of symbols]
1 First phase comparator
2 Charge pump and loop filter
3 VCO (voltage controlled oscillator)
4 Data separator circuit
5 RAWDATA
6 SYNCDATA
7 SYNCCLK
8 Second phase comparator
9 Up pulse
10 Down pulse
11 Charge pump
12 Loop filter
13 Correction output (VERERROR)
14. Slice level correction circuit
15 Optical head
16 Amplifiers and filters
17 Reference voltage generation circuit
18 Peak-bottom detection circuit
19 Peak output (TOP)
20 Bottom output (BTM)
21 Intermediate output (MID)
22 Changeover switch
23 Summing amplifier
24 Correction slice level (SUMO)
25 Comparator
26 Binarization circuit
27 Playback waveform envelope A
28 Correction output A1 (VERERROR)
29 slice level A1
30 Correction output A2 (VERERROR)
31 slice level A2
32 Playback waveform envelope B1
33 Correction output B1
34 Reproduction waveform envelope B2
35 Correction output B2
36 slice level B2
37 Rising edge detection circuit and binarization circuit
38 Falling edge detection circuit and binarization circuit
39 1st PLL circuit
40 First data separator circuit
41 2nd PLL circuit
42 Second data separator circuit
43 Data Synthesis Circuit
44 Example of Disk Format
45 Reproduction waveform D
46 Defect
47 slice level D1
48 Correction output D1
49 Comparator output D1
50 Reset start signal
51 Slice level D2
52 Correction output D2
53 Comparator output D2
54 Magneto-optical disk
55 bias magnet
56 spindle motor
57 Actuator
58 Voice Coil Motor (VCM)
59 Optical head
60 Spindle motor drive circuit
61 VCM drive circuit
62 Actuator drive circuit
63 preamplifier circuit
64 laser drive circuit
65 analog signal processing circuit
66 Slice level correction signal processing circuit
67 Disk Controller Circuit
68 Servo control circuit
69 CPU
70 SRAM
71 DRAM
72 Interface Connector
73 Loop Filter Capacitor C1
74 Damping resistor R1
75 Changeover switch

Claims

There is a PLL circuit having a first phase comparator, a charge pump, a first loop filter and a VCO, and a slice level correction circuit including a second phase comparator, a second charge pump and a second loop filter. A reproducing method for a magneto-optical disk, in which a reproduced signal from the magneto-optical disk is compared with a slice level and binarized to obtain reproduced data,
The binarized reproduced data and the PLL circuit of the second phase comparator the phase difference between the reproduced data outputted from the clock signal or the data separate circuit is output from the data separator circuit disposed downstream The correction output output from the slice level correction circuit is input to an addition amplifier and added to a reference slice level to correct the slice level .
The method of reproducing a magneto-optical disk, wherein the reference slice level can select either a fixed voltage or a slice level generated based on the reproduction signal .

2. The magneto-optical disk reproducing method according to claim 1, wherein selection of operation and non-operation of the signal processing circuit including the slice level correction circuit and timing of starting the operation are externally controlled.

2. The phase comparison by the second phase comparator, wherein the phase comparison is performed only at the rising edge or the falling edge of the reproduction signal, or the phase comparison is performed at both the rising edge and the falling edge. A method of reproducing a magneto-optical disk.

There is a PLL circuit having a first phase comparator, a charge pump, a first loop filter and a VCO, and a slice level correction circuit including a second phase comparator, a second charge pump and a second loop filter. Then, the reproduction signal from the magneto-optical disk is compared with a slice level, and the reproduction signal is compared with a predetermined slice level to be binarized by a reproducing apparatus of the magneto-optical disk which obtains the reproduction data by binarizing. A reproducing method of a magneto-optical disk for obtaining reproduction data by
The binarized reproduced data and the PLL circuit of the second phase comparator the phase difference between the reproduced data outputted from the clock signal or the data separation circuit output from Detasepa rate circuit disposed downstream And a correction output output from the slice level correction circuit is input to an addition amplifier and added to a reference slice level to correct the slice level.
A method for reproducing a magneto-optical disk, comprising, upon detecting a defect in the magneto-optical disk being reproduced , connecting the output of the slice level correction circuit to a predetermined reference voltage .

The method of detecting a defect of the magneto-optical disk is performed by using a comparison output of the reproduction signal and a slice level. If a pulse width of the comparison output is equal to or less than a set value , the output of the slice level correction circuit is connected to a predetermined reference voltage. and that, set value varies depending on the modulation scheme used in the edge recording, the case where the clock period is T, the magneto-optical of claim 4, wherein the set several times the T How to play the disc.

5. The output of the second loop filter is connected to a reference voltage when the defect of the magneto-optical disk is detected and the output of the slice level correction circuit is connected to a predetermined reference voltage. Reproduction method of magneto-optical disk.

In a magneto-optical disk reproducing apparatus for detecting an intersection of a reproduction signal and a slice level as an edge position of a recording pit, a spindle motor for rotating the magneto-optical disk medium, and recording and reproduction of information by irradiating the magneto-optical disk medium with laser light. Head, a reproducing device comprising an actuator for moving the optical head to a desired position and a control circuit, wherein the control circuit includes a preamplifier circuit, a laser drive circuit, a servo control circuit, a disk controller circuit, a CPU, At least a PLL circuit having one phase comparator, a charge pump, a first loop filter, and a VCO; and a slice level correction circuit including a second phase comparator, a second charge pump, and a second loop filter.
Said second phase comparing the phase difference between the reproduced data be output from the clock signal or the data separate circuit is output from the data separation circuit disposed downstream of the binarized reproduced data and the PLL circuit The slice level is corrected by inputting the correction output output from the slice level correction circuit to a summing amplifier and adding the correction output to a reference slice level ;
The magneto-optical disk reproducing apparatus according to claim 1, wherein the reference slice level can select either a fixed voltage or a slice level generated based on the reproduction signal .

8. The reproduction of the magneto-optical disk according to claim 7, wherein the gain of the addition amplifier is 1 or less when the slice level correction circuit is operated, and is 1 or more when the slice level correction circuit is not operated. apparatus.

The slice level correction accuracy is determined from a dynamic range of a correction output output from the slice level correction circuit and a loop gain when a signal from the signal processing circuit including the slice level correction circuit to the addition amplifier is closed. 8. A reproducing apparatus for a magneto-optical disk according to claim 7, wherein:

The second loop filter is connected to one end of the capacitor to the output of the second charge pump, one end is configured to ground level of the circuit, the summing amplifier from the signal processing circuit by the capacitance value of the capacitor 8. A reproducing apparatus for a magneto-optical disk according to claim 7, wherein a loop gain and a speed for correcting the slice level when the steps up to the closed loop are determined are determined.

8. The disk reproducing apparatus according to claim 7, wherein a damping resistor is provided in parallel with a capacitor of the second loop filter to limit an output amplitude of the loop filter.

8. The magneto-optical disk reproducing apparatus according to claim 7, wherein one end of the damping resistor is connected to an output of a charge pump, and one end is connected to a ground level or a reference voltage of a circuit.

8. The magneto-optical disk reproducing apparatus according to claim 7, wherein the signal processing circuit including the slice level correction circuit operates in at least the same frequency band as the operating frequency band of the PLL circuit.

By the PLL circuit, the at VFO portion of the disk and a data area used to binarized reproduced data to the frequency and phase of the pull process when phase synchronization and switching the gain of the PLL circuit, in the data area 8. The magneto-optical disk reproducing apparatus according to claim 7, wherein the gain is set to be equal to or less than that at the time of pull-in.

By the PLL circuit, a reference slice when the VFO portion and the data area of the disk for correcting the slice level by the signal processing circuit used in the frequency and phase of the pull process when phase-locked to the reproduced data said binarized 8. The apparatus according to claim 7, wherein the level is switched.