Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3587157B2 - 電界放射型電子源およびその製造方法 - Google Patents
[go: Go Back, main page]

JP3587157B2 - 電界放射型電子源およびその製造方法 - Google Patents

電界放射型電子源およびその製造方法 Download PDF

Info

Publication number
JP3587157B2
JP3587157B2 JP2000316988A JP2000316988A JP3587157B2 JP 3587157 B2 JP3587157 B2 JP 3587157B2 JP 2000316988 A JP2000316988 A JP 2000316988A JP 2000316988 A JP2000316988 A JP 2000316988A JP 3587157 B2 JP3587157 B2 JP 3587157B2
Authority
JP
Japan
Prior art keywords
electron source
conductive substrate
electrode
field emission
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000316988A
Other languages
English (en)
Other versions
JP2001189124A (ja
Inventor
祥文 渡部
行廣 近藤
浩一 相澤
卓哉 菰田
由明 本多
崇 幡井
勉 櫟原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2000316988A priority Critical patent/JP3587157B2/ja
Publication of JP2001189124A publication Critical patent/JP2001189124A/ja
Application granted granted Critical
Publication of JP3587157B2 publication Critical patent/JP3587157B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体材料を用いて電界放射により電子線を放射するようにした電界放射型電子源およびその製造方法に関するものである。
【0002】
【従来の技術】
従来から、特開平8−250766号公報に開示されているようにシリコン基板などの単結晶の半導体基板を用い、その半導体基板の一表面を陽極酸化することにより多孔質半導体層(ポーラスシリコン層)を形成して、その多孔質半導体層上に金属薄膜を形成し、半導体基板と金属薄膜との間に電圧を印加して電子を放射させるように構成した電界放射型電子源(半導体冷電子放出素子)が知られている。
【0003】
上記公報に記載された電界放射型電子源は、単結晶の半導体基板が必須構成であるから大面積化が困難であって、平面ディスプレイ装置のように大面積の電子源を要する用途には適していないものである。
【0004】
これに対して、本願発明者らは、特願平10−272340号、特願平10−272342号などにおいて大面積化の可能な電界放射型電子源を提案した。これらの電子源は、導電性基板と金属薄膜からなる表面電極との間に、多孔質多結晶半導体層(たとえば、多孔質化された多結晶シリコン層)を急速熱酸化(RTO)技術によって急速熱酸化することによって形成した強電界ドリフト層を介在させた構造を有し、導電性基板から強電界ドリフト層に注入された電子が強電界ドリフト層においてドリフトするようになっている。この種の電界放射型電子源は、たとえば図10に示すように、導電性基板としてのn形シリコン基板11の主表面側に、酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層6のドリフト部6a(図示する構成では強電界ドリフト層6の全体がドリフト部6aとして機能する)を介して金属薄膜よりなる表面電極7が積層され、n形シリコン基板11の裏面にオーミック電極2が積層された形状に形成される。
【0005】
図10に示す電界放射型電子源から電子を放出させるには、図11に示すように、表面電極7に対向配置されたコレクタ電極12を設け、表面電極7とコレクタ電極12との間を真空とした状態で、表面電極7がn形シリコン基板11(オーミック電極2)に対して高電位側となるように表面電極7とn形シリコン基板11との間に直流電圧Vpsを印加するとともに、コレクタ電極12が表面電極7に対して高電位側となるようにコレクタ電極12と表面電極7との間に直流電圧Vcを印加する。各直流電圧Vps,Vcを適宜に設定すれば、n形シリコン基板11から注入された電子が強電界ドリフト層6をドリフトし表面電極7を通して放出される(なお、図11中の一点鎖線は表面電極7を通して放出された電子eの流れを示す)。表面電極7には仕事関数の小さな材料が採用され、表面電極7の膜厚は10〜15nm程度に設定されている。
【0006】
ここで、強電界ドリフト層6のドリフト部6aは、図12に示すように、柱状の多結晶シリコンからなるグレイン21と、グレイン21の表面に形成された薄いシリコン酸化膜22と、多結晶シリコンのグレイン21の間に介在するナノメータオーダの微結晶シリコン23と、微結晶シリコン23の表面に形成され微結晶シリコン23の結晶粒径よりも小さい膜厚の絶縁膜であるシリコン酸化膜24とを少なくとも含むと考えられる。このドリフト部6aは上述した処理を行う前の多結晶シリコンに含まれていたグレインの表面が多孔質化し、残されたグレイン21で結晶状態が維持されているものと考えられる。したがって、ドリフト部6aに印加された電界の大部分はシリコン酸化膜24を集中的に通り、注入された電子eはグレイン21の間でシリコン酸化膜24を通る強電界により加速され図12の矢印Aの向き(図12中の上向き)にドリフトする。なお、ドリフト部6aの表面に到達した電子はホットエレクトロンであると考えられ、表面電極7を容易にトンネルし真空中に放出される。
【0007】
上述の構成を有する電界放射型電子源では、表面電極7とオーミック電極2との間に流れる電流をダイオード電流Ipsと呼び、コレクタ電極12と表面電極7との間に流れる電流を放出電子電流Ieと呼ぶことにすれば(図11参照)、ダイオード電流Ipsに対する放出電子電流Ieの比率(=Ie/Ips)が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源では、表面電極7とオーミック電極2との間に印加する直流電圧Vpsを10〜20V程度の低電圧としても電子を放出させることができる。また、この電界放射型電子源は、電子放出特性の真空度依存性が小さく、しかも電子放出時にポッピング現象が発生せず、電子を高い電子放出効率で安定して放出することができる。
【0008】
ところで、上述した構成例では導電性基板としてn形シリコン基板11を用いているが、n形シリコン基板11に代えてガラス基板のような絶縁性基板上にITO膜のような導電体層を形成した基板を用いることもでき、このような構成の導電性基板を用いると、電子源の大面積化および低コスト化が可能になる。このような構成の導電性基板の一例を図13に示す。図13に示す導電性基板は、ガラス基板よりなる絶縁性基板13と、絶縁性基板13の上に形成したITO膜よりなる導電体層8bとで構成した導電性基板を用いており、導電体層8bには強電界ドリフト層6(つまりドリフト層6a)を介して金属薄膜よりなる表面電極7が形成が積層されている。この電界放射型電子源では、強電界ドリフト層6が導電体層8bの上にノンドープの多結晶シリコン層を堆積させた後に、多結晶シリコン層を陽極酸化処理にて多孔質化し、さらに酸化あるいは窒化することにより形成されている。
【0009】
図13に示す電界放射型電子源から電子を放出させるには、図10に示した電界放射型電子源と同様に表面電極7に対向配置されたコレクタ電極12を設ける。つまり、図14に示すように、表面電極7とコレクタ電極12との間を真空とした状態で、表面電極7が導電体層8bに対して高電位側となるように表面電極7と導電体層8bとの間に直流電圧Vpsを印加するとともに、コレクタ電極12が表面電極7に対して高電位側となるようにコレクタ電極12と表面電極7との間に直流電圧Vcを印加する。各直流電圧Vps,Vcを適宜に設定すれば、導電体層8bから注入された電子が強電界ドリフト層6をドリフトし表面電極7を通して放出される(なお、図14中の一点鎖線は表面電極7を通して放出された電子eの流れを示す)。
【0010】
【発明が解決しようとする課題】
ところで、上述した多孔質多結晶半導体層からなるドリフト部6aが形成された強電界ドリフト層6を有する電界放射型電子源では、多結晶シリコンを陽極酸化処理によって多孔質化し、窒化あるいは急速熱酸化による酸化を施してドリフト部6aを形成しているものであるから、図15に示すように、ドリフト部6aにおいて多孔質化された領域Dpの厚みが不均一なものになっている。
【0011】
これは、現状の陽極酸化処理において、導電性基板に多結晶シリコン層を形成した被処理物を対極とともにエッチャントに浸漬した状態で、導電性基板の導電体層8bを正極として導電性基板と対極との間に定電流を連続的に通電していることに起因していると考えられる。つまり、多結晶シリコンが多孔質化される速度にはばらつきがあり、先に多孔質化された部分に電荷が集中することになるから、定電流を連続的に通電していると電界の集中する部位の周辺の多孔質化が集中的に促進されるからであると考えられる。
【0012】
上述したように、ドリフト部6aでは多孔質化された領域Dpに存在する微結晶シリコン23の表面に形成されたシリコン酸化膜24において電界がもっとも強くなるから、多孔質化された領域Dpの厚みが不均一であると強電界ドリフト層6の各領域での電界強度にばらつきが生じることになる。つまり、表面電極7の全面から一様に電子を放出させることができず、表面電極7から放出される電子のエネルギに場所による分布が生じることになる。
【0013】
その結果、この電界放射型電子源をディスプレイ装置の電子源に用いるとすれば、ディスプレイ装置の画面に輝度むらが生じることになる。また、多孔質の領域Dpの厚みが図15に示すような分布であると、ドリフト部6aの内部では電界強度の小さい部分が多くなって、このような部位では極端な場合には電子の放出がなされず、結局は電子源全体としての電子放出効率を十分に高めることができない場合もある。ディスプレイ装置の電子源では電子放出効率の低いと輝度を高めることができず画面が暗くなる。
【0014】
本発明は上記事由に鑑みて為されたものであり、その目的は、放出する電子のエネルギが全面にわたってほぼ一定であって、しかも全体としての電子放出効率が従来より高い電界放射型電子源およびその製造方法を提供することにある。
【0015】
【課題を解決するための手段】
請求項1の発明は、一方の電極となる導電性基板と、導電性薄膜よりなり他方の電極となる表面電極と、導電性基板と表面電極との間に設けられ陽極酸化処理により多孔質化された領域を有する半導体層であるドリフト部とを有し、導電性基板と表面電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により導電性基板から注入された電子がドリフトして表面電極を通して放出されるようにした電界放射型電子源において、ドリフト部は柱状のグレインと表面に絶縁膜が形成されたナノメータオーダの微結晶とを含み、ドリフト部の厚み寸法を2μm以下とし、ドリフト部における多孔質化された領域の厚み寸法の最大値と最小値との差を0.5μm以下としたことを特徴とするものである。この構成によれば、ドリフト部において多孔質化された領域の厚みがほぼ均一であることによって、導電性基板と表面電極との間に電圧を印加したときに多孔質化された領域にほぼ均等に電界が作用してドリフト部のほぼ全面から電子が放出されることになり、電子の放出量の面内での分布のばらつきを抑制することができ電子の放出量にむらがなく、かつ電子の放出効率が従来構成よりも高くなるのであって、電子の放出量が従来構成よりも増大する。その結果、ディスプレイ装置の電子源として利用すれば、輝度が高くむらの少ないディスプレイ装置を提供することが可能になる。しかも、ドリフト部は柱状のグレインと表面に絶縁膜が形成されたナノメータオーダの微結晶とを含む構造であるから、電子放出時にポッピング現象が発生せず、電子を安定して放出することができる。
【0016】
ここに、本発明における導電性基板は、半導体基板に不純物をドープすることにより導電性領域を形成したもの、ガラス基板のような絶縁性基板の表面に金属薄膜を形成したものを含むものとする。
【0018】
請求項2の発明は、請求項1の発明において、多孔質化された領域の厚みが表面電極と導電性基板との距離にほぼ等しいことを特徴とする。この構成によれば、導電性基板と表面電極との間に電圧を印加することにより生じる電界の大部分が多孔質化された領域に作用することになり、電界を無駄なく電子の放出に利用できて電子の放出効率が高くなる。
【0019】
請求項3の発明は、請求項1または請求項2の発明において、前記導電性基板が、絶縁性基板の一表面に陽極酸化処理時に用いるフッ酸に対する耐食性を有する導電体層を設けて形成されていることを特徴とする。この構成によれば、陽極酸化処理の際に導電体層を損傷することがなく、導電体層の断線や損傷が生じにくくなる。その結果、ディスプレイ装置の電子源として利用すれば、画素落ちなどの不良発生率が少なく、歩留まりよくディスプレイ装置を製造することができる。
【0020】
請求項4の発明は、請求項1記載の電界放射型電子源の製造方法であって、陽極酸化処理では、前記導電性基板と陽極酸化処理が施される半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で、導電性基板と対極との間にパルス状の電流を極性を交互に反転して通電することを特徴とする。この方法では、パルス状の電流を極性が交互に反転するように通電するから、半導体層の多孔質化と、電解によるガスの発生とが交互に繰り返されることになる。つまり、多孔質化された領域は電流が流れやすくなり半導体層を多孔質化する期間に多孔質化が促進された部位の近傍ほど電解中の期間にガスが多く発生するのであって、次に多孔質化を行うときにはガスが多く発生した部位ほど多孔質化が抑制されることになるから、多孔質化の進行が速い部位は、次回の多孔質化の際には進行が抑制されることになる。このような動作の繰り返しによって、多孔質化された領域の厚みをほぼ均一にすることが可能になる。
【0021】
請求項5の発明は、請求項4の発明において、導電性基板を正極とする期間におけるパルス状の電流の1回当たりの電荷量を制御することを特徴とする。この方法では、多孔質化の進行速度を調節することができる。
【0022】
請求項6の発明は、請求項4の発明において、導電性基板を負極とする期間におけるパルス状の電流の1回当たりの電荷量を制御することを特徴とする。この方法では電解時のガスの発生量を調節することができ、多孔質化の抑制の程度を調節することができる。
【0023】
請求項7の発明は、請求項1記載の電界放射型電子源の製造方法であって、陽極酸化処理では、前記導電性基板と陽極酸化処理が施される半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で、ドリフト部における多孔質化された領域の厚み寸法のばらつきが規定範囲内となる程度の一定電流密度の電流を導電性基板と対極との間に流すことを特徴とする。この方法によれば陽極酸化時の電流密度を制御することによって被処理物の多孔度を調節して被処理物の厚み方向への陽極酸化の進行を調節することができ、結果的にドリフト部における多孔質化された領域の厚み寸法を均一化することができる。
【0024】
請求項8の発明は、請求項1記載の電界放射型電子源の製造方法であって、陽極酸化処理では、前記導電性基板と陽極酸化処理が施される半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で、ドリフト部における多孔質化された領域の厚み寸法のばらつきが規定範囲内となる程度の強さの光を前記被処理物の表面に照射することを特徴とする。この方法によれば陽極酸化時の光照射によって被処理物の多孔度を調節して被処理物の厚み方向への陽極酸化の進行を調節することができ、結果的にドリフト部における多孔質化された領域の厚み寸法を均一化することができる。
【0025】
請求項9の発明は、請求項1記載の電界放射型電子源の製造方法であって、陽極酸化処理では、前記導電性基板と陽極酸化処理が施される半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で、ホールの供給方向が前記被処理物の厚み方向に揃うとともにドリフト部における多孔質化された領域の厚み寸法のばらつきが規定範囲内となる程度の磁界を前記被処理物に作用させることを特徴とする。この方法によれば半導体層に含まれるグレインの影響をほとんど受けることなく多孔質化が被処理物の厚み方向に進行しやすくなる。その結果、ドリフト部における多孔質化された領域の厚み寸法の均一化につながる。
【0026】
【発明の実施の形態】
(第1の実施の形態)
本実施形態では、図2に示すように、電界放射型電子源(以下、電子源という)10に対向してガラス基板14を配設し、ガラス基板14における電子源10との対向面にコレクタ電極12および蛍光体層15を設けることによってディスプレイ装置を構成する例を示す。蛍光体層15はコレクタ電極12の表面に塗布されており、電子源10から放射される電子により可視光を発光する。また、ガラス基板14は図示しないスペーサによって電子源10と離間させてあり、ガラス基板14と電子源10との間に形成される気密空間を真空にしてある。
【0027】
本実施形態で用いる電子源10は、図2ないし図4に示すように、p形シリコン基板16の主表面側に導電体層としての複数本のn形領域8aがストライプ状に形成された導電性基板と、各n形領域8aにそれぞれ重なる形でストライプ状に形成された多孔質多結晶シリコンよりなるドリフト部6aおよびドリフト部6aの間を埋めてドリフト部6aと面一となった多結晶シリコンよりなる分離部6bを有する強電界ドリフト層6と、強電界ドリフト層6の上でドリフト部6aおよび分離部6bに跨ってn形領域8aに直交する方向のストライプ状に形成された複数本の導電性薄膜(たとえば、金薄膜)よりなる表面電極7とを備えている。
【0028】
上述した電子源10は、ストライプ状に形成されたn形領域8aと、n形領域8aに直交するストライプ状に形成された表面電極7との間に強電界ドリフト層6のドリフト部6aが挟まれているから、表面電極7とn形領域8aとの組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極7とn形領域8aとの交点に相当する部位のドリフト部6aにのみ強電界が作用して電子が放出される。つまり、表面電極7とn形領域8aとからなる格子の格子点に電子源を配置したことに相当し、電圧を印加する表面電極7とn形領域8aとの組を選択することによって所望の格子点から電子を放出させることが可能になる。なお、n形領域8aへのコンタクトは、図3に示すようにドリフト部6aの端部をエッチングしてn形領域8aの表面の一部を露出させることにより形成され、電線Wを介して外部回路に接続される。なお、n形領域8aは、キャリア濃度を1×1018〜5×1019cm−3としてあり、n形領域8aと表面電極7との間に印加する電圧は10〜30V程度になっている。
【0029】
以下に、本実施形態における電子源10の製造過程について説明する。まず図5(a)に示す構造を得るために、p形シリコン基板16の主表面上に熱拡散用あるいはイオン注入用のマスクを設け、次に熱拡散技術あるいはイオン注入技術によってp形シリコン基板16内の主表面側にリン(P)などのドーパントを導入することによりストライプ状のn形領域8aを形成し、最後にマスクを除去する。
【0030】
次に、n形領域8aを形成したp形シリコン基板16の主表面上にLPCVD法により膜厚が1.5μmのノンドープの多結晶シリコン層3を形成することにより図5(b)に示す構造が得られる。ただし、多結晶シリコン層3の成膜方法は、LPCVD法に限定されるものではなく、たとえばスパッタ法あるいはプラズマCVD法によってアモルファスシリコン層を形成した後、アモルファスシリコン層に対してアニール処理を行うことにより結晶化させて多結晶シリコン層3を形成する方法でもよい。
【0031】
その後、多結晶シリコン層3の上にマスク層としてのフォトレジスト層を塗布形成し、フォトリソグラフィ技術によってn形領域8aの上方の部位を開孔することにより図5(c)のようにストライプ状にパターニングされたレジスト層9が形成される。
【0032】
さらに、p形シリコン基板16の裏面に図示しないオーミック電極を形成した後、前記レジスト層9をマスクとして利用し陽極酸化処理を施すことにより、多結晶シリコン層3に多孔質多結晶シリコンのドリフト部6aを形成する。陽極酸化は、図6に示す装置を用いて行われる。すなわち、フッ酸とエタノールと水とを適量混合したエッチャントを投入した処理層31を恒温水槽32の中に入れてエッチャントの温度を制御し、図5(c)のように導電性基板と多結晶シリコン層3とが形成された被処理物30のp形シリコン基板16と白金電極である対極33とをエッチャントに浸漬してp形シリコン基板16と対極33との間に通電する。この間には多結晶シリコン層3の露出した部分にランプ34からの光照射を行う。p形シリコン基板16と対極33との間に通電する電流パターンは、ファンクションジェネレータ35およびガルバノスタット36により制御される。つまり、ファンクションジェネレータ35では通電電流の極性および通電時間を制御し、ガルバノスタット36では通電電流の電流値を制御する。本実施形態における電流パターンでは、p形シリコン基板16を正極とする期間と負極とする期間を交互に設けてあり、各期間にそれぞれパルス状の電流を通電する。
【0033】
ここに、多孔質化はp形シリコン基板16を正極とする期間に進行し、多孔質化された領域は電流が流れやすくなる。一方、p形シリコン基板16を負極とする期間には電解によるガスが多孔質化された領域付近に発生し、次にp形シリコン基板16を正極とするときの多孔質化を抑制することになる。つまり、p形シリコン基板16を正極とする期間において多孔質化の進行が速い部位は、次回の多孔質化の際には進行が抑制されることになる。このような動作の繰り返しによって、多孔質化された領域Dpはほぼ均一な厚みになるのである。
【0034】
パルス状の電流の1回当たりの通電期間(つまりパルス幅)や1回当たりの電流密度は、エッチャントの組成およびエッチャントの温度によって適宜に設定される。つまり、エッチャントの組成やエッチャントの温度に応じて陽極酸化処理時の電荷量が調節される。また、上述のようにフッ酸とエタノールと水とを混合したエッチャントを用いる場合には、エッチャントの温度を0℃から室温の温度範囲に制御し、p形シリコン基板16を正極とする期間には電流密度が1〜200mA/cmの範囲になり、p形シリコン基板16を負極とする期間には電流密度が−2〜−100mA/cmの範囲になるようにパルス状の電流を通電するのが望ましい。また、正極とする期間においてパルス状の電流の時間幅は1秒以下とするのが望ましい。なお、ランプ34としては500Wのタングステンランプを用いている。
【0035】
上述のような陽極酸化処理によってストライプ状の多孔質多結晶シリコン層が形成され、これがドリフト部6aになる。その後、レジスト層9を除去することにより図5(d)に示す構造が得られる。ただし、多孔質化は多結晶シリコン層3の厚み方向の途中までとしてある。また、陽極酸化処理の際の通電方向を交互に変化させるとともに電流をパルス状に通電したことによって、図1に示すように、多孔質の領域Dpの厚みをほぼ均一にすることが可能になる。
【0036】
陽極酸化処理の後には、ランプアニール装置を用い、乾燥酸素雰囲気中で多孔質多結晶シリコン層5を急速熱酸化(RTO)することによって、熱酸化された多孔質多結晶シリコンよりなるドリフト部6aが形成され、図5(e)に示す構造が得られる。
【0037】
その後、多結晶シリコン層3上に、ストライプ状の開口パターンを有するメタルマスクを用いて蒸着法によって、金薄膜よりなるストライプ状の表面電極7が形成され、図5(f)に示す構造の電子源10が得られる。表面電極7は膜厚を10nmとしてある。表面電極7のパターニング方法としては、フォトリソグラフィ技術およびエッチング技術を利用してもよいし、フォトリソグラフィ技術およびリフトオフ法を利用してもよい。
【0038】
上述したように、ドリフト部6aを形成する陽極酸化処理においてパルス状の電流を与え、かつ通電時の極性を交互に反転させたことによって、ドリフト部6aにおいて多孔質化された領域Dpの厚みをほぼ均一にすることができる。その結果、n形領域8aと表面電極7との組として選択されたドリフト部6aでは、ほぼ全面から電子を放出させることが可能になり、従来のように多孔質化された領域Dpの厚みが不均一である場合に比較すると、電子の放出効率が高まるとともに電子の放出量が多くなる。
【0039】
ところで、ドリフト部6aの微細構造は図12に示したように柱状のグレイン21とナノメータオーダの微結晶シリコン23とを備える構造を有しており、この構造により電子放出時のポッピング現象の発生が抑制されている。また、ポッピング現象の発生をさらに抑制するためにはドリフト部6aの厚み寸法が2μm以下であることが望ましい。そこで、本実施形態ではドリフト部6aが形成される多結晶シリコン層3の厚み寸法を1.5μmとしている。ここに、ドリフト部6aの厚み寸法のばらつきの程度として領域Dpの厚み寸法の最大値と最小値との差を用い、この差を0.5μm以下とすると、電子放出時にドリフト部6aに作用する電界の強さは、ドリフト部6aのもっとも薄い部分を100としてドリフト部6aのもっとも厚い部分で67以上になるから、ドリフト部6aにおける電界強度のばらつきを比較的小さくすることができる。
【0040】
なお、陽極酸化処理時にはマスク層としてレジスト層9を利用したが、マスク層としてストライプ状に形成した酸化シリコン膜や窒化シリコン膜を利用してもよく、酸化シリコン膜や窒化シリコン膜を利用した場合には、陽極酸化処理後にマスク層を除去する工程は不要である。
【0041】
また、本実施形態では、導電性基板としてp形シリコン基板16を採用し、導電体層としてn形領域8aを採用しているが、導電性基板はp形シリコン基板に限定されるものではなく、導電体層もn形領域8aに限定されるものではない。たとえば、ガラスのような絶縁性基板にクロムのような金属薄膜からなる導電体層を設けたものを導電性基板として用いてもよい。強電界ドリフト層6は多結晶シリコン層5を用いて形成されているが、単結晶シリコン、アモルファスシリコン、シリコン以外の半導体も採用することが可能であり、いずれの場合も上述のようなパルス状の電流の極性を交互に反転させるようにした陽極酸化処理によってドリフト部6aを形成することで、ドリフト部6aにおける多孔質化された領域Dpの厚みをほぼ均一にすることができる。表面電極7の材料は仕事関数が小さければよく、金のほかにアルミニウム、クロム、タングステン、ニッケル、白金、あるいはこれらの金属の合金なども使用可能である。さらに、表面電極7の膜厚を10nmとしたが膜厚についても適宜に選択することができる。
【0042】
(第2の実施の形態)
本実施形態では、ガラス基板の一表面に導電体層としての白金薄膜を設けたものを導電性基板として用いる。ガラス基板の材料は製造過程における処理温度に応じて、石英ガラス、無アルカリガラス、低アルカリガラス、ソーダライムガラスから選択される。また、導電体層として白金を選択しているのはフッ酸に対して耐食性を有するからである。
【0043】
しかして、本実施形態では、ガラス基板である絶縁性基板13の一表面にスパッタ法によって0.2μmの白金薄膜を導電体層8bとして形成し、その後、図7(a)のように、イオンミリングによって導電体層8bをストライプ状にパターニングする。
【0044】
次に、図7(b)のように絶縁性基板13および導電体層8bを覆うようにノンドープの多結晶シリコン層3を0.5μmの厚みになるように成膜し、さらに図7(c)のように、導電体層8bの上の多結晶シリコン層3を残すようにしてRIEによるパターニングを行う。このパターンニングにより強電界ドリフト層6におけるドリフト部6aとなる部位のパターンが形成されることになる。そこで、導電体層8bを一方の電極として第1の実施の形態と同様の陽極酸化処理を行い、多結晶シリコン層3の多孔質化を行う。多孔質化の深さは多結晶シリコン層3の厚みにほぼ等しくし、多孔質化の領域を導電体層8bにほぼ到達させる。ここで、陽極酸化処理の際にエッチャントがフッ酸を含んでいても導電体層8bはフッ酸に対する耐食性を有するから導電体層8bが腐食されることはない。陽極酸化処理の後には、ランプアニール装置を用い、乾燥酸素雰囲気中で急速熱酸化(RTO)することによって、熱酸化された多孔質多結晶シリコンよりなるドリフト部6aが形成される。
【0045】
その後、図7(d)のように、絶縁性基板13およびドリフト部6aを覆うようにEB蒸着法によって金薄膜を形成し、パターニングによってストライプ状の表面電極7が形成され、電子源10を形成することができる。
【0046】
ただし、本実施形態では絶縁性基板13に多結晶シリコン層3を設けているから、電子源の周辺部分で多結晶シリコン層3に半導体素子を形成することによって電子源の駆動回路などを絶縁性基板13に一括して形成することができる。
【0047】
本実施形態ではドリフト部6aにおける多孔質化の領域の厚みが多結晶シリコン層3の厚みにほぼ等しいから、ドリフト層6aにおける多孔質化された部分に全電圧が印加されることになり、印加した電圧を無駄なく電子の放出に利用することができて電子の放出量を大きくすることができる。なお、導電性基板として絶縁性基板13に導電体層8bを設けたものを用いているが、フッ酸に対する耐食性を有する材料であれば白金以外でもよく、他の導電性材料を耐食性材料で保護することにより導電体層を形成してもよい。他の構成および動作は第1の実施の形態と同様である。
【0048】
(第3の実施の形態)
上述した各実施形態では、被処理物30の陽極酸化処理の際にパルス状の電流を交互に極性を入れ換えながら流すようにした例を示したが、本実施形態では陽極酸化処理の際にp形シリコン基板16と対極33との間に定電流を流す点で相違する。ドリフト部6aを陽極酸化処理により形成する際には電流密度を大きくすれば多孔度が増加するという知見が得られており、電流密度を大きくするほど多孔度が増加することにより被処理物30の厚み方向における陽極酸化の進行速度が低下することになる。すなわち、電流密度が小さい場合には局所的に多孔質化が進行することにより被処理物30に局所的に電流の流れやすい部分が形成され、その部位のみで厚み方向における陽極酸化の進行速度が増加することになるのに対して、本実施形態では電流密度を比較的大きく設定することによって、被処理物30の多孔質化が局所的に進行するのを防止し、結果的に電流密度を小さく設定している場合よりも被処理物30の厚み方向(深さ方向)における多孔質化の進行速度を低減させているのである。ただし、電流密度を変更しても多孔質化される全量が変化しないように電荷量は変化させないように制御する。つまり、電流密度を増加させれば陽極酸化処理を施す時間は短縮する。
【0049】
具体的に言えば、電流密度は一定に設定する場合には通常は25mA/mに設定していたが、75mA/mに設定することによって、ドリフト部6aにおける多孔質化された領域Dpの厚み寸法の最大値と最小値との差を0.5μm以下にすることが可能になった。なお、50mA/m以上であれば領域Dpの厚み寸法の最大値と最小値との差を0.5μm以下にすることが可能である。他の構成および方法は第1の実施の形態と同様である。
【0050】
(第4の実施の形態)
本実施形態は、被処理物30に照射する光量を第1の実施の形態よりも増加させたものである。第1の実施の形態においてはランプ34として500Wのタングステンランプを1灯のみ用いていたが、本実施形態では、図8に示すように、同仕様のランプ34を3灯用いている。この装置を用いることにより、陽極酸化処理の際に被処理物30の表面の輝度を10000cd/m以上に高めることが可能になり、第3の実施の形態において電流密度を高めた場合と同様に、多孔質化が促進され、被処理物30に局所的に電流の流れやすい部分が形成されるのを防止することができる。すなわち、被処理物30に照射する光量が少ない場合よりも被処理物30の厚み方向(深さ方向)における多孔質化の進行速度を低減させることになり、ドリフト部6aにおいて多孔質化された領域Dpの厚み寸法の最大値と最小値との差を0.5μm以下にすることが可能になる。他の構成および方法は第1の実施の形態と同様である。
【0051】
(第5の実施の形態)
本実施形態は、図9に示すように、被処理物30に磁界を作用させるために高温水槽32の近傍に電磁石37を配置したものである。電磁石37は陽極酸化処理において被処理物30に供給されるホールの供給方向を被処理物30の厚み方向に揃えるように磁界を作用させるために設けられている。この装置を用いることにより、陽極酸化処理の際にホールの供給方向が多孔質化を進行させようとする方向に揃うことになるから、ドリフト部6aに存在しているグレイン21の影響をほとんど受けずに多孔質化が被処理物30の厚み方向に進行しやすくなる。その結果、磁界の強さを適宜に調節することによって、ドリフト部6aにおいて多孔質化された領域Dpの厚み寸法の最大値と最小値との差を0.5μm以下にすることが可能になる。他の構成および方法は第1の実施の形態と同様である。
【0052】
なお、陽極酸化処理の際にパルス状の電流の極性を交互に反転させる技術、電流密度を制御する技術、光の照射量を制御する技術、磁界を作用させる技術は単独で用いるほか、適宜に組み合わせて用いるようにしてもよい。
【0053】
【発明の効果】
請求項1の発明は、一方の電極となる導電性基板と、導電性薄膜よりなり他方の電極となる表面電極と、導電性基板と表面電極との間に設けられ陽極酸化処理により多孔質化された領域を有する半導体層であるドリフト部とを有し、導電性基板と表面電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により導電性基板から注入された電子がドリフトして表面電極を通して放出されるようにした電界放射型電子源において、ドリフト部は柱状のグレインと表面に絶縁膜が形成されたナノメータオーダの微結晶とを含み、ドリフト部の厚み寸法を2μm以下とし、ドリフト部における多孔質化された領域の厚み寸法の最大値と最小値との差を0.5μm以下としたことを特徴とするものであり、ドリフト部において多孔質化された領域の厚みがほぼ均一であるから、導電性基板と表面電極との間に電圧を印加したときに多孔質化された領域にほぼ均等に電界が作用してドリフト部のほぼ全面から電子が放出されることになり、電子の放出量の面内での分布のばらつきを抑制することができ電子の放出量にむらがなく、かつ電子の放出効率が従来構成よりも高くなるのであって、電子の放出量が従来構成よりも増大するという利点がある。しかも、ドリフト部は柱状のグレインと表面に絶縁膜が形成されたナノメータオーダの微結晶とを含む構造であるから、電子放出時にポッピング現象が発生せず、電子を安定して放出することができる。
【0055】
請求項2の発明は、請求項1の発明において、多孔質化された領域の厚みが表面電極と導電性基板との距離にほぼ等しいものであり、導電性基板と表面電極との間に電圧を印加することにより生じる電界の大部分が多孔質化された領域に作用することになり、電界を無駄なく電子の放出に利用できて電子の放出効率が高くなるという利点がある。
【0056】
請求項3の発明は、請求項1または請求項2の発明において、前記導電性基板が、絶縁性基板の一表面に陽極酸化処理時に用いるフッ酸に対する耐食性を有する導電体層を設けて形成されているものであり、陽極酸化処理の際に導電体層を損傷することがなく、導電体層の断線や損傷が生じにくくなるという利点がある。
【0057】
請求項4の発明は、請求項1記載の電界放射型電子源の製造方法であって、陽極酸化処理では、前記導電性基板と陽極酸化処理が施される半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で、導電性基板と対極との間にパルス状の電流を極性を交互に反転して通電することを特徴とし、パルス状の電流を極性が交互に反転するように通電するから、半導体層の多孔質化と、電解によるガスの発生とが交互に繰り返される。つまり、多孔質化された領域は電流が流れやすくなり半導体層を多孔質化する期間に多孔質化が促進された部位の近傍ほど電解中の期間にガスが多く発生するのであって、次に多孔質化を行うときにはガスが多く発生した部位ほど多孔質化が抑制されることになるから、多孔質化の進行が速い部位は、次回の多孔質化の際には進行が抑制される。このような動作の繰り返しによって、多孔質化された領域の厚みをほぼ均一にすることが可能になるという効果を奏する。
【0058】
請求項5の発明は、請求項4の発明において、導電性基板を正極とする期間におけるパルス状の電流の1回当たりの電荷量を制御することを特徴とし、多孔質化の進行速度を調節することができるという効果がある。
【0059】
請求項6の発明は、請求項5の発明において、導電性基板を負極とする期間におけるパルス状の電流の1回当たりの電荷量を制御することを特徴とし、電解時のガスの発生量を調節することができ、多孔質化の抑制の程度を調節することができるという効果がある。
【0060】
請求項7の発明は、請求項1記載の電界放射型電子源の製造方法であって、陽極酸化処理では、前記導電性基板と陽極酸化処理が施される半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で、ドリフト部における多孔質化された領域の厚み寸法のばらつきが規定範囲内となる程度の一定電流密度の電流を導電性基板と対極との間に流すことを特徴としており、陽極酸化時の電流密度を制御することによって被処理物の多孔度を調節して被処理物の厚み方向への陽極酸化の進行を調節することができるから、ドリフト部における多孔質化された領域の厚み寸法を均一化することができるという利点がある。
【0061】
請求項8の発明は、請求項1記載の電界放射型電子源の製造方法であって、陽極酸化処理では、前記導電性基板と陽極酸化処理が施される半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で、ドリフト部における多孔質化された領域の厚み寸法のばらつきが規定範囲内となる程度の強さの光を前記被処理物の表面に照射することを特徴としており、陽極酸化時の光照射によって被処理物の多孔度を調節して被処理物の厚み方向への陽極酸化の進行を調節することができるから、ドリフト部における多孔質化された領域の厚み寸法を均一化することができるという利点がある。
【0062】
請求項9の発明は、請求項1記載の電界放射型電子源の製造方法であって、陽極酸化処理では、前記導電性基板と陽極酸化処理が施される半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で、ホールの供給方向が前記被処理物の厚み方向に揃うとともにドリフト部における多孔質化された領域の厚み寸法のばらつきが規定範囲内となる程度の磁界を前記被処理物に作用させることを特徴としており、半導体層に含まれるグレインの影響をほとんど受けることなく多孔質化が被処理物の厚み方向に進行しやすくなるから、ドリフト部における多孔質化された領域の厚み寸法の均一化につながるという利点がある。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態を示す断面図である。
【図2】同上の概略斜視図である。
【図3】同上の要部斜視図である。
【図4】同上の断面図である。
【図5】同上の製造過程を示す主要部の工程図である。
【図6】同上の製造装置の概略構成図である。
【図7】本発明の第2の実施の形態を示す主要部の工程図である。
【図8】本発明の第4の実施の形態における製造装置の概略構成図である。
【図9】本発明の第5の実施の形態における製造装置の概略構成図である。
【図10】従来例を示す断面図である。
【図11】同上の動作説明図である。
【図12】同上の原理説明図である。
【図13】他の従来例を示す断面図である。
【図14】同上の動作説明図である。
【図15】従来の問題点を示す断面図である。
【符号の説明】
6 強電界ドリフト層
6a ドリフト部
6b 分離部
7 表面電極
8a n形領域
8b 導電体層
11 n形シリコン基板
13 絶縁性基板
16 p形シリコン基板
30 被処理物
33 対極
Dp 多孔質化された領域

Claims (9)

  1. 一方の電極となる導電性基板と、導電性薄膜よりなり他方の電極となる表面電極と、導電性基板と表面電極との間に設けられ陽極酸化処理により多孔質化された領域を有する半導体層であるドリフト部とを有し、導電性基板と表面電極との間に表面電極を高電位側として電圧を印加したときにドリフト部に作用する電界により導電性基板から注入された電子がドリフトして表面電極を通して放出されるようにした電界放射型電子源において、ドリフト部は柱状のグレインと表面に絶縁膜が形成されたナノメータオーダの微結晶とを含み、ドリフト部の厚み寸法を2μm以下とし、ドリフト部における多孔質化された領域の厚み寸法の最大値と最小値との差を0.5μm以下としたことを特徴とする電界放射型電子源。
  2. 多孔質化された領域の厚みが表面電極と導電性基板との距離にほぼ等しいことを特徴とする請求項1記載の電界放射型電子源。
  3. 前記導電性基板が、絶縁性基板の一表面に陽極酸化処理時に用いるフッ酸に対する耐食性を有する導電体層を設けて形成されていることを特徴とする請求項1または請求項2記載の電界放射型電子源。
  4. 請求項1記載の電界放射型電子源の製造方法であって、陽極酸化処理では、前記導電性基板と陽極酸化処理が施される半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で、導電性基板と対極との間にパルス状の電流を極性を交互に反転して通電することを特徴とする電界放射型電子源の製造方法。
  5. 導電性基板を正極とする期間におけるパルス状の電流の1回当たりの電荷量を制御することを特徴とする請求項4記載の電界放射型電子源の製造方法。
  6. 導電性基板を負極とする期間におけるパルス状の電流の1回当たりの電荷量を制御することを特徴とする請求項4記載の電界放射型電子源の製造方法。
  7. 請求項1記載の電界放射型電子源の製造方法であって、陽極酸化処理では、前記導電性基板と陽極酸化処理が施される半導体層とを備える被 処理物を対極とともにエッチャントに浸漬した状態で、ドリフト部における多孔質化された領域の厚み寸法のばらつきが規定範囲内となる程度の一定電流密度の電流を導電性基板と対極との間に流すことを特徴とする電界放射型電子源の製造方法。
  8. 請求項1記載の電界放射型電子源の製造方法であって、陽極酸化処理では、前記導電性基板と陽極酸化処理が施される半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で、ドリフト部における多孔質化された領域の厚み寸法のばらつきが規定範囲内となる程度の強さの光を前記被処理物の表面に照射することを特徴とする電界放射型電子源の製造方法。
  9. 請求項1記載の電界放射型電子源の製造方法であって、陽極酸化処理では、前記導電性基板と陽極酸化処理が施される半導体層とを備える被処理物を対極とともにエッチャントに浸漬した状態で、ホールの供給方向が前記被処理物の厚み方向に揃うとともにドリフト部における多孔質化された領域の厚み寸法のばらつきが規定範囲内となる程度の磁界を前記被処理物に作用させることを特徴とする電界放射型電子源の製造方法。
JP2000316988A 1999-10-18 2000-10-17 電界放射型電子源およびその製造方法 Expired - Fee Related JP3587157B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000316988A JP3587157B2 (ja) 1999-10-18 2000-10-17 電界放射型電子源およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP29595399 1999-10-18
JP11-295953 1999-10-18
JP2000316988A JP3587157B2 (ja) 1999-10-18 2000-10-17 電界放射型電子源およびその製造方法

Publications (2)

Publication Number Publication Date
JP2001189124A JP2001189124A (ja) 2001-07-10
JP3587157B2 true JP3587157B2 (ja) 2004-11-10

Family

ID=26560477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000316988A Expired - Fee Related JP3587157B2 (ja) 1999-10-18 2000-10-17 電界放射型電子源およびその製造方法

Country Status (1)

Country Link
JP (1) JP3587157B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002089166A1 (en) 2001-04-24 2002-11-07 Matsushita Electric Works, Ltd. Field emission electron source and production method thereof
KR20160145652A (ko) * 2014-04-08 2016-12-20 윌리엄 마쉬 라이스 유니버시티 전자 장치의 플렉서블 도전성 필름 및 무기층의 제조 및 용도

Also Published As

Publication number Publication date
JP2001189124A (ja) 2001-07-10

Similar Documents

Publication Publication Date Title
KR100367282B1 (ko) 전계 방사형 전자원 및 그 제조방법
US6791248B2 (en) Field emission electron source
KR20020067686A (ko) 전계 방사형 전자원 및 그 제조 방법
KR100486951B1 (ko) 전계방사형 전자원
JP3587157B2 (ja) 電界放射型電子源およびその製造方法
JP2001035354A (ja) 電界放射型電子源およびその製造方法
JP3587156B2 (ja) 電界放射型電子源およびその製造方法
JP3855608B2 (ja) 電界放射型電子源およびその製造方法
WO2003096401A1 (en) Method for electrochemical oxidation
JP3687520B2 (ja) 電界放射型電子源およびその製造方法
JP4135309B2 (ja) 電界放射型電子源の製造方法
JP3084280B2 (ja) 電界放射型電子源の製造方法および平面発光装置の製造方法およびディスプレイ装置の製造方法
JP3508652B2 (ja) 電界放射型電子源およびその製造方法
JP3363429B2 (ja) 電界放射型電子源およびその製造方法
JP3687527B2 (ja) 電界放射型電子源の製造方法、電界放射型電子源
JP2003229050A (ja) 電界放射型電子源の製造方法、電界放射型電子源
JP3079086B2 (ja) 電界放射型電子源の製造方法
JP3603682B2 (ja) 電界放射型電子源
JP2009158108A (ja) 電界放射型電子源およびその製造方法
JP2006040725A (ja) 電子線露光用電子源
JP3487230B2 (ja) 電界放射型電子源およびその製造方法およびディスプレイ装置
JP3539305B2 (ja) 電界放射型電子源およびその製造方法
JP3721976B2 (ja) 電界放射型電子源の製造方法
JP3648599B2 (ja) 電界放射型電子源の製造方法
JP3551862B2 (ja) 電界放射型電子源の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040720

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070820

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100820

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees