JP3592282B2 - 磁気抵抗効果膜、およびそれを用いたメモリ - Google Patents
磁気抵抗効果膜、およびそれを用いたメモリ Download PDFInfo
- Publication number
- JP3592282B2 JP3592282B2 JP2001305068A JP2001305068A JP3592282B2 JP 3592282 B2 JP3592282 B2 JP 3592282B2 JP 2001305068 A JP2001305068 A JP 2001305068A JP 2001305068 A JP2001305068 A JP 2001305068A JP 3592282 B2 JP3592282 B2 JP 3592282B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- magnetoresistive
- tunnel barrier
- magnetoresistive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Magnetic Heads (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
- Measuring Magnetic Variables (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、希土類金属と遷移金属を主成分とするフェリ磁性体を用いた磁気抵抗効果膜に関し、特に、比較的大きな磁気抵抗効果を示す磁気抵抗効果膜とこのような磁気抵抗効果膜を用いたメモリとに関する。
【０００２】
【従来の技術】
近年、固体メモリである半導体メモリは、情報機器に多く用いられており、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）、ＦｅＲＡＭ（強誘電体ランダムアクセスメモリ）、フラッシュＥＥＰＲＯＭ（電気的消去可能プログラマブル読み出し専用メモリ）など、その種類も様々である。これら半導体メモリの特性は一長一短であり、現在の情報機器において要求される仕様のすべてを満たすメモリは存在しない。例えば、ＤＲＡＭは、記録密度が高く書き換え可能回数も多いが、揮発性であり電源を切るとその保持している情報は消えてしまう。一方、フラッシュＥＥＰＲＯＭは、不揮発性ではあるが、情報の消去に要する時間が長く、情報の高速処理には不向きである。
【０００３】
上記のような半導体メモリの現状に対して、磁気抵抗効果を用いたメモリ（ＭＲＡＭ；磁気ランダムアクセスメモリ）は、不揮発性であって、書き込み時間、読み出し時間、記録密度、書き換え可能回数、消費電力などの点において、多くの情報機器から求められる仕様をすべて満たすメモリとして有望である。特にスピン依存トンネル磁気抵抗（ＴＭＲ；Ｔｕｎｎｅｌ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ）効果を利用したＭＲＡＭは、大きな読み出し信号が得られることから、高記録密度化あるいは高速読み出しに有利であり、近年の研究報告においてＭＲＡＭとしての実現性が実証されている。
【０００４】
ＭＲＡＭの素子として用いられる磁気抵抗効果膜の基本構成は、非磁性層を介してその両側に磁性層が隣接して形成されたサンドイッチ構造である。非磁性層として良く用いられる材料として、ＣｕやＡｌ２Ｏ３が挙げられる。磁気抵抗効果膜において非磁性層にＣｕなどのような導体を用いたものを巨大磁気抵抗効果（ＧＭＲ；Ｇｉａｎｔ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ）膜といい、Ａｌ２Ｏ３などの絶縁体を用いたものをスピン依存トンネル磁気抵抗効果（ＴＭＲ）膜という。一般に、ＴＭＲ膜は、ＧＭＲ膜に比べて大きな磁気抵抗効果を示す。
【０００５】
図６（ａ），（ｂ）は、非磁性層を介して面内磁化膜である２つの磁性層が積層した構成を有する磁気抵抗効果膜を示しており、各磁性層での磁化の方向が矢印で示されている。図６（ａ）に示すように２つの磁性層の磁化方向が平行であると、磁気抵抗効果膜の電気抵抗（一方の磁性層と他方の磁性層の間の電気抵抗）は相対的小さく、図６（ｂ）に示すように磁化方向が反平行であると、電気抵抗は相対的大きくなる。したがって、一方の磁性層をメモリ層、他方を検出層とし、上記の性質を利用することで、情報の読み出しが可能である。例えば非磁性層１２の図示上部に位置する磁性層１３をメモリ層、下部に位置する磁性層１１を検出層とし、メモリ層（磁性層１３）の磁化方向が右向きの場合を『１』、左向きの場合を『０』とする。
【０００６】
図７（ａ）に示すように両磁性層１１，１３の磁化方向がともに図示右向きの場合、磁気抵抗効果膜の電気抵抗は相対的に小さく、図７（ｂ）に示すように検出層１１の磁化方向が図示右向きでかつメモリ層１３の磁化方向が図示左向きであると電気抵抗は相対的に大きい。同様に、図７（ｃ）に示すように検出層１１の磁化方向が左向きでかつメモリ層１３の磁化方向が右向きであると電気抵抗は相対的に大きく、図７（ｄ）に示すように両磁性層１１，１３の磁化方向が左向きの場合には電気抵抗は相対的に小さい。つまり、検出層１１の磁化方向が右向きに固定されている場合であれば、電気抵抗が相対的に大きければ、メモリ層１３には『０』が記録されていることになり、電気抵抗が相対的に小さければ、『１』が記録されていることになる。あるいは、検出層１１の磁化方向が左向きに固定されている場合であれば、電気抵抗が相対的に大きければ、メモリ層１３には『１』が記録されていることになり、電気抵抗が相対的に小さければ、『０』が記録されていることになる。
【０００７】
そこで、検出層１１の保磁力が相対的に大きくメモリ層１３の保磁力が相対的に小さくなるように各磁性層１１，１３の組成を選択し、検出層１１を一方向に磁化した上で、検出層１１の磁化反転が起こらない程度の磁化をメモリ層１３に加えてメモリ層１３の磁化の方向を変化させることにより、磁気抵抗効果膜に情報を記録することが可能になり、また、磁気抵抗効果膜の電気抵抗を検出することによって、記録された情報の読み出しを行なえることになる。
【０００８】
ＭＲＡＭの記録密度を高くするために磁気抵抗効果膜の素子サイズを小さくしていくと、磁性層として面内磁化膜を使用したＭＲＡＭでは、反磁界あるいは素子端面の磁化のカーリングといった影響から、情報を保持できなくなるという問題が生じる。この問題を回避するためには、例えば磁性層の形状を長方形にすることが挙げられるが、この方法では素子サイズが小さくできないために記録密度の向上があまり期待できない。
【０００９】
そこで、本出願人は、既に、例えば特開平１１−２１３６５０で述べているように、垂直磁化膜を用いることにより上記問題を回避しようとすることを提案した。垂直磁化膜を利用した場合には、素子サイズが小さくなっても反磁界は増加しないので、面内磁化膜を用いたＭＲＡＭよりも小さなサイズの磁気抵抗効果膜が実現可能である。
【００１０】
垂直磁化膜を用いた磁気抵抗効果膜では、面内磁化膜を用いた磁気抵抗効果膜と同様に、２つの磁性層の磁化方向が平行であると磁気抵抗効果膜の電気抵抗は相対的に小さく、磁化方向が反平行であると電気抵抗は相対的に大きくなる。非磁性層２２の上部に位置する磁性層２３をメモリ層、下部に位置する磁性層２１を検出層とし、メモリ層２３の磁化方向が上向きの場合を『１』、下向きの場合を『０』とする。図８（ａ）に示すように両磁性層２１，２３の磁化方向が上向きの場合、磁気抵抗効果膜の電気抵抗は相対的に小さく、図８（ｃ）に示すように検出層２１の磁化方向が下向きでかつメモリ層２３の磁化方向が上向きであると電気抵抗は相対的に大きくなる。同様に、図８（ｂ）に示すように検出層２１の磁化方向が上向きでかつメモリ層２３の磁化方向が下向きであると電気抵抗は相対的に大きくなり、図８（ｄ）に示すように両磁性層２１，２３の磁化方向が下向きの場合には電気抵抗は相対的に小さくなる。つまり、検出層２１の磁化方向が上向きに固定されている場合には、電気抵抗が相対的に大きければメモリ層２３には『０』が記録されていることになり、電気抵抗が相対的に小さければ『１』が記録されていることになる。あるいは、検出層２１の磁化方向が下向きに固定されている場合であれば、電気抵抗が相対的に大きければメモリ層２３には『１』が記録されていることになり、電気抵抗が相対的に小さければ『０』が記録されていることになる。
【００１１】
このような垂直磁化膜を使用した磁気抵抗素子において、垂直磁化膜として用いられる材料としては、例えば、Ｇｄ，Ｄｙ、Ｔｂ等の希土類金属から選ばれる少なくとも１種類の元素とＣｏ，Ｆｅ，Ｎｉ等の遷移金属から選ばれる少なくとも１種類との元素の合金膜や人工格子膜、あるいは、Ｃｏ／Ｐｔ等遷移金属と貴金属の人工格子膜、ＣｏＣｒ等の膜面垂直方向の結晶磁気異方性を有する合金膜などが挙げられる。これらの材料の中で、希土類金属と遷移金属の合金膜は、角型比が１である磁化曲線を示し、磁界を印加した場合に急峻な磁化反転を生じること、さらに作成が容易であることから、メモリ素子として用いる磁気抵抗効果膜に最適である。
【００１２】
【発明が解決しようとする課題】
ところで磁気抵抗効果膜における磁気抵抗変化率は、非磁性層（トンネル障壁層）に接している材料に強く依存する。これまでの研究において、ＦｅやＣｏあるいはそれらの合金は、大きな磁気抵抗変化率を示す材料であることが知られている。しかし、上記のように非磁性層に接する磁性体として希土類金属と遷移金属からなる磁性体を用いた磁気抵抗効果膜について本発明者らが鋭意検討した結果、磁気抵抗変化率はＦｅやＣｏあるいはそれらの合金を用いた場合よりも小さくなってしまうことが分かった。その原因は、希土類金属が非磁性層に接して存在することであると考えられる。つまり合金中の希土類金属原子は、その原子構造から磁気抵抗効果にはほとんど寄与しないと予想され、トンネル障壁層との界面に存在する希土類金属原子を伝導する電子はスピン依存トンネリングをしないので、磁気抵抗効果膜をマクロに見た磁気抵抗変化率は低いものとなる。
【００１３】
本発明は、この点に鑑み、希土類金属と遷移金属を主成分とするフェリ磁性体を用いた磁気抵抗効果膜において、比較的大きな磁気抵抗効果を示す磁気抵抗効果膜、さらにはそのような磁気抵抗効果膜を用いたメモリを提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の磁気抵抗効果膜は、第１及び第２の磁性層と、第１及び第２の磁性層に挟まれたトンネル障壁層とを有し、第１及び第２の磁性層の少なくとも一方が希土類金属と遷移金属とを主成分とするフェリ磁性層である磁気抵抗効果膜において、フェリ磁性層のトンネル障壁層との界面付近に存在する希土類金属が酸化しており、酸化した希土類金属が島状または網状に形成されていることを特徴とする。
【００１５】
Ｇｄ，Ｄｙ，Ｔｂ等の希土類金属は酸化されやすいという性質を有し、かつこれら酸化物は単体の原子よりも高い電気抵抗率を示すので、フェリ磁性層のトンネル障壁層との界面付近の希土類金属を酸化させることにより、実効的に磁気抵抗変化率を高めることが可能となる。
【００１６】
本発明において、「希土類金属と遷移金属とを主成分とするフェリ磁性層」とは、希土類金属と、希土類金属以外の遷移金属とを主成分とする磁性層であって、フェリ磁性を示す磁性層のことである。本発明においては、希土類金属としては、例えば、Ｇｄ，Ｄｙ，Ｔｂからなる群から選ばれた１種類以上の元素を好ましく用いることができ、また、（希土類金属以外の）遷移金属としては、鉄族元素すなわちＦｅ，Ｃｏ，Ｎｉからなる群の中から選ばれる１種類以上の元素を好ましく用いることができる。
【００１７】
このような磁気抵抗効果膜を製造する方法としては、以下のようなものがある。
【００１８】
まず、希土類金属と遷移金属を主成分とするフェリ磁性層を形成し、その表面にトンネル障壁層を成膜する。その後、トンネル障壁層表面から酸化処理を施し、フェリ磁性層の希土類金属原子の中でトンネル障壁層との界面付近に存在するものを選択的に酸化させる。希土類金属は、Ｆｅ，Ｃｏ，Ｎｉ等の遷移金属よりも酸化されやすいため、希土類金属と遷移金属の合金を酸化処理すると、希土類金属は容易に選択的に酸化される。酸化方法としては、プラズマ酸化法や自然酸化法等いくつかが挙げられるが、いずれの方法も使用可能である。また、フェリ磁性層形成後にトンネル障壁層を成膜するのではなく、酸化処理することによりトンネル障壁層となりうる材料、例えばＡｌ等を成膜し、その後の酸化処理により、希土類金属の選択的な酸化と同時にトンネル障壁層を形成することも可能である。さらに希土類金属原子を酸化するために、トンネル障壁層を形成する前にフェリ磁性層の表面に対して酸化処理を施し、その後、トンネル障壁層を形成してもよい。
【００１９】
【発明の実施の形態】
次に、本発明の好ましい実施の形態について、図面を参照して説明する。図１は、本発明の実施の一形態の磁気抵抗効果膜を模式的に示した断面図である。
【００２０】
図１に示した磁気抵抗効果膜は、トンネル障壁層１１３を挟んで図示上方に磁性層１１４、図示下方にフェリ磁性層１１２を設けた構成のものである。ここでフェリ磁性層１１２は、希土類金属と遷移金属とを主成分とするフェリ磁性体によって構成されている。フェリ磁性層１１２において、トンネル障壁層１１３との界面付近に存在する希土類金属原子は酸化し、層１１５となっている。ここで希土類金属酸化物は電気抵抗率が高いことから、トンネル障壁層１１３と層１１５が接している部分は実効的にトンネル障壁層１１３が厚くなっていて、トンネル障壁層１１３の図示下表面には一面に遷移金属原子が接している状態であると考えることができる。したがって、トンネル障壁層１１３をトンネルする電子は遷移金属原子のスピン状態に依存してトンネリングすることになり、酸化していない希土類金属がトンネル障壁層に接している場合に比べると、磁気抵抗変化率は増加すると考えられる。
【００２１】
ここで、希土類金属が酸化している層１１５は、フェリ磁性層１１２とトンネル障壁層１１３の界面に一様に形成されていてもよいが、図１に示すように、島状あるいは網状に形成されていてもよい。また層１１５は、フェリ磁性層１１２の形成後、トンネル障壁層１１３を形成する前に、フェリ磁性層１１２の表面に対して酸化処理を行うことによって形成してもよいし、あるいは、フェリ磁性層１１２及びトンネル障壁層１１３を順次形成した後に、トンネル障壁層１１３の表面側から酸化処理を行うことにより、トンネル障壁層１１３との界面付近のフェリ磁性層１１２の希土類金属を酸化させて形成してもよい。
【００２２】
フェリ磁性層１１２としては、Ｇｄ，Ｄｙ，Ｔｂ等の希土類金属から選ばれる少なくとも１種類の元素とＣｏ，Ｆｅ，Ｎｉ等の遷移金属から選ばれる少なくとも１種類の元素を主成分とする合金が好適に用いられる。また、フェリ磁性層１１２は、面内磁化膜であっても垂直磁化膜であってもよく、いずれの場合であっても本発明の効果は同様に得られるものである。
【００２３】
図１に示した例では、トンネル障壁層１１３の下側に位置する磁性層がフェリ磁性層であるとしたが、本発明においては、トンネル障壁層１１３の両側の磁性層をそれぞれフェリ磁性層とし、これらのフェリ磁性層とトンネル障壁層１１３との界面付近のそれぞれにおいて希土類金属を酸化させてもよい。
【００２４】
さらに、フェリ磁性層１１２とトンネル障壁層１１３の界面に、フェリ磁性層１１２よりも大きなスピン分極率を有する磁性体を形成することにより、より大きな磁気抵抗変化率を得ることが可能である。このスピン分極率の大きな磁性体の形状は、膜状、島状あるいは網状のいずれであってもよく、これらのいずれの場合においても比較的大きな磁気抵抗変化率が得られる。
【００２５】
また、本発明の磁気抵抗効果膜をメモリ素子とし、この磁気抵抗効果膜（メモリ素子）に対して情報を記録する手段と、磁気抵抗効果膜に記録された情報を読み出す手段を備えることによって、読み出し信号の大きなメモリを構成することが可能である。ここで、情報を記録する手段としては、配線に電流を流すことで生じる磁界が好適に用いられ、記録された情報を読み出す手段には、メモリ素子に一定電流を流したときのこのメモリ素子の両端の電圧を検出する回路が好適に用いられる。
【００２６】
【実施例】
次に、本発明の磁気抵抗効果膜について、実施例に基づいてさらに詳しく説明する。
【００２７】
（実施例−１）
図２はこの実施例−１で作成した磁気抵抗効果膜の断面を示している。磁気抵抗効果膜を形成するための基板としてＳｉ（シリコン）基板１００を用い、このＳｉ基板１００上に、フェリ磁性層１１２として１０ｎｍの膜厚のＧｄ２０（Ｆｅ６０Ｃｏ４０）８０膜、トンネル障壁層１１３として１．５ｎｍの膜厚のＡｌ２Ｏ３（酸化アルミニウム）膜をスパッタにより順次形成し、その後、真空チャンバー内に酸素ガスを導入し、Ａｌ２Ｏ３膜表面を介してフェリ磁性層１１２の表面（すなわちフェリ磁性層１１２のトンネル障壁層１１３側の界面）のプラズマ酸化を行い、フェリ磁性層１１２のトンネル障壁層１１３側の界面の希土類金属を酸化させて、希土類金属が酸化している層１１５を形成した。プラズマ酸化時の投入パワーは５Ｗで、酸化時間は４０秒であった。その後、十分に真空引きを行い、磁性層１１４として１０ｎｍの膜厚のＴｂ２０（Ｆｅ５０Ｃｏ５０）８０膜をスパッタにより形成し、さらに、保護膜１１６として膜厚２ｎｍのＰｔ膜をスパッタにより形成した。Ｐｔ膜は、各磁性層の酸化等の腐食を防ぐのに有効である。
【００２８】
次に、このようにして得られた多層膜の上部に１μｍ角のレジスト膜を形成し、ドライエッチングによってレジストに覆われていない部分の磁気抵抗効果膜を除去した。エッチング後、２５ｎｍの膜厚のＡｌ２Ｏ３膜を成膜し、さらにレジストおよびその上部のＡｌ２Ｏ３膜を除去し、上部電極とフェリ磁性層１１２（Ｇｄ２０（Ｆｅ６０Ｃｏ４０）８０膜）との間の電気絶縁を行うための絶縁膜１２１を形成した。その後、リフトオフ法によって上部電極１２２をＡｌ膜により作成し、上部電極１２２に覆われていない部分のＡｌ２Ｏ３膜を一部除去して測定回路を接続するための電極パットとした。
【００２９】
このようにして作成された磁気抵抗効果膜に対し、上部電極１２２と下部電極（Ｓｉ基板１００）との間に定電流電源を接続し、フェリ磁性層１１２（Ｇｄ２０（Ｆｅ６０Ｃｏ４０）８０膜）と磁性層１１４（Ｔｂ２０（Ｆｅ５０Ｃｏ５０）８０膜）の間のトンネル障壁層１１３（Ａｌ２Ｏ３膜）を電子がトンネルするように、一定電流を流した。この状態で、磁気抵抗効果膜の膜面に垂直方向に磁界を印加しその大きさと方向を変えることにより、磁気抵抗効果膜の電圧の変化（磁気抵抗曲線）を測定した。この測定結果によると磁気抵抗変化率は約３０％であった。
【００３０】
さらに得られた磁気抵抗効果膜についてＸＰＳ（Ｘ線光電子分光）分析を行った結果、トンネル障壁層１１３であるＡｌ２Ｏ３膜とフェリ磁性層１１２との界面付近でＧｄ２Ｏ３のピークが観察され、この界面付近のＧｄ原子が酸化されていることが明らかとなった。
【００３１】
（実施例−２）
フェリ磁性層１１２として１０ｎｍの膜厚のＤｙ２１（Ｆｅ５０Ｃｏ５０）７９膜を用い、磁性層１１４として１０ｎｍの膜厚のＧｄ２０（Ｆｅ６０Ｃｏ４０）８０膜を用いた以外は実施例−１と同様にして、磁気抵抗効果膜を作成した。実施例−１と同様にこの磁気抵抗効果膜の磁気抵抗曲線を測定したところ、磁気抵抗変化率は２９％であった。また、得られた磁気抵抗効果膜についてＸＰＳ分析を行った結果、トンネル障壁層１１３であるＡｌ２Ｏ３膜とフェリ磁性層１１２との界面付近でＤｙ２Ｏ３のピークが観察され、この界面付近のＤｙ原子が酸化されていることが明らかとなった。
【００３２】
（実施例−３）
実施例−１の磁気抵抗効果膜においてフェリ磁性層１１２とトンネル障壁層１１３の界面にＦｅ６０Ｃｏ４０が挿入された膜構成の磁気抵抗効果膜とした。このＦｅ６０Ｃｏ４０層は、フェリ磁性層１１２を一様に覆う膜形状ではなく島形状をしており、１つの島の大きさは直径１ｎｍ〜２ｎｍ程度であった。この磁気抵抗効果膜の磁気抵抗曲線を測定したところ、フェリ磁性層１１２とトンネル障壁層１１３の界面に存在するＦｅ６０Ｃｏ４０はフェリ磁性層１１２との交換結合力によって磁化方向が膜面垂直方向に向いていることがうかがわれ、また、磁気抵抗変化率は約５０％であった。得られた磁気抵抗効果膜についてＸＰＳ分析を行った結果、Ｆｅ６０Ｃｏ４０層とフェリ磁性層１１２との界面付近でＧｄ２Ｏ３のピークが観察され、この界面付近のＧｄ原子が酸化されていることが明らかとなった。
【００３３】
（実施例−４）
Ｓｉ基板（Ｓｉウエハ）上にトランジスタや配線層等を形成した後に実施例−３で用いた膜構成の磁気抵抗効果膜を成膜し、さらにそれを３行３列の９つのメモリ素子に加工し、メモリセルアレイを構成した。メモリ素子への情報の記録は、導線に電流を流しそれにより発生する磁界によって行われる。記録磁界印加用の電気回路を図３に、読み出し回路を図４に示す。図３及び図４は、Ｓｉ基板を上から見た図に対応し、磁気抵抗効果膜での磁化方向は、紙面に垂直な方向となる。実際には、図３及び図４に示す構成は、多層配線技術によってメモリセルアレイ内に重畳するように形成されるものである。
【００３４】
選択したメモリ素子（磁気抵抗効果膜）の磁性膜の磁化を選択的に反転させる方法について説明する。
【００３５】
図３に示すように、メモリセルアレイには９個のメモリ素子（磁気抵抗効果膜）１０１〜１０９が３×３に配列しており、メモリ素子の各行を挟むように、行方向に伸びる第１の書き込み線３１１〜３１４が設けられている。これらの書き込み線３１１〜３１４の図示左端は共通に接続し、図示右端には、それぞれ、これら書き込み線３１１〜３１４を電源４１１に接続するためのトランジスタ２１１〜２１４と、配線３００に接続するためのトランジスタ２１５〜２１８とが設けられている。メモリ素子の各列を挟むように、列方向に伸びる第２の書き込み線３２１〜３２４が設けられている。これらの書き込み線３２１〜３２４の図示上端は共通に接続し、図示下端には、書き込み線３２１〜３２４をそれぞれ接地するためのトランジスタ２１９〜２２２と、配線３００にそれぞれ接続するためのトランジスタ２２３〜２２６が設けられている。
【００３６】
ここで例えば、磁気抵抗効果膜１０５の磁化を選択的に反転させる場合、トランジスタ２１２，２１７，２２５，２２０を導通状態にし、その他のトランジスタは遮断状態にしておく。このようにすると電流は書き込み線３１２，３１３，３２３，３２２を流れ、それらの周りに磁界を誘起する。この状態では、磁気抵抗効果膜１０５にのみ４本の書き込み線から同方向の磁界が印加され、他の磁気抵抗効果膜には、同方向の磁界は２本の書き込み線からしか印加されないか、さらには逆方向の磁界が印加されて実効的に磁界が相殺されるかして、磁気抵抗効果膜１０５ほどには磁界が印加されないことになる。そこで、４本の書き込み線から同方向に磁界が印加されたときの合成磁界がメモリ素子（磁気抵抗効果膜）の磁性膜の磁化反転磁界よりもわずかに大きくなるように調整しておけば、選択的に磁気抵抗効果膜１０５の磁化のみ反転させることが可能である。また、ここで述べたのとは上下逆方向の磁界を磁気抵抗効果膜１０５に印加する場合は、トランジスタ２１３，２１６，２２４，２２１を導通状態にし、その他のトランジスタは遮断状態にしておく。このようにすると電流は、書き込み線３１２，３１３，３２３，３２２を上述とは逆の方向に流れ、磁気抵抗効果膜１０５へは逆方向の磁界が印加される。したがって、磁気抵抗効果膜１０５には二値の情報のうち上述とは異なるものが記録されることになる。
【００３７】
次に読み出し時の動作を説明する。図４に示すように、各メモリ素子（磁気抵抗効果膜）１０１〜１０９の一端には、それぞれ直列にそのメモリ素子を接地するためのトランジスタ２３１〜２３９が形成されている。ビット線３３１〜３３３は行ごとに設けられており、ビット線３３１〜３３３の図示右端には、それぞれ、固定抵抗１５０を介してこれらビット線を電源４１２に接続するためのトランジスタ２４０〜２４２が設けられている。ビット線３３１は磁気抵抗効果膜１０１〜１０３の他端に接続し、ビット線３３２は磁気抵抗効果膜１０４〜１０６の他端に接続し、ビット線３３３は磁気抵抗効果膜１０７〜１０９の他端に接続する。ビット線３３１〜３３３の図示左端は共通接続されて、これらビット線の電位と基準電圧Ｒｅｆとの差を増幅するセンスアンプ５００に接続している。さらに、ワード線３４１〜３４３が列ごとに設けられており、ワード線３４１はトランジスタ２３１，２３４，２３７のゲートに接続し、ワード線３４２はトランジスタ２３２，２３５，２３８のゲートに接続し、ワード線３４３はトランジスタ２３３，２３６，２３９のゲートに接続している。
【００３８】
ここで、例えば、磁気抵抗効果膜１０５に記録された情報を読み出すことを考える。この場合、トランジスタ２３５，２４１を導通状態とする。すると、電源４１２、固定抵抗１５０及び磁気抵抗効果膜１０５が直列に接続された回路となる。したがって、電源電圧は、固定抵抗１５０の抵抗値と磁気抵抗効果膜１０５の抵抗値との割合でそれぞれの抵抗に分圧される。電源電圧は固定されているので、磁気抵抗効果膜の抵抗値が変化するとそれにしたがって磁気抵抗効果膜にかかる電圧は異なる。この電圧値をセンスアンプ５００で読み出すことにより、磁気抵抗効果膜１０５に記録されている情報を読み出すことができる。
【００３９】
図５は、このようなメモリ素子の１つ分の周辺部分の立体構造を模式的に示している。ここでは、図３及び図４における磁気抵抗効果膜１０５の近傍が示されている。例えば、ｐ型Ｓｉ基板１６１に２つのｎ型拡散領域１６２，１６３が形成されており、これらの間に絶縁層１２３を介してワード線（ゲート電極）３４２が形成されている。コンタクトプラグ３５１を介してｎ型拡散領域１６２に接地線３５６を接続し、コンタクトプラグ３５２，３５３，３５４，３５７とローカル配線３５８とを介してｎ型拡散領域１６３に磁気抵抗効果膜１０５を接続する。磁気抵抗効果膜１０５は、さらに、コンタクトプラグ３５５を介してビット線３３２に接続されている。磁気抵抗効果膜１０５の横には、磁界を発生させるための書き込み線３２２，３２３が配されている。
【００４０】
（比較例）
実施例−１と同様に、Ｓｉ基板１００上に、フェリ磁性層１１２として１０ｎｍの膜厚のＧｄ２０（Ｆｅ６０Ｃｏ４０）８０膜、トンネル障壁層１１３として１．５ｎｍの膜厚のＡｌ２Ｏ３膜をスパッタにより順次形成した。その後、真空チャンバー内に酸素ガスを導入し、トンネル障壁層１１３（Ａｌ２Ｏ３膜）表面からプラズマ酸化を行った。このときの投入パワーは３Ｗで、酸化時間は２０秒であった。その後、十分に真空引きを行い、磁性層１１４として１０ｎｍの膜厚のＴｂ２０（Ｆｅ５０Ｃｏ５０）８０膜、保護膜１１６として２ｎｍのＰｔ膜をスパッタにより順次形成した。その後、得られた多層膜の上部に１μｍ角のレジスト膜を形成し、ドライエッチングによってレジストに覆われていない部分の磁気抵抗効果膜を除去した。エッチング後、２５ｎｍの膜厚のＡｌ２Ｏ３膜を成膜し、さらにレジストおよびその上部のＡｌ２Ｏ３膜を除去し、上部電極とフェリ磁性層１１２（Ｇｄ２０（Ｆｅ６０Ｃｏ４０）８０膜）との間の電気絶縁を行うための絶縁膜１２１を形成した。次に、リフトオフ法によって上部電極１２２をＡｌ膜により作成し、上部電極に覆われていない部分のＡｌ２Ｏ３膜を一部除去して測定回路を接続するための電極パットとした。
【００４１】
このようにして形成された磁気抵抗効果膜に対し、上部電極１２２と下部電極（Ｓｉ基板１００）の間に定電流電源を接続して、フェリ磁性層１１２（Ｇｄ２０（Ｆｅ６０Ｃｏ４０）８０膜）と磁性層１１４（Ｔｂ２０（Ｆｅ５０Ｃｏ５０）８０膜）の間のトンネル障壁層１１３（Ａｌ２Ｏ３膜）を電子がトンネルするように、一定電流を流した。この状態で磁気抵抗効果膜の膜面に垂直方向に磁界を印加し、その大きさと方向を変えることにより磁気抵抗効果膜の電圧の変化（磁気抵抗曲線）を測定した。この測定結果によると磁気抵抗変化率は約６％であった。
【００４２】
また、このようにして得られた磁気抵抗効果膜についてＸＰＳ分析を行った結果、フェリ磁性層１１２とトンネル障壁層１１３との界面付近にはＧｄ２Ｏ３のピークは観察されず、界面付近のＧｄ原子は酸化されていないと予想された。
【００４３】
【発明の効果】
以上説明したように本発明は、フェリ磁性層のトンネル障壁層との界面付近に存在する希土類金属が酸化するようすることにより、トンネル障壁層に接して形成されている磁性体に希土類金属と遷移金属を主成分とする材料を用いた場合においても、大きな磁気抵抗変化率を示す磁気抵抗効果膜とすることが可能となる、という効果がある。
【図面の簡単な説明】
【図１】本発明の実施の一形態の磁気抵抗効果膜の膜構成を模式的に示した断面図である。
【図２】実施例−１で形成される磁気抵抗効果膜の構成を示す断面図である。
【図３】実施例−４において用いられた情報を記録するために印加する磁界を発生させるための回路を示す回路図である。
【図４】実施例−４において用いられた記録された情報を読み出すための回路を示す回路図である。
【図５】実施例−４において形成されるメモリ素子を模式的に示した断面図である。
【図６】磁気抵抗効果膜の磁化方向と磁気抵抗効果による電気抵抗の大きさを説明するための断面図である。
【図７】面内磁化膜を用いた磁気抵抗効果膜をメモリとして用いた場合の磁化方向と読み出し信号との関係を説明するための断面図である。
【図８】垂直磁化膜を用いた磁気抵抗効果膜をメモリとして用いた場合の磁化方向と読み出し信号との関係を説明するための断面図である。
【符号の説明】
１１，２１ 磁性層（検出層）
１２，２２ 非磁性層
１３，２３ 磁性層（メモリ層）
１００ Ｓｉ基板
１０１〜１０９ 磁気抵抗効果膜（メモリ素子）
１１２ フェリ磁性層
１１３ トンネル障壁層
１１４ 磁性層
１１５ 酸化希土類金属層
１１６ 保護層
１２１ 絶縁膜
１２２ 上部電極
１５０ 固定抵抗
１６１ ｐ型Ｓｉ基板
１６２，１６３ ｎ型拡散領域
２１１〜２２６，２３１〜２４２ トランジスタ
３００ 配線
３１１〜３１４，３２１〜３２４ 書き込み線
３３１〜３３３ ビット線
３４１〜３４３ ワード線（ゲート電極）
３５１〜３５５、３５７ コンタクトプラグ
３５６ 接地線
３５８ ローカル配線
４１１，４１２ 電源
５００ センスアンプ
【発明の属する技術分野】
本発明は、希土類金属と遷移金属を主成分とするフェリ磁性体を用いた磁気抵抗効果膜に関し、特に、比較的大きな磁気抵抗効果を示す磁気抵抗効果膜とこのような磁気抵抗効果膜を用いたメモリとに関する。
【０００２】
【従来の技術】
近年、固体メモリである半導体メモリは、情報機器に多く用いられており、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）、ＦｅＲＡＭ（強誘電体ランダムアクセスメモリ）、フラッシュＥＥＰＲＯＭ（電気的消去可能プログラマブル読み出し専用メモリ）など、その種類も様々である。これら半導体メモリの特性は一長一短であり、現在の情報機器において要求される仕様のすべてを満たすメモリは存在しない。例えば、ＤＲＡＭは、記録密度が高く書き換え可能回数も多いが、揮発性であり電源を切るとその保持している情報は消えてしまう。一方、フラッシュＥＥＰＲＯＭは、不揮発性ではあるが、情報の消去に要する時間が長く、情報の高速処理には不向きである。
【０００３】
上記のような半導体メモリの現状に対して、磁気抵抗効果を用いたメモリ（ＭＲＡＭ；磁気ランダムアクセスメモリ）は、不揮発性であって、書き込み時間、読み出し時間、記録密度、書き換え可能回数、消費電力などの点において、多くの情報機器から求められる仕様をすべて満たすメモリとして有望である。特にスピン依存トンネル磁気抵抗（ＴＭＲ；Ｔｕｎｎｅｌ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ）効果を利用したＭＲＡＭは、大きな読み出し信号が得られることから、高記録密度化あるいは高速読み出しに有利であり、近年の研究報告においてＭＲＡＭとしての実現性が実証されている。
【０００４】
ＭＲＡＭの素子として用いられる磁気抵抗効果膜の基本構成は、非磁性層を介してその両側に磁性層が隣接して形成されたサンドイッチ構造である。非磁性層として良く用いられる材料として、ＣｕやＡｌ２Ｏ３が挙げられる。磁気抵抗効果膜において非磁性層にＣｕなどのような導体を用いたものを巨大磁気抵抗効果（ＧＭＲ；Ｇｉａｎｔ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ）膜といい、Ａｌ２Ｏ３などの絶縁体を用いたものをスピン依存トンネル磁気抵抗効果（ＴＭＲ）膜という。一般に、ＴＭＲ膜は、ＧＭＲ膜に比べて大きな磁気抵抗効果を示す。
【０００５】
図６（ａ），（ｂ）は、非磁性層を介して面内磁化膜である２つの磁性層が積層した構成を有する磁気抵抗効果膜を示しており、各磁性層での磁化の方向が矢印で示されている。図６（ａ）に示すように２つの磁性層の磁化方向が平行であると、磁気抵抗効果膜の電気抵抗（一方の磁性層と他方の磁性層の間の電気抵抗）は相対的小さく、図６（ｂ）に示すように磁化方向が反平行であると、電気抵抗は相対的大きくなる。したがって、一方の磁性層をメモリ層、他方を検出層とし、上記の性質を利用することで、情報の読み出しが可能である。例えば非磁性層１２の図示上部に位置する磁性層１３をメモリ層、下部に位置する磁性層１１を検出層とし、メモリ層（磁性層１３）の磁化方向が右向きの場合を『１』、左向きの場合を『０』とする。
【０００６】
図７（ａ）に示すように両磁性層１１，１３の磁化方向がともに図示右向きの場合、磁気抵抗効果膜の電気抵抗は相対的に小さく、図７（ｂ）に示すように検出層１１の磁化方向が図示右向きでかつメモリ層１３の磁化方向が図示左向きであると電気抵抗は相対的に大きい。同様に、図７（ｃ）に示すように検出層１１の磁化方向が左向きでかつメモリ層１３の磁化方向が右向きであると電気抵抗は相対的に大きく、図７（ｄ）に示すように両磁性層１１，１３の磁化方向が左向きの場合には電気抵抗は相対的に小さい。つまり、検出層１１の磁化方向が右向きに固定されている場合であれば、電気抵抗が相対的に大きければ、メモリ層１３には『０』が記録されていることになり、電気抵抗が相対的に小さければ、『１』が記録されていることになる。あるいは、検出層１１の磁化方向が左向きに固定されている場合であれば、電気抵抗が相対的に大きければ、メモリ層１３には『１』が記録されていることになり、電気抵抗が相対的に小さければ、『０』が記録されていることになる。
【０００７】
そこで、検出層１１の保磁力が相対的に大きくメモリ層１３の保磁力が相対的に小さくなるように各磁性層１１，１３の組成を選択し、検出層１１を一方向に磁化した上で、検出層１１の磁化反転が起こらない程度の磁化をメモリ層１３に加えてメモリ層１３の磁化の方向を変化させることにより、磁気抵抗効果膜に情報を記録することが可能になり、また、磁気抵抗効果膜の電気抵抗を検出することによって、記録された情報の読み出しを行なえることになる。
【０００８】
ＭＲＡＭの記録密度を高くするために磁気抵抗効果膜の素子サイズを小さくしていくと、磁性層として面内磁化膜を使用したＭＲＡＭでは、反磁界あるいは素子端面の磁化のカーリングといった影響から、情報を保持できなくなるという問題が生じる。この問題を回避するためには、例えば磁性層の形状を長方形にすることが挙げられるが、この方法では素子サイズが小さくできないために記録密度の向上があまり期待できない。
【０００９】
そこで、本出願人は、既に、例えば特開平１１−２１３６５０で述べているように、垂直磁化膜を用いることにより上記問題を回避しようとすることを提案した。垂直磁化膜を利用した場合には、素子サイズが小さくなっても反磁界は増加しないので、面内磁化膜を用いたＭＲＡＭよりも小さなサイズの磁気抵抗効果膜が実現可能である。
【００１０】
垂直磁化膜を用いた磁気抵抗効果膜では、面内磁化膜を用いた磁気抵抗効果膜と同様に、２つの磁性層の磁化方向が平行であると磁気抵抗効果膜の電気抵抗は相対的に小さく、磁化方向が反平行であると電気抵抗は相対的に大きくなる。非磁性層２２の上部に位置する磁性層２３をメモリ層、下部に位置する磁性層２１を検出層とし、メモリ層２３の磁化方向が上向きの場合を『１』、下向きの場合を『０』とする。図８（ａ）に示すように両磁性層２１，２３の磁化方向が上向きの場合、磁気抵抗効果膜の電気抵抗は相対的に小さく、図８（ｃ）に示すように検出層２１の磁化方向が下向きでかつメモリ層２３の磁化方向が上向きであると電気抵抗は相対的に大きくなる。同様に、図８（ｂ）に示すように検出層２１の磁化方向が上向きでかつメモリ層２３の磁化方向が下向きであると電気抵抗は相対的に大きくなり、図８（ｄ）に示すように両磁性層２１，２３の磁化方向が下向きの場合には電気抵抗は相対的に小さくなる。つまり、検出層２１の磁化方向が上向きに固定されている場合には、電気抵抗が相対的に大きければメモリ層２３には『０』が記録されていることになり、電気抵抗が相対的に小さければ『１』が記録されていることになる。あるいは、検出層２１の磁化方向が下向きに固定されている場合であれば、電気抵抗が相対的に大きければメモリ層２３には『１』が記録されていることになり、電気抵抗が相対的に小さければ『０』が記録されていることになる。
【００１１】
このような垂直磁化膜を使用した磁気抵抗素子において、垂直磁化膜として用いられる材料としては、例えば、Ｇｄ，Ｄｙ、Ｔｂ等の希土類金属から選ばれる少なくとも１種類の元素とＣｏ，Ｆｅ，Ｎｉ等の遷移金属から選ばれる少なくとも１種類との元素の合金膜や人工格子膜、あるいは、Ｃｏ／Ｐｔ等遷移金属と貴金属の人工格子膜、ＣｏＣｒ等の膜面垂直方向の結晶磁気異方性を有する合金膜などが挙げられる。これらの材料の中で、希土類金属と遷移金属の合金膜は、角型比が１である磁化曲線を示し、磁界を印加した場合に急峻な磁化反転を生じること、さらに作成が容易であることから、メモリ素子として用いる磁気抵抗効果膜に最適である。
【００１２】
【発明が解決しようとする課題】
ところで磁気抵抗効果膜における磁気抵抗変化率は、非磁性層（トンネル障壁層）に接している材料に強く依存する。これまでの研究において、ＦｅやＣｏあるいはそれらの合金は、大きな磁気抵抗変化率を示す材料であることが知られている。しかし、上記のように非磁性層に接する磁性体として希土類金属と遷移金属からなる磁性体を用いた磁気抵抗効果膜について本発明者らが鋭意検討した結果、磁気抵抗変化率はＦｅやＣｏあるいはそれらの合金を用いた場合よりも小さくなってしまうことが分かった。その原因は、希土類金属が非磁性層に接して存在することであると考えられる。つまり合金中の希土類金属原子は、その原子構造から磁気抵抗効果にはほとんど寄与しないと予想され、トンネル障壁層との界面に存在する希土類金属原子を伝導する電子はスピン依存トンネリングをしないので、磁気抵抗効果膜をマクロに見た磁気抵抗変化率は低いものとなる。
【００１３】
本発明は、この点に鑑み、希土類金属と遷移金属を主成分とするフェリ磁性体を用いた磁気抵抗効果膜において、比較的大きな磁気抵抗効果を示す磁気抵抗効果膜、さらにはそのような磁気抵抗効果膜を用いたメモリを提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の磁気抵抗効果膜は、第１及び第２の磁性層と、第１及び第２の磁性層に挟まれたトンネル障壁層とを有し、第１及び第２の磁性層の少なくとも一方が希土類金属と遷移金属とを主成分とするフェリ磁性層である磁気抵抗効果膜において、フェリ磁性層のトンネル障壁層との界面付近に存在する希土類金属が酸化しており、酸化した希土類金属が島状または網状に形成されていることを特徴とする。
【００１５】
Ｇｄ，Ｄｙ，Ｔｂ等の希土類金属は酸化されやすいという性質を有し、かつこれら酸化物は単体の原子よりも高い電気抵抗率を示すので、フェリ磁性層のトンネル障壁層との界面付近の希土類金属を酸化させることにより、実効的に磁気抵抗変化率を高めることが可能となる。
【００１６】
本発明において、「希土類金属と遷移金属とを主成分とするフェリ磁性層」とは、希土類金属と、希土類金属以外の遷移金属とを主成分とする磁性層であって、フェリ磁性を示す磁性層のことである。本発明においては、希土類金属としては、例えば、Ｇｄ，Ｄｙ，Ｔｂからなる群から選ばれた１種類以上の元素を好ましく用いることができ、また、（希土類金属以外の）遷移金属としては、鉄族元素すなわちＦｅ，Ｃｏ，Ｎｉからなる群の中から選ばれる１種類以上の元素を好ましく用いることができる。
【００１７】
このような磁気抵抗効果膜を製造する方法としては、以下のようなものがある。
【００１８】
まず、希土類金属と遷移金属を主成分とするフェリ磁性層を形成し、その表面にトンネル障壁層を成膜する。その後、トンネル障壁層表面から酸化処理を施し、フェリ磁性層の希土類金属原子の中でトンネル障壁層との界面付近に存在するものを選択的に酸化させる。希土類金属は、Ｆｅ，Ｃｏ，Ｎｉ等の遷移金属よりも酸化されやすいため、希土類金属と遷移金属の合金を酸化処理すると、希土類金属は容易に選択的に酸化される。酸化方法としては、プラズマ酸化法や自然酸化法等いくつかが挙げられるが、いずれの方法も使用可能である。また、フェリ磁性層形成後にトンネル障壁層を成膜するのではなく、酸化処理することによりトンネル障壁層となりうる材料、例えばＡｌ等を成膜し、その後の酸化処理により、希土類金属の選択的な酸化と同時にトンネル障壁層を形成することも可能である。さらに希土類金属原子を酸化するために、トンネル障壁層を形成する前にフェリ磁性層の表面に対して酸化処理を施し、その後、トンネル障壁層を形成してもよい。
【００１９】
【発明の実施の形態】
次に、本発明の好ましい実施の形態について、図面を参照して説明する。図１は、本発明の実施の一形態の磁気抵抗効果膜を模式的に示した断面図である。
【００２０】
図１に示した磁気抵抗効果膜は、トンネル障壁層１１３を挟んで図示上方に磁性層１１４、図示下方にフェリ磁性層１１２を設けた構成のものである。ここでフェリ磁性層１１２は、希土類金属と遷移金属とを主成分とするフェリ磁性体によって構成されている。フェリ磁性層１１２において、トンネル障壁層１１３との界面付近に存在する希土類金属原子は酸化し、層１１５となっている。ここで希土類金属酸化物は電気抵抗率が高いことから、トンネル障壁層１１３と層１１５が接している部分は実効的にトンネル障壁層１１３が厚くなっていて、トンネル障壁層１１３の図示下表面には一面に遷移金属原子が接している状態であると考えることができる。したがって、トンネル障壁層１１３をトンネルする電子は遷移金属原子のスピン状態に依存してトンネリングすることになり、酸化していない希土類金属がトンネル障壁層に接している場合に比べると、磁気抵抗変化率は増加すると考えられる。
【００２１】
ここで、希土類金属が酸化している層１１５は、フェリ磁性層１１２とトンネル障壁層１１３の界面に一様に形成されていてもよいが、図１に示すように、島状あるいは網状に形成されていてもよい。また層１１５は、フェリ磁性層１１２の形成後、トンネル障壁層１１３を形成する前に、フェリ磁性層１１２の表面に対して酸化処理を行うことによって形成してもよいし、あるいは、フェリ磁性層１１２及びトンネル障壁層１１３を順次形成した後に、トンネル障壁層１１３の表面側から酸化処理を行うことにより、トンネル障壁層１１３との界面付近のフェリ磁性層１１２の希土類金属を酸化させて形成してもよい。
【００２２】
フェリ磁性層１１２としては、Ｇｄ，Ｄｙ，Ｔｂ等の希土類金属から選ばれる少なくとも１種類の元素とＣｏ，Ｆｅ，Ｎｉ等の遷移金属から選ばれる少なくとも１種類の元素を主成分とする合金が好適に用いられる。また、フェリ磁性層１１２は、面内磁化膜であっても垂直磁化膜であってもよく、いずれの場合であっても本発明の効果は同様に得られるものである。
【００２３】
図１に示した例では、トンネル障壁層１１３の下側に位置する磁性層がフェリ磁性層であるとしたが、本発明においては、トンネル障壁層１１３の両側の磁性層をそれぞれフェリ磁性層とし、これらのフェリ磁性層とトンネル障壁層１１３との界面付近のそれぞれにおいて希土類金属を酸化させてもよい。
【００２４】
さらに、フェリ磁性層１１２とトンネル障壁層１１３の界面に、フェリ磁性層１１２よりも大きなスピン分極率を有する磁性体を形成することにより、より大きな磁気抵抗変化率を得ることが可能である。このスピン分極率の大きな磁性体の形状は、膜状、島状あるいは網状のいずれであってもよく、これらのいずれの場合においても比較的大きな磁気抵抗変化率が得られる。
【００２５】
また、本発明の磁気抵抗効果膜をメモリ素子とし、この磁気抵抗効果膜（メモリ素子）に対して情報を記録する手段と、磁気抵抗効果膜に記録された情報を読み出す手段を備えることによって、読み出し信号の大きなメモリを構成することが可能である。ここで、情報を記録する手段としては、配線に電流を流すことで生じる磁界が好適に用いられ、記録された情報を読み出す手段には、メモリ素子に一定電流を流したときのこのメモリ素子の両端の電圧を検出する回路が好適に用いられる。
【００２６】
【実施例】
次に、本発明の磁気抵抗効果膜について、実施例に基づいてさらに詳しく説明する。
【００２７】
（実施例−１）
図２はこの実施例−１で作成した磁気抵抗効果膜の断面を示している。磁気抵抗効果膜を形成するための基板としてＳｉ（シリコン）基板１００を用い、このＳｉ基板１００上に、フェリ磁性層１１２として１０ｎｍの膜厚のＧｄ２０（Ｆｅ６０Ｃｏ４０）８０膜、トンネル障壁層１１３として１．５ｎｍの膜厚のＡｌ２Ｏ３（酸化アルミニウム）膜をスパッタにより順次形成し、その後、真空チャンバー内に酸素ガスを導入し、Ａｌ２Ｏ３膜表面を介してフェリ磁性層１１２の表面（すなわちフェリ磁性層１１２のトンネル障壁層１１３側の界面）のプラズマ酸化を行い、フェリ磁性層１１２のトンネル障壁層１１３側の界面の希土類金属を酸化させて、希土類金属が酸化している層１１５を形成した。プラズマ酸化時の投入パワーは５Ｗで、酸化時間は４０秒であった。その後、十分に真空引きを行い、磁性層１１４として１０ｎｍの膜厚のＴｂ２０（Ｆｅ５０Ｃｏ５０）８０膜をスパッタにより形成し、さらに、保護膜１１６として膜厚２ｎｍのＰｔ膜をスパッタにより形成した。Ｐｔ膜は、各磁性層の酸化等の腐食を防ぐのに有効である。
【００２８】
次に、このようにして得られた多層膜の上部に１μｍ角のレジスト膜を形成し、ドライエッチングによってレジストに覆われていない部分の磁気抵抗効果膜を除去した。エッチング後、２５ｎｍの膜厚のＡｌ２Ｏ３膜を成膜し、さらにレジストおよびその上部のＡｌ２Ｏ３膜を除去し、上部電極とフェリ磁性層１１２（Ｇｄ２０（Ｆｅ６０Ｃｏ４０）８０膜）との間の電気絶縁を行うための絶縁膜１２１を形成した。その後、リフトオフ法によって上部電極１２２をＡｌ膜により作成し、上部電極１２２に覆われていない部分のＡｌ２Ｏ３膜を一部除去して測定回路を接続するための電極パットとした。
【００２９】
このようにして作成された磁気抵抗効果膜に対し、上部電極１２２と下部電極（Ｓｉ基板１００）との間に定電流電源を接続し、フェリ磁性層１１２（Ｇｄ２０（Ｆｅ６０Ｃｏ４０）８０膜）と磁性層１１４（Ｔｂ２０（Ｆｅ５０Ｃｏ５０）８０膜）の間のトンネル障壁層１１３（Ａｌ２Ｏ３膜）を電子がトンネルするように、一定電流を流した。この状態で、磁気抵抗効果膜の膜面に垂直方向に磁界を印加しその大きさと方向を変えることにより、磁気抵抗効果膜の電圧の変化（磁気抵抗曲線）を測定した。この測定結果によると磁気抵抗変化率は約３０％であった。
【００３０】
さらに得られた磁気抵抗効果膜についてＸＰＳ（Ｘ線光電子分光）分析を行った結果、トンネル障壁層１１３であるＡｌ２Ｏ３膜とフェリ磁性層１１２との界面付近でＧｄ２Ｏ３のピークが観察され、この界面付近のＧｄ原子が酸化されていることが明らかとなった。
【００３１】
（実施例−２）
フェリ磁性層１１２として１０ｎｍの膜厚のＤｙ２１（Ｆｅ５０Ｃｏ５０）７９膜を用い、磁性層１１４として１０ｎｍの膜厚のＧｄ２０（Ｆｅ６０Ｃｏ４０）８０膜を用いた以外は実施例−１と同様にして、磁気抵抗効果膜を作成した。実施例−１と同様にこの磁気抵抗効果膜の磁気抵抗曲線を測定したところ、磁気抵抗変化率は２９％であった。また、得られた磁気抵抗効果膜についてＸＰＳ分析を行った結果、トンネル障壁層１１３であるＡｌ２Ｏ３膜とフェリ磁性層１１２との界面付近でＤｙ２Ｏ３のピークが観察され、この界面付近のＤｙ原子が酸化されていることが明らかとなった。
【００３２】
（実施例−３）
実施例−１の磁気抵抗効果膜においてフェリ磁性層１１２とトンネル障壁層１１３の界面にＦｅ６０Ｃｏ４０が挿入された膜構成の磁気抵抗効果膜とした。このＦｅ６０Ｃｏ４０層は、フェリ磁性層１１２を一様に覆う膜形状ではなく島形状をしており、１つの島の大きさは直径１ｎｍ〜２ｎｍ程度であった。この磁気抵抗効果膜の磁気抵抗曲線を測定したところ、フェリ磁性層１１２とトンネル障壁層１１３の界面に存在するＦｅ６０Ｃｏ４０はフェリ磁性層１１２との交換結合力によって磁化方向が膜面垂直方向に向いていることがうかがわれ、また、磁気抵抗変化率は約５０％であった。得られた磁気抵抗効果膜についてＸＰＳ分析を行った結果、Ｆｅ６０Ｃｏ４０層とフェリ磁性層１１２との界面付近でＧｄ２Ｏ３のピークが観察され、この界面付近のＧｄ原子が酸化されていることが明らかとなった。
【００３３】
（実施例−４）
Ｓｉ基板（Ｓｉウエハ）上にトランジスタや配線層等を形成した後に実施例−３で用いた膜構成の磁気抵抗効果膜を成膜し、さらにそれを３行３列の９つのメモリ素子に加工し、メモリセルアレイを構成した。メモリ素子への情報の記録は、導線に電流を流しそれにより発生する磁界によって行われる。記録磁界印加用の電気回路を図３に、読み出し回路を図４に示す。図３及び図４は、Ｓｉ基板を上から見た図に対応し、磁気抵抗効果膜での磁化方向は、紙面に垂直な方向となる。実際には、図３及び図４に示す構成は、多層配線技術によってメモリセルアレイ内に重畳するように形成されるものである。
【００３４】
選択したメモリ素子（磁気抵抗効果膜）の磁性膜の磁化を選択的に反転させる方法について説明する。
【００３５】
図３に示すように、メモリセルアレイには９個のメモリ素子（磁気抵抗効果膜）１０１〜１０９が３×３に配列しており、メモリ素子の各行を挟むように、行方向に伸びる第１の書き込み線３１１〜３１４が設けられている。これらの書き込み線３１１〜３１４の図示左端は共通に接続し、図示右端には、それぞれ、これら書き込み線３１１〜３１４を電源４１１に接続するためのトランジスタ２１１〜２１４と、配線３００に接続するためのトランジスタ２１５〜２１８とが設けられている。メモリ素子の各列を挟むように、列方向に伸びる第２の書き込み線３２１〜３２４が設けられている。これらの書き込み線３２１〜３２４の図示上端は共通に接続し、図示下端には、書き込み線３２１〜３２４をそれぞれ接地するためのトランジスタ２１９〜２２２と、配線３００にそれぞれ接続するためのトランジスタ２２３〜２２６が設けられている。
【００３６】
ここで例えば、磁気抵抗効果膜１０５の磁化を選択的に反転させる場合、トランジスタ２１２，２１７，２２５，２２０を導通状態にし、その他のトランジスタは遮断状態にしておく。このようにすると電流は書き込み線３１２，３１３，３２３，３２２を流れ、それらの周りに磁界を誘起する。この状態では、磁気抵抗効果膜１０５にのみ４本の書き込み線から同方向の磁界が印加され、他の磁気抵抗効果膜には、同方向の磁界は２本の書き込み線からしか印加されないか、さらには逆方向の磁界が印加されて実効的に磁界が相殺されるかして、磁気抵抗効果膜１０５ほどには磁界が印加されないことになる。そこで、４本の書き込み線から同方向に磁界が印加されたときの合成磁界がメモリ素子（磁気抵抗効果膜）の磁性膜の磁化反転磁界よりもわずかに大きくなるように調整しておけば、選択的に磁気抵抗効果膜１０５の磁化のみ反転させることが可能である。また、ここで述べたのとは上下逆方向の磁界を磁気抵抗効果膜１０５に印加する場合は、トランジスタ２１３，２１６，２２４，２２１を導通状態にし、その他のトランジスタは遮断状態にしておく。このようにすると電流は、書き込み線３１２，３１３，３２３，３２２を上述とは逆の方向に流れ、磁気抵抗効果膜１０５へは逆方向の磁界が印加される。したがって、磁気抵抗効果膜１０５には二値の情報のうち上述とは異なるものが記録されることになる。
【００３７】
次に読み出し時の動作を説明する。図４に示すように、各メモリ素子（磁気抵抗効果膜）１０１〜１０９の一端には、それぞれ直列にそのメモリ素子を接地するためのトランジスタ２３１〜２３９が形成されている。ビット線３３１〜３３３は行ごとに設けられており、ビット線３３１〜３３３の図示右端には、それぞれ、固定抵抗１５０を介してこれらビット線を電源４１２に接続するためのトランジスタ２４０〜２４２が設けられている。ビット線３３１は磁気抵抗効果膜１０１〜１０３の他端に接続し、ビット線３３２は磁気抵抗効果膜１０４〜１０６の他端に接続し、ビット線３３３は磁気抵抗効果膜１０７〜１０９の他端に接続する。ビット線３３１〜３３３の図示左端は共通接続されて、これらビット線の電位と基準電圧Ｒｅｆとの差を増幅するセンスアンプ５００に接続している。さらに、ワード線３４１〜３４３が列ごとに設けられており、ワード線３４１はトランジスタ２３１，２３４，２３７のゲートに接続し、ワード線３４２はトランジスタ２３２，２３５，２３８のゲートに接続し、ワード線３４３はトランジスタ２３３，２３６，２３９のゲートに接続している。
【００３８】
ここで、例えば、磁気抵抗効果膜１０５に記録された情報を読み出すことを考える。この場合、トランジスタ２３５，２４１を導通状態とする。すると、電源４１２、固定抵抗１５０及び磁気抵抗効果膜１０５が直列に接続された回路となる。したがって、電源電圧は、固定抵抗１５０の抵抗値と磁気抵抗効果膜１０５の抵抗値との割合でそれぞれの抵抗に分圧される。電源電圧は固定されているので、磁気抵抗効果膜の抵抗値が変化するとそれにしたがって磁気抵抗効果膜にかかる電圧は異なる。この電圧値をセンスアンプ５００で読み出すことにより、磁気抵抗効果膜１０５に記録されている情報を読み出すことができる。
【００３９】
図５は、このようなメモリ素子の１つ分の周辺部分の立体構造を模式的に示している。ここでは、図３及び図４における磁気抵抗効果膜１０５の近傍が示されている。例えば、ｐ型Ｓｉ基板１６１に２つのｎ型拡散領域１６２，１６３が形成されており、これらの間に絶縁層１２３を介してワード線（ゲート電極）３４２が形成されている。コンタクトプラグ３５１を介してｎ型拡散領域１６２に接地線３５６を接続し、コンタクトプラグ３５２，３５３，３５４，３５７とローカル配線３５８とを介してｎ型拡散領域１６３に磁気抵抗効果膜１０５を接続する。磁気抵抗効果膜１０５は、さらに、コンタクトプラグ３５５を介してビット線３３２に接続されている。磁気抵抗効果膜１０５の横には、磁界を発生させるための書き込み線３２２，３２３が配されている。
【００４０】
（比較例）
実施例−１と同様に、Ｓｉ基板１００上に、フェリ磁性層１１２として１０ｎｍの膜厚のＧｄ２０（Ｆｅ６０Ｃｏ４０）８０膜、トンネル障壁層１１３として１．５ｎｍの膜厚のＡｌ２Ｏ３膜をスパッタにより順次形成した。その後、真空チャンバー内に酸素ガスを導入し、トンネル障壁層１１３（Ａｌ２Ｏ３膜）表面からプラズマ酸化を行った。このときの投入パワーは３Ｗで、酸化時間は２０秒であった。その後、十分に真空引きを行い、磁性層１１４として１０ｎｍの膜厚のＴｂ２０（Ｆｅ５０Ｃｏ５０）８０膜、保護膜１１６として２ｎｍのＰｔ膜をスパッタにより順次形成した。その後、得られた多層膜の上部に１μｍ角のレジスト膜を形成し、ドライエッチングによってレジストに覆われていない部分の磁気抵抗効果膜を除去した。エッチング後、２５ｎｍの膜厚のＡｌ２Ｏ３膜を成膜し、さらにレジストおよびその上部のＡｌ２Ｏ３膜を除去し、上部電極とフェリ磁性層１１２（Ｇｄ２０（Ｆｅ６０Ｃｏ４０）８０膜）との間の電気絶縁を行うための絶縁膜１２１を形成した。次に、リフトオフ法によって上部電極１２２をＡｌ膜により作成し、上部電極に覆われていない部分のＡｌ２Ｏ３膜を一部除去して測定回路を接続するための電極パットとした。
【００４１】
このようにして形成された磁気抵抗効果膜に対し、上部電極１２２と下部電極（Ｓｉ基板１００）の間に定電流電源を接続して、フェリ磁性層１１２（Ｇｄ２０（Ｆｅ６０Ｃｏ４０）８０膜）と磁性層１１４（Ｔｂ２０（Ｆｅ５０Ｃｏ５０）８０膜）の間のトンネル障壁層１１３（Ａｌ２Ｏ３膜）を電子がトンネルするように、一定電流を流した。この状態で磁気抵抗効果膜の膜面に垂直方向に磁界を印加し、その大きさと方向を変えることにより磁気抵抗効果膜の電圧の変化（磁気抵抗曲線）を測定した。この測定結果によると磁気抵抗変化率は約６％であった。
【００４２】
また、このようにして得られた磁気抵抗効果膜についてＸＰＳ分析を行った結果、フェリ磁性層１１２とトンネル障壁層１１３との界面付近にはＧｄ２Ｏ３のピークは観察されず、界面付近のＧｄ原子は酸化されていないと予想された。
【００４３】
【発明の効果】
以上説明したように本発明は、フェリ磁性層のトンネル障壁層との界面付近に存在する希土類金属が酸化するようすることにより、トンネル障壁層に接して形成されている磁性体に希土類金属と遷移金属を主成分とする材料を用いた場合においても、大きな磁気抵抗変化率を示す磁気抵抗効果膜とすることが可能となる、という効果がある。
【図面の簡単な説明】
【図１】本発明の実施の一形態の磁気抵抗効果膜の膜構成を模式的に示した断面図である。
【図２】実施例−１で形成される磁気抵抗効果膜の構成を示す断面図である。
【図３】実施例−４において用いられた情報を記録するために印加する磁界を発生させるための回路を示す回路図である。
【図４】実施例−４において用いられた記録された情報を読み出すための回路を示す回路図である。
【図５】実施例−４において形成されるメモリ素子を模式的に示した断面図である。
【図６】磁気抵抗効果膜の磁化方向と磁気抵抗効果による電気抵抗の大きさを説明するための断面図である。
【図７】面内磁化膜を用いた磁気抵抗効果膜をメモリとして用いた場合の磁化方向と読み出し信号との関係を説明するための断面図である。
【図８】垂直磁化膜を用いた磁気抵抗効果膜をメモリとして用いた場合の磁化方向と読み出し信号との関係を説明するための断面図である。
【符号の説明】
１１，２１ 磁性層（検出層）
１２，２２ 非磁性層
１３，２３ 磁性層（メモリ層）
１００ Ｓｉ基板
１０１〜１０９ 磁気抵抗効果膜（メモリ素子）
１１２ フェリ磁性層
１１３ トンネル障壁層
１１４ 磁性層
１１５ 酸化希土類金属層
１１６ 保護層
１２１ 絶縁膜
１２２ 上部電極
１５０ 固定抵抗
１６１ ｐ型Ｓｉ基板
１６２，１６３ ｎ型拡散領域
２１１〜２２６，２３１〜２４２ トランジスタ
３００ 配線
３１１〜３１４，３２１〜３２４ 書き込み線
３３１〜３３３ ビット線
３４１〜３４３ ワード線（ゲート電極）
３５１〜３５５、３５７ コンタクトプラグ
３５６ 接地線
３５８ ローカル配線
４１１，４１２ 電源
５００ センスアンプ
Claims (9)
- 第１及び第２の磁性層と、前記第１及び第２の磁性層に挟まれたトンネル障壁層とを有し、前記第１及び第２の磁性層の少なくとも一方が希土類金属と遷移金属とを主成分とするフェリ磁性層である磁気抵抗効果膜において、
前記フェリ磁性層の前記トンネル障壁層との界面付近に存在する希土類金属が酸化しており、前記酸化した希土類金属が島状または網状に形成されていることを特徴とする磁気抵抗効果膜。 - 前記フェリ磁性層は、前記希土類金属としてＧｄ，Ｄｙ，Ｔｂからなる群の中から選ばれる１種類以上の元素と、前記遷移金属としてＦｅ，Ｃｏ，Ｎｉからなる群の中から選ばれる１種類以上の元素とを主成分とする、請求項１に記載の磁気抵抗効果膜。
- 前記トンネル障壁層が酸化アルミニウムによって構成される請求項１または２に記載の磁気抵抗効果膜。
- 前記フェリ磁性層が垂直磁化膜である請求項１乃至３のいずれか１項に記載の磁気抵抗効果膜。
- 前記フェリ磁性層の表面に前記トンネル障壁層を形成した後に前記トンネル障壁層表面側から酸化処理を施すことにより、前記界面付近の前記希土類金属が酸化している、請求項１に記載の磁気抵抗効果膜。
- 前記フェリ磁性層を形成した後に酸化処理を施し、その後前記トンネル障壁層を形成することにより、前記界面付近の前記希土類金属が酸化している、請求項１に記載の磁気抵抗効果膜。
- 前記フェリ磁性層と前記トンネル障壁層との界面に、前記フェリ磁性層よりも大きなスピン分極率を有する第３の磁性層を形成されている、請求項１乃至６のいずれか１項に記載の磁気抵抗効果膜。
- 前記第３の磁性層が島状または網状に形成されている、請求項７に記載の磁気抵抗効果膜。
- 請求項１乃至８のいずれか１項に記載の磁気抵抗効果膜と、前記磁気抵抗効果膜に記録を行う手段と、前記磁気抵抗効果膜に記録された情報を読み出す手段と、を有するメモリ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001305068A JP3592282B2 (ja) | 2001-10-01 | 2001-10-01 | 磁気抵抗効果膜、およびそれを用いたメモリ |
| US10/259,623 US6791866B2 (en) | 2001-10-01 | 2002-09-30 | Magnetoresistive film, method of manufacturing magnetoresistive film, and memory using magnetoresistive film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001305068A JP3592282B2 (ja) | 2001-10-01 | 2001-10-01 | 磁気抵抗効果膜、およびそれを用いたメモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003110167A JP2003110167A (ja) | 2003-04-11 |
| JP3592282B2 true JP3592282B2 (ja) | 2004-11-24 |
Family
ID=19124913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001305068A Expired - Fee Related JP3592282B2 (ja) | 2001-10-01 | 2001-10-01 | 磁気抵抗効果膜、およびそれを用いたメモリ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6791866B2 (ja) |
| JP (1) | JP3592282B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7313013B2 (en) | 2004-11-18 | 2007-12-25 | International Business Machines Corporation | Spin-current switchable magnetic memory element and method of fabricating the memory element |
| US7423850B2 (en) * | 2005-03-31 | 2008-09-09 | Hitachi Global Storage Technologies Netherlands B.V. | CPP-GMR read head sensor with synthetic free layer providing suppression of spin torque noise |
| US7230265B2 (en) * | 2005-05-16 | 2007-06-12 | International Business Machines Corporation | Spin-polarization devices using rare earth-transition metal alloys |
| WO2007066407A1 (ja) * | 2005-12-09 | 2007-06-14 | Fujitsu Limited | 磁気メモリ装置及びその書き込み方法 |
| JP2008112841A (ja) | 2006-10-30 | 2008-05-15 | Tdk Corp | 磁気抵抗効果素子、薄膜磁気ヘッド、基体、ウェハ、ヘッドジンバルアセンブリ、ハードディスク装置 |
| US20080173975A1 (en) * | 2007-01-22 | 2008-07-24 | International Business Machines Corporation | Programmable resistor, switch or vertical memory cell |
| US20080218915A1 (en) * | 2007-03-05 | 2008-09-11 | Tdk Corporation | Tunnel Magnetoresistive Effect Element With Lower Noise and Thin-Film Magnet Head Having the Element |
| US7859025B2 (en) * | 2007-12-06 | 2010-12-28 | International Business Machines Corporation | Metal ion transistor |
| NZ725495A (en) | 2014-04-02 | 2020-05-29 | Franck Natali | Doped rare earth nitride materials and devices comprising same |
| US10373752B2 (en) | 2014-04-02 | 2019-08-06 | Franck Natali | Magnetic materials and devices comprising rare earth nitrides |
| US10475988B2 (en) * | 2016-07-27 | 2019-11-12 | National University Of Singapore | High efficiency spin torque switching using a ferrimagnet |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970060108A (ko) * | 1996-01-18 | 1997-08-12 | 김광호 | 광자기 기록막 및 이를 적용한 광자기 디스크 |
| JP3679593B2 (ja) | 1998-01-28 | 2005-08-03 | キヤノン株式会社 | 磁性薄膜素子および磁性薄膜メモリ素子およびその記録再生方法 |
| JP3559722B2 (ja) | 1999-04-16 | 2004-09-02 | キヤノン株式会社 | 磁気抵抗素子、固体メモリ |
| EP1115164B1 (en) * | 2000-01-07 | 2005-05-25 | Sharp Kabushiki Kaisha | Magnetoresistive device and magnetic memory using the same |
| JP2002368306A (ja) * | 2001-06-07 | 2002-12-20 | Canon Inc | 磁気抵抗効果膜およびそれを用いたメモリ |
-
2001
- 2001-10-01 JP JP2001305068A patent/JP3592282B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-30 US US10/259,623 patent/US6791866B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6791866B2 (en) | 2004-09-14 |
| JP2003110167A (ja) | 2003-04-11 |
| US20030063491A1 (en) | 2003-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7119410B2 (en) | Magneto-resistive effect element and magnetic memory | |
| TWI222230B (en) | Magnetic memory | |
| JP4371781B2 (ja) | 磁気セル及び磁気メモリ | |
| JP3678213B2 (ja) | 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法 | |
| CN101071628B (zh) | 存储元件和存储器 | |
| CN1941175B (zh) | 存储元件和存储器 | |
| TW201805944A (zh) | 磁性記憶體 | |
| CN102280136A (zh) | 磁存储器元件和磁存储器器件 | |
| JP4406242B2 (ja) | 磁気メモリ | |
| JPWO2001024289A1 (ja) | 磁気抵抗効果記憶素子およびその製造方法 | |
| JP3592282B2 (ja) | 磁気抵抗効果膜、およびそれを用いたメモリ | |
| WO2001024289A1 (en) | Magnetoresistance effect memory device and method for producing the same | |
| JP4618989B2 (ja) | 磁気記憶半導体装置 | |
| JP2006165059A (ja) | 記憶素子及びメモリ | |
| JP2006190838A (ja) | 記憶素子及びメモリ | |
| JP2012074716A (ja) | 記憶素子及びメモリ | |
| US6898115B2 (en) | Magnetoresistive element, and magnetic memory using the same | |
| KR100446888B1 (ko) | 자기저항효과막 및 그를 이용한 메모리 | |
| JP3836779B2 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
| JP4944315B2 (ja) | 磁気抵抗効果膜、それを備えたメモリ素子及びそれを用いたメモリ | |
| JP2002190630A (ja) | 磁気抵抗効果素子、磁気ヘッド、磁気記録装置、及びメモリー素子 | |
| JP2004022599A (ja) | 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法 | |
| JP3872962B2 (ja) | 磁気抵抗効果素子及び磁気記憶装置 | |
| JP5034317B2 (ja) | 記憶素子及びメモリ | |
| JP4065486B2 (ja) | 磁気抵抗効果膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040322 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040414 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040514 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040804 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040824 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |