JP3593249B2 - 変換モジュール - Google Patents
変換モジュール Download PDFInfo
- Publication number
- JP3593249B2 JP3593249B2 JP00106098A JP106098A JP3593249B2 JP 3593249 B2 JP3593249 B2 JP 3593249B2 JP 00106098 A JP00106098 A JP 00106098A JP 106098 A JP106098 A JP 106098A JP 3593249 B2 JP3593249 B2 JP 3593249B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- board
- plated
- conversion
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 103
- 239000000758 substrate Substances 0.000 claims description 49
- 239000004020 conductor Substances 0.000 claims description 39
- 238000007747 plating Methods 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000012212 insulator Substances 0.000 claims description 9
- 239000011347 resin Substances 0.000 description 20
- 229920005989 resin Polymers 0.000 description 20
- 229910000679 solder Inorganic materials 0.000 description 16
- 238000000034 method Methods 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 238000003780 insertion Methods 0.000 description 12
- 230000037431 insertion Effects 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 239000006071 cream Substances 0.000 description 5
- 238000007639 printing Methods 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000004570 mortar (masonry) Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 101100310593 Candida albicans (strain SC5314 / ATCC MYA-2876) SOD4 gene Proteins 0.000 description 2
- MYHXHCUNDDAEOZ-UHFFFAOYSA-N Prostaglandin A&2% Natural products CCCCCC(O)C=CC1C=CC(=O)C1CC=CCCCC(O)=O MYHXHCUNDDAEOZ-UHFFFAOYSA-N 0.000 description 2
- 101100190148 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PGA2 gene Proteins 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- MYHXHCUNDDAEOZ-FOSBLDSVSA-N prostaglandin A2 Chemical compound CCCCC[C@H](O)\C=C\[C@H]1C=CC(=O)[C@@H]1C\C=C/CCCC(O)=O MYHXHCUNDDAEOZ-FOSBLDSVSA-N 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Connecting Device With Holders (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
Description
【発明の属する技術分野】
本発明は変換モジュールに関するものである。
【0002】
【従来の技術】
パーソナルコンピュータ内のマザーボードには、CPU(中央処理装置)としての機能を有する半導体パッケージがソケットを介して搭載されている。このような半導体パッケージとしては、現在のところ、片側面に多数のI/Oピンが立設されたPGA(ピングリッドアレイ)タイプが主流を占めている。
【0003】
ところで、パーソナルコンピュータのユーザーは、処理の高速化を目的としたアップグレードを望む場合がある。この場合、ソケットから既存の半導体パッケージを取り外し、より高機能な半導体パッケージを新たに搭載することが必要になる。その際、高機能な半導体パッケージを複数基板からなる変換モジュールに装着したうえでマザーボードのソケットに間接的に実装することがよいと提唱されている。
【0004】
従来の変換モジュールとしては、半導体パッケージ装着用ソケット基板及び変換基板をその主要な構成要素としたものが提案されている。変換基板(例えば両面板)は信号を変換する機能を有している。このような変換基板には複数のめっきスルーホールが設けられており、それらの下面側開口部には外部接続用ピンの基端部が挿入されている。なお、これらの外部接続用ピンはマザーボードのソケットに対して嵌脱される。ソケット基板は複数のI/Oピンを備えている。これらのI/Oピンは、ソケット基板の裏面側において前記複数のめっきスルーホールに対応した箇所に突設されている。各I/Oピンは各めっきスルーホールに挿入されかつはんだ付けされ、これによりソケット基板側と変換基板側との電気的な導通が図られる。また、ソケット基板のI/Oピンは自身の上端面に挿通穴を持つソケット状ピンであるため、そこには半導体パッケージのI/Oピンが嵌合される。従って、このような変換モジュールを用れば、半導体パッケージをマザーボード側に適合させることができ、そのパッケージ本来の性能が発揮されやすくなると考えられている。
【0005】
【発明が解決しようとする課題】
ところで、最近ではより大幅なアップグレードのための変換モジュール構造として、めっきスルーホール群によって包囲される領域に半導体パッケージ等の信号変換素子を実装し、同素子により信号変換を行わせるものが提案されるに至っている。しかしながら、このような構造を採用した場合、特定のI/Oピンについて入替接続を行う必要が生じる。即ち、当該特定のI/Oピンについては、対応するめっきスルーホールを介して外部接続用ピンに直接導通させずに、リード線等の導電体を用いていったん信号変換素子の入力側に接続して、その出力側から変換信号を得るためである。
【0006】
ところが、各I/Oピンの長さが等しいと、変換基板上にソケット基板を搭載した場合に当該特定のI/Oピンもめっきスルーホールの上面側開口部に挿入される結果、同ピンが外部接続用ピンと直接的に導通してしまう。よって、従来では、例えば短く切断されたピンをあらかじめ用意しそれを当該特定のI/Oピンとして使用することで、直接導通によるショートを未然に防止する必要があった。従って、このようなI/Oピンの長さ変更を伴わずに入替接続を行うことが可能な構造を望む声があった。
【0007】
本発明は上記の課題を解決するためなされたものであり、その目的は、I/Oピンの長さ変更を伴うことなく比較的簡単に入替接続を行うことができる構造を持つ変換モジュールを提供することにある。
【0008】
【課題を解決するための手段】
上記の課題を解決するために、請求項1に記載の発明では、信号変換素子が実装されかつ複数のめっきスルーホールが設けられた変換基板に、前記複数のめっきスルーホールに対応した箇所にI/Oピンが突設された半導体パッケージ装着用ソケット基板が搭載され、前記めっきスルーホールに前記I/Oピンを挿入することにより両基板同士が電気的に接続されている変換モジュールにおいて、入替接続を要する特定のI/Oピンに対応するめっきスルーホールのソケット基板搭載側開口部が当該部分のめっき層とともに凹状に除去され、そのI/Oピン及び前記変換基板側の入替接続用導体部が導電体を介して接続されていることを特徴とする変換モジュールをその要旨とする。
【0009】
請求項2に記載の発明は、請求項1において、凹状除去部を有するめっきスルーホールと前記特定のI/Oピンとの間に、可撓性を有する絶縁体を介在させることとしている。
【0010】
請求項3に記載の発明は、請求項1または2において、導体パターンを備える子基板が前記両基板間に配置されるとともに、前記I/Oピンによりその子基板が面方向へ位置ずれ不能な状態に保持され、前記入替接続用導体部及び前記特定のI/Oピンが、前記導体パターンに対して導電性材料を用いて接合されているとした。
【0011】
以下、本発明の「作用」を説明する。
請求項1に記載の発明によると、前記特定のI/Oピン及び変換基板側の入替接続用導体部が導電体を介して接続される結果、その特定のI/Oピンについての入替接続が行われる。変換基板にソケット基板を搭載した場合、入替接続を要しない他のI/Oピンは、対応する個々のめっきスルーホールのソケット基板搭載側開口部に挿入される。ゆえに、これらのI/Oピンは当該部分のめっき層と接触し、対応するめっきスルーホールと直接的に導通する。その反面、入替接続を要する特定のI/Oピンについては、対応するめっきスルーホールのソケット基板搭載側開口部が当該部分のめっき層とともに凹状に除去されているので、そのめっき層と接触することがない。よって、前記特定のI/Oピンは対応するめっきスルーホールと直接的には導通せず、それによるショートが回避される。このため、前記特定のI/Oピンの長さを短く変更しなくても、入替接続を行うことが可能となる。
【0012】
請求項2に記載の発明によると、絶縁体の介在によって、凹状除去部を有するめっきスルーホールから前記特定のI/Oピンが隔てられるため、両者が直接的に接触して導通することはない。そのため、直接導通に起因するショートがより確実に回避され、信頼性も向上する。また、直接導通を回避するために安全を見越して凹状除去部を深めに設定する必要がなくなることから、凹状除去部が最小限の深さで足りるようになり、製造がより簡単になる。さらに、可撓性を有する絶縁体は、前記特定のI/Oピンの先端によって押圧されても破れることはなく、撓んで凹状除去部の内壁面に追従する。
【0013】
請求項3に記載の発明によると、両基板間に配置された子基板にはあらかじめ導体パターンが形成されているため、例えばリード線を用いた場合とは異なり、所定長さに切断したり絶縁被覆を剥離する等の面倒な作業が不要となる。また、子基板はI/Oピンにより面方向へ位置ずれ不能な状態に保持されるため、位置決め作業自体が極めて容易になる。以上の結果、製造時の作業性に優れ、しかも接続信頼性に優れたものとなる。さらに、変換基板が両面板等のような単純な構造で足りることとなり、多層板やビルドアップ層に頼って入替接続を行う必要がなくなる。よって、高コスト化が確実に回避される。
【0014】
【発明の実施の形態】
以下、本発明を具体化した一実施形態のPGA用変換モジュール1を図1〜図4に基づき詳細に説明する。
【0015】
図1,図4に示されるように、この実施形態の変換モジュール1は、PGA2を信号変換を行なったうえでマザーボードMBに搭載するための装置である。変換モジュール1は複数の基板、即ち変換基板3及びソケット基板4をその主要な構成要素としている。
【0016】
変換基板3は、矩形状をしたリジッドな両面板である。同変換基板3は、複数のめっきスルーホール5を略ロ字状に配置してなるめっきスルーホール群を備えている。各めっきスルーホール5は、その内壁面に銅めっき層G1 を有している。図3に示されるように、各めっきスルーホール5は一定のピッチで千鳥状に配置されている。図4に示されるように、各々のめっきスルーホール5のソケット基板非搭載側(即ち下面側)開口部には、外部接続用ピン6の基端部が挿入されている。このピン6ははんだ付けにより接合されていてもよい。
【0017】
めっきスルーホール群によって包囲される略正方形状の領域には、1つのダイパッド7とそれを取り囲む複数のパッド8とが形成されている。ダイパッド7上には、信号変換素子としての信号変換用QFP(クアッドフラットパッケージ)9が表面実装されている。このQFP9は、いわゆるガルウィング状をしたリード9aを多数有している。各リード9aは、各パッド8に対して導電性材料であるはんだS1 を用いて接合されている。なお、前記パッド8のうちの1つは、入替接続用導体部としての入替接続用パッド8aとして割り当てられている。
【0018】
変換基板3のソケット基板搭載側(即ち上面側)においてスルーホール群により包囲されていない領域には、電子部品接続用のパッド10が形成されている。かかるパッド10にはDIP(デュアルインラインパッケージ)11が表面実装されている。変換基板3の下面側にも電子部品接続用パッド12が形成されていて、そこにはチップ抵抗13が表面実装されている。これらの電子部品11,13も、各パッド10,12に対していずれもはんだS1 を用いて接合されている。また、この変換基板3の上面及び下面には、図示しない導体パターンが形成されている。上記の導体パターンは、めっきスルーホール5のランド5a,5b、QFP9及び電子部品11,13の相互間を電気的に接続している。
【0019】
この変換基板3には図示しないミニバイアホールが形成されている。ここでミニバイアホールとは、ピン挿通及び表裏の導通を目的とした通常のめっきスルーホールよりも小径(数10μmφ)であって、表裏の導通のみを目的とするものを指す。変換基板3の上下面を貫通するミニバイアホールの上端には、前記パッド8のうち前記変換信号が出力される側に該当するもの(図1の8b)が電気的に接続されている。
【0020】
次に、半導体パッケージ装着用ソケット基板4の構成について説明する。図1,図4に示されるように、前記ソケット基板4を構成する絶縁基材21は正方形状かつ枠状をしていて、その外形の大きさは被搭載物であるPGA2の大きさにほぼ等しい。絶縁基材21は正方形状の中央孔22を備えている。このような中央孔22を設けた理由は、QFP9の収容スペースを確保するため、はんだ付けを容易に行うため、及びQFP9の発する熱を効率よく放散するためである。従って、前記中央孔22は、QFP9に対応する位置において当該QFP9よりも若干大きめに形成されることがよい。
【0021】
中央孔22の周囲には、断面円形状であってその中央孔22よりも遙かに小径のピン挿通孔23が多数かつ千鳥状に形成されている。各ピン挿通孔23にはソケット状をしたI/Oピン24がそれぞれ挿通されている。同I/Oピン24の下端部は、絶縁基材21の裏面側(下面側)から突出している。各ソケット状I/Oピン24には、軸線方向に沿って延びる挿通穴25が形成されている。この挿通穴25にはPGA2側のI/Oピン26が挿抜可能である。即ち、同ソケット基板4はPGA2が着脱可能な構造を表面側(上面側)に有している。
【0022】
説明の便宜上、ソケット状I/Oピン24のうち、入替接続を要する特定のI/Oピンを24Aで表わし、入替接続を要しないその他のI/Oピン24と区別する。また、特定のI/Oピン24Aに対応するめっきスルーホールを5Aで表わし、それ以外のめっきスルーホール5と区別する。
【0023】
めっきスルーホール5Aの下面側開口部のランド5Abと、前述したミニバイアホールの下端とは、図示しない導体パターンにより導通されている。従って、QFP9の出力側と前記下面側開口部のランド5Abとは電気的に接続されており、その様子は図1の破線矢印A1 にて概略的に示されている。
【0024】
図4に示されるように、前記特定のI/Oピン24Aに対応するめっきスルーホール5Aの上面側開口部は、当該部分の銅めっき層G1 とともに凹状に除去されている。具体的にいうと、本実施形態では前記部分が従来公知のざぐり加工によってすり鉢状に除去される結果、凹状除去部としてのすり鉢状除去部44が形成されている。すり鉢状除去部44の深さは、同めっきスルーホール5Aの半分程度に達する。なお、ざぐり加工を採用した理由は、安価でありかつ確実な方法だからである。
【0025】
図4において入替接続を要しない他のI/Oピン24は、対応する個々のめっきスルーホール5の上面側開口部に挿入され、かつ個々のめっきスルーホール5に対してはんだ付けされている。一方、入替接続を要する特定のI/Oピン24Aの先端面は、変換基板3の上面よりも低い位置にあり、対応するめっきスルーホール5Aのすり鉢状除去部44内にまで到っている。
【0026】
図1に示されるように、マザーボードMBにはあらかじめソケット30がはんだ付けによって脱着不能に固定されており、変換モジュール1はこのソケット30の上面側に搭載された状態で使用される。このとき、外部接続用ピン6は、ソケット30の有するソケット状ピン31の挿通穴に挿通される。なお、部品交換を行う際の便宜を図るため、当該接続部位にははんだ付けがなされない。
【0027】
本実施形態の変換モジュール1は、変換基板3及びソケット基板4に加えて、さらに子基板36及び樹脂フィルム43をその構成要素としている。まず、子基板36の構造について説明する。
【0028】
図2等に示されるように、本実施形態の子基板36は、絶縁基材37の片側面に導電体としての導体パターン38を備える、いわゆる両面板である。前記導体パターン38は、従来公知のサブトラクティブ法によって形成されたものであることがよい。ここで使用されている絶縁基材37は略長方形状かつリジッドなものであって、0.8mmの厚さを有している。図3に示されるように、絶縁基材37の幅W1 は、I/Oピン24のピッチ(例えば2.54mm,1.27mm)よりも若干小さめに設定されている。よって、絶縁基材37の一端は、入替接続を要しない複数のI/Oピン24間に無理なく挿入されることができる。
【0029】
導体パターン38は絶縁基材37の長手方向に沿って延びるように形成されている。導体パターン38の一端には一次側パッド39が形成され、他端には二次側パッド40が形成されている。一次側パッド39は略円形状の外形を備えていて、絶縁基材37の挿入端近傍に位置している。絶縁基材37の挿入側端の中央部には、スリット42が形成されている。このスリット42は絶縁基材37の長手方向に沿って延びるとともに、その先端が前記一次側パッド39の中心にまで及んでいる。図3に示されるように、同スリット42の幅は、少なくとも前記特定のI/Oピン24Aの小径部が挿入可能な大きさに設定される。
【0030】
二次側パッド40は矩形状であって、絶縁基材37の端部に位置している。はんだ付け部分の接続信頼性の向上という観点からすると、前記2つのパッド39,40は極力大きく形成されることがよい。ただし、一次側パッド39については、その直径が絶縁基材37の幅W1 よりもひとまわり小さく設定されていることがよい。一次側パッド39とI/Oピン24との当接によるショートを未然に防止するためである。
【0031】
図4に示されるように、導体パターン38を備える子基板36は、両基板3,4間に配置された状態で使用される。その際、子基板36のパターン形成面はソケット基板4側に向けられる。両基板3,4間に配置された子基板36は、I/Oピン24,24Aの外周面に対して当接することにより、自身の面方向へ位置ずれ不能な状態に保持される。本実施形態では、子基板36が特定のI/Oピン24Aを含めた3本に対して当接し、いわば3方向から位置決めされるように構成されている。なお、子基板36がI/Oピン24Aのみに当接するような構造であったとしても、ある程度の位置決めが図られる。
【0032】
このような位置決め状態においては、一次側パッド39の中心部に、ちょうど特定のI/Oピン24Aが位置した状態となる。一方、二次側パッド40は変換基板3上の入替接続用パッド8aに対応した位置をとる。そして、ともにはんだS1 を用いて、特定のI/Oピン24Aの小径部外周面と一次側パッド39とが接合され、二次側パッド40との入替接続用パッド8aとが接合されている。つまり、特定のI/Oピン24A及び入替接続用パッド8aは、子基板36の導電パターン38を介して電気的に接続されている。
【0033】
次に、可撓性を有する絶縁体としての樹脂フィルム43の構造について説明する。図3,図4に示されるように、樹脂フィルム43は、すり鉢状除去部44を有するめっきスルーホール5Aと特定のI/Oピン24Aとの間に介在されている。本実施形態の樹脂製フィルム43は矩形状かつ数十μm厚であって、特定のI/Oピン24Aを包囲する6本のI/Oピン24間に挿入される程度の小さなものである(図3参照)。より具体的にいうと、本実施形態では樹脂製フィルム43としてPI(ポリイミド)フィルムが使用されている。これに代えて、例えばエポキシフィルム等を使用してもよい。
【0034】
樹脂製フィルム43は、変換基板3に対してあらかじめ接着剤等により固定されていてもよいほか、接着剤等を何ら使用することなくフリーの状態で配置されていてもよい。入替接続を要しないI/Oピン24を樹脂製フィルム43に突き刺すようにして配置することも許容される。なお、樹脂製フィルム43は、特定のI/Oピン24の先端によって下方に押圧されることで撓み、すり鉢状除去部44の内壁面にほぼ追従した状態となる。
【0035】
次に、この変換モジュール1を製造する方法の一例を紹介する。
まず、変換基板3、ソケット基板4及び子基板36をあらかじめ作製しておく。ソケット基板4は、枠状の絶縁基材21にピン挿通孔23を透設した後、それらに対して同じ長さのソケット状I/Oピン24,24Aを挿入することで得ることができる。子基板36は、例えばガラスエポキシ製絶縁基材の片面に銅箔を貼着してなる銅箔積層板を出発材料として、サブトラクティブ法により作製される。多数個どりの場合には、多数個どり用ボードを分割し、必要な数だけ子基板36を得ればよい。変換基板3は次のようにして作製される。まず、例えばガラスエポキシ製絶縁基材の両面に銅箔を貼着してなる銅箔積層板を出発材料とし、サブトラクティブ法等のような従来公知のパターン形成を行う。それにより、絶縁基材にはめっきスルーホール5,5A、ミニバイアホール、ダイパッド7、パッド8,8a,8b等が形成される。ガラスエポキシに代えて、ガラスポリイミド製の銅張積層板を選択してもよい。この後、ざぐり加工を施すことにより、めっきスルーホール5Aの上面側開口部を当該部分の銅めっき層G1 とともに除去し、すり鉢状除去部44を形成する。
【0036】
続く第1のピン立て工程では、変換基板3の各めっきスルーホール5,5Aの下面側開口部に対して、外部接続用ピン6の基端部をプレスで圧入する。
続くはんだ印刷工程では、スクリーン印刷の手法によって、変換基板3の上面側に位置するめっきスルーホール5のランド5aにクリームはんだを印刷する。変換基板3の上面側は、外部接続用ピン6が突出している下面側とは異なりフラットなため、印刷に適しているからである。なお、クリームはんだの印刷は、スクリーン印刷以外の手法によってなされてもよい。また、前記クリームはんだとしては、例えば共晶はんだ(Pb:Sn=37:63,融点183℃)の粉末をベヒクルに分散させてなるもの等が使用される。このとき、QFP9を包囲する各パッド8,8a,8bにもクリームはんだが印刷される。
【0037】
次に、あらかじめ所定形状にカットされた樹脂製フィルム43を変換基板3上に配置する。上述のごとく必要に応じて接着を行ってもよい。なお、このような絶縁体配置工程を、はんだ印刷工程前や第1のピン立て工程前に行うことも可能である。
【0038】
続く第2のピン立て工程では、変換基板3のめっきスルーホール5の上面側開口部に対して各ソケット状I/Oピン24の先端部を挿通させるとともに、ダイパッド7上にQFP9を固定する。
【0039】
続くリフロー工程では、ソケット基板4を搭載した変換基板3をリフロー炉内にセットした後、クリームはんだが融点する温度付近まで炉内の温度を上昇させ、はんだS1 を溶融させる。溶融したはんだS1 が冷えて硬化すると、ソケット状I/Oピン24がめっきスルーホール5に接合され、かつQFP9の各リード9aが各パッド8,8a,8bに接合される。
【0040】
次に、子基板36をI/Oピン24間に挿入する。子基板36は、例えばソケット基板4の中央孔22を介して挿入されることができる(図1の実線矢印A2 参照)。そして、I/Oピン24間への挿入で上述のごとく位置決めされた子基板36を、はんだS1 を用いて個別にはんだ付けする。その際、同時に電子部品11,13を対応するそれぞれのパッド10,12に対して個別にはんだ付けする。
【0041】
以上のようにして所望の変換モジュール1を完成させた後、その変換モジュール1にPGA2を搭載し、さらにそれをマザーボードMBのソケット30に搭載する。この場合、特定のI/Oピン24Aを流れるPGA2の信号は、一次側パッド39、導体パターン38、二次側パッド40及び入替接続用パッド8aというルートを経て、QFP9に入力される。そこで変換された信号は、さらにQFP9から出力された後、パッド8b、ミニバイアホール、導体パターン、めっきスルーホール5Aのランド5Ab、外部接続用ピン6及びソケット状ピン31というルートを経て、マザーボードMB側に供給される。即ち、特定のI/Oピン24Aは、対応するめっきスルーホール5Aを介して外部接続用ピン6に直接導通されるのではなく、同外部接続用ピン6に間接的に導通された状態となる。
【0042】
このように前記特定のI/Oピン24Aについて入替接続を行なうと、主としてQFP9によって信号変換が図られ、PGA2本来の機能を充分に発揮させることができる。
【0043】
さて、以下に本実施形態において特徴的な作用効果を列挙する。
(イ)本実施形態では、変換基板3にソケット基板4を搭載した場合、入替接続を要しない他のI/Oピン24は、対応するめっきスルーホール5の銅めっき層G1 と接触し、同めっきスルーホール5と直接的に導通する。ここで特定のI/Oピン24Aに対応するめっきスルーホール5Aについては、通常のめっきスルーホール5とは異なり、その上面側開口部がすり鉢状に除去されている。従って、当該特定のI/Oピン24Aは、他のI/Oピン24と同じ長さであるにもかかわらず、めっきスルーホール5Aの銅めっき層G1 と接触することがない。よって、前記特定のI/Oピン24Aは対応するめっきスルーホール5Aと直接的には導通せず、それによるショートが回避されている。このため、前記特定のI/Oピン24Aの長さをあえて短く変更しなくてもよく、一種類の長さのI/Oピン24のみを用いれば足りるようになる。従って、二種類の長さのI/Oピン24,24Aを必要とする場合に比べて、入替接続を簡単に行うことが可能となる。
【0044】
(ロ)本実施形態の変換モジュール1では、すり鉢状除去部44を有するめっきスルーホール5Aと特定のI/Oピン24Aとの間に、樹脂製フィルム43を介在させている。この樹脂製フィルム43の介在によって、めっきスルーホール5Aから特定のI/Oピン24Aが隔てられるため、直接導通に起因するショートがより確実に回避される。これにより装置の信頼性も向上する。また、直接導通を回避するために、安全を見越してすり鉢状除去部44の加工深さを必要以上に深く設定する必要がなくなる。従って、凹状除去部44が最小限の加工深さで足りるようになり、それによって変換基板3の製造がより簡単になる。さらに、PIフィルム等のような樹脂製フィルム43は可撓性を有しているため、特定のI/Oピン24Aの先端によって押圧されても破れることはなく、撓んですり鉢状除去部44の内壁面に追従することができる。
【0045】
(ハ)本実施形態の変換モジュール1では、あらかじめ導体パターン38が形成された子基板36を両基板3,4間に配置している。このため、例えばリード線を用いた場合とは異なり、所定長さに切断したり絶縁被覆を剥離する等の面倒な作業が不要となる。また、子基板36は3本のI/Oピン24,24Aにより面方向へ位置ずれ不能な状態に保持されるため、位置決め作業自体が極めて容易になる。従って、製造時の作業性に優れ、かつはんだ付け部分の接続信頼性に優れた構造となっている。
【0046】
(ニ)本実施形態の変換モジュール1では、変換基板3が両面板という単純な構造のもので足りるため、例えば変換基板3を多層板にしたり、変換基板3にビルドアップ層を形成したりすることが不要になる。よって、構造の複雑化及び高コスト化を回避しつつ入替接続を行うことができる。
【0047】
(ホ)本実施形態の変換モジュール1であると、めっきスルーホール群によって包囲される領域を利用すれば、変換基板3自体の外形大型化を伴うことなく、比較的大きなQFP9を実装することができる。よって、例えば大きなPGA2を用いてアップグレードを行うような場合に有利となる。
【0048】
(ヘ)本実施形態において使用している子基板36や樹脂製フィルム43は、変換基板3やソケット基板4に比べて面積が格段に小さい。しかも、子基板36は、多数個どりによって1枚の板材から多量に得ることができる。これらのことは高コスト化の防止に寄与している。
【0049】
なお、本発明は上記実施形態に限定されることはなく、例えば次のような形態に変更することが可能である。
◎ 図5に示される別例の変換モジュール51のようにしてもよい。子基板54の挿入側端の側壁面には、いわゆる断面スルーホール52が形成されている。その断面スルーホール52は一次側パッド39につながっているとともに、特定のI/Oピン24Aの小径部外周面に対して接触した状態ではんだ付けされている。子基板54の非挿入側端の側壁面にも同様に断面スルーホール53が形成されている。この断面スルーホール53は二次側パッド40につながっていて、かつ入替接続用パッド8aに対してはんだ付けされている。ここで断面スルーホール52,53とは、銅めっき等を実施して通常のめっきスルーホールを作製した後、当該めっきスルーホールの部分で絶縁基材を分割してその断面を露出させたものを一般的に指す。このような別例の構造であると導体同士の接合面が増えるため、確実にはんだ付けすることができ、接続信頼性がいっそう向上する。
【0050】
◎ 図6に示される別例の変換モジュール61のように、樹脂製フィルム43を省略した構成を採用することも許容される。
◎ 凹状除去部は、実施形態のようにすり鉢状に限定されることはなく、例えば略半球状や円柱状等であってもよい。
【0051】
◎ 導電体としての導体パターン38は、サブトラクティブ法以外の手法、例えば印刷法などにより形成されたものでもよい。また、導体パターン37を有する子基板36,54に代え、リード線等を使用することも一応可能である。
【0052】
◎ 絶縁体は実施形態のような樹脂製フィルム43に限定されることはなく、フィルム状でないものであっても使用可能である。
◎ ざぐり加工等のような凹状除去部形成加工は、樹脂製フィルム43を変換基板3上に配置する工程の前に実施されていれば足りるので、例えば第1のピン立て工程後になされてもよい。なお、変換基板3に対する穴あけ加工の際に、同時にざぐり加工を行えば生産効率がよくなる。
【0053】
◎ 変換基板3の下面側に立設された外部接続用ピン6に代えて、例えばはんだボール等をめっきスルーホール5,5Aの下面側開口部に設けてもよい。
ここで、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想をその効果とともに以下に列挙する。
【0054】
(1) 請求項1乃至3のいずれか1つにおいて、前記変換基板においてめっきスルーホール群により包囲される領域には信号変換素子が実装されている変換モジュール。この構成であると、例えば大きな信号変換素子を用いたアップグレードに有利になる。
【0055】
(2) 請求項3、技術的思想1において、前記子基板は前記導体パターンにつながる断面スルーホールをその端部側壁面に有している変換モジュール。この構成であると、導体同士の接合面が増えて接続信頼性がいっそう向上する。
【0056】
(3) 請求項2,3、技術的思想1,2のいずれか1つにおいて、前記絶縁体は樹脂製フィルム(例えばPIフィルム等)である変換モジュール。樹脂製フィルムであれば好適な可撓性を有するとともに、肉薄なため基板間に支障なく配置することができる。
【0057】
(4) 請求項1乃至3、技術的思想1乃至3のいずれか1つにおいて、前記半導体パッケージ装着用ソケット基板は前記信号変換素子に対応する位置に中央孔を有する変換モジュール。この構成であると、子基板を基板間の所定位置に挿入しやすくなり作業性が向上する。
【0058】
(5) 請求項1乃至3、技術的思想1乃至4のいずれか1つにおいて、前記変換基板は、サブトラクティブ法により形成された導体パターンをその両面に有するとともに、ミニバイアホールを有する両面板である変換モジュール。この構成であると、変換基板が廉価なものとなり高コスト化を防止できる。
【0059】
(6) 一方の開口部に対して外部接続用ピンが挿入可能であって、かつ他方側の開口部が当該部分のめっき層とともに凹状に除去されためっきスルーホール構造を有する変換モジュール用変換基板。このような変換基板を用いれば、本発明の優れた変換モジュールを確実に得ることができる。
【0060】
【発明の効果】
以上詳述したように、請求項1〜3に記載の発明によれば、I/Oピンの長さ変更を伴うことなく比較的簡単に入替接続を行うことができる構造を持つ変換モジュールを提供することができる。
【0061】
請求項2に記載の発明によれば、信頼性に優れかつ製造が簡単な構造とすることができる。
請求項3に記載の発明によれば、製造時の作業性及び接続信頼性に優れるとともに、高コスト化を確実に回避できる構造とすることができる。
【図面の簡単な説明】
【図1】本発明を具体化した実施形態の変換モジュールの使用状態を説明するための概略側面図。
【図2】実施形態において使用される子基板の平面図。
【図3】実施形態の子基板を配置した状態を示す平面図。
【図4】実施形態の変換モジュールの部分拡大断面図。
【図5】別例の変換モジュールの部分拡大断面図。
【図6】別例の変換モジュールの部分拡大断面図。
【符号の説明】
1,51,61…変換モジュール、3…変換基板、4…半導体パッケージ装着用ソケット基板、5,5A…めっきスルーホール、8a…入替接続用導体部としての入替接続用パッド、9…信号変換素子としてのQFP、24…ソケット状I/Oピン、24A…入替接続を要する特定のソケット状I/Oピン、36,54…子基板、38…導電体としての導体パターン、43…絶縁体としての樹脂製フィルム、G1 …めっき層としての銅めっき層、S1 …導電性材料としてのはんだ。
Claims (3)
- 信号変換素子が実装されかつ複数のめっきスルーホールが設けられた変換基板に、前記複数のめっきスルーホールに対応した箇所にI/Oピンが突設された半導体パッケージ装着用ソケット基板が搭載され、前記めっきスルーホールに前記I/Oピンを挿入することにより両基板同士が電気的に接続されている変換モジュールにおいて、
入替接続を要する特定のI/Oピンに対応するめっきスルーホールのソケット基板搭載側開口部が当該部分のめっき層とともに凹状に除去され、そのI/Oピン及び前記変換基板側の入替接続用導体部が導電体を介して接続されていることを特徴とする変換モジュール。 - 凹状除去部を有する前記めっきスルーホールと前記特定のI/Oピンとの間に、可撓性を有する絶縁体を介在させたことを特徴とする請求項1に記載の変換モジュール。
- 導体パターンを備える子基板が前記両基板間に配置されるとともに、前記I/Oピンによりその子基板が面方向へ位置ずれ不能な状態に保持され、前記入替接続用導体部及び前記特定のI/Oピンが、前記導体パターンに対して導電性材料を用いて接合されていることを特徴とする請求項1または2に記載の変換モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00106098A JP3593249B2 (ja) | 1998-01-06 | 1998-01-06 | 変換モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00106098A JP3593249B2 (ja) | 1998-01-06 | 1998-01-06 | 変換モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11195856A JPH11195856A (ja) | 1999-07-21 |
| JP3593249B2 true JP3593249B2 (ja) | 2004-11-24 |
Family
ID=11491004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00106098A Expired - Lifetime JP3593249B2 (ja) | 1998-01-06 | 1998-01-06 | 変換モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3593249B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5141917B2 (ja) * | 2009-06-25 | 2013-02-13 | 住友電装株式会社 | 実装基板 |
| CN115842254B (zh) * | 2023-03-01 | 2023-05-12 | 上海合见工业软件集团有限公司 | 一种叠放互连系统及一种电路板 |
-
1998
- 1998-01-06 JP JP00106098A patent/JP3593249B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11195856A (ja) | 1999-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3898891B2 (ja) | バイアプラグアダプター | |
| JP2000294677A (ja) | 高密度薄膜配線基板及びその製造方法 | |
| US7073253B2 (en) | Interconnect for electrically connecting a multichip module to a circuit substrate and processes for making and using same | |
| WO2000014798A1 (en) | Electronic part module mounted on socket | |
| JP3593249B2 (ja) | 変換モジュール | |
| JP3936079B2 (ja) | 変換モジュール | |
| JP3091159B2 (ja) | 変換モジュール | |
| JP3619358B2 (ja) | 変換モジュール | |
| JP3510475B2 (ja) | 変換モジュール | |
| JP3404275B2 (ja) | 複数基板からなるモジュール及びその製造方法 | |
| JP2817715B2 (ja) | ボールグリッドアレイ型回路基板 | |
| JP3722911B2 (ja) | Pgaソケットモジュール | |
| JP3988629B2 (ja) | 電子装置 | |
| JP3875311B2 (ja) | Pgaソケットモジュール | |
| JP2001053191A (ja) | 電極突起を導出した基板及びその製造方法 | |
| JPH08315877A (ja) | 表面実装型コネクタの実装方法 | |
| JP4146002B2 (ja) | 電子部品搭載モジュール | |
| JP2024177973A (ja) | 配線基板、電子装置及び配線基板の製造方法 | |
| JP2000138328A (ja) | 変換モジュール及びその製造方法 | |
| JP2000299550A (ja) | 配線基板及びその製造方法 | |
| JP2002171041A (ja) | プリント配線板および電子部品およびその製造方法 | |
| JP2000138329A (ja) | 変換モジュールの製造方法 | |
| JP2000138325A (ja) | 変換モジュール及びその製造方法 | |
| JPH09331131A (ja) | Pgaソケットモジュール及び電子部品用ピン | |
| JPH09331129A (ja) | Pgaソケットモジュール及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040827 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |