JP3595933B2 - 基準信号作成回路 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、入力信号を抵抗およびコンデンサからなる積分回路で平滑して入力信号と比較するための入力信号を作成する基準信号作成回路に関する。
【０００２】
【従来の技術】
一般に、電気機器の制御回路などにおけるアナログ入力信号の処理として、図１に示すように、その入力信号Ｖｉｎを抵抗ＲおよびコンデンサＣからなる積分回路１で平滑して基準信号Ｖｒｅｆを作成し、演算増幅器２によりもとの入力信号からその基準信号分を差し引くことによって直流分をカットして交流成分のみの出力信号Ｖｏをとり出すような処理が汎用に行われている。
【０００３】
また、例えば、着磁したバランス錘の一定の角度以上の回転状態を固定側に設けたホール素子によって検知するようにした回転センサにあって、図１に示すように、そのホール素子の検知信号を入力信号Ｖｉｎとして、その入力信号Ｖｉｎを抵抗ＲおよびコンデンサＣからなる積分回路１で平滑して基準信号Ｖｒｅｆを作成し、その基準信号Ｖｒｅｆをしきい値として用いて演算増幅器２において入力信号Ｖｉｎと基準信号Ｖｒｅｆとを比較することにより、ハイレベル“Ｈ”，ローレベル“Ｌ”に２値化された出力信号Ｖｏをとり出すようにしている。
【０００４】
図２は、アナログ入力信号Ｖｉｎおよびそれを積分回路１で平滑することによって得られる基準信号Ｖｒｅｆ（入力信号Ｖｉｎの直流成分）を示している。基準信号Ｖｒｅｆを２値化のしきい値としたとき、入力信号Ｖｉｎの基準信号Ｖｒｅｆを越える部分が“Ｈ”レベルとして、その基準信号Ｖｒｅｆ以下となる部分が“Ｌ”レベルとして出力されることになる。
【０００５】
このような回路構成によるものにあっては、図１に示すように、積分回路１における抵抗Ｒの周辺に電極３があって、その周辺電極３からの漏れ電流ｉｌが抵抗Ｒに作用すると、その抵抗Ｒが比較的大きな抵抗値（例えば２００ＫΩ程度）をもったものであるため、図３に示すように、（ｉｌ×Ｒ）分に応じて基準信号Ｖｒｅｆ′が本来の基準信号Ｖｒｅｆのレベルからずれてしまい、その結果、入力信号Ｖｉｎの直流分のカットや２値化にエラーをきたしてしまうことになる。
【０００６】
しかして、従来では、周辺電極からの漏れ電流の影響を受けることがないようにするべく抵抗Ｒを周辺電極から離して設けるようにしている。
【０００７】
【発明が解決しようとする課題】
解決しようとする問題点は、入力信号を抵抗およびコンデンサからなる積分回路で平滑して入力信号と比較するための基準信号を作成するに際して、周辺電極からの漏れ電流の影響を受けることがないように抵抗Ｒを周辺電極から離して設けるようにするのでは、回路設計の自由度が低下してしまい、特にＩＣ化を図る場合にチップサイズが大きくなってしまうことである。
【０００８】
【課題を解決するための手段】
本発明による基準信号作成回路は、入力信号を抵抗およびコンデンサからなる積分回路で平滑して入力信号と比較するための基準信号を作成するに際して、近接した周辺電極からの漏れ電流の影響を受けることがないように、その抵抗を入力信号のレベルに保持したシールドリングによって囲むようにしている。
【０００９】
【実施例】
本発明による基準信号作成回路は、図４に示すように、アナログ入力信号Ｖｉｎを抵抗ＲおよびコンデンサＣからなる積分回路１で平滑して基準信号Ｖｒｅｆを作成し、演算増幅器２において入力信号Ｖｉｎとその作成された基準信号Ｖｒｅｆとを比較して直流分がカットされた出力信号Ｖｏまたは基準信号Ｖｒｅｆをしきい値として２値化された出力信号Ｖｏを得るようにしたものにあって、その積分回路１における抵抗Ｒを、入力ラインに電気的に接続することによって入力信号Ｖｄのレベルに保持したシールドリング４によって囲むようにしている。
【００１０】
したがって、周辺電極３からの漏れ電流ｉｌがそのシールドリング４によって阻止され、その漏れ電流ｉｌの影響を受けることなく、積分回路１によって常に安定した基準信号Ｖｒｅｆを作成することができるようになる。
【００１１】
その際、漏れ電流ｉｌによってシールドリング４の電位が変動しても、そのシールドリング４自体が入力信号Ｖｉｎの信号ラインに接続されているので、入力信号Ｖｉｎのレベルがシールドリング４の電位変動に追従して変動し、それにもとづいて基準信号Ｖｒｅｆが作成されるので、常に一定レベルの基準信号Ｖｒｅｆが得られる。
【００１２】
図５は、本発明による基準信号作成回路が半導体基板５上にＩＣ化されて形成されている場合を示している。ここでは、活性層による抵抗Ｒの周囲にシールドリング４を形成して、同一の半導体基板５上に形成されている周辺電極３からの漏れ電流ｉｌがそのシールドリング４によって阻止されて、内部の抵抗Ｒにまで達しないようにしている。
【００１３】
【発明の効果】
以上、本発明は、入力信号を抵抗およびコンデンサからなる積分回路で平滑して入力信号と比較するための基準信号を作成する基準信号作成回路にあって、前記抵抗を入力信号のレベルに保持したシールドリングによって囲むようにしたもので、近接した周辺電極からの漏れ電流の影響を受けることがなく、常に安定した基準信号を作成することができ、周辺電極から離してその抵抗を設置する必要がなくなって回路設計の自由度が向上して、特にＩＣ化を図る場合にチップサイズを小さくすることができるという利点を有している。
【図面の簡単な説明】
【図１】入力信号を抵抗およびコンデンサからなる積分回路で平滑することによって作成した基準信号と入力信号とを比較するようにした一般的な回路構成を示す電気回路図である。
【図２】入力信号およびその入力信号を積分回路で平滑して得られる基準信号の一例を示す図である。
【図３】周辺電極からの漏れ電流が積分回路の抵抗に作用したときの入力信号およびその入力信号を積分回路で平滑して得られる基準信号の一例を示す図である。
【図４】図１の回路構成にあって、本発明を実施したときの構成例を示す電気回路図である。
【図５】本発明による基準信号作成回路が半導体基板上にＩＣ化されて形成されている場合におけるシールドリング部分の正断面図である。
【符号の説明】
１ 積分回路
２ 演算増幅器
３ 周辺電極
４ シールドリング
５ 半導体基板

Claims (3)

1. 入力信号を抵抗およびコンデンサからなる積分回路で平滑して入力信号と比較するための基準信号を作成する基準信号作成回路において、前記抵抗を入力信号のレベルに保持したシールドリングによって囲むようにしたことを特徴とする基準信号作成回路。
2. 基準信号が、入力信号と比較して入力信号中の直流分をカットして交流分のみをとり出すためのものであることを特徴とする請求項１の記載による基準信号作成回路。
3. 基準信号が、入力信号と比較して入力信号の２値化を行わせるためのものであることを特徴とする請求項１の記載による基準信号作成回路。

Images