JP3597663B2 - Solid-state imaging device - Google Patents
Solid-state imaging device Download PDFInfo
- Publication number
- JP3597663B2 JP3597663B2 JP5924497A JP5924497A JP3597663B2 JP 3597663 B2 JP3597663 B2 JP 3597663B2 JP 5924497 A JP5924497 A JP 5924497A JP 5924497 A JP5924497 A JP 5924497A JP 3597663 B2 JP3597663 B2 JP 3597663B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- imaging device
- solid
- state imaging
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、固体撮像装置に係り、特に増幅機能を有する増幅型の固体撮像装置及びその製造方法に関するものである。
【0002】
【従来の技術】
従来、画素の内部に増幅機能を有する所謂増幅型固体撮像装置に関する種々の技術が提案されている。かかる増幅型固体撮像装置は、画素数の増加やイメージサイズの縮小による画素サイズの縮小に適したものとして期待されている。
【0003】
ここで、図6には、上記従来技術に係る固体撮像装置の概略構成を示し説明する。同図に示されるように、この固体撮像装置は、多画素化されており、同一基板上に、光電変換素子とトランジスタが並設された構成がとられている。そして、光電変換素子による光電変換により発生した信号電荷で信号電荷蓄積部の電位を変調して、その電位により画素内部の増幅トランジスタを変調することで画素内部に増幅機能を持たせている。
【0004】
【発明が解決しようとする課題】
しかしながら、上記した増幅型固体撮像装置のように、多画素化してくると、1画素に対応する光電変換素子の面積が小さくなるため、当該光電変換素子からの出力が小さくなる。この画素の面積の減少比に伴う出力の減少を改善する方法としては、フォトダイオードの空乏層を広げるべく基板の不純物濃度を減少させる事が考えられるが、かかる基板の不純物濃度の減少は、基板の拡散電流を増やすといった問題を発生させてしまう。
【0005】
即ち、従来技術に係る固体撮像装置では、図7に示されるように、低濃度のp型半導体層201にn型半導体層202、n型半導体層203が形成されており、更に当該半導体層201の所定位置にシリコン酸化膜204、ゲート電極205が堆積されている。このような構成では、フォトダイオードの空乏層206が基板の深さ方向にたどり着く深さにて、拡散電流を吸収してしまう。従って、フォトダイオードに拡散電流が集まり、フォトダイオードの暗時のリーク電流も増加させ、その結果としてダイナミックレンジを下げてしまう。
【0006】
本発明は、上記問題に鑑みてなされたもので、その目的とするところは、半導体基板からの拡散電流の影響を減少させ、フォトダイオードの暗時のリーク電流が小さく、ダイナミックレンジの大きい固体撮像装置及びその製造方法を提供することにある。
【0007】
【課題を解決するための手段】
上記目的を達成するために、本発明は、光を電荷に変換する光電変換素子と、光電変換素子の電荷を転送するためのリセットトランジスタとを有する固体撮像装置において、半導体基板の上に形成された第1の半導体層と、上記第1の半導体層の表面に形成された第2の半導体層と、上記第1の半導体層の表面に形成された第3の半導体層と、上記第1の半導体層の表面に酸化膜を挟んで堆積された転送電極層と、を有し、上記第1及び第2の半導体層により上記光電変換素子を形成し、上記第1乃至第3半導体層及び上記転送電極層により上記リセットトランジスタを形成し、当該トランジスタのリセットドレインに相当する上記第3の半導体層を上記第1の半導体層の表面に形成された溝内に埋め込まれるように形成し、上記第3の半導体層が埋め込まれる上記溝の深さが、上記第2の半導体層の上記基板深さ方向の深さよりも深いことを特徴とする。
【0008】
即ち、本発明の固体撮像装置によれば、上記光電変換素子たるフォトダイオードの周囲の空乏層が基板の深さ方向にたどり着く深さよりも深い位置にて、拡散電流を上記トランジスタのドレインに相当する第3の半導体層に吸収できる作用を奏する。さらに、当該第3の半導体層の先が尖っていれば、電界の効果が相乗され、より大きな作用をもたらす。
【0009】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について説明する。
図1には、一実施の形態に係る固体撮像装置の断面図を示し説明する。
同図に示されるように、本固体撮像装置では、低濃度のp型半導体層1の表面にn型半導体層2、n型半導体層3が形成されており、更に所定領域にシリコン酸化膜4を介して、ゲート電極5が堆積された構造となっている。そして、上記p型半導体層1とn型半導体層2によりフォトダイオードが形成され、上記p型半導体層1と上記n型半導体層2、n型半導体層3、ゲート電極5によってリセットトランジスタが形成されている。
【0010】
このように、本固体撮像装置は、フォトダイオードの近傍にリセットトランジスタを配設した構造となっている。本実施の形態の場合には、低濃度のp型半導体層1にフォトダイオードの空乏層6が広がっており、固体撮像装置の感度の向上に寄与している。尚、このフォトダイオードを、低濃度のn型半導体層とp型半導体層により構成しても、同様の効果が得られる。
【0011】
更に、この実施の形態では、フォトダイオードのリーク電流の低減と、画素の分離性能を向上させるべく、フォトダイオードの空乏層6の深さよりも深い位置まで、上記高濃度のn型半導体層3を形成している。この高濃度のn型半導体層3は、上記リセットトランジスタがp型のMOSトランジスタである場合には、p型であっても、十分な撮像機能を発揮することができる。
【0012】
このような構成によれば、図2に示されるように、フォトダイオードの空乏層6が基板の深さ方向にたどり着く深さよりも深い位置にて、拡散電流7をリセットトランジスタのドレインに相当するn型半導体層3に吸収できる。図2では、概略的に矢印で拡散電流7の流れを示したが、本発明によれば、フォトダイオードに拡散電流7が集まる割合が減少し、固体撮像装置のダイナミックレンジが向上する。尚、上記ドレイン溝の先が尖っていれば、電界の効果が相乗され、さらに上記した効果が増すことは勿論である。
【0013】
以上、リセットトランジスタのドレインに拡散電流を集めることを特徴とする実施の形態に係る固体撮像装置を説明したが、例えば上記フォトダイオードとリセットトランジスタを図3に示すようにレイアウトすることが考えられる。
【0014】
即ち、同図に示されるように、この固体撮像装置は、p型シリコン半導体基板の表面層にp層(素子分離領域)20、n層(フォトダイオード)15a乃至15cを形成する。そして、読み出しトランジスタ18a乃至18c、リセットトランジスタ16a乃至16cを形成する領域にn層を形成する。この後、表面を酸化膜で覆い、更に電極配線材料を堆積する。
【0015】
そして、読み出しトランジスタ18a乃至18c、読み出し/リセット線13a乃至13c、リセットトランジスタ16a乃至16cのゲート及びリセット線を形成するために、電極配線材料を所望の形状に加工して読み出し線とリセットトランジスタの配線を形成する。このとき、読み出し線とリセット線は兼用するため、一度にパターニングして読み出し/リセット線13a乃至13cを形成することができる。この後、固体撮像装置の素子部分を形成した後、信号電流を読み出すための配線(信号線1)と信号を排出するための配線(ドレイン線2)を配線する。
【0016】
このような構成では、先に図1で示したようなリセットトランジスタとフォトダイオードの位置関係とはならないが、少なくとも1つのリセットトランジスタのドレインがフォトダイオードの空乏層より深ければ、上述したような本発明の効果は同様に得られる。概して、拡散長は、数十ミクロンオーダーであるから、基板の深さ方で数十ミクロンのオーダーからフォトダイオードに向けての拡散電流が流れる事になる。これは、現状の画素の数倍から数十倍の寸法であることから考えても、基板表面で、フォトダイオードと拡散電流を吸収するドレインの位置が離れても問題とはならないことは明らかである。
【0017】
尚、上記した図3の固体撮像装置の単位セルの構成は図4に示される。
図4は、3つの単位セルの構成を示しており、1画素1単位セル構成の固体撮像装置を想定している。また、この図には、3つの単位セルのみを示したが、この固体撮像装置は、かかる単位セルが2次元的に配列されているものとする。
【0018】
同図に示すように、単位セル22は、光を電荷に変換するフォトダイオード15a、フォトダイオード15aに蓄積された電荷を検出部23aに読み出す読み出しトランジスタ18a、信号電荷を読み出すラインを選択するアドレス容量19a、フォトダイオードの検出信号を増幅して信号線1に出力する増幅トランジスタ14a、検出部23aに蓄積された電荷をリセットするリセットトランジスタ16aを備えた構成となっている。
【0019】
以下、図5を参照して、先に図1に示した実施の形態に係る撮像装置の作成方法の一例を説明する。尚、ここでは、本発明の特徴となる拡散電流を吸収するドレインの作成方法を中心に説明する。
【0020】
先ず、低濃度のp型半導体層1にリセットトランジスタのドレインとなる部分だけ開口したパターンのレジスト8を形成する。この後、例えば反応性イオンエッチング法(RIE ;Reactive Ion Etching)等を用いて、上記ドレインとなる部分をエッチングして、トレンチを形成する(図6(a)参照)。
【0021】
次いで、例えばアッチャー等を用いてレジスト8を除去する。この後、トレンチに対してカバーレージの良い条件でn型ポリシリコン9を形成する。この方法としては、アモルファスシリコンを用いて、後に再加熱してポリシリコンとする方法を用いることもできる(図6(b)参照)。
【0022】
この後、例えば平坦化のためのCMPやエッチング技術等の方法を用いて、表面を研磨し、トレンチの部分のみにn型半導体層3を形成する(図6(c)参照)。この後、シリコン酸化膜4、ゲート電極5をp型半導体層1の所定領域に堆積する(図6(d)参照)。
【0023】
このような一連の工程により、本発明の特徴となる拡散電流を吸収するドレインに相当するn型半導体層3を形成することができる。
以上、本発明の実施の形態について説明したが、本発明はこれに限定されることなく、その主旨を逸脱しない範囲で種々の改良・変更が可能であることは勿論である。例えば、上記実施の形態では、ドレインを基板深くに形成する方法としてトレンチ技術を例に挙げて説明したが、これに限定されることなく、加速されたイオンをシリコン基板などに打ち込むイオン注入法(ion implantation )を採用することもできることは勿論である。また、2段、3段打ちにより、n型半導体層の先端を鋭利形状にすると本発明の効果をより一層高めることができる。
【0024】
【発明の効果】
以上詳述したように、本発明によれば、半導体基板からの拡散電流の影響を減少させ、フォトダイオードの暗時のリーク電流が小さく、ダイナミックレンジの大きい固体撮像装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る固体撮像装置の構成を示す図である。
【図2】図1の装置における拡散電流の流れを説明するための図である。
【図3】実施の形態に係る固体撮像装置のフォトダイオード、リセットトランジスタのレイアウトの一例を示す図である。
【図4】図3に対応する回路構成を示す図である。
【図5】実施の形態に係る固体撮像装置のドレインの作成方法の一例を示す図である。
【図6】従来技術に係る固体撮像装置のレイアウトの一例を示す図である。
【図7】従来技術に係る固体撮像装置の拡散電流の流れを説明するための図である。
【符号の説明】
1 低濃度のp型半導体層
2 n型半導体層
3 n型半導体層
4 シリコン酸化膜
5 ゲート電極
6 空乏層
7 拡散電流[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a solid-state imaging device, and more particularly to an amplification-type solid-state imaging device having an amplification function and a method of manufacturing the same.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, various techniques related to a so-called amplification type solid-state imaging device having an amplification function inside a pixel have been proposed. Such an amplification type solid-state imaging device is expected to be suitable for reducing the pixel size by increasing the number of pixels or reducing the image size.
[0003]
Here, FIG. 6 shows and describes a schematic configuration of the solid-state imaging device according to the above-described related art. As shown in the figure, this solid-state imaging device has a large number of pixels, and has a configuration in which a photoelectric conversion element and a transistor are juxtaposed on the same substrate. Then, the potential of the signal charge accumulating portion is modulated by the signal charge generated by the photoelectric conversion by the photoelectric conversion element, and the amplification transistor inside the pixel is modulated by the potential to provide an amplification function inside the pixel.
[0004]
[Problems to be solved by the invention]
However, when the number of pixels is increased as in the above-described amplification type solid-state imaging device, the area of the photoelectric conversion element corresponding to one pixel is reduced, so that the output from the photoelectric conversion element is reduced. As a method of improving the decrease in output due to the reduction ratio of the pixel area, it is conceivable to reduce the impurity concentration of the substrate in order to widen the depletion layer of the photodiode. This causes a problem such as an increase in diffusion current.
[0005]
That is, in the solid-state imaging device according to the related art, as shown in FIG. 7, an n-
[0006]
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to reduce the influence of diffusion current from a semiconductor substrate, to reduce the dark leakage current of a photodiode, and to increase the dynamic range of a solid-state imaging device. An object of the present invention is to provide an apparatus and a method of manufacturing the same.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a solid-state imaging device having a photoelectric conversion element that converts light into electric charge and a reset transistor for transferring electric charge of the photoelectric conversion element, which is formed on a semiconductor substrate. A first semiconductor layer, a second semiconductor layer formed on the surface of the first semiconductor layer, a third semiconductor layer formed on the surface of the first semiconductor layer, and the first semiconductor layer. A transfer electrode layer deposited on a surface of a semiconductor layer with an oxide film interposed therebetween, wherein the photoelectric conversion element is formed by the first and second semiconductor layers, and the first to third semiconductor layers and the the transfer electrode layer forming the reset transistor, and forming the third semiconductor layer corresponding to the reset drain of the transistor to be embedded in a groove formed on a surface of the first semiconductor layer, said first 3 semi-conductors The depth of the groove layer is embedded, characterized in that deeper than the substrate depth direction of the depth of the second semiconductor layer.
[0008]
That is, according to the solid-state imaging device of the present invention, the diffusion current corresponds to the drain of the transistor at a position deeper than the depth at which the depletion layer around the photodiode serving as the photoelectric conversion element reaches the depth direction of the substrate. The third semiconductor layer has an action that can be absorbed. Further, if the tip of the third semiconductor layer is sharp, the effect of the electric field is synergistic, and a greater effect is brought about.
[0009]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a cross-sectional view of a solid-state imaging device according to an embodiment, which will be described.
As shown in the figure, in the present solid-state imaging device, an n-
[0010]
As described above, the solid-state imaging device has a structure in which the reset transistor is provided near the photodiode. In the case of the present embodiment, the
[0011]
Further, in this embodiment, the high-concentration n-
[0012]
According to such a configuration, as shown in FIG. 2, at a position deeper than the depth at which the
[0013]
As described above, the solid-state imaging device according to the embodiment characterized in that the diffusion current is collected at the drain of the reset transistor has been described. For example, the photodiode and the reset transistor may be laid out as shown in FIG.
[0014]
That is, as shown in the figure, in this solid-state imaging device, a p-layer (element isolation region) 20 and n-layers (photodiodes) 15a to 15c are formed in a surface layer of a p-type silicon semiconductor substrate. Then, an n-layer is formed in a region where the read transistors 18a to 18c and the reset transistors 16a to 16c are formed. Thereafter, the surface is covered with an oxide film, and an electrode wiring material is further deposited.
[0015]
Then, in order to form the read transistors 18a to 18c, the read / reset lines 13a to 13c, the gates of the reset transistors 16a to 16c, and the reset lines, the electrode wiring material is processed into a desired shape and the wiring between the read lines and the reset transistors is formed. To form At this time, since the read line and the reset line are also used, the read / reset lines 13a to 13c can be formed by patterning at a time. Thereafter, after forming an element portion of the solid-state imaging device, a wiring for reading out a signal current (signal line 1) and a wiring for discharging a signal (drain line 2) are wired.
[0016]
In such a configuration, the positional relationship between the reset transistor and the photodiode as shown in FIG. 1 is not established. However, if the drain of at least one reset transistor is deeper than the depletion layer of the photodiode, the above-described configuration may be used. The effect of the invention can be obtained similarly. Generally, the diffusion length is on the order of tens of microns, so that a diffusion current flows from the order of tens of microns to the photodiode in the depth direction of the substrate. Considering that this is several times to several tens times the size of the current pixel, it is clear that there is no problem even if the position of the photodiode and the drain that absorbs the diffusion current are separated on the substrate surface. is there.
[0017]
The configuration of the unit cell of the solid-state imaging device of FIG. 3 is shown in FIG.
FIG. 4 shows a configuration of three unit cells, and assumes a solid-state imaging device having one pixel and one unit cell. Although only three unit cells are shown in this figure, the solid-state imaging device is assumed to have such unit cells arranged two-dimensionally.
[0018]
As shown in the figure, the
[0019]
Hereinafter, an example of a method of creating the imaging apparatus according to the embodiment shown in FIG. 1 will be described with reference to FIG. Here, a description will be given mainly of a method of forming a drain that absorbs a diffusion current, which is a feature of the present invention.
[0020]
First, a resist 8 is formed in the low-concentration p-type semiconductor layer 1 in a pattern that is opened only at a portion to be a drain of a reset transistor. Thereafter, the portion serving as the drain is etched using, for example, a reactive ion etching (RIE; Reactive Ion Etching) method to form a trench (see FIG. 6A).
[0021]
Next, the resist 8 is removed using, for example, an etcher. Thereafter, n-
[0022]
Thereafter, the surface is polished using, for example, a method such as CMP for flattening or an etching technique, and the n-
[0023]
Through such a series of steps, the n-
Although the embodiment of the present invention has been described above, the present invention is not limited to this, and it is needless to say that various improvements and modifications can be made without departing from the gist of the present invention. For example, in the above embodiment, the trench technique has been described as an example of a method for forming a drain deep in a substrate. However, the present invention is not limited to this. Of course, it is also possible to employ ion implantation. Further, when the tip of the n-type semiconductor layer is formed into a sharp shape by two-stage or three-stage striking, the effect of the present invention can be further enhanced.
[0024]
【The invention's effect】
As described above in detail, according to the present invention, there is provided a solid-state imaging device which reduces the influence of a diffusion current from a semiconductor substrate, has a small leakage current when a photodiode is dark, and has a large dynamic range, and a method of manufacturing the same. be able to.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a solid-state imaging device according to an embodiment of the present invention.
FIG. 2 is a diagram for explaining a flow of a diffusion current in the device of FIG.
FIG. 3 is a diagram illustrating an example of a layout of a photodiode and a reset transistor of the solid-state imaging device according to the embodiment;
FIG. 4 is a diagram showing a circuit configuration corresponding to FIG. 3;
FIG. 5 is a diagram illustrating an example of a method for forming a drain of the solid-state imaging device according to the embodiment;
FIG. 6 is a diagram illustrating an example of a layout of a solid-state imaging device according to the related art.
FIG. 7 is a diagram for explaining a flow of a diffusion current in a solid-state imaging device according to the related art.
[Explanation of symbols]
Reference Signs List 1 low-concentration p-type semiconductor layer 2 n-type semiconductor layer 3 n-
Claims (3)
半導体基板の上に形成された第1の半導体層と、
上記第1の半導体層の表面に形成された第2の半導体層と、
上記第1の半導体層の表面に形成された第3の半導体層と、
上記第1の半導体層の表面に酸化膜を挟んで堆積された転送電極層と、
を有し、
上記第1及び第2の半導体層により上記光電変換素子を形成し、上記第1乃至第3半導体層及び上記転送電極層により上記リセットトランジスタを形成し、当該リセットトランジスタのリセットドレインに相当する上記第3の半導体層を上記第1の半導体層の表面に形成された溝内に埋め込まれるように形成し、上記第3の半導体層が埋め込まれる上記溝の深さが、上記第2の半導体層の上記基板深さ方向の深さよりも深いことを特徴とする固体撮像装置。In a solid-state imaging device having a photoelectric conversion element that converts light into electric charge and a reset transistor for transferring electric charge of the photoelectric conversion element,
A first semiconductor layer formed on a semiconductor substrate;
A second semiconductor layer formed on a surface of the first semiconductor layer;
A third semiconductor layer formed on the surface of the first semiconductor layer;
A transfer electrode layer deposited on the surface of the first semiconductor layer with an oxide film interposed therebetween;
Has,
The photoelectric conversion element is formed by the first and second semiconductor layers, the reset transistor is formed by the first to third semiconductor layers and the transfer electrode layer, and the reset transistor corresponding to a reset drain of the reset transistor is formed. The third semiconductor layer is formed so as to be embedded in a groove formed on the surface of the first semiconductor layer, and the depth of the groove in which the third semiconductor layer is embedded is equal to the depth of the second semiconductor layer. A solid-state imaging device characterized by being deeper than the depth in the substrate depth direction .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5924497A JP3597663B2 (en) | 1997-03-13 | 1997-03-13 | Solid-state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5924497A JP3597663B2 (en) | 1997-03-13 | 1997-03-13 | Solid-state imaging device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10257394A JPH10257394A (en) | 1998-09-25 |
| JP3597663B2 true JP3597663B2 (en) | 2004-12-08 |
Family
ID=13107789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5924497A Expired - Fee Related JP3597663B2 (en) | 1997-03-13 | 1997-03-13 | Solid-state imaging device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3597663B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4282521B2 (en) | 2004-03-26 | 2009-06-24 | 株式会社東芝 | Solid-state imaging device and mobile phone having image processing function |
-
1997
- 1997-03-13 JP JP5924497A patent/JP3597663B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10257394A (en) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8357984B2 (en) | Image sensor with low electrical cross-talk | |
| JP3584196B2 (en) | Light receiving element and photoelectric conversion device having the same | |
| US6908839B2 (en) | Method of producing an imaging device | |
| JP4224036B2 (en) | Image sensor with embedded photodiode region and method of manufacturing the same | |
| JP4739324B2 (en) | Image sensor with embedded photodiode region and method of manufacturing the same | |
| US8669135B2 (en) | System and method for fabricating a 3D image sensor structure | |
| US6211509B1 (en) | Solid-state image sensor | |
| JP3702854B2 (en) | Solid-state image sensor | |
| EP1309007A2 (en) | Active pixel having reduced dark current in a cmos image sensor | |
| US8754458B2 (en) | Semiconductor device, manufacturing method thereof, solid-state imaging device, manufacturing method thereof, and electronic unit | |
| US7663167B2 (en) | Split transfer gate for dark current suppression in an imager pixel | |
| JP6406585B2 (en) | Imaging device | |
| JP2009283649A (en) | Solid-state imaging apparatus, and manufacturing method thereof | |
| JP2003234496A (en) | Solid-state imaging device and method of manufacturing the same | |
| EP1840969B1 (en) | Solid-state imaging apparatus and method for producing the same | |
| JP3779199B2 (en) | Semiconductor device | |
| JP4241527B2 (en) | Photoelectric conversion element | |
| US20060261386A1 (en) | Solid-state imaging device and manufacturing method of the same | |
| US20080182354A1 (en) | Methods of fabricating cmos image sensors | |
| JP3621273B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JP3597663B2 (en) | Solid-state imaging device | |
| CN100435343C (en) | Solid-state imaging device and camera system using the solid-state imaging device | |
| JP2008153566A (en) | Solid-state imaging device and manufacturing method thereof | |
| JP2007134639A (en) | Photoelectric conversion device and imaging device using the same | |
| JP2017183502A (en) | Photo detector and solid-state imaging apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040909 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070917 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |