JP3602503B2 - 信号のオフセット補償を行う回路構成および方法 - Google Patents

Description

【０００１】
本発明は、信号、具体的には、コードレスデジタル通信システムにおける周波数変調の受信信号のオフセットを補償する回路構成、および、このような回路構成を用いて、それぞれの信号に含まれる低周波数または直流オフセット成分を補償することを可能にする、オフセットを補償する方法に関する。
【０００２】
多くのコードレスデジタル通信システム、例えば、ＤＥＣＴ、ＷＤＣＴ、ブルートゥース（Ｂｌｕｅｔｏｏｔｈ）、またはＳＷＡＰ移動式無線規格などの通信システムにおいて、ＦＭ（周波数変調）復調器を使用して、周波数変調の無線周波数信号が受信される。これらのシステムにおいて、ＧＦＳＫ（ガウスの周波数偏移キーイング）変調が、多くの場合、デジタル周波数変調のタイプとして使用される。原則として、このようなＦＭ復調器の出力信号は、時間依存の様態でゆっくりと変化するオフセットによって妨害され、送信器と受信器との間の装置許容差、周波数オフセット、またはドリフトによってもたらされる。このオフセットは、事前に既知でない。
【０００３】
このため、このようなオフセットを補償する回路構成を用いることが受信器において必要とされて、妨害されていない正確な様態で、オフセット補償された受信信号のシンボルが決定かつ評価され得る。この結果、所定の信号／ノイズ比に関して、受信器の性能が最適化され得、ビットエラーレートが減少され得る。
【０００４】
従来のアナログ受信器では、低周波オフセットまたは直流オフセットを補償するためにアナログ回路が排他的に使用されている。これらの公知のアナログ回路は、オフセット信号をおおよそで見積もるためにアナログ低パスフィルタを含む。次いで、全体として高パスフィルタリングに対応するこの見積もりに基づいて、入力信号から低パスフィルタ信号を減算する。
【０００５】
しかし、この排他的にアナログ回路を使用する原則（ａｕｓｓｃｈｌｉｅβｌｉｃｈ ａｎａｌｏｇｅ Ｐｒｉｎｚｉｐ）は、例えば、持続時間が４μｓしかないブルートゥースデジタル通信信号のプリアンブルなどの比較的短い時間間隔がそれぞれ補償またはフィルタリングされる必要がある場合、適切でない。
文献ＷＯ ９７／２７６９５ Ａにおいて、再帰的デジタルフィルタを有する受信器が記載され、このフィルタは、受信信号から位相および周波数オフセットを削除するために使用される。このフィルタは、この目的に関して、時間によって可変であるフィルタ係数を表す。
【０００６】
従って、本発明は、回路構成、および、それに対応して、信号（具体的には、通信信号）のオフセット補償を行い、オフセット補償の有効性を改善する方法とを提供する目的に基づく。
【０００７】
本発明によって、この目的は、請求項１の特徴を有する回路構成と、請求項１１の特徴を有する方法によって達成される。従属項は、本発明の有利かつ好適な実施形態を規定する。
【０００８】
本発明によって、補償されるべき信号は、デジタル形式で存在することが想定される。オフセット補償に関して、アナログフィルタではなく再帰的デジタルフィルタが使用され、その１つ以上のフィルタ係数は、時間依存の様態で調整され得る。
【０００９】
この様態で、異なる補償の位相が実施され得る。具体的には、これにより、デジタル通信信号のタイムスロットまたはバーストのプリアンブルに比較的速いオフセット補償を行わせることが可能であり、逆に、同じタイムスロットまたはバーストの実際のユーザ情報に遅いオフセット補償を行わせることが可能である。本発明の基本を形成する、時間によって異なるフィルタリングと、上記の再帰的デジタルフィルタの多重位相の原則（Ｍｅｈｒｐｈａｓｅｎｐｒｉｎｚｉｐ）とによって、補償の有効性は明確に改善される。具体的には、例えば、ブルートゥース通信信号の短いプリアンブルなどの短い時間間隔が有効に補償され得る。
【００１０】
再帰的デジタルフィルタに関して、特別な実施形態、具体的には、実際の乗算器を使用せずに管理する実施形態が提案され、これにより、有利なコストおよび費用によって実施され得る。再帰的デジタルフィルタの伝達関数Ｈ（ｚ）は、以下の数式に有利に対応し得る。
【００１１】
【数２】

以下の記載において、本発明は、添付の図面を参照して、好適かつ例示的な実施形態によって、より具体的に説明される。
【００１２】
単一の図面において、時間によって可変であるフィルタ特性を有する再帰的デジタルフィルタＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｏｎａｎｃｅ：無限インパルス応答）フィルタが示され、再帰的デジタルフィルタに供給されるデジタル入力信号ｒ［ｋ］＝ｒ（ｋ・Ｔ_ｓ）の低周波数オフセット成分を補償または削除するために使用される。この場合、デジタル入力信号は、対応するデジタル通信システムの受信器において使用されるＦＭ復調器のアナログＰＡＭ（Ｐｕｌｓａｍｐｌｉｔｕｄｅｎｍｏｄｕｌａｔｉｏｎ：パルス振幅変調）出力信号であり、デジタル化、すなわち、サンプリングされて量子化されている。
【００１３】
デジタル入力信号ｒ［ｋ］は、オーバーサンプリングされた形式で存在し得、その結果、以下が有効である。
【００１４】
【数３】

ここで、Ｒはオーバーサンプリングファクターであり、Ｔ_ｓは入力信号ｒ［ｋ］のシンボル持続時間であり、Ｔ_ｂｉｔは受信器から受信されたビットの持続時間である。
【００１５】
ワードの長さがＮ_ｒであり、再帰的デジタルフィルタを用いて実施されるデジタル入力信号のオフセット補償は、ワードの長さがＮ_ｙである高パスフィルタ（ｈｏｃｈｐａβｇｅｆｉｌｔｅｒｔｅｓ）の出力信号ｙ［ｋ］を提供する。
【００１６】
再帰的デジタルフィルタは、基本的には、ビットシフトおよびビット減算セクション１と、ビットシフトおよびビット加算セクション２と、レジスタユニット３とを含む。
【００１７】
ビットシフトおよびビット減算セクション１は、乗算器５および加算器４を含み、この加算器４に、否定符合（ｎｅｇｉｅｒｔｅｍ Ｖｏｒｚｅｉｃｈｅｎ）を有するデジタル中間信号ｘ［ｋ］（ワードの長さＮ_ｘ）が供給される。乗算器５は、デジタル入力信号ｒ［ｋ］のシンボルにファクター２^νを乗算する。整数パラメータ（ｇａｎｚｚａｈｌｉｇｅ Ｐａｒａｍｅｔｅｒ）であるνは、時間依存の様態で、具体的にはコントローラ８によって、変化かつ設定される。中間信号ｘ［ｋ］は、加算器４を使用して乗算器５の出力信号から引算されて、オフセット補償されたデジタル出力信号ｙ［ｋ］が得られる。
【００１８】
ビットシフトおよびビット加算セクション２は、乗算器６および加算器７を含む。この乗算器６は、デジタル中間信号ｘ［ｋ］のシンボルにファクター１−２^−νを乗算する。乗算器６の出力信号は、加算器７を使用して入力信号ｒ［ｋ］に加算され、この加算の結果は、レジスタユニット３に供給される。
【００１９】
Ｒ個のレジスタを含むレジスタユニット３は、伝達関数ｚ^−Ｒを有し、中間信号ｘ［ｋ］として、Ｒ個のシンボルだけ時間遅延された加算器７の出力信号を出力する。以下の記載において、さらにより具体的に説明されるように、レジスタユニット３の個々のレジスタもまた、コントローラ８によって初期化され得る。
【００２０】
図示のデジタルＩＩＲフィルタは、以下の状態式によって説明され得る。
【００２１】
【数４】

デジタルＩＩＲフィルタの対応する伝達関数Ｈ（ｚ）は、以下の通りである。
【００２２】
【数５】

図に示されるように、フィルタ係数は、γ＝１−２^−νによって規定される。
【００２３】
フィルタ係数が上記のように選択されて、実際に乗算器を使用せずにデジタルＩＩＲフィルタを実施することが可能になる。フィルタによって使用される、フィルタ係数または乗算ファクターである２^νまたは１−２^−νはそれぞれ、それぞれの場合において２の累乗として表され得るため、乗算器５および６の関数は、それぞれのフィルタ係数の指数に対応する簡単なビットシフト動作によって実施され得る。
【００２４】
以下の記載において、図示のデジタルフィルタの動作が、所定の時間間隔（すなわち、バーストまたはタイムスロット）に分けられた受信通信信号ｒ［ｋ］によって説明され、オフセット補償は、多くの連続位相において続行される。
【００２５】
第１に、フィルタ係数パラメータνは、受信バーストの始めにおいて、コントローラ８によって比較的小さい値に設定され、内部ＲｘＮ_ｘ−レジスタユニット３は、値ゼロによって初期化される。その後、デジタル受信信号ｒ［ｋ］のオフセット補償が、これらの設定に基づいて実行される。パラメータνの値が比較的小さいため、補償が「速く」行われる。その結果、この位相は、具体的には、受信信号ｒ［ｋ］のプリアンブルのオフセット補償に関して適切であり、この受信信号ｒ［ｋ］は、原則として、情報伝達、同期化、およびアクセス情報を含む。
【００２６】
その後、バーストの実際のユーザデータに関して、「遅い」オフセット補償が実行される。このために、パラメータνおよびレジスタユニット３は、再初期化される。この再初期化のために、デジタル受信信号ｒ［ｋ］はまず、特定の時間間隔にわたって集積され、この時間間隔の長さは、受信信号ｒ［ｋ］内に含まれるオフセットのおおよその見積もりが可能である様態で選択される。時間間隔は、長さＬ・Ｔ_ｂｉｔ、すなわち、受信信号ｒ［ｋ］のＬ・Ｒサンプルまたはシンボルに対応する。次いで、集積の結果は、シンボルの数Ｌ・Ｒによって除算されて、この様態で相加平均（ａｒｉｔｈｍｅｔｉｓｃｈｅｎ Ｍｉｔｔｅｌｗｅｒｔ）ｒ_０が決定される。時間間隔の長さとして、例えば、Ｌ・Ｒ＝５２が使用され得る。このように計算された平均ｒ_０に依存して、レジスタユニット３のワードの長さがＮ_ｘであるＲ個の個々のレジスタは、「遅い」オフセット補償に関して、値２^ν・ｒ_０によって初期化され、パラメータνは、バーストの始めより高い値に設定される。その後、デジタル受信信号ｒ［ｋ］の「遅い」オフセット補償またはフィルタリングは、対応するバーストの最後まで、これらの新しい設定に基づいて実行される。
【００２７】
従って、２つの異なる初期化の位相が、バーストの間に実行される。再帰的デジタルフィルタの第１の初期化には、事前の情報は使用されないが、第２の初期化には、プリアンブル領域の最後に受信される信号パターンが使用される。これらは、例えば、同期化ワードなどの最後に伝達される信号パターンであり得る。２つの異なるフィルタまたはオフセット補償の位相が、これらの異なる初期化に基づいて実行される。「速い」第１のフィルタリングカバーは、具体的には、プリアンブルにおいて伝達されるアクセス情報を含み、「遅い」第２のフィルタリングは、それぞれのバーストの実際のユーザ情報に関して実行される。
【図面の簡単な説明】
【図１】デジタルＩＩＲフィルタを説明する概略図である。

Claims (10)

1. 信号のオフセット補償を行う回路であって、該回路は、補償されるべきデジタル入力信号（ｒ）が供給される再帰的デジタルフィルタの形式で構成され、該再帰的デジタルフィルタの少なくとも１つのフィルタ係数（γ、ν）は、時間によって可変であり、
   該再帰的デジタルフィルタが、第１の乗算デバイス（５）および減算デバイス（４）を含み、該第１の乗算デバイス（５）が、該補償されるべきデジタル入力信号（ｒ）のシンボルに時間によって可変である第１のフィルタ係数を乗算し、該減算デバイス（４）が、該第１の乗算デバイス（５）のデジタル出力信号のシンボルからデジタル中間信号（ｘ）のシンボルを減算して、それにより、オフセット補償されたデジタル出力信号（ｙ）のシンボルを得ることを特徴とし、
   該再帰的デジタルフィルタが、第２の乗算デバイス（６）および加算デバイス（７）を含み、該第２の乗算デバイス（６）が、該デジタル中間信号（ｘ）のシンボルに時間によって可変である第２のフィルタ係数を乗算し、該加算デバイス（７）が、該第２の乗算デバイス（６）の該デジタル出力信号のシンボルに該デジタル入力信号（ｒ）のシンボルを加算することを特徴とし、該再帰的デジタルフィルタが、該加算デバイス（７）の該デジタル出力信号のシンボルを受信し、かつ、該デジタル中間信号（ｘ）のシンボルを出力するレジスタデバイス（３）を含むことを特徴とする、信号のオフセット補償を行う回路。
2. 前記第１および第２のフィルタ係数が、２の累乗で表され得る態様で選択されることを特徴とし、
   前記第１および第２の乗算デバイス（５、６）が、該第１および第２のフィルタ係数の指数をそれぞれ表す２の累乗に対応するビット位置の数だけ、それぞれの入力シンボルの値をシフトさせるビットシフトデバイスの形式で実現されることを特徴とする、請求項１に記載の回路。
3. 前記レジスタデバイス（３）が伝達関数Ｚ^−Ｒによって構成され、Ｒが、前記補償されるべきデジタル入力信号（ｒ）に対するオーバーサンプリング率を示すことを特徴とする、請求項１または２に記載の回路。
4. 前記第１の乗算デバイス（５）の前記第１のフィルタ係数が値２^νに対応し、前記第２の乗算デバイス（６）の前記第２のフィルタ係数が値１−２^−νに対応し、νが時間によって可変である整数パラメータを示すことを特徴とする、請求項１〜３のいずれかに記載の回路。
5. 前記再帰的デジタルフィルタが、
   

   

   によって表される伝達関数によって構成され、Ｒが、前記補償されるべきデジタル入力信号（ｒ）に対するオーバーサンプリング率に対応し、γが、前記時間によって可変であるフィルタ係数に対応することを特徴とする、請求項１〜４のいずれかに記載の回路。
6. 等式γ＝１−２^−νが成立することを特徴とする、請求項４または５に記載の回路。
7. 制御手段（８）が提供されることにより、前記再帰的デジタルフィルタの前記少なくとも１つの可変フィルタ係数（γ、ν）が、前記入力信号（ｒ）に時間に依存して設定されることを特徴とする、請求項１〜６のいずれかに記載の回路。
8. 前記デジタル入力信号（ｒ）が、所定の時間間隔に分けられることを特徴とし、前記制御手段（８）が、各時間間隔の始めにおいて前記パラメータνを第１の値に設定し、かつ、前記レジスタデバイス（３）のレジスタをゼロに初期化して、それにより、対応する時間間隔の第１の位相の間に、これらの設定に基づいて前記オフセット補償を実行するような態様で構成されることを特徴とし、該制御手段（８）が、該第１の位相が完了した後、該パラメータνをこのパラメータνの該第１の値より高い第２の値に設定し、該入力信号（ｒ）の特定の数のシンボルにわたって平均ｒ_０を形成し、該レジスタデバイス（３）の該レジスタを値２^ν・ｒ_０に初期化して、それにより、対応する時間間隔の第２の位相の間に、これらの設定に基づいて該オフセット補償を実行するような態様で構成されることを特徴とする、請求項４または６または７のいずれかに記載の回路。
9. 前記デジタル入力信号（ｒ）が通信信号であることを特徴とし、
   各時間間隔の前記第１および第２の位相の時間の長さが、それぞれの時間間隔に含まれるプリアンブル情報が該第１の位相によってオフセット補償され、それぞれの時間間隔に含まれる該通信信号のユーザ情報が該第２の位相によってオフセット補償される態様で選択されることを特徴とする、請求項８に記載の回路。
10. ブルートゥース通信システムのデジタル受信器であって、
    請求項１〜９のいずれかに記載の回路を含むデジタル受信器。

Images