Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3603240B2 - Capacitor device and method of manufacturing the same - Google Patents
[go: Go Back, main page]

JP3603240B2 - Capacitor device and method of manufacturing the same - Google Patents

Capacitor device and method of manufacturing the same Download PDF

Info

Publication number
JP3603240B2
JP3603240B2 JP00184797A JP184797A JP3603240B2 JP 3603240 B2 JP3603240 B2 JP 3603240B2 JP 00184797 A JP00184797 A JP 00184797A JP 184797 A JP184797 A JP 184797A JP 3603240 B2 JP3603240 B2 JP 3603240B2
Authority
JP
Japan
Prior art keywords
silicon nitride
film
nitride film
capacitor
lower electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP00184797A
Other languages
Japanese (ja)
Other versions
JPH10200070A (en
Inventor
聡 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP00184797A priority Critical patent/JP3603240B2/en
Publication of JPH10200070A publication Critical patent/JPH10200070A/en
Application granted granted Critical
Publication of JP3603240B2 publication Critical patent/JP3603240B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、誘電体膜としてシリコン窒化膜を用いたキャパシタ装置及びその製造方法の改良に関する。
【0002】
一般に、キャパシタは、メモリやマイクロ波デバイスを構成するには不可欠の回路素子であり、特に、誘電体膜としてシリコン窒化膜を用いたキャパシタは、半導体回路に於いて、広く実用化されている。
【0003】
この種のキャパシタへの要求事項としては、先ず、素子面積を小さくする為に誘電体の誘電率が高いこと、高電圧印加に対して絶縁破壊耐圧が高く信頼性が高いこと、しかも、これらの特性の均一性や再現性が良好であること等が挙げられる。
【0004】
前記要求を満たす為、誘電体の材料、及び、誘電体膜の構造をどのようにするかが問題であり、本発明は、この要求に応える一手段を提供する。
【0005】
【従来の技術】
従来のキャパシタ装置に於いては、誘電体として、堆積及び加工が容易であって、誘電率が高い部類に属するシリコン窒化膜を用いることが多い。
【0006】
シリコン窒化膜を用いた場合のキャパシタに於ける絶縁破壊のモードは、シリコン窒化膜のピン・ホールを介する上下電極間の絶縁破壊が殆どであり、また、シリコン窒化膜に於けるストレスが大きい場合、熱サイクル、即ち、温度上昇及び下降の繰り返しに依る歪みで信頼性が低下する旨の問題を生ずることが判っている。
【0007】
ところで、シリコン窒化膜に於けるピン・ホールを低減させる為に高密度化した場合、元素結合が強くなり、膜ストレスが増加し、逆に、膜ストレスを弱くした場合、ピン・ホールが増加するという、二律背反的要素を含んでいる。
【0008】
これを解消する技術として、シリコン窒化膜をシリコン酸化膜で挟み込んだ複合膜をキャパシタの誘電体膜とすることが試みられ、この場合、ピン・ホールに依る絶縁破壊が問題となる上下電極に接する部分をピン・ホールの発生が少ないシリコン酸化膜としている。
【0009】
然しながら、シリコン酸化膜は、シリコン窒化膜に比較し、誘電率が1/2である為、容量の低下は避けられず、しかも、連続処理する為には、堆積装置を変えなければならない。
【0010】
【発明が解決しようとする課題】
前記したように、キャパシタの誘電体膜として、シリコン窒化膜のみを用いる場合、ピン・ホールの生成、及び、膜ストレスの生成なる相反する性質に起因する問題を解消する必要があり、また、シリコン窒化膜とシリコン酸化膜との複合膜を用いる場合、キャパシタ容量の低下、製造工程処理の複雑化などの問題を解消しなければならない。
【0011】
本発明は、高誘電率のシリコン窒化膜を用いて大きな容量を維持しながら、しかも、絶縁破壊に対して高い耐性を備えたキャパシタ装置を実現できるようにする。
【0012】
【課題を解決するための手段】
本発明では、誘電体膜としてシリコン窒化膜を利用するのであるが、性質を異にするシリコン窒化膜を多層膜にして使用することが基本になっている。
【0013】
図1は本発明の原理を説明する為のキャパシタ装置を表す要部切断側面図である。
【0014】
図に於いて、(A)はキャパシタの積層構造全体を表す要部切断側面、(B)は誘電体膜を拡大して表す要部切断側面、1は層間絶縁膜、2は下部電極、3はキャパシタ誘電体膜、3Aは高密度シリコン窒化膜、3Bは低ストレス・シリコン窒化膜、3Cは高密度シリコン窒化膜、4は保護絶縁膜、5は上部電極をそれぞれ示している。
【0015】
図から明らかな通り、このキャパシタ装置では、キャパシタ誘電体膜3が高密度シリコン窒化膜3A、低ストレス・シリコン窒化膜3B、高密度シリコン窒化膜3Cの三層構造からなっている。
【0016】
シリコン窒化膜3Aと3Cは、ストレスは大きいが、ピン・ホールが少なく、そして、シリコン窒化膜3Bは、ストレスは小さいが、ピン・ホールが多い旨の性質をもっている。
【0017】
前記したところから、本発明に依るキャパシタ装置及びその製造方法に於いては、
(1)シリコン窒化膜で構成されたキャパシタ誘電体膜(例えばキャパシタ誘電体膜3)に於ける上下各電極(例えば下部電極2及び上部電極5)に接する部分(例えば高密度シリコン窒化膜3A並びに3C)が接しない部分(例えば低ストレス・シリコン窒化膜3B)に比較して高密度になっていることを特徴とするか、又は、
【0018】
(2)前記(1)に於いて、シリコン窒化膜で構成されたキャパシタ誘電体膜に於ける上下各電極に接しない部分が接する部分に比較して低ストレスになっていることを特徴とするか、又は、
【0019】
(3)前記(1)に於いて、シリコン窒化膜で構成されたキャパシタ誘電体膜が高密度シリコン窒化膜と低ストレス・シリコン窒化膜との多層積層体からなり、且つ、少なくとも上下各電極に接する部分は高密度シリコン窒化膜になっていることを特徴とするか、又は、
【0020】
(4)前記(1)に於いて、上下各電極に挟まれたシリコン窒化膜で構成されたキャパシタ誘電体膜に於ける密度及びストレスが上下各電極側から中央に向かうにつれて低下すること(例えばグラジュアル構造)を特徴とするか、又は、
【0021】
(5)プラズマCVD法を適用してシリコン窒化膜で構成されたキャパシタ誘電体膜を形成するに際し、キャパシタ誘電体膜に於ける電極に接する部分を低圧且つ低デポジション・レートの条件で形成する工程と、キャパシタ誘電体膜に於ける電極に接しない部分を高圧且つ高デポジション・レートの条件で形成する工程とが含まれてなることを特徴とする。
【0022】
前記手段を採ることに依り、キャパシタに於いて、ピン・ホールに依る絶縁破壊が問題となる上下電極に接する誘電体膜としては、高密度のシリコン窒化膜を用いているので絶縁破壊に至ることは少ない。
【0023】
また、上下電極に接するシリコン窒化膜以外は、低ストレスのシリコン窒化膜であるから、膜ストレスに起因する信頼性の劣化も起こり難く、そして、膜の性質は異なっていても誘電率は変わりないので、容量の面では何らの問題も起こらず、しかも、それ等のシリコン窒化膜は通常の堆積装置を用い、連続して堆積処理することができる。
【0024】
このように、本発明で用いる誘電体膜は、シリコン窒化膜に依る複合膜と考えて良く、容量特性を損なうことなく、信頼性が高いキャパシタ装置を実現することができる。
【0025】
【発明の実施の形態】
図2は本発明に於ける実施の形態1を説明する為の工程要所に於けるキャパシタ装置を表す要部切断側面図であり、以下、図を参照しつつ説明する。
【0026】
図2(A)参照
(A)−1
スパッタリング法を適用することに依り、下地であるポリイミド層間絶縁膜11上に厚さ例えば0.1〔μm〕程度のAu/Ti系複合金属からなる下地メタル膜12Aを形成する。
【0027】
下地メタル膜12Aは、鍍金の為の種メタルになると共にポリイミド層間絶縁膜11と鍍金膜との密着性を向上させる働きをする。
【0028】
(A)−2
リソグラフィ技術に於けるレジスト・プロセスを適用することに依り、鍍金膜形成予定部分に開口をもつレジスト膜を形成する。
【0029】
(A)−3
鍍金液中に浸漬して、ウエハに電流を流すことに依って、前記開口中にのみ厚さ1〔μm〕程度のAu鍍金膜12Bを形成する。
【0030】
(A)−4
レジスト剥離液中に浸漬し、レジスト膜を剥離・除去してから、ミリング法を適用することに依り、Au鍍金膜12Bをマスクとして下地メタル膜12Aを除去し、Au鍍金膜12Bと下地メタル膜12Aからなる下部電極12を完成する。
【0031】
図2(B)参照
(B)−1
プラズマCVD(plasma chemical vapour deposition)法を適用することに依り、下部電極12に接する第一層目のシリコン窒化膜13Aを形成する。
【0032】
このシリコン窒化膜13Aは、ピン・ホールが少ない高密度の被膜にしなければならないので、例えば0.2〔Torr〕の低圧下で、入力電流を例えば0.5〔A〕とする小さい堆積レートの各条件下で堆積させた。
【0033】
(B)−2
引き続き、プラズマCVD法を適用してシリコン窒化膜13Bを形成するのであるが、この場合、シリコン窒化膜13Bは、ピン・ホールが多くても低ストレスの被膜にしなければならないので、成長の条件を変更し、例えば0.6〔Torr〕の高圧下で、入力電流を例えば1.5〔A〕とする大きい堆積レートの各条件下で堆積させた。
【0034】
(B)−3
引き続き、プラズマCVD法を適用することに依り、最上層のシリコン窒化膜13Cを形成する。この場合、堆積の条件は、シリコン窒化膜13Aを成長させた条件と全く同じで良い。
【0035】
以上の膜堆積は、同一堆積装置のチャンバ内で連続した処理で実行され、シリコン窒化膜13A及び13Cとシリコン窒化膜13Bとでは、同じシリコン窒化膜ではあるが、その密度は5乃至10〔%〕程度の相対差となっている。
【0036】
前記相対差以下では、膜の性質の違いが少なくて、本発明が狙いとする効果は得られ難く、また、前記相対差を越えた場合には、堆積装置のコンディション上の制限を受けて、良質のシリコン窒化膜を得ることが困難になる。
【0037】
また、キャパシタの信頼性劣化を抑制する為には、電極に接していないシリコン窒化膜13Bに於ける膜ストレスは、5×10〔ダイン/cm〕未満
の圧縮応力であることが望ましい。
【0038】
図2(C)参照
(C)−1
スピン・コート法、熱硬化法、リソグラフィ技術に於けるレジスト・プロセスなどを適用することに依り、膜厚が例えば1.0〔μm〕であって、シリコン窒化膜13C上に開口を持ったポリイミド膜14を形成する。
【0039】
(C)−2
下部電極12を形成した技法と同じ技法を適用することに依って、下地メタル膜15A及びAu鍍金膜15Bからなる上部電極15を形成する。
【0040】
本発明に於いては、前記実施の形態に限られることなく、他に多くの改変を実現することができる。
【0041】
例えば、前記実施の形態では、シリコン窒化膜が三層構造になっているものについて説明したが、これは、電極に接する高密度のシリコン窒化膜及び接しない低ストレスのシリコン窒化膜で構成してあれば良いので、必要に応じ、更なる多層構造にしたり、或いは、グラジュアル構造にすることができる。
【0042】
【発明の効果】
本発明に依るキャパシタ装置及びその製造方法に於いては、キャパシタ誘電体膜に於ける上下各電極に接する部分が接しない部分に比較して高密度であるシリコン窒化膜で構成されている。
【0043】
前記構成を採ることに依り、キャパシタに於いて、ピン・ホールに依る絶縁破壊が問題となる上下電極に接する誘電体膜としては、高密度のシリコン窒化膜を用いているので絶縁破壊に至ることは少ない。
【0044】
また、上下電極に接するシリコン窒化膜以外は、低ストレスのシリコン窒化膜であるから、膜ストレスに起因する信頼性の劣化も起こり難く、そして、膜の性質は異なっていても誘電率は変わりないので、容量の面では何らの問題も起こらず、しかも、それ等のシリコン窒化膜は通常の堆積装置を用い、連続して堆積処理することができる。
【0045】
このように、本発明で用いる誘電体膜は、シリコン窒化膜に依る複合膜と考えて良く、容量特性を損なうことなく、信頼性が高いキャパシタ装置を実現することができる。
【図面の簡単な説明】
【図1】本発明の原理を説明する為のキャパシタ装置を表す要部切断側面図である。
【図2】本発明に於ける実施の形態1を説明する為の工程要所に於けるキャパシタ装置を表す要部切断側面図である。
【符号の説明】
1 層間絶縁膜
2 下部電極
3 キャパシタ誘電体膜
3A 高密度シリコン窒化膜
3B 低ストレス・シリコン窒化膜
3C 高密度シリコン窒化膜
4 保護絶縁膜
5 上部電極
11 ポリイミド層間絶縁膜
12 下部電極
12A 下地メタル膜
12B Au鍍金膜
13 シリコン窒化膜(キャパシタ誘電体膜)
13A 高密度シリコン窒化膜
13B 低ストレス・シリコン窒化膜
13C 高密度シリコン窒化膜
14 ポリイミド膜
15 上部電極
15A 下地メタル膜
15B Au鍍金膜
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an improvement in a capacitor device using a silicon nitride film as a dielectric film and a method of manufacturing the same.
[0002]
Generally, a capacitor is an indispensable circuit element for configuring a memory or a microwave device. In particular, a capacitor using a silicon nitride film as a dielectric film has been widely put to practical use in semiconductor circuits.
[0003]
The requirements for this type of capacitor are that the dielectric constant of the dielectric is high in order to reduce the element area, that the dielectric breakdown voltage is high and the reliability is high when a high voltage is applied. Good uniformity and reproducibility of the characteristics are mentioned.
[0004]
In order to satisfy the above requirements, there is a problem in how to make a dielectric material and a structure of a dielectric film, and the present invention provides one means for responding to this requirement.
[0005]
[Prior art]
In a conventional capacitor device, a silicon nitride film which is easy to deposit and process and belongs to a class having a high dielectric constant is often used as a dielectric.
[0006]
The mode of dielectric breakdown in a capacitor when a silicon nitride film is used is that dielectric breakdown between upper and lower electrodes via pin holes of the silicon nitride film is almost the same, and stress in the silicon nitride film is large. It has been found that a problem arises in that the reliability is degraded due to thermal cycling, that is, distortion due to repeated temperature rise and fall.
[0007]
By the way, when the density is increased in order to reduce the pin holes in the silicon nitride film, the elemental bond becomes stronger and the film stress increases, and conversely, when the film stress is reduced, the pin holes increase. That is, it contains a reciprocal element.
[0008]
As a technique to solve this, a composite film in which a silicon nitride film is sandwiched between silicon oxide films is used as a dielectric film of a capacitor. In this case, contact is made between upper and lower electrodes where dielectric breakdown due to pinholes becomes a problem. The portion is made of a silicon oxide film with few pin holes.
[0009]
However, since the silicon oxide film has a dielectric constant 1/2 that of the silicon nitride film, a reduction in capacity is inevitable, and the deposition apparatus must be changed for continuous processing.
[0010]
[Problems to be solved by the invention]
As described above, when only the silicon nitride film is used as the dielectric film of the capacitor, it is necessary to eliminate the problems caused by the generation of pinholes and film stress, which are mutually contradictory properties. When a composite film of a nitride film and a silicon oxide film is used, problems such as a decrease in the capacitance of the capacitor and a complicated manufacturing process must be solved.
[0011]
The present invention makes it possible to realize a capacitor device that uses a silicon nitride film having a high dielectric constant to maintain a large capacitance and has high resistance to dielectric breakdown.
[0012]
[Means for Solving the Problems]
In the present invention, a silicon nitride film is used as a dielectric film, and it is basically based on using a silicon nitride film having different properties as a multilayer film.
[0013]
FIG. 1 is a cutaway side view showing a main part of a capacitor device for explaining the principle of the present invention.
[0014]
In the figure, (A) is a cut-away side view of the main part showing the entire laminated structure of the capacitor, (B) is a cut-away side view of the main part showing an enlarged dielectric film, 1 is an interlayer insulating film, 2 is a lower electrode, 3 Denotes a capacitor dielectric film, 3A denotes a high density silicon nitride film, 3B denotes a low stress silicon nitride film, 3C denotes a high density silicon nitride film, 4 denotes a protective insulating film, and 5 denotes an upper electrode.
[0015]
As is apparent from the figure, in this capacitor device, the capacitor dielectric film 3 has a three-layer structure of a high-density silicon nitride film 3A, a low-stress silicon nitride film 3B, and a high-density silicon nitride film 3C.
[0016]
The silicon nitride films 3A and 3C have a large stress but few pin holes, and the silicon nitride film 3B has a small stress but many pin holes.
[0017]
From the foregoing, in the capacitor device and the method of manufacturing the same according to the present invention,
(1) A portion (for example, a high-density silicon nitride film 3A and a portion in contact with upper and lower electrodes (for example, lower electrode 2 and upper electrode 5) in a capacitor dielectric film (for example, capacitor dielectric film 3) composed of a silicon nitride film 3C) is characterized by having a higher density than a portion not contacting (for example, low stress silicon nitride film 3B), or
[0018]
(2) In the above (1), a portion of the capacitor dielectric film composed of a silicon nitride film, which is not in contact with the upper and lower electrodes, has a lower stress than a portion in contact with the upper and lower electrodes. Or
[0019]
(3) In the above (1), the capacitor dielectric film composed of a silicon nitride film is composed of a multilayer laminate of a high-density silicon nitride film and a low-stress silicon nitride film, and at least the upper and lower electrodes are The contacting part is characterized by being a high density silicon nitride film, or
[0020]
(4) In the above (1), the density and stress in the capacitor dielectric film composed of the silicon nitride film sandwiched between the upper and lower electrodes decrease from the upper and lower electrodes toward the center (for example, (Gradient structure), or
[0021]
(5) When a capacitor dielectric film made of a silicon nitride film is formed by applying a plasma CVD method, a portion of the capacitor dielectric film that is in contact with an electrode is formed under conditions of low pressure and low deposition rate. And a step of forming a portion of the capacitor dielectric film that is not in contact with the electrode under conditions of high pressure and high deposition rate.
[0022]
By adopting the above-mentioned means, in the capacitor, the dielectric breakdown in contact with the upper and lower electrodes in which the dielectric breakdown due to the pinhole becomes a problem, the dielectric breakdown is caused because the high density silicon nitride film is used. Is less.
[0023]
In addition, since the silicon nitride film other than the silicon nitride film in contact with the upper and lower electrodes is a low-stress silicon nitride film, deterioration in reliability due to the film stress hardly occurs, and the dielectric constant does not change even if the film properties are different. Therefore, there is no problem in terms of capacity, and furthermore, such silicon nitride films can be continuously deposited using a normal deposition apparatus.
[0024]
As described above, the dielectric film used in the present invention may be considered as a composite film based on the silicon nitride film, and a highly reliable capacitor device can be realized without deteriorating the capacitance characteristics.
[0025]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 2 is a cutaway side view of a main part showing a capacitor device in a process step for explaining the first embodiment of the present invention, which will be described below with reference to the drawings.
[0026]
See FIG. 2 (A) (A) -1
By applying the sputtering method, a base metal film 12A made of an Au / Ti-based composite metal having a thickness of, for example, about 0.1 [μm] is formed on the polyimide interlayer insulating film 11 as a base.
[0027]
The base metal film 12A serves as a seed metal for plating and functions to improve the adhesion between the polyimide interlayer insulating film 11 and the plated film.
[0028]
(A) -2
A resist film having an opening at a portion where a plating film is to be formed is formed by applying a resist process in lithography technology.
[0029]
(A) -3
An Au plating film 12B having a thickness of about 1 [μm] is formed only in the opening by immersing the substrate in a plating solution and supplying a current to the wafer.
[0030]
(A) -4
After being immersed in a resist stripping solution to strip and remove the resist film, the milling method is used to remove the base metal film 12A using the Au plating film 12B as a mask, and the Au plating film 12B and the base metal film are removed. The lower electrode 12 made of 12A is completed.
[0031]
See FIG. 2 (B) (B) -1
By applying a plasma CVD (plasma chemical vapor deposition) method, a first silicon nitride film 13A in contact with the lower electrode 12 is formed.
[0032]
Since the silicon nitride film 13A must be a high-density film having few pin holes, it has a low deposition rate of, for example, 0.5 [A] under a low pressure of 0.2 [Torr]. Deposited under each condition.
[0033]
(B) -2
Subsequently, the silicon nitride film 13B is formed by applying the plasma CVD method. In this case, the silicon nitride film 13B must be a low-stress film even if there are many pin holes. In this case, the deposition was performed under a high deposition rate of, for example, 1.5 [A] under a high pressure of, for example, 0.6 [Torr] and at a large deposition rate with an input current of, eg, 1.5 [A].
[0034]
(B) -3
Subsequently, the uppermost silicon nitride film 13C is formed by applying the plasma CVD method. In this case, the deposition conditions may be exactly the same as the conditions under which the silicon nitride film 13A was grown.
[0035]
The above film deposition is performed by continuous processing in the chamber of the same deposition apparatus. Although the silicon nitride films 13A and 13C and the silicon nitride film 13B are the same silicon nitride film, the density is 5 to 10%. ] Relative difference.
[0036]
Below the relative difference, the difference in the properties of the film is small, and the effects aimed at by the present invention are hardly obtained.If the relative difference is exceeded, the condition of the deposition apparatus is limited, It becomes difficult to obtain a good quality silicon nitride film.
[0037]
In order to suppress the deterioration of the reliability of the capacitor, the film stress in the silicon nitride film 13B not in contact with the electrode is desirably a compressive stress of less than 5 × 10 8 [dynes / cm 2 ].
[0038]
See FIG. 2 (C) (C) -1
A polyimide having a thickness of, for example, 1.0 [μm] and having an opening on the silicon nitride film 13C by applying a spin coating method, a thermosetting method, a resist process in a lithography technique, or the like. The film 14 is formed.
[0039]
(C) -2
By applying the same technique as that for forming the lower electrode 12, the upper electrode 15 composed of the base metal film 15A and the Au plating film 15B is formed.
[0040]
In the present invention, many other modifications can be realized without being limited to the above embodiment.
[0041]
For example, in the above-described embodiment, the silicon nitride film has a three-layer structure, but this is composed of a high-density silicon nitride film in contact with the electrode and a low-stress silicon nitride film not in contact with the electrode. If necessary, a further multilayer structure or a gradual structure can be used as necessary.
[0042]
【The invention's effect】
In the capacitor device and the method of manufacturing the same according to the present invention, the portion of the capacitor dielectric film that contacts the upper and lower electrodes is formed of a silicon nitride film having a higher density than the non-contact portions.
[0043]
By adopting the above configuration, in the capacitor, the dielectric breakdown in contact with the upper and lower electrodes, in which the dielectric breakdown due to the pinhole becomes a problem, uses a high-density silicon nitride film. Is less.
[0044]
In addition, since the silicon nitride film other than the silicon nitride film in contact with the upper and lower electrodes is a low-stress silicon nitride film, deterioration in reliability due to the film stress hardly occurs, and the dielectric constant does not change even if the film properties are different. Therefore, there is no problem in terms of capacity, and furthermore, such silicon nitride films can be continuously deposited using a normal deposition apparatus.
[0045]
As described above, the dielectric film used in the present invention may be considered as a composite film based on the silicon nitride film, and a highly reliable capacitor device can be realized without deteriorating the capacitance characteristics.
[Brief description of the drawings]
FIG. 1 is a cutaway side view of a main part showing a capacitor device for explaining the principle of the present invention.
FIG. 2 is a fragmentary side view showing a capacitor device in a process key point for explaining the first embodiment of the present invention;
[Explanation of symbols]
REFERENCE SIGNS LIST 1 interlayer insulating film 2 lower electrode 3 capacitor dielectric film 3A high-density silicon nitride film 3B low-stress silicon nitride film 3C high-density silicon nitride film 4 protective insulating film 5 upper electrode 11 polyimide interlayer insulating film 12 lower electrode 12A base metal film 12B Au plated film 13 Silicon nitride film (capacitor dielectric film)
13A High density silicon nitride film 13B Low stress silicon nitride film 13C High density silicon nitride film 14 Polyimide film 15 Upper electrode 15A Base metal film 15B Au plating film

Claims (5)

シリコン窒化膜で構成されたキャパシタ誘電体膜に於ける上下各電極に接する部分が接しない部分に比較して高密度になっていること
を特徴とするキャパシタ装置。
A capacitor device characterized in that a portion of a capacitor dielectric film made of a silicon nitride film that contacts the upper and lower electrodes has a higher density than a portion that does not contact the upper and lower electrodes.
シリコン窒化膜で構成されたキャパシタ誘電体膜に於ける上下各電極に接しない部分が接する部分に比較して低ストレスになっていること
を特徴とする請求項1記載のキャパシタ装置。
2. The capacitor device according to claim 1, wherein a portion of the capacitor dielectric film formed of a silicon nitride film, which is not in contact with the upper and lower electrodes, has a lower stress than a portion in contact with the upper and lower electrodes.
シリコン窒化膜で構成されたキャパシタ誘電体膜が高密度シリコン窒化膜と低ストレス・シリコン窒化膜との多層積層体からなり、且つ、少なくとも上下各電極に接する部分は高密度シリコン窒化膜になっていること
を特徴とする請求項1記載のキャパシタ装置。
The capacitor dielectric film composed of a silicon nitride film is composed of a multilayer laminate of a high-density silicon nitride film and a low-stress silicon nitride film, and at least a portion in contact with the upper and lower electrodes is a high-density silicon nitride film. The capacitor device according to claim 1, wherein
上下各電極に挟まれたシリコン窒化膜で構成されたキャパシタ誘電体膜に於ける密度及びストレスが上下各電極側から中央に向かうにつれて低下すること
を特徴とする請求項1記載のキャパシタ装置。
2. The capacitor device according to claim 1, wherein the density and stress in the capacitor dielectric film composed of the silicon nitride film sandwiched between the upper and lower electrodes decrease from the upper and lower electrodes toward the center.
プラズマCVD法を適用してシリコン窒化膜で構成されたキャパシタ誘電体膜を形成するに際し、
キャパシタ誘電体膜に於ける電極に接する部分を低圧且つ低デポジション・レートの条件で形成する工程と、
キャパシタ誘電体膜に於ける電極に接しない部分を高圧且つ高デポジション・レートの条件で形成する工程と
が含まれてなることを特徴とするキャパシタ装置の製造方法。
In forming a capacitor dielectric film composed of a silicon nitride film by applying a plasma CVD method,
Forming a portion in contact with the electrode in the capacitor dielectric film under conditions of low pressure and low deposition rate;
Forming a portion of the capacitor dielectric film that is not in contact with the electrode under conditions of high pressure and high deposition rate.
JP00184797A 1997-01-09 1997-01-09 Capacitor device and method of manufacturing the same Expired - Lifetime JP3603240B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00184797A JP3603240B2 (en) 1997-01-09 1997-01-09 Capacitor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00184797A JP3603240B2 (en) 1997-01-09 1997-01-09 Capacitor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH10200070A JPH10200070A (en) 1998-07-31
JP3603240B2 true JP3603240B2 (en) 2004-12-22

Family

ID=11512952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00184797A Expired - Lifetime JP3603240B2 (en) 1997-01-09 1997-01-09 Capacitor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3603240B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5499811B2 (en) * 2010-03-19 2014-05-21 富士通株式会社 Capacitor and semiconductor device
JP6988688B2 (en) 2018-05-21 2022-01-05 株式会社デンソー Semiconductor device

Also Published As

Publication number Publication date
JPH10200070A (en) 1998-07-31

Similar Documents

Publication Publication Date Title
US5736448A (en) Fabrication method for thin film capacitors
US5774326A (en) Multilayer capacitors using amorphous hydrogenated carbon
US3969197A (en) Method for fabricating a thin film capacitor
US5450263A (en) Thin film inductors, inductor network and integration with other passive and active devices
US5254493A (en) Method of fabricating integrated resistors in high density substrates
US5120572A (en) Method of fabricating electrical components in high density substrates
US4458295A (en) Lumped passive components and method of manufacture
US20090244809A1 (en) Thin-film device and method of manufacturing same
JPS58200566A (en) Method of producing semiconductor device
JPH10150274A (en) Method and structure for integrating passive components on a flexible membrane layer
KR19980079868A (en) Method for manufacturing thin film tantalum oxide capacitor and product manufactured thereby
US8199456B2 (en) Capacitor and manufacturing method thereof
JP3603240B2 (en) Capacitor device and method of manufacturing the same
US5220482A (en) Thin film capacitor
CN1992108B (en) Thin-film device and method of manufacturing same
US7268038B2 (en) Method for fabricating a MIM capacitor having increased capacitance density and related structure
US3487522A (en) Multilayered thin-film intermediates employing parting layers to permit selective,sequential etching
US7608881B2 (en) Thin-film device and method of manufacturing same
WO2008121511A1 (en) Method and structure for reducing cracks in a dielectric layer in contact with metal
JPH0666218B2 (en) Multilayer thin film capacitor and manufacturing method thereof
JPH03263833A (en) Taper etching method
JPH04116821A (en) Manufacture of semiconductor device
JP2001332441A (en) Single-plate capacitor
HK40110451A (en) Combined mos/mis capacitor assembly
JPS62281356A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040916

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071008

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101008

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101008

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111008

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111008

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121008

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121008

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 9

EXPY Cancellation because of completion of term