JP3603789B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP3603789B2 JP3603789B2 JP2000392297A JP2000392297A JP3603789B2 JP 3603789 B2 JP3603789 B2 JP 3603789B2 JP 2000392297 A JP2000392297 A JP 2000392297A JP 2000392297 A JP2000392297 A JP 2000392297A JP 3603789 B2 JP3603789 B2 JP 3603789B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- etching
- resistance
- pattern
- dielectric thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Volume Flow (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置に関する。特に、赤外線センサやフローセンサのように空中で支持された絶縁膜(誘電体薄膜)を有する半導体装置に関する。
【0002】
【背景技術】
フローセンサ、赤外線センサ等の半導体装置には、シリコン基板の表面に窪みを有し、その窪みを覆うようにしてシリコン基板の表面に誘電体薄膜を形成され、かつ、その誘電体薄膜上に抵抗素子や熱電変換素子等のセンサ要素を形成されたものがある(例えば、特公平3−52028号公報)。
【0003】
かかる半導体装置では、シリコン基板の表面に誘電体薄膜を成膜した後、シリコン基板の表面側からエッチングしてシリコン基板に窪みを作らなければならない。その製造方法としては、シリコン基板の表面を誘電体薄膜によって覆っておき、表面の誘電体薄膜にシリコン基板をエッチングするためのエッチングホールを複数開口し、そのエッチングホールからシリコン基板にエッチング液を浸透させてシリコン基板をエッチングし、異方性エッチングによりアンダーカットすることによってシリコン基板の表面に窪みを形成する。このときシリコン基板の窪みに対向する誘電体薄膜が空中で支持された構造のブリッジ部となり、この窪みにより誘電体薄膜とシリコン基板との間の熱的な絶縁性が図られる。さらに、誘電体薄膜の表面には、抵抗素子または熱電変換素子等の物理量の検出部となる配線パターンが形成される。
【0004】
【発明が解決しようとする課題】
しかしながら、上記のような誘電体薄膜は、数ミクロンの厚さで、シリコン基板と比較して非常に薄いために割れやすく、特に隣接するエッチングホール間の領域で応力集中が起きやすく、亀裂が入ったり、割れたりしやすい構造となっている。
【0005】
赤外線センサ71は、図16(a)(b)に示すように、誘電体薄膜72の表面に熱電変換素子73を配置し、誘電体薄膜72の表面を赤外線吸収膜(図示せず)で覆ったものである。そして、赤外線74を受光すると、赤外線吸収膜が赤外線74を吸収して温度上昇するので、その温度上昇による熱電変換素子73の起電力を電圧測定器75で計測することにより、受光赤外線量を計測する。
【0006】
このような赤外線センサ71で誘電体薄膜72に亀裂が発生すると、図17に示すように誘電体薄膜72の当該箇所が変形し、変形箇所の振動によって赤外線74の受光面積が変動したり、熱の移動が不安定になったりし、その結果、電圧測定器75の値がふらついて計測値が安定しないという問題が起きる。さらに、図18に示すように、亀裂から破断に進行すれば、誘電体薄膜72の表面に形成された熱電変換素子73も破断され、赤外線センサ71として使用不可能になることもある。
【0007】
また、フローセンサ81は、図19(a)(b)に示すように、表面に窪み84を形成されたシリコン基板82の表面に誘電体薄膜83を形成し、誘電体薄膜83の中央部に発熱素子となる抵抗素子85を設け、その両側にそれぞれ熱電変換素子86を配置したものである。抵抗素子85には電源88から電圧を印加して発熱させておき、抵抗素子85の両側の対称な位置に配置された熱電変換素子86に接続された電圧測定器87で流体の温度を計測する。このときフローセンサ81の表面を流体が通過すると、流体によって抵抗素子85の熱が輸送されて風上で温度が下がり、風下で温度が高くなるので、両熱電変換素子86の温度を計測することにより、通過する流体の流量又は流速を計測することができる。
【0008】
このようなフローセンサ81でも誘電体薄膜83に亀裂が発生すると、図20に示すように誘電体薄膜83の当該箇所が変形し、変形箇所に流体が回り込んで流体の流れが乱される。その結果、各電圧測定器87の値がふらついて計測値が安定しなくなったり、流体の上下流に伴った温度の分布が起こらず、流量測定に支障が生じる。さらには、図21に示すように、亀裂から破断に進行すれば、誘電体薄膜83の表面に形成された抵抗素子85や熱電変換素子86も破断され、フローセンサ81として使用不可能になる。
【0009】
製造工程において不良を検査する方法としては、、目視で直接誘電体薄膜の破断をチェックする方法がある。しかし、半導体装置は、1枚のシリコンウエハから数百個あるいは数千個程度採取可能であるから、視覚検査する場合には、人間の目でそれだけの量を検査しなければならず、非常に困難な作業を強いられ、必然的にミスが多くなる。従って、自動検査装置によって不良を検査できるようにすることが望まれている。
【0010】
【発明の開示】
本発明の目的とするところは、誘電体薄膜(絶縁薄膜)に形成されたエッチングホール間の領域に生じた亀裂や破断等による不良を抵抗検査で自動的に検出することができる半導体装置を提供することにある。
【0011】
本発明にかかる半導体装置は、表面に窪みを形成された半導体基板と、前記窪みを覆うように前記半導体基板の表面に設けられた絶縁薄膜と、前記絶縁薄膜上に設けられた回路パターンとを備え、前記絶縁薄膜のうち前記窪みに対向する箇所には、前記窪みをエッチングにより形成するためのエッチングホールが配列されている半導体装置において、隣接するエッチングホール間の領域を通過するようにして前記絶縁薄膜上に導電体または抵抗体からなる破断検査用回路パターンが配線されている。
【0012】
本発明にかかる半導体装置にあっては、隣接するエッチングホール間の領域を通過するようにして前記絶縁薄膜に破断検査用回路パターンが配線されているから、該破断検査用回路パターンの通電状態もしくは抵抗値を調べることにより、隣接するエッチングホール間の領域の亀裂や破断を検査することができる。この結果、自動検査装置によるエッチングホール間の領域の破断を検査することが可能になる。
【0013】
本発明の実施形態にあっては、前記絶縁薄膜は四辺形をしており、前記エッチングホールは前記絶縁薄膜の相対向する2組の2辺間に掛け渡すようにして複数のエッチングホールが十字状に配列し、隣接するエッチングホール間の領域を通過するようにして前記絶縁薄膜に回路パターンが配線され、エッチングホールの配列の交差部分では、一方の方向に延びたエッチングホールの配列から他方の方向に延びたエッチングホールの配列に沿うように前記破断検査用回路パターンが配線されている。
【0014】
この半導体装置によれば、一方の方向に延びたエッチングホールの配列から他方の方向に延びたエッチングホールの配列に沿うように前記破断検査用回路パターンが配線されているから、エッチングホールの配列が十文字状に交差している箇所でも破断検査用回路パターンどうしは交差することなく、互いに電気的に絶縁状態を保つことができる。よって、両破断検査用回路パターンに抵抗測定器などを接続して破断検査用回路パターンの破断を検査する場合でも、必要な抵抗測定器の台数を少なくすることができる。
【0015】
本発明の実施形態における前記破断検査用回路パターンは、配列された前記エッチングホールに沿って蛇行状に配線させておくのが望ましい。配列されたエッチングホールに沿って破断検査用回路パターンを配線することにより、エッチングホール間の複数領域に沿って1本の破断検査用回路パターンを配線することができ、破断検査用回路パターンの本数を減らすことができる。特に、エッチングホールが四辺形に開口されたものである場合には、前記破断検査用回路パターンをエッチングホールの3辺に沿って配線すればよい。
【0016】
また、本発明の実施形態における前記破断検査用回路パターンは、前記絶縁薄膜の破断を検査する場合には通電検査用に用いられ、所定の物理量を計測する場合には発熱ヒータとして用いられるようにしてもよい。このようにすれば、発熱ヒータ用の回路パターンを利用して絶縁薄膜の破断を検査することができ、半導体装置の製造工程を増加させることなく、半導体装置における絶縁薄膜の破断を自動検査させることができる。
【0017】
【発明の実施の形態】
(第1の実施形態)
図1(a)(b)は本発明の一実施形態による赤外線センサを示す平面図及び断面図である。この赤外線センサ11にあっては、シリコン基板等の半導体基板12の表面に誘電体薄膜13が形成されており、半導体基板12の表面には平面形状が矩形状で有底の窪み14が形成され、当該窪み14の開放部分は誘電体薄膜13によって覆われている。誘電体薄膜13のうち窪み14と対向して空中で支持されている領域(ブリッジ部19)においては、十文字状に配列された第1エッチングホールパターン15と第2エッチングホールパターン16が形成されている。
【0018】
図2は第1エッチングホールパターン15と第2エッチングホールパターン16の一部を示す平面図である。第1及び第2エッチングホールパターン15、16は、図1及び図2に示すように、それぞれ平行四辺形状をした複数のエッチングホール17a、17bを近接させて配列することによって構成されている。ただし、両エッチングホールパターン15、16は、窪み14の中央部で十字状に交差しており、この交差部分におけるエッチングホール18は菱形に形成されている。さらに、各エッチングホール17a、17b、18に外接する長方形を想定した場合、隣接するエッチングホール17a、17b、18における仮想長方形の少なくとも一部が接触あるいは重複するように、各エッチングホール17a、17b、18が形成されている。そして、隣接するエッチングホール17a、17b、18間には比較的狭い梁状をした領域(以下、梁部という。)20が形成されている。
【0019】
結晶方位的には、この半導体基板12は、表面が{100}面のシリコン基板によって構成されており、2本のエッチングホールパターン15、16は<110>方向に伸びて交差している。そして、エッチングホール17a、17bは、各エッチングホールパターン15、16の延びている方向(<110>方向)に平行な辺とそれに対して45度傾斜した辺によって構成されている。例えば、(001)面シリコン基板に、[110]方向に伸びたエッチングパターンと[−110]方向に伸びたエッチングパターンとが形成されており、中央部で交差して全体として十字状に配置されており、各エッチングホールは[110]方向又は[−110]方向に伸びた辺と、それらに対して45度傾斜した辺とによって構成されている。あるいは、(100)面シリコン基板に、[011]方向に伸びたエッチングパターンと[0−11]方向に伸びたエッチングパターンとが形成されており、中央部で交差して全体として十字状に配置されており、各エッチングホールは[011]方向又は[0−11]方向に伸びた辺と、それらに対して45度傾斜した辺とによって構成されている。
【0020】
また、誘電体薄膜13の上面には、多数の熱電変換素子21(熱電対など)が配置され、接続線22を介して互いに直列に接続されている。そして、直列に接続された熱電変換素子21の両端は、引き出し配線23によって半導体基板12と誘電体薄膜13が接合されている外周部分(ヒートシンク部25)に引き出されて外部接続電極24に接続され、熱電変換素子21で検出した信号を外部へ出力できるようになっている。
【0021】
また、誘電体薄膜13の表面には、梁部20を含む各エッチングホール17a、17bの3辺に沿って、各エッチングホールの周囲を蛇行するようにして抵抗パターン26及び27が配線されている。また、誘電体薄膜13の中央部では、図2に示すように、第1エッチングホールパターン15の左半部に配線された抵抗パターン26と第2エッチングホールパターン16の上半部に配線された抵抗パターン26とが連続しており、また第2エッチングホールパターン16の下半部に配線された抵抗パターン27と第1エッチングホールパターン15の右半部に配線された抵抗パターン27とが連続しており、2本の抵抗パターン26、27の両端はそれぞれ、ヒートシンク部25の各辺中央部に設けられた外部接続電極28、29に接続されている。従って、両抵抗パターン26、27は互いに電気的に絶縁されており、外部接続電極28間の抵抗と外部接続電極29間の抵抗を計測することにより、各抵抗パターン26、27の抵抗値を検出することができる。
【0022】
次に、図3(a)〜(f)及び図4(g)〜(n)に従って当該赤外線センサ11の製造プロセスを説明する。まず、平板状の半導体基板(ウエハ)12の表面に厚さ数μmの誘電体薄膜13を成膜し[図3(a)(b)]、この誘電体薄膜13の上に熱電変換素子21や抵抗パターン26、27、その他の回路パターンを形成した後、誘電体薄膜13の表面を感光性材料(レジスト)からなる被膜30によって覆う[図3(c)(d)]。ついで、感光性被膜30の上にエッチングホールのパターン31を描画されたマスク32を重ね、マスク32を通して感光性被膜30に露光する[図3(e)(f)]。
【0023】
ついで、現像液を用いて感光性被膜30を現像処理すると、エッチングホールを形成しようすとする領域で感光性被膜30が部分的に除去されて開口33が形成される[図4(g)(h)]。この開口33を通して誘電体薄膜13をエッチングし、誘電体薄膜13にエッチングホールパターン15、16を開口し[図4(i)(j)]、誘電体薄膜13の上の感光性被膜30を除去する[図4(k)(l)]。この後、水酸化カリウム(KOH)水溶液などのエッチング液に半導体基板12ごと浸漬し、エッチングホール17a、17b、18を介して半導体基板12にエッチング液を接触させて半導体基板12を徐々に異方性エッチングし、所望の窪み14を半導体基板12の表面に形成する[図4(m)(n)]。なお、このエッチングを行う際には、半導体基板12の裏面にも保護膜を形成しておき、半導体基板12の裏面がエッチングされないようにしておく。
【0024】
また、上記のようなエッチングホールパターン15、16、例えば(001)面に形成された誘電体薄膜13に[110]方向及び[−110]を用いて半導体基板(シリコン基板)12の(001)面を異方性エッチングすると、各エッチングホール17a、17b、18から露出している領域が基板表面と垂直な方向([001]方向)にエッチングされる。さらに、基板表面と平行な方向においては、エッチングホールパターン15、16と平行な[110]方向及び[−110]方向のエッチングでは(111)面が露出するのでエッチングが進みにくく、45度傾斜した辺と平行な面に向かってエッチングが進む。その結果、まず半導体基板12の表面にはエッチングホールパターン15、16に沿った十字状の領域がエッチングにより除去される。このようにしてエッチングされた領域が十字状に交差することで、(411)面という最速エッチング面が表れるので、[100]方向及び[010]方向にエッチングが急速に進み、対角線に達すると(411)面が無くなり、新たに(001)面がエッチングを支配する。この結果、誘電体薄膜13と半導体基板12との間には、角錐台状をした窪み14が短時間で形成される。
【0025】
図5は上記のようにして半導体プロセスにより半導体基板(ウエハ)12に複数の赤外線センサ11を作り込んだ後、製品として出荷するまでの工程を表している。上記のようにして複数の赤外線センサ11を作り込まれた(ステップS1)半導体基板12は、ダイシングによって個々の赤外線センサ11に分離された(ステップS2)後、誘電体薄膜13の破断を検査される(ステップS3)。
【0026】
この検査工程においては、図6に示すように、2本の抵抗パターン26、27の外部接続電極28、29間にそれぞれ抵抗測定器34を接続し、抵抗パターン26、27の抵抗値を測定することにより、誘電体薄膜13の梁部20の亀裂や破断を検出する。例えば、抵抗パターン26、27の抵抗値が所定値よりも非常に大きかったり、無限大である場合には、抵抗パターン26、27が部分的あるいは完全に断線しており、誘電体薄膜13の梁部20等に亀裂や破断が発生していると判断する。このとき抵抗パターン26、27は互いに交差していないので、両抵抗パターン26、27の断線の有無等を図6のように2台の抵抗測定器34で測定することができる。こうして、抵抗パターン26、27の抵抗値から誘電体薄膜13の亀裂や破断を検出した場合には、直ちにその赤外線センサ11を不良品としてもよく、あるいは(顕微鏡を用いた)目視によって再検査してもよい。そして、最終的に不良品と判定された赤外線センサ11は不良品としてラインから排出する。
【0027】
このような検査方法によれば、不良品の検査工程を機械化することができ、目視検査の場合と比較して検査所要時間を約1/4に短縮でき、コストも人件費分だけ低減させることができる。また、検査精度が向上するので、不良品を実装する可能性が減るという利点がある。
【0028】
検査工程で良品であると判定された赤外線センサ11は、抵抗測定器34を取り外され、パッケージや回路基板等に実装された(ステップS5)後、所要の特性や精度が得られているか最終検査され(ステップS6)、最終検査に合格した赤外線センサ11は製品として出荷される。
【0029】
図7は、この赤外線センサ11の測定時(実使用時)の様子を表しており、熱電変換素子21の両端が接続されている外部接続電極24間に電圧測定器35が接続されている。この赤外線センサ11に赤外線が照射されると、熱容量の大きなヒートシンク部25の温度は上昇しないが、熱容量の小さなブリッジ部19(表面を赤外線吸収膜で覆っている。)の温度が上昇して熱電変換素子21に起電力が発生するので、この起電力を電圧測定器35で測定することにより、赤外線量を計測することができる。
【0030】
(第2の実施形態)
図8(a)(b)は本発明の別な実施形態によるフローセンサ41の平面図及び断面図である。このフローセンサ41でも、半導体基板12の上面に平面形状が矩形状で有底の窪み14が形成され、半導体基板12の上面に誘電体薄膜13が形成されている。誘電体薄膜13のうち窪み14の上で支持されたブリッジ部19には、第1エッチングホールパターン15と第2エッチングホールパターン16とが形成されており、第1、第2エッチングホールパターン15、16は誘電体薄膜13の中央部で交差し、全体として十字状になるように配置されている。さらに、エッチングホール17a、17bの形状は平行四辺形となっており、各エッチングホール17a、17b、18に外接する長方形を想定した場合、隣接するエッチングホール17a、17b、18における仮想長方形の少なくとも一部が接触あるいは重複している。なお、このフローセンサ41においても、半導体基板12の結晶方位や結晶方位とエッチングホールパターン等との関係なども第1の実施形態の場合と同様である。
【0031】
また、このフローセンサ41の誘電体薄膜13の上には、第1エッチングホールパターン15を挟んで一方の領域に、直列に接続された複数の第1熱電変換素子42が配置され、第1エッチングホールパターン15を挟んで他方の領域に、直列に接続された複数の第2熱電変換素子43が配置されている。第1熱電変換素子42の両端は誘電体薄膜13の隅に形成された外部接続電極44に接続され、第2熱電変換素子43の両端は誘電体薄膜13の隅に形成された外部接続電極45に接続されており、熱電変換素子42、43で検出した信号は外部接続電極44、45から外部に出力可能となっている。さらに、第1熱電変換素子42の一端に接続された外部接続電極44と第2熱電変換素子43の一端に接続された外部接続電極45とは、接続パターン46によって互いに接続されている。
【0032】
また、誘電体薄膜13の表面には、梁部20を含む各エッチングホール17a、17b、18の3辺に沿って、各エッチングホール17a、17b、18の周囲を蛇行するようにして抵抗パターン47が配線されている。特に、誘電体薄膜13の中央部では、図9に示すように、第1エッチングホールパターン15に沿って蛇行状に配線された抵抗パターン47と第2エッチングホールパターン16に沿って蛇行状に配線された抵抗パターン47とが交差しており(あるいは、中央のエッチングホール18の周囲に抵抗パターン47が環状に形成されている。)、両抵抗パターン47が互いに電気的に導通している。また、第1エッチングホールパターン15に沿って蛇行状に配線された抵抗パターン47の両端はヒートシンク部25に形成された外部接続電極48に接続されており、第2エッチングホールパターン16に沿って蛇行状に配線された抵抗パターン47の両端もヒートシンク部25に形成された外部接続電極49に接続されている。なお、50は温度補正用の抵抗素子である。
【0033】
しかして、このフローセンサ41の不良品検査を行う場合には、図10に示すように、4箇所の外部接続電極48、49のうち、1つの外部接続電極を基準として他の3箇所の外部接続電極との間に3台の抵抗測定器34をそれぞれ接続し、各抵抗測定器34の測定値に基づいて抵抗パターン47どうしの交差箇所から外部接続電極48、49の間の4箇所のいずれで抵抗パターン47が断線しているか検知することができ、それによって梁部20で割れや破断が生じていないか検査することができる。
【0034】
また、良品と判定されたフローセンサ41で流体(ガス)の流量又は流速を計測する場合には、図11に示すように、第1熱電変換素子42と第2熱電変換素子43に挟まれた抵抗パターン47の両端の外部接続電極48に直流電圧源やバッテリー等の電圧印加手段51を接続して第1エッチングホールパターン15の周囲の抵抗パターン47のみに一定電流を流して発熱させる。また、第1熱電変換素子42の両端の外部接続電極44に電圧測定器35を接続し、第2熱電変換素子43の両端の外部接続電極45にも電圧測定器35を接続し、第1エッチングホールパターン15の両側における温度を計測する。第1熱電変換素子42と第2熱電変換素子43は、第1エッチングホールパターン15の周囲の抵抗パターン47を挟んで対称に配置されているので、フローセンサ41の表面を流体が流れていない場合には、第1熱電変換素子42の計測温度と第2熱電変換素子43の計測温度とは等しくなるが、例えば図11のように第1熱電変換素子42側から第2熱電変換素子43側へ流体が流れると、流体によって抵抗パターン47で発生している熱が第2熱電変換素子43へ向けて輸送されるので、第2熱電変換素子43の計測温度が第1熱電変換素子42の計測温度よりも高くなり、その温度差から流体の流量または流速を求めることができる。
【0035】
このようなフローセンサ41によれば、梁部20の亀裂や破断を検査するための抵抗パターンと発熱ヒータ用の抵抗パターンとを抵抗パターン47に兼ねさせることができるので、フローセンサ41の構造が簡単になり、製造工程も簡略化され、コストも安価にできる。
【0036】
なお、この実施形態では、発熱用の抵抗パターンが破断検査用の回路パターンとを兼ねるようにしたが、熱電変換素子が破断検査用の回路パターンを兼ねるようにすることも可能である。
【0037】
(第3の実施形態)
図12(a)(b)は本発明のさらに別な実施形態による赤外線センサ61の構造を示す平面図及び断面図である。この赤外線センサ61は、第1の実施形態による赤外線センサ11とほぼ同様な構成を有しているが、抵抗パターン26と抵抗パターン27が並列に接続されている点で異なっている。すなわち、この実施形態によれば、第1エッチングホールパターン15の左半分から第2エッチングホールパターン16の上半分にかけて蛇行状に配線された抵抗パターン26の両端を外部接続電極63、64に接続し、第2エッチングホールパターン16の下半分から第1エッチングホールパターン15の右半分にかけて蛇行状に配線された抵抗パターン27の両端を引き回し用回路パターン62を介して同じ外部接続電極63、64に接続している。なお、この実施形態でも、抵抗パターン26と抵抗パターン27とは誘電体薄膜13の中央部では互いに分離されている(図2参照)。
【0038】
この赤外線センサ61の不良品検査の工程においては、図13に示すように、2つの外部接続電極63、64に1台の抵抗測定器34が接続される。図14はこのときの等価回路図であって、抵抗パターン26と抵抗パターン27とが並列に接続されており、その両端に抵抗測定器34が接続されている。抵抗パターン26の抵抗値をR1、抵抗パターン27の抵抗値をR2とするとき、図14から分かるように、抵抗パターン26も抵抗パターン27も断線していなければ、抵抗測定器34によって測定される抵抗値Rは、
R=(R1・R2)/(R1+R2)
となる。これに対し、抵抗パターン26のみが断線している場合には、抵抗測定器34によって測定される抵抗値Rは、R=R2となり、抵抗パターン27のみが断線している場合には、抵抗測定器34によって測定される抵抗値Rは、R=R1となる。さらに、抵抗パターン26も抵抗パターン27も共に断線している場合には、抵抗測定器34によって測定される抵抗値Rは無限大(R=∞)となる。従って、抵抗測定器34の測定値によって、抵抗パターン26及び抵抗パターン27の断線の有無やいずれの抵抗パターンが断線しているのかも知ることができ、赤外線センサ61の不良品検査を行うことができる。
【0039】
また、これを赤外線センサ61として用いる場合には、第1の実施形態と同様、図15に示すように熱電変換素子21の外部接続電極24間に電圧測定器35を接続して用いればよい。
【0040】
なお、上記実施形態では、赤外線センサとフローセンサの場合について説明したが、本発明の半導体装置は、サーマルセンサ、温度センサなどの各種半導体センサとして、あるいはマイクロヒータなどとしても用いることができる。また、上記実施形態では、熱電変換素子と抵抗パターンを形成したが、これ以外にも所定形状の一定の発熱作用を有する抵抗素子と、温度の変化を捉える第2の抵抗素子を誘電体薄膜上に形成し、検査工程では、いずれかの抵抗素子で梁部の破断を検査するようにしてもよい。
【0041】
【発明の効果】
本発明によれば、隣接するエッチングホール間の領域を通過するようにして絶縁薄膜に破断検査用回路パターンが配線されているから、該破断検査用回路パターンの通電状態もしくは抵抗値を調べることにより、隣接するエッチングホール間の領域の亀裂や破断を検査することができ、自動検査装置によるエッチングホール間の領域の破断を検査することが可能になる。
【図面の簡単な説明】
【図1】(a)は本発明の一実施形態による赤外線センサを示す平面図、(b)は(a)のX1−X1線断面図である。
【図2】同上の赤外線センサにおける第1エッチングホールパターンと第2エッチングホールパターンとの交差部分を示す拡大図である。
【図3】(a)〜(f)は図1の赤外線センサの製造工程を説明する概略平面図もしくは概略断面図である。
【図4】(g)〜(n)は図3の続図である。
【図5】図1の赤外線センサの半導体プロセスによる製造工程から出荷までの各工程を示す図である。
【図6】図1の赤外線センサの検査工程を説明する図である。
【図7】図1の赤外線センサの使用状態を説明する図である。
【図8】(a)(b)は本発明の別な実施形態によるフローセンサを示す平面図及び断面図である。
【図9】同上のフローセンサにおける第1エッチングホールパターンと第2エッチングホールパターンとの交差部分を示す拡大図である。
【図10】図8のフローセンサの検査工程を説明する図である。
【図11】図8のフローセンサの使用状態を説明する図である。
【図12】(a)(b)は本発明のさらに別な実施形態による赤外線センサを示す平面図及び断面図である。
【図13】図12の赤外線センサの検査工程を説明する図である。
【図14】図13の検査工程の等価回路図である。
【図15】図12の赤外線センサの使用状態を説明する図である。
【図16】(a)(b)は従来の赤外線センサの構造を示す概略平面図及び概略断面図である。
【図17】同上の赤外線センサにおいて誘電体薄膜が破断した様子を示す概略断面図である。
【図18】図16の赤外線センサにおいて誘電体薄膜が破断した様子を示す概略平面図である。
【図19】(a)(b)は従来のフローセンサの構造を示す概略平面図及び概略断面図である。
【図20】同上のフローセンサにおいて誘電体薄膜が破断した様子を示す概略断面図である。
【図21】図19のフローセンサにおいて誘電体薄膜が破断した様子を示す概略平面図である。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device. In particular, it relates to a semiconductor device having an insulating film (dielectric thin film) supported in the air, such as an infrared sensor or a flow sensor.
[0002]
[Background Art]
Semiconductor devices such as flow sensors and infrared sensors have a dent on the surface of a silicon substrate, a dielectric thin film is formed on the surface of the silicon substrate so as to cover the dent, and a resistance is formed on the dielectric thin film. There is one in which a sensor element such as an element or a thermoelectric conversion element is formed (for example, Japanese Patent Publication No. 3-52028).
[0003]
In such a semiconductor device, after a dielectric thin film is formed on the surface of the silicon substrate, it must be etched from the surface side of the silicon substrate to form a depression in the silicon substrate. As a manufacturing method, the surface of the silicon substrate is covered with a dielectric thin film, and a plurality of etching holes for etching the silicon substrate are opened in the dielectric thin film on the surface, and an etching solution penetrates the silicon substrate from the etching holes. Then, the silicon substrate is etched and an undercut is performed by anisotropic etching to form a depression on the surface of the silicon substrate. At this time, the dielectric thin film facing the depression of the silicon substrate becomes a bridge portion having a structure supported in the air, and the depression achieves thermal insulation between the dielectric thin film and the silicon substrate. Further, on the surface of the dielectric thin film, a wiring pattern serving as a physical quantity detection unit such as a resistance element or a thermoelectric conversion element is formed.
[0004]
[Problems to be solved by the invention]
However, the above-mentioned dielectric thin film has a thickness of several microns, is very thin compared to the silicon substrate, and is liable to be broken. Particularly, stress concentration is likely to occur in a region between adjacent etching holes, and a crack is formed. It is easily broken or broken.
[0005]
In the
[0006]
When a crack occurs in the dielectric
[0007]
Further, as shown in FIGS. 19A and 19B, the
[0008]
Even in such a
[0009]
As a method of inspecting a defect in a manufacturing process, there is a method of directly checking a dielectric thin film for breakage visually. However, since a semiconductor device can collect several hundred or several thousand pieces from a single silicon wafer, when performing visual inspection, it is necessary to inspect such a large amount with the human eyes, which is extremely difficult. You have to work hard and inevitably make more mistakes. Therefore, it is desired that a defect can be inspected by an automatic inspection device.
[0010]
DISCLOSURE OF THE INVENTION
It is an object of the present invention to provide a semiconductor device capable of automatically detecting a defect such as a crack or break generated in a region between etching holes formed in a dielectric thin film (insulating thin film) by a resistance test. Is to do.
[0011]
A semiconductor device according to the present invention includes a semiconductor substrate having a recess formed on a surface thereof, an insulating thin film provided on a surface of the semiconductor substrate so as to cover the recess, and a circuit pattern provided on the insulating thin film. Equipmente,Etching holes for forming the pits by etching are arranged in portions of the insulating thin film facing the pits.Semiconductor devices,The insulating thin film passes through a region between adjacent etching holes.For breaking inspection consisting of conductor or resistor on topThe circuit pattern is wiredYou.
[0012]
In the semiconductor device according to the present invention, the insulating thin film is formed so as to pass through a region between adjacent etching holes.For breaking inspectionSince the circuit pattern is wired,For breaking inspectionBy checking the conduction state or resistance value of the circuit pattern, cracks and breaks in the region between adjacent etching holesInspectioncan do. As a result, breakage of the area between the etching holes by the automatic inspection deviceInspectionIt becomes possible to do.
[0013]
Of the present inventionIn one embodiment, the insulating thin film has a quadrilateral shape, and the etching hole isA plurality of etching holes are arranged in a cross shape so as to extend between two opposing two sides of the insulating thin film, and a circuit pattern is formed on the insulating thin film so as to pass through a region between the adjacent etching holes. At the intersection of the arrangement of the etching holes, the alignment is performed along the arrangement of the etching holes extending in the other direction from the arrangement of the etching holes extending in one direction.For breaking inspectionThe circuit pattern is wiredYou.
[0014]
According to this semiconductor device, the arrangement is such that the arrangement of the etching holes extending in one direction is along the arrangement of the etching holes extending in the other direction.For breaking inspectionBecause the circuit pattern is wired, even where the arrangement of the etching holes crosses in a cross shapeFor breaking inspectionThe circuit patterns can be kept electrically insulated from each other without crossing each other. Therefore, bothFor breaking inspectionConnect a resistance measurement device to the circuit patternFor breaking inspectionCircuit patternBreakToInspectionIn this case, the number of necessary resistance measuring devices can be reduced.
[0015]
In the embodiment of the present invention,For breaking inspectionIt is desirable that the circuit pattern be wired in a meandering manner along the arranged etching holes. Along the arranged etching holesFor breaking inspectionBy wiring the circuit pattern, one line is formed along a plurality of regions between the etching holes.For breaking inspectionCircuit pattern can be wired,For breaking inspectionThe number of circuit patterns can be reduced. In particular, when the etching hole is opened in a quadrilateral,For breaking inspectionWhat is necessary is just to wire a circuit pattern along three sides of an etching hole.
[0016]
Further, in the embodiment of the present invention,For breaking inspectionThe circuit pattern may be used for conducting current inspection when inspecting for breakage of the insulating thin film, and may be used as a heating heater when measuring a predetermined physical quantity. With this configuration, the break of the insulating thin film can be inspected by using the circuit pattern for the heating heater, and the break of the insulating thin film in the semiconductor device can be automatically inspected without increasing the manufacturing process of the semiconductor device. Can be.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
(1st Embodiment)
1A and 1B are a plan view and a sectional view showing an infrared sensor according to one embodiment of the present invention. In this
[0018]
FIG. 2 is a plan view showing a part of the first
[0019]
In terms of crystal orientation, the
[0020]
In addition, a large number of thermoelectric conversion elements 21 (such as thermocouples) are arranged on the upper surface of the dielectric
[0021]
On the surface of the dielectric
[0022]
Next, a manufacturing process of the
[0023]
Next, when the
[0024]
Also, the
[0025]
FIG. 5 shows a process after a plurality of
[0026]
In this inspection process, as shown in FIG. 6, a
[0027]
According to such an inspection method, the inspection process for defective products can be mechanized, the required inspection time can be reduced to about 1/4 compared to the case of the visual inspection, and the cost can be reduced by the labor cost. Can be. Further, since the inspection accuracy is improved, there is an advantage that the possibility of mounting a defective product is reduced.
[0028]
The
[0029]
FIG. 7 shows a state of the
[0030]
(Second embodiment)
8A and 8B are a plan view and a cross-sectional view of a
[0031]
On the dielectric
[0032]
On the surface of the dielectric
[0033]
When the defective product inspection of the
[0034]
When measuring the flow rate or the flow rate of the fluid (gas) with the
[0035]
According to such a
[0036]
In this embodiment, the resistance pattern for heat generation isBreak inspectionCircuit pattern for the thermoelectric conversion element.Break inspectionIt is also possible to use the same as a circuit pattern.
[0037]
(Third embodiment)
FIGS. 12A and 12B are a plan view and a sectional view showing the structure of an
[0038]
In the process of inspecting a defective product of the
R = (R1 · R2) / (R1 + R2)
It becomes. On the other hand, when only the
[0039]
When this is used as the
[0040]
In the above embodiment, the case of the infrared sensor and the flow sensor has been described. However, the semiconductor device of the present invention can be used as various semiconductor sensors such as a thermal sensor and a temperature sensor or as a micro heater. In the above-described embodiment, the thermoelectric conversion element and the resistance pattern are formed. However, in addition to the above, a resistance element having a predetermined shape and a constant heating action, and a second resistance element that captures a change in temperature are formed on the dielectric thin film In the inspection process, any one of the resistance elements may be used to inspect the beam for breakage.
[0041]
【The invention's effect】
According to the present invention, an insulating thin film is formed so as to pass through a region between adjacent etching holes.For breaking inspectionSince the circuit pattern is wired,For breaking inspectionBy checking the conduction state or resistance value of the circuit pattern, cracks and breaks in the region between adjacent etching holesInspectionThe automatic inspection equipment can break the area between the etching holes.InspectionIt becomes possible to do.
[Brief description of the drawings]
FIG. 1A is a plan view illustrating an infrared sensor according to an embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along line X1-X1 of FIG.
FIG. 2 is an enlarged view showing an intersecting portion between a first etching hole pattern and a second etching hole pattern in the infrared sensor.
3 (a) to 3 (f) are schematic plan views or schematic cross-sectional views for explaining a manufacturing process of the infrared sensor of FIG.
4 (g) to (n) are continuation diagrams of FIG.
FIG. 5 is a diagram showing each process from a manufacturing process of the infrared sensor of FIG. 1 by a semiconductor process to shipping.
FIG. 6 is a diagram illustrating an inspection process of the infrared sensor of FIG. 1;
FIG. 7 is a diagram illustrating a use state of the infrared sensor of FIG. 1;
FIGS. 8A and 8B are a plan view and a sectional view showing a flow sensor according to another embodiment of the present invention.
FIG. 9 is an enlarged view showing an intersection of a first etching hole pattern and a second etching hole pattern in the flow sensor of the above.
FIG. 10 is a diagram illustrating an inspection process of the flow sensor of FIG.
FIG. 11 is a diagram illustrating a use state of the flow sensor of FIG. 8;
12A and 12B are a plan view and a sectional view showing an infrared sensor according to still another embodiment of the present invention.
FIG. 13 is a diagram illustrating an inspection process of the infrared sensor of FIG.
14 is an equivalent circuit diagram of the inspection step in FIG.
FIG. 15 is a diagram illustrating a state of use of the infrared sensor of FIG. 12;
FIGS. 16A and 16B are a schematic plan view and a schematic sectional view showing the structure of a conventional infrared sensor.
FIG. 17 is a schematic cross-sectional view showing a state in which a dielectric thin film has been broken in the infrared sensor.
18 is a schematic plan view showing a state in which a dielectric thin film is broken in the infrared sensor of FIG.
FIGS. 19A and 19B are a schematic plan view and a schematic sectional view showing the structure of a conventional flow sensor.
FIG. 20 is a schematic sectional view showing a state in which a dielectric thin film is broken in the flow sensor of the above.
FIG. 2119FIG. 5 is a schematic plan view showing a state in which a dielectric thin film is broken in the flow sensor of FIG.
Claims (4)
前記窪みを覆うように前記半導体基板の表面に設けられた絶縁薄膜と、
前記絶縁薄膜上に設けられた回路パターンとを備え、
前記絶縁薄膜のうち前記窪みに対向する箇所には、前記窪みをエッチングにより形成するためのエッチングホールが配列されている半導体装置において、
隣接するエッチングホール間の領域を通過するようにして前記絶縁薄膜上に導電体または抵抗体からなる破断検査用回路パターンが配線されていることを特徴とする半導体装置。A semiconductor substrate having a depression formed on its surface;
An insulating thin film provided on the surface of the semiconductor substrate so as to cover the depression,
E Bei a circuit pattern on said insulating film,
In a semiconductor device, an etching hole for forming the dent by etching is arranged at a portion of the insulating thin film facing the dent ,
A semiconductor device, wherein a break inspection circuit pattern made of a conductor or a resistor is wired on the insulating thin film so as to pass through a region between adjacent etching holes.
前記エッチングホールは前記絶縁薄膜の相対向する2組の2辺間に掛け渡すようにして十字状に配列され、隣接するエッチングホール間の領域を通過するようにして前記絶縁薄膜に回路パターンが配線され、エッチングホールの配列の交差部分では、一方の方向に延びたエッチングホールの配列から他方の方向に延びたエッチングホールの配列に沿うように前記破断検査用回路パターンが配線されていることを特徴とする請求項1に記載の半導体装置。 The insulating thin film has a quadrilateral shape,
The etching holes are arranged in a cross shape so as to bridge between two opposite sides of the insulating thin film, and a circuit pattern is formed on the insulating thin film so as to pass through a region between adjacent etching holes. In the intersection of the arrangement of the etching holes, the circuit pattern for fracture inspection is wired from the arrangement of the etching holes extending in one direction to the arrangement of the etching holes extending in the other direction. 2. The semiconductor device according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000392297A JP3603789B2 (en) | 2000-12-25 | 2000-12-25 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000392297A JP3603789B2 (en) | 2000-12-25 | 2000-12-25 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002198576A JP2002198576A (en) | 2002-07-12 |
| JP3603789B2 true JP3603789B2 (en) | 2004-12-22 |
Family
ID=18858304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000392297A Expired - Fee Related JP3603789B2 (en) | 2000-12-25 | 2000-12-25 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3603789B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10989603B2 (en) | 2017-02-15 | 2021-04-27 | Panasonic Intellectual Property Management Co., Ltd. | Infrared sensor chip, and infrared sensor employing same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011027652A (en) * | 2009-07-28 | 2011-02-10 | Panasonic Electric Works Co Ltd | Infrared sensor |
| JP5624347B2 (en) * | 2010-03-26 | 2014-11-12 | パナソニック株式会社 | Infrared sensor and manufacturing method thereof |
| JP6905962B2 (en) * | 2018-07-12 | 2021-07-21 | 日立Astemo株式会社 | Flow sensor |
-
2000
- 2000-12-25 JP JP2000392297A patent/JP3603789B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10989603B2 (en) | 2017-02-15 | 2021-04-27 | Panasonic Intellectual Property Management Co., Ltd. | Infrared sensor chip, and infrared sensor employing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002198576A (en) | 2002-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0241172B2 (en) | ||
| JP2002340668A (en) | Thermopile infrared sensor and inspection method thereof | |
| US7649200B1 (en) | System and method of detecting IC die cracks | |
| JP3603789B2 (en) | Semiconductor device | |
| JP4898139B2 (en) | Probe pad, substrate on which semiconductor element is mounted, and semiconductor element inspection method | |
| JP4570446B2 (en) | Semiconductor wafer and inspection method thereof | |
| TWI222149B (en) | Semiconductor device including evaluation elements | |
| CN101943623A (en) | Pressure sensor and method for manufacturing the same | |
| US7520161B2 (en) | Tightness test for disk bond connections and test structure for carrying out said method | |
| JPH09244048A (en) | Liquid crystal panel substrate and method for manufacturing liquid crystal panel | |
| JP5055644B2 (en) | Mounting evaluation structure and mounting evaluation method | |
| CN113851456B (en) | Test structure, test system, and test methods | |
| JP2011174876A (en) | Sensor device having substrate having diaphragm, and sensor device array having plural sensor devices | |
| JP5749510B2 (en) | Sealed device | |
| JPH02224354A (en) | Inspection of deviation of contact hole in semiconductor device | |
| CN115295532A (en) | Detection structure for e-fuse etching, preparation method and detection method | |
| CN115259074B (en) | Bonding structure of semiconductor device, manufacturing method of bonding structure and semiconductor device | |
| JP4710756B2 (en) | Overcurrent detection element | |
| TWI894255B (en) | Component manufacturing method and component manufacturing device | |
| JP2007134499A (en) | Detection method of short-circuit gate position of MOS type semiconductor device. | |
| JPH0519010A (en) | Chip for evaluating resin-sealed semiconductor | |
| JP4877465B2 (en) | Semiconductor device, semiconductor device inspection method, semiconductor wafer | |
| CN121656335A (en) | MEMS micro heater chip and gas sensor | |
| JPS6167238A (en) | Semiconductor device | |
| JP2006112967A (en) | Semiconductor chip for measuring junction resistance and method for measuring junction resistance of semiconductor chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040920 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3603789 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |