JP3603900B2 - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- JP3603900B2 JP3603900B2 JP2003201250A JP2003201250A JP3603900B2 JP 3603900 B2 JP3603900 B2 JP 3603900B2 JP 2003201250 A JP2003201250 A JP 2003201250A JP 2003201250 A JP2003201250 A JP 2003201250A JP 3603900 B2 JP3603900 B2 JP 3603900B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- potential
- image signal
- pixel
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 25
- 239000011159 matrix material Substances 0.000 claims description 5
- 230000003071 parasitic effect Effects 0.000 description 13
- 239000010410 layer Substances 0.000 description 11
- 239000010408 film Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000005070 sampling Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【0001】
【産業上の利用分野】
本発明は、液晶表示装置に関する。
【0002】
【従来の技術】
液晶表示装置において従来から1水平期間ごとに画素電極に印加されるアナログ画像表示信号を画素電極に液晶層を介して対向する共通基板電位近辺の電位に対し、正側と負側に反転させる駆動方法があった。図3にその駆動波形を示す。図3における画像表示駆動波形は正側の映像信号部波形A期間と水平帰線区間a期間さらに負側の映像信号部B期間と水平帰線区間b期間で構成される。正側と負側の境界時Cにおいては電位は直線的に変化している。しかしこの駆動方法は画素電極電位についてみると、1水平走査期間ごとに画素電極と隣接するデータ線との間に存在する寄生容量によりデータ線の電位に影響される。例えば画素電位が正側電位を保持している状態において、データ線が次の水平走査期間を選択すると該データ線電位が負側電位となり該寄生容量によって容量カップリングを生じ、該画素電極電位は負側電位に振られることになる。この事は液晶のしきい値電圧を高め実効電位の低下をもたらす。画像表示上はコントラストの低下やクロストークの増大をもたらし表示品質に重大な欠陥を与える原因となり得る可能性をもっていた。
【0003】
【発明が解決しようとする課題】
従来技術で述べた様に、1水平走査期間ごとに共通基板電極近辺の電位に対して正負にアナログビデオ信号を反転させる1H反転駆動では、表示上問題とされるコントラスト不足やクロストーク不良が生ずることにある。
【0004】
【課題を解決するための手段】
かかる課題の解決のため、本発明は、マトリクス状に配列された複数の画素電極と、前記画素電極に対してトランジスタを介して画像信号を供給するデータ線と、前記画素電極と液晶を介して対向する共通電極とを備える液晶表示装置であって、前記データ線に供給される前記画像信号は、前記共通電極の電位に対する前記画素電極の電位を正極性の電位にする正極性の画像信号と前記画素電極の電位を負極性の電位にする負極性の画像信号とが、水平走査期間毎に交互に切り替えられ、当該画像信号は、複数レベルの段階的変化を示す階段状波形を用いて前記正極性の画像信号の波形と前記負極性の画像信号の波形との間の切り替えがなされ、前記画像信号の波形を発生する波形発生回路は、ビデオ信号を差動増幅した波形と極性反転増幅した波形を発生させる極性反転発生回路と、サイン波形の電圧をサンプリングして前記複数レベルの段階的変化を示す階段状波形を生成し、前記極性反転発生回路からの波形を一水平走査期間毎に交互に異なる極性に切り替えると共に、当該波形が正極性と負極性との間で切り替わる期間に前記複数レベルの段階的変化を示す階段状波形に切り替えて前記画像信号の波形を発生するスイッチとを有することを特徴とする。
特に、本発明では、一対の基板間に電気光学物質が封入され、該基板の一方の基板上にマトリクス状に配列された複数の画素電極、該画素電極に接続されてなるスイッチングトランジスタ及び該スイッチングトランジスタへ画像信号を供給する複数のデータ線が形成された画像表示部と、アナログ画像信号をサンプリングし該データ線へサンプルされた画像信号を供給する画像サンプリング手段を有してなる画像表示装置においてアナログ画像表示信号が水平走査期間毎に、共通基板電位に対し正極性と負極性に反転してなり、その反転時における該アナログ画像表示信号の電位波形が階段状波形あるか、ランプ状波形であることを特徴とする。
【0005】
【実施例】
図1(a)(b)は本発明におけるアナログビデオ信号の駆動波形の例でそれを発生させる駆動回路例を図2(a)(b)に示す。また図4に本発明に用いる液晶表示装置の液晶駆動用アクテイブマトリックス基板の等価回路図を示す。以下にNチャンネル画素トランジスタを有する画素にデータが書き込まれ、保持する動作例の説明をする。
【0006】
図4においてシフトレジスタ31によってアナログスイッチ32のゲートが順次開きアナログビデオ信号をデータ線37に書き込む。画素ゲート電極36が高電位になることで画素トランジスター33が開く1水平走査期間の間に画素電極に所定のデータ信号を書き込まれる。その後画素トランジスタがゲート電位が低電位になることで閉じる。そして画素保持容量35によって画素に書き込まれた電位を保持する。この保持状態は次のフィールドにおける画素の書き込み動作まで継続しこの動作が繰り返される。この時の任意の1画素の画素電位波形41と画素トランジスタゲート電位波形43また共通電極電位45と該任意の1画素の画素トランジスタのソース部に接続されたデータ線のビデオ電位波形44のタイミングチャートを図5に示す。図5(a)(b)(c)は、画素電極波形、ゲートライン波形、データ線ビデオ信号波形をそれぞれ示し、各波形の振幅は電圧を横軸は時間を意味する。
【0007】
データ線ビデオ波形44は共通電極電位45に対して正電位の期間と負電位の期間を交互に繰り返す。その半周期の時間が画素ゲート電極が開いている時間に等しい。つまり画素への書き込み動作が終わった後次段のゲートラインが開いて次段の画素の書き込み動作の間は自画素に書き込まれたデータ線ビデオ信号と逆極性の信号がデータラインに存在する。この極性反転が1水平走査期間ごと交互に繰り返される。△VSGは図4における画素とデータ線の寄生容量38によってもたらされる電位降下と考えられ、これによって液晶に印加する実効電圧が低減される。画素とデータ線の寄生容量はアクテイブマトリックス基板の設計値で決定されるパラメータで、高解像度を要求されるファインピッチのデバイスではこの寄生容量の画素保持容量に対する比が大きくなり△VSGの値はさらに大きくなる。
【0008】
従来例では画素電極とデータ線は図6(a)に示す様に同一層に形成されていた。図6(a)でそのプロセスの概略を以下に説明する。ガラス基板58上に薄膜トランジスタ51のソース、ドレイン部及びチャネル部を多結晶Si56で形成し、ゲート絶縁膜57形成後にゲート電極55と走査線を金属または不純物をドープされた多結晶Siで形成する。その後ゲート電極を元にセルフアライメントでイオン注入を行いソース、ドレイン部を形成する。その後絶縁膜をつけコンタクトホールを形成する。その後画素電極であるITO層53を形成し、その同一層にデータ線52であるAL,Cr等の金属を形成する。図4における△VSGに電位降下はこのITO層53と金属層52の間の容量によってもたらされる。画素電極であるITO層53とデータ線である金属層52のスペースは液晶の横方向への電界による配向の乱れを防止する意味でも3μm以上は必要である。この並列容量は画素ピッチが40μm角程度のデバイスで全体の画素容量の2%程度に押さえられていた。
【0009】
しかし近年、表示の明るさが要求され開口率を上げるために画素電極であるITO層53を図6(b)のようにデータ線に重なる構造を取る必要が生じてきた。しかも液晶パネルモジュール全体の小型化が要求され、さらにファインピッチが要求されるデバイスでは図6(b)に示す様に画素電極とデータ線は別層に形成されデータ線と絶縁膜54を介して重なる構造をとる。またこの絶縁膜54はSiO2等で形成するわけだが膜厚を厚くすると第2層目の絶縁膜でもありクラック等が生じるため余り厚く出来ない。このため前者では並列容量だが後者では最大膜厚が制限された重なり容量となりデータ線52と画素電極53間容量が大きくなる。しかもファインピッチであるため全体の画素保持容量には制限がある。このため寄生容量の画素保持容量に対する比は大きくなり△VSGの値は大きくなる。画素ピッチが30μm程度のデバイスではこの画素電極とデータ線間の寄生容量は15%程度にも達し△VSGの値は無視できなくなる。
【0010】
このようなデバイス仕様及びプロセス設計上制限のあるデバイスにおいては 図1(a)(b)に示す様にビデオ信号反転時において電位波形を階段波やランプ波にすることによって高周波成分を小さくしデータ線と画素電極間の寄生容量を介する信号の振幅を小さく押さえる本発明の方法が有力である。このため構造上寄生容量の画素保持容量に対する比の大きなファインピッチのデバイスにおいては△VSGの値を小さく制限できる有効な手段となりえる。△VSGを小さくすることで図5における画素電位波形と共通電極電位の差の絶対値が大きくなり、保持期間を通じて液晶に印加される実効電圧は大きくなる。またビデオ信号の画面内の場所による電位差がある場合、データ線と画素間の容量を介した干渉作用の画面内の場所による差は小さくなる。ゆえに表示上でコントラストの低下やクロストーク不良を未然に防止できる。
【0011】
次に図2(a)に図1(a)の階段波ビデオ波形の発生回路例を示す。ビデオ信号は反転増幅器11、差動増幅器12よりなる極性反転発生回路で極性反転増幅波形が作らる。ここでVWPは液晶表示がノーマリー白表示の場合正フィールドの白レベルの電圧であり、VWMは負フィールドの白レベルの電圧である。さらに一水平走査期間切り替えスイッチ(1HSW)13で一水平走査期間ごとに別極性の波形を生じさせる。次にサイン波形電圧14を入力としてサンプリングパルス15によってスイッチングされるアナログスイッチ16とコンデンサー17で構成されるサンプルホールド回路によって階段波形を発生させる。この階段波を一水平走査期間の帰線区間内のタイミングで切り替える切り替えスイッチ18で先の反転ビデオ波形と合成する。このようにして図1(a)の階段波形を作ることができる。
【0012】
さらに図2(b)に図1(b)のランプ波発生回路を示す。ビデオ信号は図2(a)の階段波発生回路と同様に極性反転増幅回路によって極性反転増幅される。また適当な矩形電位波形19(Vsig)を積分してランプ波形を作り一水平走査期間の帰線区間内のタイミングで切り替える切り替えスイッチで先の反転ビデオ波形と合成する。このようにして図2(b)のランプ波を作ることができる。このような回路を液晶駆動回路に加えることにより設計上制約のあるファインピッチの液晶表示体でもクロストークやコントラストの低下を起こす事無く表示する事が可能となる。
【0013】
本発明においては、図1に示すビデオ信号反転時において電位波形を階段波やランプ波にすることによって高周波成分を小さくしデータ線と画素電極間の寄生容量を介する信号の振幅を小さく押さえることが可能である。このため構造上寄生容量の画素保持容量に対する比の大きなファインピッチのデバイスにおいては△VSGの値を小さく制限できる有効な手段となりえる。△VSGを小さくすることで図5における画素電位波形と共通電極電位の差の絶対値が大きくなり、保持期間を通じて液晶に印加される実効電圧は大きくなる。またビデオ信号の画面内の場所による電位差がある場合、データ線と画素間の容量を介した干渉作用の画面内の場所による差は小さくなる。ゆえに表示上でコントラストの低下やクロストーク不良を未然に防止できる。
【図面の簡単な説明】
【図1】本発明の液晶表示装置駆動用ビデオ信号波形図。
【図2】図1の波形発生回路例の図。
【図3】従来の液晶表示装置駆動用ビデオ信号波形を示した図。
【図4】液晶表示装置の等価回路図。
【図5】ある一画素の画素電位波形、ゲート電位波形、データ線電位波形、共通電極電位を示す図。
【図6】液晶表示装置画素部断面図。
【符号の説明】
11・・・・・・反転増幅回路
12・・・・・・差動増幅回路
13・・・・・・1H切り替えスイッチ
14・・・・・・サイン電位波形
15・・・・・・サンプリングパルス
16・・・・・・アナログスイッチ
17・・・・・・サンプルホルダー容量
18・・・・・・反転時切り替えスイッチ
19・・・・・・ランプ波発生用基準電圧
20・・・・・・積分器
31・・・・・・シフトレジスタ
32・・・・・・アナログスイッチ
33・・・・・・画素トランジスタ
34・・・・・・ビデオライン
35・・・・・・画素保持容量
36・・・・・・画素ゲート電極、走査線
37・・・・・・データ線
38・・・・・・寄生容量
41・・・・・・画素電位波形
42・・・・・・データ線、画素電極間寄生容量による降下電圧△VSG
43・・・・・・ゲートライン電位波形
44・・・・・・データ線電位波形
45・・・・・・共通電極電位
51・・・・・・薄膜トランジスタ
52・・・・・・データ線
53・・・・・・画素電極
54・・・・・・層間絶縁膜[0001]
[Industrial applications]
The present invention relates to a liquid crystal display device.
[0002]
[Prior art]
Conventionally, in a liquid crystal display device, an analog image display signal applied to a pixel electrode every one horizontal period is inverted to a positive side and a negative side with respect to a potential near a common substrate potential facing the pixel electrode via a liquid crystal layer. There was a way. FIG. 3 shows the driving waveform. The image display drive waveform in FIG. 3 includes a positive side video signal portion waveform A period and a horizontal retrace interval a period, and a negative side video signal portion B period and a horizontal retrace interval b period. At the boundary C between the positive side and the negative side, the potential changes linearly. However, in this driving method, regarding the potential of the pixel electrode, the potential of the data line is affected by the parasitic capacitance existing between the pixel electrode and the adjacent data line every horizontal scanning period. For example, in a state where the pixel potential holds the positive potential, when the data line selects the next horizontal scanning period, the potential of the data line becomes a negative potential, causing capacitive coupling due to the parasitic capacitance, and the pixel electrode potential becomes It will swing to the negative potential. This increases the threshold voltage of the liquid crystal and lowers the effective potential. On the image display, there is a possibility that it may cause a decrease in contrast and an increase in crosstalk, thereby causing a serious defect in display quality.
[0003]
[Problems to be solved by the invention]
As described in the related art, in the 1H inversion drive in which the analog video signal is inverted positively or negatively with respect to the potential near the common substrate electrode every horizontal scanning period, insufficient contrast or crosstalk which is a display problem occurs. It is in.
[0004]
[Means for Solving the Problems]
In order to solve such a problem, the present invention provides a plurality of pixel electrodes arranged in a matrix, a data line for supplying an image signal to the pixel electrode via a transistor, and a pixel electrode and a liquid crystal through a liquid crystal. A liquid crystal display device comprising: a common electrode facing the liquid crystal display; wherein the image signal supplied to the data line is a positive image signal that makes the potential of the pixel electrode positive with respect to the potential of the common electrode. A negative image signal for setting the potential of the pixel electrode to a negative potential is alternately switched every horizontal scanning period, and the image signal uses a step-like waveform indicating a step change of a plurality of levels. Switching between the waveform of the positive image signal and the waveform of the negative image signal is performed, and the waveform generating circuit for generating the waveform of the image signal includes a waveform obtained by differentially amplifying the video signal and a polarity inversion amplification. A polarity inversion generating circuit for generating a stepped waveform that generates a stepped waveform indicating the stepwise change of the plurality of levels by sampling the voltage of the sine waveform, and generating a waveform from the polarity inversion generating circuit every horizontal scanning period. And a switch for generating a waveform of the image signal by switching to a stepwise waveform indicating a stepwise change of the plurality of levels during a period in which the waveform is switched between a positive polarity and a negative polarity while alternately switching to a different polarity. It is characterized by the following.
In particular, in the present invention, an electro-optical material is sealed between a pair of substrates, a plurality of pixel electrodes arranged in a matrix on one of the substrates, a switching transistor connected to the pixel electrode, and the switching transistor. An image display device comprising: an image display unit having a plurality of data lines for supplying an image signal to a transistor; and image sampling means for sampling an analog image signal and supplying a sampled image signal to the data line. The analog image display signal is inverted in a positive polarity and a negative polarity with respect to the common substrate potential every horizontal scanning period, and at the time of the inversion, the potential waveform of the analog image display signal has a stepped waveform or a ramp waveform. There is a feature.
[0005]
【Example】
FIGS. 1A and 1B show an example of a drive waveform of an analog video signal according to the present invention, and FIGS. 2A and 2B show examples of a drive circuit for generating the waveform. FIG. 4 shows an equivalent circuit diagram of an active matrix substrate for driving a liquid crystal of the liquid crystal display device used in the present invention. An operation example in which data is written and held in a pixel having an N-channel pixel transistor will be described below.
[0006]
In FIG. 4, the gate of the analog switch 32 is sequentially opened by the shift register 31 to write an analog video signal to the data line 37. When the pixel gate electrode 36 has a high potential, a predetermined data signal is written to the pixel electrode during one horizontal scanning period in which the pixel transistor 33 opens. Thereafter, the pixel transistor is closed when the gate potential becomes low. Then, the potential written to the pixel is held by the pixel holding capacitor 35. This holding state is continued until a pixel writing operation in the next field is performed, and this operation is repeated. At this time, a timing chart of the pixel potential waveform 41 of any one pixel, the pixel transistor gate potential waveform 43, the common electrode potential 45, and the video potential waveform 44 of the data line connected to the source of the arbitrary one pixel pixel transistor Is shown in FIG. FIGS. 5A, 5B, and 5C respectively show a pixel electrode waveform, a gate line waveform, and a data line video signal waveform. The amplitude of each waveform represents voltage, and the horizontal axis represents time.
[0007]
The data line video waveform 44 alternately repeats a period of positive potential and a period of negative potential with respect to the common electrode potential 45. The half cycle time is equal to the time during which the pixel gate electrode is open. That is, after the writing operation to the pixel is completed, the gate line of the next stage is opened, and during the writing operation of the next stage pixel, a signal having a polarity opposite to that of the data line video signal written to the own pixel exists in the data line. This polarity inversion is alternately repeated for each horizontal scanning period. ΔVSG is considered to be a potential drop caused by the parasitic capacitance 38 between the pixel and the data line in FIG. 4, thereby reducing the effective voltage applied to the liquid crystal. The parasitic capacitance of the pixel and the data line is a parameter determined by the design value of the active matrix substrate. In a fine-pitch device requiring high resolution, the ratio of this parasitic capacitance to the pixel holding capacitance increases, and the value of ΔVSG further increases. growing.
[0008]
In the conventional example, the pixel electrodes and the data lines are formed in the same layer as shown in FIG. The outline of the process will be described below with reference to FIG. The source, drain, and channel of the thin film transistor 51 are formed on a glass substrate 58 with polycrystalline Si 56, and after the gate insulating film 57 is formed, the
[0009]
However, in recent years, it has become necessary to adopt a structure in which the
[0010]
In a device having such limitations in device specifications and process design, as shown in FIGS. 1 (a) and 1 (b), a high-frequency component is reduced by changing the potential waveform to a staircase wave or a ramp wave when the video signal is inverted. The method of the present invention for suppressing the amplitude of a signal through a parasitic capacitance between a line and a pixel electrode is effective. Therefore, in a device with a fine pitch in which the ratio of the parasitic capacitance to the pixel holding capacitance is structurally large, it can be an effective means for limiting the value of ΔVSG to a small value. By reducing ΔVSG, the absolute value of the difference between the pixel potential waveform and the common electrode potential in FIG. 5 increases, and the effective voltage applied to the liquid crystal throughout the holding period increases. Also, when there is a potential difference depending on the location in the screen of the video signal, the difference in the interference effect between the data line and the pixel via the capacitance in the screen becomes small. Therefore, it is possible to prevent a decrease in contrast and a crosstalk defect on a display.
[0011]
Next, FIG. 2A shows an example of a circuit for generating the staircase video waveform shown in FIG. A polarity inversion amplification waveform is generated from the video signal by a polarity inversion generating circuit including an inverting
[0012]
FIG. 2B shows the ramp generation circuit of FIG. 1B. The video signal is polarity-reversed and amplified by the polarity reversal amplifier circuit in the same manner as the staircase wave generation circuit of FIG. Further, an appropriate rectangular potential waveform 19 (Vsig) is integrated to form a ramp waveform, and is synthesized with the inverted video waveform by a changeover switch that switches at a timing within a retrace interval of one horizontal scanning period. Thus, the ramp wave shown in FIG. 2B can be produced. By adding such a circuit to the liquid crystal driving circuit, it is possible to display a liquid crystal display having a fine pitch, which is restricted in design, without causing crosstalk or a decrease in contrast.
[0013]
In the present invention, when the video signal is inverted as shown in FIG. 1, by changing the potential waveform to a staircase wave or a ramp wave, the high-frequency component can be reduced, and the amplitude of the signal passing through the parasitic capacitance between the data line and the pixel electrode can be reduced. It is possible. Therefore, in a device with a fine pitch in which the ratio of the parasitic capacitance to the pixel holding capacitance is structurally large, it can be an effective means for limiting the value of ΔVSG to a small value. By reducing ΔVSG, the absolute value of the difference between the pixel potential waveform and the common electrode potential in FIG. 5 increases, and the effective voltage applied to the liquid crystal throughout the holding period increases. Also, when there is a potential difference depending on the location in the screen of the video signal, the difference in the interference effect between the data line and the pixel via the capacitance in the screen becomes small. Therefore, it is possible to prevent a decrease in contrast and a crosstalk defect on a display.
[Brief description of the drawings]
FIG. 1 is a waveform diagram of a video signal for driving a liquid crystal display device of the present invention.
FIG. 2 is a diagram of an example of a waveform generation circuit of FIG. 1;
FIG. 3 is a diagram showing a conventional video signal waveform for driving a liquid crystal display device.
FIG. 4 is an equivalent circuit diagram of a liquid crystal display device.
FIG. 5 is a diagram showing a pixel potential waveform, a gate potential waveform, a data line potential waveform, and a common electrode potential of a certain pixel.
FIG. 6 is a cross-sectional view of a pixel portion of a liquid crystal display device.
[Explanation of symbols]
11
43 gate line potential waveform 44 data line potential waveform 45 common electrode potential 51 thin film transistor 52
Claims (1)
前記データ線に供給される前記画像信号は、前記共通電極の電位に対する前記画素電極の電位を正極性の電位にする正極性の画像信号と前記画素電極の電位を負極性の電位にする負極性の画像信号とが、水平走査期間毎に交互に切り替えられ、当該画像信号は、複数レベルの段階的変化を示す階段状波形を用いて前記正極性の画像信号の波形と前記負極性の画像信号の波形との間の切り替えがなされ、
前記画像信号の波形を発生する波形発生回路は、ビデオ信号を差動増幅した波形と極性反転増幅した波形を発生させる極性反転発生回路と、サイン波形の電圧をサンプリングして前記複数レベルの段階的変化を示す階段状波形を生成し、前記極性反転発生回路からの波形を一水平走査期間毎に交互に異なる極性に切り替えると共に、当該波形が正極性と負極性との間で切り替わる期間に前記複数レベルの段階的変化を示す階段状波形に切り替えて前記画像信号の波形を発生するスイッチとを有する
ことを特徴とする液晶表示装置。A liquid crystal display device comprising a plurality of pixel electrodes arranged in a matrix, a data line for supplying an image signal to the pixel electrode via a transistor, and a common electrode opposed to the pixel electrode via a liquid crystal. So,
The image signal supplied to the data line includes a positive image signal for setting the potential of the pixel electrode with respect to the potential of the common electrode to a positive potential and a negative image signal for setting the potential of the pixel electrode to a negative potential. The image signal is alternately switched every horizontal scanning period, and the image signal uses a staircase waveform indicating a step change of a plurality of levels, and the waveform of the positive image signal and the negative image signal are used. Switch between the waveforms of
A waveform generating circuit for generating a waveform of the video signal, a polarity inversion generating circuit for generating a waveform obtained by differentially amplifying the video signal and a waveform obtained by inverting and amplifying the polarity of the video signal; A stepwise waveform indicating a change is generated, and the waveform from the polarity inversion generating circuit is alternately switched to a different polarity every horizontal scanning period, and the plurality of waveforms are switched during a period in which the waveform switches between a positive polarity and a negative polarity. A switch for generating a waveform of the image signal by switching to a step-like waveform indicating a step change in level.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003201250A JP3603900B2 (en) | 2003-07-24 | 2003-07-24 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003201250A JP3603900B2 (en) | 2003-07-24 | 2003-07-24 | Liquid crystal display |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18413293A Division JP3476865B2 (en) | 1993-07-26 | 1993-07-26 | Driving method of liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004054279A JP2004054279A (en) | 2004-02-19 |
| JP3603900B2 true JP3603900B2 (en) | 2004-12-22 |
Family
ID=31944750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003201250A Expired - Lifetime JP3603900B2 (en) | 2003-07-24 | 2003-07-24 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3603900B2 (en) |
-
2003
- 2003-07-24 JP JP2003201250A patent/JP3603900B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004054279A (en) | 2004-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5292451B2 (en) | Semiconductor display device | |
| US8922470B2 (en) | Liquid crystal display apparatus with row counter electrodes and driving method therefor | |
| CN105096888B (en) | Array base palte, display panel and its driving method | |
| CN103400563B (en) | Array substrate and liquid crystal display device | |
| KR20050001249A (en) | Liquid crystal display | |
| JP2001282205A (en) | Active matrix type liquid crystal display device and driving method thereof | |
| JPWO2007135803A1 (en) | Active matrix liquid crystal display device and driving method thereof | |
| US20060119755A1 (en) | Liquid crystal display device | |
| JPH09269511A (en) | Liquid crystal device, driving method thereof and display system | |
| JPH10142627A (en) | Liquid crystal display | |
| KR20000057991A (en) | Active matrix liquid crystal display device, method of manufacturing the same, and method of driving the same | |
| KR100725870B1 (en) | LCD and its manufacturing method | |
| JP3476865B2 (en) | Driving method of liquid crystal display device | |
| JP3603900B2 (en) | Liquid crystal display | |
| WO2013179787A1 (en) | Method for driving liquid crystal display device, liquid crystal display device, and mobile instrument provided with same | |
| US8384703B2 (en) | Liquid crystal display device | |
| JPH09236790A (en) | Liquid crystal display device and its drive method | |
| JPH04324419A (en) | Driving method for active matrix type display device | |
| JPH06186530A (en) | Active matrix liquid crystal panel and its driving method | |
| JP2006010897A (en) | Display device and driving method of display device | |
| JP3637909B2 (en) | Driving method of liquid crystal device | |
| JPH11202292A (en) | Driving method of active matrix type liquid crystal display device | |
| JP3533476B2 (en) | Liquid crystal display | |
| JPH11231845A (en) | Drive circuit for display device | |
| JP3894350B2 (en) | Display device control apparatus and control method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 8 |