JP3604868B2 - システムおよびエラー処理方法 - Google Patents
システムおよびエラー処理方法 Download PDFInfo
- Publication number
- JP3604868B2 JP3604868B2 JP13481097A JP13481097A JP3604868B2 JP 3604868 B2 JP3604868 B2 JP 3604868B2 JP 13481097 A JP13481097 A JP 13481097A JP 13481097 A JP13481097 A JP 13481097A JP 3604868 B2 JP3604868 B2 JP 3604868B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- error
- information processing
- disconnection
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Computer And Data Communications (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ネットワーク上に接続されるシステムおよびエラー処理方法に関する。
【０００２】
【従来の技術】
ネットワークを形成する方法として、図１に示すような階段状のスター型トポロジー１（以下、ＳＴＮ１と称する）を形成する方法がある。ＳＴＮ１を形成する場合、各信号線は、ホストコンピュータシステム（以下、ホストと称する）２とハブ３，４，７，８かデバイス５，６，９，１０，１１，１２，１３との間、あるいはホスト２と別のハブかデバイスに接続されている。この場合、ホスト１は、ＳＴＮ１制御用でＳＴＮ１上にはひとつしか存在しない。
【０００３】
また、信号のリピータ機能を有するハブ３，４，７，８はデバイス追加の接続点となるためＳＴＮ１を形成する上で不可欠な機能である。各デバイス５，６，９，１０，１１，１２，１３は、たとえばプリンタ、スキャナ、キーボード等のコンピュータＩ／Ｏが考えられる。
【０００４】
従来、このようなネットワークシステムにおいて接続されているデバスを検出する手段として、接続に使用している信号線の状態を検出することで接続・切断の状態を行う方法がある。これは、信号線に抵抗器を接続し電圧を加えることにより、任意の状態を作り出すものである。
【０００５】
【発明が解決しようとする課題】
しかし、この方式の場合、以下の問題が生じる。
【０００６】
（１）ネットワークが形成された状態で、あるデバイスのシステムが回復不能なエラーを生じたとき、そのデバイスの状態を知らないホストがリトライを繰り返すことによりネットワーク全体を一括管理するホストのリトライの負荷が増加する。
【０００７】
（２）ネットワークが形成された状態で、あるデバイスのシステムが回復不能なエラーを生じたとき、ネットワーク全体が不安定になる可能性がある。
【０００８】
そこで、本発明は、上記に鑑みてなされたものであり、装置の異常に起因するシステムエラーを阻止することが可能なシステムおよびエラー処理方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
このような目的を達成するために、請求項１の発明は、ホストと前記ホストと信号線を介して接続するデバイスとを有するシステムであって、前記デバイスは、デバイスのエラーを検出する検出手段と、前記検出手段によりデバイスのエラーが検出された場合、前記信号線に接続されるプルアップ抵抗への電源供給を停止させ、前記検出手段によりデバイスのエラーが検出されない場合、前記信号線に接続されるプルアップ抵抗への電源供給を行う手段とを有し、前記ホストは、前記信号線の切断状態が一定時間継続するか判断する判断手段と、前記判断手段により前記信号線の切断状態が一定時間継続したと判断された場合、デバイスの切断処理を行う切断処理手段とを有することを特徴とする。
【００１０】
請求項２の発明は、情報処理機器と前記情報処理機器と信号線を介して接続する他の情報処理機器とを有するシステムであって、前記情報処理機器は、情報処理機器のエラーを検出する検出手段と、前記検出手段により情報処理機器のエラーが検出された場合、前記信号線を切断状態にし、前記検出手段により情報処理機器のエラーが検出されない場合、前記信号線を接続状態にする制御する制御手段とを有し、前記他の情報処理機器は、前記信号線の切断状態が一定時間継続するか判断する判断手段と、前記判断手段により前記信号線の切断状態が一定時間継続したと判断された場合、情報処理機器の切断処理を行う切断処理手段とを有することを特徴とする。
【００１１】
請求項３の発明は、ホストと前記ホストと信号線を介して接続するデバイスとを有するシステムにおけるエラー処理方法であって、前記デバイスのエラーを検出する検出ステップと、前記検出ステップによりデバイスのエラーが検出された場合、前記信号線に接続されるプルアップ抵抗への電源供給を停止させ、前記検出ステップによりデバイスのエラーが検出されない場合、前記信号線に接続されるプルアップ抵抗への電源供給を行うステップと、前記信号線の切断状態が一定時間継続するか判断する判断ステップと、前記判断ステップにより前記信号線の切断状態が一定時間継続したと判断された場合、デバイスの切断処理を行う切断処理ステップとを有することを特徴とする。
【００１２】
請求項４の発明は、情報処理機器と前記情報処理機器と信号線を介して接続する他の情報処理機器とを有するシステムにおけるエラー処理方法であって、
前記情報処理機器のエラーを検出する検出ステップと、前記検出ステップにより情報処理機器のエラーが検出された場合、前記信号線を切断状態にし、前記検出ステップにより情報処理機器のエラーが検出されない場合、前記信号線を接続状態にする制御する制御ステップと、前記信号線の切断状態が一定時間継続するか判断する判断ステップと、前記判断ステップにより前記信号線の切断状態が一定時間継続したと判断された場合、情報処理機器の切断処理を行う切断処理ステップとを有することを特徴とする。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
【００２１】
図２は本発明のＳＴＮ１の論理的な接続構成を示す。
【００２２】
図１において、デバイス５，６，９〜１３は不図示のハブを介して最終的にホスト２に接続されている。図１のハブ３，４，７，８はホスト２に対して接続する上流方向と、上記デバイスに対して接続する下流方向に信号線がでており、下流方向に対して上記デバイスの接続・切断・状態検出ができ、それらの情報をホスト２に返すことができる。そのため、ホスト２はハブを介して接続されているデバイスの状態を管理することができるため、図２のように論理的には各デバイスがホスト２にパラレルで直接接続されていることになる。また、ホスト２はＳＴＮ１に接続されたデバイスに番号を割り付けることにより各デバイスに対して個別に処理を行うことが可能である。ハブに関しては図５で説明する。
【００２３】
図３はホストとデバイスを構成するための信号線の形態を示している。
【００２４】
この図３は、図２で示した論理的に接続しているホスト２とデバイス（図３において符号２１）の構成を説明するものである。ホスト２とデバイス２１を接続するネットワークケーブル２８は信号線ｄａｔａ１とｄａｔａ２からなる２本のケーブルで構成される。ホスト２やハブの下流方向にあるすべてのポートには、ｄａｔａ１，ｄａｔａ２の信号線上にプルダウン抵抗器２６，２７がある。これによりホスト２やハブのダウンストリームポートにデバイス２１が接続していない場合、あるいは接続されたデバイス２１のプルアップ抵抗器３３に電源が供給されていない場合は、ダウンストリーム側に接続されたプルダウン抵抗器２６，２７によってｄａｔａ１，ｄａｔａ２の双方がグランドレベルに引き下げられる。これを切断状態と呼ぶことにする。
【００２５】
また、すべてのデバイス２１の上流側では信号線ｄａｔａ１がプルアップ抵抗器３３によってデバイス電源に接続されており、デバイス側に電源が供給され信号ラインが休止している場合は任意の電位まで引き上げられた状態になり、２本の信号線に休止デバイス状態が生成され、プルアップ抵抗器３３を持つｄａｔａ１は一定の電圧以上に、ｄａｔａ２はほぼグランドレベルになる。これを接続状態と呼ぶことにする。
【００２６】
デバイス２１では、ｄａｔａ１信号は抵抗３３を介してＦＥＴ３４に接続されている。これにより、ＦＥＴ３４をオンオフ制御することにより信号線ｄａｔａ１の状態が変化し擬似的に２種類のケーブル状態を発生することができる。
【００２７】
バス監視回路２５は送受信回路２３からｄａｔａ１，ｄａｔａ２の両信号を経て、電圧レベルを監視する回路である。また、バス監視回路２５はデバイス制御回路２２よりデータの送受信が行われているか否かを判断して、データ送受信のない期間バス監視回路２５に、イネーブル信号を出力している。また、タイマ２４は待機時間をカウントするものである。
【００２８】
デバイス２１は送受信回路２９、主制御を司るデバイス制御回路３０、デバイス制御回路３０の暴走検出を行うウオッチドックタイマ回路３１（以下、ＷＤＴ回路）、待機時間をカウントするタイマ３２、プルアップ抵抗器３３、ＦＥＴ３４で構成される。
【００２９】
デバイス制御回路３０は、デバイスの主制御を行うものであり、自身の暴走を検出するためにＷＤＴ回路３１に対して、一定時間ごとにリセットルーチンを実行する。また、ＷＤＴ回路３１によって暴走検出をした場合、回路を停止する停止信号が接続されている。
【００３０】
ＷＤＴ回路３１はＦＥＴ３４のゲートを制御するＧａｔｅＥｎ信号を制御する。通常デバイス２１に電源が投入されたとき、ＷＤＴ回路３１はＦＥＴ３４のゲートをオンすることによりプルアップ抵抗器３３に電源を供給し、接続状態を作ることにより上流のホスト２に接続可能であることを認識させる。
【００３１】
図４は図３の送受信回路２３，２９の構成を示す回路図である。送受信回路２３は、データを送信する出力イネーブル端子付出力バッファ３５，３６と、データを受信する入力バッファ３７，３８を備えている。送受信回路２９は、データを送信する出力イネーブル端子付出力バッファ３９，４０と、データを受信する入力バッファ４１，４２を備えている。
【００３２】
送受信回路２３は、デバイス制御回路２２から出力される送信データＳＥＮＤ１，ＳＥＮＤ２および出力をイネーブルにするＯＵＴＥｎ信号の入力信号と、入出力信号ｄａｔａ１，ｄａｔａ２を入力バッファ３７，３８を介してＲＣＶ１，ＲＣＶ２の受信信号として出力する。ＲＣＶ１，ＲＣＶ２の両信号はデバイス制御回路２２とバス監視回路２５に接続されている。デバイス回路２２は各シーケンスに応じて送受の切り替えを行い、データのやりとりを行う。
【００３３】
送受信回路２９は、デバイス制御回路３０から出力される送信データＳＥＮＤ１，ＳＥＮＤ２および出力をイネーブルにするＯＵＴＥｎ信号の入力信号と、入出力信号ｄａｔａ１，ｄａｔａ２を入力バッファ４１，４２を介してＲＣＶ１，ＲＣＶ２の受信信号として出力する。ＲＣＶ１，ＲＣＶ２の両信号はデバイス制御回路３０に接続されている。
【００３４】
図５は、ハブの構成を示す。図５においてハブ４５は、主制御を司るハブ制御回路５１を中心に、上流側に送受信回路４９、下流側に送受信回路５２，５４を持つ。下流側の送受信回路の数はハブが持つ下流ポートの数だけ有する。また、送受信回路５２，５４はバス監視回路５３に接続され、ハブ制御回路５１の切り替えにより各信号線の状態検出を行うことができる。タイマ５０は、待機時間をカウントするものである。ハブ制御回路５１は、上流からのデータ処理に対して、ホスト２が指定した該当デバイスが接続されている送受信回路５２、または５４を通信可能にする。また、下流からのデータ処理に対しては、ホスト２の命令に従い上流のホスト２へ返す。これによって、図２に示すようにホスト２とハブ４５（不図示）を介して接続されているデバイスは論理的に一対一に接続されていることになる。
【００３５】
また、ハブ４５はバス監視回路５３により、各下流のデバイスごとに信号線の状態を監視することが可能であり、後で説明する図７のフローチャート処理によってデバイスの切断検出を行い、上流のホスト２に該当切断デバイスの情報を連絡する。
【００３６】
図６はデバイスのエラーを検出するＷＤＴ処理を示している。図６において、処理６０ではデバイス電源オンの処理が行われる。電源がオンされると処理６１でデバイス制御回路３０によってＷＤＴ回路３１に対してリセットがかけられる。処理６２でＷＤＴ回路３１はカウントを開始する。判断処理６３では、ＷＤＴ回路３１のカウンタがＦｕｌｌ（カウントアップ）であるかを判断する。カウンタがＦｕｌｌでない場合、判断処理６４でデバイス制御回路３０からＷＤＴ回路３１のクリア信号がでているかを判断し、でていない場合、処理６２に戻りカウントを継続する。デバイス回路３０が正常に動作している場合は、判断処理６４によってカウンタがＦｕｌｌになる前にクリア信号が検出され、ＷＤＴ回路３１のカウンタはリセットされる。正常に動作が行われている場合は、処理６１，６２，６３，６４を連続して行う。
【００３７】
デバイス回路３０で、異常が発生した場合はＷＤＴ回路３１に対して正常にクリア信号が発生しなくなるため、処理６２のカウントアップによってＷＤＴカウンタはＦｕｌｌになりデバイス回路が異常であることを検出する。そして処理６５でデバイスエラーが発生し、処理６６で信号線への電源供給を停止させるためにＦＥＴ３４のゲート信号ＧａｔｅＥｎをハイにする。
【００３８】
この処理により、ｄａｔａ１信号線上にはデータラインが駆動されなくなると、上流のプルダウン抵抗器２６，２７によってｄａｔａ１，ｄａｔａ２はグランドレベルに引き下げられる。
【００３９】
図７はデータ送受信間の待機時間処理を示すフローチャートである。図７においてホスト２およびデバイス２１は、送信側がデータ送信を完了してから次のデータ受信を開始するまでの経過時間をトラッキングする必要がある。この時間はデータを双方向にやりとりするために重要でデータの衝突を回避するために必要である。
【００４０】
ホスト２または他のデバイスが新しいデータの通信を試みる前に、現在進行中のデータ通信が終了していなくてはならない。これが守られないとネットワークのバスが衝突し、最大２つの連続する転送データが破損してしまう場合がある。
【００４１】
ホスト２とデバイス２１にはそれぞれタイマー２４，３２が装備されデータを送信する側のタイマーによってトラッキングが制御される。タイマーはデータの最後尾に現れるデータ終了波形に基づきアイドル状態に遷移する時点からカウントを開始し、次のアイドルからデータ開始ステートを検出するまでカウントを継続する。
【００４２】
処理７０は、信号線ｄａｔａ１，ｄａｔａ２の状態を監視するバス監視回路２５によって信号の状態を検出している。ここで転送データの最後尾に送られるデータ終了ステートを認識すると、処理７１によってデータラインを停止する。データラインを停止することにより、バス監視回路２５はデータラインの状態を確認することができるようになる。これとともに処理７３では待機時間をカウントする。タイマーをリセットし処理７４でカウントを開始する。クロックによってタイマーはカウントを続け、判断処理７５でタイマーのカウンタがＦｕｌｌであるかを判断する。判断処理７５によってカウンタがＦｕｌｌでない場合、判断処理７６で信号線の状態を確認する。
【００４３】
ｄａｔａ１がハイレベル、ｄａｔａ２がグランドレベルの場合、デバイスが正常に接続されているとして判断処理７５に戻る。タイマーはクロックによってカウントされているので待機時間が経過すると処理７７でタイマーを停止し、処理７８を経て処理７９にてデータラインを再開する。
【００４４】
待機時間内に判断処理７６によって、切断状態が検出されると、デバイス切断検出処理９０にて切断状態が一定時間以上継続するか、復帰するかを判断する。判断処理９０にて切断でないと判断すると、処理７５に戻り、再び待機時間処理を行う。
【００４５】
判断処理９０にて切断状態が発生したと認識すると、ホスト２該当デバイスの切断処理を行う。切断処理を行うことによってホスト２は、該当デバイスに対し、データの送信を停止し、ＳＴＮ１から切り離す。
【００４６】
図８は、デバイス切断検出処理を示すフローチャートである。信号線ｄａｔａ１，ｄａｔａ２が切断状態になると処理１００にて切断状態の時間を図るタイマーをリセットする。処理１０１の判断処理にて信号線の状態が切断状態の場合、タイマーをインクリメントする。処理１０３にてタイマーの値がＦｕｌｌでない場合、処理１０１から１０３を繰り返す。処理１０３にてタイマーがＦｕｌｌになると、一定時間切断状態が連続したとして処理１０４のバス監視回路をオフする。その後処理１０５にてデバイスの切断処理を実行する。
【００４７】
処理１０１で切断状態でなくなると図７の処理７５に戻り、再び待機時間処理を継続する。
【００４８】
図９および図１０は、ホスト２またはハブの下流信号線の状態を示している。
【００４９】
図９は、接続状態を示す。デバイス２１のプルアップ抵抗器３３に電源が供給されている場合、接続とともにｄａｔａ１信号は電圧が上昇し、バス監視回路２５で接続が検出可能な電圧レベルＶｏｈ以上に達する。Ｖｏｈに達した状態が一定時間継続すると、バス監視回路はデバイスが接続されたと認識・決定しホスト２に報告する。
【００５０】
また、図１０は、切断状態を示す。デバイス２１のプルアップ抵抗器３３に供給されている電源がＦＥＴによって切られた場合、ｄａｔａ１信号は電圧が下降し、バス監視回路２５で接続が検出可能な電圧レベルＶｏｈ以下に達し切断状態になってから一定時間継続すると、バス監視回路はデバイスが切断されたと認識・決定しホスト２に報告する。
【００５１】
上述の実施形態の他に次の例を実施できる。上述の十形態ではデバイス２１をネットワーク信号線２８に接続する中継装置としてハブと呼ばれるコネクタを例に説明したが、ネットワークから分岐を採るための中継装置、たとえば、ルータやゲートウェー等も中継装置として使用できる。
【００５２】
【発明の効果】
以上説明したように本発明では、回復不能な情報処理機器が他の情報処理機器やネットワークに影響を与えることがない。
【図面の簡単な説明】
【図１】ネットワーク構造を示すブロック図である。
【図２】本実施の形態における論理的な接続を示すブロック図である。
【図３】本実施の形態におけるホストとデバイスの接続形態を示すブロック図である。
【図４】本実施の形態における送受信機の構成を示す回路図である。
【図５】本実施の形態におけるハブの構成を示すブロック図である。
【図６】本実施の形態におけるＷＤＴのエラー検出処理を示すフローチャートである。
【図７】本実施の形態における待機時間処理を示すフローチャートである。
【図８】本実施の形態におけるデバイス切断検出処理を示すフローチャートである。
【図９】本実施の形態における切断・検出の状態を示す図である。
【図１０】本実施の形態における切断・検出の状態を示す図である。
【符号の説明】
１ スター型トポロジー
２ ホストコンピュータシステム
３，４，７，８ ハブ
５，６，９〜１３ デバイス
【発明の属する技術分野】
本発明は、ネットワーク上に接続されるシステムおよびエラー処理方法に関する。
【０００２】
【従来の技術】
ネットワークを形成する方法として、図１に示すような階段状のスター型トポロジー１（以下、ＳＴＮ１と称する）を形成する方法がある。ＳＴＮ１を形成する場合、各信号線は、ホストコンピュータシステム（以下、ホストと称する）２とハブ３，４，７，８かデバイス５，６，９，１０，１１，１２，１３との間、あるいはホスト２と別のハブかデバイスに接続されている。この場合、ホスト１は、ＳＴＮ１制御用でＳＴＮ１上にはひとつしか存在しない。
【０００３】
また、信号のリピータ機能を有するハブ３，４，７，８はデバイス追加の接続点となるためＳＴＮ１を形成する上で不可欠な機能である。各デバイス５，６，９，１０，１１，１２，１３は、たとえばプリンタ、スキャナ、キーボード等のコンピュータＩ／Ｏが考えられる。
【０００４】
従来、このようなネットワークシステムにおいて接続されているデバスを検出する手段として、接続に使用している信号線の状態を検出することで接続・切断の状態を行う方法がある。これは、信号線に抵抗器を接続し電圧を加えることにより、任意の状態を作り出すものである。
【０００５】
【発明が解決しようとする課題】
しかし、この方式の場合、以下の問題が生じる。
【０００６】
（１）ネットワークが形成された状態で、あるデバイスのシステムが回復不能なエラーを生じたとき、そのデバイスの状態を知らないホストがリトライを繰り返すことによりネットワーク全体を一括管理するホストのリトライの負荷が増加する。
【０００７】
（２）ネットワークが形成された状態で、あるデバイスのシステムが回復不能なエラーを生じたとき、ネットワーク全体が不安定になる可能性がある。
【０００８】
そこで、本発明は、上記に鑑みてなされたものであり、装置の異常に起因するシステムエラーを阻止することが可能なシステムおよびエラー処理方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
このような目的を達成するために、請求項１の発明は、ホストと前記ホストと信号線を介して接続するデバイスとを有するシステムであって、前記デバイスは、デバイスのエラーを検出する検出手段と、前記検出手段によりデバイスのエラーが検出された場合、前記信号線に接続されるプルアップ抵抗への電源供給を停止させ、前記検出手段によりデバイスのエラーが検出されない場合、前記信号線に接続されるプルアップ抵抗への電源供給を行う手段とを有し、前記ホストは、前記信号線の切断状態が一定時間継続するか判断する判断手段と、前記判断手段により前記信号線の切断状態が一定時間継続したと判断された場合、デバイスの切断処理を行う切断処理手段とを有することを特徴とする。
【００１０】
請求項２の発明は、情報処理機器と前記情報処理機器と信号線を介して接続する他の情報処理機器とを有するシステムであって、前記情報処理機器は、情報処理機器のエラーを検出する検出手段と、前記検出手段により情報処理機器のエラーが検出された場合、前記信号線を切断状態にし、前記検出手段により情報処理機器のエラーが検出されない場合、前記信号線を接続状態にする制御する制御手段とを有し、前記他の情報処理機器は、前記信号線の切断状態が一定時間継続するか判断する判断手段と、前記判断手段により前記信号線の切断状態が一定時間継続したと判断された場合、情報処理機器の切断処理を行う切断処理手段とを有することを特徴とする。
【００１１】
請求項３の発明は、ホストと前記ホストと信号線を介して接続するデバイスとを有するシステムにおけるエラー処理方法であって、前記デバイスのエラーを検出する検出ステップと、前記検出ステップによりデバイスのエラーが検出された場合、前記信号線に接続されるプルアップ抵抗への電源供給を停止させ、前記検出ステップによりデバイスのエラーが検出されない場合、前記信号線に接続されるプルアップ抵抗への電源供給を行うステップと、前記信号線の切断状態が一定時間継続するか判断する判断ステップと、前記判断ステップにより前記信号線の切断状態が一定時間継続したと判断された場合、デバイスの切断処理を行う切断処理ステップとを有することを特徴とする。
【００１２】
請求項４の発明は、情報処理機器と前記情報処理機器と信号線を介して接続する他の情報処理機器とを有するシステムにおけるエラー処理方法であって、
前記情報処理機器のエラーを検出する検出ステップと、前記検出ステップにより情報処理機器のエラーが検出された場合、前記信号線を切断状態にし、前記検出ステップにより情報処理機器のエラーが検出されない場合、前記信号線を接続状態にする制御する制御ステップと、前記信号線の切断状態が一定時間継続するか判断する判断ステップと、前記判断ステップにより前記信号線の切断状態が一定時間継続したと判断された場合、情報処理機器の切断処理を行う切断処理ステップとを有することを特徴とする。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
【００２１】
図２は本発明のＳＴＮ１の論理的な接続構成を示す。
【００２２】
図１において、デバイス５，６，９〜１３は不図示のハブを介して最終的にホスト２に接続されている。図１のハブ３，４，７，８はホスト２に対して接続する上流方向と、上記デバイスに対して接続する下流方向に信号線がでており、下流方向に対して上記デバイスの接続・切断・状態検出ができ、それらの情報をホスト２に返すことができる。そのため、ホスト２はハブを介して接続されているデバイスの状態を管理することができるため、図２のように論理的には各デバイスがホスト２にパラレルで直接接続されていることになる。また、ホスト２はＳＴＮ１に接続されたデバイスに番号を割り付けることにより各デバイスに対して個別に処理を行うことが可能である。ハブに関しては図５で説明する。
【００２３】
図３はホストとデバイスを構成するための信号線の形態を示している。
【００２４】
この図３は、図２で示した論理的に接続しているホスト２とデバイス（図３において符号２１）の構成を説明するものである。ホスト２とデバイス２１を接続するネットワークケーブル２８は信号線ｄａｔａ１とｄａｔａ２からなる２本のケーブルで構成される。ホスト２やハブの下流方向にあるすべてのポートには、ｄａｔａ１，ｄａｔａ２の信号線上にプルダウン抵抗器２６，２７がある。これによりホスト２やハブのダウンストリームポートにデバイス２１が接続していない場合、あるいは接続されたデバイス２１のプルアップ抵抗器３３に電源が供給されていない場合は、ダウンストリーム側に接続されたプルダウン抵抗器２６，２７によってｄａｔａ１，ｄａｔａ２の双方がグランドレベルに引き下げられる。これを切断状態と呼ぶことにする。
【００２５】
また、すべてのデバイス２１の上流側では信号線ｄａｔａ１がプルアップ抵抗器３３によってデバイス電源に接続されており、デバイス側に電源が供給され信号ラインが休止している場合は任意の電位まで引き上げられた状態になり、２本の信号線に休止デバイス状態が生成され、プルアップ抵抗器３３を持つｄａｔａ１は一定の電圧以上に、ｄａｔａ２はほぼグランドレベルになる。これを接続状態と呼ぶことにする。
【００２６】
デバイス２１では、ｄａｔａ１信号は抵抗３３を介してＦＥＴ３４に接続されている。これにより、ＦＥＴ３４をオンオフ制御することにより信号線ｄａｔａ１の状態が変化し擬似的に２種類のケーブル状態を発生することができる。
【００２７】
バス監視回路２５は送受信回路２３からｄａｔａ１，ｄａｔａ２の両信号を経て、電圧レベルを監視する回路である。また、バス監視回路２５はデバイス制御回路２２よりデータの送受信が行われているか否かを判断して、データ送受信のない期間バス監視回路２５に、イネーブル信号を出力している。また、タイマ２４は待機時間をカウントするものである。
【００２８】
デバイス２１は送受信回路２９、主制御を司るデバイス制御回路３０、デバイス制御回路３０の暴走検出を行うウオッチドックタイマ回路３１（以下、ＷＤＴ回路）、待機時間をカウントするタイマ３２、プルアップ抵抗器３３、ＦＥＴ３４で構成される。
【００２９】
デバイス制御回路３０は、デバイスの主制御を行うものであり、自身の暴走を検出するためにＷＤＴ回路３１に対して、一定時間ごとにリセットルーチンを実行する。また、ＷＤＴ回路３１によって暴走検出をした場合、回路を停止する停止信号が接続されている。
【００３０】
ＷＤＴ回路３１はＦＥＴ３４のゲートを制御するＧａｔｅＥｎ信号を制御する。通常デバイス２１に電源が投入されたとき、ＷＤＴ回路３１はＦＥＴ３４のゲートをオンすることによりプルアップ抵抗器３３に電源を供給し、接続状態を作ることにより上流のホスト２に接続可能であることを認識させる。
【００３１】
図４は図３の送受信回路２３，２９の構成を示す回路図である。送受信回路２３は、データを送信する出力イネーブル端子付出力バッファ３５，３６と、データを受信する入力バッファ３７，３８を備えている。送受信回路２９は、データを送信する出力イネーブル端子付出力バッファ３９，４０と、データを受信する入力バッファ４１，４２を備えている。
【００３２】
送受信回路２３は、デバイス制御回路２２から出力される送信データＳＥＮＤ１，ＳＥＮＤ２および出力をイネーブルにするＯＵＴＥｎ信号の入力信号と、入出力信号ｄａｔａ１，ｄａｔａ２を入力バッファ３７，３８を介してＲＣＶ１，ＲＣＶ２の受信信号として出力する。ＲＣＶ１，ＲＣＶ２の両信号はデバイス制御回路２２とバス監視回路２５に接続されている。デバイス回路２２は各シーケンスに応じて送受の切り替えを行い、データのやりとりを行う。
【００３３】
送受信回路２９は、デバイス制御回路３０から出力される送信データＳＥＮＤ１，ＳＥＮＤ２および出力をイネーブルにするＯＵＴＥｎ信号の入力信号と、入出力信号ｄａｔａ１，ｄａｔａ２を入力バッファ４１，４２を介してＲＣＶ１，ＲＣＶ２の受信信号として出力する。ＲＣＶ１，ＲＣＶ２の両信号はデバイス制御回路３０に接続されている。
【００３４】
図５は、ハブの構成を示す。図５においてハブ４５は、主制御を司るハブ制御回路５１を中心に、上流側に送受信回路４９、下流側に送受信回路５２，５４を持つ。下流側の送受信回路の数はハブが持つ下流ポートの数だけ有する。また、送受信回路５２，５４はバス監視回路５３に接続され、ハブ制御回路５１の切り替えにより各信号線の状態検出を行うことができる。タイマ５０は、待機時間をカウントするものである。ハブ制御回路５１は、上流からのデータ処理に対して、ホスト２が指定した該当デバイスが接続されている送受信回路５２、または５４を通信可能にする。また、下流からのデータ処理に対しては、ホスト２の命令に従い上流のホスト２へ返す。これによって、図２に示すようにホスト２とハブ４５（不図示）を介して接続されているデバイスは論理的に一対一に接続されていることになる。
【００３５】
また、ハブ４５はバス監視回路５３により、各下流のデバイスごとに信号線の状態を監視することが可能であり、後で説明する図７のフローチャート処理によってデバイスの切断検出を行い、上流のホスト２に該当切断デバイスの情報を連絡する。
【００３６】
図６はデバイスのエラーを検出するＷＤＴ処理を示している。図６において、処理６０ではデバイス電源オンの処理が行われる。電源がオンされると処理６１でデバイス制御回路３０によってＷＤＴ回路３１に対してリセットがかけられる。処理６２でＷＤＴ回路３１はカウントを開始する。判断処理６３では、ＷＤＴ回路３１のカウンタがＦｕｌｌ（カウントアップ）であるかを判断する。カウンタがＦｕｌｌでない場合、判断処理６４でデバイス制御回路３０からＷＤＴ回路３１のクリア信号がでているかを判断し、でていない場合、処理６２に戻りカウントを継続する。デバイス回路３０が正常に動作している場合は、判断処理６４によってカウンタがＦｕｌｌになる前にクリア信号が検出され、ＷＤＴ回路３１のカウンタはリセットされる。正常に動作が行われている場合は、処理６１，６２，６３，６４を連続して行う。
【００３７】
デバイス回路３０で、異常が発生した場合はＷＤＴ回路３１に対して正常にクリア信号が発生しなくなるため、処理６２のカウントアップによってＷＤＴカウンタはＦｕｌｌになりデバイス回路が異常であることを検出する。そして処理６５でデバイスエラーが発生し、処理６６で信号線への電源供給を停止させるためにＦＥＴ３４のゲート信号ＧａｔｅＥｎをハイにする。
【００３８】
この処理により、ｄａｔａ１信号線上にはデータラインが駆動されなくなると、上流のプルダウン抵抗器２６，２７によってｄａｔａ１，ｄａｔａ２はグランドレベルに引き下げられる。
【００３９】
図７はデータ送受信間の待機時間処理を示すフローチャートである。図７においてホスト２およびデバイス２１は、送信側がデータ送信を完了してから次のデータ受信を開始するまでの経過時間をトラッキングする必要がある。この時間はデータを双方向にやりとりするために重要でデータの衝突を回避するために必要である。
【００４０】
ホスト２または他のデバイスが新しいデータの通信を試みる前に、現在進行中のデータ通信が終了していなくてはならない。これが守られないとネットワークのバスが衝突し、最大２つの連続する転送データが破損してしまう場合がある。
【００４１】
ホスト２とデバイス２１にはそれぞれタイマー２４，３２が装備されデータを送信する側のタイマーによってトラッキングが制御される。タイマーはデータの最後尾に現れるデータ終了波形に基づきアイドル状態に遷移する時点からカウントを開始し、次のアイドルからデータ開始ステートを検出するまでカウントを継続する。
【００４２】
処理７０は、信号線ｄａｔａ１，ｄａｔａ２の状態を監視するバス監視回路２５によって信号の状態を検出している。ここで転送データの最後尾に送られるデータ終了ステートを認識すると、処理７１によってデータラインを停止する。データラインを停止することにより、バス監視回路２５はデータラインの状態を確認することができるようになる。これとともに処理７３では待機時間をカウントする。タイマーをリセットし処理７４でカウントを開始する。クロックによってタイマーはカウントを続け、判断処理７５でタイマーのカウンタがＦｕｌｌであるかを判断する。判断処理７５によってカウンタがＦｕｌｌでない場合、判断処理７６で信号線の状態を確認する。
【００４３】
ｄａｔａ１がハイレベル、ｄａｔａ２がグランドレベルの場合、デバイスが正常に接続されているとして判断処理７５に戻る。タイマーはクロックによってカウントされているので待機時間が経過すると処理７７でタイマーを停止し、処理７８を経て処理７９にてデータラインを再開する。
【００４４】
待機時間内に判断処理７６によって、切断状態が検出されると、デバイス切断検出処理９０にて切断状態が一定時間以上継続するか、復帰するかを判断する。判断処理９０にて切断でないと判断すると、処理７５に戻り、再び待機時間処理を行う。
【００４５】
判断処理９０にて切断状態が発生したと認識すると、ホスト２該当デバイスの切断処理を行う。切断処理を行うことによってホスト２は、該当デバイスに対し、データの送信を停止し、ＳＴＮ１から切り離す。
【００４６】
図８は、デバイス切断検出処理を示すフローチャートである。信号線ｄａｔａ１，ｄａｔａ２が切断状態になると処理１００にて切断状態の時間を図るタイマーをリセットする。処理１０１の判断処理にて信号線の状態が切断状態の場合、タイマーをインクリメントする。処理１０３にてタイマーの値がＦｕｌｌでない場合、処理１０１から１０３を繰り返す。処理１０３にてタイマーがＦｕｌｌになると、一定時間切断状態が連続したとして処理１０４のバス監視回路をオフする。その後処理１０５にてデバイスの切断処理を実行する。
【００４７】
処理１０１で切断状態でなくなると図７の処理７５に戻り、再び待機時間処理を継続する。
【００４８】
図９および図１０は、ホスト２またはハブの下流信号線の状態を示している。
【００４９】
図９は、接続状態を示す。デバイス２１のプルアップ抵抗器３３に電源が供給されている場合、接続とともにｄａｔａ１信号は電圧が上昇し、バス監視回路２５で接続が検出可能な電圧レベルＶｏｈ以上に達する。Ｖｏｈに達した状態が一定時間継続すると、バス監視回路はデバイスが接続されたと認識・決定しホスト２に報告する。
【００５０】
また、図１０は、切断状態を示す。デバイス２１のプルアップ抵抗器３３に供給されている電源がＦＥＴによって切られた場合、ｄａｔａ１信号は電圧が下降し、バス監視回路２５で接続が検出可能な電圧レベルＶｏｈ以下に達し切断状態になってから一定時間継続すると、バス監視回路はデバイスが切断されたと認識・決定しホスト２に報告する。
【００５１】
上述の実施形態の他に次の例を実施できる。上述の十形態ではデバイス２１をネットワーク信号線２８に接続する中継装置としてハブと呼ばれるコネクタを例に説明したが、ネットワークから分岐を採るための中継装置、たとえば、ルータやゲートウェー等も中継装置として使用できる。
【００５２】
【発明の効果】
以上説明したように本発明では、回復不能な情報処理機器が他の情報処理機器やネットワークに影響を与えることがない。
【図面の簡単な説明】
【図１】ネットワーク構造を示すブロック図である。
【図２】本実施の形態における論理的な接続を示すブロック図である。
【図３】本実施の形態におけるホストとデバイスの接続形態を示すブロック図である。
【図４】本実施の形態における送受信機の構成を示す回路図である。
【図５】本実施の形態におけるハブの構成を示すブロック図である。
【図６】本実施の形態におけるＷＤＴのエラー検出処理を示すフローチャートである。
【図７】本実施の形態における待機時間処理を示すフローチャートである。
【図８】本実施の形態におけるデバイス切断検出処理を示すフローチャートである。
【図９】本実施の形態における切断・検出の状態を示す図である。
【図１０】本実施の形態における切断・検出の状態を示す図である。
【符号の説明】
１ スター型トポロジー
２ ホストコンピュータシステム
３，４，７，８ ハブ
５，６，９〜１３ デバイス
Claims (4)
- ホストと前記ホストと信号線を介して接続するデバイスとを有するシステムであって、
前記デバイスは、デバイスのエラーを検出する検出手段と、
前記検出手段によりデバイスのエラーが検出された場合、前記信号線に接続されるプルアップ抵抗への電源供給を停止させ、前記検出手段によりデバイスのエラーが検出されない場合、前記信号線に接続されるプルアップ抵抗への電源供給を行う手段とを有し、
前記ホストは、前記信号線の切断状態が一定時間継続するか判断する判断手段と、
前記判断手段により前記信号線の切断状態が一定時間継続したと判断された場合、デバイスの切断処理を行う切断処理手段とを有することを特徴とするシステム。 - 情報処理機器と前記情報処理機器と信号線を介して接続する他の情報処理機器とを有するシステムであって、
前記情報処理機器は、情報処理機器のエラーを検出する検出手段と、
前記検出手段により情報処理機器のエラーが検出された場合、前記信号線を切断状態にし、前記検出手段により情報処理機器のエラーが検出されない場合、前記信号線を接続状態にする制御する制御手段とを有し、
前記他の情報処理機器は、前記信号線の切断状態が一定時間継続するか判断する判断手段と、
前記判断手段により前記信号線の切断状態が一定時間継続したと判断された場合、情報処理機器の切断処理を行う切断処理手段と
を有することを特徴とするシステム。 - ホストと前記ホストと信号線を介して接続するデバイスとを有するシステムにおけるエラー処理方法であって、
前記デバイスのエラーを検出する検出ステップと、
前記検出ステップによりデバイスのエラーが検出された場合、前記信号線に接続されるプルアップ抵抗への電源供給を停止させ、前記検出ステップによりデバイスのエラーが検出されない場合、前記信号線に接続されるプルアップ抵抗への電源供給を行うステップと、
前記信号線の切断状態が一定時間継続するか判断する判断ステップと、
前記判断ステップにより前記信号線の切断状態が一定時間継続したと判断された場合、デバイスの切断処理を行う切断処理ステップとを有することを特徴とするエラー処理方法。 - 情報処理機器と前記情報処理機器と信号線を介して接続する他の情報処理機器とを有するシステムにおけるエラー処理方法であって、
前記情報処理機器のエラーを検出する検出ステップと、
前記検出ステップにより情報処理機器のエラーが検出された場合、前記信号線を切断状態にし、前記検出ステップにより情報処理機器のエラーが検出されない場合、前記信号線を接続状態にする制御する制御ステップと、
前記信号線の切断状態が一定時間継続するか判断する判断ステップと、
前記判断ステップにより前記信号線の切断状態が一定時間継続したと判断された場合、情報処理機器の切断処理を行う切断処理ステップと
を有することを特徴とするエラー処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13481097A JP3604868B2 (ja) | 1997-05-26 | 1997-05-26 | システムおよびエラー処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13481097A JP3604868B2 (ja) | 1997-05-26 | 1997-05-26 | システムおよびエラー処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10327151A JPH10327151A (ja) | 1998-12-08 |
| JP3604868B2 true JP3604868B2 (ja) | 2004-12-22 |
Family
ID=15137043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13481097A Expired - Fee Related JP3604868B2 (ja) | 1997-05-26 | 1997-05-26 | システムおよびエラー処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3604868B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242330A (ja) * | 2006-03-07 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 燃料電池発電装置システム |
| JP7814877B2 (ja) * | 2021-09-27 | 2026-02-17 | キヤノン株式会社 | 通信装置、通信装置の制御方法、通信システム、およびプログラム |
-
1997
- 1997-05-26 JP JP13481097A patent/JP3604868B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10327151A (ja) | 1998-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5185693A (en) | Method and apparatus for providing backup process control | |
| EP2052326B1 (en) | Fault-isolating sas expander | |
| US7386760B2 (en) | Method, system, and program for error handling in a dual adaptor system where one adaptor is a master | |
| US7861110B2 (en) | System, method, and adapter for creating fault-tolerant communication busses from standard components | |
| US7293182B2 (en) | Methods and apparatus for powering a data communications port | |
| US5058056A (en) | Workstation takeover control | |
| JP3454297B2 (ja) | ネットワーク・スイッチ間のリンクをテストするための方法および装置 | |
| US5522047A (en) | Graceful insertion of a tree into a ring network | |
| GB2377140A (en) | A method and apparatus for recovery from faults in a loop network by bypassing ports if a regularly sent command signal is not received within a time period | |
| CN100459447C (zh) | 一种配线连接设备实现主备倒换的方法 | |
| EP3835903B1 (en) | Fault diagnosis system and server | |
| JP3604868B2 (ja) | システムおよびエラー処理方法 | |
| US5784274A (en) | System and method for monitoring errors occurring in data processed by a duplexed communication apparatus | |
| CN100566277C (zh) | 通信网络系统和用于传送信息的方法 | |
| JP5176914B2 (ja) | 伝送装置及び冗長構成部の系切替え方法 | |
| CN212343793U (zh) | Rs485环状网路的备援处理系统 | |
| JP3266841B2 (ja) | 通信制御装置 | |
| KR20000040686A (ko) | Lan 선로의 이중화 시스템 | |
| JP7665989B2 (ja) | ネットワーク機器、及びネットワークシステム | |
| KR102144791B1 (ko) | 시리얼 통신선의 이상을 감지하는 장치 및 방법 | |
| JP2743893B2 (ja) | ドライバー回路故障判別方法、故障箇所報告方法及び周辺装置 | |
| JP3161243B2 (ja) | 分散制御用データ伝送システム | |
| KR100280817B1 (ko) | 상호연결망에서점대점연결프로토콜및제어방법 | |
| JP3176463B2 (ja) | 割り込み制御回路 | |
| JP2011040842A (ja) | 二重化システムの装置切替方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040625 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040930 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071008 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |