JP3606948B2 - 同調増幅器 - Google Patents
同調増幅器 Download PDFInfo
- Publication number
- JP3606948B2 JP3606948B2 JP15561995A JP15561995A JP3606948B2 JP 3606948 B2 JP3606948 B2 JP 3606948B2 JP 15561995 A JP15561995 A JP 15561995A JP 15561995 A JP15561995 A JP 15561995A JP 3606948 B2 JP3606948 B2 JP 3606948B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- phase shift
- inductor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は、同調周波数と最大減衰量とを互いに干渉することなく、任意に調整し得る同調増幅器に関する。
【０００２】
【従来の技術】
同調増幅器として従来より能動素子およびリアクタンス素子を使用した各種の増幅回路が提案され実用化されている。
【０００３】
【発明が解決しようとする課題】
従来の同調増幅器においては、同調周波数を調整すると、ＬＣ回路に依存するＱと利得が変化し、最大減衰量を調整すると同調周波数が変化したり、また、図３３の特性曲線ＡおよびＢに示すように、最大減衰量を調整すると同調周波数における利得が変化するので、同調周波数、同調周波数における利得、最大減衰量Ｃ１、Ｃ２を互いに干渉しあうことなく調整することは極めて困難であった。
【０００４】
さらに、同調周波数および最大減衰量を調整し得る同調増幅器を集積回路によって形成することも困難であった。
【０００５】
そこで、この発明は、このような課題を解決するために考えられたものである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、この発明の同調増幅器は、
入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とインダクタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記インダクタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む２つの移相回路と、
を備え、前記２つの移相回路を縦続接続し、これら縦続接続された２つの移相回路の中の前段の移相回路に対して前記加算回路によって加算された信号を入力するとともに、後段の移相回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら２つの移相回路のいずれかの出力を同調信号として取り出すことを特徴とする。
【０００７】
また、この発明の同調増幅器は、
入力端子に入力される交流信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力端子に入力される交流信号と前記帰還信号とを加算する加算回路と、入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とインダクタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記インダクタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む２つの移相回路と、
入力される交流信号の位相を変えずに出力する非反転回路と、
を備え、前記２つの移相回路および前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として取り出すことを特徴とする。
【０００８】
また、この発明の同調増幅器は、
入力端子に入力される交流信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力端子に入力される交流信号と前記帰還信号とを加算する加算回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とインダクタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記インダクタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む２つの移相回路と、
入力される交流信号の位相を反転して出力する位相反転回路と、
を備え、前記２つの移相回路および前記位相反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として取り出すことを特徴とする。
【０００９】
また、この発明の同調増幅器は、
入力側インピーダンス素子を介して入力された交流信号を同相で出力する非反転回路と、
２つの抵抗の直列接続およびインダクタと抵抗との直列接続よりなり、前記非反転回路の出力が印加される第１のブリッジ回路と、前記第１のブリッジ回路の２つの出力の差を得る第１の差動増幅器とを有し、前記第１のブリッジ回路に入力された信号を移相する第１の移相回路と、
２つの抵抗の直列接続および抵抗とインダクタとの直列接続よりなり、前記第１の移相回路の出力が印加される第２のブリッジ回路と、前記第２のブリッジ回路の２つの出力の差を得る第２の差動増幅器とを有し、前記第２のブリッジ回路に入力された信号を前記第１の移相回路とは反対方向に移相する第２の移相回路と、
前記第２の移相回路の出力を帰還側インピーダンス素子を介して前記非反転回路の入力へ帰還する回路と、
を備えることを特徴とする。
【００１０】
また、この発明の同調増幅器は、
入力抵抗を介して入力された交流信号を反転して出力する位相反転回路と、
２つの抵抗の直列接続およびインダクタと抵抗との直列接続よりなり、前記位相反転回路の出力が印加される第１のブリッジ回路と、前記第１のブリッジ回路の２つの出力の差を得る第１の差動増幅器とを有し、前記第１のブリッジ回路に入力された信号を移相する第１の移相回路と、
２つの抵抗の直列接続およびインダクタと抵抗との直列接続よりなり、前記第１の移相回路の出力が印加される第２のブリッジ回路と、前記第２のブリッジ回路の２つの出力の差を得る第２の差動増幅器とを有し、前記第２のブリッジ回路に入力された信号を前記第１の移相回路と同じ方向に移相する第２の移相回路と、
前記第２の移相回路の出力を帰還抵抗を介して前記位相反転回路の入力へ帰還する回路と、
を備えることを特徴とする。
【００１１】
【実施例】
以下、この発明を適用した一実施例の同調増幅器について、図面を参照しながら具体的に説明する。
【００１２】
（第１実施例）
図１は、この発明を適用した第１実施例の同調増幅器の構成を示す回路図である。同図に示す同調増幅器１は、入力信号の位相を変えずに出力する非反転回路５０と、それぞれが入力信号の位相を所定量シフトさせることにより所定の周波数において合計で０°の位相シフトを行う２つの移相回路１０、３０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより後段の移相回路３０から出力される信号（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。なお、非反転回路５０はバッファ回路として機能するものであるが、同調増幅器の基本動作のみに着目した場合には省略してもよい。
【００１３】
図２は、図１に示した前段の移相回路１０の構成を抜き出して示したものである。同図に示す前段の移相回路１０は、２入力の差分電圧を所定の増幅度（例えば約２倍）で増幅して出力する差動増幅器１２と、入力端２２に入力された信号の位相を所定量シフトさせて差動増幅器１２の非反転入力端子に入力する可変抵抗１６およびインダクタ１７と、入力端２２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器１２の反転入力端子に入力する抵抗１８および２０とを含んで構成されている。
【００１４】
なお、インダクタ１７と可変抵抗１６との間に挿入されているキャパシタ１９は直流電流阻止用であり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。また、インダクタ１７と抵抗２０の接続点が接地されている場合を考えて以下の説明を行うものとする。
【００１５】
このような構成を有する移相回路１０において、所定の交流信号が入力端２２に入力されると、差動増幅器１２の反転入力端子には、入力端２２に印加される電圧（入力電圧Ｅｉ）を抵抗１８と抵抗２０とによって分圧した電圧が印加される。抵抗１８および２０の各抵抗値はほぼ等しく設定されており、これら２つの抵抗１８、２０の直列回路により構成される分圧回路によって約１／２に分圧された電圧Ｅｉ／２が差動増幅器１２の反転入力端子に印加される。
【００１６】
一方、入力信号が入力端２２に入力されると、差動増幅器１２の非反転入力端子には、インダクタ１７と可変抵抗１６の接続点（正確にはインダクタ１７に直列に接続されたキャパシタ１９と可変抵抗１６の接続点であるが、上述したようにこのキャパシタ１９は直流電流阻止用であって動作に影響を与えないため基本動作の説明を行う場合には省略することができる）に現れる信号が入力される。可変抵抗１６とインダクタ１７により構成されるＬＲ回路（直列回路）の一方端には入力信号が入力されているため、入力信号の位相をこのＬＲ回路によって所定量シフトした信号の電圧が差動増幅器１２の非反転入力端子には印加される。
【００１７】
差動増幅器１２は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度、例えば約２倍に増幅した信号を出力する。
【００１８】
図３は、移相回路１０の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【００１９】
同図に示すように、インダクタ１７の両端に現れる電圧ＶＬ１と可変抵抗１６の両端に現れる電圧ＶＲ１は、互いに位相が９０°ずれており、これらをベクトル的に合成（加算）したものが入力電圧Ｅｉとなる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図３に示す半円の円周に沿ってインダクタ１７の両端電圧ＶＬ１と可変抵抗１６の両端電圧ＶＲ１とが変化する。
【００２０】
また、差動増幅器１２の非反転入力端子に印加される電圧（インダクタ１７の両端電圧ＶＬ１）から反転入力端子に印加される電圧（抵抗２０の両端電圧Ｅｉ／２）をベクトル的に減算したものが差分電圧Ｅｏ′となる。この差分電圧Ｅｏ′は、図３に示した半円において、その中心点を始点とし、電圧ＶＬ１と電圧ＶＲ１とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ／２に等しくなる。実際には、差動増幅器１２はこの差分電圧Ｅｏ′を２倍に増幅しており、出力電圧Ｅｏ＝Ｅｏ′×２＝Ｅｉとなる。したがって、この実施例の移相回路１０において、入力信号の振幅と出力信号の振幅とは等しく、入出力信号間で信号の減衰が生じないことがわかる。
【００２１】
また、図３から明らかなように、電圧ＶＬ１と電圧ＶＲ１とは円周上で直角に交わるため、入力電圧Ｅｉと電圧ＶＬ１との位相差は、周波数ωが０から∞まで変化するに従って９０°から０°まで変化する。そして、移相回路１０全体の位相シフト量φ１はその２倍であり、周波数に応じて１８０°から０°まで変化する。
【００２２】
次に、上述した入出力電圧間の関係を定量的に検証する。
【００２３】
図４は、前段の移相回路１０を等価的に表した図であり、差動増幅器１２の入力側に設けられた２つの直列回路に対応する構成が示されている。
【００２４】
抵抗１８および２０により構成される直列回路の両端には入力電圧Ｅｉが印加されるため、抵抗１８、２０のそれぞれは電圧Ｅｉ／２を発生する２つの電圧源２７、２８に置き換えて考えることができる。このとき、図４に示す等価回路の閉ループに流れる電流Ｉは、インダクタ１７のインダクタンスをＬ、可変抵抗１６の抵抗値をＲとすると、
【数１】
となる。ここで、図４に示す２点間の電位差（差分）Ｅｏ′を求めると、
【数２】
となる。上述した（２）式に（１）式を代入して計算すると、
【数３】
となる。また、この実施例の移相回路１０の出力電圧Ｅｏは、上述した差分Ｅｏ′を２倍したものであるから、
【数４】
となる。ここで、可変抵抗１６とインダクタ１７からなるＬＲ回路の時定数をＴ（＝Ｌ／Ｒ）とした。
【００２５】
この（４）式においてｓ＝ｊωを代入して変形すると、
【数５】
となる。（５）式から出力電圧Ｅｏの絶対値を求めると、
【数６】
となる。すなわち、（６）式は、この実施例の移相回路１０は入出力間の位相がどのように回転しても、その出力信号の振幅は入力信号の振幅に等しく一定であることを表している。
【００２６】
また、（５）式から出力電圧Ｅｏの入力電圧Ｅｉに対する位相シフト量φ１を求めると、
【数７】
となる。この（７）式から、例えばωがほぼ１／Ｔ（＝Ｒ／Ｌ）となるような周波数における位相シフト量φ１はほぼ９０°となり、入力信号の振幅を減衰させることなく位相のみをほぼ９０°シフトさせることができる。しかも、可変抵抗１６の抵抗値Ｒを可変することにより、位相シフト量φ１がほぼ９０°となる周波数ωを変化させることができる。
【００２７】
図５は、図１に示した後段の移相回路３０の構成を抜き出して示したものである。同図に示す後段の移相回路３０は、２入力の差分電圧を所定の増幅度（例えば約２倍）で増幅して出力する差動増幅器３２と、入力端４２に入力された信号の位相を所定量シフトさせて差動増幅器３２の非反転入力端子に入力するインダクタ３７および可変抵抗３６と、入力端４２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器３２の反転入力端子に入力する抵抗３８および４０とを含んで構成されている。
【００２８】
なお、インダクタ３７に直列に挿入されているキャパシタ３９は直流電流阻止用であり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。
【００２９】
このような構成を有する移相回路３０において、所定の交流信号が入力端４２に入力されると、差動増幅器３２の反転入力端子には、入力端４２に印加される電圧（入力電圧Ｅｉ）を抵抗３８と抵抗４０とによって分圧した電圧が印加される。抵抗３８および４０の各抵抗値はほぼ等しく設定されており、これら２つの抵抗３８、４０の直列回路により構成される分圧回路によって約１／２に分圧された電圧Ｅｉ／２が差動増幅器３２の反転入力端子に印加される。
【００３０】
一方、入力信号が入力端４２に入力されると、差動増幅器３２の非反転入力端子には、インダクタ３７と可変抵抗３６の接続点に現れる信号が入力される。インダクタ３７と可変抵抗３６により構成されるＬＲ回路（直列回路）の一方端には入力信号が入力されているため、入力信号の位相をこのＬＲ回路によって所定量シフトした信号の電圧が差動増幅器３２の非反転入力端子には印加される。
【００３１】
差動増幅器３２は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度、例えば約２倍に増幅した信号を出力する。
【００３２】
図６は、移相回路３０の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【００３３】
同図に示すように、可変抵抗３６の両端に現れる電圧ＶＲ２とインダクタ３７の両端に現れる電圧ＶＬ２は、互いに位相が９０°ずれており、これらをベクトル的に合成（加算）したものが入力電圧Ｅｉとなる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図６に示す半円の円周に沿って可変抵抗３６の両端電圧ＶＲ２とインダクタ３７の両端電圧ＶＬ２とが変化する。
【００３４】
また、差動増幅器３２の非反転入力端子に印加される電圧（可変抵抗３６の両端電圧ＶＲ２）から反転入力端子に印加される電圧（抵抗４０の両端電圧Ｅｉ／２）をベクトル的に減算したものが差分電圧Ｅｏ′となる。この差分電圧Ｅｏ′は、図６に示した半円において、その中心点を始点とし、電圧ＶＲ２と電圧ＶＬ２とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ／２に等しくなる。実際には、差動増幅器３２はこの差分電圧Ｅｏ′を２倍に増幅しており、出力電圧Ｅｏ＝Ｅｏ′×２＝Ｅｉとなる。したがって、この実施例の移相回路３０において、入力信号の振幅と出力信号の振幅とは等しく、入出力信号間で信号の減衰が生じないことがわかる。
【００３５】
また、図６から明らかなように、電圧ＶＲ２と電圧ＶＬ２とは円周上で直角に交わるため、入力電圧Ｅｉと電圧ＶＲ２との位相差は、周波数ωが０から∞まで変化するに従って０°から９０°まで変化する。そして、移相回路３０全体の位相シフト量φ２はその２倍であり、周波数に応じて０°から１８０°まで変化する。
【００３６】
次に、上述した入出力電圧間の関係を定量的に検証する。
【００３７】
図７は、後段の移相回路３０を等価的に表した図であり、差動増幅器３２の入力側に設けられた２つの直列回路に対応する構成が示されている。
【００３８】
抵抗３８および４０により構成される直列回路の両端には入力電圧Ｅｉが印加されるため、前段の移相回路１０の場合と同様に、抵抗３８、４０のそれぞれは電圧Ｅｉ／２を発生する２つの電圧源２７、２８に置き換えて考えることができる。このとき、図７に示す等価回路の閉ループに流れる電流Ｉは、可変抵抗３６の抵抗値をＲ、インダクタ３７のインダクタンスをＬとすると、上述した（１）式で表すことができる。
【００３９】
ここで、図７に示す２点間の電位差（差分）Ｅｏ′を求めると、
【数８】
となる。上述した（８）式に（１）式を代入して計算すると、
【数９】
となる。また、この実施例の移相回路３０の出力電圧Ｅｏは、上述した差分Ｅｏ′を２倍したものであるから、
【数１０】
となる。ここで、移相回路１０と同様に、インダクタ３７と可変抵抗３６からなるＬＲ回路の時定数をＴ（＝Ｌ／Ｒ）とした。
【００４０】
（１０）式においてｓ＝ｊωを代入して変形すると、
【数１１】
となる。
【００４１】
上述した（１０）式および（１１）式は、前段の移相回路１０について示した（４）式および（５）式と符号のみ異なっている。したがって、出力電圧Ｅｏの絶対値は（６）式をそのまま適用することができ、後段の移相回路３０は入出力間の位相がどのように回転しても、その出力信号の振幅は入力信号の振幅に等しく一定であることがわかる。
【００４２】
また、（１１）式から出力電圧Ｅｏの入力電圧Ｅｉに対する位相シフト量φ２を求めると、
【数１２】
となる。この（１２）式から、例えばωがほぼ１／Ｔ（＝Ｒ／Ｌ）となるような周波数における位相シフト量φ２はほぼ９０°となり、入力信号の振幅を減衰させることなく位相のみをほぼ９０°シフトさせることができる。しかも、可変抵抗３６の抵抗値Ｒを可変することにより、位相シフト量φ２がほぼ９０°となる周波数ωを変化させることができる。
【００４３】
このようにして、２つの移相回路１０、３０のそれぞれにおいて位相が所定量シフトされる。しかも、図３および図６に示すように、各移相回路１０、３０における入出力電圧の相対的な位相関係は反対方向であって、所定の周波数において２つの移相回路１０、３０の全体により位相シフト量が０°となる信号が出力される。
【００４４】
また、後段の移相回路３０の出力は、帰還抵抗７０を介して移相回路１０の前段に設けられた非反転回路５０の入力側に帰還されており、この帰還された信号と入力抵抗７４を介して入力される信号とが加算される。この加算された信号は、バッファ回路として機能する非反転回路５０を介して移相回路１０の入力端（図２に示した入力端２２）に入力される。
【００４５】
このような帰還ループを形成することにより、ある周波数において帰還ループを一巡する信号の位相シフト量が０°となる。このとき、非反転回路５０や２つの移相回路１０、３０の各増幅度を調整して、同調増幅器１全体のループゲインをほぼ１に設定することにより、同調動作が行われる。
【００４６】
図８は、上述した構成を有する２つの移相回路１０、３０および非反転回路５０の全体を伝達関数Ｋ１を有する回路に置き換えたシステム図であり、伝達関数Ｋ１を有する回路と並列に抵抗Ｒ０を有する帰還抵抗７０が、直列に帰還抵抗７０のｎ倍の抵抗値（ｎＲ０）を有する入力抵抗７４が接続されている。図９は、図８に示すシステムをミラーの定理によって変換したシステム図であり、変換後のシステム全体の伝達関数Ａは、
【数１３】
で表すことができる。
【００４７】
ところで、（４）式から明らかなように、前段の移相回路１０の伝達関数Ｋ２は、
【数１４】
であり、（１０）式から明らかなように、後段の移相回路３０の伝達関数Ｋ３は、
【数１５】
である。したがって、移相回路１０、３０を２段縦続接続した場合の全体の伝達関数Ｋ１は、
【数１６】
となる。この（１６）式を上述した（１３）式に代入すると、
【数１７】
となる。
【００４８】
この（１７）式によれば、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（２つの移相回路１０、３０の各時定数が異なる場合であってそれぞれをＴ１、Ｔ２とした場合には、ω＝１／√（Ｔ１・Ｔ２）の同調点）においてはＡ＝１であって帰還抵抗７０と入力抵抗７４の抵抗比ｎに無関係であることがわかる。換言すれば、図１０に示すように、ｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【００４９】
このように、この実施例の同調増幅器１によれば、帰還抵抗７０と入力抵抗７４の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路１０、３０内の可変抵抗１６あるいは３６の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【００５０】
また、この実施例の同調増幅器１において、インダクタ１７および３７は、写真触刻法等によりスパイラル状の導体を形成することによって半導体基板上へ形成することが可能となるが、このようなインダクタ１７および３７を用いることにより、それ以外の構成部品（差動増幅器や抵抗等）とともに半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１の全体を半導体基板上に形成して集積回路とすることも容易である。但し、この場合にはインダクタ１７および３７が有するインダクタンスは極めて小さくなるため、同調周波数が高くなる。別の見方をすれば、同調増幅器１の同調周波数はＲ／Ｌに比例し、この中のインダクタンスＬは集積化等により小さくすることが容易であるため、同調周波数の高周波化に適している。
【００５１】
なお、上述した第１実施例の同調増幅器１では、前段に移相回路１０を、後段に移相回路３０をそれぞれ配置したが、これらの全体によって入出力信号間の位相シフト量が０°となればよいことから、これらの前後を入れ換えて前段に移相回路３０を、後段に移相回路１０をそれぞれ配置して同調増幅器を構成するようにしてもよい。
【００５２】
（第２実施例）
上述した第１実施例の同調増幅器１は、構成が異なる２つの移相回路１０および３０を組み合わせて構成したが、同じ構成を有する２つの移相回路を組み合わせて同調増幅器を構成するようにしてもよい。
【００５３】
図１に示す同調増幅器１に含まれる一方の移相回路１０は図２に示した基本構成を有しており、移相回路１０の入力と出力との間には（４）式で表される関係が成立する。以下では、図２に示す構成を有する移相回路１０を（４）式中の分数の符号を用いて便宜上「−型の移相回路」と称して説明を行う。また、図１に示す同調増幅器１に含まれる他方の移相回路３０は図５に示した基本構成を有しており、移相回路３０の入力と出力との間には（１０）式で表された関係が成立する。以下では、図５に示す構成を有する移相回路３０を（１０）式中の分数の符号を用いて便宜上「＋型の移相回路」と称して説明を行う。
【００５４】
このように各移相回路を便宜上２つのタイプに分類した場合には、第１実施例の同調増幅器１は、タイプが異なる２つの移相回路１０および３０を組み合わせることにより、全体としての位相シフト量が０°となる周波数において同調動作を行うようになっている。
【００５５】
ところで、１つの−型の移相回路１０に信号の位相を反転させる位相反転回路を接続した場合のその全体の入出力間の関係に着目すると、（４）式において分数の符号「−」を反転して「＋」にすればよく、１つの−型の移相回路に位相反転回路を接続した構成が１つの＋型の移相回路に等価であるといえる。同様に、１つの＋型の移相回路３０に信号の位相を反転させる位相反転回路を接続した場合のその全体の入出力間の関係に着目すると、（１０）式において分数の符号「＋」を反転して「−」にすればよく、１つの＋型の移相回路に位相反転回路を接続した構成が１つの−型の移相回路に等価であるといえる。
【００５６】
したがって、第１実施例においてタイプが異なる２つの移相回路１０および３０を組み合わせて同調増幅器を構成する代わりに、同タイプの２つの移相回路と位相反転回路を組み合わせて同調増幅器を構成することができる。
【００５７】
図１１は、第２実施例の同調増幅器の構成を示す図である。同図に示す同調増幅器１ａは、入力信号の位相を反転する位相反転回路８０と、図２に示す−型の２つの移相回路１０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより後段の移相回路１０から出力される信号（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【００５８】
このような構成を有する同調増幅器１ａにおいて、ある周波数において２つの移相回路１０によって位相が１８０°シフトされるとともに、位相反転回路８０によって位相が反転されるため、全体として信号の位相シフト量が０°となる。例えば、２つの移相回路１０内のＬＲ回路の時定数が同じであると仮定し、その値をＴとおくと、ω＝１／Ｔの周波数では２つの移相回路１０のそれぞれにおける位相シフト量が９０°となる。したがって、位相反転回路８０によって位相が反転されるとともに、２つの移相回路１０の全体によって位相が１８０°シフトされ、全体として、位相が一巡して位相シフト量が０°となる信号が後段の移相回路１０から出力される。
【００５９】
また、後段の移相回路１０の出力は、帰還抵抗７０を介して位相反転回路８０の入力側に帰還されており、この帰還された信号と入力抵抗７４を介して入力される信号とが加算され、この加算された信号が位相反転回路８０に入力されている。
【００６０】
このような帰還ループを形成することにより、位相反転回路８０によって信号の位相が反転されるとともに、ある周波数において２つの移相回路１０によって位相が１８０°シフトされ、全体として帰還ループを一巡する信号の位相シフト量が０°となる。このとき、位相反転回路８０や２つの移相回路１０の各増幅度を調整して、同調増幅器１ａ全体のループゲインをほぼ１に設定することにより、同調動作が行われる。
【００６１】
ところで、上述した位相反転回路８０および２つの移相回路１０を含む第２実施例の同調増幅器１ａは、その全体を伝達関数Ｋ１を有する回路に置き換えると、第１実施例の場合と同様に、図８に示すシステム図で表すことができる。したがって、ミラーの定理によって変換することにより図９に示すシステム図で表すことができ、変換後のシステム全体の伝達関数Ａは（１３）式で表すことができる。
【００６２】
また、移相回路１０の伝達関数Ｋ２は（１４）式で表されるため、位相反転回路８０と２段の移相回路１０とを接続した場合の全体の伝達関数Ｋ１は、
【数１８】
となる。この（１８）式で求めた伝達関数Ｋ１は、（１６）式で求めた第１実施例の同調増幅器１の２つの移相回路１０、３０の全体の伝達関数Ｋ１と同じであり、同調増幅器１ａの全体の伝達関数は（１７）式に示したＡをそのまま適用することができる。
【００６３】
したがって、第２実施例の同調増幅器１ａは、第１実施例の同調増幅器１と同様の特性を有しており、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（２つの移相回路１０の各時定数が異なる場合であってそれぞれをＴ１、Ｔ２とした場合には、ω＝１／√（Ｔ１・Ｔ２）の同調点）においてはＡ＝１であって帰還抵抗７０と入力抵抗７４の抵抗比ｎに無関係であって、図１０に示すようにｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【００６４】
このように、この実施例の同調増幅器１ａによれば、帰還抵抗７０と入力抵抗７４の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路１０内の可変抵抗１６の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【００６５】
また、第１実施例と同様に、インダクタ１７は写真触刻法等によりスパイラル状の導体を形成することによって半導体基板上へ形成することが可能となるが、このようなインダクタ１７を用いることにより、それ以外の構成部品（差動増幅器や抵抗等）とともに半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１ａの全体を半導体基板上に形成して集積回路とすることも容易である。また、集積化した場合には容易に同調周波数を高周波化することができる。
【００６６】
（第３実施例）
上述した第２実施例の同調増幅器１ａでは−型の２つの移相回路１０を接続した場合を説明したが、＋型の移相回路３０を２段接続することにより同調増幅器を構成するようにしてもよい。
【００６７】
図１２は、第３実施例の同調増幅器の構成を示す図である。同図に示す同調増幅器１ｂは、入力信号の位相を反転する位相反転回路８０と、図５に示す＋型の２つの移相回路３０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより後段の移相回路３０から出力される信号（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【００６８】
上述した第１実施例で説明したように、＋型の２つの移相回路３０のそれぞれは、入力信号の周波数ωが０から∞まで変化するにしたがって位相シフト量が０°から１８０°まで変化する。例えば、２つの移相回路３０内のＬＲ回路の時定数が同じであると仮定し、その値をＴとおくと、ω＝１／Ｔの周波数では２つの移相回路３０のそれぞれにおける位相シフト量が９０°となる。したがって、２つの移相回路３０の全体によって位相が１８０°シフトされるとともに、前段に設けられた位相反転回路８０によって位相が反転されるため、全体として、位相が一巡して位相シフト量が０°となる信号が後段の移相回路３０から出力される。
【００６９】
また、後段の移相回路３０の出力は、帰還抵抗７０を介して位相反転回路８０の入力側に帰還されており、この帰還された信号と入力抵抗７４を介して入力される信号とが加算され、この加算された信号が位相反転回路８０に入力されている。
【００７０】
このような帰還ループを形成することにより、位相反転回路８０によって信号の位相が反転されるとともに、ある周波数において２つの移相回路３０によって位相が１８０°シフトされ、全体として帰還ループを一巡する信号の位相シフト量が０°となる。このとき、位相反転回路８０や２つの移相回路３０の各増幅度を調整して、同調増幅器１ｂ全体のループゲインをほぼ１に設定することにより、同調動作が行われる。
【００７１】
ところで、上述した位相反転回路８０および２つの移相回路３０を含む第３実施例の同調増幅器１ｂは、その全体を伝達関数Ｋ１を有する回路に置き換えると、第１実施例の場合と同様に、図８に示すシステム図で表すことができる。したがって、ミラーの定理によって変換することにより図９に示すシステム図で表すことができ、変換後のシステム全体の伝達関数Ａは（１３）式で表すことができる。
【００７２】
また、（１５）式から明らかなように、２つの移相回路３０のそれぞれの伝達関数Ｋ３は、（１４）式で表される移相回路１０の伝達関数Ｋ２と符号のみ異なっていることから、位相反転回路８０と２段の移相回路３０とを接続した場合の全体の伝達関数Ｋ１は（１８）式に示したものをそのまま適用することができる。このため、第２実施例の同調増幅器１ａと同様に、同調増幅器１ｂの全体の伝達関数は（１７）式に示したＡをそのまま適用することができる。
【００７３】
したがって、第３実施例の同調増幅器１ｂは、第１実施例の同調増幅器１等と同様の特性を有しており、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（２つの移相回路３０の各時定数が異なる場合であってそれぞれをＴ１、Ｔ２とした場合には、ω＝１／√（Ｔ１・Ｔ２）の同調点）においてはＡ＝１であって帰還抵抗７０と入力抵抗７４の抵抗比ｎに無関係であって、図１０に示すようにｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【００７４】
このように、この実施例の同調増幅器１ｂによれば、帰還抵抗７０と入力抵抗７４の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路３０内の可変抵抗３６の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【００７５】
また、第１実施例等と同様に、インダクタ３７は写真触刻法等によりスパイラル状の導体を形成することによって半導体基板上へ形成することが可能となるが、このようなインダクタ３７を用いることにより、それ以外の構成部品（差動増幅器や抵抗等）とともに半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１ｂの全体を半導体基板上に形成して集積回路とすることも容易である。また、集積化した場合には容易に同調周波数を高周波化することができる。
【００７６】
（その他の実施例）
上述した各実施例の同調増幅器に含まれる非反転回路５０あるいは位相反転回路８０は、トランジスタやオペアンプや抵抗等を組み合わせて簡単に構成することができる。
【００７７】
図１３は、オペアンプを用いて構成した非反転回路と位相反転回路の具体例を示す図である。同図（Ａ）に示す非反転回路５０は、反転入力端子が抵抗５４を介して接地されているとともにこの反転入力端子と出力端子との間に抵抗５６が接続されたオペアンプ５２を含んで構成されており、２つの抵抗５４、５６の抵抗比によって定まる所定の増幅度を有するバッファとして機能する。オペアンプ５２の非反転入力端子に交流信号が入力されると、オペアンプ５２の出力端子からは同相の信号が出力される。
【００７８】
また、同図（Ｂ）に示す位相反転回路８０は、入力信号が抵抗８４を介して反転入力端子に入力されるとともに非反転入力端子が接地されたオペアンプ８２と、このオペアンプ８２の反転入力端子と出力端子との間に接続された抵抗８６とを含んで構成されている。この位相反転回路８０は、２つの抵抗８４、８６の抵抗比によって定まる所定の増幅度を有しており、抵抗８４を介してオペアンプ８２の反転入力端子に交流信号が入力されると、オペアンプ８２の出力端子からは位相が反転した逆相の信号が出力される。
【００７９】
ところで、上述した各実施例の同調増幅器は、２つの移相回路と非反転回路あるいは位相反転回路によって構成されており、接続された複数の回路の全体によって所定の周波数において合計の位相シフト量を０°にすることにより所定の同調動作を行うようになっている。したがって、位相シフト量だけに着目すると、移相回路と非反転回路あるいは位相反転回路とをどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
【００８０】
図１４は、タイプが異なる２つの移相回路と非反転回路とを組み合わせて同調増幅器を構成した場合において、２つの移相回路と非反転回路５０の接続状態を示す図である。なお、これらの図において、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａは、各同調増幅器の出力信号と入力信号とを所定の割合で加算するためのものであり、最も一般的には図１等に示すように、帰還側インピーダンス素子７０ａとして帰還抵抗７０を、入力側インピーダンス素子７４ａとして入力抵抗７４を使用する。
【００８１】
但し、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａは、それぞれの素子に入力された信号の位相関係を変えることなく加算できればよいことから、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａをともにキャパシタにより、あるいは帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａをともにインダクタにより形成するようにしてもよい。または、抵抗やキャパシタあるいはインダクタを組み合わせることにより、インピーダンスの実数分および虚数分の比を同時に調整しうるようにして各インピーダンス素子を形成してもよい。
【００８２】
図１４（Ａ）には、タイプが異なる（一方が−型であって他方が＋型である）２つの移相回路の後段に非反転回路５０を配置した構成が示されている。このように、後段に非反転回路５０を配置した場合には、この非反転回路５０に出力バッファの機能を持たせることにより、大きな出力電流を取り出すこともできる。
【００８３】
図１４（Ｂ）には、タイプが異なる２つの移相回路の中間に非反転回路５０を配置した構成が示されている。このように、中間に非反転回路５０を配置した場合には、前段の移相回路１０あるいは３０と後段の移相回路３０あるいは１０の相互干渉を完全に防止することができる。
【００８４】
図１４（Ｃ）には、タイプが異なる２つの移相回路の前段に非反転回路５０を配置した構成が示されており、図１に示した同調増幅器１に対応している。このように、前段に非反転回路５０を配置した場合には、前段の移相回路１０あるいは３０に対する帰還側インピーダンス素子７０ａや入力側インピーダンス素子７４ａの影響を最小限に抑えることができる。
【００８５】
同様に、図１５は、同タイプの２つの移相回路と位相反転回路を組み合わせて同調増幅器を構成した場合において、２つの移相回路と位相反転回路８０の接続状態を示す図である。なお、図１４について説明したように、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａは、各同調増幅器の出力信号と入力信号とを所定の割合で加算するためのものであり、最も一般的には図１等に示すように、帰還側インピーダンス素子７０ａとして帰還抵抗７０を、入力側インピーダンス素子７４ａとして入力抵抗７４を使用する。但し、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａは、それぞれの素子に入力された信号の位相関係を変えることなく加算できればよいことから、キャパシタ等によって形成するようにしてもよい。
【００８６】
図１５（Ａ）には、同タイプの２つの移相回路の後段に位相反転回路８０を配置した構成が示されている。このように、後段に位相反転回路８０を配置した場合には、この位相反転回路８０に出力バッファの機能を持たせることにより、大きな出力電流を取り出すこともできる。
【００８７】
図１５（Ｂ）には、同タイプの２つの移相回路の間に位相反転回路８０を配置した構成が示されている。このように、中間に位相反転回路８０を配置した場合には、２つの移相回路間の相互干渉を完全に防止することができる。
【００８８】
図１５（Ｃ）には、２つの移相回路の前段に位相反転回路８０を配置した構成が示されており、図１１に示した同調増幅器１ａや図１２に示した同調増幅器１ｂに対応している。このように、前段に位相反転回路８０を配置した場合には、前段の移相回路１０あるいは３０に対する帰還側インピーダンス素子７０ａや入力側インピーダンス素子７４ａの影響を最小限に抑えることができる。
【００８９】
また、上述した各実施例において示した移相回路１０、３０には可変抵抗１６あるいは３６が含まれている。これらの可変抵抗１６、３６は、具体的には接合型あるいはＭＯＳ型のＦＥＴを用いて実現することができる。
【００９０】
図１６は、各実施例において示した２種類の移相回路内の可変抵抗１６あるいは３６をＦＥＴに置き換えた場合の移相回路の構成を示す図である。
【００９１】
同図（Ａ）には、図１等に示した一方の移相回路１０において、可変抵抗１６をＦＥＴに置き換えた構成が示されている。同図（Ｂ）には、図１等に示した他方の移相回路３０において、可変抵抗３６をＦＥＴに置き換えた構成が示されている。
【００９２】
このように、ＦＥＴのソース・ドレイン間に形成されるチャネルを抵抗体として利用して可変抵抗１６あるいは３６の代わりに使用すると、ゲート電圧を可変に制御してこのチャネル抵抗をある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができるため、同調増幅器の同調周波数を任意に変更することができる。
【００９３】
なお、図１６に示した各移相回路は、可変抵抗を１つのＦＥＴ、すなわちｐチャネルあるいはｎチャネルのＦＥＴによって構成したが、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成し、各ＦＥＴのゲートとサブストレート間に大きさが等しく極性が異なるゲート電圧を印加するようにしてもよい。抵抗値を可変する場合にはこのゲート電圧の大きさを変えればよい。このように、２つのＦＥＴを組み合わせて可変抵抗を構成することにより、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【００９４】
また、上述した各実施例において示した移相回路１０あるいは３０は、インダクタ１７、３７と直列に接続された可変抵抗１６あるいは３６の抵抗値を変化させて位相シフト量を変化させることにより全体の同調周波数を変えるようにしたが、インダクタ１７、３７を可変インダクタによって形成し、そのインダクタンスを変化させることにより同調周波数を変えるようにしてもよい。
【００９５】
図１７は、各実施例において示した２種類の移相回路内のインダクタ１７あるいは３７を可変インダクタに置き換えた場合の移相回路の構成を示す図である。
【００９６】
同図（Ａ）には、図１等に示した一方の移相回路１０において、可変抵抗１６を固定抵抗に置き換えるとともにインダクタ１７を可変インダクタ１７ａに置き換えた構成が示されている。同図（Ｂ）には、図１等に示した他方の移相回路３０において、可変抵抗３６を固定抵抗に置き換えるとともにインダクタ３７を可変インダクタ３７ａに置き換えた構成が示されている。
【００９７】
このように、インダクタ１７あるいは３７を可変インダクタ１７ａあるいは３７ａに置き換えて、それらが有するインダクタンスをある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、同調周波数を任意に変更することができる。
【００９８】
ところで、上述した図１７（Ａ）、（Ｂ）では可変インダクタ１７ａあるいは３７ａのインダクタンスのみを可変したが、同時に可変抵抗１６あるいは３６の抵抗値を可変するようにしてもよい。図１７（Ｃ）には、図１等に示した一方の移相回路１０において、可変抵抗１６を用いるとともにインダクタ１７を可変インダクタ１７ａに置き換えた構成が示されている。同図（Ｄ）には、図１等に示した他方の移相回路３０において、可変抵抗３６を用いるとともにインダクタ３７を可変インダクタ３７ａに置き換えた構成が示されている。
【００９９】
また、図１７（Ｃ）、（Ｄ）に示した可変抵抗を図１６に示したようにＦＥＴのチャネル抵抗を利用して形成することができることはいうまでもない。特に、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成し、各ＦＥＴのベースとサブストレート間に大きさが等しく極性が異なるゲート電圧を印加した場合には、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【０１００】
このように、可変抵抗と可変インダクタを組み合わせて移相回路を構成した場合であっても、可変抵抗の抵抗値および可変インダクタのインダクタンスをある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、同調周波数を任意に変更することができる。
【０１０１】
また、上述したように可変抵抗や可変インダクタを用いる場合の他、素子定数が異なる複数の抵抗あるいはインダクタを用意しておいて、スイッチを切り換えることにより、これら複数の素子の中から１つあるいは複数を選ぶようにしてもよい。この場合にはスイッチ切り換えにより接続する素子の個数および接続方法（直列接続、並列接続あるいはこれらの組み合わせ）によって、素子定数を不連続に切り換えることができる。例えば、可変抵抗の代わりに抵抗値がＲ、２Ｒ、４Ｒ、…といった２のｎ乗の系列の複数の抵抗を用意しておいて、１つあるいは任意の複数を選択して直列接続することにより、等間隔の抵抗値の切り換えをより少ない素子で容易に実現することができる。このため、同調周波数が複数ある回路、例えばＡＭラジオに各実施例の同調増幅器を適用して、複数の放送局から１局を選局して受信するような用途に適している。
【０１０２】
図１８は、上述した可変インダクタ１７ａの具体例を示す図であり、半導体基板上に形成された平面構造の概略が示されている。なお、同図に示す可変インダクタ１７ａの構造は、そのまま可変インダクタ３７ａにも適用することができる。
【０１０３】
同図に示す可変インダクタ１７ａは、半導体基板１１０上に形成された渦巻き形状のインダクタ導体１１２と、その外周を周回するように形成された制御用導体１１４と、これらインダクタ導体１１２および制御用導体１１４の両方を覆うように形成された絶縁性磁性体１１８とを含んで構成されている。
【０１０４】
上述した制御用導体１１４は、制御用導体１１４の両端に可変のバイアス電圧を印加するために可変電圧電源１１６が接続され、この可変電圧電源１１６によって印加する直流バイアス電圧を可変に制御することにより、制御用導体１１４に流れるバイアス電流を変化させることができる。
【０１０５】
また、半導体基板１１０は、例えばｎ型シリコン基板（ｎ−Ｓｉ基板）やその他の半導体材料（例えばゲルマニウムやアモルファスシリコン等の非晶質材料）が用いられる。また、インダクタ導体１１２は、アルミニウムや金等の金属薄膜あるいはポリシリコン等の半導体材料を渦巻き形状に形成されている。
【０１０６】
なお、図１８に示した半導体基板１１０には、可変インダクタ１７ａの他に図１等に示した同調増幅器の他の構成部品が形成されている。
【０１０７】
図１９は、図１８に示した可変インダクタ１７ａのインダクタ導体１１２および制御用導体１１４の形状をさらに詳細に示す図である。
【０１０８】
同図に示すように、内周側に位置するインダクタ導体１１２は、所定ターン数（例えば約４ターン）の渦巻き形状に形成されており、その両端には２つの端子電極１２２、１２４が接続されている。同様に、外周側に位置する制御用導体１１４は、所定ターン数（例えば約２ターン）の渦巻き形状に形成されており、その両端には２つの制御電極１２６、１２８が接続されている。
【０１０９】
図２０は、図１９のＡ−Ａ線拡大断面図であり、インダクタ導体１１２と制御用導体１１４を含む絶縁性磁性体１１８の横断面が示されている。
【０１１０】
同図に示すように、半導体基板１１０表面に絶縁性の磁性体膜１１８ａを介してインダクタ導体１１２および制御用導体１１４が形成されており、さらにその表面に絶縁性の磁性体膜１１８ｂが被覆形成されている。これら２つの磁性体膜１１８ａ、１１８ｂによって図１８に示した絶縁性磁性体１１８が形成されている。
【０１１１】
例えば、磁性体膜１１８ａ、１１８ｂとしては、ガンマ・フェライトやバリウム・フェライト等の各種磁性体膜を用いることができる。また、これらの磁性体膜の材質や形成方法については各種のものが考えられ、例えばＦｅＯ等を真空蒸着して磁性体膜を形成する方法や、その他分子線エピタキシー法（ＭＢＥ法）、化学気相成長法（ＣＶＤ法）、スパッタ法等を用いて磁性体膜を形成する方法等がある。
【０１１２】
なお、絶縁膜１３０は、非磁性体材料によって形成されており、インダクタ導体１１２および制御用導体１１４の各周回部分の間を覆っている。このようにして各周回部分間の磁性体膜１１８ａ、１１８ｂを排除することにより、各周回部分間に生じる漏れ磁束を最小限に抑えることができるため、インダクタ導体１１２が発生する磁束を有効に利用して大きなインダクタンスを有する可変インダクタ１７ａを実現することができる。
【０１１３】
このように、図１８等に示した可変インダクタ１７ａは、インダクタ導体１１２と制御用導体１１４とを覆うように絶縁性磁性体１１８（磁性体膜１１８ａ、１１８ｂ）が形成されており、制御用導体１１４に流す直流バイアス電流を可変に制御することにより、上述した絶縁性磁性体１１８を磁路とするインダクタ導体１１２の飽和磁化特性が変化し、インダクタ導体１１２が有するインダクタンスが変化する。
【０１１４】
したがって、インダクタ導体１１２のインダクタンスそのものを直接変化させることができ、しかも、半導体基板１１０上に薄膜形成技術や半導体製造技術を用いて形成することができるため製造が容易となる。さらに、半導体基板１１０上には同調増幅器１等の他の構成部品を形成することも可能であるため、各実施例の同調増幅器の全体を集積化によって一体形成する場合に適している。
【０１１５】
なお、図１８等に示した可変インダクタ１７ａは、図２１あるいは図２２に示すように、インダクタ導体１１２と制御用導体１１４とを交互に周回させたり、インダクタ導体１１２と制御用導体１１４とを重ねて形成するようにしてもよい。いずれの場合であっても、制御用導体１１４に流す直流バイアス電流を変化させることにより絶縁性磁性体１１８の飽和磁化特性を変えることができ、インダクタ導体１１２が有するインダクタンスをある範囲で変化させることができる。
【０１１６】
また、図１８等に示した可変インダクタ１７ａは、半導体基板１１０上にインダクタ導体１１２等を形成する場合を例にとり説明したが、セラミックス等の絶縁性あるいは導電性の各種基板上に形成するようにしてもよい。
【０１１７】
また、磁性体膜１１８ａ、１１８ｂとして絶縁性材料を用いたが、メタル粉（ＭＰ）のような導電性材料を用いるようにしてもよい。但し、このような導電性の磁性体膜を上述した絶縁性の磁性体膜１１８ａ等に置き換えて使用すると、インダクタ導体１１２等の各周回部分が短絡されてインダクタ導体として機能しなくなるため、各インダクタ導体と導電性の磁性体膜との間を電気的に絶縁する必要がある。この絶縁方法としては、インダクタ導体１１２等を酸化して絶縁酸化膜を形成する方法や、化学気相法等によりシリコン酸化膜あるいは窒化膜を形成する方法等がある。
【０１１８】
特に、メタル粉等の導電性材料は、ガンマ・フェライト等の絶縁性材料に比べると透磁率が大きいため、大きなインダクタンスを確保することができる利点がある。
【０１１９】
また、図１８等に示した可変インダクタ１７ａは、インダクタ導体１１２と制御用導体１１４の両方の全体を絶縁性磁性体１１８で覆うようにしたが、一部のみを覆って磁路を形成するようにしてもよい。
【０１２０】
図２３は、絶縁性磁性体１１８を部分的に形成した可変インダクタを示す図である。同図に示すように、絶縁性磁性体１１８がインダクタ導体１１２と制御用導体１１４の一部を覆うように形成されており、この部分的に形成された絶縁性磁性体１１８によって磁路が形成される。このように、磁路となる絶縁性磁性体（あるいは導電性磁性体でもよい）１１８を部分的に形成した場合には、磁路が狭まることによりインダクタ導体１１２および制御用導体１１４によって生じる磁束が飽和しやすくなる。したがって、制御用導体１１４に少ないバイアス電流を流した場合であっても磁束が飽和し、少ないバイアス電流を可変に制御することによりインダクタ導体１１２のインダクタンスを変えることができる。このため、制御系の構造を簡略化することができる。
【０１２１】
また、図１８等に示した可変インダクタ１７ａは、インダクタ導体１１２と制御用導体１１４とを同心状に巻回して形成したが、これら各導体を半導体基板１１０表面の隣接した位置に形成してそれらの間を絶縁性あるいは導電性の磁性体によって形成した磁路によって磁気結合させてもよい。
【０１２２】
図２４は、インダクタ導体と制御用導体とを隣接した位置に並べて形成した場合の可変インダクタ１７ｂの概略を示す平面図である。
【０１２３】
同図に示す可変インダクタ１７ｂは、半導体基板１１０上に形成された渦巻き形状のインダクタ導体１１２ａと、このインダクタ導体１１２ａと隣接した位置に形成された渦巻き形状の制御用導体１１４ａと、インダクタ導体１１２ａと制御用導体１１４ａの各渦巻き中心を覆うように形成された絶縁性磁性体（あるいは導電性磁性体）１１９とを含んで構成されている。
【０１２４】
図１８等に示した可変インダクタ１７ａと同様に、制御用導体１１４ａにはその両端に可変のバイアス電圧を印加するために可変電圧電源１１６が接続されており、この可変電圧電源１１６によって印加するバイアス電圧を可変に制御することにより、制御用導体１１４ａに流れる所定のバイアス電流を変化させることができる。
【０１２５】
図２５は、図２４に示した可変インダクタ１７ｂのインダクタ導体１１２ａおよび制御用導体１１４ａの形状をさらに詳細に示した図である。
【０１２６】
同図に示すように、インダクタ導体１１２ａは、所定ターン数（例えば約４ターン）の渦巻き形状に形成されており、その両端には２つの端子電極１２２、１２４が接続されている。同様に、インダクタ導体１１２ａに隣接して配置された制御用導体１１４ａは、所定ターン数（例えば約２ターン）の渦巻き形状に形成されており、その両端には２つの制御電極１２６、１２８が接続されている。
【０１２７】
図２６は、図２５のＢ−Ｂ線拡大断面図であり、インダクタ導体１１２ａと制御用導体１１４ａを含む絶縁性磁性体１１９の横断面が示されている。
【０１２８】
同図に示すように、半導体基板１１０表面に絶縁性の磁性体膜１１９ａおよび絶縁性の非磁性体膜１３２が形成されており、その表面にインダクタ導体１１２ａおよび制御用導体１１４ａがそれぞれ形成されている。そして、これらインダクタ導体１１２ａと制御用導体１１４ａの各中心部を貫くようにさらに表面に絶縁性の磁性体膜１１９ｂが被覆形成されている。これら２つの磁性体膜１１９ａ、１１９ｂによってインダクタ導体１１２ａと制御用導体１１４ａの共通の磁路となる環状の磁性体１１９が形成されている。
【０１２９】
なお、図２６に示した絶縁性の非磁性体膜１３２は、磁性体膜１１９ａとほぼ同じ膜厚を有しており、さらにそれらの表面においてインダクタ導体１１２ａと制御用導体１１４ａのそれぞれをほぼ同じ高さに形成するためのものである。したがって、インダクタ導体１１２ａおよび制御用導体１１４ａに多少の段差が生じてもよい場合には、非磁性体膜１３２を形成せずに、半導体基板１１０上に直接インダクタ導体１１２ａおよび制御用導体１１４ａの一部を形成するようにしてもよい。
【０１３０】
また、磁性体膜１１９ａ表面のインダクタ導体１１２ａおよび制御用導体１１４ａの各周回部分の間には、図１８等に示した可変インダクタ１７ａと同様に絶縁膜１３０が形成されている。このように部分的に絶縁膜１３０を充填して各周回部分間の磁性体膜１１９ａ、１１９ｂを排除することにより、各周回部分間に生じる漏れ磁束を最小限に抑えることができるため、インダクタ導体１１２ａによって発生した磁束は、そのほとんどが磁性体膜１１９ａ、１１９ｂを通って制御用導体１１４ａと交差するようになる。したがって、漏れ磁束を少なくすることにより、インダクタ導体１１２ａが発生する磁束を有効に利用して大きなインダクタンスを得ることができる。
【０１３１】
このように、上述した可変インダクタ１７ｂは、インダクタ導体１１２ａと制御用導体１１４ａの各渦巻き中心を通るように環状の絶縁性磁性体１１９（磁性体膜１１９ａ、１１９ｂ）が形成されている。したがって、制御用導体１１４ａに流す直流バイアス電流を可変に制御することにより、上述した磁性体１１９を磁路とするインダクタ導体１１２ａの飽和磁化特性が変化し、インダクタ導体１１２ａが有するインダクタンスも変化する。
【０１３２】
また、上述したように各実施例の同調増幅器１等を半導体基板上に形成した場合には、インダクタ１７あるいは３７としてあまり大きなインダクタンスを確保することができない。したがって、半導体基板上に実際に形成したインダクタ１７等の小さなインダクタンスを、回路を工夫することにより見かけ上大きくすることができれば、時定数Ｔを大きな値に設定して同調周波数の低周波数化を図る際に都合がよい。
【０１３３】
図２７は、図１等に示した移相回路１０、３０に用いたインダクタ１７あるいは３７を素子単体ではなく回路によって構成した変形例を示す図であり、実際に半導体基板上に形成されるインダクタ素子（インダクタ導体）のインダクタンスを見かけ上大きくみせるインダクタンス変換回路として機能する。なお、図２７に示した回路全体が移相回路１０、３０に含まれるインダクタ１７あるいは３７に対応している。
【０１３４】
図２７に示すインダクタンス変換回路１７ｃは、所定のインダクタンスＬ０を有するインダクタ２１０と、２つのオペアンプ２１２、２１４と、２つの抵抗２１６、２１８とを含んで構成されている。
【０１３５】
１段目のオペアンプ２１２は、出力端子が反転入力端子に接続された利得１の非反転増幅器であって、主にインピーダンス変換を行うバッファとして機能する。同様に、２段目のオペアンプ２１４も出力端子が反転入力端子に接続されており、利得１の非反転増幅器として機能する。また、これら２つの非反転増幅器の間には抵抗２１６と２１８による分圧回路が挿入されている。
【０１３６】
このように、間に分圧回路を挿入することにより、２つの非反転増幅器を含む増幅器全体の利得を０から１の間で自由に設定することができる。
【０１３７】
図２７に示したインダクタンス変換回路１７ｃにおいて、インダクタ２１０を除く回路全体の伝達関数をＫ４とすると、インダクタンス変換回路１７ｃは図２８に示すシステム図で表すことができる。図２９は、これをミラーの定理によって変換したシステム図である。
【０１３８】
図２８に示したインピーダンスＺ０を用いて図２９に示したインピーダンスＺ１を表すと、
【数１９】
となる。ここで、図２７に示したインダクタンス変換回路１７ｃの場合には、インピーダンスＺ０＝ｊωＬ０であり、これを（１９）式に代入して、
【数２０】
【数２１】
となる。この（２１）式は、インダクタンス変換回路１７ｃにおいてインダクタ２１０が有するインダクタンスＬ０が見掛け上は１／（１−Ｋ４）倍になったことを示している。
【０１３９】
したがって、利得Ｋ４が正であって０から１の間にある場合には、１／（１−Ｋ４）は常に１より大きくなるため、インダクタンスＬ０を大きいほうに変化させることができる。
【０１４０】
ところで、図２７に示したインダクタンス変換回路１７ｃにおける増幅器の利得、すなわちオペアンプ２１２と２１４の全体により構成される増幅器の利得Ｋ４は、抵抗２１６と２１８によって構成される分圧回路の分圧比によって決まり、それぞれの抵抗値をＲ１６、Ｒ１８とすると、
【数２２】
となる。この利得Ｋ４を（２１）式に代入して見かけ上のインダクタンスＬを計算すると、
【数２３】
となる。したがって、抵抗２１６と２１８の抵抗比Ｒ１８／Ｒ１６を大きくすることにより、２つの端子２０４、２０６間の見かけ上のインダクタンスＬを大きくすることができる。例えば、Ｒ１８＝Ｒ１６の場合には、（２３）式からインダクタンスＬをＬ０の２倍にすることができる。
【０１４１】
このように、上述したインダクタンス変換回路１７ｃは、２つの非反転増幅器の間に挿入された分圧回路の分圧比を変えることにより、実際に接続されているインダクタ２１０のインダクタンスＬ０を見かけ上大きくすることができる。そのため、半導体基板上に図１等に示した同調増幅器１等の全体を形成するような場合には、半導体基板上に小さなインダクタンスＬ０を有するインダクタ２１０をスパイラル状の導体等によって形成しておいて、図２７に示したインダクタンス変換回路によって大きなインダクタンスＬに変換することができ、集積化に際して好都合となる。特に、このようにして大きなインダクタンスを確保することができれば、図１に示した同調増幅器１等の同調周波数を比較的低い周波数領域まで下げることが容易となる。また、集積化を行うことにより、同調増幅器全体の実装面積を小型化して、材料コスト等の低減も可能となる。
【０１４２】
なお、抵抗２１６、２１８による分圧回路の分圧比を固定した場合の他、これら２つの抵抗２１６、２１８の少なくとも一方を可変抵抗により形成することにより、具体的には接合型やＭＯＳ型のＦＥＴあるいはｐチャネルＦＥＴとｎチャネルＦＥＴとを並列に接続して可変抵抗を形成することにより、この分圧比を連続的に変化させてもよい。この場合には、図２７に示したオペアンプ２１２、２１４を含んで構成される増幅器全体の利得が変わり、端子２０４、２０６間のインダクタンスＬも連続的に変化する。したがって、このインダクタンス変換回路１７ｃを図１７に示した可変インダクタ１７ａの代わりに使用することにより、各移相回路における位相シフト量をある範囲で任意に変化させることができる。このため、同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、上述した同調増幅器の同調周波数を任意に変更することができる。
【０１４３】
また、図２７に示したインダクタンス変換回路１７ｃは、２つのオペアンプ２１２、２１４を含む増幅器全体の利得が１以下に設定されているため、全体をエミッタホロワ回路あるいはソースホロワ回路に置き換えるようにしてもよい。
【０１４４】
図３０は、オペアンプ２１２、２１４を含む増幅器全体をエミッタホロワ回路に置き換えたインダクタンス変換回路の構成を示す図である。同図（Ａ）に示すインダクタンス変換回路１７ｄは、エミッタに２つの抵抗２２４、２２６が接続されたバイポーラトランジスタ２２８と、この２つの抵抗２２４、２２６による分圧点とトランジスタ２２８のベースとの間に接続されたインダクタ２１０と、直流電流阻止用のキャパシタ２３０とを含んで構成されている。インダクタ２１０の一方端側に挿入されたキャパシタ２３０は、周波数特性に影響を与えないようにそのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量に設定されている。
【０１４５】
上述したエミッタホロワ回路の利得は、主に２つの抵抗２２４、２２６の抵抗比に応じて決まり、しかもその利得は常に１未満であるため、（２１）式からわかるように、実際にインダクタ２１０が有するインダクタンスＬ０を見掛け上大きくすることができる。しかも、１つのエミッタホロワ回路を用いているだけであり、回路構成が簡略化でき、最高動作周波数も高く設定することができる。
【０１４６】
図３０（Ｂ）はその変形例を示す図であり、同図（Ａ）の２つの抵抗２２４、２２６を可変抵抗２３２に置き換えた点が異なっている。このように可変抵抗２３２を用いることにより、利得を任意にしかも連続的に変化させることができるため、見掛け上のインダクタンスＬも任意にしかも連続的に変化させることができ、このインダクタンス変換回路１７ｅを図１７に示した可変インダクタ１７ａの代わりに使用することにより、各移相回路における位相シフト量をある範囲で任意に変化させることができる。このため、同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、上述した同調増幅器の同調周波数を任意に変更することができる。
【０１４７】
なお、図３０（Ｂ）に示したインダクタンス変換回路１７ｅは、同図（Ａ）の２つの抵抗２２４、２２６を１つの可変抵抗２３２に置き換えているが、これら２つの抵抗２２４、２２６の少なくとも一方を可変抵抗によって構成するようにしてもよい。
【０１４８】
図３１は、図３０（Ａ）および（Ｂ）に示したインダクタンス変換回路１７ｄ、１７ｅのそれぞれをソースホロワ回路によって実現したものであり、バイポーラトランジスタ２２８をＦＥＴ２３４に置き換えたものである。図３１（Ａ）が図３０（Ａ）に、図３１（Ｂ）が図３０（Ｂ）にそれぞれ対応している。
【０１４９】
図３２は、図２７に示したインダクタンス変換回路１７ｃの変形例を示す図である。図３２に示すインダクタンス変換回路１７ｆは、ｎｐｎ型のバイポーラトランジスタ２３６およびそのエミッタに接続された抵抗２４０と、ｐｎｐ型のバイポーラトランジスタ２３８とそのエミッタに接続された抵抗２４２と、インダクタンスＬ０を有するインダクタ２１０とを含んで構成されている。
【０１５０】
上述した一方のトランジスタ２３６と抵抗２４０により第１のエミッタホロワ回路が、他方のトランジスタ２３８と抵抗２４２により第２のエミッタホロワ回路がそれぞれ形成され、それらが縦続接続されている。しかも、ｎｐｎ型のトランジスタ２３６とｐｎｐ型のトランジスタ２３８を用いているため、インダクタ２１０の一方端であるトランジスタ２３６のベース電位とトランジスタ２３８のエミッタ電位とをほぼ同じに設定することができ、直流電流阻止用のキャパシタが不要となる。
【０１５１】
なお、この発明は上記実施例に限定されるものではなく、この発明の要旨の範囲内で種々の変形実施が可能である。
【０１５２】
例えば、上述した各実施例の同調増幅器においては、移相回路１０、３０内の差動増幅器１２、３２によって２入力の差分を２倍に増幅して各移相回路の出力とすることにより、同調増幅器のループゲインをほぼ１に設定するようにしたが、差動増幅器１２、３２の増幅度をこれ以外の値に設定してもよい。例えば、各差動増幅器１２、３２において２入力の差分を増幅せずに、あるいは２倍以外の増幅度で増幅して出力するとともに、非反転回路５０あるいは位相反転回路８０の増幅度を調整して同調増幅器のループゲインをほぼ１に設定するようにしてもよい。
【０１５３】
また、図１等に示した各同調増幅器においては、帰還側インピーダンス素子として抵抗値が固定の帰還抵抗７０を用い、入力側インピーダンス素子として抵抗値が固定の入力抵抗７４を用いるようにしたが、少なくとも一方の抵抗を可変抵抗により構成して最大減衰量を任意に変更可能に形成してもよい。この場合に、可変抵抗を図１６に示したようにＦＥＴのチャネル抵抗を利用して形成することができることはいうまでもない。特に、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成し、各ＦＥＴのベースとサブストレート間に大きさが等しく極性が異なるゲート電圧を印加した場合には、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【０１５４】
同様に、帰還側インピーダンス素子および入力側インピーダンス素子をキャパシタとした場合には少なくとも一方を可変容量ダイオードやゲート容量可変のＦＥＴにより構成して最大減衰量を任意に変更可能に形成してもよい。
【０１５５】
また、上述した実施例の同調増幅器１等には２つの移相回路が含まれているが、同調周波数を可変する場合には、両方の移相回路に含まれるＬＲ回路を構成する抵抗とインダクタの少なくとも一方の素子定数を変える場合の他、一方の移相回路に含まれるＬＲ回路を構成する抵抗とインダクタの少なくとも一方の素子定数を変える場合が考えられる。また、全ての抵抗やインダクタの各素子定数を固定して、同調周波数が固定の同調増幅器を構成することもできる。
【０１５６】
【発明の効果】
以上の各実施例に基づく説明から明らかなように、同調周波数が高い場合にはこの発明の同調増幅器を構成する各素子は集積回路の製法によって形成することが可能であるから、同調増幅器を半導体ウエハ上に集積回路として小型に形成でき、大量生産によって安価に作ることができる。また、各移相回路内のインダクタをインダクタンス変換回路を用いて大きいほうに変換することができ、同調周波数を低周波化することもできる。
【０１５７】
特に、各移相回路におけるＬＲ回路の可変抵抗としてＦＥＴのソース・ドレイン間のチャネルを使用し、このＦＥＴのゲートに印加する制御電圧を変化させてチャネルの抵抗を変化させるように構成すると、制御電圧を印加する配線のインダクタンスや静電容量の影響を回避することができ、ほぼ設計どおりの理想的な特性を備えた同調増幅器を得ることができる。
【０１５８】
また、この発明の同調増幅器は、最大減衰量が入力側インピーダンス素子と帰還側インピーダンス素子の抵抗比によって決まるとともに、同調周波数が各移相回路におけるＬＲ回路の時定数によって決まるため、最大減衰量や同調周波数および同調周波数における利得を互いに干渉しあうことなく設定することができる。
【０１５９】
また、従来のＬＣ共振を利用した同調増幅器においては、同調周波数ωが１／√ＬＣであるから、同調周波数を調整するために静電容量ＣまたはインダクタンスＬを変化させると、同調周波数はその変化量の平方根に比例して変化するが、この発明の同調増幅器では同調周波数ωが例えばＲ／Ｌであって、同調周波数は抵抗値Ｒに比例して変化させることができるので、同調周波数の大幅な変更および調整が可能となる。また、インダクタンスＬは小さくすることが容易であるため、同調周波数の高周波化を図ることが容易であり、高い同調周波数を有する同調増幅器を実現することができる。
【図面の簡単な説明】
【図１】この発明を適用した第１実施例の同調増幅器の構成を示す回路図、
【図２】図１に示した前段の移相回路の構成を抜き出して示した図、
【図３】前段の移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図、
【図４】図２に示した移相回路を等価的に表した図、
【図５】図１に示した後段の移相回路の構成を抜き出して示した図、
【図６】後段の移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図、
【図７】図５に示した移相回路を等価的に表した図、
【図８】２つの移相回路および非反転回路の全体を伝達関数Ｋ１を有する回路に置き換えたシステム図、
【図９】図８に示すシステムをミラーの定理によって変換したシステム図、
【図１０】この実施例の同調増幅器の同調特性を示す図、
【図１１】第２実施例の同調増幅器の構成を示す回路図、
【図１２】第３実施例の同調増幅器の構成を示す回路図、
【図１３】非反転回路および位相反転回路の具体例を示す図、
【図１４】移相回路と非反転回路との接続形態を示す図、
【図１５】移相回路と位相反転回路との接続形態を示す図、
【図１６】移相回路の可変抵抗をＦＥＴに置き換えた移相回路の構成を示す図、
【図１７】移相回路のインダクタを可変インダクタに置き換えた移相回路の構成を示す図、
【図１８】可変インダクタの一例を示す図、
【図１９】図１８に示した可変インダクタのインダクタ導体および制御用導体の形状をさらに詳細に示す図、
【図２０】図１９のＡ−Ａ線拡大断面図、
【図２１】図１８に示した可変インダクタの変形例を示す図、
【図２２】図１８に示した可変インダクタの変形例を示す図、
【図２３】図１８に示した可変インダクタの変形例を示す図、
【図２４】可変インダクタの他の例を示す図、
【図２５】図２４に示した可変インダクタのインダクタ導体および制御用導体の形状をさらに詳細に示す図、
【図２６】図２５のＢ−Ｂ線拡大断面図、
【図２７】インダクタが実際に有するインダクタンスを見かけ上大きくするインダクタンス変換回路の構成を示す図、
【図２８】図２７に示した回路を伝達関数を用いて表した図、
【図２９】図２８に示す構成をミラーの定理によって変換した図、
【図３０】図２７に含まれる２つのオペアンプを含む増幅器全体をエミッタホロワ回路に置き換えたインダクタンス変換回路の構成を示す図、
【図３１】図３０の回路をソースホロワ回路によって実現した構成を示す図、
【図３２】インダクタンス変換回路の変形例を示す図、
【図３３】従来の同調増幅器における同調周波数、同調周波数における利得、最大減衰量の関係の一例を示す特性曲線図である。
【符号の説明】
１ 同調増幅器
１０、３０ 移相回路
１２、３２ 差動増幅器
１６、３６ 可変抵抗
１７、３７ インダクタ
１８、２０、３８、４０ 抵抗
１９、３９ キャパシタ
５０ 非反転回路
７０ 帰還抵抗
７４ 入力抵抗
９０ 入力端子
９２ 出力端子
【産業上の利用分野】
この発明は、同調周波数と最大減衰量とを互いに干渉することなく、任意に調整し得る同調増幅器に関する。
【０００２】
【従来の技術】
同調増幅器として従来より能動素子およびリアクタンス素子を使用した各種の増幅回路が提案され実用化されている。
【０００３】
【発明が解決しようとする課題】
従来の同調増幅器においては、同調周波数を調整すると、ＬＣ回路に依存するＱと利得が変化し、最大減衰量を調整すると同調周波数が変化したり、また、図３３の特性曲線ＡおよびＢに示すように、最大減衰量を調整すると同調周波数における利得が変化するので、同調周波数、同調周波数における利得、最大減衰量Ｃ１、Ｃ２を互いに干渉しあうことなく調整することは極めて困難であった。
【０００４】
さらに、同調周波数および最大減衰量を調整し得る同調増幅器を集積回路によって形成することも困難であった。
【０００５】
そこで、この発明は、このような課題を解決するために考えられたものである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、この発明の同調増幅器は、
入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とインダクタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記インダクタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む２つの移相回路と、
を備え、前記２つの移相回路を縦続接続し、これら縦続接続された２つの移相回路の中の前段の移相回路に対して前記加算回路によって加算された信号を入力するとともに、後段の移相回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら２つの移相回路のいずれかの出力を同調信号として取り出すことを特徴とする。
【０００７】
また、この発明の同調増幅器は、
入力端子に入力される交流信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力端子に入力される交流信号と前記帰還信号とを加算する加算回路と、入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とインダクタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記インダクタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む２つの移相回路と、
入力される交流信号の位相を変えずに出力する非反転回路と、
を備え、前記２つの移相回路および前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として取り出すことを特徴とする。
【０００８】
また、この発明の同調増幅器は、
入力端子に入力される交流信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力端子に入力される交流信号と前記帰還信号とを加算する加算回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とインダクタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記インダクタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む２つの移相回路と、
入力される交流信号の位相を反転して出力する位相反転回路と、
を備え、前記２つの移相回路および前記位相反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として取り出すことを特徴とする。
【０００９】
また、この発明の同調増幅器は、
入力側インピーダンス素子を介して入力された交流信号を同相で出力する非反転回路と、
２つの抵抗の直列接続およびインダクタと抵抗との直列接続よりなり、前記非反転回路の出力が印加される第１のブリッジ回路と、前記第１のブリッジ回路の２つの出力の差を得る第１の差動増幅器とを有し、前記第１のブリッジ回路に入力された信号を移相する第１の移相回路と、
２つの抵抗の直列接続および抵抗とインダクタとの直列接続よりなり、前記第１の移相回路の出力が印加される第２のブリッジ回路と、前記第２のブリッジ回路の２つの出力の差を得る第２の差動増幅器とを有し、前記第２のブリッジ回路に入力された信号を前記第１の移相回路とは反対方向に移相する第２の移相回路と、
前記第２の移相回路の出力を帰還側インピーダンス素子を介して前記非反転回路の入力へ帰還する回路と、
を備えることを特徴とする。
【００１０】
また、この発明の同調増幅器は、
入力抵抗を介して入力された交流信号を反転して出力する位相反転回路と、
２つの抵抗の直列接続およびインダクタと抵抗との直列接続よりなり、前記位相反転回路の出力が印加される第１のブリッジ回路と、前記第１のブリッジ回路の２つの出力の差を得る第１の差動増幅器とを有し、前記第１のブリッジ回路に入力された信号を移相する第１の移相回路と、
２つの抵抗の直列接続およびインダクタと抵抗との直列接続よりなり、前記第１の移相回路の出力が印加される第２のブリッジ回路と、前記第２のブリッジ回路の２つの出力の差を得る第２の差動増幅器とを有し、前記第２のブリッジ回路に入力された信号を前記第１の移相回路と同じ方向に移相する第２の移相回路と、
前記第２の移相回路の出力を帰還抵抗を介して前記位相反転回路の入力へ帰還する回路と、
を備えることを特徴とする。
【００１１】
【実施例】
以下、この発明を適用した一実施例の同調増幅器について、図面を参照しながら具体的に説明する。
【００１２】
（第１実施例）
図１は、この発明を適用した第１実施例の同調増幅器の構成を示す回路図である。同図に示す同調増幅器１は、入力信号の位相を変えずに出力する非反転回路５０と、それぞれが入力信号の位相を所定量シフトさせることにより所定の周波数において合計で０°の位相シフトを行う２つの移相回路１０、３０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより後段の移相回路３０から出力される信号（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。なお、非反転回路５０はバッファ回路として機能するものであるが、同調増幅器の基本動作のみに着目した場合には省略してもよい。
【００１３】
図２は、図１に示した前段の移相回路１０の構成を抜き出して示したものである。同図に示す前段の移相回路１０は、２入力の差分電圧を所定の増幅度（例えば約２倍）で増幅して出力する差動増幅器１２と、入力端２２に入力された信号の位相を所定量シフトさせて差動増幅器１２の非反転入力端子に入力する可変抵抗１６およびインダクタ１７と、入力端２２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器１２の反転入力端子に入力する抵抗１８および２０とを含んで構成されている。
【００１４】
なお、インダクタ１７と可変抵抗１６との間に挿入されているキャパシタ１９は直流電流阻止用であり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。また、インダクタ１７と抵抗２０の接続点が接地されている場合を考えて以下の説明を行うものとする。
【００１５】
このような構成を有する移相回路１０において、所定の交流信号が入力端２２に入力されると、差動増幅器１２の反転入力端子には、入力端２２に印加される電圧（入力電圧Ｅｉ）を抵抗１８と抵抗２０とによって分圧した電圧が印加される。抵抗１８および２０の各抵抗値はほぼ等しく設定されており、これら２つの抵抗１８、２０の直列回路により構成される分圧回路によって約１／２に分圧された電圧Ｅｉ／２が差動増幅器１２の反転入力端子に印加される。
【００１６】
一方、入力信号が入力端２２に入力されると、差動増幅器１２の非反転入力端子には、インダクタ１７と可変抵抗１６の接続点（正確にはインダクタ１７に直列に接続されたキャパシタ１９と可変抵抗１６の接続点であるが、上述したようにこのキャパシタ１９は直流電流阻止用であって動作に影響を与えないため基本動作の説明を行う場合には省略することができる）に現れる信号が入力される。可変抵抗１６とインダクタ１７により構成されるＬＲ回路（直列回路）の一方端には入力信号が入力されているため、入力信号の位相をこのＬＲ回路によって所定量シフトした信号の電圧が差動増幅器１２の非反転入力端子には印加される。
【００１７】
差動増幅器１２は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度、例えば約２倍に増幅した信号を出力する。
【００１８】
図３は、移相回路１０の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【００１９】
同図に示すように、インダクタ１７の両端に現れる電圧ＶＬ１と可変抵抗１６の両端に現れる電圧ＶＲ１は、互いに位相が９０°ずれており、これらをベクトル的に合成（加算）したものが入力電圧Ｅｉとなる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図３に示す半円の円周に沿ってインダクタ１７の両端電圧ＶＬ１と可変抵抗１６の両端電圧ＶＲ１とが変化する。
【００２０】
また、差動増幅器１２の非反転入力端子に印加される電圧（インダクタ１７の両端電圧ＶＬ１）から反転入力端子に印加される電圧（抵抗２０の両端電圧Ｅｉ／２）をベクトル的に減算したものが差分電圧Ｅｏ′となる。この差分電圧Ｅｏ′は、図３に示した半円において、その中心点を始点とし、電圧ＶＬ１と電圧ＶＲ１とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ／２に等しくなる。実際には、差動増幅器１２はこの差分電圧Ｅｏ′を２倍に増幅しており、出力電圧Ｅｏ＝Ｅｏ′×２＝Ｅｉとなる。したがって、この実施例の移相回路１０において、入力信号の振幅と出力信号の振幅とは等しく、入出力信号間で信号の減衰が生じないことがわかる。
【００２１】
また、図３から明らかなように、電圧ＶＬ１と電圧ＶＲ１とは円周上で直角に交わるため、入力電圧Ｅｉと電圧ＶＬ１との位相差は、周波数ωが０から∞まで変化するに従って９０°から０°まで変化する。そして、移相回路１０全体の位相シフト量φ１はその２倍であり、周波数に応じて１８０°から０°まで変化する。
【００２２】
次に、上述した入出力電圧間の関係を定量的に検証する。
【００２３】
図４は、前段の移相回路１０を等価的に表した図であり、差動増幅器１２の入力側に設けられた２つの直列回路に対応する構成が示されている。
【００２４】
抵抗１８および２０により構成される直列回路の両端には入力電圧Ｅｉが印加されるため、抵抗１８、２０のそれぞれは電圧Ｅｉ／２を発生する２つの電圧源２７、２８に置き換えて考えることができる。このとき、図４に示す等価回路の閉ループに流れる電流Ｉは、インダクタ１７のインダクタンスをＬ、可変抵抗１６の抵抗値をＲとすると、
【数１】
【数２】
【数３】
【数４】
【００２５】
この（４）式においてｓ＝ｊωを代入して変形すると、
【数５】
【数６】
【００２６】
また、（５）式から出力電圧Ｅｏの入力電圧Ｅｉに対する位相シフト量φ１を求めると、
【数７】
【００２７】
図５は、図１に示した後段の移相回路３０の構成を抜き出して示したものである。同図に示す後段の移相回路３０は、２入力の差分電圧を所定の増幅度（例えば約２倍）で増幅して出力する差動増幅器３２と、入力端４２に入力された信号の位相を所定量シフトさせて差動増幅器３２の非反転入力端子に入力するインダクタ３７および可変抵抗３６と、入力端４２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器３２の反転入力端子に入力する抵抗３８および４０とを含んで構成されている。
【００２８】
なお、インダクタ３７に直列に挿入されているキャパシタ３９は直流電流阻止用であり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。
【００２９】
このような構成を有する移相回路３０において、所定の交流信号が入力端４２に入力されると、差動増幅器３２の反転入力端子には、入力端４２に印加される電圧（入力電圧Ｅｉ）を抵抗３８と抵抗４０とによって分圧した電圧が印加される。抵抗３８および４０の各抵抗値はほぼ等しく設定されており、これら２つの抵抗３８、４０の直列回路により構成される分圧回路によって約１／２に分圧された電圧Ｅｉ／２が差動増幅器３２の反転入力端子に印加される。
【００３０】
一方、入力信号が入力端４２に入力されると、差動増幅器３２の非反転入力端子には、インダクタ３７と可変抵抗３６の接続点に現れる信号が入力される。インダクタ３７と可変抵抗３６により構成されるＬＲ回路（直列回路）の一方端には入力信号が入力されているため、入力信号の位相をこのＬＲ回路によって所定量シフトした信号の電圧が差動増幅器３２の非反転入力端子には印加される。
【００３１】
差動増幅器３２は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度、例えば約２倍に増幅した信号を出力する。
【００３２】
図６は、移相回路３０の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。
【００３３】
同図に示すように、可変抵抗３６の両端に現れる電圧ＶＲ２とインダクタ３７の両端に現れる電圧ＶＬ２は、互いに位相が９０°ずれており、これらをベクトル的に合成（加算）したものが入力電圧Ｅｉとなる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、図６に示す半円の円周に沿って可変抵抗３６の両端電圧ＶＲ２とインダクタ３７の両端電圧ＶＬ２とが変化する。
【００３４】
また、差動増幅器３２の非反転入力端子に印加される電圧（可変抵抗３６の両端電圧ＶＲ２）から反転入力端子に印加される電圧（抵抗４０の両端電圧Ｅｉ／２）をベクトル的に減算したものが差分電圧Ｅｏ′となる。この差分電圧Ｅｏ′は、図６に示した半円において、その中心点を始点とし、電圧ＶＲ２と電圧ＶＬ２とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅｉ／２に等しくなる。実際には、差動増幅器３２はこの差分電圧Ｅｏ′を２倍に増幅しており、出力電圧Ｅｏ＝Ｅｏ′×２＝Ｅｉとなる。したがって、この実施例の移相回路３０において、入力信号の振幅と出力信号の振幅とは等しく、入出力信号間で信号の減衰が生じないことがわかる。
【００３５】
また、図６から明らかなように、電圧ＶＲ２と電圧ＶＬ２とは円周上で直角に交わるため、入力電圧Ｅｉと電圧ＶＲ２との位相差は、周波数ωが０から∞まで変化するに従って０°から９０°まで変化する。そして、移相回路３０全体の位相シフト量φ２はその２倍であり、周波数に応じて０°から１８０°まで変化する。
【００３６】
次に、上述した入出力電圧間の関係を定量的に検証する。
【００３７】
図７は、後段の移相回路３０を等価的に表した図であり、差動増幅器３２の入力側に設けられた２つの直列回路に対応する構成が示されている。
【００３８】
抵抗３８および４０により構成される直列回路の両端には入力電圧Ｅｉが印加されるため、前段の移相回路１０の場合と同様に、抵抗３８、４０のそれぞれは電圧Ｅｉ／２を発生する２つの電圧源２７、２８に置き換えて考えることができる。このとき、図７に示す等価回路の閉ループに流れる電流Ｉは、可変抵抗３６の抵抗値をＲ、インダクタ３７のインダクタンスをＬとすると、上述した（１）式で表すことができる。
【００３９】
ここで、図７に示す２点間の電位差（差分）Ｅｏ′を求めると、
【数８】
【数９】
【数１０】
【００４０】
（１０）式においてｓ＝ｊωを代入して変形すると、
【数１１】
【００４１】
上述した（１０）式および（１１）式は、前段の移相回路１０について示した（４）式および（５）式と符号のみ異なっている。したがって、出力電圧Ｅｏの絶対値は（６）式をそのまま適用することができ、後段の移相回路３０は入出力間の位相がどのように回転しても、その出力信号の振幅は入力信号の振幅に等しく一定であることがわかる。
【００４２】
また、（１１）式から出力電圧Ｅｏの入力電圧Ｅｉに対する位相シフト量φ２を求めると、
【数１２】
【００４３】
このようにして、２つの移相回路１０、３０のそれぞれにおいて位相が所定量シフトされる。しかも、図３および図６に示すように、各移相回路１０、３０における入出力電圧の相対的な位相関係は反対方向であって、所定の周波数において２つの移相回路１０、３０の全体により位相シフト量が０°となる信号が出力される。
【００４４】
また、後段の移相回路３０の出力は、帰還抵抗７０を介して移相回路１０の前段に設けられた非反転回路５０の入力側に帰還されており、この帰還された信号と入力抵抗７４を介して入力される信号とが加算される。この加算された信号は、バッファ回路として機能する非反転回路５０を介して移相回路１０の入力端（図２に示した入力端２２）に入力される。
【００４５】
このような帰還ループを形成することにより、ある周波数において帰還ループを一巡する信号の位相シフト量が０°となる。このとき、非反転回路５０や２つの移相回路１０、３０の各増幅度を調整して、同調増幅器１全体のループゲインをほぼ１に設定することにより、同調動作が行われる。
【００４６】
図８は、上述した構成を有する２つの移相回路１０、３０および非反転回路５０の全体を伝達関数Ｋ１を有する回路に置き換えたシステム図であり、伝達関数Ｋ１を有する回路と並列に抵抗Ｒ０を有する帰還抵抗７０が、直列に帰還抵抗７０のｎ倍の抵抗値（ｎＲ０）を有する入力抵抗７４が接続されている。図９は、図８に示すシステムをミラーの定理によって変換したシステム図であり、変換後のシステム全体の伝達関数Ａは、
【数１３】
【００４７】
ところで、（４）式から明らかなように、前段の移相回路１０の伝達関数Ｋ２は、
【数１４】
【数１５】
【数１６】
【数１７】
【００４８】
この（１７）式によれば、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（２つの移相回路１０、３０の各時定数が異なる場合であってそれぞれをＴ１、Ｔ２とした場合には、ω＝１／√（Ｔ１・Ｔ２）の同調点）においてはＡ＝１であって帰還抵抗７０と入力抵抗７４の抵抗比ｎに無関係であることがわかる。換言すれば、図１０に示すように、ｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【００４９】
このように、この実施例の同調増幅器１によれば、帰還抵抗７０と入力抵抗７４の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路１０、３０内の可変抵抗１６あるいは３６の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【００５０】
また、この実施例の同調増幅器１において、インダクタ１７および３７は、写真触刻法等によりスパイラル状の導体を形成することによって半導体基板上へ形成することが可能となるが、このようなインダクタ１７および３７を用いることにより、それ以外の構成部品（差動増幅器や抵抗等）とともに半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１の全体を半導体基板上に形成して集積回路とすることも容易である。但し、この場合にはインダクタ１７および３７が有するインダクタンスは極めて小さくなるため、同調周波数が高くなる。別の見方をすれば、同調増幅器１の同調周波数はＲ／Ｌに比例し、この中のインダクタンスＬは集積化等により小さくすることが容易であるため、同調周波数の高周波化に適している。
【００５１】
なお、上述した第１実施例の同調増幅器１では、前段に移相回路１０を、後段に移相回路３０をそれぞれ配置したが、これらの全体によって入出力信号間の位相シフト量が０°となればよいことから、これらの前後を入れ換えて前段に移相回路３０を、後段に移相回路１０をそれぞれ配置して同調増幅器を構成するようにしてもよい。
【００５２】
（第２実施例）
上述した第１実施例の同調増幅器１は、構成が異なる２つの移相回路１０および３０を組み合わせて構成したが、同じ構成を有する２つの移相回路を組み合わせて同調増幅器を構成するようにしてもよい。
【００５３】
図１に示す同調増幅器１に含まれる一方の移相回路１０は図２に示した基本構成を有しており、移相回路１０の入力と出力との間には（４）式で表される関係が成立する。以下では、図２に示す構成を有する移相回路１０を（４）式中の分数の符号を用いて便宜上「−型の移相回路」と称して説明を行う。また、図１に示す同調増幅器１に含まれる他方の移相回路３０は図５に示した基本構成を有しており、移相回路３０の入力と出力との間には（１０）式で表された関係が成立する。以下では、図５に示す構成を有する移相回路３０を（１０）式中の分数の符号を用いて便宜上「＋型の移相回路」と称して説明を行う。
【００５４】
このように各移相回路を便宜上２つのタイプに分類した場合には、第１実施例の同調増幅器１は、タイプが異なる２つの移相回路１０および３０を組み合わせることにより、全体としての位相シフト量が０°となる周波数において同調動作を行うようになっている。
【００５５】
ところで、１つの−型の移相回路１０に信号の位相を反転させる位相反転回路を接続した場合のその全体の入出力間の関係に着目すると、（４）式において分数の符号「−」を反転して「＋」にすればよく、１つの−型の移相回路に位相反転回路を接続した構成が１つの＋型の移相回路に等価であるといえる。同様に、１つの＋型の移相回路３０に信号の位相を反転させる位相反転回路を接続した場合のその全体の入出力間の関係に着目すると、（１０）式において分数の符号「＋」を反転して「−」にすればよく、１つの＋型の移相回路に位相反転回路を接続した構成が１つの−型の移相回路に等価であるといえる。
【００５６】
したがって、第１実施例においてタイプが異なる２つの移相回路１０および３０を組み合わせて同調増幅器を構成する代わりに、同タイプの２つの移相回路と位相反転回路を組み合わせて同調増幅器を構成することができる。
【００５７】
図１１は、第２実施例の同調増幅器の構成を示す図である。同図に示す同調増幅器１ａは、入力信号の位相を反転する位相反転回路８０と、図２に示す−型の２つの移相回路１０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより後段の移相回路１０から出力される信号（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【００５８】
このような構成を有する同調増幅器１ａにおいて、ある周波数において２つの移相回路１０によって位相が１８０°シフトされるとともに、位相反転回路８０によって位相が反転されるため、全体として信号の位相シフト量が０°となる。例えば、２つの移相回路１０内のＬＲ回路の時定数が同じであると仮定し、その値をＴとおくと、ω＝１／Ｔの周波数では２つの移相回路１０のそれぞれにおける位相シフト量が９０°となる。したがって、位相反転回路８０によって位相が反転されるとともに、２つの移相回路１０の全体によって位相が１８０°シフトされ、全体として、位相が一巡して位相シフト量が０°となる信号が後段の移相回路１０から出力される。
【００５９】
また、後段の移相回路１０の出力は、帰還抵抗７０を介して位相反転回路８０の入力側に帰還されており、この帰還された信号と入力抵抗７４を介して入力される信号とが加算され、この加算された信号が位相反転回路８０に入力されている。
【００６０】
このような帰還ループを形成することにより、位相反転回路８０によって信号の位相が反転されるとともに、ある周波数において２つの移相回路１０によって位相が１８０°シフトされ、全体として帰還ループを一巡する信号の位相シフト量が０°となる。このとき、位相反転回路８０や２つの移相回路１０の各増幅度を調整して、同調増幅器１ａ全体のループゲインをほぼ１に設定することにより、同調動作が行われる。
【００６１】
ところで、上述した位相反転回路８０および２つの移相回路１０を含む第２実施例の同調増幅器１ａは、その全体を伝達関数Ｋ１を有する回路に置き換えると、第１実施例の場合と同様に、図８に示すシステム図で表すことができる。したがって、ミラーの定理によって変換することにより図９に示すシステム図で表すことができ、変換後のシステム全体の伝達関数Ａは（１３）式で表すことができる。
【００６２】
また、移相回路１０の伝達関数Ｋ２は（１４）式で表されるため、位相反転回路８０と２段の移相回路１０とを接続した場合の全体の伝達関数Ｋ１は、
【数１８】
【００６３】
したがって、第２実施例の同調増幅器１ａは、第１実施例の同調増幅器１と同様の特性を有しており、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（２つの移相回路１０の各時定数が異なる場合であってそれぞれをＴ１、Ｔ２とした場合には、ω＝１／√（Ｔ１・Ｔ２）の同調点）においてはＡ＝１であって帰還抵抗７０と入力抵抗７４の抵抗比ｎに無関係であって、図１０に示すようにｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【００６４】
このように、この実施例の同調増幅器１ａによれば、帰還抵抗７０と入力抵抗７４の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路１０内の可変抵抗１６の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【００６５】
また、第１実施例と同様に、インダクタ１７は写真触刻法等によりスパイラル状の導体を形成することによって半導体基板上へ形成することが可能となるが、このようなインダクタ１７を用いることにより、それ以外の構成部品（差動増幅器や抵抗等）とともに半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１ａの全体を半導体基板上に形成して集積回路とすることも容易である。また、集積化した場合には容易に同調周波数を高周波化することができる。
【００６６】
（第３実施例）
上述した第２実施例の同調増幅器１ａでは−型の２つの移相回路１０を接続した場合を説明したが、＋型の移相回路３０を２段接続することにより同調増幅器を構成するようにしてもよい。
【００６７】
図１２は、第３実施例の同調増幅器の構成を示す図である。同図に示す同調増幅器１ｂは、入力信号の位相を反転する位相反転回路８０と、図５に示す＋型の２つの移相回路３０と、帰還抵抗７０および入力抵抗７４（入力抵抗７４は帰還抵抗７０の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより後段の移相回路３０から出力される信号（帰還信号）と入力端子９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
【００６８】
上述した第１実施例で説明したように、＋型の２つの移相回路３０のそれぞれは、入力信号の周波数ωが０から∞まで変化するにしたがって位相シフト量が０°から１８０°まで変化する。例えば、２つの移相回路３０内のＬＲ回路の時定数が同じであると仮定し、その値をＴとおくと、ω＝１／Ｔの周波数では２つの移相回路３０のそれぞれにおける位相シフト量が９０°となる。したがって、２つの移相回路３０の全体によって位相が１８０°シフトされるとともに、前段に設けられた位相反転回路８０によって位相が反転されるため、全体として、位相が一巡して位相シフト量が０°となる信号が後段の移相回路３０から出力される。
【００６９】
また、後段の移相回路３０の出力は、帰還抵抗７０を介して位相反転回路８０の入力側に帰還されており、この帰還された信号と入力抵抗７４を介して入力される信号とが加算され、この加算された信号が位相反転回路８０に入力されている。
【００７０】
このような帰還ループを形成することにより、位相反転回路８０によって信号の位相が反転されるとともに、ある周波数において２つの移相回路３０によって位相が１８０°シフトされ、全体として帰還ループを一巡する信号の位相シフト量が０°となる。このとき、位相反転回路８０や２つの移相回路３０の各増幅度を調整して、同調増幅器１ｂ全体のループゲインをほぼ１に設定することにより、同調動作が行われる。
【００７１】
ところで、上述した位相反転回路８０および２つの移相回路３０を含む第３実施例の同調増幅器１ｂは、その全体を伝達関数Ｋ１を有する回路に置き換えると、第１実施例の場合と同様に、図８に示すシステム図で表すことができる。したがって、ミラーの定理によって変換することにより図９に示すシステム図で表すことができ、変換後のシステム全体の伝達関数Ａは（１３）式で表すことができる。
【００７２】
また、（１５）式から明らかなように、２つの移相回路３０のそれぞれの伝達関数Ｋ３は、（１４）式で表される移相回路１０の伝達関数Ｋ２と符号のみ異なっていることから、位相反転回路８０と２段の移相回路３０とを接続した場合の全体の伝達関数Ｋ１は（１８）式に示したものをそのまま適用することができる。このため、第２実施例の同調増幅器１ａと同様に、同調増幅器１ｂの全体の伝達関数は（１７）式に示したＡをそのまま適用することができる。
【００７３】
したがって、第３実施例の同調増幅器１ｂは、第１実施例の同調増幅器１等と同様の特性を有しており、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにも最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（２つの移相回路３０の各時定数が異なる場合であってそれぞれをＴ１、Ｔ２とした場合には、ω＝１／√（Ｔ１・Ｔ２）の同調点）においてはＡ＝１であって帰還抵抗７０と入力抵抗７４の抵抗比ｎに無関係であって、図１０に示すようにｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
【００７４】
このように、この実施例の同調増幅器１ｂによれば、帰還抵抗７０と入力抵抗７４の抵抗比ｎを変えても同調周波数および同調時の利得が一定であり、最大減衰量のみを変化させることができる。反対に、最大減衰量は上述した抵抗比ｎによって決定されるため、各移相回路３０内の可変抵抗３６の抵抗値を変えて同調周波数を変えた場合であっても、この最大減衰量に影響を与えることはなく、同調周波数、同調周波数における利得、最大減衰量を互いに干渉しあうことなく調整することができる。
【００７５】
また、第１実施例等と同様に、インダクタ３７は写真触刻法等によりスパイラル状の導体を形成することによって半導体基板上へ形成することが可能となるが、このようなインダクタ３７を用いることにより、それ以外の構成部品（差動増幅器や抵抗等）とともに半導体基板上に形成することができることから、同調周波数および最大減衰量を調整し得る同調増幅器１ｂの全体を半導体基板上に形成して集積回路とすることも容易である。また、集積化した場合には容易に同調周波数を高周波化することができる。
【００７６】
（その他の実施例）
上述した各実施例の同調増幅器に含まれる非反転回路５０あるいは位相反転回路８０は、トランジスタやオペアンプや抵抗等を組み合わせて簡単に構成することができる。
【００７７】
図１３は、オペアンプを用いて構成した非反転回路と位相反転回路の具体例を示す図である。同図（Ａ）に示す非反転回路５０は、反転入力端子が抵抗５４を介して接地されているとともにこの反転入力端子と出力端子との間に抵抗５６が接続されたオペアンプ５２を含んで構成されており、２つの抵抗５４、５６の抵抗比によって定まる所定の増幅度を有するバッファとして機能する。オペアンプ５２の非反転入力端子に交流信号が入力されると、オペアンプ５２の出力端子からは同相の信号が出力される。
【００７８】
また、同図（Ｂ）に示す位相反転回路８０は、入力信号が抵抗８４を介して反転入力端子に入力されるとともに非反転入力端子が接地されたオペアンプ８２と、このオペアンプ８２の反転入力端子と出力端子との間に接続された抵抗８６とを含んで構成されている。この位相反転回路８０は、２つの抵抗８４、８６の抵抗比によって定まる所定の増幅度を有しており、抵抗８４を介してオペアンプ８２の反転入力端子に交流信号が入力されると、オペアンプ８２の出力端子からは位相が反転した逆相の信号が出力される。
【００７９】
ところで、上述した各実施例の同調増幅器は、２つの移相回路と非反転回路あるいは位相反転回路によって構成されており、接続された複数の回路の全体によって所定の周波数において合計の位相シフト量を０°にすることにより所定の同調動作を行うようになっている。したがって、位相シフト量だけに着目すると、移相回路と非反転回路あるいは位相反転回路とをどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
【００８０】
図１４は、タイプが異なる２つの移相回路と非反転回路とを組み合わせて同調増幅器を構成した場合において、２つの移相回路と非反転回路５０の接続状態を示す図である。なお、これらの図において、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａは、各同調増幅器の出力信号と入力信号とを所定の割合で加算するためのものであり、最も一般的には図１等に示すように、帰還側インピーダンス素子７０ａとして帰還抵抗７０を、入力側インピーダンス素子７４ａとして入力抵抗７４を使用する。
【００８１】
但し、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａは、それぞれの素子に入力された信号の位相関係を変えることなく加算できればよいことから、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａをともにキャパシタにより、あるいは帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａをともにインダクタにより形成するようにしてもよい。または、抵抗やキャパシタあるいはインダクタを組み合わせることにより、インピーダンスの実数分および虚数分の比を同時に調整しうるようにして各インピーダンス素子を形成してもよい。
【００８２】
図１４（Ａ）には、タイプが異なる（一方が−型であって他方が＋型である）２つの移相回路の後段に非反転回路５０を配置した構成が示されている。このように、後段に非反転回路５０を配置した場合には、この非反転回路５０に出力バッファの機能を持たせることにより、大きな出力電流を取り出すこともできる。
【００８３】
図１４（Ｂ）には、タイプが異なる２つの移相回路の中間に非反転回路５０を配置した構成が示されている。このように、中間に非反転回路５０を配置した場合には、前段の移相回路１０あるいは３０と後段の移相回路３０あるいは１０の相互干渉を完全に防止することができる。
【００８４】
図１４（Ｃ）には、タイプが異なる２つの移相回路の前段に非反転回路５０を配置した構成が示されており、図１に示した同調増幅器１に対応している。このように、前段に非反転回路５０を配置した場合には、前段の移相回路１０あるいは３０に対する帰還側インピーダンス素子７０ａや入力側インピーダンス素子７４ａの影響を最小限に抑えることができる。
【００８５】
同様に、図１５は、同タイプの２つの移相回路と位相反転回路を組み合わせて同調増幅器を構成した場合において、２つの移相回路と位相反転回路８０の接続状態を示す図である。なお、図１４について説明したように、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａは、各同調増幅器の出力信号と入力信号とを所定の割合で加算するためのものであり、最も一般的には図１等に示すように、帰還側インピーダンス素子７０ａとして帰還抵抗７０を、入力側インピーダンス素子７４ａとして入力抵抗７４を使用する。但し、帰還側インピーダンス素子７０ａおよび入力側インピーダンス素子７４ａは、それぞれの素子に入力された信号の位相関係を変えることなく加算できればよいことから、キャパシタ等によって形成するようにしてもよい。
【００８６】
図１５（Ａ）には、同タイプの２つの移相回路の後段に位相反転回路８０を配置した構成が示されている。このように、後段に位相反転回路８０を配置した場合には、この位相反転回路８０に出力バッファの機能を持たせることにより、大きな出力電流を取り出すこともできる。
【００８７】
図１５（Ｂ）には、同タイプの２つの移相回路の間に位相反転回路８０を配置した構成が示されている。このように、中間に位相反転回路８０を配置した場合には、２つの移相回路間の相互干渉を完全に防止することができる。
【００８８】
図１５（Ｃ）には、２つの移相回路の前段に位相反転回路８０を配置した構成が示されており、図１１に示した同調増幅器１ａや図１２に示した同調増幅器１ｂに対応している。このように、前段に位相反転回路８０を配置した場合には、前段の移相回路１０あるいは３０に対する帰還側インピーダンス素子７０ａや入力側インピーダンス素子７４ａの影響を最小限に抑えることができる。
【００８９】
また、上述した各実施例において示した移相回路１０、３０には可変抵抗１６あるいは３６が含まれている。これらの可変抵抗１６、３６は、具体的には接合型あるいはＭＯＳ型のＦＥＴを用いて実現することができる。
【００９０】
図１６は、各実施例において示した２種類の移相回路内の可変抵抗１６あるいは３６をＦＥＴに置き換えた場合の移相回路の構成を示す図である。
【００９１】
同図（Ａ）には、図１等に示した一方の移相回路１０において、可変抵抗１６をＦＥＴに置き換えた構成が示されている。同図（Ｂ）には、図１等に示した他方の移相回路３０において、可変抵抗３６をＦＥＴに置き換えた構成が示されている。
【００９２】
このように、ＦＥＴのソース・ドレイン間に形成されるチャネルを抵抗体として利用して可変抵抗１６あるいは３６の代わりに使用すると、ゲート電圧を可変に制御してこのチャネル抵抗をある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができるため、同調増幅器の同調周波数を任意に変更することができる。
【００９３】
なお、図１６に示した各移相回路は、可変抵抗を１つのＦＥＴ、すなわちｐチャネルあるいはｎチャネルのＦＥＴによって構成したが、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成し、各ＦＥＴのゲートとサブストレート間に大きさが等しく極性が異なるゲート電圧を印加するようにしてもよい。抵抗値を可変する場合にはこのゲート電圧の大きさを変えればよい。このように、２つのＦＥＴを組み合わせて可変抵抗を構成することにより、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【００９４】
また、上述した各実施例において示した移相回路１０あるいは３０は、インダクタ１７、３７と直列に接続された可変抵抗１６あるいは３６の抵抗値を変化させて位相シフト量を変化させることにより全体の同調周波数を変えるようにしたが、インダクタ１７、３７を可変インダクタによって形成し、そのインダクタンスを変化させることにより同調周波数を変えるようにしてもよい。
【００９５】
図１７は、各実施例において示した２種類の移相回路内のインダクタ１７あるいは３７を可変インダクタに置き換えた場合の移相回路の構成を示す図である。
【００９６】
同図（Ａ）には、図１等に示した一方の移相回路１０において、可変抵抗１６を固定抵抗に置き換えるとともにインダクタ１７を可変インダクタ１７ａに置き換えた構成が示されている。同図（Ｂ）には、図１等に示した他方の移相回路３０において、可変抵抗３６を固定抵抗に置き換えるとともにインダクタ３７を可変インダクタ３７ａに置き換えた構成が示されている。
【００９７】
このように、インダクタ１７あるいは３７を可変インダクタ１７ａあるいは３７ａに置き換えて、それらが有するインダクタンスをある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、同調周波数を任意に変更することができる。
【００９８】
ところで、上述した図１７（Ａ）、（Ｂ）では可変インダクタ１７ａあるいは３７ａのインダクタンスのみを可変したが、同時に可変抵抗１６あるいは３６の抵抗値を可変するようにしてもよい。図１７（Ｃ）には、図１等に示した一方の移相回路１０において、可変抵抗１６を用いるとともにインダクタ１７を可変インダクタ１７ａに置き換えた構成が示されている。同図（Ｄ）には、図１等に示した他方の移相回路３０において、可変抵抗３６を用いるとともにインダクタ３７を可変インダクタ３７ａに置き換えた構成が示されている。
【００９９】
また、図１７（Ｃ）、（Ｄ）に示した可変抵抗を図１６に示したようにＦＥＴのチャネル抵抗を利用して形成することができることはいうまでもない。特に、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成し、各ＦＥＴのベースとサブストレート間に大きさが等しく極性が異なるゲート電圧を印加した場合には、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【０１００】
このように、可変抵抗と可変インダクタを組み合わせて移相回路を構成した場合であっても、可変抵抗の抵抗値および可変インダクタのインダクタンスをある範囲で任意に変化させて各移相回路における位相シフト量を変えることができる。したがって、各同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、同調周波数を任意に変更することができる。
【０１０１】
また、上述したように可変抵抗や可変インダクタを用いる場合の他、素子定数が異なる複数の抵抗あるいはインダクタを用意しておいて、スイッチを切り換えることにより、これら複数の素子の中から１つあるいは複数を選ぶようにしてもよい。この場合にはスイッチ切り換えにより接続する素子の個数および接続方法（直列接続、並列接続あるいはこれらの組み合わせ）によって、素子定数を不連続に切り換えることができる。例えば、可変抵抗の代わりに抵抗値がＲ、２Ｒ、４Ｒ、…といった２のｎ乗の系列の複数の抵抗を用意しておいて、１つあるいは任意の複数を選択して直列接続することにより、等間隔の抵抗値の切り換えをより少ない素子で容易に実現することができる。このため、同調周波数が複数ある回路、例えばＡＭラジオに各実施例の同調増幅器を適用して、複数の放送局から１局を選局して受信するような用途に適している。
【０１０２】
図１８は、上述した可変インダクタ１７ａの具体例を示す図であり、半導体基板上に形成された平面構造の概略が示されている。なお、同図に示す可変インダクタ１７ａの構造は、そのまま可変インダクタ３７ａにも適用することができる。
【０１０３】
同図に示す可変インダクタ１７ａは、半導体基板１１０上に形成された渦巻き形状のインダクタ導体１１２と、その外周を周回するように形成された制御用導体１１４と、これらインダクタ導体１１２および制御用導体１１４の両方を覆うように形成された絶縁性磁性体１１８とを含んで構成されている。
【０１０４】
上述した制御用導体１１４は、制御用導体１１４の両端に可変のバイアス電圧を印加するために可変電圧電源１１６が接続され、この可変電圧電源１１６によって印加する直流バイアス電圧を可変に制御することにより、制御用導体１１４に流れるバイアス電流を変化させることができる。
【０１０５】
また、半導体基板１１０は、例えばｎ型シリコン基板（ｎ−Ｓｉ基板）やその他の半導体材料（例えばゲルマニウムやアモルファスシリコン等の非晶質材料）が用いられる。また、インダクタ導体１１２は、アルミニウムや金等の金属薄膜あるいはポリシリコン等の半導体材料を渦巻き形状に形成されている。
【０１０６】
なお、図１８に示した半導体基板１１０には、可変インダクタ１７ａの他に図１等に示した同調増幅器の他の構成部品が形成されている。
【０１０７】
図１９は、図１８に示した可変インダクタ１７ａのインダクタ導体１１２および制御用導体１１４の形状をさらに詳細に示す図である。
【０１０８】
同図に示すように、内周側に位置するインダクタ導体１１２は、所定ターン数（例えば約４ターン）の渦巻き形状に形成されており、その両端には２つの端子電極１２２、１２４が接続されている。同様に、外周側に位置する制御用導体１１４は、所定ターン数（例えば約２ターン）の渦巻き形状に形成されており、その両端には２つの制御電極１２６、１２８が接続されている。
【０１０９】
図２０は、図１９のＡ−Ａ線拡大断面図であり、インダクタ導体１１２と制御用導体１１４を含む絶縁性磁性体１１８の横断面が示されている。
【０１１０】
同図に示すように、半導体基板１１０表面に絶縁性の磁性体膜１１８ａを介してインダクタ導体１１２および制御用導体１１４が形成されており、さらにその表面に絶縁性の磁性体膜１１８ｂが被覆形成されている。これら２つの磁性体膜１１８ａ、１１８ｂによって図１８に示した絶縁性磁性体１１８が形成されている。
【０１１１】
例えば、磁性体膜１１８ａ、１１８ｂとしては、ガンマ・フェライトやバリウム・フェライト等の各種磁性体膜を用いることができる。また、これらの磁性体膜の材質や形成方法については各種のものが考えられ、例えばＦｅＯ等を真空蒸着して磁性体膜を形成する方法や、その他分子線エピタキシー法（ＭＢＥ法）、化学気相成長法（ＣＶＤ法）、スパッタ法等を用いて磁性体膜を形成する方法等がある。
【０１１２】
なお、絶縁膜１３０は、非磁性体材料によって形成されており、インダクタ導体１１２および制御用導体１１４の各周回部分の間を覆っている。このようにして各周回部分間の磁性体膜１１８ａ、１１８ｂを排除することにより、各周回部分間に生じる漏れ磁束を最小限に抑えることができるため、インダクタ導体１１２が発生する磁束を有効に利用して大きなインダクタンスを有する可変インダクタ１７ａを実現することができる。
【０１１３】
このように、図１８等に示した可変インダクタ１７ａは、インダクタ導体１１２と制御用導体１１４とを覆うように絶縁性磁性体１１８（磁性体膜１１８ａ、１１８ｂ）が形成されており、制御用導体１１４に流す直流バイアス電流を可変に制御することにより、上述した絶縁性磁性体１１８を磁路とするインダクタ導体１１２の飽和磁化特性が変化し、インダクタ導体１１２が有するインダクタンスが変化する。
【０１１４】
したがって、インダクタ導体１１２のインダクタンスそのものを直接変化させることができ、しかも、半導体基板１１０上に薄膜形成技術や半導体製造技術を用いて形成することができるため製造が容易となる。さらに、半導体基板１１０上には同調増幅器１等の他の構成部品を形成することも可能であるため、各実施例の同調増幅器の全体を集積化によって一体形成する場合に適している。
【０１１５】
なお、図１８等に示した可変インダクタ１７ａは、図２１あるいは図２２に示すように、インダクタ導体１１２と制御用導体１１４とを交互に周回させたり、インダクタ導体１１２と制御用導体１１４とを重ねて形成するようにしてもよい。いずれの場合であっても、制御用導体１１４に流す直流バイアス電流を変化させることにより絶縁性磁性体１１８の飽和磁化特性を変えることができ、インダクタ導体１１２が有するインダクタンスをある範囲で変化させることができる。
【０１１６】
また、図１８等に示した可変インダクタ１７ａは、半導体基板１１０上にインダクタ導体１１２等を形成する場合を例にとり説明したが、セラミックス等の絶縁性あるいは導電性の各種基板上に形成するようにしてもよい。
【０１１７】
また、磁性体膜１１８ａ、１１８ｂとして絶縁性材料を用いたが、メタル粉（ＭＰ）のような導電性材料を用いるようにしてもよい。但し、このような導電性の磁性体膜を上述した絶縁性の磁性体膜１１８ａ等に置き換えて使用すると、インダクタ導体１１２等の各周回部分が短絡されてインダクタ導体として機能しなくなるため、各インダクタ導体と導電性の磁性体膜との間を電気的に絶縁する必要がある。この絶縁方法としては、インダクタ導体１１２等を酸化して絶縁酸化膜を形成する方法や、化学気相法等によりシリコン酸化膜あるいは窒化膜を形成する方法等がある。
【０１１８】
特に、メタル粉等の導電性材料は、ガンマ・フェライト等の絶縁性材料に比べると透磁率が大きいため、大きなインダクタンスを確保することができる利点がある。
【０１１９】
また、図１８等に示した可変インダクタ１７ａは、インダクタ導体１１２と制御用導体１１４の両方の全体を絶縁性磁性体１１８で覆うようにしたが、一部のみを覆って磁路を形成するようにしてもよい。
【０１２０】
図２３は、絶縁性磁性体１１８を部分的に形成した可変インダクタを示す図である。同図に示すように、絶縁性磁性体１１８がインダクタ導体１１２と制御用導体１１４の一部を覆うように形成されており、この部分的に形成された絶縁性磁性体１１８によって磁路が形成される。このように、磁路となる絶縁性磁性体（あるいは導電性磁性体でもよい）１１８を部分的に形成した場合には、磁路が狭まることによりインダクタ導体１１２および制御用導体１１４によって生じる磁束が飽和しやすくなる。したがって、制御用導体１１４に少ないバイアス電流を流した場合であっても磁束が飽和し、少ないバイアス電流を可変に制御することによりインダクタ導体１１２のインダクタンスを変えることができる。このため、制御系の構造を簡略化することができる。
【０１２１】
また、図１８等に示した可変インダクタ１７ａは、インダクタ導体１１２と制御用導体１１４とを同心状に巻回して形成したが、これら各導体を半導体基板１１０表面の隣接した位置に形成してそれらの間を絶縁性あるいは導電性の磁性体によって形成した磁路によって磁気結合させてもよい。
【０１２２】
図２４は、インダクタ導体と制御用導体とを隣接した位置に並べて形成した場合の可変インダクタ１７ｂの概略を示す平面図である。
【０１２３】
同図に示す可変インダクタ１７ｂは、半導体基板１１０上に形成された渦巻き形状のインダクタ導体１１２ａと、このインダクタ導体１１２ａと隣接した位置に形成された渦巻き形状の制御用導体１１４ａと、インダクタ導体１１２ａと制御用導体１１４ａの各渦巻き中心を覆うように形成された絶縁性磁性体（あるいは導電性磁性体）１１９とを含んで構成されている。
【０１２４】
図１８等に示した可変インダクタ１７ａと同様に、制御用導体１１４ａにはその両端に可変のバイアス電圧を印加するために可変電圧電源１１６が接続されており、この可変電圧電源１１６によって印加するバイアス電圧を可変に制御することにより、制御用導体１１４ａに流れる所定のバイアス電流を変化させることができる。
【０１２５】
図２５は、図２４に示した可変インダクタ１７ｂのインダクタ導体１１２ａおよび制御用導体１１４ａの形状をさらに詳細に示した図である。
【０１２６】
同図に示すように、インダクタ導体１１２ａは、所定ターン数（例えば約４ターン）の渦巻き形状に形成されており、その両端には２つの端子電極１２２、１２４が接続されている。同様に、インダクタ導体１１２ａに隣接して配置された制御用導体１１４ａは、所定ターン数（例えば約２ターン）の渦巻き形状に形成されており、その両端には２つの制御電極１２６、１２８が接続されている。
【０１２７】
図２６は、図２５のＢ−Ｂ線拡大断面図であり、インダクタ導体１１２ａと制御用導体１１４ａを含む絶縁性磁性体１１９の横断面が示されている。
【０１２８】
同図に示すように、半導体基板１１０表面に絶縁性の磁性体膜１１９ａおよび絶縁性の非磁性体膜１３２が形成されており、その表面にインダクタ導体１１２ａおよび制御用導体１１４ａがそれぞれ形成されている。そして、これらインダクタ導体１１２ａと制御用導体１１４ａの各中心部を貫くようにさらに表面に絶縁性の磁性体膜１１９ｂが被覆形成されている。これら２つの磁性体膜１１９ａ、１１９ｂによってインダクタ導体１１２ａと制御用導体１１４ａの共通の磁路となる環状の磁性体１１９が形成されている。
【０１２９】
なお、図２６に示した絶縁性の非磁性体膜１３２は、磁性体膜１１９ａとほぼ同じ膜厚を有しており、さらにそれらの表面においてインダクタ導体１１２ａと制御用導体１１４ａのそれぞれをほぼ同じ高さに形成するためのものである。したがって、インダクタ導体１１２ａおよび制御用導体１１４ａに多少の段差が生じてもよい場合には、非磁性体膜１３２を形成せずに、半導体基板１１０上に直接インダクタ導体１１２ａおよび制御用導体１１４ａの一部を形成するようにしてもよい。
【０１３０】
また、磁性体膜１１９ａ表面のインダクタ導体１１２ａおよび制御用導体１１４ａの各周回部分の間には、図１８等に示した可変インダクタ１７ａと同様に絶縁膜１３０が形成されている。このように部分的に絶縁膜１３０を充填して各周回部分間の磁性体膜１１９ａ、１１９ｂを排除することにより、各周回部分間に生じる漏れ磁束を最小限に抑えることができるため、インダクタ導体１１２ａによって発生した磁束は、そのほとんどが磁性体膜１１９ａ、１１９ｂを通って制御用導体１１４ａと交差するようになる。したがって、漏れ磁束を少なくすることにより、インダクタ導体１１２ａが発生する磁束を有効に利用して大きなインダクタンスを得ることができる。
【０１３１】
このように、上述した可変インダクタ１７ｂは、インダクタ導体１１２ａと制御用導体１１４ａの各渦巻き中心を通るように環状の絶縁性磁性体１１９（磁性体膜１１９ａ、１１９ｂ）が形成されている。したがって、制御用導体１１４ａに流す直流バイアス電流を可変に制御することにより、上述した磁性体１１９を磁路とするインダクタ導体１１２ａの飽和磁化特性が変化し、インダクタ導体１１２ａが有するインダクタンスも変化する。
【０１３２】
また、上述したように各実施例の同調増幅器１等を半導体基板上に形成した場合には、インダクタ１７あるいは３７としてあまり大きなインダクタンスを確保することができない。したがって、半導体基板上に実際に形成したインダクタ１７等の小さなインダクタンスを、回路を工夫することにより見かけ上大きくすることができれば、時定数Ｔを大きな値に設定して同調周波数の低周波数化を図る際に都合がよい。
【０１３３】
図２７は、図１等に示した移相回路１０、３０に用いたインダクタ１７あるいは３７を素子単体ではなく回路によって構成した変形例を示す図であり、実際に半導体基板上に形成されるインダクタ素子（インダクタ導体）のインダクタンスを見かけ上大きくみせるインダクタンス変換回路として機能する。なお、図２７に示した回路全体が移相回路１０、３０に含まれるインダクタ１７あるいは３７に対応している。
【０１３４】
図２７に示すインダクタンス変換回路１７ｃは、所定のインダクタンスＬ０を有するインダクタ２１０と、２つのオペアンプ２１２、２１４と、２つの抵抗２１６、２１８とを含んで構成されている。
【０１３５】
１段目のオペアンプ２１２は、出力端子が反転入力端子に接続された利得１の非反転増幅器であって、主にインピーダンス変換を行うバッファとして機能する。同様に、２段目のオペアンプ２１４も出力端子が反転入力端子に接続されており、利得１の非反転増幅器として機能する。また、これら２つの非反転増幅器の間には抵抗２１６と２１８による分圧回路が挿入されている。
【０１３６】
このように、間に分圧回路を挿入することにより、２つの非反転増幅器を含む増幅器全体の利得を０から１の間で自由に設定することができる。
【０１３７】
図２７に示したインダクタンス変換回路１７ｃにおいて、インダクタ２１０を除く回路全体の伝達関数をＫ４とすると、インダクタンス変換回路１７ｃは図２８に示すシステム図で表すことができる。図２９は、これをミラーの定理によって変換したシステム図である。
【０１３８】
図２８に示したインピーダンスＺ０を用いて図２９に示したインピーダンスＺ１を表すと、
【数１９】
【数２０】
【０１３９】
したがって、利得Ｋ４が正であって０から１の間にある場合には、１／（１−Ｋ４）は常に１より大きくなるため、インダクタンスＬ０を大きいほうに変化させることができる。
【０１４０】
ところで、図２７に示したインダクタンス変換回路１７ｃにおける増幅器の利得、すなわちオペアンプ２１２と２１４の全体により構成される増幅器の利得Ｋ４は、抵抗２１６と２１８によって構成される分圧回路の分圧比によって決まり、それぞれの抵抗値をＲ１６、Ｒ１８とすると、
【数２２】
【数２３】
【０１４１】
このように、上述したインダクタンス変換回路１７ｃは、２つの非反転増幅器の間に挿入された分圧回路の分圧比を変えることにより、実際に接続されているインダクタ２１０のインダクタンスＬ０を見かけ上大きくすることができる。そのため、半導体基板上に図１等に示した同調増幅器１等の全体を形成するような場合には、半導体基板上に小さなインダクタンスＬ０を有するインダクタ２１０をスパイラル状の導体等によって形成しておいて、図２７に示したインダクタンス変換回路によって大きなインダクタンスＬに変換することができ、集積化に際して好都合となる。特に、このようにして大きなインダクタンスを確保することができれば、図１に示した同調増幅器１等の同調周波数を比較的低い周波数領域まで下げることが容易となる。また、集積化を行うことにより、同調増幅器全体の実装面積を小型化して、材料コスト等の低減も可能となる。
【０１４２】
なお、抵抗２１６、２１８による分圧回路の分圧比を固定した場合の他、これら２つの抵抗２１６、２１８の少なくとも一方を可変抵抗により形成することにより、具体的には接合型やＭＯＳ型のＦＥＴあるいはｐチャネルＦＥＴとｎチャネルＦＥＴとを並列に接続して可変抵抗を形成することにより、この分圧比を連続的に変化させてもよい。この場合には、図２７に示したオペアンプ２１２、２１４を含んで構成される増幅器全体の利得が変わり、端子２０４、２０６間のインダクタンスＬも連続的に変化する。したがって、このインダクタンス変換回路１７ｃを図１７に示した可変インダクタ１７ａの代わりに使用することにより、各移相回路における位相シフト量をある範囲で任意に変化させることができる。このため、同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、上述した同調増幅器の同調周波数を任意に変更することができる。
【０１４３】
また、図２７に示したインダクタンス変換回路１７ｃは、２つのオペアンプ２１２、２１４を含む増幅器全体の利得が１以下に設定されているため、全体をエミッタホロワ回路あるいはソースホロワ回路に置き換えるようにしてもよい。
【０１４４】
図３０は、オペアンプ２１２、２１４を含む増幅器全体をエミッタホロワ回路に置き換えたインダクタンス変換回路の構成を示す図である。同図（Ａ）に示すインダクタンス変換回路１７ｄは、エミッタに２つの抵抗２２４、２２６が接続されたバイポーラトランジスタ２２８と、この２つの抵抗２２４、２２６による分圧点とトランジスタ２２８のベースとの間に接続されたインダクタ２１０と、直流電流阻止用のキャパシタ２３０とを含んで構成されている。インダクタ２１０の一方端側に挿入されたキャパシタ２３０は、周波数特性に影響を与えないようにそのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量に設定されている。
【０１４５】
上述したエミッタホロワ回路の利得は、主に２つの抵抗２２４、２２６の抵抗比に応じて決まり、しかもその利得は常に１未満であるため、（２１）式からわかるように、実際にインダクタ２１０が有するインダクタンスＬ０を見掛け上大きくすることができる。しかも、１つのエミッタホロワ回路を用いているだけであり、回路構成が簡略化でき、最高動作周波数も高く設定することができる。
【０１４６】
図３０（Ｂ）はその変形例を示す図であり、同図（Ａ）の２つの抵抗２２４、２２６を可変抵抗２３２に置き換えた点が異なっている。このように可変抵抗２３２を用いることにより、利得を任意にしかも連続的に変化させることができるため、見掛け上のインダクタンスＬも任意にしかも連続的に変化させることができ、このインダクタンス変換回路１７ｅを図１７に示した可変インダクタ１７ａの代わりに使用することにより、各移相回路における位相シフト量をある範囲で任意に変化させることができる。このため、同調増幅器において一巡する信号の位相シフト量が０°となる周波数を変えることができ、上述した同調増幅器の同調周波数を任意に変更することができる。
【０１４７】
なお、図３０（Ｂ）に示したインダクタンス変換回路１７ｅは、同図（Ａ）の２つの抵抗２２４、２２６を１つの可変抵抗２３２に置き換えているが、これら２つの抵抗２２４、２２６の少なくとも一方を可変抵抗によって構成するようにしてもよい。
【０１４８】
図３１は、図３０（Ａ）および（Ｂ）に示したインダクタンス変換回路１７ｄ、１７ｅのそれぞれをソースホロワ回路によって実現したものであり、バイポーラトランジスタ２２８をＦＥＴ２３４に置き換えたものである。図３１（Ａ）が図３０（Ａ）に、図３１（Ｂ）が図３０（Ｂ）にそれぞれ対応している。
【０１４９】
図３２は、図２７に示したインダクタンス変換回路１７ｃの変形例を示す図である。図３２に示すインダクタンス変換回路１７ｆは、ｎｐｎ型のバイポーラトランジスタ２３６およびそのエミッタに接続された抵抗２４０と、ｐｎｐ型のバイポーラトランジスタ２３８とそのエミッタに接続された抵抗２４２と、インダクタンスＬ０を有するインダクタ２１０とを含んで構成されている。
【０１５０】
上述した一方のトランジスタ２３６と抵抗２４０により第１のエミッタホロワ回路が、他方のトランジスタ２３８と抵抗２４２により第２のエミッタホロワ回路がそれぞれ形成され、それらが縦続接続されている。しかも、ｎｐｎ型のトランジスタ２３６とｐｎｐ型のトランジスタ２３８を用いているため、インダクタ２１０の一方端であるトランジスタ２３６のベース電位とトランジスタ２３８のエミッタ電位とをほぼ同じに設定することができ、直流電流阻止用のキャパシタが不要となる。
【０１５１】
なお、この発明は上記実施例に限定されるものではなく、この発明の要旨の範囲内で種々の変形実施が可能である。
【０１５２】
例えば、上述した各実施例の同調増幅器においては、移相回路１０、３０内の差動増幅器１２、３２によって２入力の差分を２倍に増幅して各移相回路の出力とすることにより、同調増幅器のループゲインをほぼ１に設定するようにしたが、差動増幅器１２、３２の増幅度をこれ以外の値に設定してもよい。例えば、各差動増幅器１２、３２において２入力の差分を増幅せずに、あるいは２倍以外の増幅度で増幅して出力するとともに、非反転回路５０あるいは位相反転回路８０の増幅度を調整して同調増幅器のループゲインをほぼ１に設定するようにしてもよい。
【０１５３】
また、図１等に示した各同調増幅器においては、帰還側インピーダンス素子として抵抗値が固定の帰還抵抗７０を用い、入力側インピーダンス素子として抵抗値が固定の入力抵抗７４を用いるようにしたが、少なくとも一方の抵抗を可変抵抗により構成して最大減衰量を任意に変更可能に形成してもよい。この場合に、可変抵抗を図１６に示したようにＦＥＴのチャネル抵抗を利用して形成することができることはいうまでもない。特に、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成し、各ＦＥＴのベースとサブストレート間に大きさが等しく極性が異なるゲート電圧を印加した場合には、ＦＥＴの非線形領域の改善を行うことができるため、同調信号の歪みを少なくすることができる。
【０１５４】
同様に、帰還側インピーダンス素子および入力側インピーダンス素子をキャパシタとした場合には少なくとも一方を可変容量ダイオードやゲート容量可変のＦＥＴにより構成して最大減衰量を任意に変更可能に形成してもよい。
【０１５５】
また、上述した実施例の同調増幅器１等には２つの移相回路が含まれているが、同調周波数を可変する場合には、両方の移相回路に含まれるＬＲ回路を構成する抵抗とインダクタの少なくとも一方の素子定数を変える場合の他、一方の移相回路に含まれるＬＲ回路を構成する抵抗とインダクタの少なくとも一方の素子定数を変える場合が考えられる。また、全ての抵抗やインダクタの各素子定数を固定して、同調周波数が固定の同調増幅器を構成することもできる。
【０１５６】
【発明の効果】
以上の各実施例に基づく説明から明らかなように、同調周波数が高い場合にはこの発明の同調増幅器を構成する各素子は集積回路の製法によって形成することが可能であるから、同調増幅器を半導体ウエハ上に集積回路として小型に形成でき、大量生産によって安価に作ることができる。また、各移相回路内のインダクタをインダクタンス変換回路を用いて大きいほうに変換することができ、同調周波数を低周波化することもできる。
【０１５７】
特に、各移相回路におけるＬＲ回路の可変抵抗としてＦＥＴのソース・ドレイン間のチャネルを使用し、このＦＥＴのゲートに印加する制御電圧を変化させてチャネルの抵抗を変化させるように構成すると、制御電圧を印加する配線のインダクタンスや静電容量の影響を回避することができ、ほぼ設計どおりの理想的な特性を備えた同調増幅器を得ることができる。
【０１５８】
また、この発明の同調増幅器は、最大減衰量が入力側インピーダンス素子と帰還側インピーダンス素子の抵抗比によって決まるとともに、同調周波数が各移相回路におけるＬＲ回路の時定数によって決まるため、最大減衰量や同調周波数および同調周波数における利得を互いに干渉しあうことなく設定することができる。
【０１５９】
また、従来のＬＣ共振を利用した同調増幅器においては、同調周波数ωが１／√ＬＣであるから、同調周波数を調整するために静電容量ＣまたはインダクタンスＬを変化させると、同調周波数はその変化量の平方根に比例して変化するが、この発明の同調増幅器では同調周波数ωが例えばＲ／Ｌであって、同調周波数は抵抗値Ｒに比例して変化させることができるので、同調周波数の大幅な変更および調整が可能となる。また、インダクタンスＬは小さくすることが容易であるため、同調周波数の高周波化を図ることが容易であり、高い同調周波数を有する同調増幅器を実現することができる。
【図面の簡単な説明】
【図１】この発明を適用した第１実施例の同調増幅器の構成を示す回路図、
【図２】図１に示した前段の移相回路の構成を抜き出して示した図、
【図３】前段の移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図、
【図４】図２に示した移相回路を等価的に表した図、
【図５】図１に示した後段の移相回路の構成を抜き出して示した図、
【図６】後段の移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図、
【図７】図５に示した移相回路を等価的に表した図、
【図８】２つの移相回路および非反転回路の全体を伝達関数Ｋ１を有する回路に置き換えたシステム図、
【図９】図８に示すシステムをミラーの定理によって変換したシステム図、
【図１０】この実施例の同調増幅器の同調特性を示す図、
【図１１】第２実施例の同調増幅器の構成を示す回路図、
【図１２】第３実施例の同調増幅器の構成を示す回路図、
【図１３】非反転回路および位相反転回路の具体例を示す図、
【図１４】移相回路と非反転回路との接続形態を示す図、
【図１５】移相回路と位相反転回路との接続形態を示す図、
【図１６】移相回路の可変抵抗をＦＥＴに置き換えた移相回路の構成を示す図、
【図１７】移相回路のインダクタを可変インダクタに置き換えた移相回路の構成を示す図、
【図１８】可変インダクタの一例を示す図、
【図１９】図１８に示した可変インダクタのインダクタ導体および制御用導体の形状をさらに詳細に示す図、
【図２０】図１９のＡ−Ａ線拡大断面図、
【図２１】図１８に示した可変インダクタの変形例を示す図、
【図２２】図１８に示した可変インダクタの変形例を示す図、
【図２３】図１８に示した可変インダクタの変形例を示す図、
【図２４】可変インダクタの他の例を示す図、
【図２５】図２４に示した可変インダクタのインダクタ導体および制御用導体の形状をさらに詳細に示す図、
【図２６】図２５のＢ−Ｂ線拡大断面図、
【図２７】インダクタが実際に有するインダクタンスを見かけ上大きくするインダクタンス変換回路の構成を示す図、
【図２８】図２７に示した回路を伝達関数を用いて表した図、
【図２９】図２８に示す構成をミラーの定理によって変換した図、
【図３０】図２７に含まれる２つのオペアンプを含む増幅器全体をエミッタホロワ回路に置き換えたインダクタンス変換回路の構成を示す図、
【図３１】図３０の回路をソースホロワ回路によって実現した構成を示す図、
【図３２】インダクタンス変換回路の変形例を示す図、
【図３３】従来の同調増幅器における同調周波数、同調周波数における利得、最大減衰量の関係の一例を示す特性曲線図である。
【符号の説明】
１ 同調増幅器
１０、３０ 移相回路
１２、３２ 差動増幅器
１６、３６ 可変抵抗
１７、３７ インダクタ
１８、２０、３８、４０ 抵抗
１９、３９ キャパシタ
５０ 非反転回路
７０ 帰還抵抗
７４ 入力抵抗
９０ 入力端子
９２ 出力端子
Claims (26)
- 入力信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力信号と前記帰還信号とを加算する加算回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とインダクタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記インダクタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む２つの移相回路と、
を備え、前記２つの移相回路を縦続接続し、これら縦続接続された２つの移相回路の中の前段の移相回路に対して前記加算回路によって加算された信号を入力するとともに、後段の移相回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら２つの移相回路のいずれかの出力を同調信号として取り出すことを特徴とする同調増幅器。 - 入力端子に入力される交流信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力端子に入力される交流信号と前記帰還信号とを加算する加算回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とインダクタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記インダクタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む２つの移相回路と、
入力される交流信号の位相を変えずに出力する非反転回路と、
を備え、前記２つの移相回路および前記非反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として取り出すことを特徴とする同調増幅器。 - 請求項１または２において、
前記第２の直列回路を構成する前記第３の抵抗および前記インダクタの接続の仕方を、前記２つの移相回路において反対にしたことを特徴とする同調増幅器。 - 入力端子に入力される交流信号が一方端に入力される入力側インピーダンス素子と、帰還信号が一方端に入力される帰還側インピーダンス素子とを含んでおり、前記入力端子に入力される交流信号と前記帰還信号とを加算する加算回路と、
入力される交流信号が両端に印加される抵抗値がほぼ等しい第１および第２の抵抗により構成された第１の直列回路と、前記交流信号が両端に印加される第３の抵抗とインダクタにより構成された第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記第３の抵抗と前記インダクタの接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含む２つの移相回路と、
入力される交流信号の位相を反転して出力する位相反転回路と、
を備え、前記２つの移相回路および前記位相反転回路のそれぞれを縦続接続し、これら縦続接続された複数の回路の中の初段の回路に対して前記加算回路によって加算された信号を入力するとともに、最終段の回路から出力される信号を前記帰還信号として前記帰還側インピーダンス素子の一方端に入力し、これら複数の回路のいずれかの出力を同調信号として取り出すことを特徴とする同調増幅器。 - 請求項４において、
前記第２の直列回路を構成する前記第３の抵抗および前記インダクタの接続の仕方を、前記２つの移相回路において同じにしたことを特徴とする同調増幅器。 - 請求項１〜５のいずれかにおいて、
前記入力側インピーダンス素子および前記帰還側インピーダンス素子のそれぞれは抵抗であることを特徴とする同調増幅器。 - 請求項６において、
前記入力側インピーダンス素子および前記帰還側インピーダンス素子の少なくとも一方を可変抵抗により形成し、前記入力側インピーダンス素子および前記帰還側インピーダンス素子の抵抗比を変えることにより、最大減衰量を変化させることを特徴とする同調増幅器。 - 請求項１〜５のいずれかにおいて、
前記２つの移相回路の少なくとも一方に含まれる前記第３の抵抗を可変抵抗により形成し、この抵抗値を変えることにより、同調周波数を変化させることを特徴とする同調増幅器。 - 請求項７または８において、
前記可変抵抗をＦＥＴのチャネルによって形成し、ゲート電圧を変えてチャネル抵抗を変えることを特徴とする同調増幅器。 - 請求項７または８において、
前記可変抵抗をｐチャネル型のＦＥＴとｎチャネル型のＦＥＴとを並列接続することにより形成し、極性が異なる各ＦＥＴのゲート電圧の大きさを変えてチャネル抵抗を変えることを特徴とする同調増幅器。 - 請求項１〜５のいずれかにおいて、
前記２つの移相回路の少なくとも一方に含まれる前記インダクタが有するインダクタンスを変えることにより、同調周波数を変化させることを特徴とする同調増幅器。 - 請求項１１において、
前記インダクタは、
基板上にほぼ平面状に渦巻き形状に形成されたインダクタ導体と、
前記基板上であって前記インダクタ導体とほぼ同心状に形成されており、所定の直流バイアス電流が流される制御用導体と、
前記インダクタ導体と前記制御用導体とを覆うように形成された磁性体と、
を備え、前記制御用導体に流す直流バイアス電流を変えて前記インダクタ導体の両端に現れるインダクタンスを変化させることを特徴とする同調増幅器。 - 請求項１１において、
前記インダクタは、
基板上にほぼ平面状に渦巻き形状に形成されたインダクタ導体と、
前記基板上であって前記インダクタ導体に隣接する位置にほぼ平面状で渦巻き形状に形成されており、所定の直流バイアス電流が流される制御用導体と、
前記インダクタ導体と前記制御用導体の各渦巻き中心を貫通するように環状に形成された磁性体と、
を備え、前記制御用導体に流す直流バイアス電流を変えて前記インダクタ導体の両端に現れるインダクタンスを変化させることを特徴とする同調増幅器。 - 請求項１〜５のいずれかにおいて、
前記２つの移相回路の少なくとも一方に含まれる前記第３の抵抗として抵抗値が固定の複数の抵抗を有しており、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする同調増幅器。 - 請求項１〜５のいずれかにおいて、
前記２つの移相回路の少なくとも一方に含まれる前記インダクタとしてインダクタンスが固定の複数のインダクタを有しており、スイッチ切り換えにより選択的に接続することにより、同調周波数を変化させることを特徴とする同調増幅器。 - 請求項１〜５のいずれかにおいて、
前記２つの移相回路の少なくとも一方に含まれる前記インダクタを、利得を０から１の間に設定した増幅器と、前記増幅器の入出力間に並列接続されたインダクタ素子に置き換えることにより、前記増幅器の入力側からみたインダクタンスを実際に前記インダクタ素子が有するインダクタンスよりも大きくすることを特徴とする同調増幅器。 - 請求項１６において、
前記増幅器の利得を可変して前記増幅器の入力側からみたインダクタンスを変えることにより、同調周波数を変化させることを特徴とする同調増幅器。 - 入力側インピーダンス素子を介して入力された交流信号を同相で出力する非反転回路と、
２つの抵抗の直列接続およびインダクタと抵抗との直列接続よりなり、前記非反転回路の出力が印加される第１のブリッジ回路と、前記第１のブリッジ回路の２つの出力の差を得る第１の差動増幅器とを有し、前記第１のブリッジ回路に入力された信号を移相する第１の移相回路と、
２つの抵抗の直列接続および抵抗とインダクタとの直列接続よりなり、前記第１の移相回路の出力が印加される第２のブリッジ回路と、前記第２のブリッジ回路の２つの出力の差を得る第２の差動増幅器とを有し、前記第２のブリッジ回路に入力された信号を前記第１の移相回路とは反対方向に移相する第２の移相回路と、
前記第２の移相回路の出力を帰還側インピーダンス素子を介して前記非反転回路の入力へ帰還する回路と、
を備えることを特徴とする同調増幅器。 - 請求項１８において、
前記第１の移相回路の前記インダクタと直列接続された抵抗の抵抗値および／または前記第２の移相回路の前記インダクタと直列接続された前記抵抗の抵抗値を変化させて同調周波数を変化させることを特徴とする同調増幅器。 - 請求項１８において、
前記入力側インピーダンス素子および前記帰還側インピーダンス素子の素子定数の比を変化させて最大減衰量を変化させることを特徴とする同調増幅器。 - 請求項１８において、
各抵抗をＦＥＴのチャネルで形成し、このチャネル抵抗を変化させることを特徴とする同調増幅器。 - 入力抵抗を介して入力された交流信号を反転して出力する位相反転回路と、
２つの抵抗の直列接続およびインダクタと抵抗との直列接続よりなり、前記位相反転回路の出力が印加される第１のブリッジ回路と、前記第１のブリッジ回路の２つの出力の差を得る第１の差動増幅器とを有し、前記第１のブリッジ回路に入力された信号を移相する第１の移相回路と、
２つの抵抗の直列接続およびインダクタと抵抗との直列接続よりなり、前記第１の移相回路の出力が印加される第２のブリッジ回路と、前記第２のブリッジ回路の２つの出力の差を得る第２の差動増幅器とを有し、前記第２のブリッジ回路に入力された信号を前記第１の移相回路と同じ方向に移相する第２の移相回路と、
前記第２の移相回路の出力を帰還抵抗を介して前記位相反転回路の入力へ帰還する回路と、
を備えることを特徴とする同調増幅器。 - 請求項２２において、
前記第１の移相回路のインダクタと直列接続された抵抗の抵抗値および／または前記第２の移相回路のインダクタと直列接続された抵抗の抵抗値を変化させて同調周波数を変化させることを特徴とする同調増幅器。 - 請求項２２において、
前記入力抵抗および前記帰還抵抗の抵抗値の比を変化させて最大減衰量を変化させることを特徴とする同調増幅器。 - 請求項２２において、
各抵抗をＦＥＴのチャネルで形成し、このチャネル抵抗を変化させることを特徴とする同調増幅器。 - 請求項１〜２５のいずれかにおいて、
半導体集積回路として形成することを特徴とする同調増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15561995A JP3606948B2 (ja) | 1994-06-13 | 1995-05-31 | 同調増幅器 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15310294 | 1994-06-13 | ||
| JP6-153102 | 1994-06-13 | ||
| JP25603994 | 1994-09-27 | ||
| JP6-256039 | 1994-09-27 | ||
| JP15561995A JP3606948B2 (ja) | 1994-06-13 | 1995-05-31 | 同調増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08154035A JPH08154035A (ja) | 1996-06-11 |
| JP3606948B2 true JP3606948B2 (ja) | 2005-01-05 |
Family
ID=27320400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15561995A Expired - Fee Related JP3606948B2 (ja) | 1994-06-13 | 1995-05-31 | 同調増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3606948B2 (ja) |
-
1995
- 1995-05-31 JP JP15561995A patent/JP3606948B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08154035A (ja) | 1996-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6081157A (en) | Tuning circuit | |
| EP0768753A1 (en) | Tuned amplifier | |
| US6058295A (en) | Tuning circuit including a plurality of cascade connected tuning amplifier sections | |
| JP3636774B2 (ja) | 同調増幅器 | |
| JP3606948B2 (ja) | 同調増幅器 | |
| JPH0936659A (ja) | 発振器 | |
| JP3628389B2 (ja) | 同調増幅器 | |
| JP3628388B2 (ja) | 同調増幅器 | |
| JPH08265057A (ja) | 同調増幅器 | |
| JPH0865101A (ja) | 同調増幅器 | |
| JP3625526B2 (ja) | 同調増幅器 | |
| JPH0865044A (ja) | 発振器 | |
| JPH0865046A (ja) | 発振器 | |
| JPH08195624A (ja) | 発振器 | |
| JPH0865102A (ja) | 同調増幅器 | |
| JPH08154016A (ja) | 発振器 | |
| WO1996004712A1 (en) | Tuning amplifier | |
| JPH08265058A (ja) | 同調増幅器 | |
| JPH0936658A (ja) | 発振器 | |
| JPH08195625A (ja) | 発振器 | |
| JPH0865045A (ja) | 発振器 | |
| JP3515270B2 (ja) | 同調回路 | |
| JP3628402B2 (ja) | 同調増幅器 | |
| JPH08195649A (ja) | 同調増幅器 | |
| JPH09223934A (ja) | 同調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041006 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |