JP3613968B2

JP3613968B2 - Semiconductor element inspection apparatus and semiconductor element inspection method

Info

Publication number: JP3613968B2
Application number: JP06914898A
Authority: JP
Inventors: 正直小林
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1998-03-18
Filing date: 1998-03-18
Publication date: 2005-01-26
Anticipated expiration: 2018-03-18
Also published as: JPH11274260A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶パネル等の駆動用に用いられる薄膜トランジスタが不良品か否かを検査する半導体素子検査装置の技術分野に属する。
【０００２】
【従来の技術】
近年、表示装置としての液晶パネルにおいて、当該液晶パネルに含まれる各画素部内に薄膜トランジスタを夫々含み、当該薄膜トランジスタをスイッチング素子として活用することにより画素電極を介して液晶層に駆動電圧を加えて当該液晶パネルを駆動するタイプの液晶パネルが一般化しつつある。
【０００３】
ここで、上述した液晶パネルの製造工程においては、薄膜加工技術等を用いて製造された夫々の薄膜トランジスタが正常に動作するか否かを検査する必要があるが、従来では、当該検査は、例えば、製造者が拡大鏡等を用いて目視により出来上がった薄膜トランジスタの形状を見て不良品か否かを判定するか、又は、いわゆるサーキットテスタを用いて一つずつ不良品か否かを判定していた。
【０００４】
【発明が解決しようとする課題】
しかしながら、微細加工技術が進歩した今日では、上記液晶パネルの小型化が顕著であり、これに伴って画素部内の薄膜トランジスタも小型化する傾向が強い。
【０００５】
また、薄膜トランジスタ自体のスイッチング特性は、実際に駆動電圧を印加した状態で確認することが望ましいが、上述した目視による判定では、上記小型化の傾向とあいまって、形状自体を確実に判定することが困難であると共に実際の動作時と同様な駆動電圧を印加した状態での良否の判定ができないという問題点があった。
【０００６】
更に、上記サーキットテスタを用いた判定でも、当該判定時に上記駆動電圧を印加して判定するわけではないので、実際の動作状態の良否を判定することができないという問題点があった。
【０００７】
一方、例えば、上記液晶パネルが出来上がった後で実際の駆動電圧を印加して各薄膜トランジスタの動作状態の良否を検査することも可能であるが、この場合に、もし、動作不良の薄膜トランジスタが発見された場合には、当該液晶パネルは不良品となるのであり、このときには、当該不良品となった液晶パネルについては、薄膜トランジスタを形成した以降の製造工程全てが無駄となり、著しく不効率となるという問題点もある。
【０００８】
そこで、本発明は、上記各問題点に鑑みて為されたもので、その課題は、製造工程途中において、実際の駆動時と同様な状態で薄膜トランジスタの動作の良否を検査することが可能な半導体素子検査装置及び半導体素子検査方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記の課題を解決するために、請求項１に記載の発明は、検査すべき薄膜トランジスタの駆動時に反転層が形成される当該薄膜トランジスタの半導体層の領域に対応する位置に、前記薄膜トランジスタのゲート電極及び前記半導体層を含んで構成される容量回路の静電容量を検出するための検査プローブを配置する駆動ステージ等の配置手段と、前記ゲート電極に対して、前記薄膜トランジスタに対応して予め設定された所定の駆動電圧を印加するゲート電圧印加回路等の印加手段と、前記駆動電圧を印加する前後において、前記静電容量を夫々測定する共振部等の測定手段と、前記測定された静電容量の夫々に基づいて前記薄膜トランジスタが不良品か否かを判定するＣＰＵ等の判定手段と、を備える。
【００１０】
請求項１に記載の発明の作用によれば、配置手段は、検査すべき薄膜トランジスタの駆動時に反転層が形成される半導体層の領域に対応する位置に検査プローブを配置する。
【００１１】
一方、印加手段は、ゲート電極に対して、薄膜トランジスタに対応して所定の駆動電圧を印加する。
【００１２】
そして、測定手段は、駆動電圧を印加する前後において、静電容量を夫々測定する。
【００１３】
これらにより、判定手段は、測定された静電容量の夫々に基づいて薄膜トランジスタが不良品か否かを判定する。
【００１４】
よって、実際の駆動時に印加される駆動電圧を印加する前後において測定された静電容量に基づいて薄膜トランジスタが不良品か否かを判定するので、実際の駆動時と同じ状態で薄膜トランジスタの良否を検査することができる。
【００１５】
上記の課題を解決するために、請求項２に記載の発明は、請求項１に記載の半導体素子検査装置において、前記判定手段は、前記ゲート電極に前記駆動電圧を印加したときの前記静電容量と前記駆動電圧を印加しないときの前記静電容量との差が予め設定された所定範囲内であるとき、当該駆動電圧が印加された前記薄膜トランジスタを不良品と判定するように構成される。
【００１６】
請求項２に記載の発明の作用によれば、請求項１に記載の発明の作用に加えて、判定手段が、ゲート電極に駆動電圧を印加したときの静電容量と駆動電圧を印加しないときの静電容量との差が予め設定された所定範囲内であるとき、当該駆動電圧が印加された薄膜トランジスタを不良品と判定する。
【００１７】
よって、実際の駆動時に印加される駆動電圧を印加した状態で薄膜トランジスタが不良品か否かが判定できるので、実際の駆動時と同じ状態で正確に薄膜トランジスタの良否を検査することができる。
【００１８】
上記の課題を解決するために、請求項３に記載の発明は、請求項１又は２に記載の半導体素子検査装置において、前記測定手段は、測定すべき前記静電容量と予め設定された所定のインダクタンスとにより構成される閉回路の共振周波数を測定することにより、当該静電容量を測定すると共に、前記判定手段は、前記駆動電圧を印加する前後における前記共振周波数の変化に基づいて、当該駆動電圧が印加された前記薄膜トランジスタが不良品か否かを判定するように構成される。
【００１９】
請求項３に記載の発明の作用によれば、請求項１又は２に記載の発明の作用に加えて、測定手段が、測定すべき静電容量と所定のインダクタンスとにより構成される閉回路の共振周波数を測定することにより当該静電容量を測定すると共に、判定手段が、駆動電圧を印加する前後における共振周波数の変化に基づいて、当該駆動電圧が印加された薄膜トランジスタが不良品か否かを判定するので、より正確且つ迅速に薄膜トランジスタを検査することができる。
【００２０】
上記の課題を解決するために、請求項４に記載の発明は、請求項１から３のいずれか一項に記載の半導体素子検査装置において、前記薄膜トランジスタは、液晶パネルにおける各画素部内に配置され、当該画素部に対応する液晶を駆動するためのＴＦＴ等の薄膜トランジスタであると共に、前記判定手段は、前記薄膜トランジスタが不良品か否かの判定を、前記液晶パネルの製造工程中において行うように構成される。
【００２１】
請求項４に記載の発明の作用によれば、請求項１から３のいずれか一項に記載の発明の作用に加えて、検査される薄膜トランジスタは、液晶パネルにおける各画素部内に配置され、当該画素部に対応する液晶を駆動するための薄膜トランジスタであると共に、前記判定手段が薄膜トランジスタが不良品か否かの判定を液晶パネルの製造工程中において行う。
【００２２】
よって、液晶パネルの製造工程上において、当該製造されている液晶パネルの良否を判定することができる。
【００２３】
上記の課題を解決するために、請求項５に記載の発明は、検査すべき薄膜トランジスタの駆動時に反転層が形成される当該薄膜トランジスタの半導体層の領域に対応する位置に、前記薄膜トランジスタのゲート電極及び前記半導体層を含んで構成される容量回路の静電容量を検出するための検査プローブを配置する配置工程と、前記ゲート電極に対して、前記薄膜トランジスタに対応して予め設定された所定の駆動電圧を印加する印加工程と、前記駆動電圧を印加する前後において、前記静電容量を夫々測定する測定工程と、前記測定された静電容量の夫々に基づいて前記薄膜トランジスタが不良品か否かを判定する判定工程と、を備える。
【００２４】
請求項５に記載の発明の作用によれば、配置工程において、検査すべき薄膜トランジスタの駆動時に反転層が形成される半導体層の領域に対応する位置に検査プローブを配置する。
【００２５】
一方、印加工程において、ゲート電極に対して、薄膜トランジスタに対応して所定の駆動電圧を印加する。
【００２６】
そして、測定工程において、駆動電圧を印加する前後に静電容量を夫々測定する。
【００２７】
これらにより、判定工程において、測定された静電容量の夫々に基づいて薄膜トランジスタが不良品か否かを判定する。
【００２８】
よって、実際の駆動時に印加される駆動電圧を印加する前後において測定された静電容量に基づいて薄膜トランジスタが不良品か否かを判定するので、実際の駆動時と同じ状態で薄膜トランジスタの良否を検査することができる。
【００２９】
上記の課題を解決するために、請求項６に記載の発明は、請求項５に記載の半導体素子検査方法において、前記判定工程において、前記ゲート電極に前記駆動電圧を印加したときの前記静電容量と前記駆動電圧を印加しないときの前記静電容量との差が予め設定された所定範囲内であるとき、当該駆動電圧が印加された前記薄膜トランジスタを不良品と判定するように構成される。
【００３０】
請求項６に記載の発明の作用によれば、請求項５に記載の発明の作用に加えて、判定工程において、ゲート電極に駆動電圧を印加したときの静電容量と駆動電圧を印加しないときの静電容量との差が予め設定された所定範囲内であるとき、当該駆動電圧が印加された薄膜トランジスタを不良品と判定する。
【００３１】
よって、実際の駆動時に印加される駆動電圧を印加した状態で薄膜トランジスタが不良品か否かが判定できるので、実際の駆動時と同じ状態で正確に薄膜トランジスタの良否を検査することができる。
【００３２】
上記の課題を解決するために、請求項７に記載の発明は、請求項５又は６に記載の半導体素子検査方法において、前記測定工程において、測定すべき前記静電容量と予め設定された所定のインダクタンスとにより構成される閉回路の共振周波数を測定することにより、当該静電容量を測定すると共に、前記判定工程において、前記駆動電圧を印加する前後における前記共振周波数の変化に基づいて、当該駆動電圧が印加された前記薄膜トランジスタが不良品か否かを判定するように構成される。
【００３３】
請求項７に記載の発明の作用によれば、請求項５又は６に記載の発明の作用に加えて、測定工程において、測定すべき静電容量と所定のインダクタンスとにより構成される閉回路の共振周波数を測定することにより当該静電容量を測定すると共に、判定工程において、駆動電圧を印加する前後における共振周波数の変化に基づいて、当該駆動電圧が印加された薄膜トランジスタが不良品か否かを判定するので、より正確且つ迅速に薄膜トランジスタを検査することができる。
【００３４】
上記の課題を解決するために、請求項８に記載の発明は、請求項５から６のいずれか一項に記載の半導体素子検査方法において、前記薄膜トランジスタは、液晶パネルにおける各画素部内に配置され、当該画素部に対応する液晶を駆動するためのＴＦＴ等の薄膜トランジスタであると共に、前記判定工程において、前記薄膜トランジスタが不良品か否かの判定を、前記液晶パネルの製造工程中に行うように構成される。
【００３５】
請求項８に記載の発明の作用によれば、請求項５から６のいずれか一項に記載の発明の作用に加えて、検査される薄膜トランジスタは、液晶パネルにおける各画素部内に配置され、当該画素部に対応する液晶を駆動するための薄膜トランジスタであると共に、前記判定工程において、薄膜トランジスタが不良品か否かの判定を液晶パネルの製造工程中に行う。
【００３６】
よって、液晶パネルの製造工程上において、当該製造されている液晶パネルの良否を判定することができる。
【００３７】
【発明の実施の形態】
次に、本発明に好適な実施の形態について、図面を用いて説明する。なお、以下に説明する実施形態は、液晶パネル内の各画素部毎に配置されている薄膜トランジスタ（以下、単にＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）と称する。）の動作状況を、当該液晶パネルの製造工程途中のＴＦＴの形成が終了した段階で検査するための検査装置に本発明を適用した場合の実施の形態である。
【００３８】
（Ｉ）原理
始めに、具体的な実施形態を説明する前に、本発明の原理について図１を用いて説明する。
【００３９】
先ず、本発明に係る検査装置がその検査の対象とするＴＦＴの構成について、図１（ａ）を用いて説明する。なお、図１（ａ）は、本発明の検査対象に係るＴＦＴとしての逆スタガ型ＴＦＴの構成を示す断面図である。
【００４０】
図１（ａ）に示すように、本発明の検査対象としての逆スタガ型のＴＦＴ３０は、ガラス等の基板１５上に形成されるものであり、当該ＴＦＴ３０の駆動時に所定の駆動電圧が印加されるゲート電極１６と、当該ゲート電極１６を包含するように形成された窒化シリコン等よりなる絶縁層１４と、ＴＦＴ３０の駆動時においてゲート電極１６に印加された駆動電圧により後述する反転層１７が形成されるアモルファスシリコン（ａ−Ｓｉ）あるいは、多結晶シリコン膜（ｐｏｌｙ−Ｓｉ）等よりなる半導体層１３と、当該半導体層１３と後述するソース電極１２又はドレイン電極１０とを接続するためにドナーが高濃度にドーピングされているｎ^＋層１３’と、ＴＦＴ３０が含まれる液晶パネル内の画素電極に接続されている上記ドレイン電極１０と、当該画素電極に供給すべきデータ信号（当該液晶パネルを用いて表示すべき画像に対応するデータ信号）が外部から印加されるソース電極１２と、により構成されている。
【００４１】
次に、ＴＦＴ３０の駆動時における動作を説明する。
【００４２】
ＴＦＴ３０の駆動時においては、先ず、ソース電極１２に上記データ信号が印加されると共に、ゲート電極１６に上記駆動電圧が印加される。
【００４３】
そして、ゲート電極１６に駆動電圧が印加されると、これにより絶縁層１４内のゲート電極１６の近辺に正孔が誘起される。
【００４４】
次に、当該誘起された正孔の静電力により、半導体層１３内のゲート電極１６の近辺（すなわち、半導体層１３内のソース電極１２とドレイン電極１０との間の領域のゲート電極１６に近い部分）に電子が誘起され、当該誘起された電子により図１（ａ）に示す反転層１７が形成される。
【００４５】
そして、当該反転層１７内にソース電極１２に印加されているデータ信号がドレイン電極１０に到達するためのいわゆるチャネルが形成され、これにより、当該データ信号がドレイン電極１０から上記画素電極に印加され、当該画素電極に対応する領域の液晶が駆動されてデータ信号に対応した画像が表示される。
【００４６】
ここで、上記液晶パネルの製造工程途中であって、ＴＦＴ３０の形成が完了した直後に、図１（ａ）に示すような後述する検査プローブ１８を半導体層１３を挟んでゲート電極１６に対向する位置に配置したとき、当該検査プローブ１８とゲート電極１６との間に形成される静電容量を考えてみると、先ず、ＴＦＴ３０が駆動されていないとき（すなわち、上記反転層１７が半導体層１３内に形成されていないとき）には、当該静電容量としては、図１（ｂ）に示すように、検査プローブ１８の先端と半導体層１３の表面（ＴＦＴ３０が形成された直後においては、ソース電極１２とドレイン電極１０との間は空間とされており、半導体層１３の上面が空気中に露出した状態となっている。）との間の距離ｄｘの空間が有する静電容量としてのコンデンサＣｘと、ゲート電極１６上に形成されている厚さｄａの半導体層１３が有する静電容量としてのコンデンサＣａと、ゲート電極１６と半導体層１３とに挟まれている絶縁層１４が有する静電容量としてのコンデンサＣｎとが直列に接続されたものと等価な静電容量が形成されているとみなすことができる。
【００４７】
これに対して、ＴＦＴ３０の駆動時においては、上述のように半導体層１３内に導電性を有する反転層１７が形成されるため、半導体層１３の有する静電容量としては、図１（ｃ）に示すように、その厚さを元の厚さｄａから反転層１７の厚さ分だけ減少させた厚さｄｂの部分が有するコンデンサＣｂが形成されたのと等価となる。従って、ＴＦＴ３０が駆動されているときには、検査プローブ１８とゲート電極１６との間には、図１（ｃ）に示すように、上記コンデンサＣｘとコンデンサＣｎとコンデンサＣｂとを直列に接続したものと等価な静電容量が形成されているとみなすことができる。
【００４８】
そこで、本発明では、ＴＦＴ３０の駆動前後における上述した検査プローブ１８とゲート電極１６との間に形成される静電容量の大きさの変化を検出することにより、ＴＦＴ３０を実際の駆動状態と同様な状態にしたとき（すなわち、上記駆動電圧をゲート電極１６に印加したとき）に上記反転層１７が形成されているか否かを判定し、当該反転層１７が形成された（すなわち、検査プローブ１８とゲート電極１６との間に形成される静電容量の大きさが変化した）ときには当該ＴＦＴ３０は良好に動作すると判断し、一方、駆動電圧の印加前後で検査プローブ１８とゲート電極１６との間に形成される静電容量の大きさが変化しないときには、駆動電圧をゲート電極１６に印加しても上記反転層１７が形成されておらず、従って、当該ＴＦＴ３０はその駆動時に反転層１７が形成されない動作不良のＴＦＴであると判断する。
【００４９】
なお、本発明においては、液晶パネル内のＴＦＴ３０が非常に微少な構造を有していることから、上述した静電容量の変化を検出するに当たって、いわゆる走査型プローブ顕微鏡（一般には、ＡＦＭ／ＳＣａＭ（ＡｔｏｍｉｃＦｏｒｃｅＭｉｃｒｏｓｃｏｐｅ（原子間力顕微鏡）／ＳｃａｎｎｉｎｇＣａｐａｃｉｔａｎｃｅＭｉｃｒｏｓｃｏｐｅ（容量走査型プローブ顕微鏡））と称されている。）を用いて上記検査プローブ１８を各ＴＦＴ３０の位置に配置してその静電容量の変化を検出している。
【００５０】
（ＩＩ）実施形態に係る液晶パネルの構成
次に、本実施形態における検査対象であるＴＦＴ３０が含まれている液晶パネルの一例について、図２を用いてその概要を説明する。なお、図２は、実施形態のＴＦＴ３０を有する液晶パネルにおけるＴＦＴアレイ基板上に設けられた各種配線、周辺回路等の構成を示すブロック図である。
【００５１】
図２に示すように、液晶パネル２００は、例えば石英基板、ハードガラス等からなるＴＦＴアレイ基板１を備えている。このＴＦＴアレイ基板１上には、マトリクス状に設けられた複数の画素電極１１と、Ｘ方向に複数配列されており夫々がＹ方向に沿って伸びるデータ線３５（ソース電極線）と、Ｙ方向に複数配列されており夫々がＸ方向に沿って伸びる走査線３１（ゲート電極線）と、各データ線３５と画素電極１ｌとの間に夫々介在すると共に当該データ線３５と画素電極１１の間における導通状態及び非導通状態を、走査線３１を介して夫々供給される走査信号を用いて夫々制御する複数の上記ＴＦＴ３０とが形成されている。
【００５２】
また、ＴＦＴアレイ基板１上には、複数のデータ線３５に対して、データ信号に先行して所定電圧レベルのプリチャージ信号を夫々供給するプリチャージ回路２０１と、上記データ信号をサンプリングして複数のデータ線３５に夫々供給するサンプリング回路３０１と、データ線駆動回路１０１と、走査線駆動回路１０４とが形成されている。
【００５３】
このとき、走査線駆動回路１０４は、外部制御回路から供給される電源電圧及び基準クロック等に基づいて、所定タイミングで走査線３１（ゲート電極線）に走査信号をパルス的に線順次で印加する。
【００５４】
一方、データ線駆動回路１０１は、外部制御回路から供給される電源電圧、基準クロック等に基づき、走査線駆動回路１０４が走査信号を印加するタイミングに合わせて、６つの入力信号線ＶＩＤ１〜ＶＩＤ６の夫々について、データ線３５毎にサンプリング回路駆動信号をサンプリング回路駆動信号線３０６を介してサンプリング回路３０１に供給する。
【００５５】
次に、プリチャージ回路２０１は、ＴＦＴ２０２を各データ線３５毎に備えている。そして、プリチャージ信号線２０４がＴＦＴ２０２のソース電極に接続されて、プリャージ回路駆動信号線２０６がＴＦＴ２０２のゲート電極に接続されている。そして、プリチャージ信号線２０４を介して外部電源からプリチャージ信号を書き込むために必要な所定電圧の電源が供給されると共に、各データ線３５について、データ信号に先行するタイミングでプリチャージ信号を書き込むように、外部制御回路からプリチャージ回路駆動信号線２０６を介してプリチャージ回路駆動信号が供給される。このとき、プリチャージ回路２０ｌは、好ましくは中間階調レベルの画素データに相当する上記プリチャージ信号を供給する。
【００５６】
更に、サンプリング回路３０１では、ＴＦＴ３０２を各データ線３５毎に備え、入力信号線ＶＩＤ１〜ＶＩＤ６がＴＦＴ３０２のソース電極に接読され、サンプリング回路駆動信号線３０６がＴＦＴ３０２のゲート電極に接続されている。そして、入力信号線ＶＩＤ１〜ＶＩＤ６を介して、６相展開された６つのパラレルな画像信号が入力されると、これらの画像信号をサンプリングする。
【００５７】
また、データ線駆動回路１０１からサンプリング回路駆動信号線３０６を介してサンプリング回路駆動信号が入力されると、６つの入力信号線ＶＩＤ１〜ＶＩＤ６夫々についてサンプリングされた画像信号を、６つの隣接するデータ線３５からなるグループ毎に順次当該データ線３５に印加する。
【００５８】
このとき、プリチャージ回路２０１及びサンプリング回路３０１は、図１中斜線領域で示すように、対向基板に形成された遮光性の周辺見切り５３に対向する位置のＴＦＴアレイ基板１上に設けられており、データ線駆動回路１０１及び走査線駆動回路１０４は、液晶層に面しないＴＦＴアレイ基板１の周辺部分上に設けられている。
【００５９】
そして、上述した液晶パネル２００において、画像表示時に、各画素部内のＴＦＴ３０が駆動電圧（上記走査信号として印加される）に対応して正常に動作しないと、夫々の画素電極１１に対してデータ線３５からのデータ信号が印加されずにその画素部では液晶が駆動されない（すなわち、データ信号に対応する画像が表示されない。）こととなるため、当該液晶パネル２００の製造工程において、後述する検査装置Ｓにより夫々のＴＦＴ３０の動作状態が検査されるのである。
【００６０】
（ＩＩＩ）実施形態
次に、本発明に係る検査装置の実施形態について、図３乃至図５を用いて説明する。なお、図３は検査装置の全体構成を示すブロック図であり、図４は当該検査装置内に検査対象であるＴＦＴ３０内の静電容量（図１（ｂ）又は（ｃ）参照）を含んで形成される共振回路を示す回路図であり、図５は検査装置における検査工程を示すフローチャートである。
【００６１】
始めに、実施形態に係る検査装置の構成について、図３及び図４を用いて説明する。
【００６２】
図３に示すように、実施形態に係る検査装置Ｓは、判定手段としてのＣＰＵ２０と、インターフェース２１と、スキャン回路２２と、サーボ回路２３と、モータ２４と、配置手段としての駆動ステージ２５と、ピエゾスタック２６と、試料ステージ２７と、上記検査プローブ１８と、測定手段としての共振部２８と、ロックインアンプ２９と、接続線４０及び４１と、印加手段としてのゲート電圧印加回路４２と、により構成されている。
【００６３】
また、共振部２８内には、図１（ｂ）又は（ｃ）に示す上記コンデンサＣｘ、コンデンサＣｎ及びコンデンサＣｂ（又はコンデンサＣａ）を含んで後述する共振回路を構成するための固有インダクタンスＬｓ及び固有コンデンサＣｓと交流電源Ｄとが含まれている。
【００６４】
次に、各部の概要動作を説明する。
【００６５】
試料ステージ２７は、ＴＦＴ３０が形成された直後で当該ＴＦＴ３０上に液晶パネル２００を構成するための液晶層、画素電極１１等が形成される前の状態（すなわち、ＴＦＴ３０における上記ソース電極１２とドレイン電極１０との間の半導体層１３上に空間がある状態）のＴＦＴアレイ基板１を固定載置する。
【００６６】
このとき、当該ＴＦＴアレイ基板１内の各画素部毎のゲート電極１６には、ＣＰＵ１０からの制御信号Ｓｇｃに基づくゲート電圧印加回路４２の動作により、ゲート駆動信号Ｓｇｄとして上記反転層１７を形成させるための駆動電圧が夫々のゲート電極１６毎に印加される。
【００６７】
一方、ピエゾスタック２６及び駆動ステージ２５は、検査プローブ１８を支持し、モータ２４からの駆動信号Ｓｄに基づいて、当該検査プローブ１８を検査対象となるＴＦＴ３０上の検査位置（図１参照）に配置する。
【００６８】
このとき、インターフェース２１は、ＣＰＵ２０からの制御信号Ｓｃに対してインターフェース処理を施し、スキャン回路２２に出力する。
【００６９】
そして、スキャン回路２２は、複数個形成されているＴＦＴ３０のうち、検査対象となるＴＦＴ３０を決定し、その位置に検査プローブ１８を移動させるべくスキャン信号Ｓｃａをサーボ回路２３に出力する。
【００７０】
次に、サーボ回路２３は、入力されたスキャン信号Ｓｃａに基づいて、検査対象となるＴＦＴ３０の位置に正確に検査プローブ１８を位置させるべくモータ２４を駆動して上記駆動信号Ｓｄを出力させるためのサーボ信号Ｓｓｖを生成して当該モータ２４に出力する。
【００７１】
これと並行して、上記検査プローブ１８と接続線４１を介して接続されている共振部２８では、接続線４０を介して接続されているゲート電極１６と、当該共振部２８内の上記固有コンデンサＣｓ、固有インダクタンスＬｓ及び交流電源Ｄとが、当該ゲート電極１６に駆動電圧を印加する前後で接続されることにより共振回路が構成される。そして、当該駆動電圧を印加する前後で当該共振回路の共振周波数が検出され、検出された共振周波数に対応する周波数信号Ｓｆが出力される。ここで、上記共振周波数の具体的な検出方法としては、例えば、上記構成された共振回路における並列共振が開始された後、その共振周波数をいわゆるＱメータを用いた図示しない周波数検出回路により検出し、当該検出した共振周波数に対応する上記周波数信号Ｓｆを出力するように構成することができる。
【００７２】
ここで、駆動電圧をゲート電極１６に印加する前後に構成される共振回路について、図４を用いて説明する。なお、図４において、図４（ａ）は駆動電圧が印加される前に構成される共振回路を示し、図４（ｂ）は駆動電圧が印加されて半導体層１３内に反転層１７が形成されたときに構成される共振回路を示している。
【００７３】
図４（ａ）に示すように、ゲート電極１６に駆動電圧を印加する前には、上記反転層１７が形成されていないので、ＴＦＴ３０において検査プローブ１８とゲート電極１６との間に形成される静電容量は、上述のように、コンデンサＣｘ、コンデンサＣａ及びコンデンサＣｎを直列に接続したものと等価となっている（図１（ｂ）参照）。そこで、このコンデンサＣｘ、コンデンサＣａ及びコンデンサＣｎの直列接続と並列に、交流電源Ｄと固有インダクタンスＬｓ及び固有コンデンサＣｓを直列接続したものとを接続すると、図４（ａ）に示すような共振回路が形成される。
【００７４】
一方、ゲート電極１６に駆動電圧を印加した後には、半導体層１３内に反転層１７が形成されるので、ＴＦＴ３０において検査プローブ１８とゲート電極１６とに間に形成される静電容量は、上述のように、コンデンサＣｘ、コンデンサＣｂ及びコンデンサＣｎを直列に接続したものと等価となっている（図１（ｃ）参照）。そこで、このコンデンサＣｘ、コンデンサＣｂ及びコンデンサＣｎの直列接続と並列に、交流電圧Ｄと固有インダクタンスＬｓ及び固有コンデンサＣｓを直列接続したものとを接続すると、図４（ｂ）に示すような共振回路が形成される。
【００７５】
このとき、図４（ａ）に示す共振回路の共振周波数をＦａとし、図４（ｂ）に示す共振回路の共振周波数をＦｂとすると、夫々の値は、以下の式（１）及び（２）で示される。
【００７６】
【数１】

【００７７】
ここで、εは空気中の誘電率であり、Ｓは反転層１７の基板１５に平行な面の面積である。また、ｄａは半導体層１３全体の厚さであり（図１（ｂ）参照）、ｄｂは駆動電圧の印加時に反転層１７が形成される部分以外の半導体１３の厚さである（図１（ｃ）参照）。
【００７８】
従って、本実施形態では、ゲート電極１６に駆動電圧を印加する前は、交流電源Ｄにより共振回路に交流電流を印加すると共振周波数Ｆａを示す周波数信号Ｓｆが共振部２８から出力され、一方、ゲート電極１６に駆動電圧を印加した後は、上記交流電流を印加すると共振周波数Ｆｂを示す周波数信号Ｓｆが共振部２８から出力されることとなる。
【００７９】
そこで、駆動電圧を印加する前後の周波数信号Ｓｆを検出して比較し、それらが相互に異なっていれば、駆動電圧を印加したことにより上記反転層１７が形成され、従って、その時の検査対象であるＴＦＴ３０は正常に動作するものと判定できる。また、駆動電圧を印加する前後の周波数信号Ｓｆが同じであれば、駆動電圧を印加しても反転層１７が形成されていないこととなり、従って、その時の検査対象であるＴＦＴ３０は正常に動作するものではない不良品であると判定できる。
【００８０】
このため、ロックインアンプ２９は、上記周波数信号Ｓｆを所定の増幅率で増幅し、増幅周波数信号ＳａｆとしてＣＰＵ２０に出力し、これにより、ＣＰＵ２０は駆動電圧を印加する前後の増幅周波数信号Ｓａｆで示される共振周波数を比較することにより、検査対象となっているＴＦＴ３０の動作状態の良否を判定し、その結果を表示信号Ｓｄｐとしてディスプレイ４３に出力し、当該ディスプレイ４３がその結果を所定の形式で表示する。
【００８１】
次に、上述の構成及び動作を有する検査装置Ｓを用いた本実施形態に係る検査動作について、図５に示すフローチャートを用いて説明する
図５に示すように、実施形態の検査動作においては、始めに、ＴＦＴアレイ基板１上に形成されているＴＦＴ３０の番号を示すパラメータＮを初期化する（ステップＳ１）。
【００８２】
次に、検査装置ＳにおけるＡＦＭとしての機能を用いて、検査プローブ１８を支持する図示しないカンチレバーの原始間力による変位を測定し、検査プローブ１８の先端と半導体層１３の表面との距離ｄｘを測定する（ステップＳ２）。
【００８３】
そして、検査対象となっているＴＦＴ３０内のゲート電極１６に駆動電圧を印加しない状態で図４（ａ）に示す共振回路を並列共振させ、上記共振周波数Ｆａを検出し、ＣＰＵ２０内の図示しないメモリ内に格納する（ステップＳ３）。
【００８４】
次に、検査対象となっているＴＦＴ３０のゲート電極１６にゲート電圧印加回路４２により駆動電圧を印加し（ステップＳ４）、パラメータＮを１だけインクリメントして（ステップＳ５）、そのままの状態で図４（ｂ）に示す共振回路（図４（ｂ）は正常に反転層１７が形成された場合の共振回路であり、これに対して正常に反転層１７が形成されないと、図４（ａ）に示す共振回路が依然として並列共振することとなる。）を並列共振させ、上記共振周波数Ｆｂを検出する（ステップＳ６）。
【００８５】
そして、ＣＰＵ２０において、図示しないメモリに記憶しておいた上記共振周波数Ｆａ（ステップＳ３参照）と上記共振周波数Ｆｂ（ステップＳ６参照）とを比較する（ステップＳ７）。
【００８６】
そして、共振周波数Ｆａと共振周波数Ｆｂとが等しいときは（ステップＳ７；ＹＥＳ）、ゲート電極１６に駆動電圧が印加されたにも拘わらず反転層１７が形成されずに共振周波数が変化しなかったものとして、そのときに検査対象となっていたＴＦＴ３０が不良品であり、従って現在検査中のＴＦＴアレイ基板１は不良品である旨の表示をして（ステップＳ１０）処理を終了する。
【００８７】
一方、ステップＳ７の判定において、共振周波数Ｆａと共振周波数Ｆｂとが異なっているときは（ステップＳ７；ＮＯ）、次に、現在のパラメータＮの値がＴＦＴ３０の最大番号である番号Ｋと等しいか否かを判定し（ステップＳ８）、等しくないときは（ステップＳ８；ＮＯ）、現在駆動電圧が印加されていたＴＦＴ３０は正常に反転層１７が形成されたことにより共振周波数が変化したとして、当該ＴＦＴ３０を正常に動作するＴＦＴと判定し、次の番号に相当するＴＦＴ３０を検査すべく、スキャン回路２２及びサーボ回路２３によりモータ２４を駆動して検査プローブ１８を当該次の番号に相当するＴＦＴ３０の位置に移動させ（ステップＳ１１）、上記ステップＳ５に移行して上述した動作を繰り返す。
【００８８】
一方、ステップＳ８の判定において、パラメータＮの値がＴＦＴ３０の最大番号と等しいときは（ステップＳ８；ＹＥＳ）、全てのＴＦＴ３０に対する検査が終了し且つ動作不良のＴＦＴ３０が発見されなかったとして、現在検査中のＴＦＴアレイ基板１は良品である旨の表示をして（ステップＳ９）処理を終了する。
【００８９】
以上説明したように、実施形態の検査装置Ｓの動作によれば、実際の駆動時に印加される駆動電圧を印加した状態でＴＦＴ３０が不良品か否かが判定できるので、実際の駆動時と同じ状態で正確に当該ＴＦＴ３０の良否を検査することができる。
【００９０】
また、検査プローブ１８とゲート電極１８との間の静電容量と共振部２８内の固有インダクタンスＬｓ及び固有コンデンサＣｓとにより構成される閉回路の共振周波数を測定することにより当該静電容量を測定すると共に、駆動電圧を印加する前後における共振周波数の変化に基づいて、当該駆動電圧が印加されたＴＦＴ３０が不良品か否かを判定するので、より正確且つ迅速にＴＦＴ３０を検査することができる。
【００９１】
更に、液晶パネル２００の製造工程上において、当該製造されている液晶パネル２００の良否を判定することができる。
【００９２】
なお、上記ステップＳ９及びＳ１０を終了した後には、不良品と判定された液晶パネル２００をその製造工程からはずす等の処理が行われることとなる。
【００９３】
（ＩＶ）変形形態
次に、本発明の変形形態について説明する。
【００９４】
上述した実施形態においては、検査対象となるＴＦＴ３０として、逆スタガ型のＴＦＴを用いた場合について説明したが、これ以外に、図６に示すような正スタガ型のＴＦＴに対しても本発明を適用することができる。
【００９５】
この場合には、図６（ａ）に示すようなＴＦＴ３０’において、反転層１７は、絶縁層１４の直下の半導体層１３の部分に形成される。そして、図３における接続線４０は半導体層１３に接続されることとなる。ここで、図６には、半導体層１３としてａ−Ｓｉと記載してあるが、これはｐｏｌｙ−Ｓｉにより形成されていても良い。
【００９６】
更に、図６（ａ）に示すように検査プローブ１８を配置したときには、当該検査プローブ１８と半導体層１３との間に図６（ｂ）に示すような静電容量が形成され、このうち、半導体層１３内に等価的に形成されるコンデンサＣａの静電容量が、駆動電圧印加後の反転層１７が形成された後には、当該反転層１７の厚さだけ減じた厚さを有する半導体層１３の静電容量（図１（ｃ）に示すコンデンサＣｂの静電容量）に変化し、この静電容量の変化が検出されて反転層１７の有無、すなわち、ＴＦＴ３０’の動作状態の良否が検査されることとなる。
【００９７】
上述した変形形態の場合でも、上記実施形態と同様な効果を奏することができる。
【００９８】
なお、上述の実施形態及び変形形態におけるステップＳ７の判定においては、共振周波数Ｆａと共振周波数Ｆｂとが一致したときにＴＦＴ３０が不良品であると判定しているが、これ以外に、共振回路を構成する各コンデンサの容量値又はインダクタンスのインダクタンス値のばらつきを考慮して、当該共振周波数Ｆａと共振周波数Ｆｂとの差が予め設定された一定値以下であるときにＴＦＴ３０が不良品であると判定してもよい。
【００９９】
また、上述の実施形態及び変形形態では、液晶パネル２００の画素部に形成されているＴＦＴを検査する場合について説明したが、これ以外に、本発明は、当該画素以外の、例えば上述したプリチャージ回路２０１、走査線駆動回路１０４、データ線駆動回路１０１又はサンプリング回路３０６内に形成されているＴＦＴを液晶パネル２００の製造工程途中において検査する場合に適用することも可能である。
【０１００】
更に、本発明は、液晶パネル２００内のＴＦＴ以外でも、一般に薄膜技術を用いて形成されるＴＦＴをその製造工程直後に検査する場合に広く適用することができる。
【０１０１】
【発明の効果】
以上説明したように、本発明によれば、実際の駆動時と同じ状態で薄膜トランジスタを駆動しつつその良否を検査できるので、実際の駆動時と同じ状態で正確に薄膜トランジスタの良否を検査することができる。
【図面の簡単な説明】
【図１】本発明の原理を説明する図であり、（ａ）は検査対象のＴＦＴを示す断面図であり、（ｂ）は駆動電圧印加前に形成される静電容量の構成を示す図であり、（ｃ）は駆動電圧印加後に形成される静電容量の構成を示す図である。
【図２】検査対象のＴＦＴを含むＴＦＴアレイ基板の概要構成を示すブロック図である。
【図３】検査装置の概要構成を示すブロック図である。
【図４】検査時に形成される共振回路の構成を示す回路図であり、（ａ）は駆動電圧印加前に形成される共振回路を示す回路図であり、（ｂ）は駆動電圧印加後に形成される共振回路を示す回路図である。
【図５】本発明に係る検査工程を示すフローチャートである。
【図６】正スタガ型ＴＦＴの構成を示す断面図等であり（ａ）は正スタガ型ＴＦＴの構成を示す断面図であり、（ｂ）は駆動電圧印加前後に形成される静電容量の構成を示す図である。
【符号の説明】
１…ＴＦＴアレイ基板
１０…ドレイン電極
１２…ソース電極
１３…半導体層
１３’…ｎ^＋層
１４…絶縁層
１５…基板
１６…ゲート電極
１７…反転層
１８…検査プローブ
２０…ＣＰＵ
２１…インターフェース
２２…スキャン回路
２３…サーボ回路
２４…モータ
２５…駆動ステージ
２６…ピエゾスタック
２７…試料ステージ
２８…共振部
２９…ロックインアンプ
３０、３０’、２０２、３０２…ＴＦＴ
３１…走査線
３５…データ線
４０、４１…接続線
４２…ゲート電圧印加回路
４３…ディスプレイ
５３…周辺見切り
１０１…データ線駆動回路
１０４…走査線駆動回路
２００…液晶パネル
２０１…プリチャージ回路
２０４…プリチャージ回路信号線
２０６…プリチャージ回路駆動信号線
３０１…サンプリング回路
３０６…サンプリング回路駆動信号線
Ｄ…交流電源
Ｃｘ、Ｃａ、Ｃｂ、Ｃｎ…コンデンサ
Ｌｓ…固有インダクタンス
Ｃｓ…固有コンデンサ
Ｓｃ、Ｓｇｃ…制御信号
Ｓｄｐ…表示信号
Ｓｃａ…スキャン信号
Ｓｓｖ…サーボ信号
Ｓｄ…駆動信号
Ｓｇｄ…ゲート駆動信号
Ｓｆ…周波数信号
Ｓａｆ…増幅周波数信号[0001]
BACKGROUND OF THE INVENTION
The present invention belongs to the technical field of a semiconductor element inspection apparatus for inspecting whether a thin film transistor used for driving a liquid crystal panel or the like is defective.
[0002]
[Prior art]
In recent years, in a liquid crystal panel as a display device, a thin film transistor is included in each pixel portion included in the liquid crystal panel, and a driving voltage is applied to the liquid crystal layer through the pixel electrode by using the thin film transistor as a switching element. The type of liquid crystal panel that drives the panel is becoming common.
[0003]
Here, in the manufacturing process of the liquid crystal panel described above, it is necessary to inspect whether or not each thin film transistor manufactured using a thin film processing technique or the like operates normally. The manufacturer uses a magnifying glass to visually determine the shape of the thin film transistor to determine whether it is a defective product, or uses a so-called circuit tester to determine whether it is a defective product one by one. It was.
[0004]
[Problems to be solved by the invention]
However, today, as microfabrication technology has advanced, downsizing of the above-mentioned liquid crystal panel is remarkable, and along with this, there is a strong tendency to reduce the size of the thin film transistor in the pixel portion.
[0005]
In addition, it is desirable to confirm the switching characteristics of the thin film transistor itself in a state in which the drive voltage is actually applied. However, in the above-described visual determination, the shape itself can be reliably determined in combination with the above-mentioned tendency for downsizing. There is a problem that it is difficult and it cannot be determined whether the drive voltage is the same as that during actual operation.
[0006]
Further, even in the determination using the circuit tester, the determination is not made by applying the driving voltage at the time of the determination, and thus there is a problem that the quality of the actual operation state cannot be determined.
[0007]
On the other hand, for example, after the liquid crystal panel is completed, it is possible to inspect the operation state of each thin film transistor by applying an actual drive voltage. In this case, a malfunctioning thin film transistor is discovered. In such a case, the liquid crystal panel becomes a defective product. In this case, the defective liquid crystal panel has a problem that the manufacturing process after the thin film transistor is formed is wasted and becomes extremely inefficient. There is also a point.
[0008]
Therefore, the present invention has been made in view of the above-described problems, and the problem is that a semiconductor capable of inspecting the quality of a thin film transistor in a state similar to that during actual driving during the manufacturing process. An object of the present invention is to provide an element inspection apparatus and a semiconductor element inspection method.
[0009]
[Means for Solving the Problems]
In order to solve the above problems, the invention according to claim 1 is characterized in that the gate electrode of the thin film transistor and the gate electrode of the thin film transistor are arranged at a position corresponding to the region of the semiconductor layer of the thin film transistor where the inversion layer is formed when the thin film transistor to be inspected is driven. An arrangement means such as a drive stage for arranging an inspection probe for detecting the capacitance of the capacitance circuit including the semiconductor layer, and the gate electrode are set in advance corresponding to the thin film transistor. An application unit such as a gate voltage application circuit for applying a predetermined drive voltage, a measurement unit such as a resonance unit for measuring the capacitance before and after the application of the drive voltage, and the measured capacitance And a determination means such as a CPU for determining whether or not the thin film transistor is defective based on each.
[0010]
According to the operation of the first aspect of the invention, the disposing means disposes the inspection probe at a position corresponding to the region of the semiconductor layer where the inversion layer is formed when the thin film transistor to be inspected is driven.
[0011]
On the other hand, the applying means applies a predetermined driving voltage corresponding to the thin film transistor to the gate electrode.
[0012]
The measuring means measures the capacitance before and after applying the driving voltage.
[0013]
Thus, the determination unit determines whether or not the thin film transistor is defective based on each of the measured capacitances.
[0014]
Therefore, it is determined whether the thin film transistor is defective or not based on the capacitance measured before and after applying the driving voltage applied during actual driving, so that the thin film transistor is inspected in the same state as during actual driving. can do.
[0015]
In order to solve the above-described problem, the invention according to claim 2 is the semiconductor element inspection apparatus according to claim 1, wherein the determination unit is configured to apply the electrostatic voltage when the driving voltage is applied to the gate electrode. When the difference between the capacitance and the capacitance when the drive voltage is not applied is within a predetermined range set in advance, the thin film transistor to which the drive voltage is applied is determined as a defective product.
[0016]
According to the operation of the invention described in claim 2, in addition to the operation of the invention described in claim 1, when the determination means does not apply the capacitance and the drive voltage when the drive voltage is applied to the gate electrode. When the difference from the electrostatic capacity is within a predetermined range set in advance, the thin film transistor to which the drive voltage is applied is determined to be defective.
[0017]
Therefore, since it can be determined whether the thin film transistor is defective or not in a state where a driving voltage applied during actual driving is applied, it is possible to accurately inspect the quality of the thin film transistor in the same state as during actual driving.
[0018]
In order to solve the above-mentioned problem, the invention according to claim 3 is the semiconductor element inspection apparatus according to claim 1 or 2, wherein the measuring means has the predetermined capacitance set in advance with the capacitance to be measured. And measuring the capacitance by measuring a resonance frequency of a closed circuit constituted by the inductance of the circuit, and the determination means, based on a change in the resonance frequency before and after applying the drive voltage, It is configured to determine whether or not the thin film transistor to which the driving voltage is applied is defective.
[0019]
According to the operation of the invention described in claim 3, in addition to the operation of the invention described in claim 1 or 2, the measuring means is a closed circuit constituted by a capacitance to be measured and a predetermined inductance. The capacitance is measured by measuring the resonance frequency, and the determination means determines whether the thin film transistor to which the drive voltage is applied is a defective product based on the change in the resonance frequency before and after the drive voltage is applied. Since the determination is made, the thin film transistor can be inspected more accurately and quickly.
[0020]
In order to solve the above-described problems, a fourth aspect of the present invention is the semiconductor element inspection apparatus according to any one of the first to third aspects, wherein the thin film transistor is disposed in each pixel portion of the liquid crystal panel. And a thin film transistor such as a TFT for driving the liquid crystal corresponding to the pixel portion, and the determining means is configured to determine whether or not the thin film transistor is defective during the manufacturing process of the liquid crystal panel. Is done.
[0021]
According to the operation of the invention described in claim 4, in addition to the operation of the invention described in any one of claims 1 to 3, the thin film transistor to be inspected is disposed in each pixel portion in the liquid crystal panel. It is a thin film transistor for driving the liquid crystal corresponding to the pixel portion, and the determination means determines whether or not the thin film transistor is defective during the manufacturing process of the liquid crystal panel.
[0022]
Therefore, the quality of the manufactured liquid crystal panel can be determined in the manufacturing process of the liquid crystal panel.
[0023]
In order to solve the above problem, the invention according to claim 5 is characterized in that the gate electrode of the thin film transistor and the gate electrode of the thin film transistor are arranged at a position corresponding to the region of the semiconductor layer of the thin film transistor where the inversion layer is formed when the thin film transistor to be inspected is driven. A disposing step of disposing an inspection probe for detecting a capacitance of a capacitance circuit including the semiconductor layer, and a predetermined driving voltage set in advance corresponding to the thin film transistor with respect to the gate electrode And a step of measuring each of the capacitances before and after applying the driving voltage, and determining whether the thin film transistor is defective based on the measured capacitances. Determining step.
[0024]
According to the operation of the fifth aspect of the present invention, in the arranging step, the inspection probe is arranged at a position corresponding to the region of the semiconductor layer where the inversion layer is formed when the thin film transistor to be inspected is driven.
[0025]
On the other hand, in the applying step, a predetermined driving voltage is applied to the gate electrode corresponding to the thin film transistor.
[0026]
In the measurement process, the capacitance is measured before and after the drive voltage is applied.
[0027]
Thus, in the determination step, it is determined whether or not the thin film transistor is defective based on each of the measured capacitances.
[0028]
Therefore, it is determined whether the thin film transistor is defective or not based on the capacitance measured before and after applying the driving voltage applied during actual driving, so that the thin film transistor is inspected in the same state as during actual driving. can do.
[0029]
In order to solve the above-mentioned problem, the invention according to claim 6 is the semiconductor element inspection method according to claim 5, wherein, in the determination step, the electrostatic voltage when the driving voltage is applied to the gate electrode. When the difference between the capacitance and the capacitance when the drive voltage is not applied is within a predetermined range set in advance, the thin film transistor to which the drive voltage is applied is determined as a defective product.
[0030]
According to the operation of the invention described in claim 6, in addition to the operation of the invention described in claim 5, in the determination step, when the drive voltage is applied to the gate electrode and the drive voltage is not applied When the difference from the electrostatic capacity is within a predetermined range set in advance, the thin film transistor to which the drive voltage is applied is determined to be defective.
[0031]
Therefore, since it can be determined whether the thin film transistor is defective or not in a state where a driving voltage applied during actual driving is applied, it is possible to accurately inspect the quality of the thin film transistor in the same state as during actual driving.
[0032]
In order to solve the above-mentioned problem, the invention according to claim 7 is the semiconductor element inspection method according to claim 5 or 6, wherein in the measurement step, the capacitance to be measured and a predetermined value set in advance. The capacitance is measured by measuring the resonance frequency of a closed circuit constituted by the inductance of the current, and in the determination step, based on the change in the resonance frequency before and after applying the drive voltage, It is configured to determine whether or not the thin film transistor to which the driving voltage is applied is defective.
[0033]
According to the operation of the invention described in claim 7, in addition to the operation of the invention described in claim 5 or 6, in the measurement step, a closed circuit constituted by a capacitance to be measured and a predetermined inductance is provided. The capacitance is measured by measuring the resonance frequency, and whether or not the thin film transistor to which the drive voltage is applied is defective is determined based on the change in the resonance frequency before and after the drive voltage is applied in the determination step. Since the determination is made, the thin film transistor can be inspected more accurately and quickly.
[0034]
In order to solve the above-mentioned problem, the invention according to claim 8 is the semiconductor element inspection method according to any one of claims 5 to 6, wherein the thin film transistor is arranged in each pixel portion in the liquid crystal panel. And a thin film transistor such as a TFT for driving the liquid crystal corresponding to the pixel portion, and in the determination step, whether the thin film transistor is defective is determined during the manufacturing process of the liquid crystal panel. Is done.
[0035]
According to the operation of the invention described in claim 8, in addition to the operation of the invention described in any one of claims 5 to 6, the thin film transistor to be inspected is disposed in each pixel portion in the liquid crystal panel. In addition to the thin film transistor for driving the liquid crystal corresponding to the pixel portion, whether or not the thin film transistor is defective is determined during the manufacturing process of the liquid crystal panel.
[0036]
Therefore, the quality of the manufactured liquid crystal panel can be determined in the manufacturing process of the liquid crystal panel.
[0037]
DETAILED DESCRIPTION OF THE INVENTION
Next, preferred embodiments of the present invention will be described with reference to the drawings. In the embodiment described below, an operation state of a thin film transistor (hereinafter simply referred to as a TFT (Thin Film Transistor)) arranged for each pixel portion in the liquid crystal panel is in the process of manufacturing the liquid crystal panel. This is an embodiment in the case where the present invention is applied to an inspection apparatus for inspecting at the stage when the formation of the TFT is completed.
[0038]
(I)principle
First, before describing specific embodiments, the principle of the present invention will be described with reference to FIG.
[0039]
First, the configuration of a TFT to be inspected by the inspection apparatus according to the present invention will be described with reference to FIG. FIG. 1A is a cross-sectional view showing a configuration of an inverted stagger type TFT as a TFT according to an inspection object of the present invention.
[0040]
As shown in FIG. 1A, an inverted stagger type TFT 30 as an inspection object of the present invention is formed on a substrate 15 such as glass, and a predetermined drive voltage is applied when the TFT 30 is driven. A gate electrode 16, an insulating layer 14 made of silicon nitride or the like formed so as to include the gate electrode 16, and an inversion layer 17, which will be described later, are formed by a driving voltage applied to the gate electrode 16 when the TFT 30 is driven. A donor is used to connect the semiconductor layer 13 made of amorphous silicon (a-Si) or a polycrystalline silicon film (poly-Si) and the source electrode 12 or the drain electrode 10 described later. N heavily doped⁺The layer 13 ', the drain electrode 10 connected to the pixel electrode in the liquid crystal panel including the TFT 30, and a data signal to be supplied to the pixel electrode (data corresponding to an image to be displayed using the liquid crystal panel) Signal) is applied from the outside.
[0041]
Next, the operation at the time of driving the TFT 30 will be described.
[0042]
When driving the TFT 30, first, the data signal is applied to the source electrode 12 and the drive voltage is applied to the gate electrode 16.
[0043]
When a driving voltage is applied to the gate electrode 16, holes are induced in the vicinity of the gate electrode 16 in the insulating layer 14.
[0044]
Next, near the gate electrode 16 in the semiconductor layer 13 (that is, close to the gate electrode 16 in the region between the source electrode 12 and the drain electrode 10 in the semiconductor layer 13) due to the induced electrostatic force of the holes. Electrons are induced in the portion), and the inversion layer 17 shown in FIG. 1A is formed by the induced electrons.
[0045]
Then, a so-called channel for the data signal applied to the source electrode 12 to reach the drain electrode 10 is formed in the inversion layer 17, whereby the data signal is applied from the drain electrode 10 to the pixel electrode. The liquid crystal in the area corresponding to the pixel electrode is driven to display an image corresponding to the data signal.
[0046]
Here, immediately after the formation of the TFT 30 is completed during the manufacturing process of the liquid crystal panel, an inspection probe 18 described later as shown in FIG. 1A is opposed to the gate electrode 16 with the semiconductor layer 13 interposed therebetween. Considering the capacitance formed between the inspection probe 18 and the gate electrode 16 when arranged at the position, first, when the TFT 30 is not driven (that is, the inversion layer 17 is the semiconductor layer 13). 1 (b), the capacitance of the inspection probe 18 and the surface of the semiconductor layer 13 (immediately after the TFT 30 is formed) The space between the electrode 12 and the drain electrode 10 is a space, and the upper surface of the semiconductor layer 13 is exposed to the air. Capacitor Cx, capacitor Ca as the capacitance of semiconductor layer 13 having a thickness da formed on gate electrode 16, and static layer having insulating layer 14 sandwiched between gate electrode 16 and semiconductor layer 13 It can be considered that a capacitance equivalent to that in which a capacitor Cn as a capacitance is connected in series is formed.
[0047]
On the other hand, when the TFT 30 is driven, since the inversion layer 17 having conductivity is formed in the semiconductor layer 13 as described above, the capacitance of the semiconductor layer 13 is shown in FIG. As shown in FIG. 8, this is equivalent to the capacitor Cb having the thickness db, which is obtained by reducing the thickness from the original thickness da by the thickness of the inversion layer 17. Therefore, when the TFT 30 is driven, the capacitor Cx, the capacitor Cn, and the capacitor Cb are connected in series between the inspection probe 18 and the gate electrode 16 as shown in FIG. It can be considered that an equivalent capacitance is formed.
[0048]
Therefore, in the present invention, the change in the size of the capacitance formed between the inspection probe 18 and the gate electrode 16 before and after the driving of the TFT 30 is detected, so that the TFT 30 is similar to the actual driving state. It is determined whether or not the inversion layer 17 is formed when the driving voltage is applied (that is, when the driving voltage is applied to the gate electrode 16), and the inversion layer 17 is formed (that is, the inspection probe 18 and When the capacitance formed between the gate electrode 16 and the gate electrode 16 changes), the TFT 30 is determined to operate well. On the other hand, before and after the driving voltage is applied, the TFT 30 is between the inspection probe 18 and the gate electrode 16. When the size of the formed capacitance does not change, the inversion layer 17 is not formed even when the drive voltage is applied to the gate electrode 16, and accordingly, the TF 30 is determined to be malfunctioning TFT which an inversion layer 17 is not formed at the time of driving.
[0049]
In the present invention, since the TFT 30 in the liquid crystal panel has a very small structure, a so-called scanning probe microscope (generally, AFM / SCaM) is used to detect the change in capacitance described above. (Referred to as Atomic Force Microscope (Scanning Capacitance Microscope)), the inspection probe 18 is arranged at the position of each TFT 30 and the capacitance of the capacitance is measured. A change is detected.
[0050]
(II)Configuration of liquid crystal panel according to embodiment
Next, an example of a liquid crystal panel including the TFT 30 to be inspected in the present embodiment will be described with reference to FIG. FIG. 2 is a block diagram showing a configuration of various wirings, peripheral circuits and the like provided on the TFT array substrate in the liquid crystal panel having the TFT 30 of the embodiment.
[0051]
As shown in FIG. 2, the liquid crystal panel 200 includes a TFT array substrate 1 made of, for example, a quartz substrate or hard glass. On the TFT array substrate 1, a plurality of pixel electrodes 11 provided in a matrix, a plurality of data electrodes 35 arranged in the X direction and extending along the Y direction (source electrode lines), and a Y direction Are arranged between the data line 35 and the pixel electrode 11 and between the data line 35 and the pixel electrode 11, respectively, and the scanning line 31 (gate electrode line) extending in the X direction. A plurality of TFTs 30 are formed for controlling the conduction state and the non-conduction state in FIG. 1 using the scanning signals respectively supplied via the scanning lines 31.
[0052]
Further, on the TFT array substrate 1, a precharge circuit 201 for supplying a precharge signal of a predetermined voltage level to a plurality of data lines 35 prior to the data signal, and a plurality of the data signals by sampling the data signals. A sampling circuit 301, a data line driving circuit 101, and a scanning line driving circuit 104 are respectively supplied to the data lines 35.
[0053]
At this time, the scanning line driving circuit 104 applies scanning signals to the scanning lines 31 (gate electrode lines) in a pulse-sequential manner in a line-sequential manner at a predetermined timing based on the power supply voltage and the reference clock supplied from the external control circuit. .
[0054]
On the other hand, the data line driving circuit 101 has six input signal lines VID1 to VID6 according to the timing at which the scanning line driving circuit 104 applies the scanning signal based on the power supply voltage supplied from the external control circuit, the reference clock, and the like. For each, a sampling circuit drive signal is supplied to the sampling circuit 301 via the sampling circuit drive signal line 306 for each data line 35.
[0055]
Next, the precharge circuit 201 includes a TFT 202 for each data line 35. The precharge signal line 204 is connected to the source electrode of the TFT 202, and the precharge circuit drive signal line 206 is connected to the gate electrode of the TFT 202. Then, power of a predetermined voltage necessary for writing a precharge signal from an external power supply is supplied via the precharge signal line 204, and a precharge signal is written to each data line 35 at a timing preceding the data signal. As described above, the precharge circuit drive signal is supplied from the external control circuit via the precharge circuit drive signal line 206. At this time, the precharge circuit 20l preferably supplies the precharge signal corresponding to the pixel data of the intermediate gradation level.
[0056]
Further, in the sampling circuit 301, a TFT 302 is provided for each data line 35, input signal lines VID1 to VID6 are read by the source electrode of the TFT 302, and a sampling circuit drive signal line 306 is connected to the gate electrode of the TFT 302. When six parallel image signals developed in six phases are input via the input signal lines VID1 to VID6, the image signals are sampled.
[0057]
When a sampling circuit driving signal is input from the data line driving circuit 101 via the sampling circuit driving signal line 306, the image signals sampled for each of the six input signal lines VID1 to VID6 are converted into six adjacent data lines. Each group of 35 is sequentially applied to the data line 35.
[0058]
At this time, the precharge circuit 201 and the sampling circuit 301 are provided on the TFT array substrate 1 at a position facing the light-shielding peripheral parting 53 formed on the counter substrate, as indicated by the hatched area in FIG. The data line driving circuit 101 and the scanning line driving circuit 104 are provided on the peripheral portion of the TFT array substrate 1 that does not face the liquid crystal layer.
[0059]
In the liquid crystal panel 200 described above, when the TFT 30 in each pixel portion does not operate normally corresponding to the driving voltage (applied as the scanning signal) at the time of image display, a data line is connected to each pixel electrode 11. Since no data signal from 35 is applied and the liquid crystal is not driven in the pixel portion (that is, an image corresponding to the data signal is not displayed), the inspection apparatus described later in the manufacturing process of the liquid crystal panel 200 The operating state of each TFT 30 is inspected by S.
[0060]
(III)Embodiment
Next, an embodiment of an inspection apparatus according to the present invention will be described with reference to FIGS. FIG. 3 is a block diagram showing the overall configuration of the inspection apparatus, and FIG. 4 includes the capacitance (see FIG. 1B or FIG. 1C) in the TFT 30 to be inspected in the inspection apparatus. FIG. 5 is a circuit diagram showing a formed resonance circuit, and FIG. 5 is a flowchart showing an inspection process in the inspection apparatus.
[0061]
First, the configuration of the inspection apparatus according to the embodiment will be described with reference to FIGS. 3 and 4.
[0062]
As shown in FIG. 3, the inspection apparatus S according to the embodiment includes a CPU 20 as a determination unit, an interface 21, a scan circuit 22, a servo circuit 23, a motor 24, a drive stage 25 as an arrangement unit, The piezo stack 26, the sample stage 27, the inspection probe 18, the resonance unit 28 as a measurement means, a lock-in amplifier 29,

connection lines

40 and 41, and a gate voltage application circuit 42 as an application means. It is configured.
[0063]
Further, the resonance unit 28 includes the above-described capacitor Cx, capacitor Cn and capacitor Cb (or capacitor Ca) shown in FIG. 1B or FIG. A specific capacitor Cs and an AC power source D are included.
[0064]
Next, the outline operation of each part will be described.
[0065]
The sample stage 27 is in a state immediately after the TFT 30 is formed and before the liquid crystal layer, the pixel electrode 11 and the like for forming the liquid crystal panel 200 are formed on the TFT 30 (that is, the source electrode 12 and the drain electrode in the TFT 30). The TFT array substrate 1 in a state where there is a space on the semiconductor layer 13 between the TFT 10 and the semiconductor layer 13 is fixedly mounted.
[0066]
At this time, the inversion layer 17 is formed on the gate electrode 16 of each pixel portion in the TFT array substrate 1 as the gate drive signal Sgd by the operation of the gate voltage application circuit 42 based on the control signal Sgc from the CPU 10. Drive voltage is applied to each gate electrode 16.
[0067]
On the other hand, the piezo stack 26 and the drive stage 25 support the inspection probe 18, and based on the drive signal Sd from the motor 24, the inspection probe 18 is arranged at an inspection position on the TFT 30 to be inspected (see FIG. 1). To do.
[0068]
At this time, the interface 21 performs interface processing on the control signal Sc from the CPU 20 and outputs it to the scan circuit 22.
[0069]
The scan circuit 22 determines the TFT 30 to be inspected from among the plurality of TFTs 30 formed, and outputs a scan signal Sca to the servo circuit 23 so as to move the inspection probe 18 to that position.
[0070]
Next, the servo circuit 23 drives the motor 24 to output the drive signal Sd to accurately position the inspection probe 18 at the position of the TFT 30 to be inspected based on the input scan signal Sca. A servo signal Ssv is generated and output to the motor 24.
[0071]
In parallel with this, in the resonance part 28 connected to the inspection probe 18 via the connection line 41, the gate electrode 16 connected via the connection line 40 and the intrinsic capacitor in the resonance part 28 are provided. A resonance circuit is configured by connecting Cs, the intrinsic inductance Ls, and the AC power source D before and after applying a drive voltage to the gate electrode 16. Then, the resonance frequency of the resonance circuit is detected before and after the drive voltage is applied, and a frequency signal Sf corresponding to the detected resonance frequency is output. Here, as a specific method for detecting the resonance frequency, for example, after the parallel resonance in the resonance circuit configured as described above is started, the resonance frequency is detected by a frequency detection circuit (not shown) using a so-called Q meter. The frequency signal Sf corresponding to the detected resonance frequency can be output.
[0072]
Here, a resonance circuit configured before and after the drive voltage is applied to the gate electrode 16 will be described with reference to FIG. 4A shows a resonance circuit configured before the drive voltage is applied, and FIG. 4B shows the inversion layer 17 formed in the semiconductor layer 13 by applying the drive voltage. It shows a resonant circuit configured when
[0073]
As shown in FIG. 4A, since the inversion layer 17 is not formed before the driving voltage is applied to the gate electrode 16, the TFT 30 is formed between the inspection probe 18 and the gate electrode 16. As described above, the capacitance is equivalent to a capacitor Cx, a capacitor Ca, and a capacitor Cn connected in series (see FIG. 1B). Therefore, when an AC power source D and a serial connection of a specific inductance Ls and a specific capacitor Cs are connected in parallel with the series connection of the capacitor Cx, the capacitor Ca, and the capacitor Cn, a resonance circuit as shown in FIG. Is formed.
[0074]
On the other hand, since the inversion layer 17 is formed in the semiconductor layer 13 after the drive voltage is applied to the gate electrode 16, the capacitance formed between the inspection probe 18 and the gate electrode 16 in the TFT 30 is the above-mentioned. Thus, the capacitor Cx, the capacitor Cb, and the capacitor Cn are equivalent to those connected in series (see FIG. 1C). Therefore, when the AC voltage D, the specific inductance Ls, and the specific capacitor Cs connected in series are connected in parallel with the series connection of the capacitor Cx, the capacitor Cb, and the capacitor Cn, a resonance circuit as shown in FIG. Is formed.
[0075]
At this time, assuming that the resonance frequency of the resonance circuit shown in FIG. 4A is Fa and the resonance frequency of the resonance circuit shown in FIG. 4B is Fb, the respective values are expressed by the following equations (1) and (2). ).
[0076]
[Expression 1]

[0077]
Here, ε is a dielectric constant in the air, and S is an area of a plane parallel to the substrate 15 of the inversion layer 17. Further, da is the thickness of the entire semiconductor layer 13 (see FIG. 1B), and db is the thickness of the semiconductor 13 other than the portion where the inversion layer 17 is formed when a driving voltage is applied (FIG. 1 ( c)).
[0078]
Therefore, in this embodiment, before applying the drive voltage to the gate electrode 16, when an alternating current is applied to the resonance circuit by the alternating current power source D, the frequency signal Sf indicating the resonance frequency Fa is output from the resonance unit 28, while After the drive voltage is applied to the electrode 16, the frequency signal Sf indicating the resonance frequency Fb is output from the resonance unit 28 when the AC current is applied.
[0079]
Therefore, the frequency signals Sf before and after the drive voltage is applied are detected and compared, and if they are different from each other, the inversion layer 17 is formed by applying the drive voltage. It can be determined that a certain TFT 30 operates normally. If the frequency signal Sf before and after applying the drive voltage is the same, the inversion layer 17 is not formed even when the drive voltage is applied. Therefore, the TFT 30 to be inspected at that time operates normally. It can be determined that the product is not a defective product.
[0080]
For this reason, the lock-in amplifier 29 amplifies the frequency signal Sf with a predetermined amplification factor and outputs the amplified signal to the CPU 20 as the amplified frequency signal Saf. As a result, the CPU 20 indicates the amplified frequency signal Saf before and after applying the drive voltage. By comparing the resonance frequencies of the TFTs 30 to be inspected, it is determined whether the operating state of the TFT 30 to be inspected is good or not, and the result is output as a display signal Sdp to the display 43. The display 43 displays the result in a predetermined format. To do.
[0081]
Next, the inspection operation according to the present embodiment using the inspection apparatus S having the above-described configuration and operation will be described using the flowchart shown in FIG.
As shown in FIG. 5, in the inspection operation of the embodiment, first, a parameter N indicating the number of the TFT 30 formed on the TFT array substrate 1 is initialized (step S1).
[0082]
Next, using the function of the AFM in the inspection apparatus S, the displacement due to the initial force of a cantilever (not shown) that supports the inspection probe 18 is measured, and the distance dx between the tip of the inspection probe 18 and the surface of the semiconductor layer 13 is determined. Measure (Step S2).
[0083]
Then, the resonance circuit shown in FIG. 4A is caused to resonate in parallel with no drive voltage applied to the gate electrode 16 in the TFT 30 to be inspected, the resonance frequency Fa is detected, and a memory (not shown) in the CPU 20 is detected. (Step S3).
[0084]
Next, a drive voltage is applied to the gate electrode 16 of the TFT 30 to be inspected by the gate voltage application circuit 42 (step S4), the parameter N is incremented by 1 (step S5), and the state shown in FIG. The resonance circuit shown in FIG. 4B (FIG. 4B is a resonance circuit in the case where the inversion layer 17 is normally formed. On the other hand, if the inversion layer 17 is not formed normally, the resonance circuit shown in FIG. The resonance circuit shown is still in parallel resonance) and the resonance frequency Fb is detected (step S6).
[0085]
Then, the CPU 20 compares the resonance frequency Fa (see step S3) stored in a memory (not shown) with the resonance frequency Fb (see step S6) (step S7).
[0086]
When the resonance frequency Fa is equal to the resonance frequency Fb (step S7; YES), the inversion layer 17 is not formed and the resonance frequency does not change despite the drive voltage being applied to the gate electrode 16. As a matter of fact, the TFT 30 that was the object of inspection at that time is a defective product, and therefore the TFT array substrate 1 currently inspected is displayed as a defective product (step S10), and the process is terminated.
[0087]
On the other hand, if the resonance frequency Fa and the resonance frequency Fb are different in the determination in step S7 (step S7; NO), then whether the current parameter N is equal to the number K which is the maximum number of the TFT 30 or not. (Step S8; NO), if the TFT 30 to which the drive voltage is currently applied has changed the resonance frequency due to the normal formation of the inversion layer 17, The TFT 30 is determined as a normally operating TFT, and in order to inspect the TFT 30 corresponding to the next number, the motor 24 is driven by the scan circuit 22 and the servo circuit 23 so that the inspection probe 18 is connected to the TFT 30 corresponding to the next number. The position is moved (step S11), the process proceeds to step S5, and the above-described operation is repeated.
[0088]
On the other hand, if the value of the parameter N is equal to the maximum number of the TFT 30 in the determination in step S8 (step S8; YES), it is determined that all TFTs 30 have been inspected and malfunctioning TFTs 30 have not been found. A display indicating that the TFT array substrate 1 in the middle is a non-defective product is displayed (step S9), and the process is terminated.
[0089]
As described above, according to the operation of the inspection apparatus S of the embodiment, it can be determined whether or not the TFT 30 is defective in a state in which the drive voltage applied at the time of actual driving is applied. The quality of the TFT 30 can be accurately inspected in the state.
[0090]
Further, the capacitance is measured by measuring the resonance frequency of the closed circuit constituted by the capacitance between the inspection probe 18 and the gate electrode 18 and the specific inductance Ls and the specific capacitor Cs in the resonance unit 28. In addition, since it is determined whether or not the TFT 30 to which the drive voltage is applied is defective based on the change in the resonance frequency before and after the drive voltage is applied, the TFT 30 can be inspected more accurately and quickly.
[0091]
Furthermore, in the manufacturing process of the liquid crystal panel 200, the quality of the manufactured liquid crystal panel 200 can be determined.
[0092]
After steps S9 and S10 are completed, processing such as removing the liquid crystal panel 200 determined to be defective from the manufacturing process is performed.
[0093]
(IV)Deformation
Next, modifications of the present invention will be described.
[0094]
In the above-described embodiment, the case where an inverted stagger type TFT is used as the TFT 30 to be inspected has been described. However, the present invention is applied to a normal stagger type TFT as shown in FIG. Can be applied.
[0095]
In this case, in the TFT 30 ′ as shown in FIG. 6A, the inversion layer 17 is formed in the portion of the semiconductor layer 13 immediately below the insulating layer 14. Then, the connection line 40 in FIG. 3 is connected to the semiconductor layer 13. Here, although a-Si is described as the semiconductor layer 13 in FIG. 6, it may be formed of poly-Si.
[0096]
Further, when the inspection probe 18 is arranged as shown in FIG. 6A, a capacitance as shown in FIG. 6B is formed between the inspection probe 18 and the semiconductor layer 13, and among these, A semiconductor layer having a thickness obtained by reducing the capacitance of the capacitor Ca equivalently formed in the semiconductor layer 13 by the thickness of the inversion layer 17 after the inversion layer 17 after the drive voltage is applied. 13 (capacitance of the capacitor Cb shown in FIG. 1C), and the change in the capacitance is detected, and the presence or absence of the inversion layer 17, that is, whether the operating state of the TFT 30 ′ is good or bad. Will be inspected.
[0097]
Even in the case of the above-described modification, the same effects as in the above embodiment can be obtained.
[0098]
In the determination in step S7 in the above-described embodiment and modification, it is determined that the TFT 30 is defective when the resonance frequency Fa and the resonance frequency Fb match. Considering variation in the capacitance value of each capacitor or the inductance value of the inductance, it is determined that the TFT 30 is defective when the difference between the resonance frequency Fa and the resonance frequency Fb is equal to or less than a predetermined value. May be.
[0099]
Further, in the above-described embodiment and modification, the case where the TFT formed in the pixel portion of the liquid crystal panel 200 is inspected has been described. However, the present invention is not limited to this, but the precharge described above, for example, other than the pixel. The present invention can also be applied to the case where TFTs formed in the circuit 201, the scanning line driving circuit 104, the data line driving circuit 101, or the sampling circuit 306 are inspected during the manufacturing process of the liquid crystal panel 200.
[0100]
Furthermore, the present invention can be widely applied to a case where TFTs generally formed using thin film technology are inspected immediately after the manufacturing process, other than the TFTs in the liquid crystal panel 200.
[0101]
【The invention's effect】
As described above, according to the present invention, it is possible to inspect the quality of the thin film transistor while driving the thin film transistor in the same state as in actual driving. Therefore, it is possible to accurately inspect the quality of the thin film transistor in the same state as in actual driving. it can.
[Brief description of the drawings]
1A and 1B are diagrams for explaining the principle of the present invention, FIG. 1A is a sectional view showing a TFT to be inspected, and FIG. 1B is a diagram showing a configuration of a capacitance formed before application of a driving voltage; (C) is a diagram showing the configuration of the capacitance formed after the drive voltage is applied.
FIG. 2 is a block diagram showing a schematic configuration of a TFT array substrate including TFTs to be inspected.
FIG. 3 is a block diagram showing a schematic configuration of the inspection apparatus.
FIG. 4 is a circuit diagram showing a configuration of a resonance circuit formed at the time of inspection; (a) is a circuit diagram showing a resonance circuit formed before application of a drive voltage; and (b) is formed after application of a drive voltage. It is a circuit diagram which shows the resonance circuit made.
FIG. 5 is a flowchart showing an inspection process according to the present invention.
6A is a cross-sectional view showing a configuration of a positive stagger type TFT, FIG. 6A is a cross-sectional view showing a configuration of a positive stagger type TFT, and FIG. 6B is a diagram of capacitance formed before and after application of a drive voltage. It is a figure which shows a structure.
[Explanation of symbols]
1 ... TFT array substrate
10 ... Drain electrode
12 ... Source electrode
13 ... Semiconductor layer
13 '... n⁺layer
14 ... Insulating layer
15 ... Board
16 ... Gate electrode
17 ... Inversion layer
18 ... Inspection probe
20 ... CPU
21 ... Interface
22 Scan circuit
23 ... Servo circuit
24 ... Motor
25 ... Drive stage
26 ... Piezo stack
27 ... Sample stage
28: Resonance part
29 ... Lock-in amplifier
30, 30 ', 202, 302 ... TFT
31 ... Scanning line
35 ... Data line
40, 41 ... connecting line
42. Gate voltage application circuit
43 ... Display
53.
101: Data line driving circuit
104: Scanning line driving circuit
200 ... LCD panel
201: Precharge circuit
204: Precharge circuit signal line
206: Precharge circuit drive signal line
301: Sampling circuit
306 ... Sampling circuit drive signal line
D ... AC power supply
Cx, Ca, Cb, Cn ... Capacitor
Ls ... Intrinsic inductance
Cs: Intrinsic capacitor
Sc, Sgc ... control signal
Sdp: Display signal
Sca: Scan signal
Ssv: Servo signal
Sd: Drive signal
Sgd: Gate drive signal
Sf: Frequency signal
Saf: Amplified frequency signal

Claims

A capacitance of a capacitor circuit including the gate electrode of the thin film transistor and the semiconductor layer is detected at a position corresponding to a region of the semiconductor layer of the thin film transistor where an inversion layer is formed when the thin film transistor to be inspected is driven. Arrangement means for arranging an inspection probe for,
Applying means for applying a predetermined driving voltage set in advance corresponding to the thin film transistor to the gate electrode;
Measuring means for measuring the capacitance before and after applying the driving voltage,
Determining means for determining whether or not the thin film transistor is defective based on each of the measured capacitances;
A semiconductor element inspection apparatus comprising:

The semiconductor element inspection apparatus according to claim 1,
When the difference between the capacitance when the drive voltage is applied to the gate electrode and the capacitance when the drive voltage is not applied is within a predetermined range, A semiconductor element inspection apparatus, wherein the thin film transistor to which a driving voltage is applied is determined as a defective product.

In the semiconductor element inspection apparatus according to claim 1 or 2,
The measuring means measures the capacitance by measuring a resonance frequency of a closed circuit composed of the capacitance to be measured and a predetermined inductance set in advance, and
The determination means determines whether the thin film transistor to which the drive voltage is applied is defective based on a change in the resonance frequency before and after the drive voltage is applied.

In the semiconductor element inspection apparatus according to any one of claims 1 to 3,
The thin film transistor is disposed in each pixel portion in the liquid crystal panel, and is a thin film transistor for driving a liquid crystal corresponding to the pixel portion,
The semiconductor element inspection apparatus according to claim 1, wherein the determination means determines whether or not the thin film transistor is defective during the manufacturing process of the liquid crystal panel.

A capacitance of a capacitor circuit including the gate electrode of the thin film transistor and the semiconductor layer is detected at a position corresponding to a region of the semiconductor layer of the thin film transistor where an inversion layer is formed when the thin film transistor to be inspected is driven. An arrangement step of arranging an inspection probe for,
An application step of applying a predetermined driving voltage set in advance corresponding to the thin film transistor to the gate electrode;
Measuring means for measuring the capacitance before and after applying the driving voltage,
A determination step of determining whether the thin film transistor is defective based on each of the measured capacitances;
A semiconductor device inspection method comprising:

In the semiconductor device inspection method according to claim 5,
In the determination step, when a difference between the capacitance when the drive voltage is applied to the gate electrode and the capacitance when the drive voltage is not applied is within a predetermined range, A method of inspecting a semiconductor element, wherein the thin film transistor to which a driving voltage is applied is determined as a defective product.

In the semiconductor element inspection method according to claim 5 or 6,
In the measuring step, by measuring the resonance frequency of a closed circuit constituted by the capacitance to be measured and a predetermined inductance set in advance, the capacitance is measured,
In the determination step, it is determined whether the thin film transistor to which the drive voltage is applied is defective based on a change in the resonance frequency before and after the drive voltage is applied.

In the semiconductor element inspection method according to any one of claims 5 to 7,
The thin film transistor is disposed in each pixel portion in the liquid crystal panel, and is a thin film transistor for driving a liquid crystal corresponding to the pixel portion,
In the determination step, it is determined whether or not the thin film transistor is defective during the manufacturing process of the liquid crystal panel.