JP3614166B2 - Active matrix display device - Google Patents
Active matrix display device Download PDFInfo
- Publication number
- JP3614166B2 JP3614166B2 JP2003394341A JP2003394341A JP3614166B2 JP 3614166 B2 JP3614166 B2 JP 3614166B2 JP 2003394341 A JP2003394341 A JP 2003394341A JP 2003394341 A JP2003394341 A JP 2003394341A JP 3614166 B2 JP3614166 B2 JP 3614166B2
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- display device
- shielding layer
- image display
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 title claims description 32
- 239000000758 substrate Substances 0.000 claims description 41
- 239000004973 liquid crystal related substance Substances 0.000 claims description 32
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 description 47
- 239000010410 layer Substances 0.000 description 31
- 239000011229 interlayer Substances 0.000 description 19
- 238000000034 method Methods 0.000 description 15
- 230000007547 defect Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 150000002736 metal compounds Chemical class 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- UPSOBXZLFLJAKK-UHFFFAOYSA-N ozone;tetraethyl silicate Chemical compound [O-][O+]=O.CCO[Si](OCC)(OCC)OCC UPSOBXZLFLJAKK-UHFFFAOYSA-N 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、アクティブ・マトリックス型液晶表示装置に関する。 The present invention relates to an active matrix liquid crystal display device.
従来、アクティブ・マトリックス型液晶表示装置の画素スイッチ素子を構成するTFTは、図8に示すように画素電極19とデータ線17が同層でTFTを形成していたため、データ線が最上層になり、データ線間に遮光層を形成し画像表示領域外周部に見切りを形成することができなかった。よって、図9に示すように対向基板22上のカラーフィルター(以下、CFと称す)23外周部に遮光層27で見切りを形成していた。
Conventionally, as shown in FIG. 8, in the TFT constituting the pixel switch element of the active matrix liquid crystal display device, since the pixel electrode 19 and the
TFT基板26と対向基板22を貼り合わせる方法として、紫外線照射によりシール剤22を硬化させているが、この際、画像表示領域25に形成しているTFT素子を保護するために対向基板側から紫外線光を照射する。対向基板上の遮光層27は紫外線光を通さないため、シール剤24を確実に硬化させるためには、対向基板上のCF外周部遮光層27から対向基板端までシール用の透明絶縁領域を設けなければならない。前記透明絶縁領域により、画像表示領域外周部の見切りとなる遮光領域面積を拡大することができないため、モジュールに組み込む際の合わせ精度が要求され、実装の簡略化,低コスト化の妨げとなる問題点を有する。また、TFT基板側の画像表示領域25の拡大が図れず、画素数の増加や画像表示領域がバックライトの光を透過する割合である開口率を向上することができないといった微細化の妨げとなる問題点をも有する。
As a method of bonding the
本発明の透明基板上にTFT素子を有する画素をマトリックス状に構成するアアクティブ・マトリックス型液晶表示装置は、一対の基板間に液晶を有し、前記一対の基板の一方の基板に複数のゲート線と、複数のデータ線と、前記ゲート線とデータ線の交差に対応して設けられたトランジスタと、前記トランジスタに対応して設けられた画素電極とを有する画像表示領域と、前記ゲート線を駆動するゲート線駆動用ドライバを具備したアクティブ・マトリックス型表示装置において、
前記画像表示領域と前記ゲート線駆動用ドライバとの間の前記一方の基板上には、隣り合うゲート線間に島状に形成された遮光層を具備することを特徴とする。また、前記遮光層は、前記データ線と同一膜からなることを特徴とする。さらに、前記ゲート線上を覆う遮光層をさらに備えていることを特徴とする。
An active matrix type liquid crystal display device in which pixels having TFT elements are formed in a matrix on a transparent substrate according to the present invention has a liquid crystal between a pair of substrates, and a plurality of gates on one of the pair of substrates. An image display region having a line, a plurality of data lines, a transistor provided corresponding to an intersection of the gate line and the data line, a pixel electrode provided corresponding to the transistor, and the gate line In an active matrix type display device having a driver for driving a gate line to be driven,
A light shielding layer formed in an island shape between adjacent gate lines is provided on the one substrate between the image display region and the gate line driving driver. Further, the light shielding layer is formed of the same film as the data line. Furthermore, a light-shielding layer covering the gate line is further provided.
また、本発明のアアクティブ・マトリックス型液晶表示装置は、一対の基板間に液晶を有し、前記一対の基板の一方の基板に複数のゲート線と、複数のデータ線と、前記ゲート線とデータ線の交差に対応して設けられたトランジスタと、前記トランジスタに対応して設けられた画素電極とを有する画像表示領域と、前記データ線に接続されたサンプルホルダーを具備したアクティブ・マトリックス型表示装置において、
前記画像表示領域と前記サンプルホルダーとの間の前記一方の基板上には、隣り合うデータ線間に島状に形成された遮光層を具備することを特徴とする。
The active matrix liquid crystal display device of the present invention includes a liquid crystal between a pair of substrates, and a plurality of gate lines, a plurality of data lines, and the gate lines on one of the pair of substrates. An active matrix display having an image display area having a transistor provided corresponding to the intersection of data lines, a pixel electrode provided corresponding to the transistor, and a sample holder connected to the data line In the device
A light-shielding layer formed in an island shape between adjacent data lines is provided on the one substrate between the image display region and the sample holder.
隣あうデータ線間または隣あうゲート線間のみにフォトリソグラフィ法により島状にパターニングして遮光層を島状に形成した。これにより、見切り領域を遮光することが可能となり、第1層間絶縁膜及び第2層間絶縁膜不良による表示不良を抑制できる。 A light shielding layer was formed in an island shape by patterning into an island shape by photolithography only between adjacent data lines or adjacent gate lines. As a result, the parting region can be shielded from light, and display defects due to defects in the first interlayer insulating film and the second interlayer insulating film can be suppressed.
本発明のアクティブ・マトリックス型液晶表示装置のTFT基板の構成図を、図1に示す。本発明のアクティブ・マトリックス型液晶表示装置のTFT基板側画素領域外周部に遮光層1を形成することにより、画像表示領域を明確化している。前記アクティブ・マトリックス型液晶表示装置は、データ線駆動用ドライバとゲート線駆動用ドライバを画素と同一基板上に内蔵している。データ線は、サンプルホルダーに取り込んだビデオ信号を画素に順次送信している。またゲート線には、走査信号を印加している。走査信号によりONしたTFT2は、データ線に取り込まれたビデオ信号を液晶セル3に書き込む。液晶はここではダイナミックメモリーとして使われる。一般に液晶の時定数は100ms前後であるから、これより短い周期でリフレッシュすれば十分信号を保持することができる。また、必要に応じて保持容量を液晶容量と並列に付加すると保持特性はさらに向上する。保持容量の構成の仕方としては、透明導電膜を画素電極の下に設ける方法,前段のゲート線に画素電極を重ねる方法,専用の容量線をゲート線または信号線と平行に配置して作り込む方法等がある。
A configuration diagram of a TFT substrate of the active matrix type liquid crystal display device of the present invention is shown in FIG. The image display region is clarified by forming the
次に、本発明のアクティブ・マトリックス型液晶表示装置のTFT基板の工程プロセスについて詳細に説明する。図2、図3は、本発明のアクティブ・マトリックス型液晶表示装置のTFT基板の工程断面図を表している。 Next, the process of the TFT substrate of the active matrix type liquid crystal display device of the present invention will be described in detail. 2 and 3 are process sectional views of the TFT substrate of the active matrix type liquid crystal display device of the present invention.
透明絶縁性基板9上にチャネル導電膜10を500〜1500オングストローム成膜する。チャネル導電膜としては、駆動用ドライバを内蔵するため、CMOS構造が形成可能でTFTのON/0FF比が高い多結晶シリコンを使用する。多結晶シリコン成膜方法としては、モノシラン(以下、SiH4と称す)を550℃〜650℃の温度で熱分解して堆積する減圧CVD(Chemical Vapor Deposition)法がある。また、更にTFTのON電流を向上させるために、前駆膜としてプラズマCVD装置や減圧CVD装置により非晶質シリコンを堆積した後、550〜650℃で4時間以上の熱アニールを施すことにより、シリコン結晶を1μm以上に大粒径化することができる。結晶を大粒径化するには、熱アニールの他にエキシマ・レーザやアルゴン・レーザなどのレーザアニール等がある。次に、前記多結晶シリコン膜をフォトリソグラフィ法により島状にパターニングした後、ゲート絶縁膜11を形成する。ゲート絶縁膜には透明絶縁性基板として石英基板を使用した場合、MOS工程を流用した高温ドライ酸化により緻密で信頼性の高い酸化膜を形成できる。また、窒化膜やHTO(High Temperature CVD Silicon Dioxide Film)等を用いても良い。次にゲート線12を形成する。ゲート線材料としては、多結晶シリコンを使用する。しかし、多結晶シリコンはシート抵抗が20Ω以上と高いため、横方向の画素数が増大するとゲート走査線遅延を生じ易くなる。そこで、更に低抵抗なモリブデンシリサイド(以下、MoSiXと称す)やタングステンシリサイド(以下、WSiXと称す)などの金属化合物やクロム(以下、Crと称す)やモリブデン(以下、Moと称す),タングステン(以下、Wと称す)などの金属配線を使用する場合もある。次に、ゲート線をマスクとして、イオン打ち込みにより、自己整合的にソース領域13,ドレイン領域14を形成する。
A channel
次に、基板全面に第1の層間絶縁膜を形成する。第1の層間絶縁膜は、常圧CVD法や、テトラエトキシシラン(以下、TEOSと称す)ガスを用いてSiO2膜を成膜する。前記SiO2膜の他にプラズマCVD法を用いて窒化膜を成膜しても良い。次に、データ線と多結晶シリコンで形成したチャネル導電層10を導通させるためにソース領域13上に開孔部を開け、データ線17を形成する。データ線の材料としては、アルミニュウム(以下、Alと称す)やCr,Mo,Wなどのメタル配線を行う。データ線と同層に画素電極19を形成してもかまわないが、データ線が最上層にくるため、データ線間上に画像表示領域見切り用の遮光層1を形成できない。また、画素が高精細化してくると、パターンルール上、データ線と画素電極間のライン・アンド・スペースが厳しくなり、容量カップリングが大きくなる。これにより、リーク電流が大きくなり、コントラスト不足による表示品質劣化の原因となる。そこで、本発明ではデータ線を画素電極より下層に埋め込んだ。これにより、画素電極とデータ線のスペースを考慮する必要がなく、画素電極領域を広げることが可能となり、光を透過させることができる開口部面積を稼ぐことができる。データ線をフォトリソグラフィ法によりパターニングした後、基板全面に第2層間絶縁膜を成膜する。第2層間絶縁膜の成膜方法としては、データ線材料として使用する金属薄膜の溶融温度以下の温度で処理しなければならない。そこで、データ線にAlを使用する場合、450℃以下の低温で絶縁膜を形成する必要がある。そこで、プラズマTEOS装置やプラズマ・オゾンTEOS装置,常圧オゾンTEOS装置などで低温に絶縁膜を形成する。
Next, a first interlayer insulating film is formed on the entire surface of the substrate. As the first interlayer insulating film, a SiO 2 film is formed using an atmospheric pressure CVD method or a tetraethoxysilane (hereinafter referred to as TEOS) gas. In addition to the SiO 2 film, a nitride film may be formed using a plasma CVD method. Next, in order to make the data line and the channel
前記第2層間絶縁膜上に金属あるいは金属化合物をスパッタ法等により堆積し、フォトリソグラフィ法によりパターニングして遮光層1を形成する。前記遮光層は、画像表示領域外周部の見切りだけでなく、図3(c)のように画像表示領域中のデータ線やゲート線上を遮光することも可能である。前記遮光層としては、Al,Cr,Mo,W等の金属薄膜や、MoSiX,WSiX等の金属化合物薄膜の他に、黒色系の有機薄膜を用いても良い。次に、ドレイン領域14上にウエット・エッチングあるいはドライ・エッチングにより開孔し、画素電極19でをスパッタ法により成膜し、フォトリソグラフィ法によりパターニングする。画素電極としては、透明導電膜であるインジュム・スズ酸化物(以下、ITOと称す)等を用いる。遮光層と画素電極の工程は逆でも問題ない。以上の工程により、TFTを形成する。
A
次に、画像表示領域外周部の構成を実施例に基づいて説明する。最初に、データ線のサンプルホルダーと画素間に形成する遮光層について2種類の構造を試みた。第1の構造の平面図及び断面図を図4に示す。図4(b)は、図4(a)のA−A´線の断面を表している。透明絶縁性基板上9に第1層間絶縁膜16が堆積し、前記絶縁膜上にデータ配線17が通り、第2層間絶縁膜18上に遮光膜が堆積される。前記遮光膜は金属あるいは金属化合物により形成するため、第2の層間絶縁膜に欠陥がある場合、データ線同士が遮光膜を介してショートし、縦方向の線欠陥を生じる可能性がある。データ線は、Al等の金属により配線するので、それ自体、遮光層の役目を果たす。そこで、第2の構造として図5に示すように隣あうデータ線間のみに遮光膜1をフォトリソグラフィ法により島状に形成した。これにより、絶縁膜不良によるデータ線同士がショートするのを大幅に防ぐことが可能となり、表示不良を抑制できる。
Next, the configuration of the outer periphery of the image display area will be described based on examples. First, two types of structures were tried for the light shielding layer formed between the data line sample holder and the pixel. A plan view and a cross-sectional view of the first structure are shown in FIG. FIG. 4B shows a cross section taken along the line AA ′ of FIG. A first
次に、ゲート線駆動用ドライバと画素間に形成する遮光層についても本実施例では、2種類の構造を試みた。第1の構造の平面図及び断面図を図6に示す。図6(b)は、図6(a)のC−C´線の断面図を表している。透明絶縁性基板9上にゲート線12を形成し、前記ゲート線上に第1層間絶縁膜16と第2層間絶縁膜18を成膜し、最上層に遮光膜1を形成した構造をしている。また、ゲート線は最下層に埋め込まれているため、第1層間絶縁膜上にデータ線で使用する金属薄膜を遮光膜1の代わりに形成しても良い(図示なし)。この構造は、前記図4で示したデータ線の構造と同様に層間絶縁膜に欠陥が生じた場合、ゲート配線同士でショートし、横方向の線欠陥になる可能性がある。そこで第2の構造として図7に示すように隣あうゲート線間にフォトリソグラフィ法により島状にパターニングして遮光層1を形成した。この際、ゲート線が多結晶シリコンなどの透過性の材料を用いた場合は、図7(b)に示すように第1層間絶縁膜16上に、ゲート線膜上12を覆うようにデータ線17で使用した金属材料を島状に堆積する。これにより、見切り領域を遮光することが可能となり、第1層間絶縁膜及び第2層間絶縁膜不良による表示不良を抑制できる。
Next, regarding the light shielding layer formed between the gate line driver and the pixel, two types of structures were tried in this embodiment. A plan view and a cross-sectional view of the first structure are shown in FIG. FIG. 6B shows a cross-sectional view taken along the line CC ′ of FIG. The
画像表示領域外周部の見切りをTFT基板上に作り込むことにより、以下の効果が得られた。 The following effects were obtained by making a parting of the outer periphery of the image display area on the TFT substrate.
(1)図10に示すように、従来のシール領域に遮光領域を広げることができるため見切り幅が広くなる。これにより、本発明の液晶表示装置をテレビやビデオムービー,プロジェクター等のモジュールに組み込む際の合わせ精度に余裕ができるため、実装面での簡略化,低コスト化が図れる。 (1) As shown in FIG. 10, since the light shielding area can be expanded in the conventional seal area, the parting width is widened. As a result, the liquid crystal display device of the present invention can be provided with a sufficient alignment accuracy when it is incorporated into a module such as a television, a video movie, or a projector.
(2)図12に示すように、対向基板上の遮光層27を形成せずに、TFT基板26上の遮光層1上部にシール領域を形成できるため、TFT基板に形成した画像表示領域25を広げることが可能となり、アクティブ・マトリックス型液晶表示装置の外形サイズを拡大させることなく、画素数の増加や開口率の向上を図れる。
(2) As shown in FIG. 12, since the seal region can be formed on the
1 遮光層
2 TFT素子
3 液晶セル
4 データ線駆動用クロック信号入力端子
5 データ線駆動用スタート信号入力端子
6 ビデオ信号入力端子
7 ゲート線駆動用クロック信号入力端子
8 ゲート線駆動用スタート信号入力端子
9 透明絶縁性基板
10 チャネル導電層
11 ゲート絶縁膜
12 ゲート線
13 ソース領域
14 ドレイン領域
15 イオン不純物
16 第1層間絶縁膜
17 データ線
18 第2層間絶縁膜
19 画素電極
20 液晶
21 偏向板
22 対向基板
23 カラーフィルター
24 シール剤
25 画像表示領域(画素)
26 TFT基板
27 対向基板側画像表示領域(カラーフィルター)外周遮光層
DESCRIPTION OF
26
Claims (5)
前記画像表示領域と前記ゲート線駆動用ドライバとの間の前記一方の基板上には、前記ゲート線に第1の絶縁膜を介して重なるように島状に形成された第1の遮光層と、
隣り合う前記ゲート線間に前記第1の遮光層と第2の絶縁膜を介して重なるように島状に形成された第2の遮光層と、を具備することを特徴とするアクティブ・マトリックス型表示装置。 A liquid crystal between a pair of substrates; a plurality of gate lines on one of the pair of substrates; a plurality of data lines; a transistor provided corresponding to an intersection of the gate lines and the data lines; In an active matrix type display device comprising an image display region having a pixel electrode provided corresponding to a transistor, and a gate line driving driver for driving the gate line,
On the one substrate between the image display region and the gate line driving driver, a first light shielding layer formed in an island shape so as to overlap the gate line via a first insulating film ; ,
Active matrix type, characterized by comprising a second light-shielding layer that is the between the gate lines adjacent first light-shielding layer and formed in an island shape so as to overlap via the second insulating film, the Display device.
前記画像表示領域の外周部における前記一方の基板上には、隣り合う前記データ線間に前記データ線に絶縁膜を介して重なるように島状に形成された遮光層を具備することを特徴とするアクティブ・マトリックス型表示装置。 A liquid crystal between a pair of substrates; a plurality of gate lines on one of the pair of substrates; a plurality of data lines; a transistor provided corresponding to an intersection of the gate lines and the data lines; In an active matrix type display device comprising: an image display region having a pixel electrode provided corresponding to a transistor;
The said one substrate at the outer peripheral portion of the image display region, and characterized by including the light-shielding layer formed in an island shape as the data line between the adjacent data lines overlap with an insulating film Active matrix display.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003394341A JP3614166B6 (en) | 2003-11-25 | Active matrix display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003394341A JP3614166B6 (en) | 2003-11-25 | Active matrix display device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000149711A Division JP3733278B2 (en) | 1992-12-09 | 2000-05-22 | Active matrix type liquid crystal display device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004078256A JP2004078256A (en) | 2004-03-11 |
| JP3614166B2 true JP3614166B2 (en) | 2005-01-26 |
| JP3614166B6 JP3614166B6 (en) | 2005-05-25 |
Family
ID=
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004078256A (en) | 2004-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3995159B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| USRE43557E1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| US8729612B2 (en) | Active matrix substrate and method for manufacturing the same | |
| JP4911215B2 (en) | Thin film semiconductor device, electro-optical device, and electronic apparatus | |
| US20110210347A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3788387B2 (en) | Electro-optical device and method of manufacturing electro-optical device | |
| US7075594B2 (en) | Liquid crystal display device with side light shielding layers and method for producing the same | |
| JP2008227368A (en) | Thin film transistor, display device using the same, and manufacturing method thereof | |
| JP2009246348A (en) | Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof | |
| KR100493382B1 (en) | Method For Manufacturing of Liquid Crystal Display Device | |
| JP3244552B2 (en) | Active matrix type display device and manufacturing method thereof | |
| JP4211674B2 (en) | Semiconductor device and manufacturing method thereof, electro-optical device and manufacturing method thereof, and electronic apparatus | |
| US20020052057A1 (en) | Method of fabricating thin film transistor liquid crystal display | |
| JP3733278B2 (en) | Active matrix type liquid crystal display device | |
| JP3815508B2 (en) | Active matrix type liquid crystal display device and method of manufacturing active matrix type liquid crystal display device | |
| JP3614166B2 (en) | Active matrix display device | |
| JP2009058717A (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
| JP3614166B6 (en) | Active matrix display device | |
| JP3760082B2 (en) | Active matrix type liquid crystal display device | |
| US9041001B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JP4631250B2 (en) | Semiconductor device manufacturing method, semiconductor device, and electro-optical device and electronic apparatus including the same | |
| US10564497B2 (en) | Electro-optical device and electronic apparatus | |
| US8435722B2 (en) | Method for fabricating liquid crystal display device | |
| JP2007178650A (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
| JP2002164543A (en) | Semiconductor device, electro-optical device, and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040430 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040621 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041012 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041025 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |