JP3614395B2

JP3614395B2 - Ringing correction circuit

Info

Publication number: JP3614395B2
Application number: JP2001354640A
Authority: JP
Inventors: 光雄中田
Original assignee: Cosel Co Ltd
Current assignee: Cosel Co Ltd
Priority date: 2001-11-20
Filing date: 2001-11-20
Publication date: 2005-01-26
Anticipated expiration: 2021-11-20
Also published as: JP2003158874A

Description

【０００１】
【発明の属する技術分野】
この発明は、スイッチング電源装置等に使用されるＤ級増幅器のパルス波形のリンギングを除去するリンギング矯正回路に関する。
【０００２】
【従来の技術】
従来、例えば図１２に示すような回路構成のＤ級増幅器２は、その入力であるパルス信号源４と、出力側に設けられた整流回路６，平滑回路７とを備えた回路構成で使用される。このＤ級増幅器２は、パルス信号源４の出力がゲートに接続されたＦＥＴ８と、ＦＥＴ８の電源側に直列に接続されたパルストランス９とを備える。そして、パルス信号源４からの入力信号をパルストランス９で大電力パルスに変換し、その出力が整流回路６に接続され、平滑回路７で平滑化して直流を得るものである。
【０００３】
【発明が解決しようとする課題】
上記従来の技術の場合、図１３に示すように、パルス信号源４の出力ＶinがＦＥＴ８のゲートに入力されると、ＦＥＴ８の出力であるＶdsやパルストランス９の入力信号であるＶｔの波形の角部にも、高周波のノイズであるリンギング現象３が生じる。さらに、パルストランス９の出力Ｖsや整流回路６の出力Ｖdの一部の角にもリンギング現象３が生じるという問題があった。
【０００４】
そこで従来、このリンギングの振動成分を抑えるために、各パルス出力を生じさせる箇所の回路中に、振動成分を吸収するスナバ回路や高周波振動波成分を吸収するフェライトビーズを設けたりしていた。また、ＦＥＴ８の入力信号をなまらせ、電圧や電流のパルス出力波形の立ち上がり、立ち下がりの速度を小さくして、高周波成分を抑えるなどの方法が採られていた。
【０００５】
しかしながら、スナバ回路等を設ける場合、パルス出力が伝わる回路網の全てに必要となり、回路構成が複雑になるという問題があった。特に、トランスタップを多くした多出力電源装置や、パルス出力ラインが複雑な回路構成の場合、スナバ回路の数も多くなり、ますます回路が複雑且つ大きなものとなってしまうものであった。また、ＦＥＴ自身の出力の立ち上がりや立ち下がりをなまらせる方法では、スイッチ電圧・電流のクロス損失が増加し、パルス増幅器の効率が低下する問題もあった。
【０００６】
本発明は、上記従来の技術に鑑みてなされたもので、簡単な構成で、パルス信号出力に生じるリンギングを効果的に抑えることができるリンギング矯正回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明は、パルス信号を増幅するパルス増幅回路の出力側に接続され所定電位でパルス信号出力の電位をクランプするクランプ回路と、このクランプ回路の出力を微分する微分回路と、この微分回路の出力を増幅する負帰還用増幅器とから成り、この負帰還用増幅器の出力を上記パルス増幅回路の入力側に接続し、上記パルス信号出力をその入力側に負帰還させるリンギング矯正回路である。クランプ回路は、上記パルス増幅回路のパルス出力波形の角部分の電位に対して所定幅のクランプ電位に設定され、このクランプ電位に対応して上記微分回路及び負帰還用増幅器により上記パルス出力波形の角部分を均して振動を抑えるものである。
【０００８】
このリンギング矯正回路は、パルス増幅回路の出力と入力間で、そのパルス信号の４箇所の角部分の何れに対応した箇所の回路部分にも設けることが可能なものである。
【０００９】
【発明の実施の形態】
以下、この発明の実施の形態について図面に基づいて説明する。図１〜図４は、この発明の第一実施形態を示すもので、この実施形態のリンギング矯正回路１０は、パルス信号源１４から出力されたパルス信号を増幅するパルス増幅回路であるＤ級増幅器１２の出力側に接続されたクランプ回路１６と、このクランプ回路１６の出力を微分する微分回路１８と、この微分回路１８の出力を増幅する負帰還用増幅器２０とから構成されている。そして、負帰還用増幅器２０の出力は、Ｄ級増幅器１２の入力側に、ダイオードＤ１，抵抗Ｒ３を介して帰還される。ここで、ダイオードＤ１は、カソード側が負帰還用増幅器２０の出力に接続されている。Ｄ級増幅器１２は、ＦＥＴ２２とこれに接続されたパルストランス２４により構成されている。
【００１０】
このリンギング矯正回路１０の動作は、図３，図４に示すように、パルス信号源１４からＤ級増幅器１２のＦＥＴ２２のゲートに入力したパルス信号Ｖｇに対して、リンギング矯正回路１０によりＦＥＴ２２の出力Ｖdsからの負帰還がかけられ、ＦＥＴ２２の出力Ｖdsのパルス波形の角部での高周波ノイズ成分が抑えられ、パルストランス２４の出力Ｖｓのパルス出力波形の角部のリンギングを防止している。
【００１１】
ここで、リンギング矯正回路１０は、Ｄ級増幅器１２がＯＮするタイミングにおいては、クランプ回路１６がクランプ電位Ｖbに設定され、微分回路１８のコンデンサＣはクランプ電位Ｖｂで充電されている。そして、Ｄ級増幅器１２の出力Ｖdsが下がって、クランプ電位Ｖｂ以下となると、微分回路１８のコンデンサＣの電荷が、抵抗Ｒ２、ＦＥＴ２２のソース−ドレイン間、抵抗Ｒ１を介して放電される。その結果、負帰還用増幅器２０の入力には抵抗Ｒ１による電位が発生し、入力パルス信号Ｖｇの波形の角部分を均す方向に負帰還用増幅器２０が作動し、出力Ｖdsのパルス波形の角部分での振動を吸収し抑える。このパルス波形の角部を均す期間は、コンデンサＣによる微分時間により定まる。
【００１２】
そして、このパルストランス２４により大電力パルスに変換された出力Ｖｓは、整流回路６により整流され、図示しない平滑回路で平滑化して直流を得る。
【００１３】
この実施形態のリンギング矯正回路１０は、パルス波形の必要な箇所のみのリンギングを抑え、スナバ回路や高周波ノイズ対策用の部品も不要となり、スナバ回路等による発熱箇所も減らすことができる。特に、多出力電源装置や、パルス回路網が複雑な装置には、パルス信号の上流側でこのリンギング矯正回路１０を設けることにより下流側での対策を不要とし、回路の簡素化にも寄与する。さらに、パルス波形を抑制し均す部分は、パルス波形の立ち上がり立ち下がり時の角部分だけなので、電圧または電流の出力波形全体において、その時間に対する変化量を小さくして波形をなまらせる従来の方法と比較して、ＦＥＴ２２のクロス損失を少なくすることができ、増幅器の効率も上がるものである。
【００１４】
次にこの発明の第二実施形態について、図５を基にして説明する。ここで上記実施形態と同様の部材は同一符号を付して説明を省略する。この実施形態のリンギング矯正回路１０は、Ｄ級増幅器１２がＯＮからＯＦＦになるタイミングで、負帰還をかけるものである。この実施形態では、負帰還用増幅器２０の出力がダイオードＤ１、抵抗Ｒ３を介して、ＦＥＴ２２のゲートに接続されている。ここでは、上記実施形態とは逆にダイオードＤ１のアノード側に負帰還用増幅器２０の出力が接続されている。
【００１５】
この実施形態によっても、上記実施形態と同様の作用効果を奏するものである。
【００１６】
次にこの発明の第三実施形態について、図６を基にして説明する。ここで上記実施形態と同様の部材は同一符号を付して説明を省略する。この実施形態のリンギング矯正回路１０は、Ｄ級増幅器１２がＯＦＦになった終了点であるリセット電圧ＶＬの頂上のパルス波形の角部において、負帰還をかけるものである。この実施形態では、リンギング矯正回路１０は、パルストランス２４の１次側にダイオードＤ２とともに設けられ、負帰還用増幅器２０の出力が、ダイオードＤ１のアノード側に接続され、抵抗Ｒ３を介してＦＥＴ２２のゲートに接続されている。さらに、リンギング矯正回路１０及びダイオードＤ２には、リセット電圧保持用コンデンサＣｒが直列に接続されている。
【００１７】
この実施形態では、リセット電圧が上昇してリセット電圧保持用コンデンサＣｒの電位近くになると、ダイオードＤ２の逆電圧がクランプ電圧Ｖｂ以下となる。すると、微分回路１８のコンデンサＣに充電された電荷が、抵抗Ｒ１、ダイオードＤ２、抵抗Ｒ２を経て流れ、負帰還用増幅器２０が作動して、ＦＥＴ２２の入力に負帰還がかかる。これにより、リセット電圧ＶＬの頂上でのパルス波形の角部で高周波ノイズ成分が抑えられ、リンギングが防止される。
【００１８】
次にこの発明の第四実施形態について、図７を基にして説明する。ここで上記実施形態と同様の部材は同一符号を付して説明を省略する。この実施形態のリンギング矯正回路１０は、Ｄ級増幅器１２のリセット終了時点のパルス波形の角部において、負帰還をかけるものである。この実施形態では、リンギング矯正回路１０は、パルストランス２４の１次側にダイオードＤ２とともに設けられ、負帰還用増幅器２０の出力が、ダイオードＤ１のカソード側に接続され、抵抗Ｒ３を介してＦＥＴ２２のゲートに接続されている。リンギング矯正回路１０及びダイオードＤ２には、リセット電圧保持用コンデンサＣｒが直列に接続されている。
【００１９】
この実施形態では、リセット電圧が下がり始めるとダイオードＤ２の逆電圧が発生し始め、抵抗Ｒ１、コンデンサＣ、抵抗Ｒ２を経て電流が流れ、負帰還用増幅器２０が作動して、ＦＥＴ２２の入力に負帰還がかかる。これにより、リセット終了時のパルス波形の角部での高周波ノイズ成分が抑えられ、リンギングが防止される。
【００２０】
次にこの発明の第五実施形態について、図８を基にして説明する。ここで上記実施形態と同様の部材は同一符号を付して説明を省略する。この実施形態のリンギング矯正回路１０は、Ｄ級増幅器１２がＯＦＦ状態からＯＮになるタイミングで、パルストランス２４のコイル両端電位が発生し始めたときに負帰還をかけるものである。この実施形態では、リンギング矯正回路１０は、パルストランス２４の１次側に設けられ、負帰還用増幅器２０の出力が、ダイオードＤ１のカソード側に接続され、抵抗Ｒ３を介してＦＥＴ２２のゲートに接続されている。
【００２１】
この実施形態では、ＦＥＴ２２がＯＮし始めパルストランス２４のコイル電圧ＶＬが発生し始めると、抵抗Ｒ１、コンデンサＣ、抵抗Ｒ２を通して電流が流れ、負帰還用増幅器２０が作動して、ＦＥＴ２２の入力に負帰還がかかる。これにより、Ｄ級増幅器１２のパルス波形のＯＮタイミングの角部での高周波ノイズ成分が抑えられ、リンギングが防止される。
【００２２】
次にこの発明の第六実施形態について、図9を基にして説明する。ここで上記実施形態と同様の部材は同一符号を付して説明を省略する。この実施形態のリンギング矯正回路１０は、Ｄ級増幅器１２がＯＦＦ状態となりパルストランス２４のコイル両端電位が０となる時に負帰還をかけるものである。この実施形態では、リンギング矯正回路１０は、パルストランス２４の１次側に設けられ、負帰還用増幅器２０の出力が、ダイオードＤ１のアノード側に接続され、抵抗Ｒ３を介してＦＥＴ２２のゲートに接続されている。
【００２３】
この実施形態では、コンデンサＣがクランプ電圧Ｖｂに充電されている。そして、パルストランス２４のコイル電位ＶＬがクランプ電圧Ｖｂ以下になると、コンデンサＣ、抵抗Ｒ１、パルストランス２４のコイル、抵抗Ｒ２を通して電流が流れ、負帰還用増幅器２０が作動して入力電圧Ｖｇを上げ、ＦＥＴ２２の入力に負帰還がかかる。これにより、Ｄ級増幅器１２のパルス波形のＯＦＦタイミングの角部での高周波ノイズ成分が抑えられ、リンギングが防止される。
【００２４】
次にこの発明の第七実施形態について、図１０を基にして説明する。ここで上記実施形態と同様の部材は同一符号を付して説明を省略する。この実施形態のリンギング矯正回路１０は、昇圧コンバータ回路３０に設けたもので、この実施形態では、コイルＬとダイオードＤ３間のＦＥＴ２２のソース側から入力側のゲートに負帰還がかかるように設けられている。
【００２５】
次にこの発明の第八実施形態について、図１１を基にして説明する。ここで上記実施形態と同様の部材は同一符号を付して説明を省略する。この実施形態のリンギング矯正回路１０は、同期整流器へ利用したもので、ＦＥＴ２２のドレイン側から入力側のゲートに負帰還がかかるように設けられている。
【００２６】
なお、この発明のリンギング矯正回路は、上記実施形態に限定されるものではなく、回路構成は適宜設定可能なものであり、適用される機器も選ばないものである。
【００２７】
【発明の効果】
この発明のリンギング矯正回路は、パルス増幅器に発生するリンギングを必要な部分だけで抑制することができ、多くのスナバ回路や高周波対策回路等を必要とせず、発熱等を抑え、装置の小型化にも寄与する。さらに、パルス波形の振動を抑制し均す部分は、パルス波形の立ち上がり・立ち下がり時の角部分だけなので、電圧または電流の出力波形全体を均すものではなく、その時間に対する変化量を小さくして波形をなまらせる従来の方法と比較して、電圧または電流の出力波形全体においてＦＥＴのクロス損失等を少なくすることができ、増幅器の効率も上がるものである。
【図面の簡単な説明】
【図１】この発明の第一実施形態のリンギング矯正回路を用いた増幅器を示すブロック図である。
【図２】この発明の第一実施形態のリンギング矯正回路とそれを用いた増幅器の回路図である。
【図３】この発明の第一実施形態のリンギング矯正回路によるパルス波形のタイミングチャートである。
【図４】図３のタイミングチャートのパルス波形の角部の拡大図である。
【図５】この発明の第二実施形態のリンギング矯正回路とそれを用いた増幅器の回路図である。
【図６】この発明の第三実施形態のリンギング矯正回路とそれを用いた増幅器の回路図である。
【図７】この発明の第四実施形態のリンギング矯正回路とそれを用いた増幅器の回路図である。
【図８】この発明の第五実施形態のリンギング矯正回路とそれを用いた増幅器の回路図である。
【図９】この発明の第六実施形態のリンギング矯正回路とそれを用いた増幅器の回路図である。
【図１０】この発明の第七実施形態のリンギング矯正回路とそれを用いた増幅器の回路図である。
【図１１】この発明の第八実施形態のリンギング矯正回路とそれを用いた増幅器の回路図である。
【図１２】従来のＤ級増幅器の例を示す回路図である。
【図１３】従来のＤ級増幅器の動作例を示すタイミングチャートである。
【符号の説明】
１０リンギング矯正回路
１２Ｄ級増幅器
１４パルス信号源
１６クランプ回路
１８微分回路
２０負帰還用増幅器
２２ＦＥＴ
２４パルストランス[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a ringing correction circuit for removing ringing of a pulse waveform of a class D amplifier used in a switching power supply device or the like.
[0002]
[Prior art]
Conventionally, for example, a class D amplifier 2 having a circuit configuration as shown in FIG. 12 is used in a circuit configuration including a pulse signal source 4 as an input, a rectifier circuit 6 provided on the output side, and a smoothing circuit 7. The This class D amplifier 2 includes a FET 8 whose output of the pulse signal source 4 is connected to the gate, and a pulse transformer 9 connected in series to the power supply side of the FET 8. Then, the input signal from the pulse signal source 4 is converted into a high power pulse by the pulse transformer 9 and the output is connected to the rectifier circuit 6 and smoothed by the smoothing circuit 7 to obtain a direct current.
[0003]
[Problems to be solved by the invention]
In the case of the conventional technique, as shown in FIG. 13, when the output Vin of the pulse signal source 4 is input to the gate of the FET 8, the waveform of Vds that is the output of the FET 8 and the waveform of Vt that is the input signal of the pulse transformer 9 is obtained. A ringing phenomenon 3 that is high-frequency noise also occurs at the corner. Further, there is a problem that the ringing phenomenon 3 occurs at some corners of the output Vs of the pulse transformer 9 and the output Vd of the rectifier circuit 6.
[0004]
Therefore, conventionally, in order to suppress the vibration component of the ringing, a snubber circuit that absorbs the vibration component and a ferrite bead that absorbs the high-frequency vibration wave component have been provided in the circuit where each pulse output is generated. Also, a method has been adopted in which the input signal of the FET 8 is smoothed, the rising and falling speeds of the voltage and current pulse output waveforms are reduced, and the high frequency components are suppressed.
[0005]
However, when a snubber circuit or the like is provided, there is a problem that the circuit configuration becomes complicated because it is necessary for the entire network through which the pulse output is transmitted. In particular, in the case of a multi-output power supply device with a large number of transformer taps or a circuit configuration with a complicated pulse output line, the number of snubber circuits increases, and the circuit becomes increasingly complex and large. In addition, the method of smoothing the rise and fall of the output of the FET itself has a problem that the cross loss of the switch voltage / current increases and the efficiency of the pulse amplifier is lowered.
[0006]
The present invention has been made in view of the above prior art, and an object thereof is to provide a ringing correction circuit that can effectively suppress ringing that occurs in pulse signal output with a simple configuration.
[0007]
[Means for Solving the Problems]
This invention is connected to the output side of a pulse amplification circuit for amplifying a pulse signal and clamps the potential of the pulse signal output at a predetermined potential, a differentiation circuit for differentiating the output of the clamp circuit, and an output of the differentiation circuit And a negative feedback amplifier that amplifies the negative feedback amplifier, the output of the negative feedback amplifier is connected to the input side of the pulse amplifier circuit, and the pulse signal output is negatively fed back to the input side. The clamp circuit is set to a clamp potential having a predetermined width with respect to the potential at the corner of the pulse output waveform of the pulse amplification circuit, and the pulse output waveform of the clamp circuit is corresponding to the clamp potential by the differential circuit and the negative feedback amplifier. The corners are leveled to suppress vibration.
[0008]
This ringing correction circuit can be provided between the output and input of the pulse amplifier circuit at a circuit portion corresponding to any of the four corner portions of the pulse signal.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. 1 to 4 show a first embodiment of the present invention. A ringing correction circuit 10 according to this embodiment is a class D amplifier that is a pulse amplification circuit that amplifies a pulse signal output from a pulse signal source 14. 12 includes a clamp circuit 16 connected to the output side of 12, a differentiation circuit 18 that differentiates the output of the clamp circuit 16, and a negative feedback amplifier 20 that amplifies the output of the differentiation circuit 18. The output of the negative feedback amplifier 20 is fed back to the input side of the class D amplifier 12 via the diode D1 and the resistor R3. Here, the cathode side of the diode D1 is connected to the output of the negative feedback amplifier 20. The class D amplifier 12 includes an FET 22 and a pulse transformer 24 connected thereto.
[0010]
3 and 4, the ringing correction circuit 10 operates in response to the pulse signal Vg input from the pulse signal source 14 to the gate of the FET 22 of the class D amplifier 12 by the ringing correction circuit 10. Negative feedback from Vds is applied, high-frequency noise components at the corners of the pulse waveform of the output Vds of the FET 22 are suppressed, and ringing at the corners of the pulse output waveform of the output Vs of the pulse transformer 24 is prevented.
[0011]
Here, in the ringing correction circuit 10, at the timing when the class D amplifier 12 is turned on, the clamp circuit 16 is set to the clamp potential Vb, and the capacitor C of the differentiating circuit 18 is charged with the clamp potential Vb. Then, when the output Vds of the class D amplifier 12 decreases and becomes equal to or lower than the clamp potential Vb, the charge of the capacitor C of the differentiation circuit 18 is discharged between the resistor R2 and the source-drain of the FET 22 via the resistor R1. As a result, a potential due to the resistor R1 is generated at the input of the negative feedback amplifier 20, and the negative feedback amplifier 20 operates in a direction that equalizes the corner of the waveform of the input pulse signal Vg, and the angle of the pulse waveform of the output Vds. Absorbs and suppresses vibration at the part. The period during which the corners of the pulse waveform are leveled is determined by the differentiation time by the capacitor C.
[0012]
The output Vs converted into a high power pulse by the pulse transformer 24 is rectified by the rectifier circuit 6 and smoothed by a smoothing circuit (not shown) to obtain a direct current.
[0013]
The ringing correction circuit 10 of this embodiment suppresses ringing only at a portion where a pulse waveform is necessary, eliminates the need for a snubber circuit or a high-frequency noise countermeasure part, and can reduce the number of heat generation points due to the snubber circuit or the like. In particular, in a multi-output power supply device or a device having a complicated pulse circuit network, providing this ringing correction circuit 10 upstream of the pulse signal eliminates the need for measures on the downstream side, contributing to simplification of the circuit. . Furthermore, the only way to suppress and equalize the pulse waveform is at the corners at the rise and fall of the pulse waveform, so the conventional method of reducing the amount of change over time in the entire output waveform of voltage or current and smoothing the waveform As compared with the above, the cross loss of the FET 22 can be reduced, and the efficiency of the amplifier is also increased.
[0014]
Next, a second embodiment of the present invention will be described with reference to FIG. Here, the same members as those in the above embodiment are denoted by the same reference numerals, and description thereof is omitted. The ringing correction circuit 10 of this embodiment applies negative feedback at the timing when the class D amplifier 12 is turned from ON to OFF. In this embodiment, the output of the negative feedback amplifier 20 is connected to the gate of the FET 22 via the diode D1 and the resistor R3. Here, contrary to the above embodiment, the output of the negative feedback amplifier 20 is connected to the anode side of the diode D1.
[0015]
Also according to this embodiment, the same operational effects as the above-described embodiment can be obtained.
[0016]
Next, a third embodiment of the present invention will be described with reference to FIG. Here, the same members as those in the above embodiment are denoted by the same reference numerals, and description thereof is omitted. The ringing correction circuit 10 of this embodiment applies negative feedback at the corner of the pulse waveform at the top of the reset voltage VL, which is the end point when the class D amplifier 12 is turned off. In this embodiment, the ringing correction circuit 10 is provided together with the diode D2 on the primary side of the pulse transformer 24, the output of the negative feedback amplifier 20 is connected to the anode side of the diode D1, and the FET 22 is connected via the resistor R3. Connected to the gate. Further, a reset voltage holding capacitor Cr is connected in series to the ringing correction circuit 10 and the diode D2.
[0017]
In this embodiment, when the reset voltage rises and becomes close to the potential of the reset voltage holding capacitor Cr, the reverse voltage of the diode D2 becomes equal to or lower than the clamp voltage Vb. Then, the electric charge charged in the capacitor C of the differentiating circuit 18 flows through the resistor R1, the diode D2, and the resistor R2, the negative feedback amplifier 20 is activated, and negative feedback is applied to the input of the FET 22. Thereby, high frequency noise components are suppressed at the corners of the pulse waveform at the top of the reset voltage VL, and ringing is prevented.
[0018]
Next, a fourth embodiment of the present invention will be described with reference to FIG. Here, the same members as those in the above embodiment are denoted by the same reference numerals, and description thereof is omitted. The ringing correction circuit 10 of this embodiment applies negative feedback at the corner of the pulse waveform at the end of resetting the class D amplifier 12. In this embodiment, the ringing correction circuit 10 is provided with the diode D2 on the primary side of the pulse transformer 24, the output of the negative feedback amplifier 20 is connected to the cathode side of the diode D1, and the FET 22 is connected via the resistor R3. Connected to the gate. A reset voltage holding capacitor Cr is connected in series to the ringing correction circuit 10 and the diode D2.
[0019]
In this embodiment, when the reset voltage starts to decrease, a reverse voltage of the diode D2 starts to be generated, a current flows through the resistor R1, the capacitor C, and the resistor R2, the negative feedback amplifier 20 is activated, and the input of the FET 22 is negatively applied. It takes a return. As a result, high frequency noise components at the corners of the pulse waveform at the end of reset are suppressed, and ringing is prevented.
[0020]
Next, a fifth embodiment of the present invention will be described with reference to FIG. Here, the same members as those in the above embodiment are denoted by the same reference numerals, and description thereof is omitted. The ringing correction circuit 10 of this embodiment applies negative feedback when the potential across the coil of the pulse transformer 24 begins to be generated at the timing when the class D amplifier 12 is turned on from the OFF state. In this embodiment, the ringing correction circuit 10 is provided on the primary side of the pulse transformer 24, and the output of the negative feedback amplifier 20 is connected to the cathode side of the diode D1, and is connected to the gate of the FET 22 via the resistor R3. Has been.
[0021]
In this embodiment, when the FET 22 starts to be turned on and the coil voltage VL of the pulse transformer 24 starts to be generated, a current flows through the resistor R1, the capacitor C, and the resistor R2, the negative feedback amplifier 20 is activated, and the input of the FET 22 is activated. Negative feedback is required. Thereby, the high frequency noise component at the corner of the ON timing of the pulse waveform of the class D amplifier 12 is suppressed, and ringing is prevented.
[0022]
Next, a sixth embodiment of the present invention will be described with reference to FIG. Here, the same members as those in the above embodiment are denoted by the same reference numerals, and description thereof is omitted. The ringing correction circuit 10 of this embodiment applies negative feedback when the class D amplifier 12 is turned off and the potential across the coil of the pulse transformer 24 becomes zero. In this embodiment, the ringing correction circuit 10 is provided on the primary side of the pulse transformer 24, and the output of the negative feedback amplifier 20 is connected to the anode side of the diode D1, and is connected to the gate of the FET 22 via the resistor R3. Has been.
[0023]
In this embodiment, the capacitor C is charged to the clamp voltage Vb. When the coil potential VL of the pulse transformer 24 becomes equal to or lower than the clamp voltage Vb, a current flows through the capacitor C, the resistor R1, the coil of the pulse transformer 24, and the resistor R2, and the negative feedback amplifier 20 is activated to increase the input voltage Vg. Negative feedback is applied to the input of the FET 22. Thereby, the high frequency noise component at the corner of the OFF timing of the pulse waveform of the class D amplifier 12 is suppressed, and ringing is prevented.
[0024]
Next, a seventh embodiment of the present invention will be described with reference to FIG. Here, the same members as those in the above embodiment are denoted by the same reference numerals, and description thereof is omitted. The ringing correction circuit 10 of this embodiment is provided in the boost converter circuit 30. In this embodiment, the ringing correction circuit 10 is provided so that negative feedback is applied from the source side to the gate on the input side of the FET 22 between the coil L and the diode D3. ing.
[0025]
Next, an eighth embodiment of the present invention will be described with reference to FIG. Here, the same members as those in the above embodiment are denoted by the same reference numerals, and description thereof is omitted. The ringing correction circuit 10 of this embodiment is used for a synchronous rectifier, and is provided so that negative feedback is applied from the drain side to the input side gate of the FET 22.
[0026]
Note that the ringing correction circuit of the present invention is not limited to the above-described embodiment, and the circuit configuration can be set as appropriate, and the applied device is not selected.
[0027]
【The invention's effect】
The ringing correction circuit of the present invention can suppress ringing generated in a pulse amplifier only at a necessary portion, does not require many snubber circuits and high frequency countermeasure circuits, etc., suppresses heat generation, etc., and reduces the size of the device. Also contribute. Furthermore, because the only part of the pulse waveform that suppresses and equalizes the vibration is the corner at the rise and fall of the pulse waveform, it does not equalize the entire voltage or current output waveform. Compared with the conventional method of smoothing the waveform, the cross loss of the FET or the like can be reduced in the entire voltage or current output waveform, and the efficiency of the amplifier is also increased.
[Brief description of the drawings]
FIG. 1 is a block diagram showing an amplifier using a ringing correction circuit according to a first embodiment of the present invention.
FIG. 2 is a circuit diagram of a ringing correction circuit according to a first embodiment of the present invention and an amplifier using the same.
FIG. 3 is a timing chart of a pulse waveform by the ringing correction circuit according to the first embodiment of the present invention.
4 is an enlarged view of a corner portion of a pulse waveform in the timing chart of FIG. 3;
FIG. 5 is a circuit diagram of a ringing correction circuit according to a second embodiment of the present invention and an amplifier using the same.
FIG. 6 is a circuit diagram of a ringing correction circuit according to a third embodiment of the present invention and an amplifier using the same.
FIG. 7 is a circuit diagram of a ringing correction circuit according to a fourth embodiment of the present invention and an amplifier using the same.
FIG. 8 is a circuit diagram of a ringing correction circuit and an amplifier using the same according to a fifth embodiment of the present invention.
FIG. 9 is a circuit diagram of a ringing correction circuit according to a sixth embodiment of the present invention and an amplifier using the same.
FIG. 10 is a circuit diagram of a ringing correction circuit according to a seventh embodiment of the present invention and an amplifier using the same.
FIG. 11 is a circuit diagram of a ringing correction circuit according to an eighth embodiment of the present invention and an amplifier using the same.
FIG. 12 is a circuit diagram showing an example of a conventional class D amplifier.
FIG. 13 is a timing chart showing an operation example of a conventional class D amplifier.
[Explanation of symbols]
10 Ringing Correction Circuit 12 Class D Amplifier 14 Pulse Signal Source 16 Clamp Circuit 18 Differentiation Circuit 20 Negative Feedback Amplifier 22 FET
24 pulse transformer

Claims

A clamp circuit that is connected to the output side of the pulse amplification circuit that amplifies the pulse signal and clamps the potential of the pulse signal output at a predetermined potential; a differentiation circuit that differentiates the output of the clamp circuit; and a negative circuit that amplifies the output of the differentiation circuit A feedback amplifier, and the output of the negative feedback amplifier is connected to the input side of the pulse amplifier circuit, and the pulse signal output of the pulse amplifier circuit is negatively fed back to the input side, to the clamp potential of the clamp circuit. When the capacitor of the differentiating circuit is charged and the output of the pulse amplifier circuit is lowered to the clamp potential or lower, the charge of the capacitor of the differentiating circuit is discharged, and a potential is generated at the input of the negative feedback amplifier. The negative feedback amplifier operates in a direction to smooth the corners of the waveform of the pulse signal, and at the corners of the waveform of the pulse signal output of the pulse amplifier circuit. Ringing correction circuit, characterized in that suppress the vibration.

The clamp circuit is set to a clamp potential having a predetermined width with respect to the potential at the corner of the pulse output waveform of the pulse amplifier circuit, and the pulse output waveform is corresponding to the clamp potential by the differential circuit and the negative feedback amplifier. 2. The ringing correction circuit according to claim 1, wherein vibrations are suppressed by leveling corners of the ring.

3. The ringing correction circuit according to claim 1, wherein the ringing correction circuit can be provided for any of the four corners of the pulse signal between the output and input of the pulse amplifier circuit.