Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3615098B2 - Computer support system and layout CAD display method - Google Patents
[go: Go Back, main page]

JP3615098B2 - Computer support system and layout CAD display method - Google Patents

Computer support system and layout CAD display method Download PDF

Info

Publication number
JP3615098B2
JP3615098B2 JP28240699A JP28240699A JP3615098B2 JP 3615098 B2 JP3615098 B2 JP 3615098B2 JP 28240699 A JP28240699 A JP 28240699A JP 28240699 A JP28240699 A JP 28240699A JP 3615098 B2 JP3615098 B2 JP 3615098B2
Authority
JP
Japan
Prior art keywords
ground
pcb
data
unit
insertion position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28240699A
Other languages
Japanese (ja)
Other versions
JP2001101257A (en
Inventor
勝 平岡
有一郎 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP28240699A priority Critical patent/JP3615098B2/en
Publication of JP2001101257A publication Critical patent/JP2001101257A/en
Application granted granted Critical
Publication of JP3615098B2 publication Critical patent/JP3615098B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
この発明は、プリン基板(PCB)のレイアウト設計において、パワープレーン・グランドプレーン間共振を防止し、EMIノイズを低減するため、パワープレーン・グランドプレーン間に挿入するバイパスコンデンサ(バルクキャパシタ)およびスナバ回路の効果的な挿入位置を示すことを可能にしたPCBの低EMI設計を実現するためのレイアウト設計補助システムに関する。
【0002】
【従来の技術】
従来は、電磁界の3次元的な挙動を解析し、パワープレーン・グランドプレーン間共振を解析し共振モードを求め、この結果に基づいて、EMIノイズを低減するためにパワープレーン・グランドプレーン間に挿入するバルクキャパシタの効果的な挿入位置を検討することは可能であったが、電磁界の3次元的な挙動を解析するには計算時間が多大であり、日常の設計業務で使用できない。
【0004】
【発明が解決しようとする課題】
上記した従来技術の一般形状のプリント基板に対しては共振モードを短時間に精度良く求められる手法は示されていない。という問題があった。
そこで、本発明は上記の問題を解決するためになされたものであり、パワープレーン・グランドプレーン間共振モードがマイクロ波の一形態であるTM波であることを利用して、電磁波の支配方程式を簡素化し、簡素化された方程式を有限要素法で解き、パワープレーン・グランドプレーン間共振モードを求め、この共振モードを基にしてパワープレーン・グランドプレーン間に挿入するバルクキャパシタの効果的な挿入位置を示すシステムを実現するものである。このシステムでは電磁波の共振周波数・共振モードの厳密な解析に要する計算時間がわずか数分程度であるため、レイアウトCADシステムに組み込んだ構成をとっている点に発明としての新規性と実現性がある。これにより、本発明のシステムによるバルクキャパシタの挿入位置はスナバ回路の挿入位置としも採用でき、EMI低減設計の効率が大幅に向上する。
【0005】
【課題を解決するための手段】
本発明は、レイアウトCADシステムからデータが入力されるインターフェース部と;前記レイアウトCAD上で指定されたPCBのグランド部分を示すデータ前記インターフェース部を経由して入力され、当該グランド部分の外周形状のデータを抽出するPCBグランド外周形状抽出部と;前記PCBグランド外周形状抽出部により抽出されたグランド部分の外周形状のデータからグランド外周形状の有限要素法メッシュデータを自動生成するPCBグランド外周形状有限要素法メッシュ自動的生成部と;前記PCBグランド外周形状有限要素法メッシュ自動的生成部により自動生成されたグランド外周形状の有限要素法メッシュデータと、PCBの誘電体の比誘電率データとからPCBのパワープレーン・グランドプレーン間の共振モードをTM波として計算するパワープレーン・グランドプレーン間共振モード計算部と;前記パワープレーン・グランドプレーン間共振モード計算部により、計算された共振モードに基づき、パワープレーン・グランドプレーン間に挿入するバルクキャパシタの挿入位置を表示するバルクキャパシタ挿入部表示部とを具備し、バイバスコンデンサあるいはスナバ回路の挿入位置診断することを特徴とするコンピュータ支援システムである。また、本発明は、基板データを蓄積している記憶部と、前記プリント基板のパワープレーン・グランドプレーン間に挿入するバイパスコンデンサあるいはスナバ回路の挿入位置を診断する挿入位置診断部と、前記挿入位置診断部による解析結果を視覚的に表示するための表示処理部とを有し、前記挿入位置診断部は、前記記憶部からレイアウトCAD上で指定されたPCBのグランド部分を示すデータをインターフェース部を経由して入力当該グランド部分の外周形状のデータを抽出し、前記抽出されたグランド部分の外周形状のデータから、グランド外周形状の有限要素法メッシュデータを自動生成し、前記自動生成されたグランド外周形状の有限要素法メッシュデータと、前記PCBの誘電体の比誘電率データとからPCBのパワープレーン・グランドプレーン間の共振モードをTM波として計算し、前記計算された共振モードに基づき、パワープレーン・グランドプレーン間に挿入するバルクキャパシタの挿入位置を必要度に応じて色分けし前記表示処理部において、バイバスコンデンサあるいはスナバ回路の挿入位置を必要度に応じて強調表示することを特徴とするレイアウトCAD表示方法である。
【0006】
このような構成によれば、電磁波の共振周波数・共振モードの厳密な解析に要する計算時間がわずか数分程度であるため、レイアウトCADシステムに組み込んだ構成をとっている点に発明としての新規性と実現性がある。本システムの示すバルクキャパシタ挿入位置はスナバ回路の挿入位置としても採用でき、EMI低減設計の効率が大幅に向上する。
【0007】
【発明の実施の形態】
以下、図面を参照してこの発明の実施形態を説明する。
本実施形態のシステムは、図1に示すように、バイパスコンデンサおよびスナバ回路挿入位置診断部1と、基板データを蓄積している記憶部2と、解析結果を視覚的に表示するための表示処理部3を有する。(レイアウトCADシステムの基本部:CPU、メモリ、キーボードの説明は省略)。
【0008】
(1)バイパスコンデンサおよびスナバ回路挿入診断部1は、レイアウトCADシステムとのインタフェース部11と、PCBグランド外形抽出部12と、PCBグランド外周形状有限要素法メッシュ自動生成部13と、パワープレーン・グランドプレーン間共振モード計算部14(有限要素法を使用)と、バルクキャパシタ挿入位置計算部15(共振モード計算結果を使用)と、バルクキャパシタ挿入位置表示部16よりなる、バイパスコンデンサおよびスナバ回路挿入位置診断用ソフトウェアである。
【0009】
(2)レイアウトCADシステムの上でグランドを表示し、任意のグランドを指定するとインタフェース部11を通してPCBグランド外周形状抽出部12に当該グランドのレイアウトCADデータが渡りグランドの外形を抽出する。(図2)
(3)PCBグランド外周形状有限要素法メッシュ自動生成部13ではグランドの外形データからグランド外周形状の有限要素法メッシュデータを自動生成する。(図3)
(4)パワープレーン・グランドプレーン間共振モード計算部14ではグランド外周形状の有限要素法メッシュデータと誘電体の比誘電率データを使用し、パワープレーン・グランドプレーン間共振を固有値問題(ヘルムホルツ問題)として解き、共振周波数と共振モードを求める。
【0010】
(5)バルクキャパシタ挿入位置計算部15では、何等かのアルゴリズムにより有限要素法の節点上のバルクキャパシタンスの挿入必要度を計算する。
(6)バルクキャパシタ挿入表示部16では、バルクキャパシタ挿入位置計算部15で求めた挿入必要度を色分けするなどして強調することにより挿入必要度の高い部分を目立たせるようにする。(図4)
この表示をみて、レイアウトCADオペレータはバルクキャパシタ挿入表示部16の描画を基にバルクキャパシタの挿入位置を知り、バルクキャパシタあるいはスナバ回路を挿入する。
【0011】
【発明の効果】
以上説明したように、この発明によれば、電磁波の共振周波数、共振モードの厳密な解析に要する計算時間がわずか数分程度であるため、レイアウトCADシステムを使ったレイアウト設計時に最適なバルクキャパシタ挿入位置ゆスナバ回路の挿入位置を指摘でき、EMI低減設計の効率が大幅に向上することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係わるブロック図。
【図2】基板データから抽出したPCBグランド外形図。
【図3】PCBグランド外形を解析のために有限要素法メッシュ生成した図。
【図4】バルクキャパシタ挿入位置(解析結果)を表示した図。
【符号の説明】
1…スナバ回路挿入位置診断部、2…記憶部、3…表示処理部、11…インタフェース部、12…PCBグランド外形状抽出部、13…PCBグランド外周形状有限要素法メッシュ自動生成部、14…パワープレーン・グランドプレーン間共振モード計算部、15…バルクキャパシタ挿入位置計算部、16…バルクキャパシタ挿入位置表示部。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a bypass capacitor (bulk capacitor) and a snubber circuit inserted between a power plane and a ground plane in order to prevent resonance between power planes and a ground plane and reduce EMI noise in a printed circuit board (PCB) layout design. The present invention relates to a layout design assisting system for realizing a low EMI design of a PCB that makes it possible to indicate an effective insertion position.
[0002]
[Prior art]
Conventionally, the three-dimensional behavior of the electromagnetic field is analyzed, the resonance between the power plane and the ground plane is analyzed to obtain the resonance mode, and based on this result, the EMI noise is reduced to reduce the EMI noise between the power plane and the ground plane. Although it was possible to examine the effective insertion position of the bulk capacitor to be inserted, it takes a lot of calculation time to analyze the three-dimensional behavior of the electromagnetic field and cannot be used in daily design work.
[0004]
[Problems to be solved by the invention]
For the above-described conventional printed circuit board having a general shape, there is no method for accurately obtaining the resonance mode in a short time. There was a problem.
Therefore, the present invention has been made to solve the above-described problem, and by utilizing the fact that the resonance mode between the power plane and the ground plane is a TM wave which is a form of microwaves, the governing equation of electromagnetic waves is obtained. Efficient insertion position of bulk capacitor to be inserted between power plane and ground plane based on this resonance mode by solving simplified and simplified equation by finite element method to find resonance mode between power plane and ground plane The system which shows is realized. In this system, the calculation time required for rigorous analysis of the resonance frequency and resonance mode of electromagnetic waves is only a few minutes, so that the configuration incorporated in the layout CAD system has novelty and feasibility as an invention. . Thereby, the insertion position of the bulk capacitor by the system of the present invention can be adopted as the insertion position of the snubber circuit, and the efficiency of the EMI reduction design is greatly improved.
[0005]
[Means for Solving the Problems]
The present invention is an interface unit and the data from the layout CAD system is input; input via the said interface unit the data indicating the ground portion of the PCB that is specified on the layout CAD, the outer peripheral shape of the ground portion A PCB ground outer shape extracting unit for extracting data; a PCB ground outer shape finite element for automatically generating finite element method mesh data of the ground outer shape from the outer shape data of the ground portion extracted by the PCB ground outer shape extracting unit; Law mesh automatically generating unit and; a finite element mesh data of the ground outer peripheral shape that is automatically generated by the PCB ground peripheral shape FEM mesh automatically generating unit, and a dielectric constant data of the PCB dielectric PCB of Resonance mode between power plane and ground plane A resonance mode calculation unit between the power plane and the ground plane that calculates the power as a TM wave; and a bulk inserted between the power plane and the ground plane based on the resonance mode calculated by the power plane / ground plane resonance mode calculation unit. A computer-aided system comprising: a bulk capacitor insertion portion display unit for displaying a capacitor insertion position; and diagnosing a bypass capacitor or snubber circuit insertion position. In addition, the present invention provides a storage unit that stores board data, an insertion position diagnosis unit that diagnoses an insertion position of a bypass capacitor or a snubber circuit inserted between a power plane and a ground plane of the printed circuit board, and the insertion position. A display processing unit for visually displaying the analysis result by the diagnosis unit, and the insertion position diagnosis unit receives data indicating the ground portion of the PCB designated on the layout CAD from the storage unit as an interface unit. type via extracts data of the outer shape of the ground portion, from the data of the peripheral shape of the extracted ground portion, a finite element method mesh data of the ground peripheral shape automatically generated, which is the auto-generated ground and finite element method mesh data of the outer shape, Pawapu the PCB from the dielectric constant data of the dielectric of the PCB The resonance mode between over down ground plane calculated as TM wave, based on the calculated resonance mode, color-coded depending on the need of the insertion position of the bulk capacitor inserted between the power plane ground plane, said In the display processing unit, a layout CAD display method is characterized in that an insertion position of a bypass capacitor or a snubber circuit is highlighted as necessary.
[0006]
According to such a configuration, the calculation time required for the rigorous analysis of the resonance frequency / resonance mode of the electromagnetic wave is only a few minutes, so the novelty of the invention is that the configuration incorporated in the layout CAD system is taken. And there is feasibility. The bulk capacitor insertion position indicated by this system can also be adopted as the insertion position of the snubber circuit, and the efficiency of EMI reduction design is greatly improved.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
As shown in FIG. 1, the system according to the present embodiment includes a bypass capacitor and snubber circuit insertion position diagnostic unit 1, a storage unit 2 that stores substrate data, and a display process for visually displaying analysis results. Part 3. (The basic part of the layout CAD system: explanation of CPU, memory and keyboard is omitted).
[0008]
(1) Bypass capacitor and snubber circuit insertion diagnosis unit 1 includes an interface unit 11 with a layout CAD system, a PCB ground outer shape extraction unit 12, a PCB ground outer periphery shape finite element method mesh automatic generation unit 13, a power plane ground Bypass capacitor and snubber circuit insertion position comprising an interplane resonance mode calculation unit 14 (using the finite element method), a bulk capacitor insertion position calculation unit 15 (using the resonance mode calculation result), and a bulk capacitor insertion position display unit 16 Diagnostic software.
[0009]
(2) When a ground is displayed on the layout CAD system and an arbitrary ground is designated, the layout CAD data of the ground passes through the interface unit 11 to the PCB ground outer peripheral shape extraction unit 12, and the outline of the ground is extracted. (Figure 2)
(3) The PCB ground outer periphery shape finite element method mesh automatic generation unit 13 automatically generates ground outer periphery shape finite element method mesh data from the ground outer shape data. (Figure 3)
(4) The power plane / ground plane resonance mode calculation unit 14 uses the finite element method mesh data of the outer periphery of the ground and the relative permittivity data of the dielectric to determine the resonance between the power plane and the ground plane as an eigenvalue problem (Helmholtz problem). To obtain the resonance frequency and resonance mode.
[0010]
(5) The bulk capacitor insertion position calculation unit 15 calculates the necessity of insertion of the bulk capacitance on the node of the finite element method by some algorithm.
(6) In the bulk capacitor insertion display unit 16, the insertion necessity obtained by the bulk capacitor insertion position calculation unit 15 is emphasized by color coding or the like so that a portion having a high insertion necessity is made conspicuous. (Fig. 4)
Based on this display, the layout CAD operator knows the insertion position of the bulk capacitor based on the drawing of the bulk capacitor insertion display unit 16 and inserts the bulk capacitor or the snubber circuit.
[0011]
【The invention's effect】
As described above, according to the present invention, since the calculation time required for the rigorous analysis of the resonance frequency and resonance mode of electromagnetic waves is only a few minutes, the optimum bulk capacitor insertion is performed at the time of layout design using the layout CAD system. The insertion position of the position-reducing snubber circuit can be pointed out, and the efficiency of the EMI reduction design can be greatly improved.
[Brief description of the drawings]
FIG. 1 is a block diagram according to an embodiment of the present invention.
FIG. 2 is an outline drawing of a PCB ground extracted from substrate data.
FIG. 3 is a diagram in which a finite element mesh is generated for analysis of the PCB ground outline.
FIG. 4 is a diagram showing a bulk capacitor insertion position (analysis result).
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Snubber circuit insertion position diagnostic part, 2 ... Memory | storage part, 3 ... Display processing part, 11 ... Interface part, 12 ... PCB ground outer shape extraction part, 13 ... PCB ground outer periphery shape finite element method mesh automatic generation part, 14 ... Power plane / ground plane resonance mode calculation section, 15... Bulk capacitor insertion position calculation section, 16... Bulk capacitor insertion position display section.

Claims (2)

プリント基板(PCB)のレイアウトの設計を支援するシステムに於いて、
レイアウトCADシステムからデータが入力されるインターフェース部と、
前記レイアウトCAD上で指定されたPCBのグランド部分を示すデータ前記インターフェース部を経由して入力され、当該グランド部分の外周形状のデータを抽出するPCBグランド外周形状抽出部と、
前記PCBグランド外周形状抽出部により、抽出されたグランド部分の外周形状のデータからグランド外周形状の有限要素法メッシュデータを自動生成するPCBグランド外周形状有限要素法メッシュ自動的生成部と、
前記PCBグランド外周形状有限要素法メッシュ自動的生成部により自動生成されたグランド外周形状の有限要素法メッシュデータと、PCBの誘電体の比誘電率データとからPCBのパワープレーン・グランドプレーン間の共振モードをTM波として計算するパワープレーン・グランドプレーン間共振モード計算部と、
前記パワープレーン・グランドプレーン間共振モード計算部により、計算された共振モードに基づき、パワープレーン・グランドプレーン間に挿入するバルクキャパシタの挿入位置を表示するバルクキャパシタ挿入部表示部とを具備し、
バイバスコンデンサあるいはスナバ回路の挿入位置診断することを特徴とするコンピュータ支援システム。
In a system that supports the design of a printed circuit board (PCB) layout,
An interface unit for inputting data from the layout CAD system;
The data indicating the ground portion of the specified PCB in the layout CAD is input via the interface unit, and the PCB ground outer peripheral shape extraction section for extracting data of the outer shape of the ground portion,
A PCB ground outer shape finite element method mesh automatic generation unit that automatically generates finite element method mesh data of the ground outer shape from the data of the outer shape of the ground portion extracted by the PCB ground outer shape extraction unit;
Resonance between the power plane and the ground plane of the PCB from the finite element method mesh data of the ground outer periphery shape automatically generated by the PCB ground outer periphery shape finite element method mesh automatic generation unit and the relative permittivity data of the PCB dielectric. Resonance mode calculator between power plane and ground plane that calculates the mode as TM wave,
The power plane / ground plane resonance mode calculation unit includes a bulk capacitor insertion unit display unit that displays the insertion position of the bulk capacitor to be inserted between the power plane / ground plane based on the calculated resonance mode,
A computer-aided system for diagnosing the insertion position of a bypass capacitor or snubber circuit.
プリント基板(PCB)のレイアウトの設計を支援するレイアウトCAD表示方法であって、基板データを蓄積している記憶部と、前記プリント基板のパワープレーン・グランドプレーン間に挿入するバイパスコンデンサあるいはスナバ回路の挿入位置を診断する挿入位置診断部と、前記挿入位置診断部による解析結果を視覚的に表示するための表示処理部とを有し、前記挿入位置診断部は、
前記記憶部からレイアウトCAD上で指定されたPCBのグランド部分を示すデータをインターフェース部を経由して入力当該グランド部分の外周形状のデータを抽出し、
前記抽出されたグランド部分の外周形状のデータから、グランド外周形状の有限要素法メッシュデータを自動生成
前記自動生成されたグランド外周形状の有限要素法メッシュデータと、前記PCBの誘電体の比誘電率データとからPCBのパワープレーン・グランドプレーン間の共振モードをTM波として計算
前記計算された共振モードに基づき、パワープレーン・グランドプレーン間に挿入するバルクキャパシタの挿入位置を必要度に応じて色分けし
前記表示処理部において、バイバスコンデンサあるいはスナバ回路の挿入位置を必要度に応じて強調表示することを特徴とするレイアウトCAD表示方法。
A layout CAD display method for supporting layout design of a printed circuit board (PCB) , comprising a storage unit storing circuit board data and a bypass capacitor or a snubber circuit inserted between a power plane and a ground plane of the printed circuit board. An insertion position diagnosis unit for diagnosing an insertion position; and a display processing unit for visually displaying an analysis result by the insertion position diagnosis unit,
The data indicating the ground portion of the PCB that is specified in the layout CAD from the storage unit and input through the interface unit extracts data of the outer shape of the ground portion,
From the data of the peripheral shape of the extracted ground portion, a finite element method mesh data of the ground peripheral shape is automatically generated,
The resonance mode between the power plane and the ground plane of the PCB is calculated as a TM wave from the automatically generated ground outer peripheral shape finite element method mesh data and the relative dielectric constant data of the PCB dielectric,
Based on said calculated resonance mode, color-coded depending on the need of the insertion position of the bulk capacitor inserted between the power plane ground plane,
A layout CAD display method characterized in that, in the display processing unit, an insertion position of a bypass capacitor or a snubber circuit is highlighted as necessary.
JP28240699A 1999-10-04 1999-10-04 Computer support system and layout CAD display method Expired - Fee Related JP3615098B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28240699A JP3615098B2 (en) 1999-10-04 1999-10-04 Computer support system and layout CAD display method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28240699A JP3615098B2 (en) 1999-10-04 1999-10-04 Computer support system and layout CAD display method

Publications (2)

Publication Number Publication Date
JP2001101257A JP2001101257A (en) 2001-04-13
JP3615098B2 true JP3615098B2 (en) 2005-01-26

Family

ID=17652006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28240699A Expired - Fee Related JP3615098B2 (en) 1999-10-04 1999-10-04 Computer support system and layout CAD display method

Country Status (1)

Country Link
JP (1) JP3615098B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4862695B2 (en) * 2007-03-02 2012-01-25 日本電気株式会社 Circuit board design system, circuit board design method, and computer program for circuit board design
JP2009054093A (en) 2007-08-29 2009-03-12 Toshiba Corp Capacitor placement support system, capacitor placement method, and program

Also Published As

Publication number Publication date
JP2001101257A (en) 2001-04-13

Similar Documents

Publication Publication Date Title
JP2002259478A (en) Integrated digital circuit design system and design method
Yang et al. In vivo/ex vivo MRI-based 3D non-Newtonian FSI models for human atherosclerotic plaques compared with fluid/wall-only models
JP3615098B2 (en) Computer support system and layout CAD display method
US20120022833A1 (en) Library for electric circuit simulation, recording medium storing it, and library generation system
JPH05108771A (en) Picture processor and address generator
JP2001175702A (en) Circuit design method
US20100250224A1 (en) Power source noise analysis device and analysis method
JP4671173B2 (en) Printed circuit board design support apparatus, printed circuit board design support method, and printed circuit board design support program
JP5304460B2 (en) Printed wiring board power circuit design apparatus, printed wiring board power circuit design method and program
JP7506115B2 (en) Circuit board analysis device and analysis method
JP7125208B2 (en) NOISE ANALYSIS DEVICE AND NOISE ANALYSIS METHOD
JP3960760B2 (en) Electromagnetic wave analysis processing apparatus, electromagnetic wave analysis method, and electromagnetic wave analysis processing program
JP5082793B2 (en) Printed circuit board design support apparatus, printed circuit board design support method, and printed circuit board design support program
JP2024142963A (en) Verification method, verification device, and program
JP4966697B2 (en) Electromagnetic interference noise analysis method and semiconductor integrated circuit
JP2002064279A (en) Verification method, design method, device and recording medium for multilayer circuit board
CN118821715B (en) A method and system for checking the consistency of the surrounding environment of key signal lines based on DRC
JP4540861B2 (en) Bypass capacitor placement and wiring design support system and program on printed circuit board
JP4614094B2 (en) Resonance frequency calculation device and resonance frequency calculation method
US20080270968A1 (en) Apparatus, and computer program product for implementing vertically coupled noise control through a mesh plane in an electronic package design
JP4312796B2 (en) Apparatus and method for checking power supply separation of printed circuit board
Sirakov Monotonic vector forces and Green's theorem for automatic area calculation
US20090210844A1 (en) Systems and methods involving designing integrated circuits
CN217040270U (en) Portable intramedullary nail locking and aiming device
JPH08235240A (en) Ground solid pattern device and method for genereating

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071112

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091112

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111112

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees