JP3621182B2 - チップサイズパッケージの製造方法 - Google Patents
チップサイズパッケージの製造方法 Download PDFInfo
- Publication number
- JP3621182B2 JP3621182B2 JP3590296A JP3590296A JP3621182B2 JP 3621182 B2 JP3621182 B2 JP 3621182B2 JP 3590296 A JP3590296 A JP 3590296A JP 3590296 A JP3590296 A JP 3590296A JP 3621182 B2 JP3621182 B2 JP 3621182B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor wafer
- semiconductor
- chip
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージの製造方法に係り、特に超小型のチップサイズパッケージの製造方法に関する。
【０００２】
【従来の技術】
近年、セット機器の小型化に伴なって半導体パッケージの超小型化が益々進み、最近ではバンプ接続技術を用いた所謂チップサイズパッケージ（ＣＳＰ）が開発されている（エレクトロニクス実装技術 １９９５（Ｖｏｌ．１１ Ｎｏ．３）、及び特開平６−３４９８９３号参照）。これは、例えば図１０に示したように、半導体チップ１の下面に多数のバンプ２を形成しておき、半導体チップ１をマザーボードに直接マウントしてバンプ２を回路接続するか、もしくは図に示したように、半導体チップ１と同一形状の回路基板３にバンプ２を接続して層状の半導体パッケージ４としておき、回路基板３の下面に設けた電極５をマザーボードに接続するものである。なお、バンプ２によって形成される半導体チップ１と回路基板３との隙間は樹脂６によって封止されている。
【０００３】
図１１は、上述の構造からなる半導体パッケージ４（ＣＳＰ）の一製造工程図を示したものである。この製造工程では先ずシリコン等のウエハ上に集積回路を形成して半導体ウエハ８としたのち、その表面にパッシベーション膜を施して集積回路を保護した上で、半導体ウエハ８上に整列した多数のバンプ２を形成する。次の工程では半導体ウエハ８を半導体チップ１毎にダイシングし、更に半導体チップ１を一個ずつ吸着し易いように、エキスパンド工程によって隣接する半導体チップ１同士の間隔を空ける。次の工程ではガラスエポキシ又はフィルム等によって形成された回路基板３の所定位置に上記エキスパンドした半導体チップ１を吸着ノズルを用いて一個ずつ配置する。図１２に示したように、半導体チップ１はバンプ２を下側に向けて回路基板３に配列され、バンプ２を所定の電子回路上にダイボンディングする。リフロー工程でバンプ２を溶融し、回路基板３上に接合する。次の樹脂コーティング工程は半導体チップ１と回路基板３との隙間を封止するためのものであり、両者間に樹脂６が充填される。樹脂６はキュア炉を通すことで硬化する。最後のダイシング工程ではダイシングマシーンによって枡目状に切断し、一個ずつの半導体チップ１とする。この時は回路基板３も半導体チップ１と一緒にダイシングされて、直方体形状の半導体パッケージ４（ＣＳＰ）が完成する。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の製造方法にあっては、バンプ２の形成から半導体パッケージ４の完成までに６工程を必要とする上、半導体チップ１を一個ずつ回路基板３上に移送し、各々について位置合わせしてからダイボンドしなければならないなど、作業工程が面倒である他、作業時間が掛かってしまうといった問題があった。
【０００５】
そこで、本発明は、バンプの形成から半導体パッケージの完成までの製造工程を減らすと同時に、ダイボンド工程での位置合わせ等を容易に行えるようにしたチップサイズパッケージの製造方法を提供するものである。
【０００６】
【課題を解決するための手段】
すなわち、上記課題を解決するために、本発明に係るチップサイズパッケージの製造方法は、第１に、半導体ウエハ上にバンプを形成する工程と、このバンプによって半導体ウエハを回路基板上にダイボンドする工程と、ダイボンドされた半導体ウエハと回路基板とをリフローを通してバンプを溶融し、半導体ウエハを回路基板に接合する工程と、接合された半導体ウエハと回路基板との間に樹脂を充填する工程と、充填された樹脂を加熱硬化する工程と、半導体チップ毎に、半導体ウエハを回路基板までダイシングする工程とを備えることを特徴とし、
第２に、 半導体ウエハ上にバンプを形成する工程と、このバンプによって半導体ウエハを回路基板上にダイボンドする工程と、ダイボンドされた半導体ウエハと回路基板とをリフローを通してバンプを溶融し、半導体ウエハを回路基板に接合する工程と、回路基板に接合された半導体ウエハのみを半導体チップ毎にダイシングする工程と、チップ毎にダイシングされた半導体チップの側面と下面に樹脂を充填する工程と、充填された樹脂を加熱硬化する工程と、半導体チップ毎に、充填された樹脂部分を回路基板までダイシングする工程とを備えることを特徴とする。
【０００７】
【発明の実施の形態】
以下、添付図面に基づいて本発明に係るチップサイズパッケージの製造方法を詳細に説明する。図１は本発明の第一実施例の製造工程を示したものである。先の実施例と同様、先ずシリコン等のウエハ上に集積回路を形成して半導体ウエハ８としたのち、その表面にパッシベーション膜を施して集積回路を保護した上で、半導体ウエハ８上に整列した多数のバンプ２を形成する。次に上記半導体ウエハ８を裏返してバンプ２を下側に向け、そのまま回路基板３の上に載置して上下左右の４箇所のポイント９ａ，９ｂ，９ｃ，９ｄで位置決めを行なったのちダイボンドする（図２参照）。次にこれをリフローに通してバンプ２を溶融し、回路基板３上に接合する。次の樹脂コーティング工程は半導体ウエハ８と回路基板３との隙間を封止するためのものである。図３に示したように、両者間の隙間に樹脂６を充填してバンプ２を封止する。樹脂６はキュア炉に通すことで硬化する。次のダイシング工程ではダイシングマシーンによって半導体ウエハ８を枡目状に切断して半導体チップ１毎に分割する。この時、図４に示したように、回路基板３も半導体チップ１と一緒にダイシングされ、直方体形状の半導体パッケージ４（ＣＳＰ）として完成する。
【０００８】
このように、上記実施例では従来例と違って半導体ウエハ８の状態で回路基板３上にダイボンドするので、従来のような回路基板３にダイボンドする前に半導体ウエハ８をダイシングする工程及びダイシングした半導体チップ１をエキスパンドする工程を省略することができる。また、ダイボンド工程も従来のような半導体チップ１一個ずつ何回も繰り返して行うのに比べて一回だけで済むので、従来より２工程少ない４工程で製造することができる他、ダイボンド工程における半導体ウエハ８の位置合わせ作業も極めて容易となる。
【０００９】
図５は本発明の第二実施例における製造工程を示したものである。この実施例では、半導体ウエハ８上にバンプ２を形成する工程、及び半導体ウエハ８を回路基板３上にダイボンドする工程は、前記第一実施例と同様なので、各工程の詳細な説明は省略する。この実施例では回路基板３上にダイボンドされた半導体ウエハ８に対して、図６に示したように、回路基板３をそのままにして半導体ウエハ８のみをチップ毎にダイシングして枡目状の半導体チップ１とする工程が先の実施例とは異なる。次の樹脂コーティング工程は、前述と同様、半導体ウエハ８と回路基板３との隙間を樹脂封止するためのものであるが、この実施例では図７に示したように、半導体ウエハ８と回路基板３との隙間だけでなく、ダイシングした半導体チップ１同士の隙間にも樹脂６が充填される。キュア炉で樹脂６を硬化させたのち、再度半導体チップ１のダイシングラインに沿って今度は回路基板３も一緒にダイシングし（図８参照）、直方体形状の半導体パッケージ４（ＣＳＰ）を完成させる。
【００１０】
このように、第二実施例にあっても、従来例とは異なって半導体ウエハ８の状態で回路基板３上にダイボンドするので、従来のような半導体ウエハ８のダイシング工程及びエキスパンド工程を省略することができ、従来より１工程少ない５工程で製造することができる他、この実施例では半導体ウエハ８を回路基板３上でダイシングして半導体チップ１にしてから樹脂を充填しているので、樹脂封止がより一層確実になるといった効果がある。また、回路基板３と一緒に切断する二回目のダイシング幅を、半導体ウエハ８だけを切断する一回目のダイシング幅より狭くした場合には、図９に示したように、半導体チップ１の側面周囲に樹脂６を残すことができ、これによって半導体チップ１をより確実に保護できるといった効果がある。
【００１１】
【発明の効果】
以上説明したように、本発明に係るチップサイズパッケージの製造方法によれば、半導体ウエハの状態で回路基板上にダイボンドするので、ダイボンドする際の回路基板上への位置合わせ作業が、従来のように半導体チップ毎にするのに比べて極めて容易となる他、従来の製造工程より少ない工程数で製造することができるといった効果を奏する。
【００１２】
また、回路基板上に半導体ウエハをダイボンドしたのち、半導体ウエハだけを枡目状にダイシングして半導体チップとした場合には、樹脂封止がより一層確実なものになるといった効果が得られる。
【図面の簡単な説明】
【図１】本発明の第一実施例に係るチップサイズパッケージの製造工程図である。
【図２】上記図１のＡ−Ａ線断面図である。
【図３】上記図１のＢ−Ｂ線断面図である。
【図４】上記図１のＣ−Ｃ線断面図である。
【図５】本発明の第二実施例に係るチップサイズパッケージの製造工程図である。
【図６】上記図５のＤ−Ｄ線断面図である。
【図７】上記図５のＥ−Ｅ線断面図である。
【図８】上記図５のＦ−Ｆ線断面図である。
【図９】半導体チップの側面周囲に樹脂を残した場合の図８と同様の断面図である。
【図１０】チップサイズパッケージの一例を示す断面図である。
【図１１】チップサイズパッケージの従来の製造工程図である。
【図１２】上記図１１のＧ−Ｇ線断面図である。
【符号の説明】
１ 半導体チップ
２ バンプ
３ 回路基板
４ 半導体パッケージ
６ 樹脂
８ 半導体ウエハ
【発明の属する技術分野】
本発明は、半導体パッケージの製造方法に係り、特に超小型のチップサイズパッケージの製造方法に関する。
【０００２】
【従来の技術】
近年、セット機器の小型化に伴なって半導体パッケージの超小型化が益々進み、最近ではバンプ接続技術を用いた所謂チップサイズパッケージ（ＣＳＰ）が開発されている（エレクトロニクス実装技術 １９９５（Ｖｏｌ．１１ Ｎｏ．３）、及び特開平６−３４９８９３号参照）。これは、例えば図１０に示したように、半導体チップ１の下面に多数のバンプ２を形成しておき、半導体チップ１をマザーボードに直接マウントしてバンプ２を回路接続するか、もしくは図に示したように、半導体チップ１と同一形状の回路基板３にバンプ２を接続して層状の半導体パッケージ４としておき、回路基板３の下面に設けた電極５をマザーボードに接続するものである。なお、バンプ２によって形成される半導体チップ１と回路基板３との隙間は樹脂６によって封止されている。
【０００３】
図１１は、上述の構造からなる半導体パッケージ４（ＣＳＰ）の一製造工程図を示したものである。この製造工程では先ずシリコン等のウエハ上に集積回路を形成して半導体ウエハ８としたのち、その表面にパッシベーション膜を施して集積回路を保護した上で、半導体ウエハ８上に整列した多数のバンプ２を形成する。次の工程では半導体ウエハ８を半導体チップ１毎にダイシングし、更に半導体チップ１を一個ずつ吸着し易いように、エキスパンド工程によって隣接する半導体チップ１同士の間隔を空ける。次の工程ではガラスエポキシ又はフィルム等によって形成された回路基板３の所定位置に上記エキスパンドした半導体チップ１を吸着ノズルを用いて一個ずつ配置する。図１２に示したように、半導体チップ１はバンプ２を下側に向けて回路基板３に配列され、バンプ２を所定の電子回路上にダイボンディングする。リフロー工程でバンプ２を溶融し、回路基板３上に接合する。次の樹脂コーティング工程は半導体チップ１と回路基板３との隙間を封止するためのものであり、両者間に樹脂６が充填される。樹脂６はキュア炉を通すことで硬化する。最後のダイシング工程ではダイシングマシーンによって枡目状に切断し、一個ずつの半導体チップ１とする。この時は回路基板３も半導体チップ１と一緒にダイシングされて、直方体形状の半導体パッケージ４（ＣＳＰ）が完成する。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の製造方法にあっては、バンプ２の形成から半導体パッケージ４の完成までに６工程を必要とする上、半導体チップ１を一個ずつ回路基板３上に移送し、各々について位置合わせしてからダイボンドしなければならないなど、作業工程が面倒である他、作業時間が掛かってしまうといった問題があった。
【０００５】
そこで、本発明は、バンプの形成から半導体パッケージの完成までの製造工程を減らすと同時に、ダイボンド工程での位置合わせ等を容易に行えるようにしたチップサイズパッケージの製造方法を提供するものである。
【０００６】
【課題を解決するための手段】
すなわち、上記課題を解決するために、本発明に係るチップサイズパッケージの製造方法は、第１に、半導体ウエハ上にバンプを形成する工程と、このバンプによって半導体ウエハを回路基板上にダイボンドする工程と、ダイボンドされた半導体ウエハと回路基板とをリフローを通してバンプを溶融し、半導体ウエハを回路基板に接合する工程と、接合された半導体ウエハと回路基板との間に樹脂を充填する工程と、充填された樹脂を加熱硬化する工程と、半導体チップ毎に、半導体ウエハを回路基板までダイシングする工程とを備えることを特徴とし、
第２に、 半導体ウエハ上にバンプを形成する工程と、このバンプによって半導体ウエハを回路基板上にダイボンドする工程と、ダイボンドされた半導体ウエハと回路基板とをリフローを通してバンプを溶融し、半導体ウエハを回路基板に接合する工程と、回路基板に接合された半導体ウエハのみを半導体チップ毎にダイシングする工程と、チップ毎にダイシングされた半導体チップの側面と下面に樹脂を充填する工程と、充填された樹脂を加熱硬化する工程と、半導体チップ毎に、充填された樹脂部分を回路基板までダイシングする工程とを備えることを特徴とする。
【０００７】
【発明の実施の形態】
以下、添付図面に基づいて本発明に係るチップサイズパッケージの製造方法を詳細に説明する。図１は本発明の第一実施例の製造工程を示したものである。先の実施例と同様、先ずシリコン等のウエハ上に集積回路を形成して半導体ウエハ８としたのち、その表面にパッシベーション膜を施して集積回路を保護した上で、半導体ウエハ８上に整列した多数のバンプ２を形成する。次に上記半導体ウエハ８を裏返してバンプ２を下側に向け、そのまま回路基板３の上に載置して上下左右の４箇所のポイント９ａ，９ｂ，９ｃ，９ｄで位置決めを行なったのちダイボンドする（図２参照）。次にこれをリフローに通してバンプ２を溶融し、回路基板３上に接合する。次の樹脂コーティング工程は半導体ウエハ８と回路基板３との隙間を封止するためのものである。図３に示したように、両者間の隙間に樹脂６を充填してバンプ２を封止する。樹脂６はキュア炉に通すことで硬化する。次のダイシング工程ではダイシングマシーンによって半導体ウエハ８を枡目状に切断して半導体チップ１毎に分割する。この時、図４に示したように、回路基板３も半導体チップ１と一緒にダイシングされ、直方体形状の半導体パッケージ４（ＣＳＰ）として完成する。
【０００８】
このように、上記実施例では従来例と違って半導体ウエハ８の状態で回路基板３上にダイボンドするので、従来のような回路基板３にダイボンドする前に半導体ウエハ８をダイシングする工程及びダイシングした半導体チップ１をエキスパンドする工程を省略することができる。また、ダイボンド工程も従来のような半導体チップ１一個ずつ何回も繰り返して行うのに比べて一回だけで済むので、従来より２工程少ない４工程で製造することができる他、ダイボンド工程における半導体ウエハ８の位置合わせ作業も極めて容易となる。
【０００９】
図５は本発明の第二実施例における製造工程を示したものである。この実施例では、半導体ウエハ８上にバンプ２を形成する工程、及び半導体ウエハ８を回路基板３上にダイボンドする工程は、前記第一実施例と同様なので、各工程の詳細な説明は省略する。この実施例では回路基板３上にダイボンドされた半導体ウエハ８に対して、図６に示したように、回路基板３をそのままにして半導体ウエハ８のみをチップ毎にダイシングして枡目状の半導体チップ１とする工程が先の実施例とは異なる。次の樹脂コーティング工程は、前述と同様、半導体ウエハ８と回路基板３との隙間を樹脂封止するためのものであるが、この実施例では図７に示したように、半導体ウエハ８と回路基板３との隙間だけでなく、ダイシングした半導体チップ１同士の隙間にも樹脂６が充填される。キュア炉で樹脂６を硬化させたのち、再度半導体チップ１のダイシングラインに沿って今度は回路基板３も一緒にダイシングし（図８参照）、直方体形状の半導体パッケージ４（ＣＳＰ）を完成させる。
【００１０】
このように、第二実施例にあっても、従来例とは異なって半導体ウエハ８の状態で回路基板３上にダイボンドするので、従来のような半導体ウエハ８のダイシング工程及びエキスパンド工程を省略することができ、従来より１工程少ない５工程で製造することができる他、この実施例では半導体ウエハ８を回路基板３上でダイシングして半導体チップ１にしてから樹脂を充填しているので、樹脂封止がより一層確実になるといった効果がある。また、回路基板３と一緒に切断する二回目のダイシング幅を、半導体ウエハ８だけを切断する一回目のダイシング幅より狭くした場合には、図９に示したように、半導体チップ１の側面周囲に樹脂６を残すことができ、これによって半導体チップ１をより確実に保護できるといった効果がある。
【００１１】
【発明の効果】
以上説明したように、本発明に係るチップサイズパッケージの製造方法によれば、半導体ウエハの状態で回路基板上にダイボンドするので、ダイボンドする際の回路基板上への位置合わせ作業が、従来のように半導体チップ毎にするのに比べて極めて容易となる他、従来の製造工程より少ない工程数で製造することができるといった効果を奏する。
【００１２】
また、回路基板上に半導体ウエハをダイボンドしたのち、半導体ウエハだけを枡目状にダイシングして半導体チップとした場合には、樹脂封止がより一層確実なものになるといった効果が得られる。
【図面の簡単な説明】
【図１】本発明の第一実施例に係るチップサイズパッケージの製造工程図である。
【図２】上記図１のＡ−Ａ線断面図である。
【図３】上記図１のＢ−Ｂ線断面図である。
【図４】上記図１のＣ−Ｃ線断面図である。
【図５】本発明の第二実施例に係るチップサイズパッケージの製造工程図である。
【図６】上記図５のＤ−Ｄ線断面図である。
【図７】上記図５のＥ−Ｅ線断面図である。
【図８】上記図５のＦ−Ｆ線断面図である。
【図９】半導体チップの側面周囲に樹脂を残した場合の図８と同様の断面図である。
【図１０】チップサイズパッケージの一例を示す断面図である。
【図１１】チップサイズパッケージの従来の製造工程図である。
【図１２】上記図１１のＧ−Ｇ線断面図である。
【符号の説明】
１ 半導体チップ
２ バンプ
３ 回路基板
４ 半導体パッケージ
６ 樹脂
８ 半導体ウエハ
Claims (2)
- 半導体ウエハ上にバンプを形成する工程と、
このバンプによって半導体ウエハを回路基板上にダイボンドする工程と、
ダイボンドされた半導体ウエハと回路基板とをリフローを通してバンプを溶融し、半導体ウエハを回路基板に接合する工程と、
接合された半導体ウエハと回路基板との間に樹脂を充填する工程と、
充填された樹脂を加熱硬化する工程と、
半導体チップ毎に、半導体ウエハを回路基板までダイシングする工程とを備えるチップサイズパッケージの製造方法。 - 半導体ウエハ上にバンプを形成する工程と、
このバンプによって半導体ウエハを回路基板上にダイボンドする工程と、
ダイボンドされた半導体ウエハと回路基板とをリフローを通してバンプを溶融し、半導体ウエハを回路基板に接合する工程と、
回路基板に接合された半導体ウエハのみを半導体チップ毎にダイシングする工程と、
チップ毎にダイシングされた半導体チップの側面と下面に樹脂を充填する工程と、
充填された樹脂を加熱硬化する工程と、
半導体チップ毎に、充填された樹脂部分を回路基板までダイシングする工程とを備えるチップサイズパッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3590296A JP3621182B2 (ja) | 1996-02-23 | 1996-02-23 | チップサイズパッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3590296A JP3621182B2 (ja) | 1996-02-23 | 1996-02-23 | チップサイズパッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232256A JPH09232256A (ja) | 1997-09-05 |
| JP3621182B2 true JP3621182B2 (ja) | 2005-02-16 |
Family
ID=12454968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3590296A Expired - Lifetime JP3621182B2 (ja) | 1996-02-23 | 1996-02-23 | チップサイズパッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3621182B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW421980B (en) * | 1997-12-22 | 2001-02-11 | Citizen Watch Co Ltd | Electronic component device, its manufacturing process, and collective circuits |
| JP2000091273A (ja) | 1998-09-11 | 2000-03-31 | Sony Corp | 半導体パッケージの製造方法およびその構造 |
| JP3661444B2 (ja) * | 1998-10-28 | 2005-06-15 | 株式会社ルネサステクノロジ | 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 |
| JP4119053B2 (ja) * | 1999-07-16 | 2008-07-16 | 浜松ホトニクス株式会社 | 半導体装置及びその製造方法 |
| JP4388640B2 (ja) * | 1999-09-10 | 2009-12-24 | 株式会社ディスコ | Ｃｓｐ基板保持部材及び該ｃｓｐ基板保持部材が載置されるｃｓｐ基板用テーブル |
| AU6001599A (en) * | 1999-10-01 | 2001-05-10 | Hitachi Limited | Semiconductor device and method of manufacture thereof |
| JP2001230341A (ja) | 2000-02-18 | 2001-08-24 | Hitachi Ltd | 半導体装置 |
| JP2001237348A (ja) | 2000-02-23 | 2001-08-31 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2002057252A (ja) | 2000-08-07 | 2002-02-22 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US6379982B1 (en) * | 2000-08-17 | 2002-04-30 | Micron Technology, Inc. | Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing |
| KR100452819B1 (ko) * | 2002-03-18 | 2004-10-15 | 삼성전기주식회사 | 칩 패키지 및 그 제조방법 |
| JP2003273279A (ja) | 2002-03-18 | 2003-09-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US20060019468A1 (en) * | 2004-07-21 | 2006-01-26 | Beatty John J | Method of manufacturing a plurality of electronic assemblies |
| TW200949961A (en) * | 2008-05-30 | 2009-12-01 | Powertech Technology Inc | Manufacturing method of semiconductor element |
| JP2009094539A (ja) * | 2009-01-21 | 2009-04-30 | Disco Abrasive Syst Ltd | Ｃｓｐ基板の分割加工方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02125633A (ja) * | 1988-11-04 | 1990-05-14 | Nec Corp | 集積回路 |
| JPH07231020A (ja) * | 1994-02-16 | 1995-08-29 | Toshiba Corp | エリアパッド付き半導体チップの製造方法 |
| JPH088278A (ja) * | 1994-06-20 | 1996-01-12 | Hitachi Ltd | 半導体装置の製造方法 |
-
1996
- 1996-02-23 JP JP3590296A patent/JP3621182B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09232256A (ja) | 1997-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6376278B1 (en) | Methods for making a plurality of flip chip packages with a wafer scale resin sealing step | |
| US6924171B2 (en) | Bilayer wafer-level underfill | |
| TWI423401B (zh) | 在上側及下側具有暴露基底表面之半導體推疊封裝組件 | |
| JP3526731B2 (ja) | 半導体装置およびその製造方法 | |
| JP3621182B2 (ja) | チップサイズパッケージの製造方法 | |
| US7148560B2 (en) | IC chip package structure and underfill process | |
| US7129110B1 (en) | Semiconductor device and method for manufacturing the same | |
| US7413925B2 (en) | Method for fabricating semiconductor package | |
| KR100460062B1 (ko) | 멀티 칩 패키지 및 그 제조 방법 | |
| US8624377B2 (en) | Method of stacking flip-chip on wire-bonded chip | |
| CN113363166A (zh) | 扇出型堆迭式半导体封装结构的多层模封方法 | |
| JP2001320013A (ja) | 半導体装置およびその製造方法 | |
| CN100477208C (zh) | 制造半导体器件的方法 | |
| JP2003273279A (ja) | 半導体装置およびその製造方法 | |
| TWI582867B (zh) | 晶片封裝製程 | |
| JP2003060117A (ja) | 半導体装置の製造方法 | |
| TWI254427B (en) | Chip scale package and method of assembling the same | |
| US7479411B1 (en) | Apparatus and method for forming solder seals for semiconductor flip chip packages | |
| TW201836114A (zh) | 無基板封裝結構 | |
| CN101226928B (zh) | 堆栈式芯片封装结构及其制作方法 | |
| CN120731000B (zh) | 实现霍尔芯片堆叠互联的扇出型晶圆级封装结构及封装方法 | |
| KR100451511B1 (ko) | 웨이퍼 레벨 플립-칩 어레이 패키지의 제조 방법 | |
| KR100499328B1 (ko) | 댐을 이용한 플립칩 패키징 방법 | |
| US20040207065A1 (en) | [stack-type multi-chip package and method of fabricating bumps on the backside of a chip] | |
| KR20080044518A (ko) | 반도체 패키지 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040610 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041117 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |