JP3622773B2

JP3622773B2 - Ceramic electronic components

Info

Publication number: JP3622773B2
Application number: JP19788593A
Authority: JP
Inventors: 裕竹島; 陽安藤; 孝則中村; 敏彦橘▲高▼
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1993-07-14
Filing date: 1993-07-14
Publication date: 2005-02-23
Anticipated expiration: 2020-02-23
Also published as: JPH0729768A

Description

【０００１】
【産業上の利用分野】
本発明はセラミック電子部品及びその製造方法に関する。具体的には、セラミックコンデンサ等の誘電体セラミックの薄膜を使用したセラミック電子部品及びその製造方法に関する。
【０００２】
【従来の技術】
近年、電子部品の分野においては回路の高密度化に伴い、積層コンデンサ等の一層の微小化及び高性能化が望まれている。積層コンデンサ等の誘電体セラミックを用いたセラミック電子部品を高性能化する場合の一つの手法として誘電体セラミックを薄膜形成法により形成する方法がある。例えば積層コンデンサの誘電体セラミックをスパッタリング法で形成して薄膜化し、高容量化を図った積層コンデンサが開示されている（例えば、特開昭５６−１４４５２３号公報）。この方法で作製された積層コンデンサは、同一サイズの従来品に比べ飛躍的に高容量化を達成することができる。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記方法で作製された積層コンデンサは耐電圧が低く、リークしやすいという問題点があった。また薄膜化した誘電体セラミックにリークする部分とそうでない部分とがあり、電子部品としての信頼性を著しく低下させていた。
【０００４】
本発明は叙上の従来例の欠点に鑑みてなされたものであり、その目的とするところは、少なくとも２層以上の配向性の異なる層を有するセラミック薄膜を用いることにより、リークを少なくして耐電圧を高めた信頼性のあるセラミック電子部品を提供することにある。
【０００５】
【課題を解決するための手段】
本発明のセラミック電子部品は、実質的に組成、結晶構造は同一であるセラミック薄膜が２層以上積層されており、各層の配向性が異なる誘電体セラミック層からなる複合セラミック薄膜を有することを特徴としている。
【０００８】
本発明のセラミック電子部品にあっては、複合セラミック薄膜を、実質的に組成、結晶構造は同一であるセラミック薄膜が２層以上積層されており、各層の配向性が異なる誘電体セラミック層から構成しているので、複合セラミック薄膜全体として耐電圧が向上し、また、複合セラミック薄膜からリークする確率を飛躍的に減少することができる。したがって、この複合セラミック薄膜を用いたセラミック電子部品においては、リーク電流を少なくして耐電圧を高めることができ、セラミックス電子部品の信頼性を高めることができる。
【００１０】
【実施例】
図１は、本発明の一実施例であるセラミック電子部品１の概略構成図であって、セラミック電子部品１は、基板２上に積層された下部電極３、誘電体薄膜４及び上部電極５などから構成されている。誘電体薄膜４は、ＣＶＤ法などの薄膜形成法により形成されていて、薄膜部４ａと薄膜部４ｂの２層から構成されている。このような誘電体薄膜４を用いたセラミック電子部品１にあっては、その耐電圧を向上させることができ、誘電体薄膜４からのリークを減少させることができるので、セラミック電子部品１の信頼性を高めることができる。これは、誘電体薄膜４を構成する各薄膜部４ａ，４ｂ同志、若しくはそれらの界面において電気的性質が変化するためであると考えられる。例えば、このセラミック電子部品１は、積層コンデンサ、多層回路基板、積層型バリスタや圧電素子などのセラミック電子部品に応用することができる。
【００１１】
具体的実施例
以下、本発明の具体的実施例であるセラミック電子部品１に基づき詳述する。まず単結晶ＭｇＯの（ｈ００）基板（ｈは０より大きい整数）を基板２として用い、単結晶ＭｇＯの（ｈ００）面にＰｔを５００℃でスパッタリングして基板２上に（ｈ００）方位のＰｔ層をエピタキシャル成長させ下部電極３を形成し、その上に下部電極３を取り出すためのステンレス（ＳＵＳ）製のメタルマスク（図示せず）を載置した。
【００１２】
次に、基板２をＣＶＤ装置（図示せず）のサセプタ上に保持して、基板温度を８００℃に保ちながら、Ｓｒ（ＤＰＭ）_２（Ｐｈｅｎ）_２〔ただし、ＤＰＭ＝Ｃ_１１Ｈ_１９０_２，Ｐｈｅｎ＝Ｃ_１２Ｈ_８Ｎ_２〕及びＴｉ（ｉ・Ｏ−Ｐｒ）_４〔チタンイソプロポキシド〕を用いて、熱ＣＶＤ法によってＳｒＴｉＯ_３による薄膜部４ａを１時間成膜した。降温後、薄膜部４ａを成膜させた基板２をＣＶＤ装置から取り出し、アセトン中で超音波洗浄を行なった後、再びサセプタに載置してさらに１時間、薄膜部４ａの上にさらにＳｒＴｉＯ_３による薄膜部４ｂを熱ＣＶＤ法により成膜させ、２層の薄膜部４ａ，４ｂからなる誘電体薄膜４を形成した。
【００１３】
最後に、誘電体薄膜４上にＡｇを蒸着して直径１ｍｍの上部電極５を形成して、セラミック電子部品１を作製した。
【００１４】
このようにして作製された２層の薄膜部４ａ，４ｂからなる誘電体薄膜４を用いたセラミック電子部品１の効果を確かめるために試験を行なった。この試験は、上記のようにして作製した２０個の実施例試料を用いて行ない、１００ｍＶ、１ｋＨｚの条件下で静電容量Ｃ及び損失係数ｔａｎδ（＝ε″／ε′：ε′，ε″は複素誘電率）、誘電体薄膜４の比誘電率並びにショート確率を求めた。
【００１５】
比較例１
比較例１として、実施例試料と同様に下部電極を形成した基板上にメタルマスクを載置し、熱ＣＶＤ法によりＳｒＴｉＯ_３の誘電体薄膜を１時間成膜させたのち降温させ、誘電体薄膜上にＡｇを蒸着させて比較例１の試料を作製し、同一項目について試験を行なった。
【００１６】
比較例２
また、比較例２として、比較例１と同様にして熱ＣＶＤ法によりＳｒＴｉＯ_３の誘電体薄膜を２時間成膜させた比較例２の試料を作製し、同一項目について試験を行なった。
【００１７】
試験結果
実施例試料及び各比較例試料について得られた試験結果を表１に示す。
【００１８】
【表１】

【００１９】
表１からわかるように、実施例試料においては損失係数も比較例１，２に比べて減少しており、リークが少なくなったことが分かる。また、ショート確率が著しく減少しており、信頼性の高いセラミック電子部品を得られることが分かった。また、配向性の異なる２つの層を有する誘電体薄膜によっては、静電容量に大きな影響を与えることはなかった。
【００２０】
次に、誘電体薄膜の配向性を確かめるために、実施例試料、比較例１及び比較例２の誘電体薄膜について、それぞれＸ線回折法により分析したところ、比較例１及び比較例２の各試料においては、ＳｒＴｉＯ_３の（ｈ００）方位のピークのみが観察されたのに対し、実施例試料においては（ｈ００）方位の他、（ｈｈ０）方位及び（ｈｈｈ）方位のピークが観察された。このことより実施例試料においては、アセトンによる洗浄前に形成した薄膜部４ａと洗浄後に形成した薄膜部４ｂとでは、ＳｒＴｉＯ_３結晶の配向状態が異なることが確認された。
【００２１】
なお、本実施例においては、まず薄膜部４ａを成膜してアセトン洗浄した後にさらに薄膜部４ｂを形成させることにより、２つの配向性の異なる層を有する誘電体薄膜４を形成させたが、ＣＶＤ法の成膜温度や成膜時の圧力等を変化させることにより、２つ以上の異なる配向性を有する誘電体薄膜４を形成することも可能である。また、本実施例では、配向性の違いを明らかにするために、単結晶基板を用いたが、多結晶基板、あるいはガラス基板でも同様の効果が得られる。
【００２２】
また、ＣＶＤ法によって誘電体薄膜４を形成させる以外に、他の薄膜形成法を用いることができる。さらに、２種以上の薄膜形成法を組合せることにより誘電体薄膜４を形成してもよいが、同一成膜法で誘電体薄膜４を形成すれば１種類の成膜装置を使用するだけでよいので、容易且つコスト的に有利である。
【００２３】
【発明の効果】
複合セラミック薄膜を、実質的に組成、結晶構造が同一である２層以上の配向性の異なる誘電体セラミック層から構成しているので、複合セラミック薄膜全体として耐電圧が向上し、また、複合セラミック薄膜からリークする確率を飛躍的に減少することができる。したがって、この複合セラミック薄膜を用いたセラミックス電子部品においては、リークを少なくして耐電圧を高めることができ、セラミックス電子部品の信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明の一実施例であるセラミック電子部品を一部破断した概略構成図である。
【符号の説明】
１セラミック電子部品
３下部電極
４誘電体薄膜
４ａ，４ｂ薄膜部
５上部電極[0001]
[Industrial application fields]
The present invention relates to a ceramic electronic component and a manufacturing method thereof. Specifically, the present invention relates to a ceramic electronic component using a dielectric ceramic thin film such as a ceramic capacitor and a method for manufacturing the same.
[0002]
[Prior art]
In recent years, in the field of electronic components, further miniaturization and higher performance of multilayer capacitors and the like have been desired as the density of circuits increases. One method for improving the performance of ceramic electronic components using dielectric ceramics such as multilayer capacitors is to form dielectric ceramics by a thin film forming method. For example, a multilayer capacitor is disclosed in which a dielectric ceramic of a multilayer capacitor is formed by sputtering to reduce the film thickness, thereby increasing the capacity (for example, JP-A-56-144523). The multilayer capacitor fabricated by this method can achieve a significantly higher capacity than conventional products of the same size.
[0003]
[Problems to be solved by the invention]
However, the multilayer capacitor manufactured by the above method has a problem that it has a low withstand voltage and easily leaks. In addition, there are a portion that leaks to the thinned dielectric ceramic and a portion that does not, and the reliability as an electronic component is significantly reduced.
[0004]
The present invention has been made in view of the disadvantages of the conventional examples described above, and the object of the present invention is to reduce leakage by using a ceramic thin film having at least two layers having different orientations. An object of the present invention is to provide a reliable ceramic electronic component having an increased withstand voltage.
[0005]
[Means for Solving the Problems]
The ceramic electronic component of the present invention has a composite ceramic thin film composed of dielectric ceramic layers in which two or more ceramic thin films having substantially the same composition and crystal structure are laminated, and the orientation of each layer is different. It is said.
[0008]
In the ceramic electronic component of the present invention, a composite ceramic thin film is composed of two or more ceramic thin films having substantially the same composition and crystal structure, and each layer is composed of dielectric ceramic layers having different orientations. Therefore, the withstand voltage is improved as a whole of the composite ceramic thin film, and the probability of leakage from the composite ceramic thin film can be drastically reduced. Therefore, in the ceramic electronic component using this composite ceramic thin film, the leakage current can be reduced, the withstand voltage can be increased, and the reliability of the ceramic electronic component can be increased .
[0010]
【Example】
FIG. 1 is a schematic configuration diagram of a ceramic electronic component 1 according to an embodiment of the present invention. The ceramic electronic component 1 includes a lower electrode 3, a dielectric thin film 4 and an upper electrode 5 stacked on a substrate 2. It is composed of The dielectric thin film 4 is formed by a thin film forming method such as a CVD method, and includes two layers of a thin film portion 4a and a thin film portion 4b. In the ceramic electronic component 1 using such a dielectric thin film 4, the withstand voltage can be improved and the leakage from the dielectric thin film 4 can be reduced. Can increase the sex. This is presumably because the electrical properties change at the

thin film portions

4a and 4b constituting the dielectric thin film 4 or at their interfaces. For example, the ceramic electronic component 1 can be applied to ceramic electronic components such as multilayer capacitors, multilayer circuit boards, multilayer varistors, and piezoelectric elements.
[0011]
Specific Example Hereinafter, the ceramic electronic component 1 which is a specific example of the present invention will be described in detail. First, a single crystal MgO (h00) substrate (h is an integer greater than 0) is used as the substrate 2, and Pt is sputtered on the (h00) plane of the single crystal MgO at 500 ° C. to form (t00) -oriented Pt on the substrate 2. The layer was epitaxially grown to form the lower electrode 3, and a stainless steel (SUS) metal mask (not shown) for taking out the lower electrode 3 was placed thereon.
[0012]
Next, Sr (DPM) ₂ (Phen) ₂ [where DPM = C ₁₁ H ₁₉ 0 ₂ while holding the substrate 2 on a susceptor of a CVD apparatus (not shown) and maintaining the substrate temperature at 800 ° C. , Phen = C ₁₂ H ₈ N ₂ ] and Ti (i · O-Pr) ₄ [titanium isopropoxide], a thin film portion 4a made of SrTiO _{3 was formed} by thermal CVD for 1 hour. After the temperature is lowered, the substrate 2 on which the thin film portion 4a has been formed is taken out of the CVD apparatus, subjected to ultrasonic cleaning in acetone, placed on the susceptor again, and further on the thin film portion 4a for further SrTiO _3. The thin film portion 4b was formed by a thermal CVD method to form a dielectric thin film 4 composed of two

thin film portions

4a and 4b.
[0013]
Finally, Ag was vapor-deposited on the dielectric thin film 4 to form the upper electrode 5 having a diameter of 1 mm, and the ceramic electronic component 1 was produced.
[0014]
A test was conducted in order to confirm the effect of the ceramic electronic component 1 using the dielectric thin film 4 composed of the two

thin film portions

4a and 4b thus produced. This test was performed using 20 example samples prepared as described above, and the capacitance C and loss factor tanδ (= ε ″ / ε ′: ε ′, ε ″ under the conditions of 100 mV and 1 kHz. Is the complex dielectric constant), the dielectric constant of the dielectric thin film 4, and the short probability.
[0015]
Comparative Example 1
As Comparative Example 1, a metal mask is placed on a substrate on which a lower electrode is formed in the same manner as in the example sample, and a dielectric thin film of SrTiO ₃ is formed by thermal CVD for 1 hour, and then the temperature is lowered. Ag was vapor-deposited thereon to produce a sample of Comparative Example 1, and the same item was tested.
[0016]
Comparative Example 2
Further, as Comparative Example 2, a sample of Comparative Example 2 in which a dielectric thin film of SrTiO ₃ was formed for 2 hours by the thermal CVD method in the same manner as Comparative Example 1 was produced, and the same item was tested.
[0017]
Test Results Table 1 shows the test results obtained for the example samples and the comparative example samples.
[0018]
[Table 1]

[0019]
As can be seen from Table 1, in the example sample, the loss coefficient was also reduced as compared with Comparative Examples 1 and 2, and it was found that the leak was reduced. In addition, it was found that the probability of short circuit is remarkably reduced, and a highly reliable ceramic electronic component can be obtained. Further, the dielectric thin film having two layers having different orientations did not have a great influence on the capacitance.
[0020]
Next, in order to confirm the orientation of the dielectric thin film, the dielectric thin films of Example Sample, Comparative Example 1 and Comparative Example 2 were analyzed by X-ray diffraction, respectively. In the sample, only the peak in the (h00) direction of SrTiO ₃ was observed, whereas in the example sample, in addition to the (h00) direction, peaks in the (hh0) direction and the (hhh) direction were observed. From this, in the example sample, it was confirmed that the thin film portion 4a formed before the cleaning with acetone and the thin film portion 4b formed after the cleaning had different orientation states of the SrTiO ₃ crystal.
[0021]
In this example, the thin film portion 4a was first formed and washed with acetone, and then the thin film portion 4b was further formed to form the dielectric thin film 4 having two layers having different orientations. It is also possible to form the dielectric thin film 4 having two or more different orientations by changing the film formation temperature of the CVD method, the pressure at the time of film formation, and the like. In this embodiment, a single crystal substrate is used to clarify the difference in orientation, but a similar effect can be obtained with a polycrystalline substrate or a glass substrate.
[0022]
In addition to forming the dielectric thin film 4 by the CVD method, other thin film forming methods can be used. Furthermore, only two or more thin film forming method may be formed more dielectric thin film 4 to be combined, but using one type of film forming apparatus by forming the dielectric thin film 4 in the same deposition method This is advantageous in terms of ease and cost.
[0023]
【The invention's effect】
The double engagement ceramic thin film, substantially the composition, the crystal structure is composed of different dielectric ceramic layer having two or more layers of orientation is the same, the withstand voltage is improved as a whole composite ceramic thin film, The composite The probability of leakage from the ceramic thin film can be drastically reduced. Therefore, in the ceramic electronic component using this composite ceramic thin film, leakage can be reduced, the withstand voltage can be increased, and the reliability of the ceramic electronic component can be increased .
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram in which a ceramic electronic component according to an embodiment of the present invention is partially broken.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Ceramic electronic component 3 Lower electrode 4 Dielectric

thin film

4a, 4b Thin film part 5 Upper electrode

Claims

2. A ceramic electronic component comprising a composite ceramic thin film comprising a dielectric ceramic layer in which two or more ceramic thin films having substantially the same composition and crystal structure are laminated and each layer has a different orientation.