JP3629124B2 - Semiconductor device cooling device and manufacturing method thereof - Google Patents
Semiconductor device cooling device and manufacturing method thereof Download PDFInfo
- Publication number
- JP3629124B2 JP3629124B2 JP19666097A JP19666097A JP3629124B2 JP 3629124 B2 JP3629124 B2 JP 3629124B2 JP 19666097 A JP19666097 A JP 19666097A JP 19666097 A JP19666097 A JP 19666097A JP 3629124 B2 JP3629124 B2 JP 3629124B2
- Authority
- JP
- Japan
- Prior art keywords
- cooling
- semiconductor element
- main surface
- block
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
- H05K7/2089—Modifications to facilitate cooling, ventilating, or heating for power electronics, e.g. for inverters for controlling motor
- H05K7/20927—Liquid coolant without phase change
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体素子から発生する熱を外部に伝導し放散するための半導体素子用冷却装置およびその製造方法に関するものである。
【0002】
【従来の技術】
大電力用の半導体素子としては、GTOサイリスタ(gate turn off thyristor)やIGBT(insulated gate bipolar transistor)などがある。これらの外観形状は、筒状の絶縁体を間に挟んで、当該絶縁体の両端にそれぞれ外部主電極が配設された構成となっている。そして、外部主電極の外側主面には、大電力用の半導体素子が通電中に発生する熱を効率よく放散させるための液冷式の半導体素子用冷却装置が配設されている。
【0003】
図5に半導体素子用冷却装置10の平面構成を示し、図6に、図5におけるA−A線での断面構成を示す。
【0004】
図6に示すように、半導体素子用冷却装置10は冷却ブロック本体1と、該冷却ブロック本体1の下面側に接合された蓋ブロック2とを備えて直方体形状をなしている。これら冷却ブロック本体1や蓋ブロック2の材質としては熱伝導性の観点から通常、銅材(タフピッチ銅)が使用されている。
【0005】
冷却ブロック本体1は、一方主面にくし歯状の冷却フィン部4aを有した構造となっている。冷却フィン部4aは、冷却ブロック本体1に所定深さの溝部4を縦横に複数形成することで設けられている。蓋ブロック2は冷却ブロック本体1に対応する矩形の平板状に形成されている。
【0006】
そして、溝部4の開口側を覆うように、蓋ブロック2がロウ付けにより接合され、冷却ブロック本体1と蓋ブロック2とが液密にシールされた構造となっている。このような構造とすることで、溝部4は冷却ブロック本体1および蓋ブロック2を冷却するための冷却液を案内する流路を構成することになる。なお、冷却ブロック本体1と蓋ブロック2との間には、ロウ材3が介在している。
【0007】
また、冷却ブロック本体1の一側面に、溝部4に通じる流入管5が接続されると共に、冷却ブロック本体1の他側面にも、溝部4に通じる排出管6が接続されており、冷却液が流入管5を通じて溝部4に案内され、全ての溝部4を満たした後、排出管6より排出されるように構成されている。
【0008】
なお、後に説明するが、蓋ブロック2とは反対側の面が半導体素子に圧接される面となるので、これを圧接面PS1と呼称する。
【0009】
ここで、半導体素子用冷却装置10を半導体素子に取り付けた状態を図7に示す。図7においては、半導体素子としてGTOサイリスタ11を例示しており、GTOサイリスタ11の2つの外部主電極12にそれぞれ圧接面PS1が接触するように半導体素子用冷却装置10が配設されている。
【0010】
GTOサイリスタ11の本体である素子部は絶縁筒13の内部に配置されており、2つの外部主電極12を外部からの圧力で内部方向に付勢し、素子部に設けられた内部主電極に圧接することで、電気的な接続を保つ構成になっている。半導体素子用冷却装置10は、この外部からの圧力によって外部主電極12に圧接され、半導体素子用冷却装置10との接触を保つ構成となっている。
【0011】
この状態で半導体素子用冷却装置10に冷却液を流し、GTOサイリスタ11に通電すれば、通電中に発生する熱は、外部主電極12の主面から冷却ブロック本体1や蓋ブロック2側に伝導され、冷却液を通じて外部に放熱される。
【0012】
【発明が解決しようとする課題】
従来の半導体素子用冷却装置10は以上のように構成されているが、以下に説明する2つの問題を有していた。
第1の問題は、先に説明したように半導体素子用冷却装置10においては、図6に示すように、冷却ブロック本体1と蓋ブロック2とをロウ付けにより接合している。そして、この種のロウ付けに際して、一般にロウ材3として銀ロウ等が用いられている。
【0013】
従って、このロウ付け時におけるロウ材3の溶融温度は600〜800℃程度であり、この熱が銅製の冷却ブロック本体1および蓋ブロック2に伝わり、その材料となっている銅の軟化によって変形が生じることがあった。
【0014】
すなわち、GTOサイリスタ11は使用に際して、外部から圧力が加えられた状態となり、それが長期間に渡って維持されることになる。そして、先に説明したように外部からの圧力は半導体素子用冷却装置10にも加わり、半導体素子用冷却装置10は外部主電極12に圧接され続けることになる。この外部からの圧力は9.8×106〜14.7×106Pa(100〜150kgf/cm2)にもなり、ロウ付け時における銅の軟化と相俟って、冷却ブロック本体1の圧接面PS1が変形し、圧接力が不均一になるという事態を招いていた。
【0015】
ここで、図8〜図10を用いて、冷却ブロック本体1の圧接面PS1の変形状態を説明する。図8は、GTOサイリスタ11と半導体素子用冷却装置10との圧接状態を長期に渡って維持した後の、GTOサイリスタ11の外部主電極12の圧接面を示す平面図である。そして、図9は、図8におけるB−B線での断面図である。
【0016】
また、図10は、GTOサイリスタ11と半導体素子用冷却装置10との圧接状態を長期に渡って維持した後の、半導体素子用冷却装置10の断面図である。
【0017】
図8に示すように、外部主電極12の圧接面PS2には、半導体素子用冷却装置10の冷却フィン部4aおよび溝部4の形状を反映した凹凸模様が表われている。これは外部主電極12も、素子パッケージの工程におけるロウ付け工程で加熱され、冷却ブロック本体1と同様に軟化していることを示している。
【0018】
なお、図9に示すように、半導体素子用冷却装置10の冷却フィン部4aに対応して凹部14が形成され、溝部4に対応して凸部15が形成され、凹凸模様を構成している。
【0019】
また、図10に示すように、半導体素子用冷却装置10の圧接面PS1においては、冷却フィン部4aに対応して凸部16が形成され、溝部4に対応して凹部17が形成され、外部主電極12の圧接面PS2とは反転した凹凸模様を構成している。
【0020】
このように、半導体素子用冷却装置10および外部主電極12の圧接面PS1およびPS2において凹凸模様が形成されるということは、圧接力に差があることを示すものであり、このような圧接状態においては、GTOサイリスタ11の冷却が不十分となり素子特性の劣化を招来する等の第1の問題があった。
【0021】
圧接力の不均一を改善するには、冷却ブロック本体1の変形を防ぐ必要があり、そのために冷却ブロック本体1の圧接面PS1側の厚み、すなわち図7に示す寸法tを厚くする方法が考えられるが、この方法では半導体素子用冷却装置10の冷却能力の低下を招来するという問題があった。
【0022】
第2の問題は、冷却ブロック本体1の圧接面PS1の平面化工程のコストが増大することである。平面化工程は冷却ブロック本体1と蓋ブロック2を銀ロウ付けにより接合した後、ロウ付の際に発生する熱ひずみによる反りや、ロウ材の厚み差による傾きなどに起因する平行度不良を修正するとともに、表面粗さ(平面度)を規定値以内に加工するために不可欠な工程である。
【0023】
これら規定値はGTOサイリスタの場合、平面度5〜10μm、平行度20〜50μm程度となっている。そして、平面化は従来、旋盤やフライス盤による切削加工や研磨加工により行われていたので、加工に相当の時間を要し、製造コストを増加させていた。
【0024】
本発明は上記のような問題を解消するためになされたもので、半導体素子が均一に圧接されて効率のよい冷却ができ、半導体素子の電気的特性の安定化や信頼度の向上が図れるとともに、製造コストを低減した半導体素子用冷却装置およびその製造方法を提供することを目的とする。
【0025】
【課題を解決するための手段】
本発明に係る請求項1記載の半導体素子用冷却装置は、一方主面に冷却流体用の流路が形成された第1の冷却ブロックと、前記一方主面を覆い、前記流路を液密にシールするようにロウ付けにより接合される第2の冷却ブロックとを備え、前記第1の冷却ブロックの一方主面とは反対側の他方主面が前記半導体素子の外部主電極の主面に圧接され、前記半導体素子が通電中に発生する熱を外部に放散させる半導体素子用冷却装置において、前記第1の冷却ブロックの前記他方主面の、少なくとも前記半導体素子の外部主電極の主面に圧接される圧接面の表面硬度が、加圧成形処理によりビッカース硬度でHV=70〜90の範囲となっている。
【0026】
本発明に係る請求項2記載の半導体素子用冷却装置の製造方法は、半導体素子の外部主電極の主面に圧接され、該半導体素子が通電中に発生する熱を外部に放散させる半導体素子用冷却装置の製造方法であって、一方主面に冷却流体用の流路が形成された第1の冷却ブロックを準備する工程(a)と、前記一方主面を覆い、前記流路を液密にシールするように第2の冷却ブロックをロウ付けにより接合する工程(b)と、接合済みの前記第1および第2の冷却ブロックを加圧成形用金型に搭載し、前記第1および第2の冷却ブロックを加圧成形することで、前記第1の冷却ブロックの一方主面とは反対側の他方主面の、少なくとも前記半導体素子の外部主電極の主面に圧接される圧接面の表面硬度をビッカース硬度でHV=70〜90の範囲にする工程(c)とを備えている。
【0027】
本発明に係る請求項3記載の半導体素子用冷却装置の製造方法は、前記第1および第2の冷却ブロックの材質は、銅あるいはアルミニウム、またはこれらの合金の何れかであって、前記所定の圧力が、4.9×107〜9.8×107Pa(500〜1000kgf/cm2)の範囲となっている。
【0028】
本発明に係る請求項4記載の半導体素子用冷却装置の製造方法は、前記加圧成形用金型は、前記第1および第2の冷却ブロックを収容する有底無蓋の箱状の下金型と、前記下金型の上部開口部から挿入され、前記第1および第2の冷却ブロックを押圧する上金型とを備え、前記他方主面を押圧する前記上金型の先端部は、その平面度が5μm以下であって、前記工程(c)は、前記第1および第2の冷却ブロックを加圧成形すると同時に、前記他方主面の平面度を5μm以下にする工程を含んでいる。
【0029】
【発明の実施の形態】
<実施の形態>
<装置構成>
本発明に係る実施の形態として、図1に半導体素子用冷却装置10Aの平面構成を示し、図2に、図1おけるA−A線での断面構成を示す。
【0030】
図2に示すように、半導体素子用冷却装置10Aは冷却ブロック本体1A(第1の冷却ブロック)と、該冷却ブロック本体1Aの下面側に接合された蓋ブロック2A(第2の冷却ブロック)とを備えて直方体形状をなしている。これら冷却ブロック本体1Aや蓋ブロック2Aの材質としては銅あるいはアルミニウム、またはこれらの合金の何れかが使用されるが、一般的には熱伝導性の観点から、銅材(タフピッチ銅)が使用されている。
【0031】
冷却ブロック本体1Aは、一方主面にくし歯状の冷却フィン部4aを有した構造となっている。冷却フィン部4aは、冷却ブロック本体1Aに所定深さの溝部4を縦横に複数形成することで設けられている。
【0032】
蓋ブロック2Aは冷却ブロック本体1Aに対応する矩形の平板状に形成されている。そして、溝部4の開口側を覆うように、蓋ブロック2Aがロウ付けにより接合され、冷却ブロック本体1Aと蓋ブロック2Aとが液密にシールされた構造となっている。このような構造とすることで、溝部4は冷却ブロック本体1Aおよび蓋ブロック2Aを冷却するための冷却液を案内する流路を構成することになる。なお、冷却ブロック本体1Aと蓋ブロック2Aとの間には、ロウ材3が介在している。
【0033】
なお、蓋ブロック2Aが接合される主面とは反対側の主面において、平面視輪郭形状が矩形となった凹状領域が形成されており、これが後に説明するように、半導体素子に圧接される圧接面PS3となる。この圧接面PS3の表面硬度は、ビッカース硬度でHV=70〜90程度となっている。
【0034】
また、蓋ブロック2Aの外側主面にも凹状領域が存在するが、こちらは、後に説明する外部からの圧力が加わる面であるので加圧面ASと呼称する。
【0035】
なお、図1に示すように、冷却ブロック本体1Aの一側面に、溝部4に通じる流入管5が接続されると共に、冷却ブロック本体1Aの他側面にも、溝部4に通じる排出管6が接続されており、冷却液が流入管5を通じて溝部4に案内され、全ての溝部4を満たした後、排出管6より排出されるように構成されている。
【0036】
ここで、半導体素子用冷却装置10Aを半導体素子に取り付けた状態を図3に示す。図3においては、半導体素子として円盤形状のGTOサイリスタ11を例示しており、GTOサイリスタ11の2つの外部主電極12の圧接面PS2に、それぞれ半導体素子用冷却装置10Aの圧接面PS3が接触するように半導体素子用冷却装置10Aが配設されている。
【0037】
GTOサイリスタ11の本体である素子部は絶縁筒13の内部に配置されており、円盤形状の2つの外部主電極12を外部からの圧力で内部方向に付勢し、素子部に設けられた内部主電極に圧接することで、電気的な接続を保つ構成になっている。半導体素子用冷却装置10Aも、この外部からの圧力によって外部主電極12に圧接され、半導体素子用冷却装置10Aと外部主電極12との接触を保つ構成となっている。
【0038】
ここで、外部から加わる圧力は、9.8×106〜14.7×106Pa(100〜150kgf/cm2)であるが、圧接面PS3の表面硬度は、後述するような硬化処理を行うことで、ビッカース硬度でHV=70〜90程度となっているので、圧接によって圧接面PS3が変形するという事態は防止される。従って、GTOサイリスタ11の使用に際して、外部から圧力が加えられた状態が長期間に渡って維持される場合であっても、半導体素子用冷却装置10Aおよび外部主電極12の圧接面PS3およびPS2において凹凸模様が形成されるということはなく、圧接力は均一に外部主電極12の圧接面PS2に与えられ、GTOサイリスタ11は十分冷却され、素子特性の劣化を招来することはない。
【0039】
<製造方法>
ここで、以上説明した半導体素子用冷却装置10Aの製造方法について説明する。
まず、一方主面にくし歯状の冷却フィン部4aを有した冷却ブロック本体1Aを形成する。冷却フィン部4aは、熱伝導性の良好な銅やアルミニウムのブロック材に切削加工を施し、所定深さの溝部4を縦横に複数形成することで得られる。本実施の形態では、銅を使用する例について説明する。なお、鍛造により冷却ブロック本体1Aを形成しても良い。
【0040】
次に、冷却ブロック本体1Aに対応する矩形の平板状の蓋ブロック2Aを準備し、ロウ材3を冷却ブロック本体1Aと蓋ブロック2Aとの間に挟んで、加熱することによりロウ材3を溶かして、冷却ブロック本体1Aと蓋ブロック2Aとを液密に接合する。
【0041】
次に、図4に示すように、接合済みの冷却ブロック本体1Aと蓋ブロック2Aとを加圧成形用金型20にセットする。
【0042】
ここで、加圧成形用金型20の構成について説明する。加圧成形用金型20は、冷却ブロック本体1Aおよび蓋ブロック2Aを収容する有底無蓋の箱状の下金型21と、下金型21の上部開口部から挿入され、冷却ブロック本体1Aおよび蓋ブロック2Aを押圧する上金型22とで構成されている。
【0043】
下金型21の内部形状は、冷却ブロック本体1Aおよび蓋ブロック2Aの輪郭形状にほぼ合致する形状であり、蓋ブロック2Aが底部側に位置するように冷却ブロック本体1Aおよび蓋ブロック2Aを配置する。
【0044】
下金型21の底部の角部には逃げ溝23が形成されており、冷却ブロック本体1Aおよび蓋ブロック2Aの挿入の際には空気抜きとして機能し、挿入をスムーズにできる。
【0045】
上金型22の先端部TPは凸部になっており、上金型22の内壁との間に隙間が形成されている。その差し渡し寸法はGTOサイリスタ11の外部主電極12の直径より大きくなっている。そして、上金型22の先端部の平面視輪郭形状が、冷却ブロック本体1Aに相似する矩形形状であれば、図1に示すように平面視輪郭形状が矩形となった圧接面PS3が形成されることになる。なお、上金型22の先端部の平面視輪郭形状は、GTOサイリスタ11の外部主電極12の直径より大きな直径を有する円形形状でも良い。
【0046】
また、上金型22の先端部TPの平面度は5μm以下、上金型22と下金型21の平行度は20μm以下となるよう製作されている。
【0047】
ここで、製造工程の説明に戻る。上記のような加圧成形用金型20に接合済みの冷却ブロック本体1Aと蓋ブロック2Aとをセットし、図中において矢示するように上金型22を下降させて、圧力4.9×107Pa〜9.8×107Pa(500〜1000kgf/cm2)を加えると、上金型22の先端部TPが接触する冷却ブロック本体1Aの表面が陥没し、凹状の圧接面PS3が形成され、半導体素子用冷却装置10Aが完成する。
【0048】
この加圧成形工程により、ロウ付け工程に起因して軟化していた冷却ブロック本体1Aおよび蓋ブロック2Aが塑性変化し、その表面硬度はビッカース硬度でHV=70〜90程度となる。なお、軟化した状態の表面硬度は、ビッカース硬度でHV=40〜60程度あり、軟化する前の銅(タフピッチ銅)のビッカース硬度はHV=90〜100程度であるので、加圧成形工程により、軟化する前の硬度にまでほぼ回復したことになる。
【0049】
このように、冷却ブロック本体1Aの圧接面PS3の表面硬度を高めることで、圧接によって圧接面PS3が変形するという事態を防止できるので、冷却ブロック本体1Aの圧接面PS3側の厚み、すなわち図3に示す寸法tを厚くする必要はなく、表面硬度が増加したことにより逆に薄くすることも可能となる。寸法tが薄くなれば、それに比例して伝導熱抵抗が低下し、半導体素子用冷却装置10Aの冷却能力が向上することになる。なお、加圧成形を行う場合、寸法tは5mm程度にすることもできる。
【0050】
また、上金型22の先端部TPの平面度は5μm以下、上金型22と下金型21の平行度は20μm以下に設定しているので、冷却ブロック本体1Aの圧接面PS3の平面度は5μm以下、平行度は20μm以下となり、加圧成形工程と同時に平面化工程も施されることになる。従って、従来のように、旋盤やフライス盤による切削加工や研磨加工を必要とする平面化工程が不要となり、加工時間を短縮して製造コストを削減することが可能となる。
【0051】
なお、下金型21の底部の角部には逃げ溝23が形成されているので、加圧成形工程により、蓋ブロック2Aの外側主面に凹状の加圧面ASが形成されることになる。この面は冷却ブロック本体1Aの圧接面PS3ほど、平面度や平行度は要求されないが、上述したように加圧成形用金型20の加工精度が高く設定されているので、圧接面PS3に準じた平面度や平行度が得られることになる。
【0052】
<変形例>
なお、以上説明した半導体素子用冷却装置10Aにおいては、上金型22の先端部TPは凸部になっており、上金型22の内壁との間に隙間が形成されている例を示したが、これは、加圧によって冷却ブロック本体1Aが圧縮された場合に、圧縮力の逃げ場とするものであり、結果的に圧接面PS3が凹状となっていた。
【0053】
しかし、この圧縮力の逃げ場を形成せず、上金型22の先端部TPの差し渡し寸法を冷却ブロック本体1Aの寸法とほぼ同じにすれば、圧接面PS3は凹状にはならない。
【0054】
また、下金型21の底部の角部に逃げ溝23が形成されているが、これは必ずしも必要なものではなく、省略することもでき、その場合は加圧面ASは凹状にはならない。
【0055】
また、冷却ブロック本体1Aが、くし歯状の冷却フィン部4aを有した構造となっていたが、この構造はくし歯状に限定されるものではなく、U字状やうず巻き状であっても本願発明を適用することで同様の作用効果を得ることができる。
【0056】
【発明の効果】
本発明に係る請求項1記載の半導体素子用冷却装置によれば、第1の冷却ブロックと第2の冷却ブロックとが、ロウ付けにより接合され、ロウ付けに際しての加熱によりそれらの表面が軟化するような場合であっても、第1の冷却ブロックの他方主面の、少なくとも半導体素子の外部主電極の主面に圧接される圧接面の表面硬度が、加圧成形処理により、ビッカース硬度でHV=70〜90となるので、半導体素子の外部主電極の主面に圧接される圧力が、例えば9.8×106〜14.7×106Pa(100〜150kgf/cm2)である場合でも圧接によって圧接面が変形するという事態は防止される。従って、半導体素子の使用に際して、外部から圧力が加えられた状態が長期間に渡って維持される場合であっても、冷却流体用の流路の形状を反映した凹凸模様が半導体素子用冷却装置の圧接面に形成されるということはなく、半導体素子用冷却装置が外部主電極に均一に圧接され、半導体素子が確実に冷却され、素子特性の劣化を招来することが防止される。
【0057】
本発明に係る請求項2記載の半導体素子用冷却装置の製造方法によれば、請求項1記載の半導体素子用冷却装置に適した製造方法が得られる。
【0058】
本発明に係る請求項3記載の半導体素子用冷却装置の製造方法によれば、第1および第2の冷却ブロックの材質が、銅あるいはアルミニウム、またはこれらの合金の何れかである場合に、圧接面の表面硬度を、ビッカース硬度でHV=70〜90とすることができる。
【0059】
本発明に係る請求項4記載の半導体素子用冷却装置の製造方法によれば、第1および第2の冷却ブロックの加圧成形と同時に他方主面、すなわち圧接面の平面度を5μm以下にすることができ、半導体素子用冷却装置に要求される平面度を満足することができる。
【図面の簡単な説明】
【図1】本発明に係る半導体素子用冷却装置の平面構成を説明する図である。
【図2】本発明に係る半導体素子用冷却装置の断面構成を説明する図である。
【図3】本発明に係る半導体素子用冷却装置を半導体素子に取り付けた状態を示す図である。
【図4】本発明に係る半導体素子用冷却装置の製造工程を説明する図である。
【図5】従来の半導体素子用冷却装置の平面構成を説明する図である。
【図6】従来の半導体素子用冷却装置の断面構成を説明する図である。
【図7】従来の半導体素子用冷却装置を半導体素子に取り付けた状態を示す図である。
【図8】従来の半導体素子用冷却装置の問題点を説明する図である。
【図9】従来の半導体素子用冷却装置の問題点を説明する図である。
【図10】従来の半導体素子用冷却装置の問題点を説明する図である。
【符号の説明】
1A 冷却ブロック本体(第1の冷却ブロック)、2A 蓋ブロック(第2の冷却ブロック)、3 ロウ材、PS3 圧接面、11 GTOサイリスタ(半導体素子)、12 外部主電極、20 加圧成形用金型、21 下金型、22 上金型、TP 先端部。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a cooling device for a semiconductor element for conducting and dissipating heat generated from a semiconductor element to the outside and a method for manufacturing the same.
[0002]
[Prior art]
As a semiconductor element for high power, there are a GTO thyristor (gate turn off thyristor) and an IGBT (insulated gate bipolar transistor). These external shapes have a configuration in which external main electrodes are disposed at both ends of the insulator with a cylindrical insulator interposed therebetween. A liquid cooling type semiconductor device cooling device for efficiently dissipating heat generated during energization of the high power semiconductor element is disposed on the outer main surface of the external main electrode.
[0003]
FIG. 5 shows a planar configuration of the semiconductor
[0004]
As shown in FIG. 6, the semiconductor
[0005]
The cooling block
[0006]
And the
[0007]
An
[0008]
As will be described later, since the surface opposite to the
[0009]
Here, FIG. 7 shows a state in which the semiconductor
[0010]
The element part which is the main body of the
[0011]
In this state, if a coolant is supplied to the semiconductor
[0012]
[Problems to be solved by the invention]
The conventional semiconductor
The first problem is that, as described above, in the semiconductor
[0013]
Accordingly, the melting temperature of the brazing
[0014]
That is, in use, the
[0015]
Here, the deformation | transformation state of press-contact surface PS1 of the cooling block
[0016]
FIG. 10 is a cross-sectional view of the semiconductor
[0017]
As shown in FIG. 8, the press contact surface PS <b> 2 of the external
[0018]
As shown in FIG. 9, the
[0019]
Further, as shown in FIG. 10, in the pressure contact surface PS1 of the semiconductor
[0020]
As described above, the formation of uneven patterns on the pressure contact surfaces PS1 and PS2 of the semiconductor
[0021]
In order to improve the non-uniformity of the pressure contact force, it is necessary to prevent the
[0022]
The second problem is that the cost of the flattening process of the pressure contact surface PS1 of the
[0023]
In the case of a GTO thyristor, these specified values are flatness of about 5 to 10 μm and parallelism of about 20 to 50 μm. Conventionally, planarization has been performed by cutting or polishing with a lathe or a milling machine, so that a considerable amount of time is required for the processing and the manufacturing cost is increased.
[0024]
The present invention has been made to solve the above-described problems. The semiconductor element is uniformly pressed and can be efficiently cooled, and the electrical characteristics of the semiconductor element can be stabilized and the reliability can be improved. An object of the present invention is to provide a cooling device for a semiconductor element and a method for manufacturing the same, with reduced manufacturing costs.
[0025]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a cooling device for a semiconductor element, comprising: a first cooling block in which a flow path for a cooling fluid is formed on one main surface; A second cooling block joined by brazing so as to be sealed, and the other main surface opposite to the one main surface of the first cooling block is a main surface of the external main electrode of the semiconductor element In a cooling device for a semiconductor element that is pressed against and dissipates heat generated during energization of the semiconductor element to the outside, at least the main surface of the external main electrode of the semiconductor element on the other main surface of the first cooling block The surface hardness of the pressure contact surface to be pressure-contacted is in the range of HV = 70 to 90 in terms of Vickers hardness by the pressure molding process.
[0026]
According to a second aspect of the present invention, there is provided a method for manufacturing a cooling device for a semiconductor element, wherein the semiconductor element is in pressure contact with a main surface of an external main electrode of the semiconductor element and dissipates heat generated during energization of the semiconductor element to the outside. A method of manufacturing a cooling device, the step (a) of preparing a first cooling block in which a flow path for cooling fluid is formed on one main surface, and covering the one main surface and making the flow channel liquid-tight A step (b) of joining the second cooling block by brazing so that the first and second cooling blocks are joined to each other, and mounting the joined first and second cooling blocks on a pressure molding die. By press-molding the cooling block of 2, the pressure contact surface of the other main surface opposite to the one main surface of the first cooling block is pressed to at least the main surface of the external main electrode of the semiconductor element. Surface hardness in the range of HV = 70-90 in Vickers hardness And a step (c) to.
[0027]
According to a third aspect of the present invention, there is provided the method for manufacturing a cooling device for a semiconductor element, wherein the first and second cooling blocks are made of copper, aluminum, or an alloy thereof, The pressure is in the range of 4.9 × 10 7 to 9.8 × 10 7 Pa (500 to 1000 kgf / cm 2 ).
[0028]
According to a fourth aspect of the present invention, there is provided the method for manufacturing a cooling device for a semiconductor element, wherein the press-molding mold is a bottomed and uncovered box-shaped lower mold that houses the first and second cooling blocks. And an upper mold that is inserted from the upper opening of the lower mold and presses the first and second cooling blocks, and the tip of the upper mold that presses the other main surface is The flatness is 5 μm or less, and the step (c) includes a step of pressure-molding the first and second cooling blocks and simultaneously setting the flatness of the other main surface to 5 μm or less.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
<Embodiment>
<Device configuration>
As an embodiment according to the present invention, FIG. 1 shows a plan configuration of a semiconductor
[0030]
As shown in FIG. 2, the semiconductor
[0031]
The
[0032]
The
[0033]
A concave region having a rectangular shape in plan view is formed on the main surface opposite to the main surface to which the
[0034]
In addition, although a concave region also exists on the outer main surface of the
[0035]
As shown in FIG. 1, an
[0036]
Here, FIG. 3 shows a state in which the semiconductor
[0037]
The element part which is the main body of the
[0038]
Here, the pressure applied from the outside is 9.8 × 10 6 to 14.7 × 10 6 Pa (100 to 150 kgf / cm 2 ), but the surface hardness of the pressure contact surface PS3 is a curing treatment as described later. By carrying out, since it is set to about HV = 70-90 by the Vickers hardness, the situation where the press-contact surface PS3 deform | transforms by press-contact is prevented. Therefore, when the
[0039]
<Manufacturing method>
Here, a manufacturing method of the semiconductor
First, a
[0040]
Next, a rectangular
[0041]
Next, as shown in FIG. 4, the joined
[0042]
Here, the configuration of the pressure molding die 20 will be described. The pressure molding die 20 is inserted from the bottomed and uncovered box-shaped lower die 21 that accommodates the cooling block
[0043]
The internal shape of the
[0044]
An
[0045]
The tip part TP of the
[0046]
Further, the flatness of the tip portion TP of the
[0047]
Here, it returns to description of a manufacturing process. The bonded cooling block
[0048]
By this pressure forming process, the cooling block
[0049]
In this way, by increasing the surface hardness of the pressure contact surface PS3 of the cooling block
[0050]
Further, the flatness of the tip portion TP of the
[0051]
In addition, since the
[0052]
<Modification>
In the semiconductor
[0053]
However, the pressure contact surface PS3 does not have a concave shape if the escape dimension of the compression force is not formed and the passing dimension of the tip portion TP of the
[0054]
Moreover, although the
[0055]
In addition, the
[0056]
【The invention's effect】
According to the semiconductor device cooling device of the first aspect of the present invention, the first cooling block and the second cooling block are joined by brazing, and their surfaces are softened by heating at the time of brazing. Even in such a case, the surface hardness of the pressure contact surface of the other main surface of the first cooling block, which is in pressure contact with at least the main surface of the external main electrode of the semiconductor element, is HV in terms of Vickers hardness by the pressure forming process. = 70 to 90, so that the pressure pressed against the main surface of the external main electrode of the semiconductor element is, for example, 9.8 × 10 6 to 14.7 × 10 6 Pa (100 to 150 kgf / cm 2 ). However, the situation where the pressure contact surface is deformed by pressure contact is prevented. Therefore, when the semiconductor element is used, even when the externally applied pressure is maintained for a long period of time, the uneven pattern reflecting the shape of the flow path for the cooling fluid is a cooling device for a semiconductor element. The semiconductor element cooling device is uniformly pressed against the external main electrode, the semiconductor element is reliably cooled, and deterioration of element characteristics is prevented.
[0057]
According to the method for manufacturing a cooling device for a semiconductor element according to
[0058]
According to the method for manufacturing a cooling device for a semiconductor element according to
[0059]
According to the method for manufacturing a cooling device for a semiconductor element according to
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a planar configuration of a cooling device for a semiconductor element according to the present invention.
FIG. 2 is a diagram illustrating a cross-sectional configuration of a semiconductor element cooling device according to the present invention.
FIG. 3 is a view showing a state in which the cooling device for a semiconductor element according to the present invention is attached to the semiconductor element.
FIG. 4 is a diagram illustrating a manufacturing process of a semiconductor device cooling device according to the present invention.
FIG. 5 is a diagram illustrating a planar configuration of a conventional cooling device for a semiconductor element.
FIG. 6 is a diagram illustrating a cross-sectional configuration of a conventional cooling device for a semiconductor element.
FIG. 7 is a diagram showing a state in which a conventional cooling device for a semiconductor element is attached to a semiconductor element.
FIG. 8 is a diagram for explaining a problem of a conventional cooling device for a semiconductor element.
FIG. 9 is a diagram illustrating a problem of a conventional cooling device for a semiconductor element.
FIG. 10 is a diagram illustrating a problem of a conventional cooling device for a semiconductor element.
[Explanation of symbols]
1A cooling block body (first cooling block), 2A lid block (second cooling block), 3 brazing material, PS3 pressure contact surface, 11 GTO thyristor (semiconductor element), 12 external main electrode, 20 pressure molding gold Mold, 21 Lower mold, 22 Upper mold, TP tip.
Claims (4)
前記第1の冷却ブロックの一方主面とは反対側の他方主面が前記半導体素子の外部主電極の主面に圧接され、前記半導体素子が通電中に発生する熱を外部に放散させる半導体素子用冷却装置において、
前記第1の冷却ブロックの前記他方主面の、少なくとも前記半導体素子の外部主電極の主面に圧接される圧接面の表面硬度が、加圧成形処理によりビッカース硬度でHV=70〜90の範囲となっていることを特徴とする半導体素子用冷却装置。A first cooling block in which a flow path for cooling fluid is formed on one main surface, and a second cooling block that covers the one main surface and is joined by brazing so as to seal the flow path in a liquid-tight manner. And
A semiconductor element that dissipates heat generated during energization of the semiconductor element, with the other main surface opposite to the one main surface of the first cooling block being in pressure contact with the main surface of the external main electrode of the semiconductor element Cooling equipment for
The surface hardness of the pressure contact surface of at least the main surface of the external main electrode of the semiconductor element on the other main surface of the first cooling block is in the range of HV = 70 to 90 in terms of Vickers hardness by pressure molding. A cooling device for a semiconductor element, characterized in that
(a)一方主面に冷却流体用の流路が形成された第1の冷却ブロックを準備する工程と、
(b)前記一方主面を覆い、前記流路を液密にシールするように第2の冷却ブロックをロウ付けにより接合する工程と、
(c)接合済みの前記第1および第2の冷却ブロックを加圧成形用金型に搭載し、前記第1および第2の冷却ブロックを加圧成形することで、前記第1の冷却ブロックの一方主面とは反対側の他方主面の、少なくとも前記半導体素子の外部主電極の主面に圧接される圧接面の表面硬度をビッカース硬度でHV=70〜90の範囲にする工程とを備える、半導体素子用冷却装置の製造方法。A method of manufacturing a cooling device for a semiconductor element that is pressed against a main surface of an external main electrode of a semiconductor element and dissipates heat generated during energization of the semiconductor element to the outside,
(A) preparing a first cooling block in which a flow path for cooling fluid is formed on one main surface;
(B) joining the second cooling block by brazing so as to cover the one main surface and seal the flow path in a liquid-tight manner;
(C) The first and second cooling blocks that have been joined are mounted on a pressure molding die, and the first and second cooling blocks are pressure-molded. And a step of setting the surface hardness of at least the pressure contact surface of the other main surface opposite to the main surface to be in pressure contact with the main surface of the external main electrode of the semiconductor element in a range of HV = 70 to 90 in terms of Vickers hardness. The manufacturing method of the cooling device for semiconductor elements.
前記所定の圧力は、4.9×107〜9.8×107Pa(500〜1000kgf/cm2)の範囲の圧力である、請求項2記載の半導体素子用冷却装置の製造方法。The material of the first and second cooling blocks is copper, aluminum, or an alloy thereof,
3. The method for manufacturing a cooling device for a semiconductor element according to claim 2, wherein the predetermined pressure is a pressure in a range of 4.9 × 10 7 to 9.8 × 10 7 Pa (500 to 1000 kgf / cm 2 ).
前記第1および第2の冷却ブロックを収容する有底無蓋の箱状の下金型と、
前記下金型の上部開口部から挿入され、前記第1および第2の冷却ブロックを押圧する上金型とを備え、
前記他方主面を押圧する前記上金型の先端部は、その平面度が5μm以下であって、
前記工程(c)は、
前記第1および第2の冷却ブロックを加圧成形すると同時に、前記他方主面の平面度を5μm以下にする工程を含む、請求項3記載の半導体素子用冷却装置の製造方法。The pressure molding die is
A bottomed and uncovered box-shaped lower mold for housing the first and second cooling blocks;
An upper mold that is inserted from the upper opening of the lower mold and presses the first and second cooling blocks;
The tip of the upper mold that presses the other main surface has a flatness of 5 μm or less,
The step (c)
The manufacturing method of the cooling device for a semiconductor element according to claim 3, comprising a step of pressing and molding the first and second cooling blocks and simultaneously setting the flatness of the other main surface to 5 μm or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19666097A JP3629124B2 (en) | 1997-07-23 | 1997-07-23 | Semiconductor device cooling device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19666097A JP3629124B2 (en) | 1997-07-23 | 1997-07-23 | Semiconductor device cooling device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1140715A JPH1140715A (en) | 1999-02-12 |
| JP3629124B2 true JP3629124B2 (en) | 2005-03-16 |
Family
ID=16361484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19666097A Expired - Fee Related JP3629124B2 (en) | 1997-07-23 | 1997-07-23 | Semiconductor device cooling device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3629124B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4775428B2 (en) * | 2008-11-20 | 2011-09-21 | 日本軽金属株式会社 | Manufacturing method of heat plate |
| JP4775431B2 (en) * | 2008-12-09 | 2011-09-21 | 日本軽金属株式会社 | Manufacturing method of heat plate |
| JP5463224B2 (en) * | 2010-07-09 | 2014-04-09 | 日本発條株式会社 | Manufacturing method of plate with flow path, plate with flow path, temperature control plate, cold plate, and shower plate |
| JP2020027904A (en) * | 2018-08-15 | 2020-02-20 | 株式会社東芝 | Semiconductor device and power converter |
| CN112420561B (en) * | 2020-11-11 | 2024-09-17 | 宁波江丰电子材料股份有限公司 | A semiconductor cooling and heating composite device and its preparation method and use |
-
1997
- 1997-07-23 JP JP19666097A patent/JP3629124B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1140715A (en) | 1999-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100452368C (en) | Semiconductor device and manufacturing method and device thereof | |
| US20070057373A1 (en) | Semiconductor device having metallic plate with groove | |
| JP4935765B2 (en) | Manufacturing method of semiconductor device | |
| KR20180082318A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2002329815A (en) | Semiconductor device, its manufacturing method, and its manufacturing apparatus | |
| JP3629124B2 (en) | Semiconductor device cooling device and manufacturing method thereof | |
| JP2001274177A (en) | Semiconductor device and manufacturing method thereof | |
| JP4380442B2 (en) | Manufacturing method of semiconductor device | |
| US4958215A (en) | Press-contact flat type semiconductor device | |
| US7849598B2 (en) | Method for manufacturing an isothermal plate | |
| TWI602677B (en) | Resin sealing device and resin sealing method | |
| JP3823974B2 (en) | Manufacturing method of semiconductor device | |
| JP7756786B2 (en) | Semiconductor device and manufacturing method thereof | |
| US3348297A (en) | Method of manufacturing a mount for a semi-conductor device | |
| JP2013149796A (en) | Semiconductor device and manufacturing method of the same | |
| JP2007073583A (en) | Manufacturing method of semiconductor device | |
| JPH01191453A (en) | Semiconductor device | |
| JP6844166B2 (en) | Semiconductor device | |
| JPS5832423A (en) | Semiconductor device | |
| JP2008147218A (en) | Manufacturing method of semiconductor device | |
| JPH11186649A (en) | Semiconductor laser unit and method of manufacturing the same | |
| JP2680766B2 (en) | Heat sink, heat sink manufacturing method, and hybrid integrated circuit | |
| JPH04137561A (en) | Mechanical contact type semiconductor device | |
| JPH05114662A (en) | Electronic part airtight sealing case and sealing method thereof | |
| KR970002101Y1 (en) | Wire bonding device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041210 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |