Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3629716B2 - Wiring film manufacturing method, liquid crystal display device manufacturing method, and semiconductor device manufacturing method - Google Patents
[go: Go Back, main page]

JP3629716B2 - Wiring film manufacturing method, liquid crystal display device manufacturing method, and semiconductor device manufacturing method - Google Patents

Wiring film manufacturing method, liquid crystal display device manufacturing method, and semiconductor device manufacturing method Download PDF

Info

Publication number
JP3629716B2
JP3629716B2 JP3242894A JP3242894A JP3629716B2 JP 3629716 B2 JP3629716 B2 JP 3629716B2 JP 3242894 A JP3242894 A JP 3242894A JP 3242894 A JP3242894 A JP 3242894A JP 3629716 B2 JP3629716 B2 JP 3629716B2
Authority
JP
Japan
Prior art keywords
film
manufacturing
liquid crystal
crystal display
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3242894A
Other languages
Japanese (ja)
Other versions
JPH07245434A (en
Inventor
孝 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3242894A priority Critical patent/JP3629716B2/en
Publication of JPH07245434A publication Critical patent/JPH07245434A/en
Application granted granted Critical
Publication of JP3629716B2 publication Critical patent/JP3629716B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【産業上の利用分野】
本発明は配線膜の製造方法、特に陽極酸化法に関し、陽極酸化膜を用いた非線形抵抗素子を有する液晶表示装置及び陽極酸化膜を用いた薄膜トランジスタを有する液晶表示装置、並びに陽極酸化膜を用いた半導体装置等の電子素子の製造方法に関する。
【0002】
【従来の技術】
金属表面上に酸化膜を作製する方法の1つとしての陽極酸化法は、基板内に均一な膜がスループットよく堆積されることから幅広く用いられている。例えば、電解コンデンサのキャパシタの作製やアルミニウム膜のメッキなどには古くから使われている技術である。最近では、半導体の容量、薄膜トランジスタ(TFT)のゲート絶縁膜の一部や、MIM型非線形素子等をはじめとする非線形抵抗素子の絶縁膜などのマイクロデバイス分野にも利用されてきている。薄膜トランジスタや非線形抵抗素子を液晶駆動用の能動素子としたアクティブマトリクス方式の液晶表示パネルは、小さくて軽くしかも消費電力が少なくきれいなカラー表示ができるディスプレイとしてさまざまなところで使用されている。
【0003】
アクティブマトリクス方式の液晶表示装置は、画素領域ごとに非線形素子を設けてマトリクスアレイを形成した一方側の基板と、カラーフィルタが形成された他方側の基板との間に液晶を充填しておき、各画素領域ごとの液晶の配向状態を制御して、所定の情報を表示するものである。スイッチング素子として薄膜トランジスタなどの3端子素子または非線形抵抗素子などの2端子素子を用いるが、液晶表示素子に対する画面の大型化および低コスト化などの要求に対応するには、2端子の非線形抵抗素子を用いた方式が製造工程が短いために有利である。しかも、非線形抵抗素子を用いた場合には、マトリクスアレイを形成した一方側の基板に走査線を設け、他方側の基板には信号線を設けることができるので、3端子素子の不良の大きな原因となっている走査線と信号線のクロスオーバー短絡が発生しないというメリットもある。
【0004】
このような非線形抵抗素子を用いたアクティブマトリクス方式の液晶表示パネルにおいては、液晶表示パネルの等価回路である図3に示すように、各画素領域3で各走査線31と各信号線32との間に非線形抵抗素子1(図中、バリスタの符号で示す。)と液晶表示素子2(図中、コンデンサの符号で示す。)が直列接続された構成として表され、走査線31および信号線32に印加された信号に基づいて、液晶表示素子2を表示状態および非表示状態あるいはその中間状態に切り換えて表示動作を制御する。
【0005】
図4(a)に示すように、非線形抵抗素子1において、非線形抵抗素子の第一の金属膜と第二の金属膜への印加電圧VNLと前記の2つの金属膜の間を流れる電流INLとは非線形性の関係を有している。非線形抵抗素子1のしきい値電圧をVth、液晶表示素子2のしきい値電圧をVb、表示状態となる電位を(Vb+△V)とすると、図4(b)に示すように選択期間では、所定の画素領域3における走査線31と信号線32との間の電位差V(単位画素への印加電圧)を(Vb+Vth)とすることによって、液晶表示素子2を非表示状態とする事ができ、走査線31と信号線32との間の電位差Vを(Vb+Vth+△V)とすることによって、液晶表示素子2を表示状態とする事ができる。一方、非選択期間では単位画素に印加する電位Vを、液晶表示素子2に残留した電位に対して概ね近接する様に設定しその差が非線形抵抗素子のしきい値電圧Vth以下であれば、非選択期間内で非線形抵抗素子1は常に遮断状態となり、選択期間に定められた状態をそのまま維持する事になる。
【0006】
以上は、非線形抵抗素子の容量が十分小さく、電圧−電流特性の非線形性が十分高い理想的な非線形抵抗素子1を得る事ができ、非線形抵抗素子に信号を与える配線の抵抗が十分に低くできた場合の最も基本的な動作例である。
【0007】
特開昭52−149090に述べられているような一般的な構造を非線形抵抗素子の平面図である図2(a)と、AA´の断面図である図2(b)を用いて述べる。非線形抵抗素子1は、透明基板11の表面側に形成され、走査線31を介して走査回路側に導電接続するTa原子を主成分とした第一の金属膜12と、その表面側の金属酸化膜13と、その表面側に形成されて画素電極15に導電接続するCrからなる第二の金属膜14とから構成されている。金属酸化膜13は、Ta膜の表面に膜厚が均一で、しかもピンホールがない状態で形成されるように、第一の金属膜12に対する陽極酸化によって形成される。
【0008】
このような非線形抵抗素子の製造方法として以下に示す3つの提案がある。第一は、非線形抵抗素子を構成する3層を連続スパッタで形成するという特開昭60−30188,第二は、非線形抵抗素子の第二の金属膜を堆積する前に、図2において絶縁膜13をドライエッチングするという特開昭63−48528,第三は、非線形抵抗素子の第一の金属膜を陽極酸化して絶縁膜を堆積する前に、第一の金属膜の表面を化学的にエッチングするという特開平3−46633である。
【0009】
【発明が解決しようとする課題】
しかしながら、従来の非線形抵抗素子1を用いた液晶表示パネルにおいては、基板内やウエハー間での非線形抵抗素子の電圧−電流特性のばらつきが大きいために、パネル内でコントラストが異なり表示ムラができるという問題点があった。特開昭58−192087や特開昭59−86092に示されているようにパネル駆動の方法を工夫すればムラを解消することも可能であるが、回路が複雑になりパネルコストが高くなったり、重量が重くなったりして液晶パネルのメリットが薄れてしまう。
【0010】
基板内および基板間の非線形抵抗素子の電圧−電流特性のばらつきを防止する方法として、従来から以下に示す3つの提案がなされている。
【0011】
第一の方法(特開昭60−30188)では、従来プロセスで画素電極を形成しようとすると、図7(a)に示すように第一の金属膜71と画素電極74が短絡してしまいアクティブマトリクスアレイを構成できなくなる。そこで、素子の側面に絶縁体72よりも2桁以上抵抗の高い膜を低温で形成する必要があるが、製造工程が長くなり非線形抵抗素子製造のコストメリットが損なわれるばかりか、第二の金属膜73と画素電極74の接触抵抗が不安定になって、結局素子特性にばらつきを生じさせることになる。
【0012】
第二の方法(特開昭63−48528)では、該特許(公開公報p167の右下3〜15行目)に記されているようにドライエッチング工程と第二の金属膜の堆積を連続工程で行うと、出願人の実験によると多少のばらつき改善はなされたが、それでも10V印加で0.5桁程度の電流値ばらつきが観察された。また、素子サイズを小さくすると電流密度が減少するという問題点は改善されなかった。
【0013】
第三の方法(特開平3−46633)は、出願人が実施した検討では化学エッチングによって電圧−電流特性のばらつきを低減させるには不十分であった。
【0014】
本発明は、上記事情をふまえてなされたもので、簡単な工程で欠陥がなく品質のばらつきの少ない良質な配線膜の製造方法を提供することを目的とする。
【0015】
また、本発明は、製造工程を複雑にすることなく品質がよく製造歩留まりの高い非線形抵抗素子を有する液晶表示装置製造方法を提供することを目的とする。
【0016】
また、本発明は、製造工程を複雑にすることなく品質がよく製造歩留まりの高い薄膜トランジスタを有する液晶表示装置の製造方法を提供することを目的とする。
【0017】
また、本発明は、製造工程を複雑にすることなく品質がよく製造歩留まりの高い半導体装置の製造方法を提供することを目的とする。
【0018】
【課題を解決するための手段】
【0019】
本発明の液晶表示装置の製造方法において、金属層及び前記金属層の陽極酸化膜を有する非線形抵抗素子を具備する液晶表示装置の製造方法において、前記金属層における不純物を含む表面層を電解研磨処理により除去する工程と、前記電解研磨処理後に前記金属層を陽極酸化する工程と、を有することを特徴とする。
【0020】
かかる液晶表示装置の製造方法によれば、陽極酸化膜中の不純物が少なくなるため、非線形抵抗素子における電圧−電流特性のばらつきをなくし、かつ素子サイズの違いによる電流密度の相違も解消することができ、コントラストが良くしかも面内の表示状態が均一な液晶表示装置を、簡単な工程で歩留まり良く製造することができる。また、本発明の液晶表示装置としては、例えば、第1の絶縁基板と第2の絶縁基板とが液晶層を介して対向し、この第1の絶縁基板上には、第1の信号電極とこの非線形抵抗素子と画素電極とが配置され、この第2の絶縁基板上には第2の信号電極が配置されてなるものを用いることができる。
【0021】
また、前記基板上に酸化タンタル膜を形成し、前記酸化タンタル膜上に前記金属層を形成する工程を有するようにしてもよい。
【0022】
かかる製造方法によれば、 TaOX膜が堆積されていると、Ta膜と基板の密着性がよくなり、多少基板がエッチングされてもTa膜は剥がれることはない。さらに、基板に含まれている不純物元素がTa膜表面に拡散することも防止できるので、電気特性のばらつきのない陽極酸化膜を形成することができる。
【0029】
また、前記金属層は、アルミニウム、亜鉛、ジルコニウム、及びハフニウムからなる群より選択される元素を含んでいてもよい。
【0030】
かかる製造方法によれば、金属層を陽極酸化可能である。
【0033】
また、前記金属層は、チタン又はニオブを含んでいてもよい。
【0034】
かかる製造方法によれば、金属層を陽極酸化可能である。
【0035】
また、この形態をとる液晶表示装置の製造方法においては、フッ酸を含む溶液を用いて前記電解研磨処理を行うことが好ましい。
【0036】
かかる液晶表示装置の製造方法によれば、金属層に電解研磨処理を行うことができ、金属層の表面を鏡面に仕上げることができる。
【0037】
本発明の配線膜の製造方法は、金属層が陽極酸化されてなる配線膜の製造方法において、前記金属層における不純物を含む表面層を電解研磨処理により除去する工程と、前記電解研磨処理後に前記金属層を陽極酸化する工程と、を含むことを特徴とする。
【0038】
かかる配線膜の製造方法によれば、金属層表面に陽極酸化膜を形成するにあたって予め前記金属層表面を電解研磨処理することにより、陽極酸化膜中の不純物が少なくなるため、欠陥が少なく品質ばらつきのない高品質の配線膜を提供できる。
【0039】
また、本発明の液晶表示装置の製造方法において、ゲート電極及び前記ゲート電極の陽極酸化膜を有する薄膜トランジスタを具備する液晶表示装置の製造方法において、前記ゲート電極における不純物を含む表面層を電解研摩処理により除去する工程と、前記電解研磨処理後に前記ゲート電極を陽極酸化する工程と、を有することを特徴とする。
【0040】
かかる液晶表示装置の製造方法によれば、ゲート絶縁膜の純度を高くできるので、絶縁性が向上し、従って薄膜トランジスタ自体のスイッチング特性も向上して、ばらつきが低減され、線欠陥が減少し、更に表示も高画質になり、画素ムラも低減する。すなわち歩留まり向上と液晶表示装置の高画質化を同時に達成できる。また、本発明の液晶表示装置としては、例えば、第1の絶縁基板上に信号線及び走査線がマトリクス状に配置され、この信号線とこの走査線との交点近傍にこの薄膜トランジスタが形成され、この信号線及びこの走査線はこの薄膜トランジスタを介して画素電極に接続されてなり、且つ、この第1の絶縁基板は液晶層を介して第2の絶縁基板と対向配置されてなるものを用いることができる。
【0041】
また、本発明の半導体装置の製造方法において、金属膜及び前記金属膜の陽極酸化膜を含む容量素子を具備する半導体装置の製造方法において、金属膜における不純物を含む表面層を電解研磨により除去する工程と、前記電解研磨処理後に前記金属膜を陽極酸化する工程と、を有することを特徴とする。
【0042】
かかる半導体装置の製造方法によれば、絶縁性のばらつきを低下させることができ、従って設計マージンにも余裕ができるので微細化を進めることが可能になる。従って、1ウエハーあたりの取り個数が増し、歩留まりを向上させることができる。
また、前記金属層、前記金属膜または前記ゲート電極は、タンタルを含んでいてもよい。
かかるの製造方法によれば、Ta原子を含んだ膜にすると陽極酸化の制御がよく加工が簡単になる。非線形抵抗素子の電圧−電流特性をよくすることもできる。
また、かかる形態をとる製造方法においては、フッ酸又は塩酸を含む溶液を用いて前記電解研磨処理を行うことが好ましい。
かかる製造方法によれば、電解研磨処理を行うことができる。このとき、例えば、電解研摩の電解液を塩酸を含んだ溶液にすることで基板へのダメージをなくすことができガラス基板を使用できるようになる。さらに、下地の酸化タンタル膜を用いなくてもよくなり製造工程を簡略化できる。また例えば、電解研磨処理に用いる電解液は、0.2〜10%のフッ酸及び20〜40%の塩酸を含む水溶液であることが望ましい。また例えば、別の好ましい例として、電解研磨処理に用いる電解液は、0.5〜7%のフッ酸及び32〜38%の塩酸を含む水溶液であり、且つ電解研磨処理は印加電圧40〜60V,電流密度0.1〜0.2A/cm 2 で行われることが望ましい。さらにまた例えば、別の好ましい例として、電解研磨処理に用いる電解液は5〜20%のフッ酸水溶液であることが望ましい。
また、研磨能力が不足している場合は、基板が侵されない程度の微量のフッ酸を電解液に添加すればよい。尚、フッ酸は金属層の表面を鏡面仕上げする役目もある。
また、本発明の形態をとる製造方法においては、燐酸、過塩素酸、および硝酸からなる群より選択される溶液を含む電解液を用いて前記電解研磨処理を行うことが好ましい。
かかる製造方法によれば、この電解液を用いると不純物を含んだ表面層が電解研摩される。過塩素酸系溶液,硝酸系溶液は、研摩速度が速いために工程のスループットはよくなるとの利点がある。一方、燐酸系溶液は、上述した溶液より多少電解研摩速度が遅くなるが、電解研摩の制御性が良いとの利点がある。また、制御性を優先する場合には、例えば、電解研磨処理に用いる電解液は燐酸を含む水溶液であり、且つ電解研磨処理は印加電圧10〜80V、電流密度0.01〜0.5A/cm 2 で行われることが好ましい。
また、本発明の形態の製造方法において、前記不純物を含む層を電解研磨処理により除去する工程と、
前記陽極酸化する工程と、
の間に純水洗浄を行うことが好ましい。
【0043】
ここで、上述の作用効果の原理を説明する。
【0044】
電圧−電流特性のばらつきの原因として、出願人が非線形抵抗素子の製造プロセスを調査した結果、その原因が非線形抵抗素子を構成する金属酸化膜中に含まれる不純物元素の量と関連があることを確認した。
【0045】
配線膜と兼用した非線形抵抗素子の第一の金属膜には、タンタル(Ta)原子を含んだ膜が利用されている。タンタル(Ta)膜をパターニングする際にはレジストが用いられるが、このときに図5に示すようにTa膜の表面はレジスト中に含まれる炭素(C)や水素(H)やエッチングガスに含まれるフッ素(F)と反応した膜厚数nmの層51が生成される。このときの炭素や水素の量は基板内およびウエハー間でかなりばらつきがある。つまり、炭素や水素,フッ素と反応したTa膜を陽極酸化して堆積された絶縁膜中に含まれる不純物量が異なるために、非線形抵抗素子の電圧−電流特性がばらつくことになる。さらに、これらの不純物を含んだ絶縁膜は、異なる非線形特性を持つため素子サイズが違うと該素子を流れる電流密度が変わってしまう。
【0046】
Ta膜からなる配線膜とその陽極酸化膜は、各々薄膜トランジスタのゲート電極およびゲート絶縁膜に用いられるが、酸化膜中に含まれる炭素や水素の量が多いと絶縁破壊が生じ易くなり、点欠陥や線欠陥を誘発することになる。LSIのキャパシタなどに用いる場合も同様である。Ta膜だけでなく同じようなことは、他の金属膜にも当てはまる。
【0047】
配線膜となる金属表面の不純物が陽極酸化膜中に含まれることは、酸化膜形成のメカニズムから説明される。図5(a)に示される配線膜に陽極酸化膜が成長している過程を示したものが図5(b)で、配線膜の表面から酸素イオンが供給されて点線で記された陽極酸化膜53が成長する。この成長過程は、溶液中にある酸素イオンが酸化膜と金属膜の界面まで移動して金属と反応し酸化膜を成長させていく過程のほうが、金属イオンが酸化膜の表面まで移動し酸化膜を堆積する過程よりも支配的になっているので、図5(b)に示すように配線膜表面の不純物を含む層51はすべて陽極酸化膜中に取り込まれることになる。
【0048】
基板上で露出部を陽極酸化して用いる配線膜において、陽極酸化膜中に不純物が含まれるのを防止するために、配線膜の表面層にある不純物を配線膜の成分ごと除去するために、陽極酸化前に電解研摩処理を行う。こうすることで、深さ方向に組成が一定である酸化膜が堆積されることになり、その酸化膜を用いたデバイスのばらつきが小さくなる。
【0049】
酸化膜の安定性から前記配線膜にタンタル原子を含む膜がよく用いられるが、このときの電解液には、塩酸を含む液にすると配線膜にダメージを与えること無く不純物を含んだ表面層を除去できる。
【0050】
【実施例】
以下、本発明について、実施例に基づき詳細に説明する。
【0051】
図1は配線膜の製造方法を示す図である。(a)は電解研磨の方法を示す図、(b)は陽極酸化膜の製造方法を示す図である。図1(a)のように所定の形状にパターニングされた配線膜12を陽極にして、陰極10との間に電圧を印加して電解研摩処理する。その後、基板11を純水で洗浄したのちに水をきって、図1(b)のように陽極酸化可能な電解液に浸して配線膜12の表面に陽極酸化膜13を堆積する。前記電解研摩工程で図5のレジストやエッチングガスが含まれた配線膜部分51が除去されて、電気特性がばらつきのない酸化膜13が作製される。ここで、電解研摩による配線膜表面のエッチング効果を高めるために、電解研摩後は表面層に大気中の成分元素が付着しないようにできるだけ速く陽極酸化膜を形成することが望ましい。できることなら、電解研摩後直ちに陽極酸化膜を形成するのがより望ましい。
【0052】
電解研摩の電解液および電解条件について説明する。今回の発明では電解研摩後に陽極酸化をして使用する配線膜を対象にしているので、配線膜の材料としては、陽極酸化可能なアルミニウム(Al),タンタル(Ta),チタン(Ti),亜鉛(Zn),ニオブ(Nb),ジルコニウム(Zr),ハフニウム(Hf)および前記金属を含む化合物が挙げられる。
【0053】
〔実施例1〕
まず最初に、配線膜がAl,Zn,Zr,Hfを主成分にした元素で構成されている場合を述べる。製造方法は図1で示した方法と同様である。電解液は、H3PO4とH2SO4とH2CrO4からなる燐酸系溶液,HClO4と(CH3CO)2Oからなる過塩素酸系溶液,HNO3とH3PO4とCH3COOHからなる硝酸系溶液及びこれらの水溶液を用いると不純物を含んだ配線膜の表面層が電解研摩される。過塩素酸系溶液,硝酸系溶液は、研摩速度が速いために工程のスループットはよくなるとの利点がある。一方、燐酸系溶液は、上述した溶液より多少電解研摩速度が遅くなるが、電解研摩の制御性が良いとの利点がある。研摩時間は数分なので制御性を優先すると、燐酸系水溶液で印加電圧10〜80V,電流密度0.01〜0.5A/cm2の条件で行えば、基板や配線膜にダメージを与えることなしに露出部を研摩できる。この条件のもとで研摩速度を速くするためには、電解液の温度を40〜50℃にするのがよくこのときの条件は印加電圧20〜50V,電流密度0.05〜0.2A/cm2にすればよい。このとき配線膜表面の平滑性は向上する。
【0054】
〔実施例2〕
第二に、配線膜がTaを主成分にした元素で構成されている場合を述べる。配線膜がTaの場合も、製造方法は図1記載の方法と同様である。Ta膜は大部分の酸やアルカリ水溶液では、エッチング速度よりも酸化膜堆積速度が速くなるので、電解液はフッ酸系水溶液や塩酸系水溶液に限られる。
【0055】
フッ酸系水溶液を使用する場合は、20%程度の濃度の水溶液で、印加電圧30〜60V,電流密度0.01〜0.5A/cm2で研摩すれば、1〜5nm/分の割合で研摩され表面も鏡面に仕上がる。表面の平滑性を優先するならばフッ酸の濃度を5%程度にして、2〜3分の上記の研摩条件での処理回数を増加させればよい。基板がガラスなどフッ酸にエッチングされる場合は、エッチング速度が速いと基板が荒れるばかりかこの影響で配線膜が剥がれたり表面がでこぼこになったりするので、フッ酸に対する基板のエッチングされる割合に応じて配線膜に悪影響を与えないように濃度を調整する必要がある。例えば、一般的な板ガラスでは5%以下の濃度が望ましく、コーニング社の7059では1〜10%の濃度が望ましい。このとき研摩速度は低下するので、上記の電解研摩条件でその分時間を長くするか短時間の処理の回数を増加させればよい。
【0056】
塩酸系水溶液を使用する場合は、50%程度の濃度の水溶液で、印加電圧40〜80V,電流密度0.01〜0.5A/cm2で研摩すれば、0.3〜3nm/分の割合で研摩される。研摩速度を速くする必要がある場合は、印加電圧70〜80V,電流密度0.2〜0.3A/cm2にすればよく、表面の平滑性を良くするためには、印加電圧40〜60V,電流密度0.01〜0.2A/cm2にすればよい。但し、表面の不純物層に含まれる不純物が重金属などの場合研摩されにくくなる。この場合は、電解液に3%以下の微量のフッ酸を添加すると研摩能力は向上する。
【0057】
以上のように配線膜がTaを主成分にした元素の場合は、基板がエッチングされなければフッ酸系水溶液が好ましい。基板がフッ酸に侵される場合は、塩酸系水溶液にすればよく、研摩能力が不足している場合は、基板が侵されない程度の微量のフッ酸を電解液に添加すればよい。このときの電解液はフッ酸0.2〜10%,塩酸20〜40%の水溶液で電解条件は印加電圧20〜80V,電流密度0.02〜0.3A/cm2で、好ましくは、フッ酸0.5〜7%,塩酸32〜38%の水溶液で印加電圧40〜60V,電流密度0.1〜0.2A/cm2にすればよい。このときのフッ酸添加量は図5に示されている不純物を含む層51が除去される程度でできるだけ少ない程よい。言い替えると、フッ酸の濃度を少なくして塩酸を添加すれば、基板にダメージを与えることなく研摩能力を落とさずにすますことができる。
【0058】
基板がフッ酸に侵される場合でも、配線膜と基板との間にフッ酸に侵されないような酸化タンタル(TaOx)膜を堆積しておけば、20%以下のフッ酸を含んだ塩酸系水溶液を用いることができる。また、フッ酸0.5〜7%,塩酸32〜38%の水溶液を用いる場合でもTaOX膜が堆積されているのが好ましい。TaOX膜が堆積されていると、Ta膜と基板の密着性がよくなり、多少基板がエッチングされてもTa膜は剥がれることはない。さらに、基板に含まれている不純物元素がTa膜表面に拡散することも防止できるので、電気特性のばらつきのない陽極酸化膜を形成することができる。
【0059】
Ta膜は、化成液の種類によって陽極酸化膜の膜質を変化させることができ、電解研摩処理によってどのような不純物も基板にダメージを与えること無く除去できるので、表面に酸化膜を伴う配線膜としては最もプロセス整合性よくなる。
【0060】
〔実施例3〕
第三に、配線膜がTiとNbを主成分にした元素である場合を述べる。電解液はフッ酸系水溶液で、20%程度の濃度の水溶液で、30〜60V,0.01〜0.5A/cm2で研摩すれば、1〜5nm/分の割合で研摩され表面も鏡面に仕上がる。
【0061】
次に、陽極酸化膜を伴う配線膜を用いたデバイスへの応用例について説明する。
【0062】
〔実施例4〕
図2は非線形抵抗素子を示す図である。尚、配線膜と一体に形成される金属層及び導電層の形成方法は図1に示したものと同様である。
【0063】
まず最初に、表面に陽極酸化膜を伴う配線膜を走査線とし、該陽極酸化膜の一部で非線形抵抗素子を構成し液晶のスイッチング機能を持たせる場合について、マトリックスアレイ状に並んだ画素の平面図である図2(a)と素子を横切るAA´の断面図である図2(b)を用いて述べる。この場合、配線膜は第一の金属膜を兼ねた12で、電圧−電流特性から膜厚100〜500nmのTaを主成分とした材料が用いられ、該第一の金属膜の表面は陽極酸化されて30〜80nmのTaOXからなる金属酸化膜13が堆積され、その一部を横切る形で50〜200nmのCrからなる第二の金属膜14が堆積され、第一の金属膜と第二の金属膜の交点が非線形抵抗素子になっている。ここで、第二の金属膜はITO膜からなる画素電極15と兼用してもよい。また、ここでは第1の金属膜を走査線として説明しているが、第1の金属膜は信号線として、信号供給回路に接続することも可能である。なお、この場合には、対向基板側に配置された電極に走査信号が供給される。
【0064】
陽極酸化膜を堆積する前に、第一の金属膜をパターニング後に何も処理をしないと、同一基板内や基板間で図6のように素子に10Vの電圧を印加したときに1桁程度電流値が異なる。(斜線部の範囲に電圧と電流の関係が入る。)図6は、素子サイズが4μm角で絶縁膜の膜厚が60nmの非線形抵抗素子の電圧−電流特性である。さらに、図3に示すように非線形抵抗素子は液晶と直列につながれているから液晶の保持期間の電荷の流出を防ぐために、液晶表示素子2に対して非線形抵抗素子1の容量をできるだけ小さくすることが望まれるので、非線形抵抗素子の素子サイズはできるだけ小さくしたい。しかし、従来の製造方法では素子サイズを小さくすると電流密度が小さくなってしまう。例えば、素子サイズを4μm角から2μm角にすると、電流密度は第二の金属膜材料をクロム(Cr)にした場合1桁程小さくなる。
【0065】
第一の金属膜をパターニング後に、上述したTaを主成分とした配線膜の電解研摩条件で処理したのちに、陽極酸化法で金属酸化膜13を堆積すると、基板内や基板間の電流値や素子サイズによる電流密度の違いは、パターニング寸法のばらつきによる素子サイズの誤差の範囲内に収まった。具体的には、非線形抵抗素子に10Vの電圧を加えたときの電流値のばらつきは0.1桁以下になり、どのような素子サイズでも電流密度は同じになった。このときの配線膜の電解研摩条件は、基板がガラスであるから塩酸系の電解液にするのが好ましい。この場合は、少し研摩能力が小さいので、基板がエッチングされない程度のフッ酸を含んだ塩酸水溶液を用いると、特性ばらつきの小さな非線形抵抗素子が作製される。具体的には、フッ酸0.5〜7%,塩酸32〜38%の室温の水溶液で、印加電圧40〜60V,電流密度0.1〜0.2A/cm2の条件で電解研摩すればよい。
【0066】
〔実施例5〕
次に、表面層に陽極酸化膜を伴う配線膜を走査線とし該陽極酸化膜の一部で薄膜トランジスタのゲ−ト絶縁膜を構成し、液晶のスイッチング機能を持たせる場合を説明する。図8は請求項22に係る薄膜トランジスタを示す図である。図8(a)はマトリィクスアレイを構成する1画素の上面図で、(b)は線分AA´の断面図である。81は基板で、82は金属膜からなる走査線でその露出部は該金属膜の陽極酸化膜83で覆われ窒化シリコン膜84とでゲート絶縁膜を構成する。85は真性シリコンからなる能動層で、86がトランジスタの電極になり、87は信号線で88は画素電極である。薄膜トランジスタの場合、陽極酸化膜83からなるゲート絶縁膜の絶縁性が低下すると、走査線と信号線の短絡につながりやすく線欠陥が発生して歩留まりを低下してしまう。また、線欠陥を防止するためにゲート絶縁膜の膜厚を厚くすると、トランジスタのスイッチング特性が悪くなりきれいな表示画像が得られなくなる。さらに、ゲート酸化膜中の不純物はトランジスタの電気特性をばらつかせるので、表示画像にムラを発生させる。つまり、ゲート絶縁膜の純度が悪くなると、製品歩留まりは低下し液晶表示素子の高画質化は難しくなる。従って、陽極酸化膜83を堆積する前に電解研摩処理をして、陽極酸化膜の絶縁性のばらつきを少なくする必要がある。
【0067】
〔実施例6〕
最後に、シリコン基板上に堆積した配線膜表面層に形成した酸化膜の一部をキャパシタに用いる場合について説明する。図9は請求項25に係る半導体装置を示す図であり、図9(a)はDRAMの1素子の等価回路図で、(b)は素子の断面図を表している。91がワードライン,92がビットラインで、スイッチングトランジスタが93でキャパシタとなる領域が94である。キャパシタの絶縁膜は金属膜95の陽極酸化膜96で形成されている。キャパシタ94に同じ電圧を印加したときに、電流値が1桁も異なると設計のマージンを大きくとる必要があるから微細化が難しく、また歩留まりも低下してしまう。従って、この場合も陽極酸化前に電解研摩処理をすると、絶縁性のばらつきを低下させられる。
【0068】
【発明の効果】
本発明の配線膜の製造方法は、陽極酸化膜を伴う配線膜において、酸化膜を堆積する前に電解研摩処理をすることで、簡単な工程で、また陽極酸化膜中の不純物が少なくなるために欠陥が少なく品質ばらつきのない高品質の配線膜を提供できる。この結果、非線形抵抗素子,薄膜トランジスタ,半導体上のキャパシタにおいて、ばらつきが解消され歩留まりのよい配線膜を提供できる。
【0069】
また、本発明の液晶表示装置の製造方法は、非線形抵抗素子を有する液晶表示装置において、電圧−電流特性のばらつきを無くし、かつ素子サイズの違いによる電流密度の相違も解消することができる。このような非線形抵抗素子を用いた液晶表示装置では、コントラストがよくしかも面内で均一に、簡単な工程で歩留まりが高く製造できる。
【0070】
また、本発明の液晶表示装置の製造方法は、薄膜トランジスタを有する液晶表示装置において、ゲート絶縁膜の純度を高くできるので、絶縁性が向上し、スイッチング特性がよくなりばらつきが低減される。このような薄膜トランジスタを用いた液晶表示装置では、線欠陥が減少し高画質になり画素ムラが低減する。つまり、歩留まり向上と液晶表示装置の高画質化を同時に達成できる。
【0071】
また、本発明の半導体装置の製造方法は、半導体基板上のキャパシタにおいて、絶縁性のばらつきを低下させられるので、設計マージンに余裕ができ微細化を進めることが可能になる。従って、1ウエハーあたりの取り個数が増し歩留まりを高くできる。
【図面の簡単な説明】
【図1】(a) 電解研摩の方法を示す図。
(b) 陽極酸化膜の製造方法を示す図。
【図2】(a) 本発明の非線形抵抗素子を用いたマトリィクスアレイの上面図。
(b) 本発面の非線形抵抗素子の断面図。
【図3】アクティブマトリクス方式の液晶表示装置の等価回路図。
【図4】(a) 従来の非線形抵抗素子の印加電圧と電流値の関係を示す図。
(b) 液晶表示素子の単位画素への印加電圧と明るさの関係を示す図。
【図5】非線形抵抗素子の第一の金属膜の膜質を示す図。
【図6】非線形抵抗素子の電圧−電流特性のばらつきを表す図。
【図7】従来の非線形抵抗素子の断面図。
【図8】(a) 本発明の薄膜トランジスタを用いたマトリィクスアレイの上面図。
(b) 本発面の薄膜トランジスタの断面図。
【図9】(a) DRAM素子の等価回路図。
(b) DRAM素子の断面図。
【符号の説明】
1 非線形抵抗素子
2 液晶表示素子
3 画素領域
10 陰極
11,81 透明基板
11a TaOX膜
12,71 第一の金属膜
13,72,83,96 金属酸化膜
14,73 第二の金属膜
15,74,88 画素電極
31,82 走査線
32,87 信号線
51 不純物を含んだ第一の金属膜
53 陽極酸化膜
75 絶縁膜
84 ゲート酸化膜
85 能動層
86 n型半導体層
91 ワードライン
92 ビットライン
93 スイッチングトランジスタ
94 キャパシタ
95 金属膜
[0001]
[Industrial application fields]
The present invention relates to a method for manufacturing a wiring film, and more particularly to a liquid crystal display device having a nonlinear resistance element using an anodized film, a liquid crystal display device having a thin film transistor using an anodized film, and an anodized film. The present invention relates to a method for manufacturing an electronic element such as a semiconductor device.
[0002]
[Prior art]
An anodic oxidation method as one of methods for forming an oxide film on a metal surface is widely used because a uniform film is deposited in a substrate with a high throughput. For example, it is a technique that has been used for a long time in the production of capacitors for electrolytic capacitors and the plating of aluminum films. Recently, it has been used in the field of micro devices such as a semiconductor capacitor, a part of a gate insulating film of a thin film transistor (TFT), and an insulating film of a non-linear resistance element such as an MIM type non-linear element. 2. Description of the Related Art An active matrix liquid crystal display panel using a thin film transistor or a non-linear resistance element as an active element for driving a liquid crystal is used in various places as a display that is small, light, consumes less power, and can display a beautiful color.
[0003]
An active matrix type liquid crystal display device has a liquid crystal filled between a substrate on one side on which a non-linear element is provided for each pixel region to form a matrix array and a substrate on the other side on which a color filter is formed, The liquid crystal alignment state for each pixel region is controlled to display predetermined information. As a switching element, a three-terminal element such as a thin film transistor or a two-terminal element such as a nonlinear resistance element is used. In order to meet the demand for an increase in screen size and cost for a liquid crystal display element, a two-terminal nonlinear resistance element is used. The method used is advantageous because the manufacturing process is short. In addition, when a non-linear resistance element is used, a scanning line can be provided on one side of the substrate on which the matrix array is formed, and a signal line can be provided on the other side of the substrate. There is also an advantage that a crossover short circuit between the scanning line and the signal line is not generated.
[0004]
In an active matrix type liquid crystal display panel using such a non-linear resistance element, as shown in FIG. 3 which is an equivalent circuit of the liquid crystal display panel, each scanning line 31 and each signal line 32 in each pixel region 3. A non-linear resistance element 1 (indicated by the symbol of a varistor in the figure) and a liquid crystal display element 2 (indicated by a symbol of a capacitor in the figure) are connected in series between the scanning line 31 and the signal line 32. The display operation is controlled by switching the liquid crystal display element 2 between a display state and a non-display state or an intermediate state thereof based on the signal applied to.
[0005]
As shown in FIG. 4A, in the nonlinear resistance element 1, the voltage VNL applied to the first metal film and the second metal film of the nonlinear resistance element and the current INL flowing between the two metal films Has a non-linear relationship. Assuming that the threshold voltage of the non-linear resistance element 1 is Vth, the threshold voltage of the liquid crystal display element 2 is Vb, and the potential for the display state is (Vb + ΔV), as shown in FIG. By setting the potential difference V (voltage applied to the unit pixel) between the scanning line 31 and the signal line 32 in the predetermined pixel region 3 to (Vb + Vth), the liquid crystal display element 2 can be in a non-display state. By setting the potential difference V between the scanning line 31 and the signal line 32 to (Vb + Vth + ΔV), the liquid crystal display element 2 can be brought into a display state. On the other hand, in the non-selection period, the potential V applied to the unit pixel is set so as to be substantially close to the potential remaining in the liquid crystal display element 2, and if the difference is equal to or less than the threshold voltage Vth of the nonlinear resistance element, Within the non-selection period, the non-linear resistance element 1 is always in the cut-off state, and the state determined in the selection period is maintained as it is.
[0006]
As described above, it is possible to obtain an ideal non-linear resistance element 1 in which the capacity of the non-linear resistance element is sufficiently small and the non-linearity of the voltage-current characteristic is sufficiently high, and the resistance of the wiring that gives a signal to the non-linear resistance element can be sufficiently low. This is the most basic operation example.
[0007]
A general structure as described in Japanese Patent Laid-Open No. 52-149090 will be described with reference to FIG. 2A which is a plan view of a nonlinear resistance element and FIG. 2B which is a cross-sectional view of AA ′. The non-linear resistance element 1 is formed on the surface side of the transparent substrate 11 and has a first metal film 12 mainly composed of Ta atoms, which is conductively connected to the scanning circuit side via the scanning line 31, and a metal oxide on the surface side thereof. The film 13 includes a second metal film 14 made of Cr formed on the surface side and conductively connected to the pixel electrode 15. The metal oxide film 13 is formed by anodic oxidation of the first metal film 12 so that the film thickness is uniform on the surface of the Ta film and there is no pinhole.
[0008]
There are the following three proposals for manufacturing such a nonlinear resistance element. The first is to form three layers constituting the non-linear resistance element by continuous sputtering. Japanese Patent Laid-Open No. 60-30188, the second is to form an insulating film in FIG. 2 before depositing the second metal film of the non-linear resistance element. Japanese Patent Laid-Open No. 63-48528, No. 3, which dry-etches 13 chemically etches the surface of the first metal film before anodizing the first metal film of the nonlinear resistance element and depositing the insulating film. Japanese Patent Application Laid-Open No. 3-46633 that performs etching.
[0009]
[Problems to be solved by the invention]
However, in the conventional liquid crystal display panel using the non-linear resistance element 1, the non-uniformity of voltage-current characteristics of the non-linear resistance element is large within the substrate or between the wafers. There was a problem. As shown in Japanese Patent Application Laid-Open Nos. 58-92087 and 59-86092, it is possible to eliminate the unevenness by devising a panel driving method, but the circuit becomes complicated and the panel cost increases. The merit of the liquid crystal panel will be diminished if the weight is increased.
[0010]
Conventionally, the following three proposals have been made as methods for preventing variations in the voltage-current characteristics of nonlinear resistance elements within and between substrates.
[0011]
In the first method (Japanese Patent Laid-Open No. 60-30188), when the pixel electrode is formed by the conventional process, the first metal film 71 and the pixel electrode 74 are short-circuited as shown in FIG. A matrix array cannot be constructed. Therefore, it is necessary to form a film having a resistance higher by two digits or more than that of the insulator 72 on the side surface of the element at a low temperature. However, the manufacturing process becomes longer and the cost merit of manufacturing the non-linear resistance element is impaired. The contact resistance between the film 73 and the pixel electrode 74 becomes unstable, resulting in variations in element characteristics.
[0012]
In the second method (Japanese Patent Laid-Open No. 63-48528), the dry etching step and the deposition of the second metal film are continuously performed as described in the patent (the lower right lines 3 to 15 of publication p167). However, according to the experiment conducted by the applicant, the variation was slightly improved, but a current value variation of about 0.5 digits was observed when 10 V was applied. Further, the problem that the current density decreases when the element size is reduced has not been improved.
[0013]
The third method (Japanese Patent Laid-Open No. 3-46633) was insufficient in reducing the variation in voltage-current characteristics by chemical etching in the study conducted by the applicant.
[0014]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method for manufacturing a high-quality wiring film that is free from defects and free from defects in a simple process.
[0015]
It is another object of the present invention to provide a method for manufacturing a liquid crystal display device having a non-linear resistance element with high quality and high manufacturing yield without complicating the manufacturing process.
[0016]
It is another object of the present invention to provide a method for manufacturing a liquid crystal display device having a thin film transistor having a high quality and a high manufacturing yield without complicating the manufacturing process.
[0017]
It is another object of the present invention to provide a method for manufacturing a semiconductor device with high quality and high manufacturing yield without complicating the manufacturing process.
[0018]
[Means for Solving the Problems]
[0019]
In the method for manufacturing a liquid crystal display device of the present invention, in the method for manufacturing a liquid crystal display device including a nonlinear resistance element having a metal layer and an anodic oxide film of the metal layer, the surface layer containing impurities in the metal layer is subjected to an electropolishing treatment. And a step of anodizing the metal layer after the electropolishing treatment.
[0020]
According to such a method for manufacturing a liquid crystal display device, since impurities in the anodic oxide film are reduced, variations in voltage-current characteristics in the non-linear resistance elements can be eliminated, and differences in current density due to differences in element sizes can be eliminated. In addition, a liquid crystal display device having a good contrast and a uniform in-plane display state can be manufactured with a simple process and a high yield. In the liquid crystal display device of the present invention, for example, a first insulating substrate and a second insulating substrate are opposed to each other through a liquid crystal layer, and a first signal electrode and a first signal electrode are disposed on the first insulating substrate. It is possible to use a non-linear resistance element and a pixel electrode which are arranged and a second signal electrode is arranged on the second insulating substrate.
[0021]
Further, a step of forming a tantalum oxide film on the substrate and forming the metal layer on the tantalum oxide film may be provided.
[0022]
Such manufacturing methodAccording to the above, when the TaOx film is deposited, the adhesion between the Ta film and the substrate is improved, and even if the substrate is etched slightly, the Ta film is not peeled off. Further, since the impurity element contained in the substrate can be prevented from diffusing to the surface of the Ta film, an anodic oxide film having no variation in electrical characteristics can be formed.
[0029]
The metal layer may contain an element selected from the group consisting of aluminum, zinc, zirconium, and hafnium.
[0030]
Such manufacturing methodAccording to this, the metal layer can be anodized.
[0033]
The metal layer may contain titanium or niobium.
[0034]
Such manufacturing methodAccording to this, the metal layer can be anodized.
[0035]
Also take this formLiquid crystal displayIn this manufacturing method, it is preferable to perform the electropolishing treatment using a solution containing hydrofluoric acid.
[0036]
TakeLiquid crystal displayAccording to this manufacturing method, the metal layer can be subjected to electropolishing treatment, and the surface of the metal layer can be finished to a mirror surface.
[0037]
The method for manufacturing a wiring film of the present invention is a method for manufacturing a wiring film in which a metal layer is anodized, the step of removing a surface layer containing impurities in the metal layer by electropolishing, and the step after the electropolishing And anodizing the metal layer.
[0038]
According to such a method for manufacturing a wiring film, since the metal layer surface is subjected to an electropolishing treatment in advance when forming the anodic oxide film on the metal layer surface, impurities in the anodic oxide film are reduced, resulting in fewer defects and quality variations. A high-quality wiring film without any problems can be provided.
[0039]
Further, in the method for manufacturing a liquid crystal display device of the present invention, in the method for manufacturing a liquid crystal display device comprising a thin film transistor having a gate electrode and an anodic oxide film of the gate electrode, the gate electrodeRemove surface layer containing impurities in electrolytic polishing processProcess,After the electrolytic polishing processAnd anodizing the gate electrode.
[0040]
According to such a method for manufacturing a liquid crystal display device, the purity of the gate insulating film can be increased, so that the insulation is improved, and thus the switching characteristics of the thin film transistor itself are also improved, the variation is reduced, the line defects are reduced, and The display also has high image quality and pixel unevenness is reduced. That is, it is possible to simultaneously improve the yield and improve the image quality of the liquid crystal display device. In the liquid crystal display device of the present invention, for example, the signal lines and the scanning lines are arranged in a matrix on the first insulating substrate, and the thin film transistor is formed in the vicinity of the intersection of the signal lines and the scanning lines. The signal line and the scanning line are connected to the pixel electrode through the thin film transistor, and the first insulating substrate is disposed opposite to the second insulating substrate through the liquid crystal layer. Can do.
[0041]
Further, in the method for manufacturing a semiconductor device of the present invention, in the method for manufacturing a semiconductor device including a capacitor element including a metal film and an anodic oxide film of the metal film, the metal filmThe surface layer containing impurities in the surface by electropolishingProcess,After the electrolytic polishing processAnd anodizing the metal film.
[0042]
According to this method for manufacturing a semiconductor device, it is possible to reduce the variation in insulating properties, and thus allow for a design margin, so that miniaturization can be promoted. Accordingly, the number of wafers to be taken per wafer is increased, and the yield can be improved.
Further, the metal layer, the metal film, or the gate electrode may contain tantalum.
According to such a manufacturing method, when a film containing Ta atoms is used, the control of anodic oxidation is good and the processing becomes simple. The voltage-current characteristics of the nonlinear resistance element can also be improved.
Moreover, in the manufacturing method which takes this form, it is preferable to perform the said electropolishing process using the solution containing a hydrofluoric acid or hydrochloric acid.
According to this manufacturing method, an electrolytic polishing process can be performed. At this time, for example, by making the electrolytic polishing electrolytic solution into a solution containing hydrochloric acid, damage to the substrate can be eliminated and a glass substrate can be used. Furthermore, it is not necessary to use the underlying tantalum oxide film, and the manufacturing process can be simplified. For example, the electrolytic solution used for the electropolishing treatment is preferably an aqueous solution containing 0.2 to 10% hydrofluoric acid and 20 to 40% hydrochloric acid. For example, as another preferred example, the electrolytic solution used for the electrolytic polishing treatment is an aqueous solution containing 0.5 to 7% hydrofluoric acid and 32-38% hydrochloric acid, and the electrolytic polishing treatment is performed at an applied voltage of 40 to 60 V. , Current density 0.1-0.2A / cm 2 It is desirable to be performed at. Furthermore, for example, as another preferred example, the electrolytic solution used for the electropolishing treatment is desirably a 5 to 20% hydrofluoric acid aqueous solution.
If the polishing ability is insufficient, a very small amount of hydrofluoric acid that does not damage the substrate may be added to the electrolytic solution. The hydrofluoric acid also has a role of mirror finishing the surface of the metal layer.
Moreover, in the manufacturing method which takes the form of this invention, it is preferable to perform the said electropolishing process using the electrolyte solution containing the solution selected from the group which consists of phosphoric acid, perchloric acid, and nitric acid.
According to this manufacturing method, when this electrolytic solution is used, the surface layer containing impurities is electropolished. Perchloric acid-based solutions and nitric acid-based solutions have the advantage that the throughput of the process is improved due to the high polishing speed. On the other hand, the phosphoric acid solution has an advantage that the controllability of the electrolytic polishing is good, although the electrolytic polishing rate is somewhat slower than the above-described solution. Further, when priority is given to controllability, for example, the electrolytic solution used for the electrolytic polishing treatment is an aqueous solution containing phosphoric acid, and the electrolytic polishing treatment is applied with an applied voltage of 10 to 80 V and a current density of 0.01 to 0.5 A / cm. 2 Is preferably carried out.
Further, in the manufacturing method according to the embodiment of the present invention, a step of removing the layer containing the impurities by electrolytic polishing treatment;
The anodizing step;
It is preferable to perform pure water cleaning during the period.
[0043]
Here, the principle of the above-described effect will be described.
[0044]
As a cause of variations in the voltage-current characteristics, the applicant investigated the manufacturing process of the non-linear resistance element, and found that the cause was related to the amount of impurity elements contained in the metal oxide film constituting the non-linear resistance element. confirmed.
[0045]
A film containing tantalum (Ta) atoms is used as the first metal film of the nonlinear resistance element that also serves as the wiring film. When patterning the tantalum (Ta) film, a resist is used. At this time, as shown in FIG. 5, the surface of the Ta film is included in carbon (C), hydrogen (H) and etching gas contained in the resist. A layer 51 having a thickness of several nanometers reacted with fluorine (F) to be produced. The amount of carbon and hydrogen at this time varies considerably within the substrate and between wafers. That is, since the amount of impurities contained in the insulating film deposited by anodizing the Ta film that has reacted with carbon, hydrogen, or fluorine is different, the voltage-current characteristics of the nonlinear resistance element vary. Furthermore, since the insulating film containing these impurities has different nonlinear characteristics, the current density flowing through the element changes if the element size is different.
[0046]
The wiring film made of Ta film and its anodic oxide film are used for the gate electrode and gate insulating film of the thin film transistor, respectively. However, if the amount of carbon and hydrogen contained in the oxide film is large, dielectric breakdown tends to occur, and point defects And will induce line defects. The same applies to the case of use in an LSI capacitor or the like. The same applies not only to the Ta film but also to other metal films.
[0047]
The fact that impurities on the metal surface serving as the wiring film are contained in the anodic oxide film is explained from the mechanism of oxide film formation. FIG. 5B shows a process in which an anodic oxide film is grown on the wiring film shown in FIG. 5A. FIG. 5B shows the anodic oxidation indicated by a dotted line when oxygen ions are supplied from the surface of the wiring film. A film 53 grows. In this growth process, the oxygen ions in the solution move to the interface between the oxide film and the metal film and react with the metal to grow the oxide film, and the metal ions move to the surface of the oxide film. As shown in FIG. 5B, all of the layer 51 containing impurities on the surface of the wiring film is taken into the anodic oxide film.
[0048]
In order to prevent impurities in the surface layer of the wiring film from being removed together with the components of the wiring film in order to prevent impurities from being contained in the anodic oxide film in the wiring film used by anodizing the exposed portion on the substrate, Electropolishing is performed before anodization. By doing so, an oxide film having a constant composition in the depth direction is deposited, and variations in devices using the oxide film are reduced.
[0049]
In view of the stability of the oxide film, a film containing tantalum atoms is often used for the wiring film. However, the electrolyte solution at this time has a surface layer containing impurities without damaging the wiring film when a liquid containing hydrochloric acid is used. Can be removed.
[0050]
【Example】
Hereinafter, the present invention will be described in detail based on examples.
[0051]
FIG. 1 is a diagram showing a method of manufacturing a wiring film. (A) is a figure which shows the method of electropolishing, (b) is a figure which shows the manufacturing method of an anodic oxide film. As shown in FIG. 1A, the wiring film 12 patterned into a predetermined shape is used as an anode, and voltage is applied between the cathode 10 and electrolytic polishing treatment is performed. Thereafter, the substrate 11 is washed with pure water and then drained, and immersed in an anodizable electrolyte as shown in FIG. 1B to deposit an anodic oxide film 13 on the surface of the wiring film 12. The wiring film portion 51 containing the resist and the etching gas shown in FIG. 5 is removed in the electrolytic polishing process, and the oxide film 13 having no variation in electrical characteristics is produced. Here, in order to enhance the etching effect on the surface of the wiring film by electropolishing, it is desirable to form the anodic oxide film as soon as possible after electropolishing so that component elements in the atmosphere do not adhere to the surface layer. If possible, it is more desirable to form an anodized film immediately after electrolytic polishing.
[0052]
The electrolytic solution and electrolytic conditions for electrolytic polishing will be described. Since the present invention is intended for a wiring film that is used after anodization after electrolytic polishing, the materials for the wiring film include aluminum (Al), tantalum (Ta), titanium (Ti), and zinc that can be anodized. Examples thereof include (Zn), niobium (Nb), zirconium (Zr), hafnium (Hf), and compounds containing the above metals.
[0053]
[Example 1]
First, a case will be described in which the wiring film is made of an element mainly composed of Al, Zn, Zr, and Hf. The manufacturing method is the same as the method shown in FIG. The electrolyte contained impurities when using a phosphoric acid-based solution composed of H3PO4, H2SO4 and H2CrO4, a perchloric acid-based solution composed of HClO4 and (CH3CO) 2O, a nitric acid-based solution composed of HNO3, H3PO4 and CH3COOH, and an aqueous solution thereof. The surface layer of the wiring film is electrolytically polished. Perchloric acid-based solutions and nitric acid-based solutions have the advantage that the throughput of the process is improved due to the high polishing speed. On the other hand, the phosphoric acid solution has an advantage that the controllability of the electrolytic polishing is good, although the electrolytic polishing rate is somewhat slower than the above-described solution. Since the polishing time is several minutes, if controllability is given priority, the substrate and the wiring film are not damaged if the phosphoric acid aqueous solution is applied under the conditions of an applied voltage of 10 to 80 V and a current density of 0.01 to 0.5 A / cm 2. The exposed part can be polished. In order to increase the polishing rate under these conditions, the temperature of the electrolytic solution should be 40 to 50 ° C. The conditions at this time are applied voltage 20 to 50 V, current density 0.05 to 0.2 A / What is necessary is just to make it cm2. At this time, the smoothness of the wiring film surface is improved.
[0054]
[Example 2]
Second, the case where the wiring film is composed of an element mainly composed of Ta will be described. When the wiring film is Ta, the manufacturing method is the same as that shown in FIG. The Ta film has an oxide film deposition rate faster than the etching rate in most acid and alkali aqueous solutions, so the electrolytic solution is limited to a hydrofluoric acid aqueous solution and a hydrochloric acid aqueous solution.
[0055]
When using a hydrofluoric acid aqueous solution, polishing with an aqueous solution having a concentration of about 20% at an applied voltage of 30 to 60 V and a current density of 0.01 to 0.5 A / cm 2, polishing at a rate of 1 to 5 nm / min. The surface is also mirror finished. If priority is given to the smoothness of the surface, the concentration of hydrofluoric acid may be about 5%, and the number of treatments under the above polishing conditions for 2 to 3 minutes may be increased. When the substrate is etched with hydrofluoric acid such as glass, if the etching rate is high, the substrate will be roughened, and the wiring film may be peeled off or the surface may be bumpy due to this effect. Accordingly, it is necessary to adjust the concentration so as not to adversely affect the wiring film. For example, a concentration of 5% or less is desirable for general plate glass, and a concentration of 1 to 10% is desirable for Corning 7059. At this time, the polishing speed is lowered, so that the time may be lengthened or the number of short-time treatments may be increased under the above-described electrolytic polishing conditions.
[0056]
When using a hydrochloric acid-based aqueous solution, polishing with an aqueous solution having a concentration of about 50% at an applied voltage of 40 to 80 V and a current density of 0.01 to 0.5 A / cm 2, at a rate of 0.3 to 3 nm / min. Polished. When it is necessary to increase the polishing speed, the applied voltage may be 70 to 80 V and the current density may be 0.2 to 0.3 A / cm 2. In order to improve the smoothness of the surface, the applied voltage 40 to 60 V, The current density may be 0.01 to 0.2 A / cm2. However, when the impurity contained in the impurity layer on the surface is heavy metal, it becomes difficult to be polished. In this case, the polishing ability is improved by adding a small amount of 3% or less hydrofluoric acid to the electrolytic solution.
[0057]
As described above, when the wiring film is an element mainly composed of Ta, a hydrofluoric acid aqueous solution is preferable if the substrate is not etched. When the substrate is attacked by hydrofluoric acid, a hydrochloric acid-based aqueous solution may be used. When the polishing ability is insufficient, a very small amount of hydrofluoric acid that does not attack the substrate may be added to the electrolytic solution. The electrolytic solution at this time is an aqueous solution of 0.2 to 10% hydrofluoric acid and 20 to 40% hydrochloric acid, and the electrolysis conditions are an applied voltage of 20 to 80 V and a current density of 0.02 to 0.3 A / cm2, preferably hydrofluoric acid. What is necessary is just to make an applied voltage 40-60V and current density 0.1-0.2 A / cm <2> with the aqueous solution of 0.5-7% and hydrochloric acid 32-38%. The amount of hydrofluoric acid added at this time is preferably as small as possible so that the impurity-containing layer 51 shown in FIG. 5 is removed. In other words, if the concentration of hydrofluoric acid is reduced and hydrochloric acid is added, the polishing ability can be reduced without damaging the substrate.
[0058]
If a tantalum oxide (TaOx) film that is not affected by hydrofluoric acid is deposited between the wiring film and the substrate even when the substrate is affected by hydrofluoric acid, a hydrochloric acid aqueous solution containing 20% or less hydrofluoric acid Can be used. Even when an aqueous solution of 0.5 to 7% hydrofluoric acid and 32 to 38% hydrochloric acid is used, the TaOX film is preferably deposited. When the TaOX film is deposited, the adhesion between the Ta film and the substrate is improved, and even if the substrate is slightly etched, the Ta film is not peeled off. Further, since the impurity element contained in the substrate can be prevented from diffusing to the surface of the Ta film, an anodic oxide film having no variation in electrical characteristics can be formed.
[0059]
The Ta film can change the film quality of the anodic oxide film depending on the type of chemical conversion solution, and any impurities can be removed without damaging the substrate by the electrolytic polishing process. Therefore, the Ta film can be used as a wiring film with an oxide film on the surface. Provides the best process integrity.
[0060]
Example 3
Third, the case where the wiring film is an element mainly composed of Ti and Nb will be described. The electrolytic solution is a hydrofluoric acid aqueous solution, which is an aqueous solution having a concentration of about 20%, and if polished at 30 to 60 V and 0.01 to 0.5 A / cm 2, it is polished at a rate of 1 to 5 nm / min, and the surface is also mirrored Finished.
[0061]
Next, an application example to a device using a wiring film with an anodized film will be described.
[0062]
Example 4
FIG. 2 is a diagram showing a nonlinear resistance element. The method for forming the metal layer and the conductive layer integrally formed with the wiring film is the same as that shown in FIG.
[0063]
First, in the case where a wiring film with an anodic oxide film on the surface is used as a scanning line and a non-linear resistance element is formed by a part of the anodic oxide film to have a liquid crystal switching function, the pixels arranged in a matrix array This will be described with reference to FIG. 2A which is a plan view and FIG. 2B which is a cross-sectional view of AA ′ across the element. In this case, the wiring film 12 also serves as the first metal film, and a material mainly composed of Ta having a film thickness of 100 to 500 nm is used from the voltage-current characteristics, and the surface of the first metal film is anodized. Then, a metal oxide film 13 made of TaOX having a thickness of 30 to 80 nm is deposited, and a second metal film 14 made of Cr having a thickness of 50 to 200 nm is deposited so as to cross a part of the metal oxide film 13. The intersection of the metal films is a non-linear resistance element. Here, the second metal film may also be used as the pixel electrode 15 made of an ITO film. Although the first metal film is described as a scanning line here, the first metal film can be connected to a signal supply circuit as a signal line. In this case, a scanning signal is supplied to the electrode arranged on the counter substrate side.
[0064]
If no treatment is performed after patterning the first metal film before depositing the anodic oxide film, a current of about one digit is applied when a voltage of 10 V is applied to the element in the same substrate or between the substrates as shown in FIG. The value is different. (The relationship between voltage and current is in the shaded area.) FIG. 6 shows voltage-current characteristics of a non-linear resistance element having an element size of 4 μm square and an insulating film thickness of 60 nm. Further, as shown in FIG. 3, since the non-linear resistance element is connected in series with the liquid crystal, the capacity of the non-linear resistance element 1 is made as small as possible with respect to the liquid crystal display element 2 in order to prevent the outflow of charges during the holding period of the liquid crystal. Therefore, it is desirable to make the element size of the nonlinear resistance element as small as possible. However, when the element size is reduced in the conventional manufacturing method, the current density is reduced. For example, when the element size is changed from 4 μm square to 2 μm square, the current density is reduced by an order of magnitude when the second metal film material is chromium (Cr).
[0065]
After patterning the first metal film, the metal oxide film 13 is deposited by anodic oxidation after being processed under the above-described electrolytic polishing conditions for the wiring film containing Ta as a main component. The difference in current density depending on the element size was within the range of error in element size due to variations in patterning dimensions. Specifically, the variation in the current value when a voltage of 10 V was applied to the non-linear resistance element was 0.1 digit or less, and the current density was the same regardless of the element size. The electrolytic polishing conditions for the wiring film at this time are preferably a hydrochloric acid-based electrolyte because the substrate is glass. In this case, since the polishing ability is slightly small, a non-linear resistance element with small variation in characteristics is produced when a hydrochloric acid aqueous solution containing hydrofluoric acid that does not etch the substrate is used. Specifically, electrolytic polishing may be performed with a room temperature aqueous solution of hydrofluoric acid 0.5 to 7% and hydrochloric acid 32 to 38% under conditions of an applied voltage of 40 to 60 V and a current density of 0.1 to 0.2 A / cm 2. .
[0066]
Example 5
Next, a case where a wiring film with an anodic oxide film on the surface layer is used as a scanning line, a gate insulating film of a thin film transistor is formed by a part of the anodic oxide film, and a liquid crystal switching function is provided will be described. FIG. 8 is a view showing a thin film transistor according to a twenty-second aspect. FIG. 8A is a top view of one pixel constituting the matrix array, and FIG. 8B is a cross-sectional view of the line segment AA ′. 81 is a substrate, 82 is a scanning line made of a metal film, and an exposed portion thereof is covered with an anodic oxide film 83 of the metal film, and a silicon nitride film 84 constitutes a gate insulating film. 85 is an active layer made of intrinsic silicon, 86 is an electrode of a transistor, 87 is a signal line, and 88 is a pixel electrode. In the case of a thin film transistor, if the insulating property of the gate insulating film made of the anodic oxide film 83 is lowered, the scanning line and the signal line are likely to be short-circuited, so that a line defect is generated and the yield is lowered. Further, when the gate insulating film is thickened to prevent line defects, the switching characteristics of the transistor are deteriorated and a beautiful display image cannot be obtained. Further, the impurities in the gate oxide film cause variations in the electrical characteristics of the transistor, thereby causing unevenness in the display image. That is, when the purity of the gate insulating film is deteriorated, the product yield is lowered and it is difficult to improve the image quality of the liquid crystal display element. Therefore, it is necessary to reduce the variation in insulating properties of the anodic oxide film by performing an electrolytic polishing process before depositing the anodic oxide film 83.
[0067]
Example 6
Finally, a case where a part of the oxide film formed on the wiring film surface layer deposited on the silicon substrate is used for the capacitor will be described. FIG. 9 is a view showing a semiconductor device according to claim 25, FIG. 9A is an equivalent circuit diagram of one element of a DRAM, and FIG. 9B is a sectional view of the element. 91 is a word line, 92 is a bit line, 93 is a switching transistor, and 94 is a region. The capacitor insulating film is formed of an anodic oxide film 96 of a metal film 95. When the same voltage is applied to the capacitor 94, if the current value differs by an order of magnitude, it is necessary to increase the design margin, so that miniaturization is difficult and the yield is also reduced. Therefore, also in this case, if the electropolishing treatment is performed before the anodic oxidation, the variation in insulating properties can be reduced.
[0068]
【The invention's effect】
In the method for manufacturing a wiring film according to the present invention, an electrolytic polishing process is performed before depositing an oxide film in a wiring film with an anodic oxide film, so that impurities in the anodic oxide film are reduced in a simple process. It is possible to provide a high quality wiring film with few defects and no quality variation. As a result, in the non-linear resistance element, the thin film transistor, and the capacitor on the semiconductor, it is possible to provide a wiring film that eliminates variations and has a high yield.
[0069]
In addition, the method for manufacturing a liquid crystal display device of the present invention eliminates variations in voltage-current characteristics in a liquid crystal display device having nonlinear resistance elements, and can also eliminate differences in current density due to differences in element sizes. A liquid crystal display device using such a non-linear resistance element can be manufactured with a high yield by a simple process with good contrast and uniformity within the surface.
[0070]
In the liquid crystal display device manufacturing method of the present invention, the purity of the gate insulating film can be increased in the liquid crystal display device having a thin film transistor, so that the insulation is improved, the switching characteristics are improved, and the variation is reduced. In a liquid crystal display device using such a thin film transistor, line defects are reduced, image quality is improved, and pixel unevenness is reduced. That is, it is possible to simultaneously improve the yield and improve the image quality of the liquid crystal display device.
[0071]
In addition, since the semiconductor device manufacturing method of the present invention can reduce the variation in insulation in the capacitor on the semiconductor substrate, the design margin can be increased and miniaturization can be promoted. Accordingly, the number of wafers taken per wafer is increased and the yield can be increased.
[Brief description of the drawings]
FIG. 1A is a diagram showing a method of electrolytic polishing.
(B) The figure which shows the manufacturing method of an anodic oxide film.
FIG. 2A is a top view of a matrix array using the nonlinear resistance element of the present invention.
(B) Sectional drawing of the nonlinear resistive element of this surface.
FIG. 3 is an equivalent circuit diagram of an active matrix liquid crystal display device.
FIG. 4A is a diagram showing a relationship between an applied voltage and a current value of a conventional nonlinear resistance element.
(B) The figure which shows the relationship between the voltage applied to the unit pixel of a liquid crystal display element, and brightness.
FIG. 5 is a view showing a film quality of a first metal film of a nonlinear resistance element.
FIG. 6 is a graph showing variations in voltage-current characteristics of nonlinear resistance elements.
FIG. 7 is a cross-sectional view of a conventional nonlinear resistance element.
FIG. 8A is a top view of a matrix array using the thin film transistor of the present invention.
(B) A cross-sectional view of a thin film transistor on the front surface.
FIG. 9A is an equivalent circuit diagram of a DRAM element.
(B) A cross-sectional view of a DRAM device.
[Explanation of symbols]
1 Nonlinear resistance element
2 Liquid crystal display elements
3 pixel area
10 Cathode
11, 81 Transparent substrate
11a TaOX film
12, 71 First metal film
13, 72, 83, 96 Metal oxide film
14, 73 Second metal film
15,74,88 pixel electrode
31, 82 scan lines
32,87 signal line
51 First metal film containing impurities
53 Anodized film
75 Insulating film
84 Gate oxide film
85 Active layer
86 n-type semiconductor layer
91 word lines
92 bit lines
93 Switching transistor
94 Capacitor
95 Metal film

Claims (8)

基板上に形成された金属層及び前記金属層の陽極酸化膜を有する非線形抵抗素子を具備する液晶表示装置の製造方法において、In a method of manufacturing a liquid crystal display device comprising a non-linear resistance element having a metal layer formed on a substrate and an anodic oxide film of the metal layer,
前記金属層における不純物を含む表面層を電解研磨処理により除去する工程と、  Removing the surface layer containing impurities in the metal layer by electrolytic polishing;
前記電解研磨処理後に前記金属層を陽極酸化する工程と、  Anodizing the metal layer after the electropolishing treatment;
を有することを特徴とする液晶表示装置の製造方法。A method for manufacturing a liquid crystal display device, comprising:
ゲート電極及び前記ゲート電極の陽極酸化膜を有する薄膜トランジスタを具備する液晶表示装置の製造方法において、In a manufacturing method of a liquid crystal display device comprising a thin film transistor having a gate electrode and an anodic oxide film of the gate electrode,
前記ゲート電極における不純物を含む表面層を電解研摩処理により除去する工程と、  Removing a surface layer containing impurities in the gate electrode by electrolytic polishing;
前記電解研磨処理後に前記ゲート電極を陽極酸化する工程と、  Anodizing the gate electrode after the electropolishing treatment;
を有することを特徴とする液晶表示装置の製造方法。A method for manufacturing a liquid crystal display device, comprising:
請求項1または請求項2のいずれかにおいて、In either claim 1 or claim 2,
前記金属層または前記ゲート電極はタンタルを含み、前記電解研磨処理にはフッ酸又は塩酸を含む溶液を用いることを特徴とする液晶表示装置の製造方法。  The method for manufacturing a liquid crystal display device, wherein the metal layer or the gate electrode contains tantalum, and the electrolytic polishing treatment uses a solution containing hydrofluoric acid or hydrochloric acid.
金属膜及び前記金属膜の陽極酸化膜を含む容量素子を具備する半導体装置の製造方法において、In a method of manufacturing a semiconductor device comprising a capacitor element including a metal film and an anodic oxide film of the metal film,
金属膜における不純物を含む表面層を電解研磨処理により除去する工程と、  Removing the surface layer containing impurities in the metal film by electrolytic polishing;
前記電解研磨処理後に前記金属膜を陽極酸化する工程と、を有することを特徴とする半導体装置の製造方法。  And a step of anodizing the metal film after the electropolishing treatment.
金属層が陽極酸化されてなる配線膜の製造方法において、In the method of manufacturing a wiring film in which the metal layer is anodized,
前記金属層における不純物を含む表面層を電解研磨処理により除去する工程と、  Removing the surface layer containing impurities in the metal layer by electrolytic polishing;
前記電解研磨処理後に前記金属層を陽極酸化する工程と、を含むことを特徴とする配線膜の製造方法。And a step of anodizing the metal layer after the electropolishing treatment.
請求項5において、In claim 5,
前記金属層はタンタルを含み、前記電解研磨処理にはフッ酸又は塩酸を含む溶液を用いることを特徴とする配線膜の製造方法。  The method for producing a wiring film, wherein the metal layer contains tantalum, and a solution containing hydrofluoric acid or hydrochloric acid is used for the electropolishing treatment.
請求項5において、In claim 5,
前記金属層は、アルミニウム、亜鉛、ジルコニウム、及びハフニウムからなる群より選択される元素を含み、The metal layer includes an element selected from the group consisting of aluminum, zinc, zirconium, and hafnium,
燐酸、過塩素酸、および硝酸からなる群より選択される溶液を含む電解液を用いて前記電解研磨処理を行うことを特徴とする配線膜の製造方法。  A method of manufacturing a wiring film, wherein the electrolytic polishing treatment is performed using an electrolytic solution containing a solution selected from the group consisting of phosphoric acid, perchloric acid, and nitric acid.
請求項5において、In claim 5,
前記金属層における不純物を含む表面層を電解研磨処理により除去する工程と、  Removing the surface layer containing impurities in the metal layer by electrolytic polishing;
前記金属層を陽極酸化する工程と、  Anodizing the metal layer;
の間に純水洗浄を行うことを特徴とする配線膜の製造方法。A method for producing a wiring film, wherein pure water cleaning is performed in between.
JP3242894A 1994-03-02 1994-03-02 Wiring film manufacturing method, liquid crystal display device manufacturing method, and semiconductor device manufacturing method Expired - Lifetime JP3629716B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3242894A JP3629716B2 (en) 1994-03-02 1994-03-02 Wiring film manufacturing method, liquid crystal display device manufacturing method, and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3242894A JP3629716B2 (en) 1994-03-02 1994-03-02 Wiring film manufacturing method, liquid crystal display device manufacturing method, and semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JPH07245434A JPH07245434A (en) 1995-09-19
JP3629716B2 true JP3629716B2 (en) 2005-03-16

Family

ID=12358691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3242894A Expired - Lifetime JP3629716B2 (en) 1994-03-02 1994-03-02 Wiring film manufacturing method, liquid crystal display device manufacturing method, and semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP3629716B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002254248A (en) * 2001-02-28 2002-09-10 Sony Corp Electrochemical processing equipment
JP2006093191A (en) * 2004-09-21 2006-04-06 Konica Minolta Holdings Inc ORGANIC THIN FILM TRANSISTOR, ORGANIC THIN FILM TRANSISTOR SHEET AND METHOD FOR PRODUCING THE SAME
JP5084173B2 (en) * 2005-05-31 2012-11-28 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JPWO2012104902A1 (en) 2011-01-31 2014-07-03 国立大学法人東北大学 Semiconductor device and manufacturing method thereof
JP6009268B2 (en) * 2012-08-09 2016-10-19 芝浦メカトロニクス株式会社 Cleaning liquid generating apparatus, cleaning liquid generating method, substrate cleaning apparatus, and substrate cleaning method

Also Published As

Publication number Publication date
JPH07245434A (en) 1995-09-19

Similar Documents

Publication Publication Date Title
TW299503B (en) Improved performance matrix, method of making and active matrix displays incorporating an improved TFT
JP3629716B2 (en) Wiring film manufacturing method, liquid crystal display device manufacturing method, and semiconductor device manufacturing method
KR100430187B1 (en) A thin-film electronic device and a method of manufacturing such device
JPS63166236A (en) Electronic device
US7042057B2 (en) Process for creating metal-insulator-metal devices
KR100505515B1 (en) Two-terminal type-linear element, manufacturing method thereof and liquid crystal display panel
JP3454913B2 (en) Liquid crystal display panel manufacturing method
JP3306986B2 (en) Liquid crystal device manufacturing method
JPH095795A (en) MIM type non-linear element, thin film transistor, manufacturing method thereof, and liquid crystal display device
JP3341346B2 (en) Manufacturing method of nonlinear element
JP3194274B2 (en) Method for manufacturing active matrix type liquid crystal display device
JPH0511277A (en) Production of matrix array substrate
JPH06151460A (en) Manufacture of inverted stagger type tft
JP3200971B2 (en) Liquid crystal display panel and method of manufacturing the same
JP3881737B2 (en) Manufacturing method of two-terminal nonlinear element
JPH01300226A (en) Matrix array substrate and its manufacture
JP3303345B2 (en) Liquid crystal display panel manufacturing method
JP2695827B2 (en) Matrix array substrate
JPH06308539A (en) Matrix array substrate manufacturing method
JP2594384B2 (en) Metal oxide thin film, method of manufacturing the same, and electronic device using the metal oxide thin film
JPH0743749A (en) Two-terminal nonlinear element and manufacturing method thereof
JPH07104319A (en) MIM type non-linear element
JPH0349274A (en) Two-terminal type non-linear element
JPH07226548A (en) Manufacture of switching element
JPH1062822A (en) Method for manufacturing switching element

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111224

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121224

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 9

EXPY Cancellation because of completion of term