JP3638481B2 - Semiconductor switching circuit - Google Patents
Semiconductor switching circuit Download PDFInfo
- Publication number
- JP3638481B2 JP3638481B2 JP27574599A JP27574599A JP3638481B2 JP 3638481 B2 JP3638481 B2 JP 3638481B2 JP 27574599 A JP27574599 A JP 27574599A JP 27574599 A JP27574599 A JP 27574599A JP 3638481 B2 JP3638481 B2 JP 3638481B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- mosfet
- cathode
- gate
- terminal thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体リレーのような半導体スイッチング回路に関し、特に、半導体スイッチング素子を過電流から保護するための過電流保護機能を有する半導体スイッチング回路に関するものである。
【0002】
【従来の技術】
半導体リレーの出力素子として用いられるMOSFETは、そのゲート電極に印可されるオン・オフスイッチング制御信号により、そのソース・ドレイン電極間がオン・オフ状態にスイッチングされる。フォトリレーはゲート電極に印可されるスイッチング制御信号として、発光ダイオードと光結合させたフォトダイオードの出力を用いている。このようなフォトリレーは機械的なリレーに代わって広く用いられるようになり、高周波のスイッチング、例えば、高速メモリーや高速ロジック用のテスタや、各種の高周波測定装置に用いられている。
【0003】
ところで、このような半導体スイッチに過電流が流れたときに、半導体スイッチング素子をオフする過電流保護機能を有する半導体スイッチング回路が従来から用いられている。図1はこのような半導体スイッチング回路の一例を示す回路図である。この回路は入力端子1A、1B間には発光ダイオード2が接続されており、この発光ダイオード2から発光される光を受光可能な離間された位置には、直列接続された複数個の光起電力素子であるフォトダイオードアレー3が設けられている。このフォトダイオードアレー3と並列に放電抵抗4および3端子サイリスタ5が接続されている。他方、出力端子6A、6B間にはパワーMOSFET7が電流検出用抵抗8を介して直列に接続されている。すなわち、出力端子6AにはMOSFET7のドレイン電極が接続され、ソース電極は電流検出用抵抗8を介して出力端子6Bに接続されている。MOSFET7のゲート電極にはフォトダイオードアレー3のアノード電極が接続されている。そして、3端子サイリスタ5のゲート電極はMOSFET7のソース電極に接続されている。
【0004】
次に、この回路の動作を説明すると、入力端子1A、1B間にスイッチング入力信号が印加されると、発光ダイオード2が点弧発光する。この光がフォトダイオードアレー3により受光されると、この光起電流がMOSFET7のゲート・ソース電極間に流入する。これによりMOSFET7は導通すなわちオン状態になる。これによって、出力端子6A、6B間にはMOSFET7のオン電流、すなわち、ドレイン電流が流れ、この電流は電流検出用抵抗8の両端間に電圧を生ずる。
【0005】
出力端子6A、6B間に接続される負荷回路(図示せず)の短絡等何らかの理由により、MOSFET7のドレイン電流が正常な電流値より大きな過電流になると、電流検出用抵抗8の両端間の電圧が所定の電圧以上になるため、3端子サイリスタ5がオン状態となり、MOSFET7はオフ状態に移行する。これによって、MOSFET7が過電流による破壊から保護される。
【0006】
【発明が解決しようとする課題】
このように、MOSFET7を過電流から保護するためには、入力端子1A、1B間にスイッチング入力信号が引き続き印加され、発光ダイオード2が点弧状態にある場合においてもMOSFET7をオフ状態に維持する必要がある。しかしながら、従来の半導体スイッチにおいては、オン状態に保持されるべき3端子サイリスタ5がオフ状態に復帰し、フォトダイオードアレー3からの光起電流が再びMOSFET7のゲート・ソース電極間に流入し、MOSFET7がオン状態に復帰してしまい、過電流保護機能が十分に機能しないという問題があった。
【0007】
この理由を検討した結果、次のような事実が判明した。3端子サイリスタ5がオン状態において、MOSFET7のオフ状態を維持するためには、発光ダイオード2の光発生電流ISCが3端子サイリスタ5の保持電流IHより大きくなければならない(ISC>IH)。一般にISCは10μA程度であるため、IHはこれより小さくしなければならないが、このためには、3端子サイリスタ5のゲート・カソード間の抵抗を数10KΩ〜数10MΩにしなければならない。
【0008】
他方、従来の半導体スイッチング回路に対しては、例えば、モデム内の回線スイッチとして用いる場合には、通信中の回線電流は0〜120mAであることが電気通信事業法により定められているため、スイッチング回路としては定常的に120mAまでの電流を流すことが要求される。そしてまた、120mAを超える電流に対してはスイッチング素子であるMOSFETをオフする過電流保護機能が要求される。
【0009】
ところで、3端子サイリスタ5は、ゲート・カソード間の電圧VGKが約0.5〜0.6Vでラッチアップすなわち、オン状態になる。このため、電流検出用抵抗8の抵抗値(3端子サイリスタ5に対してはRGK)を1〜5Ω程度に設定した場合、出力端子6A、6B間を流れるMOSFET7のオン電流が約500〜100mAで3端子サイリスタ5がオンする。すなわち、VGKを0.5V、MOSFET7のオン電流を120mAとした場合、電流検出用抵抗8の抵抗値は、0.5V/0.12A=4Ωとなる。しかし3端子サイリスタ5のゲート・カソード間の抵抗が1〜5Ω程度の場合、IHは数100μA程度となる。この結果、ISC>IHという条件が満たされなくなり、3端子サイリスタ5はオフとなり、MOSFET7が再びオンに復帰する。このように従来の半導体スイッチング回路は、過電流保護機能を十分に発揮することができなかった。
【0010】
したがって本発明の目的は、このような問題点を解決することにあり、半導体スイッチング回路がオン状態、すなわち、入力端子1A、1B間にスイッチング入力信号が引き続き印加され、発光ダイオード2が点弧状態にある場合において出力端子間に過電流が流れた場合、スイッチング素子を確実にオフ状態に維持することができる半導体スイッチング回路を提供することにある。
【0011】
【課題を解決するための手段】
本発明の半導体スイッチング回路は、一対の入力端子間に接続された発光素子と、この発光素子から発光される光を受光可能な位置に設置された光起電力素子と、この光起電力素子に並列に接続された3端子サイリスタと、この3端子サイリスタのアノード電極にゲート電極が接続され、一対の出力端子の一方にドレイン電極が接続されたMOSFETと、このMOSFETのソース電極および前記一対の出力端子の他方との間に接続された電流検出用抵抗と、前記MOSFETのソース電極および前記3端子サイリスタのゲート電極間に接続されたダイオードと、前記3端子サイリスタのゲート電極および前記一対の出力端子の他方との間に接続されたゲート・カソード抵抗とを備えたことを特徴とするものである。
【0012】
また、本発明の半導体スイッチング回路においては、前記ゲート・カソード抵抗は前記電流検出用抵抗より大きな抵抗値を有することを特徴とするものである。
【0013】
また、本発明の半導体スイッチング回路は、前記MOSFETのソース電極および前記3端子サイリスタのゲート電極間に接続されたダイオードは、アノード電極がMOSFETのソース電極に、カソード電極が3端子サイリスタのゲート電極にそれぞれ接続されていることを特徴とするものである。
【0014】
また、本発明の半導体スイッチング回路は、一対の入力端子間に接続された発光素子と、この発光素子から発光される光を受光可能な位置に設置された光起電力素子と、一対の出力端子のそれぞれにドレイン電極が接続された第1および第2のMOSFETと、これらのMOSFETのソース電極間に直列に接続された第1および第2の電流検出用抵抗と、前記光起電力素子のアノード側にアノード電極が共通に接続され、カソード電極がそれぞれ前記第2および第1のMOSFETのソース電極にそれぞれ接続された第1および第2の3端子サイリスタと、前記第1および第2のMOSFETのソース電極および前記第1および第2の3端子サイリスタのゲート電極間にそれぞれ接続された第1および第2のダイオードと、前記第1および第2の3端子サイリスタのゲート電極およびカソード電極間に接続された第1および第2のゲート・カソード抵抗とを備え、前記第1および第2の MOSFET のゲート電極は、前記第1および第2の3端子サイリスタのアノード電極に接続され、前記光起電力素子のカソード側は前記第1および第2の電流検出用抵抗の接続点に接続されたことを特徴とするものである。
【0015】
また、本発明の半導体スイッチング回路は、一対の入力端子間に接続された発光素子と、この発光素子から発光される光を受光可能な位置に設置された光起電力素子と、一対の出力端子のそれぞれにドレイン電極が接続された第1および第2のMOSFETと、これらのMOSFETのソース電極間に直列に接続された第1および第2の電流検出用抵抗と、前記光起電力素子のアノード側にアノード電極が接続され、カソード電極が前記第1および第2の電流検出用抵抗の接続点に接続された3端子サイリスタと、この3端子サイリスタのゲート電極および前記第1のMOSFETのソース電極間に接続された第1のダイオードと、前記3端子サイリスタのゲート電極および前記第2のMOSFETのソース電極間に接続された第2のダイオードと、前記3端子サイリスタのゲート電極およびカソード電極間に接続されたゲート・カソード抵抗とを備え、前記第1および第2の MOSFET のゲート電極は、前記第1および第2の3端子サイリスタのアノード電極に接続され、前記光起電力素子のカソード側は前記第1および第2の電流検出用抵抗の接続点に接続されたことを特徴とするものである。
【0016】
さらに、本発明の半導体スイッチング回路においては、前記光起電力素子はフォトダイオードアレーであり、このフォトダイオードアレーと並列に放電抵抗が接続されていることを特徴とするものである。
【0017】
さらに、本発明の半導体スイッチング回路においては、前記光起電力素子はフォトダイオードアレーであり、このフォトダイオードアレーと並列に放電回路が接続されており、この放電回路は、バイポーラトランジスタ、バイアス抵抗、ダイオードからなることを特徴とするものである。
【0018】
さらに、本発明の半導体スイッチング回路においては、前記光起電力素子はフォトダイオードアレーであり、このフォトダイオードアレーと並列に放電回路が接続されており、この放電回路は、ジャンクショントランジスタ、抵抗、ダイオードアレーからなることを特徴とするものである。
【0019】
【発明の実施の形態】
以下、本発明の実施形態について図2を参照して説明する。 図2は本発明の半導体スイッチング回路の構成を示す回路図である。この回路は入力端子11A、11B間には発光ダイオード12が接続されており、この発光ダイオード12から発光される光を受光可能な離間された位置には、直列接続された複数個の光起電力素子であるフォトダイオードアレー13が設けられている。このフォトダイオードアレー13と並列に放電抵抗14および3端子サイリスタ15が接続されている。他方、出力端子16A、16B間にはパワーMOSFET17が電流検出用抵抗18を介して直列に接続されている。すなわち、出力端子16AにはMOSFET17のドレイン電極が接続され、ソース電極は電流検出用抵抗18を介して出力端子6Bに接続されている。MOSFET17のゲート電極にはフォトダイオードアレー13のアノード電極が接続されている。3端子サイリスタ15のゲート電極はMOSFET17のソース電極にダイオード19を介して接続されている。このダイオード19は、そのアノード電極がMOSFET17のソース電極に、カソード電極が3端子サイリスタ15のゲート電極にそれぞれ接続されている。そして、3端子サイリスタ15のゲート電極と出力端子6B間にはゲート・カソード間抵抗(以下RGKという。)20が接続されている。このRGK20の値は数10KΩ〜数10MΩに設定される。
【0020】
次に、この回路の動作を説明すると、入力端子11A、11B間にスイッチング入力信号が印加されると、発光ダイオード12が点弧発光する。この光がフォトダイオードアレー13により受光されると、この光起電力がMOSFET17のゲート・ソース電極間に印加される。これによりMOSFET17はオン状態になる。これによって、出力端子16A、16B間にはMOSFET17のオン電流が流れ、この電流は電流検出用抵抗18の両端間に電圧を生ずる。
【0021】
出力端子16A、16B間に接続される負荷回路(図示せず)の短絡等何らかの理由により、MOSFET17に過電流が流れると、電流検出用抵抗18の両端間の電圧が所定の電圧以上になる。この電圧はダイオード19を介して3端子サイリスタ15のゲート電極に印加され、サイリスタ15がオン状態になる。これによつて、発光ダイオード12により発生される光起電流はMOSFET17のゲート電極には流れず、3端子サイリスタ15を介して出力端子16Bに流れるため、MOSFET17はオフ状態に移行する。
【0022】
3端子サイリスタ15のオン状態においては、3端子サイリスタ15のゲート電極には高抵抗のRGK20のみが接続されており、電流検出用抵抗18はダイオード19により分離される。すなわち、3端子サイリスタ15のゲート・カソード間のインピーダンスは、逆方向のダイオード19はハイインピーダンスとなるため、実質的にはRGK20の抵抗値、数10KΩ〜数10MΩとなる。そして3端子サイリスタ15がオンした後は、サイリスタ15のゲート電流とアノードからカソードに流れる電流との合成電流は出力端子6B側には流れず、フォトダイオードアレー13のカソード電極に流れ込み、フォトダイオードアレー13の光起電流はこの閉回路で消費される。そして上記の合成電流の値はほぼISCに等しい。したがってこの状態においては、3端子サイリスタ15の保持電流IHはISCより小さな値となり、サイリスタ15はオン状態に保持される。すなわち、MOSFET17は発光ダイオード12がオン状態にある間は再びオン状態に移行することはないため、過電流による破壊から確実に保護される。
【0023】
なお、放電抵抗14はMOSFET17がオフした場合の放電回路を形成するためのものであり、スイッチのオフ時間を短縮する機能を有する。抵抗値は数MΩである。この放電抵抗14がない場合、数100mAのオン電流を制御するMOSFET17は数秒のオフ時間が必要となる。
【0024】
図3は本発明の他の実施形態を示す半導体スイッチング回路の回路図である。同図においては図2の構成部品と同一あるいは対応する部品には同一あるいはダッシュを付した符合を付し、以下の説明においては、重複する詳細を避け、異なる部分を中心に説明する。図2に示した回路は、出力端子16Aにプラスの電位を、また、出力端子16Bにマイナスの電位を印加した場合に正常に動作する回路である。これらの電位極性を逆にした場合には、ダイオード19が順バイアスとなり、オフ時の電圧ブロックができない。したがってこの回路は、いわゆる直流用のスイッチング回路である。これに対して、図3の回路は交流(AC)用の半導体スイッチング回路である。この回路においては、スイッチング素子であるMOSFET17の他に第2のMOSFET17´が設けられている。MOSFET17のソース電極およびMOSFET17´のソース電極はそれぞれ第1の電流検出用抵抗18および第2の電流検出用抵抗18´を介して共通接続されている。第1および第2のMOSFET17、17´のドレイン電極はそれぞれ出力端子16A、16Bに接続され、出力端子16A、16B間に逆直列に接続されている。第1の電流検出用抵抗18および第2の電流検出用抵抗18´はそれぞれ、例えば、2Ωに選定されている。これらの電流検出用抵抗18、18´の接続点31には、フォトダイオードアレー13のカソード側が接続されている。さらに、第1および第2のMOSFET17、17´のゲート電極は、それぞれフォトダイオードアレー13のアノード電極側に共通に接続されている。
【0025】
3端子サイリスタ15についてもさらに第2の3端子サイリスタ15´が設けられている。これら第1および第2の3端子サイリスタ15、15´のアノード電極はフォトダイオードアレー13のアノード電極側に共通に接続される。第1の3端子サイリスタ15のカソード電極は第2のMOSFET17´のソース電極に接続されている。また、第2の3端子サイリスタ15´のカソード電極は第1のMOSFET17のソース電極に接続されている。
【0026】
第1の3端子サイリスタ15のゲート電極と第1のMOSFET17のソース電極間にはダイオード19が接続されている。ダイオード19はそのアノード電極が第1のMOSFET17のソース電極に接続され、カソード電極が第1の3端子サイリスタ15のゲート電極に接続される。そして第1の3端子サイリスタ15のゲート電極とカソード電極間には、数10KΩ〜数10MΩの第1のRGK20が接続されている。
【0027】
また、第2の3端子サイリスタ15´のゲート電極と第2のMOSFET17´のソース電極間にはダイオード19´が接続されている。ダイオード19´はそのアノード電極が第2のMOSFET17´のソース電極に接続され、カソード電極が第2の3端子サイリスタ15´のゲート電極に接続される。そして第2の3端子サイリスタ15´のゲート電極とカソード電極間には、数10KΩ〜数10MΩの第2のRGK20´が接続されている。
【0028】
このように構成された半導体スイッチング回路の動作を説明すると、出力端子16A、16B間にはAC電圧が印加されており、入力端子にスイッチ入力信号が印加されると、正常の動作状態においては、フォトダイオードアレー13の光起電流が第1、第2のMOSFET17、17´のゲート電極に供給され、それぞれがオン状態になる。したがって出力端子16A、16B間には所定の範囲内のAC電流が流れる。
【0029】
次に、出力端子16A、16B間に所定範囲の電流値を超えるか電流が流れた場合の保護動作について説明する。先ず、AC電圧の極性が、出力端子16Aがプラス、出力端子16Bがマイナスである場合、第1および第2の電流検出用抵抗18、18´の両端に生じた電圧により、第1の3端子サイリスタ15がラッチアップし導通状態になる。この結果、第1のMOSFET17がオフ状態に移行するとともに、第1のダイオード19により、第1の3端子サイリスタ15のRGK20は第1および第2の電流検出用抵抗18、18´と分離されて高抵抗になり、サイリスタ15のオン状態が保持される。なお、第1のMOSFET17がオフ状態に移行する結果、第2のMOSFET17´もオフ状態に移行するため、出力端子16A、16B間の電流は完全に遮断される。
【0030】
他方、AC電圧の極性が、出力端子16Aがマイナス、出力端子16Bがプラスである場合、第1および第2の電流検出用抵抗18、18´の両端に生じた電圧により、第2の3端子サイリスタ15´がラッチアップし導通状態になる。この結果、第2のMOSFET17´がオフ状態に移行するとともに、第2のダイオード19´により、第2の3端子サイリスタ15´のRGK20´は第1および第2の電流検出用抵抗18、18´と分離されて高抵抗になり、サイリスタ15´のオン状態が保持される。なお同様に、第2のMOSFET17´がオフ状態に移行する結果、第1のMOSFET17もオフ状態に移行するため、出力端子16A、16B間の電流は完全に遮断される。
【0031】
図4は本発明のさらに他の実施形態を示す半導体スイッチング回路の回路図である。同図においても図2あるいは図3の構成部品と同一あるいは対応する部品には同一あるいはダッシュを付した符合を付し、以下の説明においては、重複する詳細を避け、異なる部分を中心に説明する。この回路も図3の回路と同じく、AC用の半導体スイッチング回路であるが、図3の回路と異なる点は、第2の3端子サイリスタ15´は省略され、単一の3端子サイリスタ15が用いられている点である。3端子サイリスタ15のアノード電極はフォトダイオードアレー13のアノード電極側に接続され、サイリスタ15のカソード電極は電流検出用抵抗18、18´の接続点31に接続されている。そして第1および第2のダイオード19、19´のカソード電極はそれぞれ3端子サイリスタ15のゲート電極に共通に接続されている。
【0032】
この回路においては、出力端子16A、16B間の電圧極性がいずれの場合においても、過電流が生じた場合には、第1および第2の電流検出用抵抗18、18´の両端に生じた電圧により、3端子サイリスタ15がラッチアップし導通状態になる。この結果、第1のMOSFET17あるいは第2のMOSFET17´がオフ状態に移行するとともに、ダイオード19により、3端子サイリスタ15のRGK20は第1および第2の電流検出用抵抗18、18´と分離されて高抵抗になり、サイリスタ15のオン状態が保持される。
【0033】
図5は本発明のさらに他の実施形態を示す半導体スイッチング回路の回路図である。同図においても図2の構成部品と同一あるいは対応する部品には同一あるいはダッシュを付した符合を付し、以下の説明においては、重複する詳細を避け、異なる部分を中心に説明する。この回路においては、図2の放電抵抗14に換えて、バイポーラトランジスタ51、バイアス抵抗52、ダイオード53からなる放電回路が設けられている。トランジスタ51はエミッタ電極がMOSFET17のゲート電極に接続され、エミッタ電極は出力端子16Bに接続されている。トランジスタ51のゲート電極には、フォトダイオードアレー13に並列に接続されたバイアス抵抗52によりフォトダイオードアレー13のアノード・カソード電極間の光起電圧が分圧されて印加されている。バイアス抵抗52の抵抗値は10数MΩである。
【0034】
また、トランジスタ51のエミッタ電極とゲート電極には、ダイオード53が接続されている。このダイオード53はそのアノード側がトランジスタ51のエミッタ電極に、カソード側がトランジスタ51のゲート電極にそれぞれ接続されている。ダイオード53は発光ダイオード12がオン状態のとき、トランジスタ51がオン状態となることを防止するためのものである。
【0035】
このようなバイポーラトランジスタ51、バイアス抵抗52、ダイオード53からなる放電回路を用いることにより、スイッチング素子であるMOSFET17のオフ時間を、図2の放電抵抗14を用いる場合に比較して、さらに短縮できる。
【0036】
図6および図7は本発明のさらに他の実施形態を示す半導体スイッチング回路の回路図である。これらの回路は、図3および図4に示す回路において、それぞれ、放電抵抗14の代わりに、図5において示したバイポーラトランジスタ51、バイアス抵抗52、ダイオード53からなる放電回路を用いたものである。これによって、図5において説明したように、スイッチング素子であるMOSFET17のオフ時間を、図3および図4の放電抵抗14を用いる場合に比較して、さらに短縮できる。したがって、同図においても図2乃至図5の構成部品と同一の部品には同一の符合を付し、詳細な説明は省略する。
【0037】
図8は本発明のさらに他の実施形態を示す半導体スイッチング回路の回路図である。この回路は、図2の放電抵抗14に換えて、ジャンクショントランジスタ81、抵抗82、ダイオードアレー83からなる放電回路が設けられている。トランジスタ81はソース電極がMOSFET17のゲート電極に接続され、ドレイン電極は出力端子16Bに接続されている。トランジスタ81のゲート電極には、フォトダイオードアレー13のアノード側が接続され、抵抗82はフォトダイオードアレー13のアノード側とトランジスタ81のエミッタ電極間に挿入されている。この抵抗値も10数MΩである。ジャンクショントランジスタ81はそのゲート電極に電圧が印可されるとオフ状態となる。
【0038】
また、抵抗82と並列にダイオードアレー83が接続されている。このダイオードアレー83はそのアノード側がフォトダイオードアレー13のアノード側に、また、カソード側がトランジスタ81のエミッタ電極側にそれぞれ接続されている。フォトダイオードアレー13の起電流により抵抗82の両端に生ずる電圧が所定の値、たとえば1.5Vを超えるまでは、ダイオードアレー83はオフであるが、超えた後はオン状態になり、起電流は抵抗82を介することなくMOSFET17のゲート電極に流れる。
【0039】
このようなジャンクショントランジスタ81、抵抗82、ダイオードアレー83からなる放電回路を用いることにより、スイッチング素子であるMOSFET17のオフ時間を、図5の放電回路を用いる場合に比較して、さらに短縮できる。
同図においても図2の構成部品と同一あるいは対応する部品には同一の符合を付し、詳細な説明は省略する。
【0040】
図9および図10は本発明のさらに他の実施形態を示す半導体スイッチング回路の回路図である。これらの回路は、図3および図4に示す回路において、それぞれ、放電抵抗14の代わりに、図8において示したジャンクショントランジスタ81、バイアス抵抗82、ダイオードアレー83からなる放電回路を用いたものである。これによって、図8において説明したように、スイッチング素子であるMOSFET17のオフ時間を、図3および図4の放電抵抗14を用いる場合に比較して、さらに短縮できる。したがって、同図においても図2乃至図8の構成部品と同一の部品には同一の符合を付し、詳細な説明は省略する。
【0041】
本発明は上述した実施形態に限定されるものではなく、本発明の思想の範囲内でこれらの実施形態に対して種々の変形が可能である。例えば、図5および図7に示した放電回路の他にも同様な機能を有する回路であれば適用可能である。
【0042】
【発明の効果】
本発明の半導体スイッチング回路によれば、回路がオン状態、すなわち、入力端子1A、1B間にスイッチング入力信号が引き続き印加され、発光ダイオード2が点弧状態にある場合において出力端子間に過電流が流れた場合、スイッチング素子を確実にオフ状態に維持することができる。
【図面の簡単な説明】
【図1】従来の半導体スイッチング回路の一例を示す回路図である。
【図2】本発明の半導体スイッチング回路の構成を示す回路図である。
【図3】本発明の他の実施形態を示す半導体スイッチング回路の回路図である。
【図4】本発明のさらに他の実施形態を示す半導体スイッチング回路の回路図である。
【図5】本発明のさらに他の実施形態を示す半導体スイッチング回路の回路図である。
【図6】本発明のさらに他の実施形態を示す半導体スイッチング回路の回路図である。
【図7】本発明のさらに他の実施形態を示す半導体スイッチング回路の回路図である。
【図8】本発明のさらに他の実施形態を示す半導体スイッチング回路の回路図である。
【図9】本発明のさらに他の実施形態を示す半導体スイッチング回路の回路図である。
【図10】本発明のさらに他の実施形態を示す半導体スイッチング回路の回路図である。
【符号の説明】
11 入力端子
12 発光ダイオード
13 フォトダイオードアレー
14 放電抵抗
15 3端子サイリスタ
16 出力端子
17 MOSFET
18 電流検出用抵抗
19 ダイオード
20 ゲート・カソード間抵抗(RGK)
31 接続点
51 バイポーラトランジスタ
52 バイアス抵抗
53 ダイオード
81 ジャンクショントランジスタ
82 抵抗
83 ダイオードアレー[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor switching circuit such as a semiconductor relay, and more particularly to a semiconductor switching circuit having an overcurrent protection function for protecting a semiconductor switching element from an overcurrent.
[0002]
[Prior art]
The MOSFET used as the output element of the semiconductor relay is switched between the source and drain electrodes in an on / off state by an on / off switching control signal applied to the gate electrode. The photorelay uses the output of a photodiode optically coupled to the light emitting diode as a switching control signal applied to the gate electrode. Such photorelays are widely used in place of mechanical relays, and are used in high-frequency switching, for example, high-speed memory and high-speed logic testers, and various high-frequency measuring devices.
[0003]
By the way, a semiconductor switching circuit having an overcurrent protection function for turning off a semiconductor switching element when an overcurrent flows through such a semiconductor switch has been conventionally used. FIG. 1 is a circuit diagram showing an example of such a semiconductor switching circuit. In this circuit, a light emitting diode 2 is connected between
[0004]
Next, the operation of this circuit will be described. When a switching input signal is applied between the
[0005]
If the drain current of the
[0006]
[Problems to be solved by the invention]
As described above, in order to protect the
[0007]
As a result of examining this reason, the following facts were found. In order to maintain the
[0008]
On the other hand, for a conventional semiconductor switching circuit, for example, when used as a line switch in a modem, the line current during communication is defined as 0 to 120 mA by the Telecommunications Business Law. The circuit is required to flow a current up to 120 mA constantly. In addition, an overcurrent protection function for turning off a MOSFET as a switching element is required for a current exceeding 120 mA.
[0009]
By the way, the three-
[0010]
Accordingly, an object of the present invention is to solve such a problem, in which the semiconductor switching circuit is in an ON state, that is, a switching input signal is continuously applied between the
[0011]
[Means for Solving the Problems]
A semiconductor switching circuit according to the present invention includes a light emitting element connected between a pair of input terminals, a photovoltaic element installed at a position where light emitted from the light emitting element can be received, and the photovoltaic element. A three-terminal thyristor connected in parallel;A gate electrode is connected to the anode electrode of this three-terminal thyristor,A MOSFET having a drain electrode connected to one of a pair of output terminals, a current detection resistor connected between the source electrode of the MOSFET and the other of the pair of output terminals, a source electrode of the MOSFET, and the 3 A diode connected between the gate electrodes of the terminal thyristor; and a gate-cathode resistor connected between the gate electrode of the three-terminal thyristor and the other of the pair of output terminals. is there.
[0012]
In the semiconductor switching circuit of the present invention, the gate / cathode resistance has a larger resistance value than the current detection resistance.
[0013]
In the semiconductor switching circuit of the present invention, the diode connected between the source electrode of the MOSFET and the gate electrode of the three-terminal thyristor has an anode electrode as the source electrode of the MOSFET and a cathode electrode as the gate electrode of the three-terminal thyristor. Each is connected.
[0014]
The semiconductor switching circuit of the present invention includes a light emitting element connected between a pair of input terminals, and a photovoltaic element installed at a position capable of receiving light emitted from the light emitting element.And oneFirst and second MOSFETs each having a drain electrode connected to each of the output terminals of the pair; first and second current detection resistors connected in series between the source electrodes of the MOSFETs; A first and second three-terminal thyristor having an anode electrode connected in common to the anode side of the power element and a cathode electrode connected to the source electrode of each of the second and first MOSFETs; First and second diodes connected between the source electrode of the two MOSFETs and the gate electrode of the first and second three-terminal thyristors, respectively, and the gate electrode and cathode of the first and second three-terminal thyristors First and second gate-cathode resistors connected between the electrodes,The first and second MOSFET Are connected to the anode electrodes of the first and second three-terminal thyristors,The cathode side of the photovoltaic element is connected to a connection point of the first and second current detection resistors.
[0015]
The semiconductor switching circuit of the present invention includes a light emitting element connected between a pair of input terminals, and a photovoltaic element installed at a position capable of receiving light emitted from the light emitting element.And oneFirst and second MOSFETs each having a drain electrode connected to each of the output terminals of the pair; first and second current detection resistors connected in series between the source electrodes of the MOSFETs; A three-terminal thyristor having an anode electrode connected to the anode side of the power element and a cathode electrode connected to a connection point of the first and second current detection resistors, a gate electrode of the three-terminal thyristor, and the first A first diode connected between the source electrodes of the MOSFET; a gate electrode of the three-terminal thyristor; a second diode connected between the source electrodes of the second MOSFET; and the gate electrode of the three-terminal thyristor; It has a gate-cathode resistor connected between the cathode electrodes,The first and second MOSFET Are connected to the anode electrodes of the first and second three-terminal thyristors,The cathode side of the photovoltaic element is connected to a connection point of the first and second current detection resistors.
[0016]
Further, in the semiconductor switching circuit of the present invention, the photovoltaic element is a photodiode array, and a discharge resistor is connected in parallel with the photodiode array.
[0017]
Furthermore, in the semiconductor switching circuit of the present invention, the photovoltaic element is a photodiode array, and a discharge circuit is connected in parallel with the photodiode array. The discharge circuit includes a bipolar transistor, a bias resistor, a diode. It is characterized by comprising.
[0018]
Furthermore, in the semiconductor switching circuit of the present invention, the photovoltaic element is a photodiode array, and a discharge circuit is connected in parallel with the photodiode array. The discharge circuit includes a junction transistor, a resistor, a diode array. It is characterized by comprising.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to FIG. FIG. 2 is a circuit diagram showing the configuration of the semiconductor switching circuit of the present invention. In this circuit, a
[0020]
Next, the operation of this circuit will be described. When a switching input signal is applied between the
[0021]
When an overcurrent flows through the
[0022]
In the ON state of the three-
[0023]
The
[0024]
FIG. 3 is a circuit diagram of a semiconductor switching circuit showing another embodiment of the present invention. In the figure, parts that are the same as or correspond to the parts shown in FIG. 2 are given the same or dash symbols, and in the following description, overlapping details will be avoided and different parts will be mainly described. The circuit shown in FIG. 2 is a circuit that operates normally when a positive potential is applied to the
[0025]
The three-
[0026]
A
[0027]
A diode 19 'is connected between the gate electrode of the second three-
[0028]
The operation of the semiconductor switching circuit configured as above will be described. When an AC voltage is applied between the
[0029]
Next, a protection operation when a current value in a predetermined range is exceeded or a current flows between the
[0030]
On the other hand, when the polarity of the AC voltage is negative at the
[0031]
FIG. 4 is a circuit diagram of a semiconductor switching circuit showing still another embodiment of the present invention. Also in this figure, the same or corresponding parts as those in FIG. 2 or FIG. 3 are given the same or dash symbols, and in the following description, overlapping details will be avoided and different parts will be mainly described. . This circuit is also an AC semiconductor switching circuit like the circuit of FIG. 3, except that the second three-
[0032]
In this circuit, regardless of the voltage polarity between the
[0033]
FIG. 5 is a circuit diagram of a semiconductor switching circuit showing still another embodiment of the present invention. Also in the figure, parts that are the same as or correspond to the parts in FIG. 2 are given the same or dash symbols, and in the following description, overlapping details will be avoided and different parts will be mainly described. In this circuit, a discharge circuit comprising a
[0034]
A
[0035]
By using such a discharge circuit including the
[0036]
6 and 7 are circuit diagrams of a semiconductor switching circuit showing still another embodiment of the present invention. These circuits are the circuits shown in FIGS. 3 and 4 using the discharge circuit comprising the
[0037]
FIG. 8 is a circuit diagram of a semiconductor switching circuit showing still another embodiment of the present invention. In this circuit, a discharge circuit including a
[0038]
A
[0039]
By using such a discharge circuit including the
Also in this figure, parts that are the same as or correspond to the parts shown in FIG.
[0040]
9 and 10 are circuit diagrams of a semiconductor switching circuit showing still another embodiment of the present invention. These circuits are the circuits shown in FIGS. 3 and 4 using the discharge circuit comprising the
[0041]
The present invention is not limited to the above-described embodiments, and various modifications can be made to these embodiments within the scope of the idea of the present invention. For example, any circuit having a similar function can be applied in addition to the discharge circuit shown in FIGS.
[0042]
【The invention's effect】
According to the semiconductor switching circuit of the present invention, when the circuit is in an on state, that is, when the switching input signal is continuously applied between the
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an example of a conventional semiconductor switching circuit.
FIG. 2 is a circuit diagram showing a configuration of a semiconductor switching circuit of the present invention.
FIG. 3 is a circuit diagram of a semiconductor switching circuit showing another embodiment of the present invention.
FIG. 4 is a circuit diagram of a semiconductor switching circuit showing still another embodiment of the present invention.
FIG. 5 is a circuit diagram of a semiconductor switching circuit showing still another embodiment of the present invention.
FIG. 6 is a circuit diagram of a semiconductor switching circuit showing still another embodiment of the present invention.
FIG. 7 is a circuit diagram of a semiconductor switching circuit showing still another embodiment of the present invention.
FIG. 8 is a circuit diagram of a semiconductor switching circuit showing still another embodiment of the present invention.
FIG. 9 is a circuit diagram of a semiconductor switching circuit showing still another embodiment of the present invention.
FIG. 10 is a circuit diagram of a semiconductor switching circuit showing still another embodiment of the present invention.
[Explanation of symbols]
11 Input terminal
12 Light emitting diode
13 Photodiode array
14 Discharge resistance
15 Three-terminal thyristor
16 output terminals
17 MOSFET
18 Resistance for current detection
19 Diode
20 Gate-cathode resistance (RGK)
31 connection points
51 Bipolar Transistor
52 Bias resistor
53 Diode
81 Junction transistor
82 resistance
83 Diode array
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27574599A JP3638481B2 (en) | 1999-09-29 | 1999-09-29 | Semiconductor switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27574599A JP3638481B2 (en) | 1999-09-29 | 1999-09-29 | Semiconductor switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001102911A JP2001102911A (en) | 2001-04-13 |
| JP3638481B2 true JP3638481B2 (en) | 2005-04-13 |
Family
ID=17559814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27574599A Expired - Fee Related JP3638481B2 (en) | 1999-09-29 | 1999-09-29 | Semiconductor switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3638481B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006123110A (en) | 2004-10-29 | 2006-05-18 | Foundation For The Promotion Of Industrial Science | Electrostatic microactuator, electrostatic microactuator device, and driving method of electrostatic microactuator |
| KR100703097B1 (en) * | 2005-04-01 | 2007-04-06 | 후지쯔 가부시끼가이샤 | Semiconductor devices |
| CN102201403A (en) * | 2011-05-06 | 2011-09-28 | 电子科技大学 | Thyristor type LED (ight emitting diode) open protector |
| JP5723303B2 (en) | 2012-01-27 | 2015-05-27 | 株式会社東芝 | Light receiving circuit |
-
1999
- 1999-09-29 JP JP27574599A patent/JP3638481B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001102911A (en) | 2001-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2321128C (en) | Light responsive semiconductor switch with shorted load protection | |
| EP0171495B1 (en) | Mos transistor circuit with breakdown protection | |
| US7576964B2 (en) | Overvoltage protection circuit of output MOS transistor | |
| JPS5947469B2 (en) | semiconductor device | |
| US6169439B1 (en) | Current limited power MOSFET device with improved safe operating area | |
| US4303831A (en) | Optically triggered linear bilateral switch | |
| US5789951A (en) | Monolithic clamping circuit and method of preventing transistor avalanche breakdown | |
| JPS6126321A (en) | Electronic control circuit having input/output terminals | |
| EP1366552B1 (en) | Semiconductor device with protective functions | |
| JP3831894B2 (en) | Semiconductor integrated circuit | |
| US4924344A (en) | Circuitry for protection against electromotively-induced voltage transients in solid state relay circuits | |
| JP3583803B2 (en) | Semiconductor device | |
| JP2664678B2 (en) | Power supply circuit | |
| JP3638481B2 (en) | Semiconductor switching circuit | |
| EP0593588B1 (en) | Circuit protection arrangement | |
| KR900005446A (en) | Semiconductor devices | |
| JP3498694B2 (en) | Photoresponsive semiconductor switch | |
| US4447744A (en) | Control circuitry for high voltage solid-state switches | |
| EP0220791A1 (en) | Switching device | |
| JP3039092B2 (en) | Short circuit protection circuit | |
| JP3864526B2 (en) | Semiconductor device and electronic equipment | |
| JP3637749B2 (en) | Semiconductor relay | |
| JPH1065509A (en) | Semiconductor relay | |
| TWI892872B (en) | Semiconductor integrated circuit device | |
| JPH0677505A (en) | Two-terminal surge protecting element and multi-line protecting method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040820 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |