JP3642768B2 - 横型高耐圧半導体装置 - Google Patents
横型高耐圧半導体装置 Download PDFInfo
- Publication number
- JP3642768B2 JP3642768B2 JP2002175181A JP2002175181A JP3642768B2 JP 3642768 B2 JP3642768 B2 JP 3642768B2 JP 2002175181 A JP2002175181 A JP 2002175181A JP 2002175181 A JP2002175181 A JP 2002175181A JP 3642768 B2 JP3642768 B2 JP 3642768B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- conductivity type
- type
- concentration
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
- H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/221—Channel regions of field-effect devices of FETs
- H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
- H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
- H10D62/221—Channel regions of field-effect devices of FETs
- H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
- H10D62/299—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations
- H10D62/307—Channel regions of field-effect devices of FETs of IGFETs having lateral doping variations the doping variations being parallel to the channel lengths
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
- H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＬＤＭＯＳ電界効果トランジスタを具える横型高耐圧半導体装置に関する。
【０００２】
【従来技術】
図５は、従来の横型高耐圧半導体装置１０の断面を示す図である。尚、図５中、一部の構成について断面を表すハッチングを省略して示してある。
【０００３】
図５に示す横型高耐圧半導体装置１０は、ｐ型半導体基板１２に設けられたフィールド絶縁膜１６と、ＬＤＭＯＳ（Ｌａｔｅｒａｌ Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｅｄ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタ（以下の説明において、ＬＤＭＯＳトランジスタと称することもある）とを具えている。
【０００４】
横型高耐圧半導体装置１０において、通常、ＬＤＭＯＳ電界効果トランジスタは、フィールド絶縁膜１６によってｐ型半導体基板１２の他の領域から隔てられたアクティブ領域３２に形成される。図５には、ｎチャネル型のＬＤＭＯＳ電界効果トランジスタをアクティブ領域３２に形成した構成を示してある。図５において、ＬＤＭＯＳ電界効果トランジスタは、アクティブ領域３２に、ｎ型拡散層１４と、ｐ型ボディ部２４とを有するとともに、該ボディ部２４にソース領域となるｎ型の高濃度拡散層２６を有している。さらに、このＬＤＭＯＳ電界効果トランジスタのアクティブ領域３２におけるｐ型半導体基板１２の表面には、ゲート絶縁膜２０が形成され、該絶縁膜２０上にゲート電極２２が設けられている。尚、図５に示す構成によれば、ｐ型半導体基板１２において、ｎ型拡散層１４は、アクティブ領域３２に相当する基板部分から、アクティブ領域３２外に相当する基板部分に延長して設けられている。そして、ｐ型半導体基板１２の、アクティブ領域３２に相当する基板部分に形成されたｎ型拡散層１４は、ＬＤＭＯＳ電界効果トランジスタのドレイン領域となる。
【０００５】
また、図５に示す横型高耐圧半導体装置１０では、ｎ型拡散層１４にアルミ配線を行う際、該拡散層１４と同一の導電型の高濃度拡散層２６を形成し、この高濃度拡散層２６を介して配線を行うことによって、当該ｎ型拡散層１４との導通を行う。上述したように、ｎ型拡散層１４は、アクティブ領域３２に相当する基板部分から、アクティブ領域３２外に相当する基板部分に延長して設けられている。アクティブ領域３２外に相当する基板部分に延長して設けられたｎ型拡散層１４には、図５に示すようにフィールド絶縁膜１６が設けられている。そして、このフィールド絶縁膜１６に開口部３４を設け、該開口部３４に露出したｎ型拡散層１４に、該ｎ型拡散層１４との導通をとるためのｎ型高濃度拡散層２６が設けられる。
【０００６】
また、図５に示す横型高耐圧半導体装置１０では、ｐ型ボディ部２４にアルミ配線を行う際も、該ボディ部２４と同一の導電型の高濃度拡散層３０を形成し、この高濃度拡散層３０を介して配線を行うことによって、当該ｐ型ボディ部２４との導通を行う。ｐ型ボディ部２４において、ｐ型高濃度拡散層３０は、当該ボディ部２４のｎ型高濃度拡散層２６が設けられていない部分に形成される。
【０００７】
【発明が解決しようとする課題】
従来の横型高耐圧半導体装置１０が有する、上述したような構成のＬＤＭＯＳトランジスタでは、ソース−ドレイン間に高い電圧が印加される。従って、横型高耐圧半導体装置１０のＬＤＭＯＳ電界効果トランジスタは、ソース−ドレイン間の高い電圧に耐えうるトランジスタである必要がある。すなわち、横型高耐圧半導体装置１０のＬＤＭＯＳ電界効果トランジスタは、デバイス耐圧が要求される。
【０００８】
図５に示す横型高耐圧半導体装置１０の構成によれば、ＬＤＭＯＳトランジスタのドレイン領域を有するｎ型拡散層１４の不純物濃度は、前述したデバイス耐圧によって設定される。一方、ｎ型拡散層１４の不純物濃度を高くすると、該拡散層１４の抵抗は低下するため、ＬＤＭＯＳトランジスタの駆動能力を向上させることができる。しかし、ｎ型拡散層１４の不純物濃度を、前述した設定値より高い濃度とした場合、ＬＤＭＯＳトランジスタのデバイス耐圧を低下させることとなる。すなわち、図５に示す横型高耐圧半導体装置１０のＬＤＭＯＳトランジスタの駆動能力と、当該トランジスタのデバイス耐圧とは、トレードオフの関係にある。よって、図５に示す横型高耐圧半導体装置１０の構成において、ｎ型拡散層１４の不純物濃度を、前述した設定値より高くすることは困難である。
【０００９】
さらに、図５に示す横型高耐圧半導体装置１０のＬＤＭＯＳトランジスタの構成によれば、ソース領域となるｎ型高濃度拡散層２６と、Ｐ型ボディ部２４（及びＰ型半導体基板１２）と、ドレイン領域となるｎ型拡散層１４との構成に注目したとき、Ｐ型ボディ部２４（及びＰ型半導体基板１２）に寄生のベース抵抗が存在する。このベース抵抗を低下させるために、Ｐ型ボディ部２４において、Ｐ型高濃度拡散層３０を、基板１２の深さ方向に深く形成する必要がある。尚、Ｐ型高濃度拡散層３０を深く形成すると、当該Ｐ型高濃度拡散層３０の抵抗を低下させることもできる。その結果、ラッチアップ耐性が向上する。しかし、Ｐ型高濃度拡散層３０を深く形成すると、当該ＬＤＭＯＳトランジスタの素子領域が大きくなるという問題が生じる。
【００１０】
この発明は、以上のような問題点に鑑み成されたものであり、従って、この発明の目的は、従来と同様のデバイス耐圧及びラッチアップ耐性を有し、かつＬＤＭＯＳトランジスタの素子領域を縮小させ、及び該トランジスタの駆動能力を向上させることのできる横型高耐圧半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
上述した目的を達成するため、この発明の横型高耐圧半導体装置は、第１導電型半導体基板に、アクティブ領域を当該第１導電型半導体基板の他の領域から隔てるフィールド絶縁膜と、ＬＤＭＯＳ電界効果トランジスタとを具える。
【００１２】
このＬＤＭＯＳ電界効果トランジスタは、アクティブ領域に、第２導電型の拡散層の領域部分からなるドリフト領域と、第１導電型のボディ部とを有し、該ボディ部に、第２導電型の高濃度拡散層と、第１導電型の高濃度拡散層とを有する。さらに、この発明の横型高耐圧半導体装置によれば、ＬＤＭＯＳ電界効果トランジスタにおいて、前述したドリフト領域に埋め込まれる第１導電型の高濃度埋込拡散層は、第１導電型のボディ部の底部と連続して、当該底部の下側に、かつ、第２導電型の拡散層にドレイン電圧が印加されると、ドリフト領域に埋め込まれた第１導電型の高濃度埋込拡散層と第２導電型の拡散層とのｐｎ接合面に形成される空乏層が、ｐｎ接合面の周囲に向かって伸びる位置に、ドリフト領域の内部に延在して設けられ、及び第１導電型の高濃度埋込拡散層の不純物濃度は、第１導電型の高濃度拡散層より低濃度とし、第２導電型の拡散層より高濃度としてある。
【００１３】
この発明の横型高耐圧半導体装置のＬＤＭＯＳ電界効果トランジスタの構成では、アクティブ領域の第２導電型の拡散層がドレイン領域となり、第１導電型のボディ部に形成された第２導電型の高濃度拡散層がソース領域となる。通常、ドレイン領域の第２導電型の拡散層はドリフト領域ともなる。
【００１４】
この発明によれば、前述したドリフト領域に、第１導電型のボディ部の底部と連続して設けられた第１導電型の高濃度埋込拡散層が埋め込まれる。第２導電型の拡散層において、該拡散層と第１導電型の高濃度埋込拡散層との接合面には、空乏層が形成される。第１導電型の高濃度埋込拡散層の不純物濃度は、第２導電型の拡散層より高濃度としてある。よって、第２導電型の拡散層に電圧が印加されると、第２導電型の拡散層と第１導電型の高濃度埋込拡散層との接合面に形成された空乏層は、該接合面から当該接合面の周囲に向かって伸び、その結果、ドリフト領域は、実質的にその領域の全てが容易に空乏化される。よって、この発明の横型高耐圧半導体装置では、ＬＤＭＯＳトランジスタにおいて、予め第２導電型の拡散層の不純物濃度を高濃度としておいても、従来と同様のデバイス耐圧を維持しつつ、当該トランジスタの駆動能力を向上させることができる。すなわち、この発明の横型高耐圧半導体装置によれば、ＬＤＭＯＳトランジスタの、デバイス耐圧と駆動能力とのトレードオフ関係を改善することができる。
【００１５】
ところで、上述したこの発明の横型高耐圧半導体装置が有するＬＤＭＯＳトランジスタの構成によれば、ソース領域となる第２導電型の高濃度拡散層と、ドレイン領域となる第２導電型の拡散層との間の第１導電型の領域には、寄生のべース抵抗が存在する。また、第１導電型のボディ部には、当該ボディ部との電気的な導通をとるために、第１導電型の高濃度拡散層が形成される。この発明によれば、不純物濃度を第１導電型の高濃度拡散層より低濃度とした第１導電型の高濃度埋込拡散層を、第１導電型のボディ部の底部と連続して設けることにより、前述したベース抵抗及び第１導電型の高濃度拡散層の抵抗を低下させる。このため、この発明の横型高耐圧半導体装置では、第１導電型の高濃度拡散層を深く形成する必要が無く、既に説明した従来技術と比較して、従来と同様のラッチアップ耐性を維持したままＬＤＭＯＳトランジスタの素子領域を縮小することができる。
【００１６】
【発明の実施の形態】
以下、図を参照して、この出願に係わる発明による実施の形態について説明する。尚、以下の説明に用いる各図は、この発明を理解できる程度に概略的に示してあるに過ぎず、従って、この発明が図示例のみに限定されるものでないことは理解されたい。また、説明に用いる各図において、同様な構成成分については、同一の符号を付して示し、重複する説明を省略することもある。また、説明に用いる各図において、一部の構成要素について、断面を示すハッチングを省略することもある。
【００１７】
［第１の実施の形態］
この発明の第１の実施の形態について説明する。
【００１８】
１．この実施の形態の横型高耐圧半導体装置
図１は、この実施の形態の横型高耐圧半導体装置１００の構成を示す断面図である。尚、図１中、一部の構成について断面を示すハッチングを省略して示してある。
【００１９】
図１には、第１導電型半導体基板としてｐ型半導体基板１２を用いて構成される横型高耐圧半導体装置１００を示してある。この実施の形態の横型高耐圧半導体装置１００は、アクティブ領域３２を当該ｐ型半導体基板１２の他の領域から隔てるフィールド絶縁膜１６と、ＬＤＭＯＳ電界効果トランジスタとを具える。
【００２０】
ここで、図１に示す横型高耐圧半導体装置１００は、既に図５を参照して説明した横型高耐圧半導体装置１０と同様の構成を有する。従って、図１において、図５に示す横型高耐圧半導体装置１０と同様の構成である構成要素については、図５と同一の符号を付して示し、重複する説明は記載を省略する。
【００２１】
図１において、横型高耐圧半導体装置１００のアクティブ領域３２には、ｎチャネル型のＬＤＭＯＳトランジスタが形成されている。このＬＤＭＯＳトランジスタは、第２導電型の拡散層としてｎ型拡散層１１４と、第１導電型のボディ部としてｐ型ボディ部２４とを有する。この実施の形態によれば、ｐ型半導体基板１２に、ｐ型ボディ部２４とｎ型拡散層１１４とが互いに、離間して設けられる構成であっても良いし、隣接して設けられる構成であっても良い。
【００２２】
そして、図１に示すｎ型拡散層１１４の構成は、図５を参照して既に説明したｎ型拡散層１４の構成と同様であるとする。すなわち、アクティブ領域３２内のｎ型拡散層１１４の領域部分は、基板１２の表面に接した領域を有する。そして、ｎ型拡散層１１４は、ｐ型半導体基板１２において、アクティブ領域３２のフィールド絶縁膜１６と接する側の基板部分からフィールド絶縁膜１６の下側へと、アクティブ領域３２外に相当する基板部分に延長して設けられている。
【００２３】
さらに、ｐ型ボディ部２４は、その領域内に、第２導電型の高濃度拡散層であるｎ型高濃度拡散層２６と、第１導電型の高濃度拡散層であるｐ型高濃度拡散層１３０とを有する。図１に示す構成によれば、ｐ型ボディ部２４の基板１２表面に接した領域に、アクティブ領域３２内のｎ型拡散層１１４の領域部分と対向して、順次にｎ型高濃度拡散層２６と、ｐ型高濃度拡散層１３０とが設けられている。ｐ型高濃度拡散層１３０の、ｎ型高濃度拡散層２６と反対側の領域は、フィールド絶縁膜１６と境界を接している。さらに図１に示す構成例では、ｎ型高濃度拡散層２６は、ｐ型高濃度拡散層１３０よりも基板表面からの深さが浅く形成されている。
【００２４】
また、図１に示すｐ型高濃度拡散層１３０をｐ型ボディ部２４内に設けた理由は、従来と同様に、このｐ型高濃度拡散層１３０を介してアルミ配線を行うことによって、ｐ型ボディ部２４との導通をとるためである。
【００２５】
さらに、この実施の形態の横型高耐圧半導体装置１００の構成によれば、アクティブ領域３２内のｎ型拡散層１１４の領域部分は、基板１２の表面に接した領域でドリフト領域として作用する。そして、横型高耐圧半導体装置１００には、第１導電型の高濃度埋込拡散層としてｐ型高濃度埋込拡散層１０２が、ｐ型ボディ部２４の底部１０４と連続して、この底部１０４の下側に設けてある。ｐ型高濃度埋込拡散層１０２は、ｎ型拡散層１１４の内部へと延在して設けられている。ｎ型拡散層１１４中に延在する埋込拡散層１０２の領域は、アクティブ領域３２内の領域、すなわちｎ型拡散層１１４の上述したドリフト領域内に設けられている。さらに、ｐ型高濃度埋込拡散層１０２の不純物濃度を、ｐ型高濃度拡散層１３０より低濃度とするとともに、ｎ型拡散層１１４より高濃度としてある。
【００２６】
既に説明したように、アクティブ領域３２内のｎ型拡散層１１４の領域部分は、ＬＤＭＯＳトランジスタのドレイン領域であるとともに、ドリフト領域でもある。このドリフト領域に埋め込まれたｐ型高濃度埋込拡散層１０２の領域部分とその周辺のｎ型拡散層１１４の領域部分とのｐｎ接合面には空乏層が形成される。また、上述したように、ｐ型高濃度埋込拡散層１０２の不純物濃度は、ｎ型拡散層１１４より高濃度としてある。ｎ型拡散層１１４にドレイン電圧が印加されると、上述したｐｎ接合面に形成された空乏層は、該接合面から当該接合面の周囲に向かってのび、その結果、ドリフト領域は、実質的にその全ての領域部分が容易に空乏化される。
【００２７】
既に説明したように、図５に示すＬＤＭＯＳトランジスタの構成では、該トランジスタのデバイス耐圧は、ドレイン電圧が印加された場合のｎ型拡散層１４における空乏層の伸びによって決定される。よって、一般に、ｎ型拡散層１４の不純物濃度は、ＬＤＭＯＳトランジスタのデバイス耐圧によって決定される。また、ｎ型拡散層１４の不純物濃度を高くすると、該拡散層１４の抵抗は低下するため、当該トランジスタの駆動能力を向上させることができる。しかし、ｎ型拡散層１４の不純物濃度を高濃度とすると、ドレイン電圧が印加された場合、該拡散層１４における空乏層の伸びが小さくなる。その結果、ＬＤＭＯＳトランジスタのデバイス耐圧は低下する。このように、ＬＤＭＯＳトランジスタの、デバイス耐圧と駆動能力はトレードオフの関係となる。
【００２８】
この実施の形態によれば、図１に示すＬＤＭＯＳトランジスタの構成では、上述したように、ｎ型拡散層１１４のドリフト領域には、該拡散層１１４より高い不純物濃度を有するｐ型高濃度埋込拡散層１０２が埋め込まれている。よって、ドレイン電圧が印加された場合、該ｎ型拡散層１１４とｐ型高濃度埋込拡散層１０２との接合面の空乏層は容易に伸び、当該拡散層１１４のドリフト領域の全域を実質的に空乏化する。従って、図５に示す従来のＬＤＭＯＳトランジスタの構成と比較し、ｎ型拡散層１１４における空乏層の伸びを、該拡散層１１４の不純物濃度によらず大きくすることができるため、予めｎ型拡散層１１４の不純物濃度を高濃度とすることが可能となる。その結果、横型高耐圧半導体装置１００の構成では、従来と同様のデバイス耐圧を維持しつつ、ＬＤＭＯＳトランジスタの駆動能力を向上させることができる。すなわち、この実施の形態によれば、ＬＤＭＯＳトランジスタの、デバイス耐圧と駆動能力とのトレードオフ関係を大幅に改善することができる。
【００２９】
ところで、既に説明したように、図１に示す横型高耐圧半導体装置１００のＬＤＭＯＳトランジスタの構成において、ソース領域となるｎ型高濃度拡散層２６とドレイン領域となるｎ型拡散層１１４との間の、ｐ型ボディ部２４（及びｐ型半導体基板１２）のｐ型の領域には、寄生のベース抵抗が存在する。この実施の形態では、不純物濃度をｐ型高濃度拡散層１３０より低濃度としたｐ型高濃度埋込拡散層１０２を、ｐ型ボディ部２４の底部と連続して設けることにより、前述したベース抵抗及びｐ型高濃度拡散層１３０の抵抗を低下させる。このため、図５に示すｐ型高濃度拡散層３０の構成と比較して、図１に示すｐ型高濃度拡散層１３０は浅く形成することができる。従って、この実施の形態の横型高耐圧半導体装置１００では、図５に示す従来の構成と比較して、従来と同様のラッチアップ耐性を維持したまま、ＬＤＭＯＳトランジスタの素子領域を縮小することができる。
【００３０】
２．この実施の形態の横型高耐圧半導体装置の製造方法
次に、以上説明したような構成を有する、図１に示す横型高耐圧半導体装置１００の製造方法の一例について、図２（Ａ）〜（Ｄ）を参照して説明する。図２（Ａ）〜（Ｄ）は、横型高耐圧半導体装置１００の製造方法に供する製造工程図である。いずれの図も図１に対応する位置での断面図である。尚、以下に説明する製造方法は単なる一例であって、この実施の形態の横型高耐圧半導体装置１００は、任意好適な製造方法によって製造されるのが望ましい。また、以下の説明において、特定の材料及び条件を用いることがあるが、これら材料及び条件は好適例の一つに過ぎず、従って、何らこれらに限定されない。
【００３１】
例えば、ボロン（Ｂ）をドープしたシリコン（Ｓｉ）基板を用いて構成されるｐ型半導体基板１２に、公知のホトリソグラフィ技術及びイオン注入技術により、リンを１００ｋｅＶで１０13／ｃｍ2程度注入する。その後、公知の拡散技術により、窒素（Ｎ2）等の不活性ガスを用いて１２００℃で３００分間、熱処理を行い、ｎ型拡散層１１４を形成する（図２（Ａ））。
【００３２】
尚、既に説明したように、この実施の形態の横型高耐圧半導体装置１００によれば、予めｎ型拡散層１１４の不純物濃度を高濃度とすることができる。図５に示す従来の横型高耐圧半導体装置１０の構成と比較した場合、上述した図２（Ａ）に示す工程では、従来は、リンの注入量は、１００ｋｅＶで５．０×１０12／ｃｍ2〜７．０×１０12／ｃｍ2程度であったが、この実施の形態によれば、上述したように、１０13／ｃｍ2程度の注入量とすることができる。
【００３３】
次に、ｎ型拡散層１１４形成済みのｐ型半導体基板１２に、公知のＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）技術により、ｎ型拡散層１１４の一部をドレイン領域として含むアクティブ領域３２と、該領域３２を当該ｐ型半導体基板１２の他の領域から隔てる、８０００Å程度の厚さのフィールド絶縁膜１６とを形成する。この際、アクティブ領域３２外のｎ型拡散層１１４に形成されたフィールド絶縁膜１６に、開口部３４も形成される（図２（Ｂ））。
【００３４】
その後、イオン注入領域２０２に、公知のホトリソグラフィ技術及び公知のイオン注入技術により、ボロン（Ｂ）を１．５ＭｅＶで５×１０13／ｃｍ2程度注入する。尚、イオン注入領域２０２は、図１を参照して説明したｐ型高濃度埋込拡散層１０２と同様の構成を有する。すなわち、イオン注入領域２０２は、ｐ型ボディ部２４の底部１０４と連続し、かつドレイン領域となるｎ型拡散層１１４に埋め込まれるように形成される（図２（Ｂ））。
【００３５】
ここで、一般に、ドレイン領域となるｎ型拡散層１１４の深さは、前述したアクティブ領域３２に形成されるＬＤＭＯＳトランジスタのデバイス耐圧によって変化する。具体的には、ＬＤＭＯＳトランジスタのデバイス耐圧が大きくなるほど、ｎ型拡散層１１４は深く形成されるのが好ましい。そして、ｐ型半導体基板１２の表面から当該基板の深さ方向に向かって、ｎ型拡散層１１４の深さの１／４〜１／３程度の深さにイオン注入領域２０２が埋め込まれるのが好ましい（図２（Ｂ））。
【００３６】
ところで、上述した手順によってイオン注入領域２０２にイオンを注入した後、アクティブ領域に相当するｐ型半導体基板１２の表面に、公知の酸化技術により、厚さが２００Å程度のゲート絶縁膜２０を形成する。続いて、該ゲート絶縁膜２０上に、公知のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、公知のホトリソグラフィ技術及び公知のエッチング技術により、ゲート電極２２を形成する（図２（Ｂ））。
【００３７】
その後、ゲート電極２２及びフィールド絶縁膜１６をイオン注入時のマスクとして用いて、公知のイオン注入技術によりボロン（Ｂ）を４０ｋｅＶで１０13／ｃｍ2程度注入し、公知の拡散技術により、窒素（Ｎ2）等の不活性ガスを用いて１１００℃で１２０分程度熱処理を行い、ｐ型ボディ部２４を形成する。この際、前述したイオン注入領域２０２には、ｐ型高濃度埋込拡散層１０２も形成される（図２（Ｃ））。
【００３８】
続いて、公知のホトリソグラフィ技術及びイオン注入技術により、ソース領域にヒ素（Ａｓ）を４０ｋｅＶで５×１０15／ｃｍ2程度注入するとともに、当該ｐ型ボディ部２４のソース領域を含まない領域に、フッ化ホウ素（ＢＦ2）を４０ｋｅＶで１０15／ｃｍ2程度注入する。ソース領域にイオン注入を行う際、開口部３４のｎ型拡散層１１４が露出した部分にも、ヒ素（Ａｓ）が注入される。その後、公知の拡散技術により、窒素（Ｎ2）等の不活性ガスを用いて１０００℃で２０分程度熱処理を行い、ｎ型高濃度拡散層２６及びｐ型高濃度拡散層１３０を形成する（図２（Ｄ））。
【００３９】
尚、ｐ型高濃度拡散層１３０とｐ型高濃度埋込拡散層１０２との配置関係は以下のようであるのが好ましい。すなわち、好ましくは、具体的にデバイス耐圧が４０〜６０ＶのＬＤＭＯＳトランジスタにおいて、深さが６〜７μｍのｎ型拡散層１１４のドリフト領域に、１．５〜２μｍ程度の深さにｐ型高濃度埋込拡散層１０２が埋め込まれている場合、ｐ型高濃度拡散層１３０の深さは０．１〜０．２μｍ程度で形成される。
【００４０】
また、具体的にデバイス耐圧が４０〜６０ＶのＬＤＭＯＳトランジスタにおいて、例えば、既に図５を参照して説明した、従来の横型高耐圧半導体装置１０の構成によれば、ｎ型拡散層１４の不純物濃度について、表面濃度は１×１０16／ｃｍ3程度である。一方、この実施の形態の横型高耐圧半導体装置１００の構成によれば、ＬＤＭＯＳトランジスタのデバイス耐圧が４０〜６０Ｖの場合、ｎ型拡散層１１４の不純物濃度について、表面濃度を３．０×１０16／ｃｍ3〜５．０×１０16／ｃｍ3程度とすることができる。
【００４１】
この実施の形態によれば、図２（Ａ）〜（Ｄ）を参照して説明した工程後、図示はしないが、公知の方法によりコンタクト形成及び配線形成などの各工程が行われるのが望ましい。また、図２（Ａ）〜（Ｄ）を参照して説明した工程では、チャネルストップ領域の形成や、ＬＤＭＯＳトランジスタの所望の閾値電圧を得るためのイオン注入等の各工程の説明について記載を省略したが、前述した各工程は所望に応じて行うことができる。
【００４２】
［第２の実施の形態］
この発明の第２の実施の形態について説明する。
【００４３】
１．この実施の形態の横型高耐圧半導体装置
図３は、この実施の形態の横型高耐圧半導体装置３００の構成を示す断面図である。尚、図３中、一部の構成について断面を示すハッチングを省略して示してある。
【００４４】
この実施の形態の横型高耐圧半導体装置３００は、図１を参照して説明した第１の実施の形態の横型高耐圧半導体装置１００と同様の構成を有する。従って、図３において、第１の実施の形態の横型高耐圧半導体装置１００と同様の構成である構成要素については、図１と同一の符号を付して示し、重複する説明は記載を省略する。
【００４５】
横型高耐圧半導体装置３００のアクティブ領域３２に形成されたＬＤＭＯＳトランジスタにおいて、ゲート絶縁膜３２０は、図１に示すゲート絶縁膜２０の構成と同様の構成を有する。そして、図１に示す構成と同様に、ゲート絶縁膜３２０上にゲート電極２２が設けられている。
【００４６】
また、横型高耐圧半導体装置３００のＬＤＭＯＳトランジスタは、第１の実施の形態と同様、第１導電型の高濃度埋込拡散層としてｐ型高濃度埋込拡散層３０２を有する。該埋込拡散層３０２は、図１を参照して説明したｐ型高濃度埋込拡散層１０２と同様の構成を有する。さらに、この実施の形態によれば、ｐ型高濃度埋込拡散層３０２は、ｎ型拡散層１１４において、フィールド絶縁膜１６の下に配置され、埋め込まれる構成とするのが好ましい。
【００４７】
すなわち、図３において、図１を参照して既に説明したｐ型高濃度埋込拡散層１０２と同様、ｐ型高濃度埋込拡散層３０２は、ｎ型拡散層１１４のドリフト領域に埋め込まれる。そして、図３に示すように、この実施の形態によれば、ｎ型拡散層１１４に埋め込まれたｐ型高濃度埋込拡散層３０２は、アクティブ領域３２から該領域３２外に延長して設けられるのが望ましい。図３に示す横型高耐圧半導体装置３００の構成によれば、既に説明したように、アクティブ領域３２外のｎ型拡散層１１４には、フィールド絶縁膜１６が設けられている。よって、上述したように、ｎ型拡散層１１４において、アクティブ領域３２外に延長して設けられたｐ型高濃度埋込拡散層３０２は、フィールド絶縁膜１６下に配置され、埋め込まれる構成となる。
【００４８】
この実施の形態の構成によれば、ｎ型拡散層１１４にドレイン電圧が印加されると、既に説明した第１の実施の形態と同様、ｐ型高濃度埋込拡散層３０２とｎ型拡散層１１４とのｐｎ接合面に形成された空乏層は、該接合面から該接合面の周囲に向かって伸び、第１の実施の形態と同様、ドレイン領域は、その全ての領域部分が容易に空乏化される。この際、この実施の形態によれば、フィールド絶縁膜１６下に配置され、埋め込まれたｐ型高濃度埋込拡散層３０２とｎ型拡散層１１４とのｐｎ接合面より伸びた空乏層は、フィールド絶縁膜１６に達する。この状態で、アクティブ領域３２に相当するｐ型半導体基板１２の、ゲート電極２２下の電位は電気的にフローティングとなる。その結果、ゲート絶縁膜３２０におけるドレイン電圧による電界の影響は、図１に示すゲート絶縁膜２０と比較して少なくなる。従って、この実施の形態によれば、ゲート絶縁膜３２０の厚さを、図１に示すゲート絶縁膜２０と比較して薄くすることが可能となる。
【００４９】
よって、以上説明したこの実施の形態の構成によれば、第１の実施の形態と同様の作用及び効果が得られるほか、さらに、ゲート絶縁膜３２０の薄膜化が可能となり、その結果、第１の実施の形態と比較して、ＬＤＭＯＳトランジスタのチャネル抵抗を低減し、該トランジスタの駆動能力を向上させることができる。
【００５０】
２．この実施の形態の横型高耐圧半導体装置の製造方法
次に、以上説明したような構成を有する、図３に示す横型高耐圧半導体装置３００の製造方法の一例について説明する。以下に説明する横型高耐圧半導体装置３００の製造方法は、図２（Ａ）〜（Ｄ）を参照して説明した横型高耐圧半導体装置１００の製造方法と同様の工程によって行われるのが好ましい。従って、以下に説明する横型高耐圧半導体装置３００の製造方法において、第１の実施の形態と同様の工程については説明を省略する。また、以下の説明において、特定の材料及び条件を用いることがあるが、これら材料及び条件は好適例の一つに過ぎず、従って、何らこれらに限定されない。そして、以下に説明する製造方法は、単なる一例であって、この実施の形態の横型高耐圧半導体装置３００は、任意好適な製造方法によって製造されるのが好ましい。
【００５１】
図４は、この実施の形態の横型高耐圧半導体装置３００の製造方法に供する製造工程図である。尚、図４において、図２（Ａ）〜（Ｄ）に示す工程と同様の工程に供する製造工程図は、図示を省略してある。さらに、図４は、図２（Ａ）〜（Ｄ）及び図３に対応する位置での断面図である。
【００５２】
この実施の形態の横型高耐圧半導体装置３００では、好ましくは、既に図２（Ａ）を参照して説明した工程と同様の手順によって、ｐ型半導体基板１２にｎ型拡散層１１４が形成される。
【００５３】
その後、図４に示す工程が行われる。ｎ型拡散層１１４形成済みのｐ型半導体基板１２に、公知のホトリソグラフィ技術及びイオン注入技術により、ボロン（Ｂ）を１．５ＭｅＶで５ｘ１０13／ｃｍ2程度注入する。この際、ボロン（Ｂ）が注入される領域は、図３に示すｐ型高濃度埋込拡散層３０２が設けられる領域と同一の領域である。
【００５４】
その後、図２（Ｂ）に示す工程と同様の手順によって、アクティブ領域３２及び８０００Å程度の厚さのフィールド絶縁膜１６が形成される。この際、上述した手順によってボロン（Ｂ）が注入された領域に、ｐ型高濃度埋込拡散層３０２が形成される。
【００５５】
その後、図２（Ｂ）に示す工程と同様の手順によって、ゲート絶縁膜３２０及びゲート電極２２が形成される。ここで、一般に、ＬＤＭＯＳトランジスタのデバイス耐圧が大きい場合、ゲート絶縁膜３２０は厚くなるのが望ましい。第１の実施の形態において、図１及び図２（Ｂ）の工程図に示すゲート絶縁膜２０の厚さは、具体的に、３００〜５００Å程度であるのが好ましい。一方、この実施の形態によれば、既に説明したようにゲート絶縁膜３２０の薄膜化が可能となる。具体的に、この実施の形態では、上述した第１の実施の形態のゲート絶縁膜２０の厚さに対し、ゲート絶縁膜３２０の厚さは１００Å程度とすることができる。
【００５６】
図４を参照して説明した工程の後、好ましくは、図２（Ｃ）及び（Ｄ）を参照して説明した工程と同様の手順によって、図３に示す横型高耐圧半導体装置３００が形成されるのが好適である。そして、その後、図４では図示しないが、公知の方法によりコンタクト形成及び配線形成などの各工程が行われるのが望ましい。さらに、以上説明した製造方法では、図２（Ａ）〜（Ｄ）を参照して説明した手順と同様、チャネルストップ領域の形成等の各工程は、所望に応じて行うことができる。
【００５７】
【発明の効果】
以上説明したように、この発明の横型高耐圧半導体装置によれば、不純物濃度を第１導電型の高濃度拡散層より低濃度とした第１導電型の高濃度埋込拡散層を、第１導電型のボディ部の底部と連続して設けることにより、第１導電型の高濃度拡散層を深く形成する必要が無く、従来と同様のラッチアップ耐性を維持したままＬＤＭＯＳトランジスタの素子領域を縮小することができる。
【００５８】
また、この発明によれば、前述した第１導電型の高濃度埋込拡散層は、第２導電型の拡散層のドリフト領域に埋め込まれる。そして、ドレイン電圧が印加されると、第１導電型の高濃度埋込拡散層と第２導電型の拡散層との接合面に形成された空乏層が伸び、当該第２導電型の拡散層のドリフト領域は容易に完全に空乏化される。よって、この発明の横型高耐圧半導体装置では、ＬＤＭＯＳトランジスタにおいて、予め第２導電型の拡散層の不純物濃度を高濃度としておいても、従来と同様のデバイス耐圧を維持しつつ、当該トランジスタの駆動能力を向上させることができる。すなわち、この発明の横型高耐圧半導体装置によれば、ＬＤＭＯＳトランジスタの、デバイス耐圧と駆動能力とのトレードオフ関係を大幅に改善することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態の構成例を説明するための図である。
【図２】（Ａ）〜（Ｄ）は、第１の実施の形態による製造方法に供する製造工程図である。
【図３】この発明の第２の実施の形態の構成例を説明するための図である。
【図４】第２の実施の形態による製造方法に供する製造工程図である。
【図５】従来の横型高耐圧半導体装置の構成例を説明するための図である。
【符号の説明】
１０、１００、３００：横型高耐圧半導体装置
１２：ｐ型半導体基板
１４、１１４：ｎ型拡散層
１６：フィールド絶縁膜
２０、３２０：ゲート絶縁膜
２２：ゲート電極
２４：ｐ型ボディ部
２６：ｎ型高濃度拡散層
３０、１３０：ｐ型高濃度拡散層
３２：アクティブ領域
３４：開口部
１０２、３０２：ｐ型高濃度埋込拡散層
１０４：ｐ型ボディ部の底部
２０２：イオン注入領域
【発明の属する技術分野】
この発明は、ＬＤＭＯＳ電界効果トランジスタを具える横型高耐圧半導体装置に関する。
【０００２】
【従来技術】
図５は、従来の横型高耐圧半導体装置１０の断面を示す図である。尚、図５中、一部の構成について断面を表すハッチングを省略して示してある。
【０００３】
図５に示す横型高耐圧半導体装置１０は、ｐ型半導体基板１２に設けられたフィールド絶縁膜１６と、ＬＤＭＯＳ（Ｌａｔｅｒａｌ Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｅｄ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタ（以下の説明において、ＬＤＭＯＳトランジスタと称することもある）とを具えている。
【０００４】
横型高耐圧半導体装置１０において、通常、ＬＤＭＯＳ電界効果トランジスタは、フィールド絶縁膜１６によってｐ型半導体基板１２の他の領域から隔てられたアクティブ領域３２に形成される。図５には、ｎチャネル型のＬＤＭＯＳ電界効果トランジスタをアクティブ領域３２に形成した構成を示してある。図５において、ＬＤＭＯＳ電界効果トランジスタは、アクティブ領域３２に、ｎ型拡散層１４と、ｐ型ボディ部２４とを有するとともに、該ボディ部２４にソース領域となるｎ型の高濃度拡散層２６を有している。さらに、このＬＤＭＯＳ電界効果トランジスタのアクティブ領域３２におけるｐ型半導体基板１２の表面には、ゲート絶縁膜２０が形成され、該絶縁膜２０上にゲート電極２２が設けられている。尚、図５に示す構成によれば、ｐ型半導体基板１２において、ｎ型拡散層１４は、アクティブ領域３２に相当する基板部分から、アクティブ領域３２外に相当する基板部分に延長して設けられている。そして、ｐ型半導体基板１２の、アクティブ領域３２に相当する基板部分に形成されたｎ型拡散層１４は、ＬＤＭＯＳ電界効果トランジスタのドレイン領域となる。
【０００５】
また、図５に示す横型高耐圧半導体装置１０では、ｎ型拡散層１４にアルミ配線を行う際、該拡散層１４と同一の導電型の高濃度拡散層２６を形成し、この高濃度拡散層２６を介して配線を行うことによって、当該ｎ型拡散層１４との導通を行う。上述したように、ｎ型拡散層１４は、アクティブ領域３２に相当する基板部分から、アクティブ領域３２外に相当する基板部分に延長して設けられている。アクティブ領域３２外に相当する基板部分に延長して設けられたｎ型拡散層１４には、図５に示すようにフィールド絶縁膜１６が設けられている。そして、このフィールド絶縁膜１６に開口部３４を設け、該開口部３４に露出したｎ型拡散層１４に、該ｎ型拡散層１４との導通をとるためのｎ型高濃度拡散層２６が設けられる。
【０００６】
また、図５に示す横型高耐圧半導体装置１０では、ｐ型ボディ部２４にアルミ配線を行う際も、該ボディ部２４と同一の導電型の高濃度拡散層３０を形成し、この高濃度拡散層３０を介して配線を行うことによって、当該ｐ型ボディ部２４との導通を行う。ｐ型ボディ部２４において、ｐ型高濃度拡散層３０は、当該ボディ部２４のｎ型高濃度拡散層２６が設けられていない部分に形成される。
【０００７】
【発明が解決しようとする課題】
従来の横型高耐圧半導体装置１０が有する、上述したような構成のＬＤＭＯＳトランジスタでは、ソース−ドレイン間に高い電圧が印加される。従って、横型高耐圧半導体装置１０のＬＤＭＯＳ電界効果トランジスタは、ソース−ドレイン間の高い電圧に耐えうるトランジスタである必要がある。すなわち、横型高耐圧半導体装置１０のＬＤＭＯＳ電界効果トランジスタは、デバイス耐圧が要求される。
【０００８】
図５に示す横型高耐圧半導体装置１０の構成によれば、ＬＤＭＯＳトランジスタのドレイン領域を有するｎ型拡散層１４の不純物濃度は、前述したデバイス耐圧によって設定される。一方、ｎ型拡散層１４の不純物濃度を高くすると、該拡散層１４の抵抗は低下するため、ＬＤＭＯＳトランジスタの駆動能力を向上させることができる。しかし、ｎ型拡散層１４の不純物濃度を、前述した設定値より高い濃度とした場合、ＬＤＭＯＳトランジスタのデバイス耐圧を低下させることとなる。すなわち、図５に示す横型高耐圧半導体装置１０のＬＤＭＯＳトランジスタの駆動能力と、当該トランジスタのデバイス耐圧とは、トレードオフの関係にある。よって、図５に示す横型高耐圧半導体装置１０の構成において、ｎ型拡散層１４の不純物濃度を、前述した設定値より高くすることは困難である。
【０００９】
さらに、図５に示す横型高耐圧半導体装置１０のＬＤＭＯＳトランジスタの構成によれば、ソース領域となるｎ型高濃度拡散層２６と、Ｐ型ボディ部２４（及びＰ型半導体基板１２）と、ドレイン領域となるｎ型拡散層１４との構成に注目したとき、Ｐ型ボディ部２４（及びＰ型半導体基板１２）に寄生のベース抵抗が存在する。このベース抵抗を低下させるために、Ｐ型ボディ部２４において、Ｐ型高濃度拡散層３０を、基板１２の深さ方向に深く形成する必要がある。尚、Ｐ型高濃度拡散層３０を深く形成すると、当該Ｐ型高濃度拡散層３０の抵抗を低下させることもできる。その結果、ラッチアップ耐性が向上する。しかし、Ｐ型高濃度拡散層３０を深く形成すると、当該ＬＤＭＯＳトランジスタの素子領域が大きくなるという問題が生じる。
【００１０】
この発明は、以上のような問題点に鑑み成されたものであり、従って、この発明の目的は、従来と同様のデバイス耐圧及びラッチアップ耐性を有し、かつＬＤＭＯＳトランジスタの素子領域を縮小させ、及び該トランジスタの駆動能力を向上させることのできる横型高耐圧半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
上述した目的を達成するため、この発明の横型高耐圧半導体装置は、第１導電型半導体基板に、アクティブ領域を当該第１導電型半導体基板の他の領域から隔てるフィールド絶縁膜と、ＬＤＭＯＳ電界効果トランジスタとを具える。
【００１２】
このＬＤＭＯＳ電界効果トランジスタは、アクティブ領域に、第２導電型の拡散層の領域部分からなるドリフト領域と、第１導電型のボディ部とを有し、該ボディ部に、第２導電型の高濃度拡散層と、第１導電型の高濃度拡散層とを有する。さらに、この発明の横型高耐圧半導体装置によれば、ＬＤＭＯＳ電界効果トランジスタにおいて、前述したドリフト領域に埋め込まれる第１導電型の高濃度埋込拡散層は、第１導電型のボディ部の底部と連続して、当該底部の下側に、かつ、第２導電型の拡散層にドレイン電圧が印加されると、ドリフト領域に埋め込まれた第１導電型の高濃度埋込拡散層と第２導電型の拡散層とのｐｎ接合面に形成される空乏層が、ｐｎ接合面の周囲に向かって伸びる位置に、ドリフト領域の内部に延在して設けられ、及び第１導電型の高濃度埋込拡散層の不純物濃度は、第１導電型の高濃度拡散層より低濃度とし、第２導電型の拡散層より高濃度としてある。
【００１３】
この発明の横型高耐圧半導体装置のＬＤＭＯＳ電界効果トランジスタの構成では、アクティブ領域の第２導電型の拡散層がドレイン領域となり、第１導電型のボディ部に形成された第２導電型の高濃度拡散層がソース領域となる。通常、ドレイン領域の第２導電型の拡散層はドリフト領域ともなる。
【００１４】
この発明によれば、前述したドリフト領域に、第１導電型のボディ部の底部と連続して設けられた第１導電型の高濃度埋込拡散層が埋め込まれる。第２導電型の拡散層において、該拡散層と第１導電型の高濃度埋込拡散層との接合面には、空乏層が形成される。第１導電型の高濃度埋込拡散層の不純物濃度は、第２導電型の拡散層より高濃度としてある。よって、第２導電型の拡散層に電圧が印加されると、第２導電型の拡散層と第１導電型の高濃度埋込拡散層との接合面に形成された空乏層は、該接合面から当該接合面の周囲に向かって伸び、その結果、ドリフト領域は、実質的にその領域の全てが容易に空乏化される。よって、この発明の横型高耐圧半導体装置では、ＬＤＭＯＳトランジスタにおいて、予め第２導電型の拡散層の不純物濃度を高濃度としておいても、従来と同様のデバイス耐圧を維持しつつ、当該トランジスタの駆動能力を向上させることができる。すなわち、この発明の横型高耐圧半導体装置によれば、ＬＤＭＯＳトランジスタの、デバイス耐圧と駆動能力とのトレードオフ関係を改善することができる。
【００１５】
ところで、上述したこの発明の横型高耐圧半導体装置が有するＬＤＭＯＳトランジスタの構成によれば、ソース領域となる第２導電型の高濃度拡散層と、ドレイン領域となる第２導電型の拡散層との間の第１導電型の領域には、寄生のべース抵抗が存在する。また、第１導電型のボディ部には、当該ボディ部との電気的な導通をとるために、第１導電型の高濃度拡散層が形成される。この発明によれば、不純物濃度を第１導電型の高濃度拡散層より低濃度とした第１導電型の高濃度埋込拡散層を、第１導電型のボディ部の底部と連続して設けることにより、前述したベース抵抗及び第１導電型の高濃度拡散層の抵抗を低下させる。このため、この発明の横型高耐圧半導体装置では、第１導電型の高濃度拡散層を深く形成する必要が無く、既に説明した従来技術と比較して、従来と同様のラッチアップ耐性を維持したままＬＤＭＯＳトランジスタの素子領域を縮小することができる。
【００１６】
【発明の実施の形態】
以下、図を参照して、この出願に係わる発明による実施の形態について説明する。尚、以下の説明に用いる各図は、この発明を理解できる程度に概略的に示してあるに過ぎず、従って、この発明が図示例のみに限定されるものでないことは理解されたい。また、説明に用いる各図において、同様な構成成分については、同一の符号を付して示し、重複する説明を省略することもある。また、説明に用いる各図において、一部の構成要素について、断面を示すハッチングを省略することもある。
【００１７】
［第１の実施の形態］
この発明の第１の実施の形態について説明する。
【００１８】
１．この実施の形態の横型高耐圧半導体装置
図１は、この実施の形態の横型高耐圧半導体装置１００の構成を示す断面図である。尚、図１中、一部の構成について断面を示すハッチングを省略して示してある。
【００１９】
図１には、第１導電型半導体基板としてｐ型半導体基板１２を用いて構成される横型高耐圧半導体装置１００を示してある。この実施の形態の横型高耐圧半導体装置１００は、アクティブ領域３２を当該ｐ型半導体基板１２の他の領域から隔てるフィールド絶縁膜１６と、ＬＤＭＯＳ電界効果トランジスタとを具える。
【００２０】
ここで、図１に示す横型高耐圧半導体装置１００は、既に図５を参照して説明した横型高耐圧半導体装置１０と同様の構成を有する。従って、図１において、図５に示す横型高耐圧半導体装置１０と同様の構成である構成要素については、図５と同一の符号を付して示し、重複する説明は記載を省略する。
【００２１】
図１において、横型高耐圧半導体装置１００のアクティブ領域３２には、ｎチャネル型のＬＤＭＯＳトランジスタが形成されている。このＬＤＭＯＳトランジスタは、第２導電型の拡散層としてｎ型拡散層１１４と、第１導電型のボディ部としてｐ型ボディ部２４とを有する。この実施の形態によれば、ｐ型半導体基板１２に、ｐ型ボディ部２４とｎ型拡散層１１４とが互いに、離間して設けられる構成であっても良いし、隣接して設けられる構成であっても良い。
【００２２】
そして、図１に示すｎ型拡散層１１４の構成は、図５を参照して既に説明したｎ型拡散層１４の構成と同様であるとする。すなわち、アクティブ領域３２内のｎ型拡散層１１４の領域部分は、基板１２の表面に接した領域を有する。そして、ｎ型拡散層１１４は、ｐ型半導体基板１２において、アクティブ領域３２のフィールド絶縁膜１６と接する側の基板部分からフィールド絶縁膜１６の下側へと、アクティブ領域３２外に相当する基板部分に延長して設けられている。
【００２３】
さらに、ｐ型ボディ部２４は、その領域内に、第２導電型の高濃度拡散層であるｎ型高濃度拡散層２６と、第１導電型の高濃度拡散層であるｐ型高濃度拡散層１３０とを有する。図１に示す構成によれば、ｐ型ボディ部２４の基板１２表面に接した領域に、アクティブ領域３２内のｎ型拡散層１１４の領域部分と対向して、順次にｎ型高濃度拡散層２６と、ｐ型高濃度拡散層１３０とが設けられている。ｐ型高濃度拡散層１３０の、ｎ型高濃度拡散層２６と反対側の領域は、フィールド絶縁膜１６と境界を接している。さらに図１に示す構成例では、ｎ型高濃度拡散層２６は、ｐ型高濃度拡散層１３０よりも基板表面からの深さが浅く形成されている。
【００２４】
また、図１に示すｐ型高濃度拡散層１３０をｐ型ボディ部２４内に設けた理由は、従来と同様に、このｐ型高濃度拡散層１３０を介してアルミ配線を行うことによって、ｐ型ボディ部２４との導通をとるためである。
【００２５】
さらに、この実施の形態の横型高耐圧半導体装置１００の構成によれば、アクティブ領域３２内のｎ型拡散層１１４の領域部分は、基板１２の表面に接した領域でドリフト領域として作用する。そして、横型高耐圧半導体装置１００には、第１導電型の高濃度埋込拡散層としてｐ型高濃度埋込拡散層１０２が、ｐ型ボディ部２４の底部１０４と連続して、この底部１０４の下側に設けてある。ｐ型高濃度埋込拡散層１０２は、ｎ型拡散層１１４の内部へと延在して設けられている。ｎ型拡散層１１４中に延在する埋込拡散層１０２の領域は、アクティブ領域３２内の領域、すなわちｎ型拡散層１１４の上述したドリフト領域内に設けられている。さらに、ｐ型高濃度埋込拡散層１０２の不純物濃度を、ｐ型高濃度拡散層１３０より低濃度とするとともに、ｎ型拡散層１１４より高濃度としてある。
【００２６】
既に説明したように、アクティブ領域３２内のｎ型拡散層１１４の領域部分は、ＬＤＭＯＳトランジスタのドレイン領域であるとともに、ドリフト領域でもある。このドリフト領域に埋め込まれたｐ型高濃度埋込拡散層１０２の領域部分とその周辺のｎ型拡散層１１４の領域部分とのｐｎ接合面には空乏層が形成される。また、上述したように、ｐ型高濃度埋込拡散層１０２の不純物濃度は、ｎ型拡散層１１４より高濃度としてある。ｎ型拡散層１１４にドレイン電圧が印加されると、上述したｐｎ接合面に形成された空乏層は、該接合面から当該接合面の周囲に向かってのび、その結果、ドリフト領域は、実質的にその全ての領域部分が容易に空乏化される。
【００２７】
既に説明したように、図５に示すＬＤＭＯＳトランジスタの構成では、該トランジスタのデバイス耐圧は、ドレイン電圧が印加された場合のｎ型拡散層１４における空乏層の伸びによって決定される。よって、一般に、ｎ型拡散層１４の不純物濃度は、ＬＤＭＯＳトランジスタのデバイス耐圧によって決定される。また、ｎ型拡散層１４の不純物濃度を高くすると、該拡散層１４の抵抗は低下するため、当該トランジスタの駆動能力を向上させることができる。しかし、ｎ型拡散層１４の不純物濃度を高濃度とすると、ドレイン電圧が印加された場合、該拡散層１４における空乏層の伸びが小さくなる。その結果、ＬＤＭＯＳトランジスタのデバイス耐圧は低下する。このように、ＬＤＭＯＳトランジスタの、デバイス耐圧と駆動能力はトレードオフの関係となる。
【００２８】
この実施の形態によれば、図１に示すＬＤＭＯＳトランジスタの構成では、上述したように、ｎ型拡散層１１４のドリフト領域には、該拡散層１１４より高い不純物濃度を有するｐ型高濃度埋込拡散層１０２が埋め込まれている。よって、ドレイン電圧が印加された場合、該ｎ型拡散層１１４とｐ型高濃度埋込拡散層１０２との接合面の空乏層は容易に伸び、当該拡散層１１４のドリフト領域の全域を実質的に空乏化する。従って、図５に示す従来のＬＤＭＯＳトランジスタの構成と比較し、ｎ型拡散層１１４における空乏層の伸びを、該拡散層１１４の不純物濃度によらず大きくすることができるため、予めｎ型拡散層１１４の不純物濃度を高濃度とすることが可能となる。その結果、横型高耐圧半導体装置１００の構成では、従来と同様のデバイス耐圧を維持しつつ、ＬＤＭＯＳトランジスタの駆動能力を向上させることができる。すなわち、この実施の形態によれば、ＬＤＭＯＳトランジスタの、デバイス耐圧と駆動能力とのトレードオフ関係を大幅に改善することができる。
【００２９】
ところで、既に説明したように、図１に示す横型高耐圧半導体装置１００のＬＤＭＯＳトランジスタの構成において、ソース領域となるｎ型高濃度拡散層２６とドレイン領域となるｎ型拡散層１１４との間の、ｐ型ボディ部２４（及びｐ型半導体基板１２）のｐ型の領域には、寄生のベース抵抗が存在する。この実施の形態では、不純物濃度をｐ型高濃度拡散層１３０より低濃度としたｐ型高濃度埋込拡散層１０２を、ｐ型ボディ部２４の底部と連続して設けることにより、前述したベース抵抗及びｐ型高濃度拡散層１３０の抵抗を低下させる。このため、図５に示すｐ型高濃度拡散層３０の構成と比較して、図１に示すｐ型高濃度拡散層１３０は浅く形成することができる。従って、この実施の形態の横型高耐圧半導体装置１００では、図５に示す従来の構成と比較して、従来と同様のラッチアップ耐性を維持したまま、ＬＤＭＯＳトランジスタの素子領域を縮小することができる。
【００３０】
２．この実施の形態の横型高耐圧半導体装置の製造方法
次に、以上説明したような構成を有する、図１に示す横型高耐圧半導体装置１００の製造方法の一例について、図２（Ａ）〜（Ｄ）を参照して説明する。図２（Ａ）〜（Ｄ）は、横型高耐圧半導体装置１００の製造方法に供する製造工程図である。いずれの図も図１に対応する位置での断面図である。尚、以下に説明する製造方法は単なる一例であって、この実施の形態の横型高耐圧半導体装置１００は、任意好適な製造方法によって製造されるのが望ましい。また、以下の説明において、特定の材料及び条件を用いることがあるが、これら材料及び条件は好適例の一つに過ぎず、従って、何らこれらに限定されない。
【００３１】
例えば、ボロン（Ｂ）をドープしたシリコン（Ｓｉ）基板を用いて構成されるｐ型半導体基板１２に、公知のホトリソグラフィ技術及びイオン注入技術により、リンを１００ｋｅＶで１０13／ｃｍ2程度注入する。その後、公知の拡散技術により、窒素（Ｎ2）等の不活性ガスを用いて１２００℃で３００分間、熱処理を行い、ｎ型拡散層１１４を形成する（図２（Ａ））。
【００３２】
尚、既に説明したように、この実施の形態の横型高耐圧半導体装置１００によれば、予めｎ型拡散層１１４の不純物濃度を高濃度とすることができる。図５に示す従来の横型高耐圧半導体装置１０の構成と比較した場合、上述した図２（Ａ）に示す工程では、従来は、リンの注入量は、１００ｋｅＶで５．０×１０12／ｃｍ2〜７．０×１０12／ｃｍ2程度であったが、この実施の形態によれば、上述したように、１０13／ｃｍ2程度の注入量とすることができる。
【００３３】
次に、ｎ型拡散層１１４形成済みのｐ型半導体基板１２に、公知のＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）技術により、ｎ型拡散層１１４の一部をドレイン領域として含むアクティブ領域３２と、該領域３２を当該ｐ型半導体基板１２の他の領域から隔てる、８０００Å程度の厚さのフィールド絶縁膜１６とを形成する。この際、アクティブ領域３２外のｎ型拡散層１１４に形成されたフィールド絶縁膜１６に、開口部３４も形成される（図２（Ｂ））。
【００３４】
その後、イオン注入領域２０２に、公知のホトリソグラフィ技術及び公知のイオン注入技術により、ボロン（Ｂ）を１．５ＭｅＶで５×１０13／ｃｍ2程度注入する。尚、イオン注入領域２０２は、図１を参照して説明したｐ型高濃度埋込拡散層１０２と同様の構成を有する。すなわち、イオン注入領域２０２は、ｐ型ボディ部２４の底部１０４と連続し、かつドレイン領域となるｎ型拡散層１１４に埋め込まれるように形成される（図２（Ｂ））。
【００３５】
ここで、一般に、ドレイン領域となるｎ型拡散層１１４の深さは、前述したアクティブ領域３２に形成されるＬＤＭＯＳトランジスタのデバイス耐圧によって変化する。具体的には、ＬＤＭＯＳトランジスタのデバイス耐圧が大きくなるほど、ｎ型拡散層１１４は深く形成されるのが好ましい。そして、ｐ型半導体基板１２の表面から当該基板の深さ方向に向かって、ｎ型拡散層１１４の深さの１／４〜１／３程度の深さにイオン注入領域２０２が埋め込まれるのが好ましい（図２（Ｂ））。
【００３６】
ところで、上述した手順によってイオン注入領域２０２にイオンを注入した後、アクティブ領域に相当するｐ型半導体基板１２の表面に、公知の酸化技術により、厚さが２００Å程度のゲート絶縁膜２０を形成する。続いて、該ゲート絶縁膜２０上に、公知のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、公知のホトリソグラフィ技術及び公知のエッチング技術により、ゲート電極２２を形成する（図２（Ｂ））。
【００３７】
その後、ゲート電極２２及びフィールド絶縁膜１６をイオン注入時のマスクとして用いて、公知のイオン注入技術によりボロン（Ｂ）を４０ｋｅＶで１０13／ｃｍ2程度注入し、公知の拡散技術により、窒素（Ｎ2）等の不活性ガスを用いて１１００℃で１２０分程度熱処理を行い、ｐ型ボディ部２４を形成する。この際、前述したイオン注入領域２０２には、ｐ型高濃度埋込拡散層１０２も形成される（図２（Ｃ））。
【００３８】
続いて、公知のホトリソグラフィ技術及びイオン注入技術により、ソース領域にヒ素（Ａｓ）を４０ｋｅＶで５×１０15／ｃｍ2程度注入するとともに、当該ｐ型ボディ部２４のソース領域を含まない領域に、フッ化ホウ素（ＢＦ2）を４０ｋｅＶで１０15／ｃｍ2程度注入する。ソース領域にイオン注入を行う際、開口部３４のｎ型拡散層１１４が露出した部分にも、ヒ素（Ａｓ）が注入される。その後、公知の拡散技術により、窒素（Ｎ2）等の不活性ガスを用いて１０００℃で２０分程度熱処理を行い、ｎ型高濃度拡散層２６及びｐ型高濃度拡散層１３０を形成する（図２（Ｄ））。
【００３９】
尚、ｐ型高濃度拡散層１３０とｐ型高濃度埋込拡散層１０２との配置関係は以下のようであるのが好ましい。すなわち、好ましくは、具体的にデバイス耐圧が４０〜６０ＶのＬＤＭＯＳトランジスタにおいて、深さが６〜７μｍのｎ型拡散層１１４のドリフト領域に、１．５〜２μｍ程度の深さにｐ型高濃度埋込拡散層１０２が埋め込まれている場合、ｐ型高濃度拡散層１３０の深さは０．１〜０．２μｍ程度で形成される。
【００４０】
また、具体的にデバイス耐圧が４０〜６０ＶのＬＤＭＯＳトランジスタにおいて、例えば、既に図５を参照して説明した、従来の横型高耐圧半導体装置１０の構成によれば、ｎ型拡散層１４の不純物濃度について、表面濃度は１×１０16／ｃｍ3程度である。一方、この実施の形態の横型高耐圧半導体装置１００の構成によれば、ＬＤＭＯＳトランジスタのデバイス耐圧が４０〜６０Ｖの場合、ｎ型拡散層１１４の不純物濃度について、表面濃度を３．０×１０16／ｃｍ3〜５．０×１０16／ｃｍ3程度とすることができる。
【００４１】
この実施の形態によれば、図２（Ａ）〜（Ｄ）を参照して説明した工程後、図示はしないが、公知の方法によりコンタクト形成及び配線形成などの各工程が行われるのが望ましい。また、図２（Ａ）〜（Ｄ）を参照して説明した工程では、チャネルストップ領域の形成や、ＬＤＭＯＳトランジスタの所望の閾値電圧を得るためのイオン注入等の各工程の説明について記載を省略したが、前述した各工程は所望に応じて行うことができる。
【００４２】
［第２の実施の形態］
この発明の第２の実施の形態について説明する。
【００４３】
１．この実施の形態の横型高耐圧半導体装置
図３は、この実施の形態の横型高耐圧半導体装置３００の構成を示す断面図である。尚、図３中、一部の構成について断面を示すハッチングを省略して示してある。
【００４４】
この実施の形態の横型高耐圧半導体装置３００は、図１を参照して説明した第１の実施の形態の横型高耐圧半導体装置１００と同様の構成を有する。従って、図３において、第１の実施の形態の横型高耐圧半導体装置１００と同様の構成である構成要素については、図１と同一の符号を付して示し、重複する説明は記載を省略する。
【００４５】
横型高耐圧半導体装置３００のアクティブ領域３２に形成されたＬＤＭＯＳトランジスタにおいて、ゲート絶縁膜３２０は、図１に示すゲート絶縁膜２０の構成と同様の構成を有する。そして、図１に示す構成と同様に、ゲート絶縁膜３２０上にゲート電極２２が設けられている。
【００４６】
また、横型高耐圧半導体装置３００のＬＤＭＯＳトランジスタは、第１の実施の形態と同様、第１導電型の高濃度埋込拡散層としてｐ型高濃度埋込拡散層３０２を有する。該埋込拡散層３０２は、図１を参照して説明したｐ型高濃度埋込拡散層１０２と同様の構成を有する。さらに、この実施の形態によれば、ｐ型高濃度埋込拡散層３０２は、ｎ型拡散層１１４において、フィールド絶縁膜１６の下に配置され、埋め込まれる構成とするのが好ましい。
【００４７】
すなわち、図３において、図１を参照して既に説明したｐ型高濃度埋込拡散層１０２と同様、ｐ型高濃度埋込拡散層３０２は、ｎ型拡散層１１４のドリフト領域に埋め込まれる。そして、図３に示すように、この実施の形態によれば、ｎ型拡散層１１４に埋め込まれたｐ型高濃度埋込拡散層３０２は、アクティブ領域３２から該領域３２外に延長して設けられるのが望ましい。図３に示す横型高耐圧半導体装置３００の構成によれば、既に説明したように、アクティブ領域３２外のｎ型拡散層１１４には、フィールド絶縁膜１６が設けられている。よって、上述したように、ｎ型拡散層１１４において、アクティブ領域３２外に延長して設けられたｐ型高濃度埋込拡散層３０２は、フィールド絶縁膜１６下に配置され、埋め込まれる構成となる。
【００４８】
この実施の形態の構成によれば、ｎ型拡散層１１４にドレイン電圧が印加されると、既に説明した第１の実施の形態と同様、ｐ型高濃度埋込拡散層３０２とｎ型拡散層１１４とのｐｎ接合面に形成された空乏層は、該接合面から該接合面の周囲に向かって伸び、第１の実施の形態と同様、ドレイン領域は、その全ての領域部分が容易に空乏化される。この際、この実施の形態によれば、フィールド絶縁膜１６下に配置され、埋め込まれたｐ型高濃度埋込拡散層３０２とｎ型拡散層１１４とのｐｎ接合面より伸びた空乏層は、フィールド絶縁膜１６に達する。この状態で、アクティブ領域３２に相当するｐ型半導体基板１２の、ゲート電極２２下の電位は電気的にフローティングとなる。その結果、ゲート絶縁膜３２０におけるドレイン電圧による電界の影響は、図１に示すゲート絶縁膜２０と比較して少なくなる。従って、この実施の形態によれば、ゲート絶縁膜３２０の厚さを、図１に示すゲート絶縁膜２０と比較して薄くすることが可能となる。
【００４９】
よって、以上説明したこの実施の形態の構成によれば、第１の実施の形態と同様の作用及び効果が得られるほか、さらに、ゲート絶縁膜３２０の薄膜化が可能となり、その結果、第１の実施の形態と比較して、ＬＤＭＯＳトランジスタのチャネル抵抗を低減し、該トランジスタの駆動能力を向上させることができる。
【００５０】
２．この実施の形態の横型高耐圧半導体装置の製造方法
次に、以上説明したような構成を有する、図３に示す横型高耐圧半導体装置３００の製造方法の一例について説明する。以下に説明する横型高耐圧半導体装置３００の製造方法は、図２（Ａ）〜（Ｄ）を参照して説明した横型高耐圧半導体装置１００の製造方法と同様の工程によって行われるのが好ましい。従って、以下に説明する横型高耐圧半導体装置３００の製造方法において、第１の実施の形態と同様の工程については説明を省略する。また、以下の説明において、特定の材料及び条件を用いることがあるが、これら材料及び条件は好適例の一つに過ぎず、従って、何らこれらに限定されない。そして、以下に説明する製造方法は、単なる一例であって、この実施の形態の横型高耐圧半導体装置３００は、任意好適な製造方法によって製造されるのが好ましい。
【００５１】
図４は、この実施の形態の横型高耐圧半導体装置３００の製造方法に供する製造工程図である。尚、図４において、図２（Ａ）〜（Ｄ）に示す工程と同様の工程に供する製造工程図は、図示を省略してある。さらに、図４は、図２（Ａ）〜（Ｄ）及び図３に対応する位置での断面図である。
【００５２】
この実施の形態の横型高耐圧半導体装置３００では、好ましくは、既に図２（Ａ）を参照して説明した工程と同様の手順によって、ｐ型半導体基板１２にｎ型拡散層１１４が形成される。
【００５３】
その後、図４に示す工程が行われる。ｎ型拡散層１１４形成済みのｐ型半導体基板１２に、公知のホトリソグラフィ技術及びイオン注入技術により、ボロン（Ｂ）を１．５ＭｅＶで５ｘ１０13／ｃｍ2程度注入する。この際、ボロン（Ｂ）が注入される領域は、図３に示すｐ型高濃度埋込拡散層３０２が設けられる領域と同一の領域である。
【００５４】
その後、図２（Ｂ）に示す工程と同様の手順によって、アクティブ領域３２及び８０００Å程度の厚さのフィールド絶縁膜１６が形成される。この際、上述した手順によってボロン（Ｂ）が注入された領域に、ｐ型高濃度埋込拡散層３０２が形成される。
【００５５】
その後、図２（Ｂ）に示す工程と同様の手順によって、ゲート絶縁膜３２０及びゲート電極２２が形成される。ここで、一般に、ＬＤＭＯＳトランジスタのデバイス耐圧が大きい場合、ゲート絶縁膜３２０は厚くなるのが望ましい。第１の実施の形態において、図１及び図２（Ｂ）の工程図に示すゲート絶縁膜２０の厚さは、具体的に、３００〜５００Å程度であるのが好ましい。一方、この実施の形態によれば、既に説明したようにゲート絶縁膜３２０の薄膜化が可能となる。具体的に、この実施の形態では、上述した第１の実施の形態のゲート絶縁膜２０の厚さに対し、ゲート絶縁膜３２０の厚さは１００Å程度とすることができる。
【００５６】
図４を参照して説明した工程の後、好ましくは、図２（Ｃ）及び（Ｄ）を参照して説明した工程と同様の手順によって、図３に示す横型高耐圧半導体装置３００が形成されるのが好適である。そして、その後、図４では図示しないが、公知の方法によりコンタクト形成及び配線形成などの各工程が行われるのが望ましい。さらに、以上説明した製造方法では、図２（Ａ）〜（Ｄ）を参照して説明した手順と同様、チャネルストップ領域の形成等の各工程は、所望に応じて行うことができる。
【００５７】
【発明の効果】
以上説明したように、この発明の横型高耐圧半導体装置によれば、不純物濃度を第１導電型の高濃度拡散層より低濃度とした第１導電型の高濃度埋込拡散層を、第１導電型のボディ部の底部と連続して設けることにより、第１導電型の高濃度拡散層を深く形成する必要が無く、従来と同様のラッチアップ耐性を維持したままＬＤＭＯＳトランジスタの素子領域を縮小することができる。
【００５８】
また、この発明によれば、前述した第１導電型の高濃度埋込拡散層は、第２導電型の拡散層のドリフト領域に埋め込まれる。そして、ドレイン電圧が印加されると、第１導電型の高濃度埋込拡散層と第２導電型の拡散層との接合面に形成された空乏層が伸び、当該第２導電型の拡散層のドリフト領域は容易に完全に空乏化される。よって、この発明の横型高耐圧半導体装置では、ＬＤＭＯＳトランジスタにおいて、予め第２導電型の拡散層の不純物濃度を高濃度としておいても、従来と同様のデバイス耐圧を維持しつつ、当該トランジスタの駆動能力を向上させることができる。すなわち、この発明の横型高耐圧半導体装置によれば、ＬＤＭＯＳトランジスタの、デバイス耐圧と駆動能力とのトレードオフ関係を大幅に改善することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態の構成例を説明するための図である。
【図２】（Ａ）〜（Ｄ）は、第１の実施の形態による製造方法に供する製造工程図である。
【図３】この発明の第２の実施の形態の構成例を説明するための図である。
【図４】第２の実施の形態による製造方法に供する製造工程図である。
【図５】従来の横型高耐圧半導体装置の構成例を説明するための図である。
【符号の説明】
１０、１００、３００：横型高耐圧半導体装置
１２：ｐ型半導体基板
１４、１１４：ｎ型拡散層
１６：フィールド絶縁膜
２０、３２０：ゲート絶縁膜
２２：ゲート電極
２４：ｐ型ボディ部
２６：ｎ型高濃度拡散層
３０、１３０：ｐ型高濃度拡散層
３２：アクティブ領域
３４：開口部
１０２、３０２：ｐ型高濃度埋込拡散層
１０４：ｐ型ボディ部の底部
２０２：イオン注入領域
Claims (2)
- 第１導電型半導体基板に設けられ、アクティブ領域を当該第１導電型半導体基板の他の領域から隔てるフィールド絶縁膜と、
前記アクティブ領域に、第２導電型の拡散層の領域部分からなるドリフト領域と、第１導電型のボディ部とを有し、該ボディ部に、第２導電型の高濃度拡散層と、第１導電型の高濃度拡散層とを有するＬＤＭＯＳ電界効果トランジスタと
を具える横型高耐圧半導体装置であって、
第１導電型の高濃度埋込拡散層は、前記第１導電型のボディ部の底部と連続して、該底部の下側に、かつ、前記第２導電型の拡散層にドレイン電圧が印加されると、前記ドリフト領域に埋め込まれた第１導電型の高濃度埋込拡散層と前記第２導電型の拡散層とのｐｎ接合面に形成される空乏層が、前記ｐｎ接合面の周囲に向かって伸びる位置に、すなわち、前記第１導電型半導体基板の表面から該第１導電型半導体基板の深さ方向に向かって、前記第２導電型の拡散層の深さの１／４〜１／３の深さに、前記ドリフト領域の内部に延在して設けられ、及び
前記第１導電型の高濃度埋込拡散層の不純物濃度は、前記第１導電型の高濃度拡散層より低濃度とし、かつ前記第２導電型の拡散層より高濃度としてあること
を特徴とする横型高耐圧半導体装置。 - 請求項１に記載の横型高耐圧半導体装置において、
前記第１導電型の高濃度埋込拡散層は、
前記第２導電型の拡散層において、前記フィールド絶縁膜の下に配置され、埋め込まれていること
を特徴とする横型高耐圧半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002175181A JP3642768B2 (ja) | 2002-06-17 | 2002-06-17 | 横型高耐圧半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002175181A JP3642768B2 (ja) | 2002-06-17 | 2002-06-17 | 横型高耐圧半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004022769A JP2004022769A (ja) | 2004-01-22 |
| JP3642768B2 true JP3642768B2 (ja) | 2005-04-27 |
Family
ID=31173909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002175181A Expired - Fee Related JP3642768B2 (ja) | 2002-06-17 | 2002-06-17 | 横型高耐圧半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3642768B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100722700B1 (ko) * | 2004-03-26 | 2007-05-30 | 산켄덴키 가부시키가이샤 | 반도체장치 |
| KR100761825B1 (ko) | 2005-10-25 | 2007-09-28 | 삼성전자주식회사 | 횡형 디모스 (ｌｄｍｏｓ) 트랜지스터 및 그 제조 방법 |
| JP5040135B2 (ja) * | 2006-03-24 | 2012-10-03 | 株式会社日立製作所 | 誘電体分離型半導体装置及びその製造方法 |
| JP4568325B2 (ja) | 2007-12-20 | 2010-10-27 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JP2011100847A (ja) | 2009-11-05 | 2011-05-19 | Sharp Corp | 半導体装置及びその製造方法 |
| JP5535701B2 (ja) * | 2010-03-16 | 2014-07-02 | ラピスセミコンダクタ株式会社 | 半導体集積装置の製造方法及び半導体集積装置 |
| CN103258851A (zh) * | 2012-02-15 | 2013-08-21 | 立锜科技股份有限公司 | 隔离元件及其制造方法 |
| JP6346777B2 (ja) * | 2014-04-10 | 2018-06-20 | 旭化成エレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP6920137B2 (ja) * | 2017-08-31 | 2021-08-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JPWO2022118055A1 (ja) * | 2020-12-01 | 2022-06-09 |
-
2002
- 2002-06-17 JP JP2002175181A patent/JP3642768B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004022769A (ja) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9099552B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4738562B2 (ja) | 半導体装置の製造方法 | |
| US8174066B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN104685614B (zh) | 场效应晶体管以及半导体装置 | |
| CN101939843B (zh) | 半导体装置 | |
| JP5515248B2 (ja) | 半導体装置 | |
| JP3915180B2 (ja) | トレンチ型ｍｏｓ半導体装置およびその製造方法 | |
| JP2011258834A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100883795B1 (ko) | 대칭적인 트렌치 ｍｏｓｆｅｔ 디바이스 및 그 제조 방법 | |
| JPH11103056A (ja) | 横型ｍｏｓ素子を含む半導体装置 | |
| JP3704007B2 (ja) | 半導体装置及びその製造方法 | |
| JP4096569B2 (ja) | 炭化珪素半導体装置とその製造方法 | |
| JP4308096B2 (ja) | 半導体装置及びその製造方法 | |
| JP3642768B2 (ja) | 横型高耐圧半導体装置 | |
| JP2850852B2 (ja) | 半導体装置 | |
| JPH09213939A (ja) | 半導体装置 | |
| JP2009246225A (ja) | 半導体装置 | |
| JP2005101334A (ja) | 半導体装置およびその製造方法 | |
| JP5034151B2 (ja) | 半導体装置およびその製造方法 | |
| CN103295910B (zh) | 半导体装置及其制造方法 | |
| JPH1197689A (ja) | 半導体装置 | |
| JP2941823B2 (ja) | 半導体装置及びその製造方法 | |
| JP2020191327A (ja) | 半導体装置とその製造方法 | |
| JP2006140239A (ja) | 半導体装置及びその製造方法 | |
| US20240213357A1 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040921 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041215 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050125 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |