JP3645595B2 - Thin film wiring board - Google Patents
Thin film wiring board Download PDFInfo
- Publication number
- JP3645595B2 JP3645595B2 JP25033594A JP25033594A JP3645595B2 JP 3645595 B2 JP3645595 B2 JP 3645595B2 JP 25033594 A JP25033594 A JP 25033594A JP 25033594 A JP25033594 A JP 25033594A JP 3645595 B2 JP3645595 B2 JP 3645595B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit wiring
- thin film
- adhesive layer
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【0001】
【産業上の利用分野】
本発明は、薄膜配線基板に関し、より詳細には回路配線が高密度の電気回路基板や半導体素子収納用パッケージ等に用いられる薄膜配線基板に関するものである。
【0002】
【従来技術】
従来、電気回路基板や半導体素子収納用パッケージ等における配線基板はその回路配線がMo-Mn 法等の厚膜形成技法によって形成されている。
【0003】
このMo-Mn 法は、タングステン(W) 、モリブデン(Mo)、マンガン(Mn)等の高融点金属から成る金属粉末に有機溶剤、溶媒を添加し、ペースト状となした金属ペーストを生もしくは焼結セラミック体の外表面にスクリーン印刷法により回路配線としての所定パターンに印刷塗布し、次にこれを還元雰囲気中で焼成し、高融点金属とセラミック体とを焼結一体化させる方法である。
【0004】
しかしながら、このMo-Mn 法を用いて回路配線を形成した場合、回路配線は金属ペーストをスクリーン印刷することにより形成されることから回路配線の微細化が困難であり、回路配線の高密度化ができないという欠点を有していた。
【0005】
そこで上記欠点を解消するために本出願人は先に回路配線を従来の厚膜形成技法により形成するのに替えて微細化が可能な薄膜形成技法を用いて形成した薄膜配線基板、即ち、絶縁基板上に窒化タンタル(Ta2N)やニッケル・クロム合金(NiCr)等から成る接着層と、ニッケル・クロム合金(NiCr)やチタン・タングステン合金(TiW) 、ニッケル(Ni)、パラジウム(Pd)等から成る中間層と、金(Au)から成る主導体層をイオンプレーティング法やスパッタリング法、蒸着法、メッキ法等の薄膜形成技法により順次積層し、しかる後、これらの層をフォトリソグラフィによって所定のパターンに形成し、回路配線となした薄膜配線基板を提案した(特願平3-270721号参照) 。
【0006】
尚、前記薄膜配線基板において接着層は回路配線を絶縁基板に強固に接着させる作用を為し、また中間層は接着層と主導体層の相互拡散を抑制するとともに主導体層を接着層に強固に接着させる作用を為す。
【0007】
また前記薄膜配線基板によれば接着層がある程度の導通抵抗を有していることから回路配線中の一部主導体層及び中間層を除去し、接着層のみの領域を形成しておけば、電子部品としての抵抗体を別途準備する必要なく、回路配線に抵抗体を容易、且つ一体的に電気的接続することができる。
【0008】
【発明が解決しようとする課題】
しかしながら、この薄膜配線基板は回路配線の接着層が一定厚みの一層で形成されており、単位面積当たりの電気抵抗値が一定であることから、回路配線の一部主導体層及び中間層を除去し、接着層のみの領域を形成して回路配線に電気抵抗値の異なる複数個の抵抗体を一体的に接続させる場合、電気抵抗値の大きな抵抗体は回路配線の主導体層及び中間層を広い領域にわたって除去しなければならず、その結果、回路配線での抵抗体の占める面積が広くなり、回路配線に電気抵抗値の異なる多数の抵抗体をコンパクトに電気的接続することができないという欠点を有していた。
【0009】
【発明の目的】
本発明は上記欠点に鑑み案出されたもので、その目的は回路配線を高密度とし、且つ回路配線に電気抵抗値の異なる多数の抵抗体をコンパクトに一体的に電気的接続することができる薄膜配線基板を提供することにある。
【0010】
【課題を解決するための手段】
本発明は、絶縁基板上に薄膜形成技法により接着層、中間層及び主導体層を順次積層した3層構造を有する回路配線を被着形成するとともに該回路配線の一部に、回路配線の接着層を使用した抵抗体を接続してなる薄膜配線基板であって、前記絶縁基板は酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニウム質焼結体、ガラスセラミックス焼結体の少なくとも1種から成るとともに前記接着層は前記絶縁基板上にニッケル−クロム合金層と窒化タンタル層を順次積層した導通抵抗の異なる2つの層で形成されており、且つ前記抵抗体は、前記窒化タンタル層の表面に酸化タンタル膜を介して酸化珪素膜が被着されて成ることを特徴とする。
【0011】
【作用】
本発明の薄膜配線基板によれば、回路配線の接着層を多層構造とし、且つ各層の導通抵抗を異ならしめたことから回路配線の一部主導体層及び中間層を除去し、接着層のみの領域を形成して回路配線に電気抵抗値の異なる複数個の抵抗体を一体的に接続させる場合、多層構造の接着層のどの層を露出させるかによって抵抗体は回路配線での占める面積を狭いものとして電気抵抗値を任意の値となすことができ、その結果、回路配線に電気抵抗値の異なる多数の抵抗体をコンパクトに一体的に電気的接続することができる。
【0012】
また本発明の薄膜配線基板によれば、回路配線を薄膜形成技法により形成したことから回路配線の微細化が可能で、回路配線の高密度化も達成できる。
【0013】
【実施例】
次に本発明の薄膜配線基板を添付図面に基づき詳細に説明する。
図1及び図2は、本発明の薄膜配線基板の一実施例を示す断面図であり、1 は絶縁基板、2 は回路配線である。
【0014】
前記絶縁基板1 は回路配線2 を支持する支持部材として作用し、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、ガラスセラミックス焼結体等の電気絶縁材料で形成されている。
【0015】
前記絶縁基板1 は例えば酸化アルミニウム質焼結体から成る場合は、アルミナ、マグネシア、カルシア、シリカ等の原料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状となすとともにこれをドクターブレード法やカレンダーロール法等を採用することによってセラミックグリーンシート(セラミック生シート)を形成し、しかる後、前記セラミックグリーンシートに適当な打ち抜き加工を施し、所定形状となすとともに高温(約1600℃)で焼成することによって製作される。
【0016】
前記絶縁基板1 の上面には回路配線2 が薄膜形成技法によって被着形成されており、該回路配線2 は接着層3 と、中間層4 と、主導体層5 の3層構造を有している。
【0017】
前記回路配線2を構成する接着層3は絶縁基板1と回路配線2との接着強度を上げる作用を為し、窒化タンタル(Ta2N)、ニッケル・クロム合金(NiCr)から成り、蒸着法やイオンプレーティング法等の薄膜形成技法を採用することによって絶縁基板1 上に被着される。
【0018】
また前記接着層3 の上面には中間層4 が被着されており、該中間層4 は接着層3 と主導体層5 との密着性を向上させるとともに接着層3 と主導体層5 との相互拡散を防止する作用を為す。
【0019】
前記中間層4 はニッケル・クロム合金(NiCr)やチタン・タングステン合金(TiW) 、ニッケル(Ni)、パラジウム(Pd)、チタン(Ti)等から成り、蒸着法やイオンプレーティング法、スパッタリング法等の薄膜形成技法により接着層3 の上面に被着される。
【0020】
尚、前記中間層4 はその厚みが500 オングストローム未満であると接着層3 と主導体層5 との密着性が低下するとともに接着層3 と主導体層5 との相互拡散を有効に防止することができない傾向にあり、また10000 オングストロームを越えると中間層4 を薄膜形成技法により被着させる際の内部応力によって接着層3 と中間層4 との接着強度が低下する傾向にあることから500 乃至10000 オングストロームの範囲が良く、好適には800 乃至5000オングストロームの厚みに、最適には1000乃至3000オングストロームの厚みにしておくことが良い。
【0021】
また前記中間層4 の上面には主導体層5 が蒸着法やイオンプレーティング法、スパッタリング法、メッキ法等の薄膜形成技法により被着されており、該主導体層5 は主として電気を通す通路として作用を為す。
【0022】
前記主導体層5 は導通抵抗が極めて小さい金(Au)や銅(Cu)が使用され、その厚みは1 μm 未満であると回路配線2 の導通抵抗が高くなって薄膜配線基板としては不向きとなる傾向にあることから1 μm 以上の厚み、より好適には4 μm 以上の厚みとすることが良い。
【0023】
前記絶縁基体1上に形成された回路配線2 は、これを構成する接着層3 、中間層4 及び主導体層5 の各々が薄膜形成技法により形成されることから回路配線2 の微細化が可能となり、回路配線2 の高密度化を達成し得る。
【0024】
また前記絶縁基板1 上に薄膜形成技法によって形成した回路配線2 はその一部に中間金属層4 及び主導体層5 を除去し、接着層3 のみと成した領域A があり、該領域A における接着層3 はそれを構成する窒化タンタルやニッケル・クロム合金等が有する高い電気抵抗値によって電子部品としての抵抗体6 として作用させることができる。この場合、前記抵抗体6 は回路配線2 を構成する中間層4 及び主導体層5 をただ単に除去するだけで簡単に、且つ回路配線2 に一体的に電気的接続することができ、これによって回路配線2 に電子部品としての抵抗体を別途準備して接合させる必要はなくなる。
【0025】
更に前記回路配線2 の中間層4 及び主導体層5 の一部を除去することによって形成される抵抗体6 は接着層3 を予め異なる導通抵抗の材料で多層構造に形成しておくと多層構造を成す接着層3 のどの層を露出させるかによって抵抗体6 の電気抵抗値を回路配線2 での占める面積を狭いものとして任意の値となすことができ、回路配線2 に電気抵抗値の異なる多数の抵抗体6 をコンパクトに一体的に電気的接続することができる。
【0026】
前記多層構造を成す接着層3 としては例えば図2に示す如く、絶縁基板1 側より厚さ0.04μm のニッケル・クロム合金 (導通抵抗100 Ω/SQ)の層3a、厚さ0.15μm の窒化タンタル( 導通抵抗 33 Ω/SQ)の層3b、厚さ0.03μm のクロム( 導通抵抗 8Ω/SQ)の層3cを、蒸着法やイオンプレーティング法、スパッタリング法、メッキ法等の薄膜形成技法により順次被着させることによって形成され、接着層3 の最上のクロム合金の層3cが露出するようにすると抵抗体6 の電気抵抗値は約5 Ωに、接着層3 の窒化タンタルの層3bが露出するようにすると抵抗体6 の電気抵抗値は約50Ωに、接着層3 のニッケル・クロムの層3aが露出するようにすると抵抗体6 の電気抵抗値は約200 Ωになすことができる。
【0027】
尚、前記回路配線2 に一体的に接続される抵抗体6 はその表面に酸化珪素膜を被着させておくと抵抗体6 に大気中に含まれる水分等が接触し、抵抗体6 の電気抵抗値に変化が来すのを有効に防止して抵抗体6 の電気抵抗値を常に一定の値に維持することが可能となる。従って、前記回路配線2 に一体的に接続される抵抗体6 はその表面に酸化珪素膜を被着させておくことが好ましい。
【0028】
また前記抵抗体6を酸化珪素膜で被覆する場合、酸化珪素膜は酸化物から成り、それ自体は窒化タンタルと密着性が悪いため、接着層3の窒化タンタルの層を露出させて抵抗体6を形成する場合、抵抗体6と酸化珪素膜との間に酸化タンタル膜を介在させておき、両者を強固に密着させるようにする。
【0029】
更に前記酸化珪素膜は酸化珪素をスパッタリング法等の薄膜形成技法を採用することによって抵抗体6 の露出表面に1.0 乃至3.0 μm の厚みに層着され、また酸化タンタル膜は窒化タンタルの層が露出する抵抗体6 を所定温度に加熱し、その表面を薄く酸化させることによって抵抗体6 と酸化珪素膜との間に形成される。
【0030】
かくして本発明の薄膜配線基板によれば、絶縁基板1 上の回路配線2 に半導体素子やコンデンサ等の電子部品を半田を介し接合すれば、各電子部品は回路配線2 を介して電気的に接続されることとなる。
【0031】
尚、本発明は上述の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
【0032】
【発明の効果】
本発明の薄膜配線基板によれば、回路配線の接着層を多層構造とし、且つ各層の導通抵抗を異ならしめたことから回路配線の一部主導体層及び中間層を除去し、接着層のみの領域を形成して回路配線に電気抵抗値の異なる複数個の抵抗体を一体的に接続させる場合、多層構造の接着層のどの層を露出させるかによって抵抗体は回路配線での占める面積を狭いものとして電気抵抗値を任意の値となすことができ、その結果、回路配線に電気抵抗値の異なる多数の抵抗体をコンパクトに一体的に電気的接続することができる。
【0033】
また本発明の薄膜配線基板によれば、回路配線を薄膜形成技法により形成したことから回路配線の微細化が可能で、回路配線の高密度化も達成できる。
【図面の簡単な説明】
【図1】本発明の薄膜配線基板の一実施例を示す断面図である。
【図2】図1の要部拡大断面図である。
【符号の説明】
1・・・・絶縁基板
2・・・・回路配線
3・・・・接着層
4・・・・中間層
5・・・・主導体層
6・・・・抵抗体[0001]
[Industrial application fields]
The present invention relates to a thin film wiring board, and more particularly to a thin film wiring board used for an electric circuit board having a high density of circuit wiring, a package for housing semiconductor elements, and the like.
[0002]
[Prior art]
Conventionally, wiring boards in electrical circuit boards, semiconductor element storage packages, and the like have their circuit wiring formed by a thick film forming technique such as the Mo-Mn method.
[0003]
In this Mo-Mn method, an organic solvent or solvent is added to a metal powder composed of a refractory metal such as tungsten (W), molybdenum (Mo), manganese (Mn), etc. to produce or paste the metal paste into a paste form. In this method, a predetermined pattern as circuit wiring is printed and applied to the outer surface of the sintered ceramic body by screen printing, and then fired in a reducing atmosphere to sinter and integrate the refractory metal and the ceramic body.
[0004]
However, when circuit wiring is formed using this Mo-Mn method, circuit wiring is formed by screen-printing a metal paste, so it is difficult to make circuit wiring finer, and circuit wiring has a higher density. It had the disadvantage that it was not possible.
[0005]
Therefore, in order to eliminate the above-mentioned drawbacks, the applicant of the present invention firstly made a thin film wiring substrate formed by using a thin film forming technique capable of miniaturization instead of forming a circuit wiring by a conventional thick film forming technique. Adhesive layer made of tantalum nitride (Ta 2 N), nickel-chromium alloy (NiCr), etc. on the substrate, nickel-chromium alloy (NiCr), titanium-tungsten alloy (TiW), nickel (Ni), palladium (Pd) An intermediate layer made of gold, etc. and a main conductor layer made of gold (Au) are sequentially laminated by a thin film forming technique such as ion plating, sputtering, vapor deposition, plating, etc., and then these layers are formed by photolithography. A thin-film wiring board formed as a circuit wiring in a predetermined pattern has been proposed (see Japanese Patent Application No. 3-270721).
[0006]
In the thin film wiring board, the adhesive layer functions to firmly bond the circuit wiring to the insulating substrate, and the intermediate layer suppresses mutual diffusion of the adhesive layer and the main conductor layer and firmly fixes the main conductor layer to the adhesive layer. It works to adhere to.
[0007]
Further, according to the thin film wiring substrate, since the adhesive layer has a certain degree of conduction resistance, if a part of the main conductor layer and the intermediate layer in the circuit wiring are removed and only the adhesive layer is formed, The resistor can be easily and integrally connected to the circuit wiring without separately preparing a resistor as an electronic component.
[0008]
[Problems to be solved by the invention]
However, in this thin film wiring board, the adhesive layer of the circuit wiring is formed with a single layer, and the electric resistance value per unit area is constant. Therefore, some main conductor layers and intermediate layers of the circuit wiring are removed. When a plurality of resistors having different electrical resistance values are integrally connected to the circuit wiring by forming a region only of the adhesive layer, the main conductor layer and the intermediate layer of the circuit wiring are connected to the resistor having a large electrical resistance value. Disadvantage that it must be removed over a wide area, resulting in a large area occupied by the resistor in the circuit wiring, and a large number of resistors having different electrical resistance values cannot be electrically connected to the circuit wiring in a compact manner Had.
[0009]
OBJECT OF THE INVENTION
The present invention has been devised in view of the above-described drawbacks, and the object thereof is to make the circuit wiring high density and to electrically connect a large number of resistors having different electrical resistance values to the circuit wiring in a compact and integrated manner. It is to provide a thin film wiring substrate.
[0010]
[Means for Solving the Problems]
In the present invention, a circuit wiring having a three-layer structure in which an adhesive layer, an intermediate layer, and a main conductor layer are sequentially laminated on an insulating substrate by a thin film formation technique is deposited and bonded to a part of the circuit wiring. A thin film wiring board formed by connecting resistors using layers, wherein the insulating substrate is at least one of an aluminum oxide sintered body, a mullite sintered body, an aluminum nitride sintered body, and a glass ceramic sintered body. The adhesive layer is formed of two layers having different conduction resistances in which a nickel-chromium alloy layer and a tantalum nitride layer are sequentially laminated on the insulating substrate, and the resistor is formed of the tantalum nitride layer. A silicon oxide film is deposited on the surface via a tantalum oxide film.
[0011]
[Action]
According to the thin film wiring board of the present invention, since the adhesive layer of the circuit wiring has a multilayer structure and the conduction resistance of each layer is made different, a part of the main conductor layer and the intermediate layer of the circuit wiring are removed, and only the adhesive layer is formed. When a plurality of resistors having different electric resistance values are integrally connected to the circuit wiring by forming a region, the area occupied by the circuit in the circuit wiring is narrow depending on which layer of the multilayer adhesive layer is exposed. As a result, the electric resistance value can be set to an arbitrary value, and as a result, a large number of resistors having different electric resistance values can be electrically connected to the circuit wiring in a compact and integrated manner.
[0012]
Further, according to the thin film wiring board of the present invention, since the circuit wiring is formed by a thin film forming technique, the circuit wiring can be miniaturized and the circuit wiring can be densified.
[0013]
【Example】
Next, the thin film wiring board of the present invention will be described in detail with reference to the accompanying drawings.
1 and 2 are sectional views showing an embodiment of the thin film wiring board of the present invention, wherein 1 is an insulating substrate and 2 is a circuit wiring.
[0014]
The insulating substrate 1 acts as a support member for supporting the circuit wiring 2, and includes an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body, a glass ceramic sintered body, etc. It is made of an electrically insulating material.
[0015]
In the case where the insulating substrate 1 is made of, for example, an aluminum oxide sintered body, a suitable organic solvent and solvent are added to and mixed with raw material powders such as alumina, magnesia, calcia, and silica to form a slurry, and this is formed by a doctor blade method. A ceramic green sheet (ceramic green sheet) is formed by adopting a calender roll method or the like, and then, the ceramic green sheet is appropriately punched into a predetermined shape and fired at a high temperature (about 1600 ° C). It is manufactured by doing.
[0016]
A circuit wiring 2 is deposited on the upper surface of the insulating substrate 1 by a thin film forming technique, and the circuit wiring 2 has a three-layer structure of an adhesive layer 3, an
[0017]
The adhesive layer 3 constituting the circuit wiring 2 works to increase the adhesive strength between the insulating substrate 1 and the circuit wiring 2 and is made of tantalum nitride (Ta2N) or nickel-chromium alloy (NiCr). The film is deposited on the insulating substrate 1 by employing a thin film forming technique such as a ting method.
[0018]
Further, an
[0019]
The
[0020]
If the thickness of the
[0021]
A main conductor layer 5 is deposited on the upper surface of the
[0022]
The main conductor layer 5 is made of gold (Au) or copper (Cu) having a very low conduction resistance, and if the thickness is less than 1 μm, the conduction resistance of the circuit wiring 2 becomes high and is not suitable as a thin film wiring board. Therefore, the thickness is preferably 1 μm or more, more preferably 4 μm or more.
[0023]
The circuit wiring 2 formed on the insulating substrate 1 can be miniaturized because each of the adhesive layer 3, the
[0024]
Further, the circuit wiring 2 formed on the insulating substrate 1 by the thin film formation technique has a region A in which the
[0025]
Further, the resistor 6 formed by removing a part of the
[0026]
For example, as shown in FIG. 2, the adhesive layer 3 having the multilayer structure is a layer 3a of a nickel-chromium alloy (conducting resistance 100 Ω / SQ) having a thickness of 0.04 μm from the insulating substrate 1 side, and a tantalum nitride having a thickness of 0.15 μm. Layer 3b (conduction resistance 33 Ω / SQ) and 0.03 μm thick chromium (conduction resistance 8 Ω / SQ) layer 3c are sequentially formed by thin film formation techniques such as vapor deposition, ion plating, sputtering, and plating. When the uppermost chromium alloy layer 3c of the adhesive layer 3 is exposed, the electrical resistance value of the resistor 6 is about 5 Ω, and the tantalum nitride layer 3b of the adhesive layer 3 is exposed. Thus, the electrical resistance value of the resistor 6 can be about 50Ω, and the nickel / chromium layer 3a of the adhesive layer 3 can be exposed to make the electrical resistance value of the resistor 6 about 200Ω.
[0027]
Note that if the resistor 6 integrally connected to the circuit wiring 2 is covered with a silicon oxide film on its surface, moisture or the like contained in the atmosphere comes into contact with the resistor 6 and the electrical resistance of the resistor 6 is reduced. It is possible to effectively prevent the resistance value from changing, and to keep the electrical resistance value of the resistor 6 constant at all times. Therefore, it is preferable that the resistor 6 integrally connected to the circuit wiring 2 has a silicon oxide film deposited on the surface thereof.
[0028]
When the resistor 6 is covered with a silicon oxide film, the silicon oxide film is made of an oxide and itself has poor adhesion to tantalum nitride. Therefore, the resistor 6 is exposed by exposing the tantalum nitride layer of the adhesive layer 3. When a tantalum oxide film is formed, a tantalum oxide film is interposed between the resistor 6 and the silicon oxide film so that they are firmly adhered to each other.
[0029]
Further, the silicon oxide film is deposited on the exposed surface of the resistor 6 to a thickness of 1.0 to 3.0 μm by employing a thin film forming technique such as sputtering, and the tantalum oxide film has a tantalum nitride layer exposed. The resistor 6 is heated to a predetermined temperature and its surface is thinly oxidized to form the resistor 6 between the resistor 6 and the silicon oxide film.
[0030]
Thus, according to the thin film wiring board of the present invention, when electronic components such as semiconductor elements and capacitors are joined to the circuit wiring 2 on the insulating substrate 1 via solder, each electronic component is electrically connected via the circuit wiring 2. Will be.
[0031]
The present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present invention.
[0032]
【The invention's effect】
According to the thin film wiring board of the present invention, since the adhesive layer of the circuit wiring has a multilayer structure and the conduction resistance of each layer is made different, a part of the main conductor layer and the intermediate layer of the circuit wiring are removed, and only the adhesive layer is formed. When a plurality of resistors having different electric resistance values are integrally connected to the circuit wiring by forming a region, the area occupied by the circuit in the circuit wiring is narrow depending on which layer of the multilayer adhesive layer is exposed. As a result, the electric resistance value can be set to an arbitrary value, and as a result, a large number of resistors having different electric resistance values can be electrically connected to the circuit wiring in a compact and integrated manner.
[0033]
Further, according to the thin film wiring board of the present invention, since the circuit wiring is formed by a thin film forming technique, the circuit wiring can be miniaturized and the circuit wiring can be densified.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an embodiment of a thin film wiring board of the present invention.
FIG. 2 is an enlarged cross-sectional view of a main part of FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Insulating substrate 2 ... Circuit wiring 3 ...
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25033594A JP3645595B2 (en) | 1994-10-17 | 1994-10-17 | Thin film wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25033594A JP3645595B2 (en) | 1994-10-17 | 1994-10-17 | Thin film wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08116151A JPH08116151A (en) | 1996-05-07 |
| JP3645595B2 true JP3645595B2 (en) | 2005-05-11 |
Family
ID=17206394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25033594A Expired - Fee Related JP3645595B2 (en) | 1994-10-17 | 1994-10-17 | Thin film wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3645595B2 (en) |
-
1994
- 1994-10-17 JP JP25033594A patent/JP3645595B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08116151A (en) | 1996-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3645595B2 (en) | Thin film wiring board | |
| JP4683715B2 (en) | Wiring board | |
| JPH08316002A (en) | Electronic parts and composite electronic parts | |
| JP3099640B2 (en) | Method for manufacturing resistor with built-in sintered body and method for manufacturing multilayer ceramic electronic component | |
| JP3615576B2 (en) | Thin film wiring board | |
| US5532031A (en) | I/O pad adhesion layer for a ceramic substrate | |
| JP3085616B2 (en) | Multilayer wiring board | |
| JP3030463B2 (en) | Thin film wiring board | |
| JP4741624B2 (en) | Wiring board | |
| JPH11243267A (en) | Wiring board | |
| JP2835258B2 (en) | Wiring board | |
| JP2746798B2 (en) | Wiring board | |
| JP2006080322A (en) | Chip type compound electronic part | |
| JPH05109925A (en) | Thin-film wiring board | |
| JP2000133506A (en) | Manufacturing method of wiring board with resistor | |
| JP3255829B2 (en) | Thin film wiring board | |
| JPH0685457A (en) | Ceramic multilayer circuit board and manufacture thereof | |
| JPH11307895A (en) | Wiring board | |
| JP3677381B2 (en) | Wiring board | |
| JP4395227B2 (en) | Wiring board | |
| JP2823783B2 (en) | Wiring board | |
| JPH0653648A (en) | Wiring board | |
| JPH08335778A (en) | Multilayer thin film wiring board | |
| JPH05275608A (en) | Package for storing semiconductor devices | |
| JPH04101489A (en) | Thin film wiring substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |