JP3651666B2 - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP3651666B2 JP3651666B2 JP2001095023A JP2001095023A JP3651666B2 JP 3651666 B2 JP3651666 B2 JP 3651666B2 JP 2001095023 A JP2001095023 A JP 2001095023A JP 2001095023 A JP2001095023 A JP 2001095023A JP 3651666 B2 JP3651666 B2 JP 3651666B2
- Authority
- JP
- Japan
- Prior art keywords
- sic
- metal layer
- thin film
- sic region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子及びその製造方法に係わり、特に立方晶系３Ｃ型ＳｉＣからなるショットキー素子及びその製造方法に関する。
【０００２】
【従来の技術】
ＳｉＣ結晶は、絶縁破壊電界がＳｉ、ＧａＡｓの約10倍、電子の飽和ドリフト速度が約２倍、熱伝導率がＳｉの約３倍、ｐ、ｎ伝導型制御が可能、安定した熱酸化膜形成が可能という優れた特長があり、Ｓｉに代わる将来のパワー素子用材料として期待されている。
【０００３】
しかしながら、４Ｈ、６Ｈなどの六方晶系基板結晶を作製するためには、高温成長法の改良レーリー法を用いる必要があり、現時点では最大直径２インチの基板が市販されるに留まっている。その上、基板中にはマイクロパイプと呼ばれる大きな構造欠陥が多数あり、ウェーハ内で使用できる部分が限定される。そのため、４Ｈ、６Ｈ−ＳｉＣ結晶を用いたパワー素子を量産化し、それを安定して供給することは困難であった。
【０００４】
一方、立方晶系の３Ｃ−ＳｉＣの場合は、Ｓｉ上にエピタキシャル成長できるので、基板の大型化が可能であり、量産化には向いている。ところが３Ｃ−ＳｉＣには以下の問題点がある。
【０００５】
縦型ＳｉＣパワー素子を作製するためには、ＳｉＣのそれぞれの面にカソード及びアノード電極を形成する必要がある。したがって、Ｓｉ基板を除去することが必要であり、素子の機械的強度を増すため、厚いＳｉＣエピタキシャル層を成長しなければならない。成長層を厚くしても成長する時間を増加させないために成長速度を増加する必要がある。成長速度を増加することはＳｉＣ結晶を平衡状態からかなり乖離した状態で成長することを意味する。
【０００６】
その結果、半導体上に化合物半導体をエピタキシャル成長させる時に観察される反位相境界（ＡＰＢ）、あるいは双晶を多数生成させることになり、本来得られるべきショトキー特性が得られず、オーミック特性となることが本発明者らにより見出された。さらに、ＡＰＢと双晶が含まれない３Ｃ−ＳｉＣ結晶であっても、その上にショットキー金属を通常の前処理後に形成しても良好なショットキー特性が得られず、オーミック特性となることも本発明者らにより見出された。
【０００７】
【発明が解決しようとする課題】
上述した通り、４Ｈ、６Ｈ−ＳｉＣ結晶には、大口径で良質の基板を作製できないという問題点があり、３Ｃ−ＳｉＣ結晶には、良好なショットキー素子が得られないという問題点があった。
【０００８】
本発明はかかる事情に鑑みてなされたものであり、良好なショットキー特性を有する３Ｃ−ＳｉＣ結晶を備えた半導体素子及びその製造方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
（構成）
上記課題を解決するために、本発明の第１は、表面に３Ｃ型結晶構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域とショットキー接合を形成する金属層と、前記ＳｉＣ領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを備えたことを特徴とする半導体素子を提供する。
【００１０】
かかる本発明の第１において、前記薄膜がＳｉＯ2からなることが好ましい。また、かかる薄膜の厚みが１ｎｍ以上５ｎｍ以下であることが好ましい。１ｎｍ未満の場合には本発明の効果を達成しにくくなり、また５ｎｍを越える場合には電流が流れにくくなるからである。
【００１１】
また、本発明の第２は、表面に３Ｃ型結晶構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域とショットキー接合を形成する金属層と、前記ＳｉＣ領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを備えた半導体素子を製造する方法であって、３Ｃ型結晶構造のＳｉＣ領域に不純物をイオン注入することにより当該領域上に前記絶縁薄膜を生成することを特徴とする半導体素子の製造方法を提供する。
【００１２】
また、本発明の第３は、表面に３Ｃ型結晶構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域とショットキー接合を形成する金属層と、前記ＳｉＣ領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを備えた半導体素子を製造する方法であって、３Ｃ型結晶構造のＳｉＣ領域を溶液にてエッチングすることにより当該領域上に前記絶縁薄膜を生成することを特徴とする半導体素子の製造方法を提供する。
【００１３】
また、本発明の第４は、表面に３Ｃ型結晶構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域とショットキー接合を形成する金属層と、前記ＳｉＣ領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを備えた半導体素子を製造する方法であって、３Ｃ型結晶構造のＳｉＣ領域上に気相成長法により前記絶縁薄膜を生成することを特徴とする半導体素子の製造方法を提供する。
【００１４】
また、本発明の第５は、表面に３Ｃ型結晶構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域とショットキー接合を形成する金属層と、前記ＳｉＣ領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを備えた半導体素子を製造する方法であって、３Ｃ型結晶構造のＳｉＣ領域を大気中に５日以上放置することにより当該領域上に前記絶縁薄膜を生成することを特徴とする半導体素子の製造方法を提供する。
【００１５】
かかる本発明の第２乃至第５において、前記薄膜としてＳｉＯ2からなる薄膜を形成することが好ましい。
【００１６】
（作用）
本発明は、量産に向く３Ｃ−ＳｉＣ結晶を用いた良好なショットキー素子の構造を提案する。ＡＰＢと双晶が存在する場合、本来得られるべきショトキー特性が得られず、オーミック特性になる理由は、３Ｃ−ＳｉＣ結晶特有の金属的準位が存在するためであることを本発明者らは見出した。たとえそれらが存在しなくても、通常の前処理を行ってショットキー素子を作製した場合、本来得られるべきショトキー特性が得られず、オーミック特性になる理由も３Ｃ−ＳｉＣ結晶特有の金属的準位が表面準位として存在するためである。
【００１７】
そこで、３Ｃ−ＳｉＣ領域とショットキー接合を形成する金属層との間に、当該金属層からの電流注入を可能とする、Ｓｉを構成元素とする絶縁薄膜を介在させたところ、良好なショットキー特性を持つ素子を作製することができた。
【００１８】
かかる絶縁薄膜は、通常絶縁性を示す材料が膜の構成材料として用いられるものであるが、膜自体の厚みが非常に薄いため前記金属層からの電流注入を可能とするものである。かかる絶縁薄膜として各種の材料を試したところ、以下のものが適当であることが分かった。種々の方法で作製するＳｉＯ2膜、３Ｃ−ＳｉＣに不純物、例えばＡｒ等をイオン注入することで生成される層、３Ｃ−ＳｉＣを溶液、例えば炭酸カリウム溶液等にてエッチングすることによって生成される層、３Ｃ−ＳｉＣ上に気相成長によって生成させる層、例えばＳｉＮ等である。気相成長によって生成させる場合には、例えばモノシランとアンモニア等を原料ガスとして用いることが可能である。また、３Ｃ−ＳｉＣ表面を大気中に５日以上放置することによって当該３Ｃ−ＳｉＣ表面に生成する層も有効であることを本発明者らは確認した。
【００１９】
以上のように、３Ｃ−ＳｉＣ領域とショットキー接合を形成する金属層との間に、当該金属層からの電流注入を可能とする、Ｓｉを構成元素とする絶縁薄膜が介在することにより、良好なショットキー特性を持つ素子を作製することができた。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しつつ詳細に説明する。
【００２１】
（第１の実施形態）
まず、直径６インチのＳｉ基板（１）の（１００）面上にシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）を原料ガスとして電子濃度３ｘ１０19ｃｍ-3のＳｉＣ層（２）を３００μｍエピタキシャル成長した。成長速度は５０μｍ／ｈであった。その時に結晶が島状に成長せず、ステップフローで成長するように条件を調整した。具体的には基板上での横方向拡散が大きくなるよう、温度を１０５０℃と高くし、気相中でのガス反応を抑えるため減圧エピタキシャル成長を用いた。その結果、高電子濃度ＳｉＣ層（２）にはＡＰＢと双晶は存在しなかった。ウェーハを一度取り出し、高電子濃度ＳｉＣ層（２）の表面を研磨し鏡面とした。
【００２２】
その後、電子濃度１ｘ１０15ｃｍ-3のＳｉＣ層（３）を１５μｍエピタキシャル成長した。その時の成長速度は２μｍ／ｈであった。この際にも結晶が島状に成長せず、ステップフローで成長するように条件を調整した。この場合も高電子濃度ＳｉＣ層（２）の成長条件とほぼ同じであるが、ガス供給量を１／３とした。その結果、低電子濃度ＳｉＣ層（３）にもＡＰＢと双晶は存在しなかった。ここまでの状況を図１に示す。
【００２３】
その後、Ｓｉ基板（１）を除去した後、ウェーハを１０５０℃で６分ドライ酸化したところ３ｎｍのシリコン酸化膜（３ａ）が形成された。ドライ酸化の雰囲気は１００％酸素である。高電子濃度層（ＳｉＣ層（２））側の酸化膜のみ除去し、低電子濃度層（ＳｉＣ層（３））に酸化膜（３ａ）を介してショットキー電極（４）を形成するとともに、高電子濃度層（２）にオーミック電極（５）を形成し、ショットキー素子を作製した（図２）。逆方向耐圧が８５０Ｖの良好なショットキー特性が得られた。図５のａ（一点鎖線）にＩ−Ｖ特性を示す。
【００２４】
（比較例）
Ｓｉ基板を除去するまでは第１の実施形態と同様に行った。ここまでの状況を図３に示す。（１０１）はＳｉ基板、（１０２）は高電子濃度ＳｉＣ層、（１０３）は低電子濃度ＳｉＣ層である。その後、通常の前処理プロセスを行った後、低電子濃度層（１０３）にショットキー電極（１０４）、高電子濃度層（１０２）にオーミック電極（１０５）を形成し、ショットキー素子を作製した（図４）。素子特性を測定したところショットキー特性ではなくオーミック特性であった。図５のｂ（破線）にＩ−Ｖ特性を示す。
【００２５】
（第２の実施形態）
Ｓｉ基板を除去するまでは第１の実施形態と同様に行った。その後、低電子濃度層に１０ｋｅＶの加速電圧、ドーズ量５ｘ１０12ｃｍ-2でＡｌをインプラし、表面極薄層を絶縁層とした（図２を援用すると３ａに相当。）。この絶縁層の組成はＡｌを多量に含むアモルファスＳｉＣであり、膜厚は３ｎｍであった。その上にショットキー電極（４）、高電子濃度層（２）にオーミック電極（５）を形成し、ショットキー素子を作製した。逆方向耐圧が８００Ｖの良好なショットキー特性が得られた。図５のａ（一点鎖線）にＩ−Ｖ特性を示す。
【００２６】
（第３の実施形態）
Ｓｉ基板を除去するまでは第１の実施形態と同様に行った。その後、表面が安定する溶液、例えば炭酸カリウム溶液によって低電子濃度３Ｃ−ＳｉＣ（図２を援用すると３に相当。）をエッチングした。低電子濃度層（３）の表面には表面極薄層として絶縁層が形成された（図２を援用すると３ａに相当。）。この絶縁層の組成はＳｉＯ2であり、膜厚は１ｎｍであった。さらに低電子濃度層（３）にショットキー電極（４）、高電子濃度層（２）にオーミック電極（５）を形成し、ショットキー素子を作製した。逆方向耐圧が８２０Ｖの良好なショットキー特性が得られた。図５のａ（一点鎖線）にＩ−Ｖ特性を示す。
【００２７】
（第４の実施形態）
Ｓｉ基板を除去するまでは第１の実施形態と同様に行った。その後、気相成長によって低電子濃度層（図２を援用すると３に相当。）表面に薄い絶縁層（図２を援用すると３ａに相当。）を形成した。原料ガスとしてはモノシランとアンモニアを用い、成膜条件は減圧とした。この絶縁層の組成はＳｉＮであり、膜厚は２ｎｍであった。さらに低電子濃度層（３）にショットキー電極（４）、高電子濃度層（２）にオーミック電極（５）を形成し、ショットキー素子を作製した。逆方向耐圧が８６０Ｖの良好なショットキー特性が得られた。図５のａ（一点鎖線）にＩ−Ｖ特性を示す。
【００２８】
（第５の実施形態）
Ｓｉ基板を除去するまでは第１の実施形態と同様に行った。その後、試料を大気中に１０日間放置することにより、低電子濃度層（図２を援用すると３に相当。）表面に薄い絶縁層（図２を援用すると３ａに相当。）を形成した。この絶縁層の組成はＮを含むＳｉＯ2であり、膜厚は１ｎｍであった。ここで、大気の雰囲気は湿度５０％であった。さらに低電子濃度層（３）にショットキー電極（４）、高電子濃度層（２）にオーミック電極（５）を形成し、ショットキー素子を作製した。逆方向耐圧が８４０Ｖの良好なショットキー特性が得られた。図５のａ（一点鎖線）にＩ−Ｖ特性を示す。
【００２９】
なお、本発明は上記実施形態に限定されるものではない。例えば、意図しないで３Ｃ−ＳｉＣ上に薄い絶縁層が形成された場合も本発明に含まれる。
【００３０】
その他、本発明の趣旨を逸脱しない範囲で種々変形して実施することが可能である。
【００３１】
【発明の効果】
以上のように本発明によれば、良好なショットキー特性を有する３Ｃ−ＳｉＣ結晶を備えた半導体素子及びその製造方法を提供することが可能である。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る３Ｃ−ＳｉＣショットキー素子の製造方法を示す工程断面図。
【図２】 図１に続く工程断面図。
【図３】 従来の３Ｃ−ＳｉＣショットキー素子の製造方法を示す工程断面図。
【図４】 図３に続く工程断面図。
【図５】 本発明（ａ）及び従来例（ｂ）のショットキー素子の電流−電圧特性を示す特性図。
【符号の説明】
１…Ｓｉ基板
２…高電子濃度３Ｃ−ＳｉＣ層
３…低電子濃度３Ｃ−ＳｉＣ層
３ａ…シリコン酸化膜
４…ショットキー電極
５…オーミック電極
１０１…Ｓｉ基板
１０２…高電子濃度３Ｃ−ＳｉＣ層
１０３…低電子濃度３Ｃ−ＳｉＣ層
１０４…ショットキー電極
１０５…オーミック電極
【発明の属する技術分野】
本発明は、半導体素子及びその製造方法に係わり、特に立方晶系３Ｃ型ＳｉＣからなるショットキー素子及びその製造方法に関する。
【０００２】
【従来の技術】
ＳｉＣ結晶は、絶縁破壊電界がＳｉ、ＧａＡｓの約10倍、電子の飽和ドリフト速度が約２倍、熱伝導率がＳｉの約３倍、ｐ、ｎ伝導型制御が可能、安定した熱酸化膜形成が可能という優れた特長があり、Ｓｉに代わる将来のパワー素子用材料として期待されている。
【０００３】
しかしながら、４Ｈ、６Ｈなどの六方晶系基板結晶を作製するためには、高温成長法の改良レーリー法を用いる必要があり、現時点では最大直径２インチの基板が市販されるに留まっている。その上、基板中にはマイクロパイプと呼ばれる大きな構造欠陥が多数あり、ウェーハ内で使用できる部分が限定される。そのため、４Ｈ、６Ｈ−ＳｉＣ結晶を用いたパワー素子を量産化し、それを安定して供給することは困難であった。
【０００４】
一方、立方晶系の３Ｃ−ＳｉＣの場合は、Ｓｉ上にエピタキシャル成長できるので、基板の大型化が可能であり、量産化には向いている。ところが３Ｃ−ＳｉＣには以下の問題点がある。
【０００５】
縦型ＳｉＣパワー素子を作製するためには、ＳｉＣのそれぞれの面にカソード及びアノード電極を形成する必要がある。したがって、Ｓｉ基板を除去することが必要であり、素子の機械的強度を増すため、厚いＳｉＣエピタキシャル層を成長しなければならない。成長層を厚くしても成長する時間を増加させないために成長速度を増加する必要がある。成長速度を増加することはＳｉＣ結晶を平衡状態からかなり乖離した状態で成長することを意味する。
【０００６】
その結果、半導体上に化合物半導体をエピタキシャル成長させる時に観察される反位相境界（ＡＰＢ）、あるいは双晶を多数生成させることになり、本来得られるべきショトキー特性が得られず、オーミック特性となることが本発明者らにより見出された。さらに、ＡＰＢと双晶が含まれない３Ｃ−ＳｉＣ結晶であっても、その上にショットキー金属を通常の前処理後に形成しても良好なショットキー特性が得られず、オーミック特性となることも本発明者らにより見出された。
【０００７】
【発明が解決しようとする課題】
上述した通り、４Ｈ、６Ｈ−ＳｉＣ結晶には、大口径で良質の基板を作製できないという問題点があり、３Ｃ−ＳｉＣ結晶には、良好なショットキー素子が得られないという問題点があった。
【０００８】
本発明はかかる事情に鑑みてなされたものであり、良好なショットキー特性を有する３Ｃ−ＳｉＣ結晶を備えた半導体素子及びその製造方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
（構成）
上記課題を解決するために、本発明の第１は、表面に３Ｃ型結晶構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域とショットキー接合を形成する金属層と、前記ＳｉＣ領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを備えたことを特徴とする半導体素子を提供する。
【００１０】
かかる本発明の第１において、前記薄膜がＳｉＯ2からなることが好ましい。また、かかる薄膜の厚みが１ｎｍ以上５ｎｍ以下であることが好ましい。１ｎｍ未満の場合には本発明の効果を達成しにくくなり、また５ｎｍを越える場合には電流が流れにくくなるからである。
【００１１】
また、本発明の第２は、表面に３Ｃ型結晶構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域とショットキー接合を形成する金属層と、前記ＳｉＣ領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを備えた半導体素子を製造する方法であって、３Ｃ型結晶構造のＳｉＣ領域に不純物をイオン注入することにより当該領域上に前記絶縁薄膜を生成することを特徴とする半導体素子の製造方法を提供する。
【００１２】
また、本発明の第３は、表面に３Ｃ型結晶構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域とショットキー接合を形成する金属層と、前記ＳｉＣ領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを備えた半導体素子を製造する方法であって、３Ｃ型結晶構造のＳｉＣ領域を溶液にてエッチングすることにより当該領域上に前記絶縁薄膜を生成することを特徴とする半導体素子の製造方法を提供する。
【００１３】
また、本発明の第４は、表面に３Ｃ型結晶構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域とショットキー接合を形成する金属層と、前記ＳｉＣ領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを備えた半導体素子を製造する方法であって、３Ｃ型結晶構造のＳｉＣ領域上に気相成長法により前記絶縁薄膜を生成することを特徴とする半導体素子の製造方法を提供する。
【００１４】
また、本発明の第５は、表面に３Ｃ型結晶構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域とショットキー接合を形成する金属層と、前記ＳｉＣ領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを備えた半導体素子を製造する方法であって、３Ｃ型結晶構造のＳｉＣ領域を大気中に５日以上放置することにより当該領域上に前記絶縁薄膜を生成することを特徴とする半導体素子の製造方法を提供する。
【００１５】
かかる本発明の第２乃至第５において、前記薄膜としてＳｉＯ2からなる薄膜を形成することが好ましい。
【００１６】
（作用）
本発明は、量産に向く３Ｃ−ＳｉＣ結晶を用いた良好なショットキー素子の構造を提案する。ＡＰＢと双晶が存在する場合、本来得られるべきショトキー特性が得られず、オーミック特性になる理由は、３Ｃ−ＳｉＣ結晶特有の金属的準位が存在するためであることを本発明者らは見出した。たとえそれらが存在しなくても、通常の前処理を行ってショットキー素子を作製した場合、本来得られるべきショトキー特性が得られず、オーミック特性になる理由も３Ｃ−ＳｉＣ結晶特有の金属的準位が表面準位として存在するためである。
【００１７】
そこで、３Ｃ−ＳｉＣ領域とショットキー接合を形成する金属層との間に、当該金属層からの電流注入を可能とする、Ｓｉを構成元素とする絶縁薄膜を介在させたところ、良好なショットキー特性を持つ素子を作製することができた。
【００１８】
かかる絶縁薄膜は、通常絶縁性を示す材料が膜の構成材料として用いられるものであるが、膜自体の厚みが非常に薄いため前記金属層からの電流注入を可能とするものである。かかる絶縁薄膜として各種の材料を試したところ、以下のものが適当であることが分かった。種々の方法で作製するＳｉＯ2膜、３Ｃ−ＳｉＣに不純物、例えばＡｒ等をイオン注入することで生成される層、３Ｃ−ＳｉＣを溶液、例えば炭酸カリウム溶液等にてエッチングすることによって生成される層、３Ｃ−ＳｉＣ上に気相成長によって生成させる層、例えばＳｉＮ等である。気相成長によって生成させる場合には、例えばモノシランとアンモニア等を原料ガスとして用いることが可能である。また、３Ｃ−ＳｉＣ表面を大気中に５日以上放置することによって当該３Ｃ−ＳｉＣ表面に生成する層も有効であることを本発明者らは確認した。
【００１９】
以上のように、３Ｃ−ＳｉＣ領域とショットキー接合を形成する金属層との間に、当該金属層からの電流注入を可能とする、Ｓｉを構成元素とする絶縁薄膜が介在することにより、良好なショットキー特性を持つ素子を作製することができた。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照しつつ詳細に説明する。
【００２１】
（第１の実施形態）
まず、直径６インチのＳｉ基板（１）の（１００）面上にシラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）を原料ガスとして電子濃度３ｘ１０19ｃｍ-3のＳｉＣ層（２）を３００μｍエピタキシャル成長した。成長速度は５０μｍ／ｈであった。その時に結晶が島状に成長せず、ステップフローで成長するように条件を調整した。具体的には基板上での横方向拡散が大きくなるよう、温度を１０５０℃と高くし、気相中でのガス反応を抑えるため減圧エピタキシャル成長を用いた。その結果、高電子濃度ＳｉＣ層（２）にはＡＰＢと双晶は存在しなかった。ウェーハを一度取り出し、高電子濃度ＳｉＣ層（２）の表面を研磨し鏡面とした。
【００２２】
その後、電子濃度１ｘ１０15ｃｍ-3のＳｉＣ層（３）を１５μｍエピタキシャル成長した。その時の成長速度は２μｍ／ｈであった。この際にも結晶が島状に成長せず、ステップフローで成長するように条件を調整した。この場合も高電子濃度ＳｉＣ層（２）の成長条件とほぼ同じであるが、ガス供給量を１／３とした。その結果、低電子濃度ＳｉＣ層（３）にもＡＰＢと双晶は存在しなかった。ここまでの状況を図１に示す。
【００２３】
その後、Ｓｉ基板（１）を除去した後、ウェーハを１０５０℃で６分ドライ酸化したところ３ｎｍのシリコン酸化膜（３ａ）が形成された。ドライ酸化の雰囲気は１００％酸素である。高電子濃度層（ＳｉＣ層（２））側の酸化膜のみ除去し、低電子濃度層（ＳｉＣ層（３））に酸化膜（３ａ）を介してショットキー電極（４）を形成するとともに、高電子濃度層（２）にオーミック電極（５）を形成し、ショットキー素子を作製した（図２）。逆方向耐圧が８５０Ｖの良好なショットキー特性が得られた。図５のａ（一点鎖線）にＩ−Ｖ特性を示す。
【００２４】
（比較例）
Ｓｉ基板を除去するまでは第１の実施形態と同様に行った。ここまでの状況を図３に示す。（１０１）はＳｉ基板、（１０２）は高電子濃度ＳｉＣ層、（１０３）は低電子濃度ＳｉＣ層である。その後、通常の前処理プロセスを行った後、低電子濃度層（１０３）にショットキー電極（１０４）、高電子濃度層（１０２）にオーミック電極（１０５）を形成し、ショットキー素子を作製した（図４）。素子特性を測定したところショットキー特性ではなくオーミック特性であった。図５のｂ（破線）にＩ−Ｖ特性を示す。
【００２５】
（第２の実施形態）
Ｓｉ基板を除去するまでは第１の実施形態と同様に行った。その後、低電子濃度層に１０ｋｅＶの加速電圧、ドーズ量５ｘ１０12ｃｍ-2でＡｌをインプラし、表面極薄層を絶縁層とした（図２を援用すると３ａに相当。）。この絶縁層の組成はＡｌを多量に含むアモルファスＳｉＣであり、膜厚は３ｎｍであった。その上にショットキー電極（４）、高電子濃度層（２）にオーミック電極（５）を形成し、ショットキー素子を作製した。逆方向耐圧が８００Ｖの良好なショットキー特性が得られた。図５のａ（一点鎖線）にＩ−Ｖ特性を示す。
【００２６】
（第３の実施形態）
Ｓｉ基板を除去するまでは第１の実施形態と同様に行った。その後、表面が安定する溶液、例えば炭酸カリウム溶液によって低電子濃度３Ｃ−ＳｉＣ（図２を援用すると３に相当。）をエッチングした。低電子濃度層（３）の表面には表面極薄層として絶縁層が形成された（図２を援用すると３ａに相当。）。この絶縁層の組成はＳｉＯ2であり、膜厚は１ｎｍであった。さらに低電子濃度層（３）にショットキー電極（４）、高電子濃度層（２）にオーミック電極（５）を形成し、ショットキー素子を作製した。逆方向耐圧が８２０Ｖの良好なショットキー特性が得られた。図５のａ（一点鎖線）にＩ−Ｖ特性を示す。
【００２７】
（第４の実施形態）
Ｓｉ基板を除去するまでは第１の実施形態と同様に行った。その後、気相成長によって低電子濃度層（図２を援用すると３に相当。）表面に薄い絶縁層（図２を援用すると３ａに相当。）を形成した。原料ガスとしてはモノシランとアンモニアを用い、成膜条件は減圧とした。この絶縁層の組成はＳｉＮであり、膜厚は２ｎｍであった。さらに低電子濃度層（３）にショットキー電極（４）、高電子濃度層（２）にオーミック電極（５）を形成し、ショットキー素子を作製した。逆方向耐圧が８６０Ｖの良好なショットキー特性が得られた。図５のａ（一点鎖線）にＩ−Ｖ特性を示す。
【００２８】
（第５の実施形態）
Ｓｉ基板を除去するまでは第１の実施形態と同様に行った。その後、試料を大気中に１０日間放置することにより、低電子濃度層（図２を援用すると３に相当。）表面に薄い絶縁層（図２を援用すると３ａに相当。）を形成した。この絶縁層の組成はＮを含むＳｉＯ2であり、膜厚は１ｎｍであった。ここで、大気の雰囲気は湿度５０％であった。さらに低電子濃度層（３）にショットキー電極（４）、高電子濃度層（２）にオーミック電極（５）を形成し、ショットキー素子を作製した。逆方向耐圧が８４０Ｖの良好なショットキー特性が得られた。図５のａ（一点鎖線）にＩ−Ｖ特性を示す。
【００２９】
なお、本発明は上記実施形態に限定されるものではない。例えば、意図しないで３Ｃ−ＳｉＣ上に薄い絶縁層が形成された場合も本発明に含まれる。
【００３０】
その他、本発明の趣旨を逸脱しない範囲で種々変形して実施することが可能である。
【００３１】
【発明の効果】
以上のように本発明によれば、良好なショットキー特性を有する３Ｃ−ＳｉＣ結晶を備えた半導体素子及びその製造方法を提供することが可能である。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る３Ｃ−ＳｉＣショットキー素子の製造方法を示す工程断面図。
【図２】 図１に続く工程断面図。
【図３】 従来の３Ｃ−ＳｉＣショットキー素子の製造方法を示す工程断面図。
【図４】 図３に続く工程断面図。
【図５】 本発明（ａ）及び従来例（ｂ）のショットキー素子の電流−電圧特性を示す特性図。
【符号の説明】
１…Ｓｉ基板
２…高電子濃度３Ｃ−ＳｉＣ層
３…低電子濃度３Ｃ−ＳｉＣ層
３ａ…シリコン酸化膜
４…ショットキー電極
５…オーミック電極
１０１…Ｓｉ基板
１０２…高電子濃度３Ｃ−ＳｉＣ層
１０３…低電子濃度３Ｃ−ＳｉＣ層
１０４…ショットキー電極
１０５…オーミック電極
Claims (8)
- 表面に３Ｃ型結晶構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域とショットキー接合を形成する金属層と、前記ＳｉＣ領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを備えたことを特徴とする半導体素子。
- 前記薄膜がＳｉＯ2からなることを特徴とする請求項１記載の半導体素子。
- 前記薄膜の厚みが１ｎｍ以上５ｎｍ以下であることを特徴とする請求項２記載の半導体素子。
- 表面に３Ｃ型結晶構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域とショットキー接合を形成する金属層と、前記ＳｉＣ領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを備えた半導体素子を製造する方法であって、３Ｃ型結晶構造のＳｉＣ領域に不純物をイオン注入することにより当該領域上に前記絶縁薄膜を生成することを特徴とする半導体素子の製造方法。
- 表面に３Ｃ型結晶構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域とショットキー接合を形成する金属層と、前記ＳｉＣ領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを備えた半導体素子を製造する方法であって、３Ｃ型結晶構造のＳｉＣ領域を溶液にてエッチングすることにより当該領域上に前記絶縁薄膜を生成することを特徴とする半導体素子の製造方法。
- 表面に３Ｃ型結晶構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域とショットキー接合を形成する金属層と、前記ＳｉＣ領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを備えた半導体素子を製造する方法であって、３Ｃ型結晶構造のＳｉＣ領域上に気相成長法により前記絶縁薄膜を生成することを特徴とする半導体素子の製造方法。
- 表面に３Ｃ型結晶構造のＳｉＣ領域が形成された基板と、前記ＳｉＣ領域とショットキー接合を形成する金属層と、前記ＳｉＣ領域と前記金属層との間に介在し、当該金属層からの電流注入を可能とする、Ｓｉを構成元素とする絶縁薄膜とを備えた半導体素子を製造する方法であって、３Ｃ型結晶構造のＳｉＣ領域を大気中に５日以上放置することにより当該領域上に前記絶縁薄膜を生成することを特徴とする半導体素子の製造方法。
- 前記薄膜としてＳｉＯ2からなる薄膜を形成することを特徴とする請求項４乃至７のいずれかに記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001095023A JP3651666B2 (ja) | 2001-03-29 | 2001-03-29 | 半導体素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001095023A JP3651666B2 (ja) | 2001-03-29 | 2001-03-29 | 半導体素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002299642A JP2002299642A (ja) | 2002-10-11 |
| JP3651666B2 true JP3651666B2 (ja) | 2005-05-25 |
Family
ID=18949135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001095023A Expired - Fee Related JP3651666B2 (ja) | 2001-03-29 | 2001-03-29 | 半導体素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3651666B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4844178B2 (ja) * | 2006-03-07 | 2011-12-28 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP5294238B2 (ja) * | 2007-08-28 | 2013-09-18 | 独立行政法人物質・材料研究機構 | 電子素子 |
| JP5158763B2 (ja) * | 2007-09-27 | 2013-03-06 | 独立行政法人産業技術総合研究所 | 高出力ダイヤモンド半導体素子 |
| JP5353037B2 (ja) * | 2008-03-21 | 2013-11-27 | 株式会社Ｓｕｍｃｏ | 炭化珪素ウェーハ |
| DE102015101966B4 (de) | 2015-02-11 | 2021-07-08 | Infineon Technologies Austria Ag | Verfahren zum Herstellen eines Halbleiterbauelements mit Schottkykontakt und Halbleiterbauelement |
| JP6584966B2 (ja) * | 2016-01-12 | 2019-10-02 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機 |
-
2001
- 2001-03-29 JP JP2001095023A patent/JP3651666B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002299642A (ja) | 2002-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3307647B2 (ja) | 高低抗炭化ケイ素の製法 | |
| US6136727A (en) | Method for forming thermal oxide film of silicon carbide semiconductor device | |
| JP4249184B2 (ja) | 窒化物半導体成長用基板 | |
| CN100463216C (zh) | 肖特基结合型半导体装置的制造方法 | |
| JP4666200B2 (ja) | ＳｉＣ半導体装置の製造方法 | |
| JPH04223330A (ja) | 単結晶珪素基板上への化合物半導体単結晶の作製方法 | |
| JP3733792B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| KR20230132455A (ko) | 에피택셜 웨이퍼의 제조방법 | |
| JP4874527B2 (ja) | 炭化珪素半導体基板及びその製造方法 | |
| JP3651666B2 (ja) | 半導体素子及びその製造方法 | |
| JP2000133819A (ja) | 炭化けい素ショットキーバリアダイオードおよびその製造方法 | |
| JP2011003825A (ja) | 炭化珪素半導体素子及びその製造方法 | |
| US20120199848A1 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
| JP2005311347A (ja) | ショットキー接合型半導体装置の製造方法 | |
| US8728877B2 (en) | Method for manufacturing silicon carbide semiconductor device with a single crystal substrate | |
| JP3915252B2 (ja) | 炭化けい素半導体基板の製造方法 | |
| JP2004363326A (ja) | 炭化珪素半導体素子の製造方法 | |
| JP4879507B2 (ja) | バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置 | |
| JP2011023502A (ja) | 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法 | |
| JP5540296B2 (ja) | ダイヤモンド電子素子及びその製造方法 | |
| JP2007246350A (ja) | ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体装置 | |
| JP4742399B2 (ja) | ３−５族化合物半導体の製造方法 | |
| JP2000106350A (ja) | オーミック電極の製造方法及び半導体素子の製造方法 | |
| WO2008015766A1 (fr) | Procédé pour récupérer une tension directe d'un dispositif à semi-conducteurs bipolaire, procédé de réduction de défaut de laminage et dispositif à semi-conducteurs bipolaire | |
| JP3525150B2 (ja) | 炭化けい素半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050215 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050216 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090304 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100304 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20130304 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |