Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3652285B2 - Parallel power supply system - Google Patents
[go: Go Back, main page]

JP3652285B2 - Parallel power supply system - Google Patents

Parallel power supply system Download PDF

Info

Publication number
JP3652285B2
JP3652285B2 JP2001262122A JP2001262122A JP3652285B2 JP 3652285 B2 JP3652285 B2 JP 3652285B2 JP 2001262122 A JP2001262122 A JP 2001262122A JP 2001262122 A JP2001262122 A JP 2001262122A JP 3652285 B2 JP3652285 B2 JP 3652285B2
Authority
JP
Japan
Prior art keywords
power supply
parallel
output
supply system
transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001262122A
Other languages
Japanese (ja)
Other versions
JP2003079148A (en
Inventor
俊正 杉原
利久 大庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP2001262122A priority Critical patent/JP3652285B2/en
Publication of JP2003079148A publication Critical patent/JP2003079148A/en
Application granted granted Critical
Publication of JP3652285B2 publication Critical patent/JP3652285B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Dc-Dc Converters (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、入出力間がトランスで絶縁された複数の電源回路の出力を並列合成して使用する並列電源システムであって、とくに、複数の電源回路を並列動作させることにより、いずれかの電源回路が故障しても電源出力動作を継続させることができるようにしたものに関する。
【0002】
【従来の技術】
たとえばサーバシステムのように、動作継続に対する信頼性が重視される電子応用システム、装置、あるいは機器等では、その動作電源を複数の電源回路から供給するようにした並列電源システムが望ましい。この並列電源システムには、あらかじめ規格化された電源回路を任意数増設するだけで、多様なパワー仕様に簡単に対応できるといった利点もある。
【0003】
図3は従来の並列電源システムの構成例を示す。同図に示す電源システムは2つの独立した電源回路1A,1Bによって構成される。各電源回路1A,1Bはそれぞれ、入出力間が信号入力トランスT3とパワー出力トランスPTによって絶縁されている。この絶縁された中で、2つのパワーMOSトランジスタQ1,Q2が入力電源2からの入力電流をスイッチング制御して、パワー出力トランスPTの一次コイルに通電する。パワー出力トランスPTの一次コイルはセンタータップを有し、トランジスタQ1,Q2はその一次コイルへの通電を電流方向別にスイッチング制御することにより、一種のプッシュプル出力回路を形成する。
【0004】
トランジスタQ1,Q2は、信号入力トランスT3を介して入力される制御信号φ1,φ2により、所定の時間差(または位相差)で交互にオン動作させられる。信号入力トランスT1は一次コイルと二次コイル間が絶縁されたトランスであって、トランジスタQ1,Q2を所定の時間差で駆動するために、つまり各トランジスタをタイミング的に互いに独立してオン/オフ動作させるために、トランジスタQ1,Q2ごとに1個ずつ設けられている。
【0005】
各信号入力トランスT3はそれぞれ、制御回路3からバッファ・ドライバ31を介して入力される制御信号φ1,φ2を、トランジスタQ1,Q2の制御端子(ゲート・ソース間)に入力させる。制御回路3は、図示を省略するが、トランジスタQ1,Q2をプッシュプル動作させるようなタイミングを有し、かつ並列電源システムの出力電圧を所定の目標値にフィードバック制御するような制御信号φ1,φ2を生成する。
【0006】
各電源回路1A,1Bの出力はそれぞれ、パワー出力トランスPTの二次側から取り出される。この二次側から取り出された交流(高周波)出力はダイオードD1,D2で整流された後、リップルフィルタを形成するチョークコイルLhを通される。そして、そのチョークコイルLhを通された出力が共通の平滑コンデンサC1にて1つの電源出力に合成される。
【0007】
図4は従来の並列電源システムの別の構成例を示す。同図に示す並列電源システムでは、各電源回路1A,1B内のパワーMOSトランジスタQ1,Q2がそれぞれフォワード方式(変形シングル回路)の駆動回路を形成する。この方式だと、一次コイルにセンタータップを持たないパワー出力トランスPTを使用できる。しかし、この場合も、各電源回路1A,1Bの入出力間はそれぞれ、信号入力トランスT4とパワー出力トランスPTによって絶縁されている。そして、この2つの電源回路1A,1Bの各出力が、図3に示したものと同様、並列合成されて出力されるようになっている。
【0008】
上述した並列電源システム(図3または図4)では、2つの電源回路1A,1BをトランスT3,PTまたはT4,PTによって互いに絶縁された状態で並列動作させることにより、いずれか一方がダウン(故障)しても電源出力動作を継続させることができる。したがって、この並列電源システムを使用すれば、たとえばサーバシステム等の電子応用システム、装置、あるいは機器等の動作継続に対する信頼性を大幅に高めることができる。また、あらかじめ規格化された電源回路を任意数増設するだけで、多様なパワー仕様に簡単に対応することができる。
なお、図3および図4に示した電源回路は、本発明者が本発明をなすに先だって提案・検討した技術である。
【0009】
【発明が解決しようとする課題】
上述のような並列電源システムは、複数の電源回路を並列動作させることによって電源出力動作の信頼性を高めることができるとともに、電源回路の数によって種々のパワー仕様に簡単な対応できるという利点がある一方、同一構成の電源回路を複数使用するために部品点数や実装スペース等の回路規模が大きくなり、とくに、スペースおよび重量的に大きな割合を占めるトランスの使用数が多くなって、小型・軽量化が阻害されるという問題があった。しかし、その問題の主要因となるトランスは、各電源回路を互いに独立して動作させるとともに、各電源回路における入出力間の絶縁を確保する上で必要不可欠なものである。
【0010】
ちなみに、図3に示した並列電源システムでは、各電源回路1A,1B内の2つのトランジスタQ1,Q2をタイミング的に互いに独立して制御する必要から、トランジスタQ1,Q2ごとに信号入力トランスT3を置かなければならない。このため、電源回路1A,1Bごとに2個ずつ、計4個の独立した信号入力トランスT3が必要であった。また、互いに独立して動作する各電源回路1A,1Bはそれぞれに制御回路3を有する。したがって、制御回路3は計2つ必要であった。バッファ・ドライバ31についても、各制御回路3からの制御信号φ1,φ2を上記4個の信号入力トランスT3にそれぞれに入力させるために、上記信号入力トランスT3の数分すなわち計4個必要であった。
【0011】
本発明は以上のような背景を鑑みてなされたもので、その目的は、並列電源システムを構成する複数の電源回路を互いに独立させ、いずれかの電源回路が故障しても他の電源回路によって電源出力動作を継続させることができるとともに、その並列電源システムの構成に必要な部品点数とくにスペースおよび重量的に大きな割合を占めるトランスの必要数を低減して大幅な小型・軽量化を可能にすることにある。
【0012】
【課題を解決するための手段】
本発明による手段は、入出力間がトランスで絶縁され、かつ互いに独立して動作させられる複数の電源回路の出力を並列合成して使用することにより、いずれかの電源回路が故障しても電源出力動作を継続させるようにした並列電源システムであって、次の(11)〜 14 )の構成を備えたことを特徴とする並列電源システムである。
(11)各電源回路はそれぞれパワー出力トランスの一次側に通電される入力電流を複数の電流制御素子によってスイッチング制御し、各電源回路の出力はそれぞれ上記パワー出力トランスの二次側から取り出されて並列合成される。
(12)各電源回路内の複数の電流制御素子はそれぞれ、一次コイルと二次コイル間が絶縁された信号入力トランスを介して伝達される制御信号によって動作制御される。
(13)上記信号入力トランスは、1つの一次コイルに対して複数の二次コイルを有するとともに、各二次コイルにそれぞれに伝達された制御信号が複数の電源回路内の上記電流制御素子に振り分けられて入力される。
14 )上記出力トランスの一次側および上記信号入力トランスの二次コイルがそれぞれ電源回路間で互いに絶縁分離されている。
【0013】
上記手段によれば、並列電源システムを構成する複数の電源回路を互いに独立して動作させるとともに、各電源回路における入出力間の絶縁を確保しつつ、その並列電源システムの構成に必要な部品点数とくにスペースおよび重量的に大きな割合を占めるトランスの必要数を低減することができ、これにより、並列電源システムの大幅な小型・軽量化を達成することができる。
【0014】
上記手段において、各電源回路がそれぞれ、複数の制御信号により互いに時間差を持つ独立のタイミングで動作制御される複数の電流制御素子を用いて、パワー出力トランスの一次側に通電される入力電流をスイッチング制御するように構成される場合には、上記手段に加えて、次のような手段を特定することにより、トランスの必要数を低減させることができる。
【0015】
すなわち、上記信号入力トランスは、オン/オフの制御タイミングが異なる制御信号別に複数設けられているとともに、それぞれが上記電源回路の数に相当する複数の二次コイルを有する。これとともに、各電源回路内の電流制御素子はそれぞれ、上記信号入力トランスの二次コイルに分岐される制御信号により互いに時間差を持つ独立のタイミングで動作制御される。
【0016】
上記手段において、各電源回路内はそれぞれ2つの電流制御素子を用いて構成することができる。その2つ電流制御素子はたとえば、プッシュプル方式の出力回路またはフォワード方式の出力回路を形成することができる。
【0017】
各電源回路の出力はそれぞれパワー出力トランスの二次側から取り出して整流し、かつリップルフィルタを通した後に、共通の平滑コンデンサに接続することにより、1つの電源出力に合成させることができる。
【0018】
各電源回路内の電流制御素子としては、オン/オフのスイッチング動作が可能な半導体能動素子が使用されるが、この半導体能動素子としては、たとえば、電圧信号で駆動されて電流制御を行うMOSトランジスタ、あるいは電流信号で駆動されて電流制御を行うバイポーラトランジスタを使用することができる。また、MOSの高入力インピーダンスとバイポーラの高電流駆動能力の両特性を備える絶縁ゲート型バイポーラトランジスタ(IGBT)を使用してもよい。
【0019】
各電源回路の出力を整流する手段としては、たとえばpn接合ダイオードやショットキーダイオード等の整流特性を有するダイオード素子の使用が簡単であるが、トランジスタなどのスイッチング素子を用いた同期整流回路を使用すれば、整流時の電圧損失たとえばダイオードの順方向電圧による電圧損失を低減させることができる。この同期整流回路に使用するトランジスタとしては、飽和電圧の低いMOSトランジスタが適している。
【0020】
各電源回路はそれぞれ入力電流を高周波でスイッチング制御する方式、いわゆるスイッチング制御方式とすることができる。
【0021】
【発明の実施の形態】
図1は本発明による並列電源システムの一実施例を示す。同図に示す並列電源システムは2つの独立した電源回路1A,1Bによって構成される。各電源回路1A,1Bはそれぞれ、入出力間が信号入力トランスT1a,T1bとパワー出力トランスPTによって絶縁されている。この絶縁された中で、2つのパワーMOSトランジスタQ1,Q2が入力電源2からの入力電流をスイッチング制御してパワー出力トランスPTの一次コイルに通電する。パワー出力トランスPTの一次コイルはセンタータップを有し、トランジスタQ1,Q2はその一次コイルへの通電を電流方向別にスイッチング制御する一種のプッシュプル出力回路を形成する。
【0022】
信号入力トランスT1a,T1bはそれぞれ、同一コア(磁心)に1つの一次コイルL1と2つの二次コイルL21,22を巻回したものであって、各コイルL1,L21,L22間は互いに絶縁されている。この2つの信号入力トランスT1a,T1bに対して1つの制御回路3が設けられている。制御回路3は、トランジスタQ1,Q2をプッシュプル方式で、かつ同時オンしないように動作させるために、互いに所定の時間差(位相差あるいは時間オフセット)を持つ一対の制御信号φ1,φ2を発生する。この一対の制御信号φ1,φ2の一方(φ1)はバッファ・ドライバ31を介して第1の信号入力トランスT1aの一次コイルL1に入力され、その他方(φ2)はバッファ・ドライバ31を介して第2の信号入力トランスT1bの一次コイルL1に入力される。
【0023】
第1の信号入力トランスT1aの一次コイルL1に入力された一方の制御信号φ1は、そのトランスT1a内の2つの二次コイルL21,L22に分岐されて伝達される。一方の二次コイルL21に伝達された制御信号φ1は、第1の電源回路1A内の一方のトランジスタQ1の制御端子(ゲート・ソース間)に同相入力される。また、他方の二次コイルL22に伝達された制御信号φ1は、第2の電源回路1B内の一方のトランジスタQ1の制御端子に同相入力される。
【0024】
第2の信号入力トランスT1bの一次コイルL1に入力された他方の制御信号φ2は、そのトランスT1b内の2つの二次コイルL21,L22に分岐されて伝達される。一方の二次コイルL21に伝達された制御信号φ2は、第1の電源回路1A内の他方のトランジスタQ2の制御端子(ゲート・ソース間)に逆相入力される。また、他方の二次コイルL22に伝達された制御信号φ2は、第2の電源回路1B内の他方のトランジスタQ2の制御端子に逆相入力される。
【0025】
これにより、一方の制御信号φ1がアクティブとなるタイミングでは2つの電源回路1A,1B内の各一方のトランジスタQ1だけがそれぞれオン駆動され、他方の制御信号φ2がアクティブとなるタイミングでは2つの電源回路1A,1B内の各他方のトランジスタQ2だけがそれぞれオン駆動される。つまり、第1の電源回路1A内のトランジスタQ1,Q2と、第2の電源回路1B内のトランジスタQ1,Q2は、両電源回路1A,1Bに対して共通に設けられた2つの信号入力トランスT1a,T1bを介して入力される制御信号φ1,φ2によって、それぞれに所定の時間差で交互にオン動作させられる。
【0026】
各電源回路1A,1Bの出力はそれぞれ、パワー出力トランスPTの二次側から取り出される。この二次側から取り出された交流(高周波)出力はダイオードD1,D2で整流された後、リップルフィルタを形成するチョークコイルLhを通される。そして、そのチョークコイルLhを通された出力が共通の平滑コンデンサC1にて1つの電源出力に合成される。
【0027】
上述した実施例では、並列電源システムを構成する2つの電源回路1A,1Bを互いに独立して動作させるとともに、各電源回路1A,1Bにおける入出力間の絶縁を確保しつつ、信号入力トランスの数を従来の4個から2個に半減させることができる。この場合、各信号入力トランスT1a,T1bにはそれぞれ二次コイルL21,L22が2組ずつ巻回されているが、この二次コイルL21,L22は同一コアに巻回されたものなので、これによるトランスのスペースおよび重量の増大分は僅かである。少なくとも、独立したトランスを増設する場合に比べれば、並列電源システムの実装スペースおよび重量は大幅に低減される。
【0028】
また、信号入力トランスの共通化にともない、制御信号φ1,φ2を発生する制御回路3もシステム全体で1個に共通化させることができる。さらに、その制御信号φ1,φ2を信号入力トランスT1a,T1bの一次側に入力させるバッファ・ドライバ31もシステム全体で2個に共通化することができる。このようにして、並列電源システムの構成に必要な部品点数とくにスペースおよび重量的に大きな割合を占めるトランスの必要数を低減し、大幅な小型・軽量化を達成することができる。
さらに、出力トランスPTの一次側および信号入力トランスT1a,T1bの二次コイルL21,L22がそれぞれ電源回路1A,1B間で互いに絶縁分離されていることにより、いずれかの電源回路1Aまたは1Bが故障しても他の電源回路1Bまたは1Aによって電源出力動作を継続させることができる並列電源システムが構成されている。
【0029】
図2は本発明並列電源システムの別の実施例を示す。上述した実施例との主な相違点に着目して説明すると、同図に示す並列電源システムでは、パワーMOSトランジスタQ1,Q2がフォワード方式(変形シングル回路)の出力回路を形成する。この方式だと、一次コイルにセンタータップを持たないパワー出力トランスPTを使用できる。
【0030】
この実施例では、信号入力トランスT2が2つの電源回路1A,1Bに対して1つだけ設けられている。この信号入力トランスT2は、1つの一次コイルに対して4つの二次コイルL21〜L24を有する。そして、各二次コイルL21〜L24にそれぞれに伝達された制御信号が2つの電源回路1A,1B内のトランジスタQ1,Q2に振り分けられて入力される。これにより、1つの信号入力トランスT2でもって2つの電源回路1A,1B内のトランジスタQ1,Q2をそれぞれフォワード動作させることができる。つまり、図4に示した従来のシステムでは2つの信号入力トランスT4を必要としていたが、この実施例ではそれを1つの信号入力トランスT2に低減させている。これにより、上述した実施例の場合と同様、並列電源システムを構成する2つの電源回路1A,1Bを互いに独立して動作させるとともに、各電源回路1A,1Bにおける入出力間の絶縁を確保しつつ、スペースおよび重量的に大きな割合を占めるトランスの必要数を低減して、システムの小型・軽量化を達成することができる。
【0031】
以上、本発明をその代表的な実施例に基づいて説明したが、本発明は上述した以外にも種々の態様が可能である。たとえば、入力電源2をスイッチング制御する電流制御素子はMOSトランジスタ以外の能動素子、たとえばバイポーラトランジスタやIGBTであってもよい。また、パワー出力トランスPTの二次側に現れる交流(高周波)出力を整流するダイオードD1,D2は、トランジスタなどのスイッチング素子で電流の流れ方向を制御する同期整流回路に置き換えてもよい。この同期整流回路を飽和電圧の低いMOSトランジスタで構成すれば、整流回路での電圧損失を減らすことができる。
【0032】
さらに、上述した実施例の並列電源システムは、2つの電源回路1A,1Bの出力を並列合成する構成であったが、本発明は、3以上の複数の電源回路の出力を並列合成して使用する並列電源システムにも適用できる。たとえば、図1に示したプッシュプル方式の電源回路を3以上並列使用する場合には、信号入力トランスに電源回路の使用数に応じた3以上の二次コイルを巻回するとともに、各二次コイルに分岐される制御信号を各電源回路内の電流制御素子に制御信号として振り分けて入力させるようにすればよい。
【0033】
【発明の効果】
本発明は、並列電源システムを構成する複数の電源回路を互いに独立させ、いずれかの電源回路が故障しても他の電源回路によって電源出力動作を継続させることができるとともに、その並列電源システムの構成に必要な部品点数とくにスペースおよび重量的に大きな割合を占めるトランスの必要数を低減することを可能にし、これにより、並列電源システムの大幅な小型・軽量化を達成することができる。
【図面の簡単な説明】
【図1】 本発明による並列電源システムの一実施例を示す回路図である。
【図2】 本発明による並列電源システムの別の実施例を示す回路図である。
【図3】 従来の並列電源システムの構成例を示す回路図である。
【図4】 従来の並列電源システムの別の構成例を示す回路図である。
【符号の説明】
1A,1B 電源回路
2 入力電源
3 制御回路
31 バッファ・ドライバ
T3,T4 信号入力トランス(従来)
T1a,T1b,T2 信号入力トランス(本発明)
L1 一次コイル
L21〜L24 二次コイル
Q1,Q2 MOSトランジスタ(電流制御素子)
PT パワー出力トランス
D1,D2 ダイオード
Lh チョークコイル
C1 平滑用コンデンサ
φ1,φ2 制御信号
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a parallel power supply system in which the outputs of a plurality of power supply circuits whose inputs and outputs are insulated by a transformer are used in parallel, and in particular, any power supply by operating a plurality of power supply circuits in parallel. The present invention relates to a power supply output operation that can be continued even if a circuit breaks down.
[0002]
[Prior art]
For example, a parallel power supply system in which operation power is supplied from a plurality of power supply circuits is desirable in an electronic application system, apparatus, or device in which reliability for operation continuity is important, such as a server system. This parallel power supply system also has an advantage that it can easily cope with various power specifications by simply adding an arbitrary number of pre-standardized power supply circuits.
[0003]
FIG. 3 shows a configuration example of a conventional parallel power supply system. The power supply system shown in the figure is composed of two independent power supply circuits 1A and 1B. The power supply circuits 1A and 1B are insulated from each other by a signal input transformer T3 and a power output transformer PT. In this insulation, the two power MOS transistors Q1 and Q2 perform switching control of the input current from the input power supply 2 and energize the primary coil of the power output transformer PT. The primary coil of the power output transformer PT has a center tap, and the transistors Q1 and Q2 form a kind of push-pull output circuit by switching the energization of the primary coil according to the current direction.
[0004]
The transistors Q1 and Q2 are alternately turned on with a predetermined time difference (or phase difference) by the control signals φ1 and φ2 input through the signal input transformer T3. The signal input transformer T1 is a transformer in which the primary coil and the secondary coil are insulated. In order to drive the transistors Q1 and Q2 with a predetermined time difference, that is, the transistors are turned on / off independently of each other in terms of timing. Therefore, one transistor is provided for each of the transistors Q1 and Q2.
[0005]
Each signal input transformer T3 inputs control signals φ1 and φ2 input from the control circuit 3 via the buffer driver 31 to the control terminals (between the gate and the source) of the transistors Q1 and Q2. Although not shown in the figure, the control circuit 3 has timings for causing the transistors Q1 and Q2 to perform a push-pull operation, and controls signals φ1 and φ2 that feedback control the output voltage of the parallel power supply system to a predetermined target value. Is generated.
[0006]
The outputs of the power supply circuits 1A and 1B are respectively taken from the secondary side of the power output transformer PT. The alternating current (high frequency) output extracted from the secondary side is rectified by the diodes D1 and D2, and then passed through a choke coil Lh that forms a ripple filter. The output passed through the choke coil Lh is combined into one power supply output by the common smoothing capacitor C1.
[0007]
FIG. 4 shows another configuration example of a conventional parallel power supply system. In the parallel power supply system shown in the figure, the power MOS transistors Q1 and Q2 in each of the power supply circuits 1A and 1B form a forward type (modified single circuit) drive circuit. With this method, a power output transformer PT that does not have a center tap in the primary coil can be used. However, also in this case, the input / output of each power supply circuit 1A, 1B is insulated by the signal input transformer T4 and the power output transformer PT, respectively. The outputs of the two power supply circuits 1A and 1B are combined and output in parallel as shown in FIG.
[0008]
In the above-described parallel power supply system (FIG. 3 or FIG. 4), two power supply circuits 1A and 1B are operated in parallel in a state where they are insulated from each other by transformers T3, PT or T4, PT. ), The power output operation can be continued. Therefore, if this parallel power supply system is used, the reliability with respect to the continuation of operation of an electronic application system such as a server system, an apparatus, or a device can be greatly enhanced. Moreover, it is possible to easily cope with various power specifications by adding an arbitrary number of standardized power supply circuits.
Note that the power supply circuit shown in FIGS. 3 and 4 is a technique proposed and studied by the inventor prior to making the present invention.
[0009]
[Problems to be solved by the invention]
The parallel power supply system as described above has an advantage that the reliability of the power supply output operation can be improved by operating a plurality of power supply circuits in parallel, and can easily cope with various power specifications depending on the number of power supply circuits. On the other hand, since multiple power supply circuits with the same configuration are used, the circuit scale, such as the number of parts and mounting space, has increased, and in particular, the number of transformers that occupy a large proportion of space and weight has increased, making it smaller and lighter. There was a problem that was disturbed. However, the transformer that is the main cause of the problem is indispensable for operating the power supply circuits independently of each other and ensuring insulation between the input and output of each power supply circuit.
[0010]
Incidentally, in the parallel power supply system shown in FIG. 3, since it is necessary to control the two transistors Q1 and Q2 in each of the power supply circuits 1A and 1B independently of each other in terms of timing, a signal input transformer T3 is provided for each transistor Q1 and Q2. Must be placed. For this reason, a total of four independent signal input transformers T3 are required, two for each of the power supply circuits 1A and 1B. Each of the power supply circuits 1A and 1B operating independently of each other has a control circuit 3. Therefore, a total of two control circuits 3 are necessary. Also for the buffer driver 31, in order to input the control signals φ1 and φ2 from each control circuit 3 to the four signal input transformers T3, respectively, the number of the signal input transformers T3 is necessary, that is, a total of four. It was.
[0011]
The present invention has been made in view of the background as described above. The purpose of the present invention is to make a plurality of power supply circuits constituting a parallel power supply system independent of each other, and even if any power supply circuit fails, The power supply output operation can be continued, and the number of parts required for the configuration of the parallel power supply system can be reduced, and the number of transformers that occupy a large proportion of space and weight can be reduced, enabling a significant reduction in size and weight. There is.
[0012]
[Means for Solving the Problems]
The means according to the present invention uses the outputs of a plurality of power supply circuits that are isolated from each other by a transformer and operated independently from each other, and uses the power supply even if any power supply circuit fails. A parallel power supply system in which the output operation is continued, and the parallel power supply system includes the following configurations (11) to ( 14 ).
(11) Each power supply circuit controls switching of the input current energized to the primary side of the power output transformer by a plurality of current control elements, and the output of each power supply circuit is taken out from the secondary side of the power output transformer, respectively. It is synthesized in parallel.
(12) Each of the plurality of current control elements in each power supply circuit is controlled in operation by a control signal transmitted through a signal input transformer in which the primary coil and the secondary coil are insulated.
(13) The signal input transformer has a plurality of secondary coils with respect to one primary coil, and a control signal transmitted to each secondary coil is distributed to the current control elements in a plurality of power supply circuits. Input.
( 14 ) The primary side of the output transformer and the secondary coil of the signal input transformer are insulated from each other between the power supply circuits.
[0013]
According to the above means, the plurality of power supply circuits constituting the parallel power supply system are operated independently from each other, and the number of parts necessary for the configuration of the parallel power supply system is ensured while ensuring the insulation between the input and output in each power supply circuit. In particular, the required number of transformers, which occupy a large proportion in terms of space and weight, can be reduced, thereby achieving a significant reduction in size and weight of the parallel power supply system.
[0014]
In the above means, each power supply circuit switches the input current energized to the primary side of the power output transformer by using a plurality of current control elements whose operations are controlled at independent timings having a time difference from each other by a plurality of control signals. When configured to control, the necessary number of transformers can be reduced by specifying the following means in addition to the above means.
[0015]
That is, the signal input transformer is provided with a plurality of control signals having different on / off control timings, and each has a plurality of secondary coils corresponding to the number of the power supply circuits. At the same time, the current control elements in each power supply circuit are controlled in operation at independent timings having a time difference from each other by a control signal branched to the secondary coil of the signal input transformer.
[0016]
In the above means, each power supply circuit can be constituted by using two current control elements. The two current control elements can form, for example, a push-pull type output circuit or a forward type output circuit.
[0017]
The output of each power supply circuit can be combined into one power supply output by taking out from the secondary side of the power output transformer, rectifying, passing through a ripple filter, and then connecting to a common smoothing capacitor.
[0018]
As the current control element in each power supply circuit, a semiconductor active element capable of on / off switching operation is used. As this semiconductor active element, for example, a MOS transistor driven by a voltage signal and performing current control Alternatively, a bipolar transistor that is driven by a current signal and performs current control can be used. Alternatively, an insulated gate bipolar transistor (IGBT) having both characteristics of a high input impedance of MOS and a high current driving capability of bipolar may be used.
[0019]
As a means for rectifying the output of each power supply circuit, for example, a diode element having a rectifying characteristic such as a pn junction diode or a Schottky diode can be used easily, but a synchronous rectifier circuit using a switching element such as a transistor is used. For example, voltage loss during rectification, for example, voltage loss due to the forward voltage of the diode can be reduced. As a transistor used in this synchronous rectifier circuit, a MOS transistor having a low saturation voltage is suitable.
[0020]
Each power supply circuit can employ a so-called switching control system in which the input current is switching-controlled at a high frequency.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows an embodiment of a parallel power supply system according to the present invention. The parallel power supply system shown in the figure is constituted by two independent power supply circuits 1A and 1B. The power supply circuits 1A and 1B are insulated from each other by signal input transformers T1a and T1b and a power output transformer PT. In the insulated state, the two power MOS transistors Q1 and Q2 switch the input current from the input power supply 2 and energize the primary coil of the power output transformer PT. The primary coil of the power output transformer PT has a center tap, and the transistors Q1 and Q2 form a kind of push-pull output circuit that controls switching of energization of the primary coil according to the current direction.
[0022]
Each of the signal input transformers T1a and T1b is obtained by winding one primary coil L1 and two secondary coils L21 and L22 around the same core (magnetic core), and the coils L1, L21, and L22 are insulated from each other. ing. One control circuit 3 is provided for the two signal input transformers T1a and T1b. The control circuit 3 generates a pair of control signals φ1 and φ2 having a predetermined time difference (phase difference or time offset) from each other in order to operate the transistors Q1 and Q2 in a push-pull manner so as not to be turned on simultaneously. One (φ1) of the pair of control signals φ1 and φ2 is input to the primary coil L1 of the first signal input transformer T1a via the buffer driver 31, and the other (φ2) is input to the first coil L1 via the buffer driver 31. 2 is input to the primary coil L1 of the signal input transformer T1b.
[0023]
One control signal φ1 input to the primary coil L1 of the first signal input transformer T1a is branched and transmitted to the two secondary coils L21 and L22 in the transformer T1a. Control signal φ1 transmitted to one secondary coil L21 is input in phase to the control terminal (between gate and source) of one transistor Q1 in first power supply circuit 1A. The control signal φ1 transmitted to the other secondary coil L22 is input in phase to the control terminal of one transistor Q1 in the second power supply circuit 1B.
[0024]
The other control signal φ2 input to the primary coil L1 of the second signal input transformer T1b is branched and transmitted to the two secondary coils L21 and L22 in the transformer T1b. The control signal φ2 transmitted to one secondary coil L21 is input in reverse phase to the control terminal (between gate and source) of the other transistor Q2 in the first power supply circuit 1A. Further, the control signal φ2 transmitted to the other secondary coil L22 is input in reverse phase to the control terminal of the other transistor Q2 in the second power supply circuit 1B.
[0025]
Thereby, only one transistor Q1 in each of the two power supply circuits 1A and 1B is turned on at the timing when one control signal φ1 becomes active, and two power supply circuits at the timing when the other control signal φ2 becomes active. Only the other transistor Q2 in 1A and 1B is turned on. That is, the transistors Q1 and Q2 in the first power supply circuit 1A and the transistors Q1 and Q2 in the second power supply circuit 1B are two signal input transformers T1a provided in common to both power supply circuits 1A and 1B. , T1b, the control signals φ1 and φ2 are turned on alternately with a predetermined time difference.
[0026]
The outputs of the power supply circuits 1A and 1B are respectively taken from the secondary side of the power output transformer PT. The alternating current (high frequency) output extracted from the secondary side is rectified by the diodes D1 and D2, and then passed through a choke coil Lh that forms a ripple filter. The output passed through the choke coil Lh is combined into one power supply output by the common smoothing capacitor C1.
[0027]
In the foregoing embodiment, two power supply circuits 1A constituting the parallel power system, causes independently operate together 1B, the power supply circuits 1A, while ensuring the insulation between input and output in 1B, the number of signal input transformer Can be halved from 4 to 2. In this case, each of the signal input transformers T1a and T1b is wound with two sets of secondary coils L21 and L22. The secondary coils L21 and L22 are wound around the same core. The increase in transformer space and weight is negligible. At least as compared with the case of adding an independent transformer, the mounting space and weight of the parallel power supply system are greatly reduced.
[0028]
In addition, with the common use of the signal input transformer, the control circuit 3 that generates the control signals φ1 and φ2 can be shared by one in the entire system. Further, the buffer driver 31 for inputting the control signals φ1 and φ2 to the primary side of the signal input transformers T1a and T1b can be shared by two in the entire system. In this way, the number of parts required for the configuration of the parallel power supply system, particularly the necessary number of transformers that occupy a large proportion of space and weight, can be reduced, and a significant reduction in size and weight can be achieved.
Further, the primary side of the output transformer PT and the secondary coils L21 and L22 of the signal input transformers T1a and T1b are insulated from each other between the power supply circuits 1A and 1B, respectively, so that any one of the power supply circuits 1A or 1B fails. Even so, a parallel power supply system is configured in which the power supply output operation can be continued by another power supply circuit 1B or 1A.
[0029]
FIG. 2 shows another embodiment of the parallel power supply system of the present invention. The description will be focused on the main difference from the above-described embodiment. In the parallel power supply system shown in the figure, the power MOS transistors Q1 and Q2 form an output circuit of a forward system (modified single circuit). With this method, a power output transformer PT that does not have a center tap in the primary coil can be used.
[0030]
In this embodiment, only one signal input transformer T2 is provided for the two power supply circuits 1A and 1B. This signal input transformer T2 has four secondary coils L21 to L24 for one primary coil. The control signals transmitted to the secondary coils L21 to L24 are distributed and input to the transistors Q1 and Q2 in the two power supply circuits 1A and 1B. Thereby, the transistors Q1 and Q2 in the two power supply circuits 1A and 1B can be forward-operated with one signal input transformer T2. That is, the conventional system shown in FIG. 4 requires two signal input transformers T4, but in this embodiment, it is reduced to one signal input transformer T2. As a result, as in the case of the above-described embodiment, the two power supply circuits 1A and 1B constituting the parallel power supply system are operated independently of each other, and insulation between the input and output in each power supply circuit 1A and 1B is secured. The required number of transformers that occupy a large proportion of space and weight can be reduced, and the system can be reduced in size and weight.
[0031]
As mentioned above, although this invention was demonstrated based on the typical Example, this invention can have various aspects other than having mentioned above. For example, the current control element that performs switching control of the input power supply 2 may be an active element other than a MOS transistor, such as a bipolar transistor or an IGBT. Further, the diodes D1 and D2 that rectify the alternating current (high frequency) output appearing on the secondary side of the power output transformer PT may be replaced with a synchronous rectifier circuit that controls the direction of current flow with a switching element such as a transistor. If this synchronous rectifier circuit is constituted by a MOS transistor having a low saturation voltage, voltage loss in the rectifier circuit can be reduced.
[0032]
Furthermore, the parallel power supply system of the above-described embodiment has a configuration in which the outputs of the two power supply circuits 1A and 1B are combined in parallel. However, the present invention uses the outputs of three or more power supply circuits in parallel. It can also be applied to parallel power supply systems. For example, when three or more push-pull power supply circuits shown in FIG. 1 are used in parallel, three or more secondary coils corresponding to the number of power supply circuits used are wound around the signal input transformer, and each secondary The control signal branched to the coil may be distributed and input as a control signal to the current control element in each power supply circuit.
[0033]
【The invention's effect】
According to the present invention, a plurality of power supply circuits constituting a parallel power supply system can be made independent from each other, and even if any power supply circuit fails, the power supply output operation can be continued by another power supply circuit. This makes it possible to reduce the number of components required for the configuration, particularly the number of transformers that occupy a large proportion of space and weight, thereby achieving a significant reduction in size and weight of the parallel power supply system.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an embodiment of a parallel power supply system according to the present invention.
FIG. 2 is a circuit diagram showing another embodiment of the parallel power supply system according to the present invention.
FIG. 3 is a circuit diagram showing a configuration example of a conventional parallel power supply system.
FIG. 4 is a circuit diagram showing another configuration example of a conventional parallel power supply system.
[Explanation of symbols]
1A, 1B Power supply circuit 2 Input power supply 3 Control circuit 31 Buffer driver T3, T4 Signal input transformer (conventional)
T1a, T1b, T2 signal input transformer (present invention)
L1 Primary coil L21 to L24 Secondary coil Q1, Q2 MOS transistor (current control element)
PT Power output transformer D1, D2 Diode Lh Choke coil C1 Smoothing capacitor φ1, φ2 Control signal

Claims (13)

入出力間がトランスで絶縁され、かつ互いに独立して動作させられる複数の電源回路の出力を並列合成して使用することにより、いずれかの電源回路が故障しても電源出力動作を継続させるようにした並列電源システムであって、次の(11)〜 14 )の構成を備えたことを特徴とする並列電源システム。
(11)各電源回路はそれぞれパワー出力トランスの一次側に通電される入力電流を複数の電流制御素子によってスイッチング制御し、各電源回路の出力はそれぞれ上記パワー出力トランスの二次側から取り出されて並列合成される。
(12)各電源回路内の複数の電流制御素子はそれぞれ、一次コイルと二次コイル間が絶縁された信号入力トランスを介して伝達される制御信号によって動作制御される。
(13)上記信号入力トランスは、1つの一次コイルに対して複数の二次コイルを有するとともに、各二次コイルにそれぞれに伝達された制御信号が複数の電源回路内の上記電流制御素子に振り分けられて入力される。
14 )上記出力トランスの一次側および上記信号入力トランスの二次コイルがそれぞれ電源回路間で互いに絶縁分離されている。
By using the outputs of multiple power supply circuits that are isolated from each other by a transformer and operated independently from each other in parallel, the power output operation continues even if one of the power supply circuits fails A parallel power supply system comprising the following configurations (11) to ( 14 ):
(11) Each power supply circuit controls switching of the input current energized to the primary side of the power output transformer by a plurality of current control elements, and the output of each power supply circuit is taken out from the secondary side of the power output transformer, respectively. It is synthesized in parallel.
(12) Each of the plurality of current control elements in each power supply circuit is controlled in operation by a control signal transmitted through a signal input transformer in which the primary coil and the secondary coil are insulated.
(13) The signal input transformer has a plurality of secondary coils with respect to one primary coil, and a control signal transmitted to each secondary coil is distributed to the current control elements in a plurality of power supply circuits. Input.
( 14 ) The primary side of the output transformer and the secondary coil of the signal input transformer are insulated from each other between the power supply circuits.
請求項1の発明において、次の(21)〜(23)を特徴とする並列電源システム。
(21)各電源回路はそれぞれ、複数の制御信号により互いに時間差を持つ独立のタイミングで動作制御される複数の電流制御素子を用いて、パワー出力トランスの一次側に通電される入力電流をスイッチング制御する。
(22)前記信号入力トランスは、オン/オフの制御タイミングが異なる制御信号別に複数設けられているとともに、それぞれが上記電源回路の数に相当する複数の二次コイルを有する。
(23)各電源回路内の電流制御素子はそれぞれ、上記信号入力トランスの二次コイルに分岐される制御信号により互いに時間差を持つ独立のタイミングで動作制御される。
2. The parallel power supply system according to claim 1, wherein the following (21) to (23) are provided.
(21) Each power supply circuit uses a plurality of current control elements whose operations are controlled by a plurality of control signals at independent timings with a time difference from each other, and controls the switching of the input current supplied to the primary side of the power output transformer. To do.
(22) The signal input transformer is provided with a plurality of control signals having different on / off control timings, and each has a plurality of secondary coils corresponding to the number of the power supply circuits.
(23) The current control elements in each power supply circuit are controlled in operation at independent timings having a time difference from each other by a control signal branched to the secondary coil of the signal input transformer.
請求項1または2の発明において、各電源回路内がそれぞれ2つの電流制御素子を用いて構成されていることを特徴とする並列電源システム。  3. The parallel power supply system according to claim 1, wherein each power supply circuit is configured by using two current control elements. 請求項1から3のいずれかの発明において、各電源回路内の電流制御素子がプッシュプル方式の出力回路を形成することを特徴とする並列電源システム。  4. The parallel power supply system according to claim 1, wherein the current control element in each power supply circuit forms a push-pull type output circuit. 請求項1から3のいずれかの発明において、各電源回路内の電流制御素子がフォワード方式の出力回路を形成することを特徴とする並列電源システム。  4. The parallel power supply system according to claim 1, wherein the current control element in each power supply circuit forms a forward output circuit. 請求項1から5のいずれかの発明において、各電源回路の出力はそれぞれパワー出力トランスの二次側から取り出されて整流され、かつリップルフィルタを通された後に、共通の平滑コンデンサに接続されて1つの電源出力に合成されることを特徴とする並列電源システム。  In any one of claims 1 to 5, the output of each power supply circuit is taken out from the secondary side of the power output transformer, rectified, passed through a ripple filter, and then connected to a common smoothing capacitor. A parallel power supply system characterized by being combined into one power supply output. 請求項1から6のいずれかの発明において、各電源回路内の電流制御素子がそれぞれMOSトランジスタであることを特徴とする並列電源システム。  7. The parallel power supply system according to claim 1, wherein each of the current control elements in each power supply circuit is a MOS transistor. 請求項1から6のいずれかの発明において、各電源回路内の電流制御素子がそれぞれバイポーラトランジスタであることを特徴とする並列電源システム。  7. A parallel power supply system according to claim 1, wherein each of the current control elements in each power supply circuit is a bipolar transistor. 請求項1から6のいずれかの発明において、各電源回路内の電流制御素子がそれぞれ絶縁ゲート型バイポーラトランジスタであることを特徴とする並列電源システム。  7. The parallel power supply system according to claim 1, wherein each of the current control elements in each power supply circuit is an insulated gate bipolar transistor. 請求項1から9のいずれかの発明において、各電源回路の出力を、整流特性を有するダイオード素子で整流することを特徴とする並列電源システム。  10. The parallel power supply system according to claim 1, wherein the output of each power supply circuit is rectified by a diode element having rectification characteristics. 請求項1から10のいずれかの発明において、各電源回路の出力をトランジスタによる同期整流回路で整流することを特徴とする並列電源システム。  11. The parallel power supply system according to claim 1, wherein the output of each power supply circuit is rectified by a synchronous rectifier circuit using a transistor. 請求項11の発明において、前記同期整流回路がMOSトランジスタを用いて構成されていることを特徴とする並列電源システム。  12. The parallel power supply system according to claim 11, wherein the synchronous rectifier circuit is configured using a MOS transistor. 請求項1から12のいずれかの発明において、各電源回路はそれぞれ入力電流を高周波でスイッチング制御することを特徴とする並列電源システム。  13. The parallel power supply system according to claim 1, wherein each power supply circuit performs switching control of input current at a high frequency.
JP2001262122A 2001-08-30 2001-08-30 Parallel power supply system Expired - Lifetime JP3652285B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001262122A JP3652285B2 (en) 2001-08-30 2001-08-30 Parallel power supply system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001262122A JP3652285B2 (en) 2001-08-30 2001-08-30 Parallel power supply system

Publications (2)

Publication Number Publication Date
JP2003079148A JP2003079148A (en) 2003-03-14
JP3652285B2 true JP3652285B2 (en) 2005-05-25

Family

ID=19089062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001262122A Expired - Lifetime JP3652285B2 (en) 2001-08-30 2001-08-30 Parallel power supply system

Country Status (1)

Country Link
JP (1) JP3652285B2 (en)

Also Published As

Publication number Publication date
JP2003079148A (en) 2003-03-14

Similar Documents

Publication Publication Date Title
US6714428B2 (en) Combined transformer-inductor device for application to DC-to-DC converter with synchronous rectifier
JP4803262B2 (en) Isolated switching power supply
JP2795217B2 (en) Synchronous rectification type converter
US6587358B1 (en) Switching power supply circuit
US4245288A (en) Elimination of current spikes in buck power converters
CN111682771B (en) Power supply device and medical system
US11664721B2 (en) Multiphase interleaved forward power converters including clamping circuits
JP3346543B2 (en) Switching power supply
JP3652285B2 (en) Parallel power supply system
JP2717329B2 (en) DC / DC converter
JP6300845B2 (en) Switching power supply circuit
JP2000125560A (en) Switching power supply
JP2674055B2 (en) Power supply circuit
JPH10191631A (en) Switching power source circuit
JP2740476B2 (en) FET rectifier circuit
JP2969985B2 (en) DC / DC converter
JP2003079149A (en) Active clamp system of multioutput power circuit
JP2772187B2 (en) Power circuit
JPS5852431B2 (en) switching power supply circuit
JPS62166768A (en) Secondary side control system for switching regulator
JPH07226664A (en) Driving circuit for semiconductor switching element
JP2003134818A (en) Power supply circuit
JP2006280148A (en) Voltage control device
KR20250078099A (en) Forward converter that controls the off-time generated during the two switching processes
JPH06335246A (en) Voltage converter

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050222

R150 Certificate of patent or registration of utility model

Ref document number: 3652285

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080304

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090304

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100304

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120304

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130304

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R255 Notification that request for automated payment was rejected

Free format text: JAPANESE INTERMEDIATE CODE: R2525

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term