JP3658332B2 - Semiconductor device, method for manufacturing the same, and millimeter-wave band communication device - Google Patents
Semiconductor device, method for manufacturing the same, and millimeter-wave band communication device Download PDFInfo
- Publication number
- JP3658332B2 JP3658332B2 JP2001080601A JP2001080601A JP3658332B2 JP 3658332 B2 JP3658332 B2 JP 3658332B2 JP 2001080601 A JP2001080601 A JP 2001080601A JP 2001080601 A JP2001080601 A JP 2001080601A JP 3658332 B2 JP3658332 B2 JP 3658332B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- schottky
- region
- negative resistance
- ohmic electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、同一基板上に異なる半導体素子が集積された半導体装置およびその製造方法およびミリ波帯通信装置に関する。
【0002】
【従来の技術】
近年、ミリ波帯(30GHz〜90GHz)においては、HBT(ヘテロ接合バイポーラトランジスタ)やHEMT(高電子移動度トランジスタ)等のトランジスタを発振素子や増幅器として用い、ショットキーダイオードをバラクターやミキサーに用いることが行われている。さらに、それらの素子を同一基板上に作製することにより集積化された半導体装置がある(特開平3−64929号公報や特開昭63−129656号公報)。
【0003】
しかしながら、ミリ波帯において、発振素子にHBTやHEMTを用いる場合、トランジスタの高周波化に対応するためには、エミッタ幅の微細化(1μm以下)やゲート長の微細化(0.2μm以下)等による寄生容量の低減や寄生抵抗の低減が必要となり、それらを行うには複雑なプロセスとなるので、歩留まりの低下を引き起こしている。さらに、エミッタ幅やゲート長の微細化を行うと、電流量が小さくなり発振素子として必要な出力パワーを得るのが難しくなるといった問題があった。
【0004】
そこで、これらの問題を解決する半導体装置として、発振素子にHBTやHEMTの代わりに負性抵抗を有するダイオードを用いたものがある(特開平1−112827号公報)。この半導体装置では、図18(c)に示すように、p+-GaAs層805上にTiW806/Au807の電極が設けられ、n+-GaAs層802上にTi808/Au809の電極が設けられた負性抵抗を有するIMPATT(Impact Ionization Avalanche Transit Time)ダイオードが構成され、半絶縁性GaAs基板801上にTi810/Au811からなるマイクロストリップ・パッチが構成されている。さらに、半絶縁性GaAs基板801上に他の装置を集積できること、n+-GaAs層802を利用して他の装置を集積できることが開示されている。
【0005】
以下、上記半導体装置の構造と製造方法を図18を参照して説明する。
【0006】
図18(a)に示すように、まず半絶縁性GaAs基板801上に、n+-GaAs層802(濃度1×1019cm-3,厚さ1.5μm)、n-GaAs層803(濃度2×1017cm-3,厚さ0.25μm)、p-GaAs層804(濃度2×1017cm-3,厚さ0.25μm)、p+-GaAs層805(濃度1×1019cm-3,厚さ0.2μm)を順次エピタキシャル成長させる。次に、フォトレジストを塗布した後に直径5μmの円をパターニングして、TiW806(厚さ100nm)/Au807(400nm)の電極を形成する。次に、湿式エッチングにより、TiW806(厚さ100nm)/Au807(400nm)の電極をエッチングマスクとして、p+-GaAs層805、p-GaAs層804、n-GaA層803、n+-GaAs層802をエッチングし、n+-GaAs層802内でエッチングを停止する。
【0007】
次に、図18(b)に示すように、フォトレジストを塗布して、1辺75μmの四角をパターニングし、リフトオフ法によりTi808(100nm)/Au809(400mn)の電極を形成する。このとき、電極(808,809)は、電極(806,807)に対してセルフアラインになる。
【0008】
次に、図18(c)に示すように、n+-GaAs層802および半絶縁性GaAs基板801の一部(約100nm)を異方性プラズマエッチングする。これによって、IMPATTダイオードが半絶縁性GaAs基板801上のメサとして隔離される。その後、リフトオフ法によりTi810(100nm)/Au811(400nm)からなるマイクロストリップ・パッチを半絶縁性GaAs基板801上に形成する。
【0009】
また、上記負性抵抗を有するIMPATTダイオードを用いた半導体装置では、マイクロストリップ・パッチ(810,811)を形成する直前に、半絶縁性GaAs基板801上に他の素子を集積することができる。特に、IMPATTダイオードおよびマイクロストリップ・パッチの領域から離して、半絶縁性GaAs基板801内にイオン注入することで、能動素子領域を形成することができる。この代わりに、n+-GaAs層802をエッチングする工程で、別の写真製版マスクを用いてIMPATTダイオードおよびマイクロストリップ・パッチの領域から離して、他の能動素子を製造するためにn+形にドープされたGaAs層802の領域を保存することができる。このように作製されたIMPATTダイオードは、HBTやHEMTに比べて微細化せずともミリ波帯に対応できるため、プロセスが容易であると共に、発振素子としての出力パワーも大きいなどのメリットがある。
【0010】
【発明が解決しようとする課題】
ところで、上記負性抵抗を有するIMPATTダイオードを用いた半導体素子では、IMPATTダイオード以外の能動素子等を半絶縁性基板上に作製する方法としてイオン注入を用いているため、イオン注入された領域を活性化させるためにイオン注入後に高温(例えば600℃程度)の熱処理(アニール)を行う必要が生じる。この熱処理によって、先に作製されたIMPATTダイオード部分のコンタクト抵抗の劣化やエピタキシャル構造が劣化(ヘテロ接合の劣化、濃度プロファイルの劣化)するという問題がある。
【0011】
また、IMPATTダイオードのコンタクト層であるn+-GaAs層802は、電極(808,809)のコンタクト抵抗を低減するためにn+型に高ドープされており、n+-GaAs層802をIMPATTダイオード以外の能動素子の作製に利用するとき、例えばMESFETのゲート電極やショットキーダイオードのショットキー電極に必要なショットキー特性が高濃度のn+-GaAs層802では得られないという問題がある。
【0012】
以上のように、上記半導体装置では、負性抵抗を有するダイオードとショットキーダイオードを同一基板上に形成しても所望の特性を得るのが困難であり、さらに再現性も得られない。
【0013】
そこで、この発明の目的は、コンタクト抵抗の劣化やエピタキシャル構造の劣化のない負性抵抗を有するダイオードと良好なショットキー特性を有するショットキーダイオードとを同一基板上に容易に集積できる半導体装置およびその製造方法を提供すると共に、上記半導体装置を用いて低損失で高性能なミリ波帯通信装置を提供することにある。
【0014】
【課題を解決するための手段】
上記目的を達成するため、第1の発明の半導体装置は、半絶縁性基板上にエピタキシャル成長により形成され、少なくともオーミック電極側高濃度半導体層とショットキー電極側低濃度半導体層が順次積層されたショットキーダイオード特性を有する積層構造と、上記ショットキーダイオード特性を有する積層構造上にエピタキシャル成長により形成された負性抵抗ダイオード特性を有する積層構造とを備えた半導体装置であって、上記負性抵抗ダイオード特性を有する積層構造に設けられ、アノードオーミック電極とカソードオーミック電極が形成された負性抵抗を有するダイオードと、上記負性抵抗を有するダイオードの形成領域以外の領域に設けられ、上記負性抵抗ダイオード特性を有する積層構造の活性層上にショットキー電極が形成された第1ショットキーダイオードと、上記負性抵抗を有するダイオードの形成領域および上記第1ショットキーダイオードの形成領域以外の領域に設けられ、上記ショットキーダイオード特性を有する積層構造の上記ショットキー電極側低濃度半導体層上にショットキー電極が形成され、上記オーミック電極側高濃度半導体層上にオーミック電極が形成された第2ショットキーダイオードとを備えたことを特徴としている。
【0015】
上記構成の半導体装置によれば、上記エピタキシャル成長により形成された負性抵抗ダイオード特性を有する積層構造にアノードオーミック電極とカソードオーミック電極が形成された負性抵抗を有するダイオードを設けると共に、その負性抵抗を有するダイオードの形成領域以外の領域において、上記負性抵抗ダイオード特性を有する積層構造の活性層上にショットキー電極が形成された第1ショットキーダイオードを設ける。さらに、上記負性抵抗を有するダイオードの形成領域および第1ショットキーダイオードの形成領域以外の領域において、上記半絶縁性基板上にエピタキシャル成長により形成されたショットキーダイオード特性を有する積層構造のショットキー電極側低濃度半導体層,オーミック電極側高濃度半導体層上にショットキー電極,オーミック電極が形成された第2ショットキーダイオードを設ける。したがって、イオン注入と高温の熱処理を行う必要がないので、上記負性抵抗を有するダイオードのエピタキシャル構造やコンタクト抵抗の劣化といった問題がなくなる。また、上記第1ショットキーダイオードでは、負性抵抗ダイオード特性を有する積層構造の活性層上にショットキー電極を形成するので、バラクタダイオード等に用いるのに適した容量変化の大きいショットキーダイオードが得られると共に、上記第2ショットキーダイオードでは、ショットキー電極側低濃度半導体層上にショットキー電極を形成し、オーミック電極側高濃度半導体層上にオーミック電極を形成するので、ミキサー等に用いるのに適した抵抗成分が小さく容量が小さいショットキーダイオードが得られる。このような容量変化の大きい第1ショットキーダイオードおよび抵抗成分が小さく容量が小さい第2ショットキーダイオードと、負性抵抗を有するダイオードとを同一基板上に集積することができ、信号損失の低減と小型化を図ることができる。
【0016】
また、第2の発明の半導体装置は、半絶縁性基板上にエピタキシャル成長により形成された負性抵抗ダイオード特性を有する積層構造と、上記負性抵抗ダイオード特性を有する積層構造上にエピタキシャル成長により形成され、少なくともオーミック電極側高濃度半導体層とショットキー電極側低濃度半導体層が順次積層されたショットキーダイオード特性を有する積層構造とを備えた半導体装置であって、上記負性抵抗ダイオード特性を有する積層構造に設けられ、アノードオーミック電極とカソードオーミック電極が形成された負性抵抗を有するダイオードと、上記負性抵抗を有するダイオードの形成領域以外の領域に設けられ、上記負性抵抗ダイオード特性を有する積層構造の活性層上にショットキー電極が形成された第1ショットキーダイオードと、上記負性抵抗を有するダイオードの形成領域および上記第1ショットキーダイオードの形成領域以外の領域に設けられ、上記ショットキーダイオード特性を有する積層構造の上記ショットキー電極側低濃度半導体層上にショットキー電極が形成され、上記オーミック電極側高濃度半導体層上にオーミック電極が形成された第2ショットキーダイオードとを備えたことを特徴としている。
【0017】
上記実施形態の半導体装置によれば、上記半絶縁性基板上にエピタキシャル成長により形成された負性抵抗ダイオード特性を有する積層構造にアノードオーミック電極とカソードオーミック電極が形成された負性抵抗を有するダイオードを設けると共に、その負性抵抗を有するダイオードの形成領域以外の領域において、上記負性抵抗ダイオード特性を有する積層構造の活性層上にショットキー電極が形成された第1ショットキーダイオードを設ける。さらに、上記負性抵抗を有するダイオードの形成領域および第1ショットキーダイオードの形成領域以外の領域において、上記エピタキシャル成長により形成されたショットキーダイオード特性を有する積層構造のショットキー電極側低濃度半導体層,オーミック電極側高濃度半導体層上にショットキー電極,オーミック電極が形成された第2ショットキーダイオードを設ける。したがって、イオン注入と高温の熱処理を行う必要がないので、上記負性抵抗を有するダイオードのエピタキシャル構造やコンタクト抵抗の劣化といった問題がなくなる。また、上記第1ショットキーダイオードでは、負性抵抗ダイオード特性を有する積層構造の活性層上にショットキー電極を形成するので、バラクタダイオード等に用いるのに適した容量変化の大きいショットキーダイオードが得られると共に、上記第2ショットキーダイオードでは、ショットキー電極側低濃度半導体層上にショットキー電極を形成し、オーミック電極側高濃度半導体層上にオーミック電極を形成するので、ミキサー等に用いるのに適した抵抗成分が小さく容量が小さいショットキーダイオードが得られる。このような容量変化の大きい第1ショットキーダイオードおよび抵抗成分が小さく容量が小さい第2ショットキーダイオードと、負性抵抗を有するダイオードとを同一基板上に集積することができ、信号損失の低減と小型化を図ることができる。
【0018】
また、一実施形態の半導体装置は、上記第1の発明の半導体装置において、上記ショットキー電極側低濃度半導体層上にエッチングストップ層が積層されていることを特徴としている。
【0019】
上記実施形態の半導体装置によれば、上記ショットキー電極側低濃度半導体層上にエッチングストップ層を積層することにより、上記負性抵抗を有するダイオード特性を有する積層構造を選択的にエッチングして除去することが可能となり、第2ショットキーダイオードのショットキー電極側低濃度半導体層をオーバーエッチングすることがなくなり、ショットキー電極側低濃度半導体層の厚みをエピタキシャル成長時の厚みでウエハ面内で制御することができ、ウエハ間でのばらつきも小さくすることができる。これによって、第2ショットキーダイオードの特性の再現性が得られる。
【0020】
また、一実施形態の半導体装置は、上記第2の発明の半導体装置において、上記ショットキー電極側低濃度半導体層下にエッチングストップ層が積層されていることを特徴としている。
【0021】
上記実施形態の半導体装置によれば、上記ショットキーダイオード特性を有する積層構造のショットキー電極側低濃度半導体層下にエッチングストップ層を積層することにより、上記ショットキー電極側低濃度半導体層を選択的にエッチングして除去することが可能となり、負性抵抗ダイオード特性を有する積層構造をオーバーエッチングすることがなくなり、負性抵抗ダイオード特性を有する積層構造の活性層をエピタキシャル成長時の厚みでウエハ面内で制御することができ、ウエハ間でのばらつきも小さくすることができる。これによって、負性抵抗を有するダイオードの特性の再現性が得られる。
【0022】
また、一実施形態の半導体装置は、上記負性抵抗を有するダイオードがガンダイオードであることを特徴としている。
【0023】
上記実施形態の半導体装置によれば、上記負性抵抗を有するダイオードがガンダイオードであることにより、位相雑音の小さい発振素子とショットキーダイオードを同一基板上に集積できる。
【0024】
また、一実施形態の半導体装置は、上記負性抵抗を有するダイオード,上記第1ショットキーダイオードおよび上記第2ショットキーダイオードのうちの少なくとも2つが伝送線路により接続されていることを特徴としている。
【0025】
上記実施形態の半導体装置によれば、上記負性抵抗を有するダイオードと第1,第2ショットキーダイオードを同一基板上に作製することによって、各デバイス間を接続する伝送線路を短縮することができ、信号損失の低減に非常に有効である。
【0026】
また、この発明の半導体装置の製造方法は、上記第1の発明の半導体装置の製造方法であって、半絶縁性基板上に、少なくともオーミック電極側高濃度半導体層とショットキー電極側低濃度半導体層が順次積層されたショットキーダイオード特性を有する積層構造をエピタキシャル成長により形成する工程と、上記ショットキーダイオード特性を有する積層構造上に、少なくともアノードオーミック電極側高濃度半導体層,活性層およびカソードオーミック電極側高濃度半導体層が順次積層された負性抵抗ダイオード特性を有する積層構造をエピタキシャル成長により形成する工程と、上記負性抵抗ダイオード特性を有する積層構造を選択的にエッチングすることにより負性抵抗を有するダイオード領域および第1ショットキーダイオード領域を形成する工程と、上記負性抵抗を有するダイオード領域および上記第1ショットキーダイオード領域以外の領域において、上記ショットキーダイオード特性を有する積層構造を選択的にエッチングすることにより第2ショットキーダイオード領域を形成する工程と、上記負性抵抗を有するダイオード領域および上記第1ショットキーダイオード領域および上記第2ショットキーダイオード領域を分離する分離領域を形成する工程と、上記負性抵抗を有するダイオード領域にアノードオーミック電極およびカソードオーミック電極を形成すると共に、上記第1,第2ショットキーダイオード領域にオーミック電極を形成する工程と、上記第1,第2ショットキーダイオード領域にショットキー電極を形成する工程と、上記負性抵抗を有するダイオード領域のアノードオーミック電極,カソードオーミック電極と上記第1ショットキーダイオード領域のオーミック電極,ショットキー電極および上記第2ショットキーダイオード領域のオーミック電極,ショットキー電極のうちの少なくとも2つを接続する伝送線路を形成する工程とを有することを特徴としている。
【0027】
上記半導体装置の製造方法によれば、イオン注入と高温の熱処理を行う必要がないので、負性抵抗を有するダイオードのエピタキシャル構造やコンタクト抵抗の劣化といった問題がなくなる。また、上記第1ショットキーダイオードでは、負性抵抗ダイオード特性を有する積層構造の活性層上にショットキー電極を形成するので、バラクタダイオード等に用いるのに適した容量変化の大きいショットキーダイオードが得られると共に、上記第2ショットキーダイオードでは、ショットキー電極側低濃度半導体層上にショットキー電極を形成し、オーミック電極側高濃度半導体層上にオーミック電極を形成するので、ミキサー等に用いるのに適した抵抗成分が小さく容量が小さいショットキーダイオードが得られる。このような容量変化の大きい第1ショットキーダイオードおよび抵抗成分が小さく容量が小さい第2ショットキーダイオードと、負性抵抗を有するダイオードとを同一基板上に集積することができ、信号損失の低減と小型化を図ることができる。また、負性抵抗を有するダイオードと第1,第2ショットキーダイオードそれぞれの特性の面内バラツキの小さい半導体装置を同一基板上に容易に作製することができる。
【0028】
また、この発明の半導体装置の製造方法は、上記第2の発明の半導体装置の製造方法であって、半絶縁性基板上に、少なくともアノードオーミック電極側高濃度半導体層,活性層およびカソードオーミック電極側高濃度半導体層が順次積層された負性抵抗ダイオード特性を有する積層構造をエピタキシャル成長により形成する工程と、上記負性抵抗ダイオード特性を有する積層構造上に、少なくともオーミック電極側高濃度半導体層とショットキー電極側低濃度半導体層が順次積層されたショットキーダイオード特性を有する積層構造をエピタキシャル成長により形成する工程と、上記ショットキーダイオード特性を有する積層構造を選択的にエッチングすることにより第2ショットキーダイオード領域を形成する工程と、上記負性抵抗ダイオード特性を有する積層構造を選択的にエッチングすることにより上記負性抵抗を有するダイオード領域および第1ショットキーダイオード領域を形成する工程と、上記負性抵抗を有するダイオード領域および上記第1ショットキーダイオード領域および上記第2ショットキーダイオード領域を分離する分離領域を形成する工程と、上記負性抵抗を有するダイオード領域にアノードオーミック電極およびカソードオーミック電極を形成すると共に、上記第1,第2ショットキーダイオード領域にオーミック電極を形成する工程と、上記第1,第2ショットキーダイオード領域にショットキー電極を形成する工程と、上記負性抵抗を有するダイオード領域のアノードオーミック電極,カソードオーミック電極と上記第1ショットキーダイオード領域のオーミック電極,ショットキー電極および上記第2ショットキーダイオード領域のオーミック電極,ショットキー電極のうちの少なくとも2つを接続する伝送線路を形成する工程とを有することを特徴としている。
【0029】
上記半導体装置の製造方法によれば、イオン注入と高温の熱処理を行う必要がないので、負性抵抗を有するダイオードのエピタキシャル構造やコンタクト抵抗の劣化といった問題がなくなる。また、上記第1ショットキーダイオードでは、負性抵抗ダイオード特性を有する積層構造の活性層上にショットキー電極を形成するので、バラクタダイオード等に用いるのに適した容量変化の大きいショットキーダイオードが得られると共に、上記第2ショットキーダイオードでは、ショットキー電極側低濃度半導体層上にショットキー電極を形成し、オーミック電極側高濃度半導体層上にオーミック電極を形成するので、ミキサー等に用いるのに適した抵抗成分が小さく容量が小さいショットキーダイオードが得られる。このような容量変化の大きい第1ショットキーダイオードおよび抵抗成分が小さく容量が小さい第2ショットキーダイオードと、負性抵抗を有するダイオードとを同一基板上に集積することができ、信号損失の低減と小型化を図ることができる。また、負性抵抗を有するダイオードと第1,第2ショットキーダイオードそれぞれの特性の面内バラツキの小さい半導体装置を同一基板上に容易に作製することができる。
【0030】
また、この発明のミリ波帯通信装置は、上記半導体装置を用いたミリ波帯通信装置であって、上記負性抵抗を有するダイオードを発振素子として用い、上記伝送線路をオープンスタブまたはショートスタブとして用い、上記第1ショットキーダイオードをバラクターダイオードとして用い、上記第2ショットキーダイオードをミキサーとして用いたことを特徴としている。
【0031】
上記構成のミリ波帯通信装置によれば、上記発振器として用いる負性抵抗を有するダイオードと、オープンスタブまたはショートスタブとして用いる伝送線路と、バラクターダイオードとして用いる第1ショットキーダイオードと、ミキサーとして用いる第2ショットキーダイオードとを同一基板上に集積することができるので、発振素子である負性抵抗を有するダイオードとショットキーダイオードを異なるウエハで作製して実装を行った回路と比べ、伝送線路での損失や実装時の損失(ワイヤボンドの損失等)を小さくでき、位相雑音が悪くなる等の性能の低下を防ぐことができる。
【0032】
また、一実施形態のミリ波帯通信装置は、上記負性抵抗を有するダイオードがガンダイオードであることを特徴としている。
【0033】
上記実施形態のミリ波帯通信装置によれば、負性抵抗を有するダイオードをガンダイオードにすることにより、位相雑音の小さい発振素子が得られ、特に発振器の発振素子に用いた場合は発振器の性能が向上する。
【0034】
【発明の実施の形態】
以下、この発明の半導体装置およびその製造方法およびミリ波帯通信装置を図示の実施の形態により詳細に説明する。
【0035】
(第1実施形態)
図1はこの発明の第1実施形態の半導体装置のガンダイオード・ショットキーダイオード集積回路の断面図である。
【0036】
図1において、領域Aに負性抵抗を有するダイオードとしてガンダイオード11、領域Bに容量変化の大きい第1ショットキーダイオード12、領域Cに抵抗成分が小さく容量の小さい第2ショットキーダイオード13、領域Dに伝送線路14が夫々設けられている。
【0037】
上記領域Aにおいて、AuGe/Ni/Auからなるカソードオーミック電極112とアノードオーミック電極111が設けられ、活性層となるn-GaAs層107を有するガンダイオード11が構成されている。一方、領域Bにおいて、AuGe/Ni/Auからなるオーミック電極113と、活性層となるn-GaAs層107と、その活性層となるn-GaAs層107上のTi/Auからなる導電性膜116により形成されたショットキー特性を有する第1ショットキーダイオード12が構成されている。また、領域Cにおいて、AuGe/Ni/Auからなるオーミック電極114およびショットキー電極側低濃度半導体層103上に、Ti/Auからなる導電性膜116により形成されたショットキー特性を有する第2ショットキーダイオード13が構成されている。上記ガンダイオード11および第1,第2ショットキーダイオード12,13の周囲はエッチングされ、素子間を分離する分離領域130が形成されている。また、領域Dにおいて、導電性膜116とAu117からなる伝送線路14が構成されている。
【0038】
次に、図2〜図7は上記ガンダイオード・ショットキーダイオード集積回路の製造方法を説明する工程の断面図である。
【0039】
図2に示すように、MBE(分子線エピタキシャル成長)法またはMOCVD(有機金属気相成長)法等により、半絶縁性GaAs基板101上に、ショットキーダイオード用のオーミック電極側高濃度半導体層となるn+-GaAs層102(Siドーピング濃度5×1018cm-3,厚さ500nm)、ショットキー電極側低濃度半導体層となるn-GaAs層103(Siドーピング濃度3×1016cm-3,厚さ300nm)、エッチングストッパ層となるn-InGaP層104(Siドーピング濃度5×1018cm-3,厚さ20nm)、ガンダイオード用のアノードオーミック電極側高濃度半導体層となるn+-GaAs層105(Siドーピング濃度5×1018cm-3,厚さ500nm)、エッチングストッパ層となるn-InGaP層106(Siドーピング濃度3×1018cm-3,厚さ20nm)、活性層となるn-GaAs層107(Siドーピング濃度2×1016cm-3,厚さ2000nm)、ワイドバンドギャップ層からなるカソード層となるn-AlxGa1-xAs層108(X=0.35,Siドーピング濃度5×1017cm-3,厚さ50nm)、n-AlxGa1-xAs層109(X=0.35→0Siドーピング濃度5×1017cm-3,厚さ20nm)、カソードオーミック電極側高濃度半導体層となるn+-GaAs層110(Siドーピング濃度5×1018cm-3,厚さ500nm)を順次エピタキシャル成長させる。
【0040】
上記n+-GaAs層102およびn-GaAs層103でショットキーダイオード特性を有する積層構造を構成している。また、上記n+-GaAs層105,n-InGaP層106,n-GaAs層107,n-AlxGa1-xAs層108,n-AlxGa1-xAs層109およびn+-GaAs層110で負性抵抗ダイオード特性を有する積層構造を構成している。
【0041】
その後、図3に示すように、ガンダイオードのカソードとなる領域をSiN膜119でマスクし、硫酸,過酸化水素水を含むエッチング液やりん酸,過酸化水素水を含むエッチング液等を使用し、n-GaAs層107が露出するまでn+-GaAs層110、n-AlxGa1-xAs層109、n-AlxGa1-xAs層108の所定の領域をエッチングして除去する。次に、上記SiN膜マスク119を残したまま、領域Bのショットキーダイオード用のショットキー電極領域をレジストマスク120でマスクし、硫酸,過酸化水素水を含むエッチング液やりん酸,過酸化水素水を含むエッチング液等を使用し、n-GaAs層107をエッチングして除去する。上記エッチング液では、n-InGaP層106をほとんどエッチングしない。次に、塩酸を用いてn-InGaP層106をエッチングして除去し、アノードオーミック電極側高濃度半導体層となるn+-GaAs層105を露出させる。このとき、塩酸はn-InGaP層106のみを選択的にエッチングして除去する。
【0042】
このようにして合計膜厚2000nm以上のエッチングをウエハ面内で均一に精度よく行うことができる。さらに、ショットキー電極領域形成用マスクの形成時にガンダイオード11のカソード領域のマスクを新たに形成せず、SiN膜マスク119を再利用することにより、ガンダイオード11(図1に示す)のn-GaAs層107の側壁に不規則な段差がなく滑らかにエッチングすることができる。上記n-GaAs層107の側壁に不規則な段差があると、ガンダイオード11の発振に不要な周波数成分が発生し、ひいては発振パワーや発振効率の低下となる。
【0043】
次に、図4に示すように、領域Aのガンダイオード11(図1に示す)となる部分と、領域Bの第1ショットキーダイオード12(図1に示す)となる部分をフォトレジストパターン等でマスクした後、上記選択エッチングと同様に、n-InGaP層104が露出するまでn+-GaAs層105を選択的にエッチングして除去する。ひきつづき、n-InGaP層104をn-GaAs層103が露出するまで選択的にエッチングして除去する。このとき、上記n-InGaP層104を用いて選択エッチングを行うことにより、n-GaAs層103の膜厚が正確に制御される。上記n-GaAs層103の膜厚のばらつきは、領域Cの第2ショットキーダイオード13(図1に示す)の特性のばらつきになる。
【0044】
次に、領域Aのガンダイオード11(図1に示す)となる部分と、領域Bの第1ショットキーダイオード12(図1に示す)となる部分と、領域Cの第2ショットキーダイオード13(図1に示す)用のショットキー電極領域をフォトレジストパターン等でマスクし、n-GaAs層103をエッチングして除去し、n+-GaAs層102を露出させる。この第1実施形態では、n-GaAs層103とn+-GaAs層102との間にエッチングストッパ層となるn-InGaP層を設けていない。これは、n-GaAs層103の膜厚が厚くなく、n+-GaAs層102を少しオーバーエッチングしても、第2ショットキーダイオード13のために十分問題のないオーミック電極を形成できるからである。なお、所望のショットキーダイオード特性を得るためにn-GaAs層103の膜厚を厚くする場合は、エッチングストッパ層となるn-InGaP層を設けることが望ましい。
【0045】
次に、図5に示すように、領域Aのガンダイオード11(図1に示す)となる部分と、領域Bの第1ショットキーダイオード12(図1に示す)となる部分と、領域Cの第2ショットキーダイオード13(図1に示す)となる部分を素子分離するようにレジストパターニングを行ってレジストマスクを形成した後、n+-GaAs層102をエッチングしてメサ分離する。このとき、メサ分離のかわりにイオン注入による分離を行うと段差がメサ分離に比べ低くなり、その後のレジスト塗布パターニングが容易となる。
【0046】
次に、図6に示すように、ガンダイオード11(図1に示す)のアノードオーミック電極形成領域と、カソードオーミック電極形成領域と、領域Bの第1ショットキーダイオード12(図1に示す)のオーミック電極形成領域と、領域Cの第2ショットキーダイオード13(図1に示す)のオーミック電極形成領域に、蒸着法等によりAuGe(100nm)/Ni(15nm)/Au(100nm)を形成し、390℃の熱処理によるオーミック電極の合金化処理を行う。そうすることによって、アノードオーミック電極111,カソードオーミック電極112,オーミック電極113およびオーミック電極114を形成する。その後、保護膜となるシリコン窒化膜(図示せず)を厚さ200nm堆積することにより信頼性を向上させる。好ましくは、シリコン窒化膜の屈折率は1.9以上がよい。
【0047】
次に、図7に示すように、各デバイス(図1に示す11,12,13)の段差部の伝送線路(配線)が通る場所にレジストパターニングによりレジストを残し、その後レジストが軟化する温度で熱処理を行ってリフローさせて、段差部を覆うレジスト115を形成する。このレジスト115によって、段差部で伝送線路が断線することを防ぐ。
【0048】
次に、図1に示すように、ガンダイオード11のアノードオーミック電極111およびカソードオーミック電極112上、領域Bの第1ショットキーダイオード12の活性層nGaAs107のショットキー電極形成領域およびオーミック電極113上、領域Cのショットキー電極側低濃度半導体層103のショットキー電極形成領域およびオーミック電極114上にコンタクトホール(図示せず)を形成する。その後、蒸着法等により全面にTi(100nm)/Au(100nm)からなる導電性膜116を堆積する。この導電性膜116は、この後の伝送線路(配線)をメッキにより形成するための給電メタルの役割だけでなく、ショットキー電極としても用いる。ショットキー電極と伝送線路14をメッキにより形成するための給電メタルを同時に形成しているが、ショットキー電極をショットキーダイオードのオーミック電極形成後に形成することもできる。この場合、ショットキー電極材料としてTi、W、Moなどの高融点金属、高融点窒化物、高融点珪化物やAlなどを用いることもできるが、安定なショットキー障壁を形成できる材料を選ぶのが望ましい。
【0049】
次に、膜厚15μmからなるレジストを塗布し、伝送線路14(116,117)となる領域のパターニングを行った後に厚さ9μmのAuメッキを行う。その後、上記レジストを除去して、不要な導電性膜116をエッチングして除去し、さらにリフローされたレジスト115を除去することにより、伝送線路14(図1に示す)を形成する。この第1実施形態では、伝送線路14としてコプレーナ線路を用いているが、半絶縁性GaAs基板101裏面の全面に金属膜を形成して、その金属膜を接地導体とするマイクロストリップ線路を用いてもよい。また、伝送線路としてNRD(ノン・ラジエイティブ・ダイエレクトリック)ガイドを用いてもよく、特にミリ波帯においてNRDガイドを用いることによって、コプレーナ線路やマイクロストリップ線路に比べて、より低損失な伝送線路となり性能低下を防ぐことができる。
【0050】
また、上記伝送線路14の形成にAuメッキを用いているが、コスト低減のためにCuメッキを用いることもできる。
【0051】
この第1実施形態では、ウエットエッチングを行っているが、代わりに塩素系ガスを用いたドライエッチングを用いてもよい。ドライエッチングの場合、Inを含む層をエッチングすることが困難なため、n-InGaP層は、ウエットエッチング時と同様にエッチングの進行がとまる。この実施形態では、領域Cの第2ショットキーダイオード13のショットキー電極側低濃度半導体層に、n型半導体を用いているが、p型半導体を用いてもよく、この場合、n型の場合とは異なるショットキー電極材料が使用できるため、プロセス構築時の選択幅が広がる。また、領域Cの第2ショットキーダイオード13のショットキー電極側低濃度半導体層のドーピング濃度ついては、例えば60GHz帯で用いるミキサー用とした場合には、ショットキーダイオードのインピーダンスに対して内部抵抗が低くなるようにすることが必要であり、具体的にはドーピング濃度2×1017cm-3以下とするのが好ましく、膜厚も100nmから200nmとするのがよい。
【0052】
この第1実施形態では、各デバイス(11,12,13)の段差部の伝送線路14が断線しないようにリフローされたレジスト115を用いているが、代わりにポリイミド,ベンゾシクロブテンまたはスピンオングラス等を塗布して、平坦化膜を形成してもよい。たとえば、図8に示すように、平坦化膜118を形成し、各電極上にコンタクトホールマスクを形成し、平坦化膜118をドライエッチングにより加工してコンタクトホールを形成した後、各電極より配線を引出して平坦化膜118上に伝送線路14を形成してもよい。この場合、コンタクトホールマスクを平坦化膜118上に形成するので、1μm以下のフォトリソグラフィが容易となり微細なコンタクトホールを形成することができ、各デバイスサイズも微細化することができる。
【0053】
この発明では、GaAs/AlGaAs系を用いているが、その他の負性抵抗を発生する半導体を用いてもよい。例えばInP/InGaAs系を用いると、GaAs/AlGaAs系に比べてガンダイオードの高周波での効率等の特性がよくなる。
【0054】
このような容量変化の大きい第1ショットキーダイオード12および抵抗成分が小さく容量が小さい第2ショットキーダイオード13と、ガンダイオード11とを同一基板上に集積することができ、信号損失の低減と小型化を図ることができる。
【0055】
また、上記ショットキー電極側低濃度半導体層となるn-GaAs層103上にエッチングストッパ層となるn-InGaP層104を積層することにより、上記負性抵抗を有するダイオード特性を有する積層構造を選択的にエッチングして除去することが可能となり、第2ショットキーダイオード13のショットキー電極側低濃度半導体層となるn-GaAs層103をオーバーエッチングすることがなくなり、n-GaAs層103の厚みをエピタキシャル成長時の厚みのままにすることができ、ウエハ間でのばらつきも小さくすることができる。したがって、再現性のよい第2ショットキーダイオード13の特性が得られる。
【0056】
また、上記負性抵抗を有するダイオードがガンダイオード11であることにより、位相雑音の小さい発振素子と第1,第2ショットキーダイオード12,13を同一基板上に集積することができる。
【0057】
また、上記ガンダイオード11と第1,第2ショットキーダイオード12,13を同一基板上に作製することによって、デバイス間を接続する伝送線路を短縮することができ、信号損失の低減に非常に有効である。
【0058】
(第2実施形態)
一般的に言って、エピタキシャル成長は下層の状態に大きく作用する。第1実施形態では、ショットキーダイオード12の材料の上にガンダイオード11の材料を積層したため、ガンダイオード11の構造下に結晶格子を歪ませる原因となるInGaP層やp型GaAsが多く存在することになる。しかも、ガンダイオード11の活性層は低濃度でかつ膜厚が厚いため、エピタキシャル成長が難しい。具体的には、活性層の格子が歪み、欠陥が増えるとキャリア濃度が低下し、安定した活性層の特性を得ることが困難となる。このような活性層の特性の変化は、ガンダイオードの発振周波数,効率および雑音特性などに大きな影響を与える。
【0059】
そこで、この発明の第2実施形態では、ガンダイオードの構造上にショットキーダイオードの構造を積層することによって、ガンダイオードの活性層の特性を安定させたガンダイオード・ショットキーダイオード集積回路について説明する。
【0060】
図9において、領域Aに負性抵抗を有するダイオードとしてのガンダイオード21、領域Bに容量変化の大きい第1ショットキーダイオード22、領域Cに抵抗成分が小さく容量の小さい第2ショットキーダイオード23、領域Dに伝送線路24が設けられている。
【0061】
上記領域Aにおいて、AuGe/Ni/Auからなるカソードオーミック電極212とアノードオーミック電極211が設けられ、活性層となるn-GaAs層207を有するガンダイオード21が構成されている。一方、領域Bにおいて、AuGe/Ni/Auからなるオーミック電極213と活性層となるn-GaAs層207上とTi/Auからなる導電性膜216により形成されたショットキー特性を有する第1ショットキーダイオード22が構成されている。また、領域Cにおいて、AuGe/Ni/Auからなるオーミック電極214およびショットキー電極側低濃度半導体層となるn-GaAs層221上に、Ti/Auからなる導電性膜216により形成されたショットキー特性を有する第2ショットキーダイオード23が構成されている。上記ガンダイオード21および第1,第2ショットキーダイオード22,23の周囲はエッチングされ、素子間を分離する分離領域230が形成されている。また、領域Dにおいて、導電性膜216とAu217からなる伝送線路24が構成されている。
【0062】
図10〜図14は上記ガンダイオード・ショットキーダイオード集積回路の製造方法の工程を説明する断面図である。
【0063】
図10に示すように、半絶縁性GaAs基板201上に、MBE(分子線エピタキシャル成長)法またはMOCVD(有機金属気相成長)法等により、ガンダイオード用のアノードオーミック電極側高濃度半導体層となるn+-GaAs層205(Siドーピング濃度5×1018cm-3,厚さ500nm)、エッチングストッパ層となるn-InGaP層206(Siドーピング濃度3×1018cm-3,厚さ20nm)、活性層となるn-GaAs層207(Siドーピング濃度2×1016cm-3,厚さ2000nm)、ワイドバンドギャップ層からなるカソード層となるn-AlxGa1-xAs層208(X=0.35,Siドーピング濃度5×1017cm-3,厚さ50nm)、n-AlxGa1-xAs層209(X=0.35→0,Siドーピング濃度5×1017cm-3,厚さ20nm)、カソードオーミック電極側高濃度半導体層(および第2ショットキーダイオード23用のオーミック電極側高濃度半導体層)となるn+-GaAs層210(Siドーピング濃度5×1018cm-3,厚さ500nm)、エッチングストッパ層となるn-InGaP層204(Siドーピング濃度5×1018cm-3,厚さ20nm)、ショットキー電極側低濃度半導体層となるn-GaAs層221(Siドーピング濃度1×1017cm-3,厚さ150nm)を順次エピタキシャル成長させる。
【0064】
その後、図11に示すように、第2ショットキーダイオード22となる領域をフォトレジストパターン等でマスクし、n-InGaP層204が露出するまでn-GaAs層221を選択的にエッチングして除去する。次に、塩酸を用いてn-InGaP層204をエッチングして除去し、カソードオーミック電極側高濃度半導体層となるn+-GaAs層210を露出させる。このとき、n-InGaP層204をエッチングストッパ層として用いたが、エッチングストッパ層としてAlGaAs層を用いてもよい。
【0065】
次に、ガンダイオード21(図9に示す)のカソード領域と第2ショットキーダイオード22(図9に示す)の領域をSiN膜219でマスクし、n-GaAs層207が露出するまでn+-GaAs層210,n-AlxGa1-xAs層209およびn-AlxGa1-xAs層208をエッチングして除去する。次に、上記SiN膜マスク219を残したまま領域Bの第2ショットキーダイオード23(図9に示す)用のショットキー電極領域をレジストマスク220でマスクし、n-GaAs層207をエッチングして除去する。ひきつづき、n-InGaP層206を選択的にエッチングして除去し、n+-GaAs層205を露出させる。
【0066】
次に、図12に示すように、領域Aのガンダイオード21(図9に示す)の部分と、領域Bの第1ショットキーダイオード22(図9に示す)の部分と、領域Cの第2ショットキーダイオード23(図9に示す)の部分を素子分離するようにレジストパターニングを行ってレジストマスク(図示せず)を形成し、n+-GaAs層205をエッチングしてメサ分離する。
【0067】
次に、図13に示すように、領域Aのガンダイオード21のアノードオーミック電極形成領域およびカソードオーミック電極形成領域と、領域Bの第1ショットキーダイオード22のオーミック電極形成領域と、領域Cの第2ショットキーダイオード23のオーミック電極形成領域に、蒸着法等によりAuGe(100nm)/Ni(15nm)/Au(100nm)を形成し、390℃の熱処理によるオーミック電極の合金化処理を行う。そうすることによって、アノードオーミック電極211,カソードオーミック電極212,オーミック電極213およびオーミック電極214を形成する。その後、保護膜となるシリコン窒化膜(図示せず)を厚さ200nm堆積する。
【0068】
次に、図14に示すように、各デバイス(図9に示す21,22,23)の段差部の伝送線路(配線)が通る場所にレジストパターニングによりレジストを残し、その後、レジストが軟化する温度で熱処理を行ってリフローさせて、段差部を覆うレジスト215を形成する。このレジスト215によって、段差部で伝送線路が断線するのを防ぐ。
【0069】
次に、図9に示すように、領域Aのガンダイオード21のアノードオーミック電極211およびカソードオーミック電極212上、領域Bの第1ショットキーダイオード22の活性層となるn-GaAs層207のショットキー電極形成領域およびオーミック電極213上、領域Cの第2ショットキーダイオード23のオーミック電極214およびショットキー電極側低濃度半導体層となるn-GaAs層221上のショットキー電極形成領域に、コンタクトホール(図示せず)を夫々形成する。その後、蒸着法等により基板全面にTi(100nm)/Au(100nm)からなる導電性膜216を堆積する。この導電性膜216は、この後の伝送線路24(配線)をメッキにより形成するための給電メタルの役割だけでなく、ショットキー電極としても用いる。このとき、ショットキー電極と伝送線路24をメッキにより形成するための給電メタルを同時に形成しているが、ショットキー電極をショットキーダイオードのオーミック電極形成後に形成することもできる。この場合、ショットキー電極材料としてTi、W、Moなどの高融点金属、高融点窒化物、高融点珪化物やAlなどを用いることもできるが、安定なショットキー障壁を形成できる材料を選ぶのが望ましい。
【0070】
次に、膜厚15μmからなるレジストを塗布し、伝送線路24となる領域のパターニングを行った後に厚さ9μmのAuメッキを行う。その後、レジストを除去して不要な導電性膜216をエッチングして除去し、リフローされたレジスト214を除去して、伝送線路24を形成する。
【0071】
このような容量変化の大きい第1ショットキーダイオード22および抵抗成分が小さく容量が小さい第2ショットキーダイオード23と、ガンダイオード21とを同一基板上に集積することができ、信号損失の低減と小型化を図ることができる。
【0072】
また、ショットキー電極側低濃度半導体層となるn-GaAs層221下にエッチングストッパ層となるn-InGaP層204を積層することにより、ショットキー電極側低濃度半導体層となるn-GaAs層221を選択的にエッチングして除去することが可能となり、上記負性抵抗ダイオード特性を有する積層構造をオーバーエッチングすることがなくなり、負性抵抗ダイオード特性を有する積層構造の活性層となるn-GaAs層207をエピタキシャル成長時の厚みのままにすることができ、ウエハ間でのばらつきも小さくすることができる。これによって、再現性のよい負性抵抗を有するダイオードの特性が得られる。
【0073】
また、上記負性抵抗を有するダイオードがガンダイオード21であることにより、位相雑音の小さい発振素子と第1,第2ショットキーダイオード22,23を同一基板上に集積することができる。
【0074】
また、上記ガンダイオード21と第1,第2ショットキーダイオード22,23を同一基板上に作製することによって、デバイス間を接続する伝送線路を短縮することができ、信号損失の低減に非常に有効である。
【0075】
(第3実施形態)
図15はこの発明の第3実施形態の半導体装置を用いた電圧制御発振器の当か回路を示す図である。この電圧制御発振器(以下、VCOという)に、上記第1,第2実施形態の半導体装置において同一基板上に作製されたガンダイオードとショットキーダイオードを用いている。
【0076】
上記VCOでは、ガンダイオード(図1または図9の領域A)を用いた発振素子601と、第2ショットキーダイオード(図1または図9の領域B)を用いたバラクターダイオード602と、伝送線路(図1または図9の領域D)を共振器として用いたλ/4長スタブ604と、伝送線路(図1,図9の領域D)をグラウンドとして用いたλ/4長スタブ603とを備えている。上記発振素子601の一端をグランドに接続し、発振素子601の他端をガンダイオードバイアス回路(図示せず)に接続している。上記発振素子601の他端をλ/4長スタブ604の一端に接続し、λ/4長スタブ604の他端をバラクターダイオード602の一端に接続している。そして、上記バラクターダイオード602の他端にバラクタバイアス回路(図示せず)を接続すると共に、λ/4長スタブ603の一端を接続している。上記発振素子601とλ/4長スタブ604の接続点からRF(無線周波数)出力させる。
【0077】
ミリ波帯(30GHz〜90GHz)では、ガンダイオードとショットキーダイオードを異なるウエハで作製して実装を行ってVCOを構成すると、伝送線路での損失や実装時の損失(ワイヤボンドの損失等)が大きくなり、Q値が低くなって位相雑音が悪くなる等の性能の低下につながる。よって、発振素子であるガンダイオードとショットキーダイオードを同一基板上に作製して、デバイス間の伝送線路を短縮することは、信号損失の低減と小型化に非常に有効である。
【0078】
このとき、上記バラクターダイオード602の容量は、第1ショットキーダイオードのデバイス面積でも変更することができる。例えば、第1,第2実施形態のショットキー接合容量は、デバイス面積が50μm2でバイアスがかかっていない状態で約30fFであり、バイアスをかけて空乏層を伸ばすことにより容量をさらに小さくできる。よって、面積を大きくすると容量も面積に比例して大きくなるので、設計時に考慮することで柔軟に対応できる。また、バラクターダイオード602は、n-GaAs層の不純物濃度と膜厚を変更することにより、必要な周波数帯で用いる容量値を選択できる。
【0079】
またさらに、VCOのQ値を上げる必要がある場合、誘電体共振器を基板上に設けることが有効であるが、従来はハイブリッド型でVCOを構成していたため、別に作製された誘電体共振器を実装していた。このような方法では、誘電体共振器の実装時の精度が悪いと電磁界の結合が悪くなり十分な効果が得られないといった問題がある。特にミリ波帯では波長が短いため、高い精度が要求されている。これに対して、この第3実施形態では、モノリシック化されたウエハ状態のため、各チップに同時に精度よく誘電体共振器を形成することができ、各チップ間の特性のバラツキも小さくなる。具体的には、伝送線路の形成後、誘電体をスパッタリング,蒸着といった方法により誘電体を堆積させるか、または、ゾル・ゲル状になった誘電体をスピンコートして、ウエハ全面に形成する。その後、レジスト等を用いたフォトリソグラフィを利用してエッチングマスクを形成し、不要な誘電体をエッチングして除去することにより誘電体共振器を作製できる。上記フォトリソグラフィによるエッチングマスクの作製精度は1μm以下にできるため、誘電体共振器と伝送線路との距離も精度よく制御できる。
【0080】
また、この第3実施形態のVCOによれば、損失低減・小型化以外に、パッケージに実装された状態で発振周波数が安定するという利点が得られる。詳しくは図16を用いて説明する。図16(a)は、あるパッケージにこの実施形態のVCOチップ911を実装した例を示している。このパッケージは、メタルグランド910上に積層された凹部を有するアルミナ部材912と、側壁をなすアルミナ部材913と、蓋915とを備えている。上記アルミナ部材912の凹部にVCOチップ911が収容され、VCOチップ911の伝送線路(図示せず)とアルミナ部材912の上面に形成された伝送線路(図示せず)とをAuワイヤ914によって接続している。これに対して図16(b)は、同タイプのパッケージに、ガンダイオード916とショットキーダイオード917とを別チップとして実装した従来例を示している。この従来例では、ガンダイオード916はアルミナ部材912の凹部に収容されるが、ショットキーダイオード917はアルミナ部材912の上面に搭載されている。したがって、図16(b)のアルミナ部材913Bは図16(a)よりも高くなっている。このように、図16(a)の実装形態では、アルミナ部材912の上面にチップ状の素子を搭載する必要がないので、その分だけパッケージのアルミナ部材913の高さhを低くすることができる。
【0081】
このパッケージの高さの違いは、パッケージ内の浮遊容量の違いとなり、浮遊容量が大きいとパッケージ内で不要な発振が発生したり、VCOの発振が止まったりする。よって、パッケージの高さhを低く抑えることは非常に重要である。特に、ミリ波帯のVCOでは、発振周波数が高いため、必要な発振周波数より低い発振が発生しやすい傾向がある。したがって、図16(a)の実装形態を用いたVCOはミリ波帯に好適といえる。
【0082】
また、図17(a)は上記VCOを用いたミリ波帯通信装置としての送信機の構成図であり、図17(b)は上記VCOを用いたミリ波帯通信装置としての受信機の構成図である。
【0083】
図17(a)に示す送信機は、発振器901に加えて、ミキサー902と、フィルタ903と、パワーアンプ904と、アンテナ905を備えている。上記発振器901の出力端子にミキサー902の入力端子に接続し、ミキサー902の出力端子にフィルタ903の一端を接続している。上記フィルタ903の他端にパワーアンプ904の入力を接続し、パワーアンプ904の出力端子にアンテナ905を接続している。
【0084】
また、図17(b)に示す受信機は、発振器901に加えて、ミキサー902と、フィルタ903と、ローノイズアンプ906と、アンテナ905を備えている。上記アンテナ905にローノイズアンプ906の入力端子を接続し、ローノイズアンプ906の出力端子にフィルタ903の一端を接続している。上記フィルタ903の他端にミキサー902の一方の入力端子を接続し、ミキサー902の他方の入力端子に発振器901の出力端子を接続している。
【0085】
上記送信器と受信器に第3実施形態で構成されたVCOを用いており、発振器901に図15のVCOを用い、フィルター903に伝送線路(図1または図9の領域D)を用い、ミキサー902に第2ショットキーダイオード(図1または図9の領域B)を用いている。上記ミキサー902で良好な特性を得るには、抵抗が小さく容量の小さい第2ショットキーダイオードが必要となるが、第1,第2実施形態のようにガンダイオードのエピタキシャル構造の上層または下層に専用の層を設けることによって容易に作製できる。もし、ガンダイオードの活性層を利用して作製する場合は、エッチングにより活性層を薄くする必要が生じてコントロールが非常に困難となるだけでなく、容量変化の大きい第2ショットキーダイオードが得られなくなってしまう。
【0086】
このように、上記送信器,受信器では、特性の異なるショットキーダイオードを容易に作製できるので、発振器機能とミキサー機能を備えた回路を同一基板に集積することができる。なお、上記パワーアンプ904,ローノイズアンプ906には、別途トランジスタを実装する必要があるが、発振器901からのローカル信号が十分大きければ、パワーアンプ904,ローノイズアンプ906は必要なく、ミリ波帯の送信機と受信機をモノリシック化できる。また、ミリ波帯では、発振器901とミキサー902との間の伝送線路の損失が大きい場合に、ミキサー902を大信号動作させることができなくなるという問題に対しては、同様に発振素子であるガンダイオードおよびミキサーを構成するショットキーダイオードを同一基板上に作製して、デバイス間の伝送線路を短縮することによって、信号損失の低減に非常に有効である。
【0087】
上記第1〜第3実施形態では、負性抵抗ダイオードとしてガンダイオードを用いたが、トンネルダイオードやインパットダイオード等の負性抵抗ダイオードでもよい。
【0088】
【発明の効果】
以上より明らかなように、この発明の半導体装置およびその製造方法によれば、複雑なプロセスを用いることなく、高周波パワーが大きく位相雑音の低い発振素子である負性抵抗を有するダイオードと、容量変化の大きい第1ショットキーダイオードと、抵抗成分が小さく容量の小さい第2ショットキーダイオードを同一基板上に容易に集積することができる。
【0089】
また、この発明のミリ波帯通信装置によれば、信号損失の低減と小型化を図ることができ、高性能なミリ波帯通信装置を実現することができる。
【図面の簡単な説明】
【図1】 図1はこの発明の第1実施形態の半導体装置としてのガンダイオード・ショットキーダイオード集積回路の断面図である。
【図2】 図2は上記半導体装置の製造プロセスの一工程を説明する断面図である。
【図3】 図3は図2に続く上記半導体装置の製造プロセスの一工程を説明する断面図である。
【図4】 図4は図3に続く上記半導体装置の製造プロセスの一工程を説明する断面図である。
【図5】 図5は図4に続く上記半導体装置の製造プロセスの一工程を説明する断面図である。
【図6】 図6は図5に続く上記半導体装置の製造プロセスの一工程を説明する断面図である。
【図7】 図7は図6に続く上記半導体装置の製造プロセスの一工程を説明する断面図である。
【図8】 図8は図7に続く上記半導体装置の製造プロセスの一工程を説明する断面図である。
【図9】 図8はこの発明の第2実施形態の半導体装置としてのガンダイオード・ショットキーダイオード集積回路の断面図である。
【図10】 図10は上記半導体装置の製造プロセスの一工程を説明する断面図である。
【図11】 図11は図10に続く上記半導体装置の製造プロセスの一工程を説明する断面図である。
【図12】 図12は図11に続く上記半導体装置の製造プロセスの一工程を説明する断面図である。
【図13】 図13は図12に続く上記半導体装置の製造プロセスの一工程を説明する断面図である。
【図14】 図14は図13に続く上記半導体装置の製造プロセスの一工程を説明する断面図である。
【図15】 図15はこの発明の第3実施形態の半導体装置を用いたVCOの等価回路を示す図である。
【図16】 図16(a)は上記VCOをパッケージに実装した断面図であり、図16(b)はハイブリッド構成でVCOをパッケージに実装した断面図である。
【図17】 図17(a)は上記VCOを用いた送信機の構成図であり、図17(b)は上記VCOを用いた受信機の構成図である。
【図18】 図18は従来の半導体装置を説明する断面図である。
【符号の説明】
11,21…ガンダイオード、
12,22…第1ショットキーダイオード、
13,23…第2ショットキーダイオード、
14,24…伝送線路、
101…半絶縁性GaAs基板、
102…n+-GaAs層、
103…n-GaAs層、
104…n-InGaP層、
105…n+-GaAs層、
106…n-InGaP層、
107…n-GaAs層、
108…n-AlxGa1-xAs層、
109…n-AlxGa1-xAs層、
110…n+-GaAs層、
111…アノードオーミック電極、
112…カソードオーミック電極、
113…オーミック電極、
114…オーミック電極、
115…レジスト、
116…導電性膜、
117…伝送線路、
118…平坦化膜、
119…SiN膜、
120…レジストマスク、
121…n-GaAs層、
130…分離領域、
201…半絶縁性GaAs基板、
204…n-InGaP層、
205…n+-GaAs層、
206…n-InGaP層、
207…n-GaAs層、
208…n-AlxGa1-xAs層、
209…n-AlxGa1-xAs層、
210…n+-GaAs層、
211…アノードオーミック電極、
212…カソードオーミック電極、
213…オーミック電極、
214…オーミック電極、
215…レジスト、
216…導電性膜、
217…Au、
221…n-GaAs層、
230…分離領域、
601…発振素子、
602…バラクタダイオード、
603…λ/4長スタブ、
604…λ/4長スタブ、
801…半絶縁性GaAs基板、
802…n+-GaAs層、
803…n-GaAs層、
804…p-GaAs層、
805…p+-GaAs層、
806…TiW、
807…Au、
808…Ti、
809…Au、
810…Ti、
811…Au、
901…発振器、
902…ミキサー、
903…フィルター、
904…パワーアンプ、
905…アンテナ、
906…ローノイズアンプ、
910…メタルグランド、
911…VCO、
912,913,913B…アルミナ部材、
914…Auワイヤ、
915…蓋、
916…ガンダイオード、
917…ショットキーダイオード。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device in which different semiconductor elements are integrated on the same substrate, a manufacturing method thereof, and a millimeter wave band communication device.
[0002]
[Prior art]
In recent years, in millimeter wave bands (30 GHz to 90 GHz), transistors such as HBT (heterojunction bipolar transistor) and HEMT (high electron mobility transistor) are used as oscillation elements and amplifiers, and Schottky diodes are used as varactors and mixers. Has been done. Further, there are semiconductor devices integrated by fabricating these elements on the same substrate (Japanese Patent Laid-Open Nos. 3-64929 and 63-129656).
[0003]
However, in the millimeter wave band, when HBT or HEMT is used as the oscillation element, the emitter width (1 μm or less), the gate length (0.2 μm or less), etc. are required in order to cope with higher frequency transistors. It is necessary to reduce the parasitic capacitance and the parasitic resistance due to the above, and this is a complicated process, so that the yield is reduced. Further, when the emitter width and gate length are miniaturized, there is a problem that the amount of current becomes small and it becomes difficult to obtain output power necessary as an oscillation element.
[0004]
Therefore, as a semiconductor device for solving these problems, there is a semiconductor device using a diode having a negative resistance instead of HBT or HEMT as an oscillation element (Japanese Patent Laid-Open No. 1-112827). In this semiconductor device, as shown in FIG. + An electrode of TiW806 / Au807 is provided on the GaAs
[0005]
Hereinafter, the structure and manufacturing method of the semiconductor device will be described with reference to FIG.
[0006]
As shown in FIG. 18A, first, on a
[0007]
Next, as shown in FIG. 18B, a photoresist is applied, a square with a side of 75 μm is patterned, and an electrode of Ti 808 (100 nm) / Au 809 (400 mn) is formed by a lift-off method. At this time, the electrodes (808, 809) are self-aligned with the electrodes (806, 807).
[0008]
Next, as shown in FIG. + -An anisotropic plasma etching is performed on a part of the
[0009]
In the semiconductor device using the IMPATT diode having the negative resistance, other elements can be integrated on the
[0010]
[Problems to be solved by the invention]
By the way, in the semiconductor element using the IMPATT diode having the negative resistance, ion implantation is used as a method for manufacturing an active element other than the IMPATT diode on the semi-insulating substrate. Therefore, the ion-implanted region is activated. Therefore, it is necessary to perform heat treatment (annealing) at a high temperature (for example, about 600 ° C.) after ion implantation. Due to this heat treatment, there is a problem that the contact resistance of the previously fabricated IMPATT diode part and the epitaxial structure are deteriorated (heterojunction deterioration, concentration profile deterioration).
[0011]
In addition, n which is a contact layer of the IMPATT diode + The GaAs
[0012]
As described above, in the above semiconductor device, it is difficult to obtain desired characteristics even if a diode having a negative resistance and a Schottky diode are formed on the same substrate, and further, reproducibility cannot be obtained.
[0013]
Accordingly, an object of the present invention is to provide a semiconductor device capable of easily integrating a diode having a negative resistance without deterioration of contact resistance and deterioration of an epitaxial structure and a Schottky diode having good Schottky characteristics on the same substrate. The present invention provides a manufacturing method and a low-loss and high-performance millimeter-wave band communication device using the semiconductor device.
[0014]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor device according to a first invention is formed by epitaxial growth on a semi-insulating substrate, and at least an ohmic electrode side high concentration semiconductor layer and a Schottky electrode side low concentration semiconductor layer are sequentially stacked. A semiconductor device comprising: a multilayer structure having key diode characteristics; and a multilayer structure having negative resistance diode characteristics formed by epitaxial growth on the multilayer structure having Schottky diode characteristics, wherein the negative resistance diode characteristics The negative resistance diode characteristic is provided in a region other than the formation region of the diode having the negative resistance in which the anode ohmic electrode and the cathode ohmic electrode are formed, and the diode having the negative resistance. A Schottky electrode is formed on the active layer having a multilayer structure The Schottky electrode having a laminated structure provided in a region other than the first Schottky diode formed, the formation region of the diode having the negative resistance and the formation region of the first Schottky diode, and having the Schottky diode characteristics And a second Schottky diode having an ohmic electrode formed on the ohmic electrode high concentration semiconductor layer.
[0015]
According to the semiconductor device having the above-described structure, the negative resistance formed by the anode ohmic electrode and the cathode ohmic electrode is provided in the laminated structure having the negative resistance diode characteristic formed by the epitaxial growth, and the negative resistance is provided. A first Schottky diode in which a Schottky electrode is formed on an active layer having a multilayer structure having the negative resistance diode characteristic is provided in a region other than the formation region of the diode having n. Furthermore, in a region other than the formation region of the diode having negative resistance and the formation region of the first Schottky diode, a Schottky electrode having a Schottky diode characteristic having a Schottky diode property formed by epitaxial growth on the semi-insulating substrate A second Schottky diode having a Schottky electrode and an ohmic electrode formed on the side low concentration semiconductor layer and the ohmic electrode side high concentration semiconductor layer is provided. Accordingly, since there is no need to perform ion implantation and high-temperature heat treatment, problems such as the epitaxial structure of the diode having negative resistance and the deterioration of contact resistance are eliminated. In the first Schottky diode, since the Schottky electrode is formed on the active layer having a negative resistance diode characteristic, a Schottky diode having a large capacitance change suitable for use in a varactor diode or the like is obtained. In addition, in the second Schottky diode, a Schottky electrode is formed on the Schottky electrode side low concentration semiconductor layer and an ohmic electrode is formed on the ohmic electrode side high concentration semiconductor layer. A Schottky diode having a small resistance component and a small capacitance can be obtained. Such a first Schottky diode having a large capacitance change, a second Schottky diode having a small resistance component and a small capacitance, and a diode having a negative resistance can be integrated on the same substrate, thereby reducing signal loss. Miniaturization can be achieved.
[0016]
The semiconductor device of the second invention is formed by epitaxial growth on a laminated structure having a negative resistance diode characteristic formed by epitaxial growth on a semi-insulating substrate, and on the laminated structure having the negative resistance diode characteristic, A semiconductor device comprising a laminated structure having a Schottky diode characteristic in which at least an ohmic electrode side high-concentration semiconductor layer and a Schottky electrode side low-concentration semiconductor layer are sequentially laminated, and the laminated structure having the negative resistance diode characteristic A diode having a negative resistance in which an anode ohmic electrode and a cathode ohmic electrode are formed, and a stacked structure provided in a region other than the formation region of the diode having the negative resistance and having the negative resistance diode characteristics A first Schottky in which a Schottky electrode is formed on the active layer of On the low-concentration semiconductor layer on the Schottky electrode side of the stacked structure provided in a region other than the formation region of the diode and the diode having the negative resistance and the formation region of the first Schottky diode And a second Schottky diode having an ohmic electrode formed on the ohmic electrode side high concentration semiconductor layer.
[0017]
According to the semiconductor device of the above embodiment, a diode having negative resistance in which an anode ohmic electrode and a cathode ohmic electrode are formed in a laminated structure having negative resistance diode characteristics formed by epitaxial growth on the semi-insulating substrate is provided. A first Schottky diode in which a Schottky electrode is formed on an active layer having a laminated structure having the negative resistance diode characteristic is provided in a region other than the formation region of the diode having the negative resistance. Furthermore, the Schottky electrode side low-concentration semiconductor layer having a Schottky diode characteristic having a Schottky diode characteristic formed by the epitaxial growth in a region other than the formation region of the diode having the negative resistance and the formation region of the first Schottky diode, A second Schottky diode having a Schottky electrode and an ohmic electrode formed on the ohmic electrode side high concentration semiconductor layer is provided. Accordingly, since there is no need to perform ion implantation and high-temperature heat treatment, problems such as the epitaxial structure of the diode having negative resistance and the deterioration of contact resistance are eliminated. In the first Schottky diode, since the Schottky electrode is formed on the active layer having a negative resistance diode characteristic, a Schottky diode having a large capacitance change suitable for use in a varactor diode or the like is obtained. In addition, in the second Schottky diode, a Schottky electrode is formed on the Schottky electrode side low concentration semiconductor layer and an ohmic electrode is formed on the ohmic electrode side high concentration semiconductor layer. A Schottky diode having a small resistance component and a small capacitance can be obtained. Such a first Schottky diode having a large capacitance change, a second Schottky diode having a small resistance component and a small capacitance, and a diode having a negative resistance can be integrated on the same substrate, thereby reducing signal loss. Miniaturization can be achieved.
[0018]
In one embodiment, the semiconductor device of the first invention is characterized in that an etching stop layer is stacked on the Schottky electrode side low concentration semiconductor layer.
[0019]
According to the semiconductor device of the above embodiment, by stacking the etching stop layer on the low-concentration semiconductor layer on the Schottky electrode side, the stacked structure having the diode characteristics having the negative resistance is selectively etched and removed. And the over-etching of the low-concentration semiconductor layer on the Schottky electrode side of the second Schottky diode is eliminated, and the thickness of the low-concentration semiconductor layer on the Schottky electrode side is controlled within the wafer surface by the thickness during epitaxial growth And variations among wafers can be reduced. Thereby, the reproducibility of the characteristics of the second Schottky diode is obtained.
[0020]
In one embodiment, the semiconductor device of the second invention is characterized in that an etching stop layer is laminated under the Schottky electrode side low concentration semiconductor layer.
[0021]
According to the semiconductor device of the embodiment, the Schottky electrode side low concentration semiconductor layer is selected by stacking the etching stop layer under the Schottky electrode side low concentration semiconductor layer of the stacked structure having the Schottky diode characteristics. Therefore, the multilayer structure having the negative resistance diode characteristics is not over-etched, and the active layer of the multilayer structure having the negative resistance diode characteristics is in-plane with the thickness during epitaxial growth. And the variation between wafers can be reduced. Thereby, reproducibility of the characteristics of the diode having negative resistance can be obtained.
[0022]
In one embodiment, the diode having negative resistance is a Gunn diode.
[0023]
According to the semiconductor device of the above embodiment, since the diode having the negative resistance is a Gunn diode, it is possible to integrate an oscillation element with low phase noise and a Schottky diode on the same substrate.
[0024]
In one embodiment, at least two of the diode having negative resistance, the first Schottky diode, and the second Schottky diode are connected by a transmission line.
[0025]
According to the semiconductor device of the above embodiment, the transmission line connecting the devices can be shortened by fabricating the diode having negative resistance and the first and second Schottky diodes on the same substrate. It is very effective in reducing signal loss.
[0026]
The semiconductor device manufacturing method of the present invention is the method of manufacturing the semiconductor device of the first invention, wherein at least the ohmic electrode side high concentration semiconductor layer and the Schottky electrode side low concentration semiconductor are formed on the semi-insulating substrate. A step of forming a laminated structure having a Schottky diode characteristic in which layers are sequentially laminated by epitaxial growth, and at least a high-concentration semiconductor layer on the anode ohmic electrode side, an active layer, and a cathode ohmic electrode on the laminated structure having the Schottky diode characteristic; Forming a laminated structure having negative resistance diode characteristics in which high-concentration semiconductor layers are sequentially laminated, and negative resistance by selectively etching the laminated structure having negative resistance diode characteristics. Diode region and first Schottky diode region And a second Schottky diode region by selectively etching the stacked structure having the Schottky diode characteristic in a region other than the diode region having the negative resistance and the first Schottky diode region. Forming a diode region having a negative resistance, a separation region separating the first Schottky diode region and the second Schottky diode region, and a diode region having the negative resistance. Forming an anode ohmic electrode and a cathode ohmic electrode, forming an ohmic electrode in the first and second Schottky diode regions, and forming a Schottky electrode in the first and second Schottky diode regions; Dies with negative resistance The anode ohmic electrode and the cathode ohmic electrode in the cathode region are connected to at least two of the ohmic electrode and the Schottky electrode in the first Schottky diode region and the ohmic electrode and the Schottky electrode in the second Schottky diode region. And a step of forming a transmission line.
[0027]
According to the semiconductor device manufacturing method, since there is no need to perform ion implantation and high-temperature heat treatment, problems such as an epitaxial structure of a diode having negative resistance and deterioration of contact resistance are eliminated. In the first Schottky diode, since the Schottky electrode is formed on the active layer having a negative resistance diode characteristic, a Schottky diode having a large capacitance change suitable for use in a varactor diode or the like is obtained. In addition, in the second Schottky diode, a Schottky electrode is formed on the Schottky electrode side low concentration semiconductor layer and an ohmic electrode is formed on the ohmic electrode side high concentration semiconductor layer. A Schottky diode having a small resistance component and a small capacitance can be obtained. Such a first Schottky diode having a large capacitance change, a second Schottky diode having a small resistance component and a small capacitance, and a diode having a negative resistance can be integrated on the same substrate, thereby reducing signal loss. Miniaturization can be achieved. In addition, a semiconductor device having a small in-plane variation in characteristics of the negative resistance diode and the first and second Schottky diodes can be easily manufactured on the same substrate.
[0028]
The semiconductor device manufacturing method according to the present invention is the method for manufacturing the semiconductor device according to the second invention, wherein at least the anode ohmic electrode side high-concentration semiconductor layer, the active layer, and the cathode ohmic electrode are formed on the semi-insulating substrate. Forming a laminated structure having a negative resistance diode characteristic in which a high-concentration semiconductor layer is sequentially laminated, and at least an ohmic electrode-side high-concentration semiconductor layer and a shot on the laminated structure having the negative resistance diode characteristic. A step of forming a stacked structure having a Schottky diode characteristic in which key-electrode-side low-concentration semiconductor layers are sequentially stacked by epitaxial growth, and a second Schottky diode by selectively etching the stacked structure having the Schottky diode characteristic. Forming the region, and the negative resistance diode Forming a diode region having a negative resistance and a first Schottky diode region by selectively etching a laminated structure having a diode characteristic; and the diode region having a negative resistance and the first Schottky Forming a separation region for separating the diode region and the second Schottky diode region; forming an anode ohmic electrode and a cathode ohmic electrode in the diode region having a negative resistance; and the first and second Schottky electrodes Forming an ohmic electrode in the diode region; forming a Schottky electrode in the first and second Schottky diode regions; an anode ohmic electrode in the diode region having negative resistance; a cathode ohmic electrode; 1 Schottky diode area Mikku electrode, is characterized by a step of forming a transmission line connecting at least two of the Schottky electrode and the second Schottky diode region ohmic electrode, the Schottky electrode.
[0029]
According to the semiconductor device manufacturing method, since there is no need to perform ion implantation and high-temperature heat treatment, problems such as an epitaxial structure of a diode having negative resistance and deterioration of contact resistance are eliminated. In the first Schottky diode, since the Schottky electrode is formed on the active layer having a negative resistance diode characteristic, a Schottky diode having a large capacitance change suitable for use in a varactor diode or the like is obtained. In addition, in the second Schottky diode, a Schottky electrode is formed on the Schottky electrode side low concentration semiconductor layer and an ohmic electrode is formed on the ohmic electrode side high concentration semiconductor layer. A Schottky diode having a small resistance component and a small capacitance can be obtained. Such a first Schottky diode having a large capacitance change, a second Schottky diode having a small resistance component and a small capacitance, and a diode having a negative resistance can be integrated on the same substrate, thereby reducing signal loss. Miniaturization can be achieved. In addition, a semiconductor device having a small in-plane variation in characteristics of the negative resistance diode and the first and second Schottky diodes can be easily manufactured on the same substrate.
[0030]
The millimeter-wave band communication apparatus of the present invention is a millimeter-wave band communication apparatus using the semiconductor device, wherein the diode having the negative resistance is used as an oscillation element, and the transmission line is used as an open stub or a short stub. The first Schottky diode is used as a varactor diode, and the second Schottky diode is used as a mixer.
[0031]
According to the millimeter-wave band communication apparatus having the above configuration, the diode having a negative resistance used as the oscillator, the transmission line used as an open stub or a short stub, the first Schottky diode used as a varactor diode, and the mixer are used. Since the second Schottky diode can be integrated on the same substrate, the transmission line is compared with a circuit in which a diode having a negative resistance, which is an oscillation element, and a Schottky diode are fabricated using different wafers and mounted. Loss and mounting loss (such as wire bond loss) can be reduced, and performance degradation such as deterioration of phase noise can be prevented.
[0032]
In one embodiment, the millimeter-wave band communication device is characterized in that the diode having the negative resistance is a Gunn diode.
[0033]
According to the millimeter-wave band communication device of the above embodiment, an oscillation element with small phase noise can be obtained by using a diode having negative resistance as a Gunn diode, and in particular, when used as an oscillation element of an oscillator, the performance of the oscillator Will improve.
[0034]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a semiconductor device, a manufacturing method thereof, and a millimeter wave band communication device according to the present invention will be described in detail with reference to embodiments shown in the drawings.
[0035]
(First embodiment)
FIG. 1 is a cross-sectional view of a Gunn diode / Schottky diode integrated circuit of a semiconductor device according to a first embodiment of the present invention.
[0036]
In FIG. 1, a Gunn diode 11 as a diode having a negative resistance in a region A, a
[0037]
In the region A, the
[0038]
Next, FIGS. 2 to 7 are cross-sectional views of steps for explaining a method of manufacturing the Gunn diode / Schottky diode integrated circuit.
[0039]
As shown in FIG. 2, an ohmic electrode side high-concentration semiconductor layer for a Schottky diode is formed on a
[0040]
N above + The -
[0041]
Thereafter, as shown in FIG. 3, the region that becomes the cathode of the Gunn diode is masked by the
[0042]
In this way, etching with a total film thickness of 2000 nm or more can be performed uniformly and accurately within the wafer surface. Further, by reusing the
[0043]
Next, as shown in FIG. 4, a portion that becomes the Gunn diode 11 (shown in FIG. 1) in the region A and a portion that becomes the first Schottky diode 12 (shown in FIG. 1) in the region B are photoresist patterns or the like. After the masking with n, the n-
[0044]
Next, a portion that becomes the Gunn diode 11 (shown in FIG. 1) in the region A, a portion that becomes the first Schottky diode 12 (shown in FIG. 1) in the region B, and a second Schottky diode 13 (shown in FIG. 1). The Schottky electrode region (shown in FIG. 1) is masked with a photoresist pattern or the like, and the n-
[0045]
Next, as shown in FIG. 5, a portion that becomes the Gunn diode 11 (shown in FIG. 1) in the region A, a portion that becomes the first Schottky diode 12 (shown in FIG. 1) in the region B, and a region C After forming a resist mask by performing resist patterning so as to isolate the portion that becomes the second Schottky diode 13 (shown in FIG. 1), n + -
[0046]
Next, as shown in FIG. 6, the anode ohmic electrode formation region, the cathode ohmic electrode formation region of the Gunn diode 11 (shown in FIG. 1), and the first Schottky diode 12 (shown in FIG. 1) in the region B AuGe (100 nm) / Ni (15 nm) / Au (100 nm) is formed in the ohmic electrode forming region and the ohmic electrode forming region of the second Schottky diode 13 (shown in FIG. 1) in region C by vapor deposition or the like, The ohmic electrode is alloyed by heat treatment at 390 ° C. By doing so, the
[0047]
Next, as shown in FIG. 7, the resist is left by resist patterning where the transmission line (wiring) of the step portion of each device (11, 12, 13 shown in FIG. 1) passes, and then the resist is softened at a temperature. A resist 115 that covers the stepped portion is formed by performing reflow by heat treatment. This resist 115 prevents the transmission line from being disconnected at the stepped portion.
[0048]
Next, as shown in FIG. 1, on the
[0049]
Next, a resist having a film thickness of 15 μm is applied, patterning of a region to be the transmission line 14 (116, 117) is performed, and then Au plating with a thickness of 9 μm is performed. Thereafter, the resist is removed, the unnecessary
[0050]
Further, although Au plating is used to form the transmission line 14, Cu plating can also be used for cost reduction.
[0051]
In this first embodiment, wet etching is performed, but dry etching using a chlorine-based gas may be used instead. In the case of dry etching, since it is difficult to etch a layer containing In, the n-InGaP layer stops being etched in the same manner as in wet etching. In this embodiment, an n-type semiconductor is used for the low-concentration semiconductor layer on the Schottky electrode side of the
[0052]
In the first embodiment, the resist 115 reflowed so that the transmission line 14 at the step portion of each device (11, 12, 13) is not disconnected is used. Instead, polyimide, benzocyclobutene, spin-on glass, or the like is used. May be applied to form a planarizing film. For example, as shown in FIG. 8, a
[0053]
In the present invention, the GaAs / AlGaAs system is used, but other semiconductors that generate negative resistance may be used. For example, when an InP / InGaAs system is used, characteristics such as efficiency at a high frequency of the Gunn diode are improved as compared with a GaAs / AlGaAs system.
[0054]
The
[0055]
Further, the n-
[0056]
Further, since the diode having the negative resistance is the Gunn diode 11, the oscillation element having a small phase noise and the first and
[0057]
Also, by fabricating the Gunn diode 11 and the first and
[0058]
(Second embodiment)
Generally speaking, epitaxial growth greatly affects the state of the lower layer. In the first embodiment, since the material of the Gunn diode 11 is laminated on the material of the
[0059]
Therefore, in the second embodiment of the present invention, a Gunn diode / Schottky diode integrated circuit in which the characteristics of the active layer of the Gunn diode are stabilized by stacking the Schottky diode structure on the Gunn diode structure will be described. .
[0060]
9, the
[0061]
In the region A, the
[0062]
10 to 14 are cross-sectional views illustrating the steps of the method for manufacturing the Gunn diode / Schottky diode integrated circuit.
[0063]
As shown in FIG. 10, an anode ohmic electrode side high-concentration semiconductor layer for a Gunn diode is formed on a
[0064]
Thereafter, as shown in FIG. 11, the region to be the
[0065]
Next, the cathode region of the Gunn diode 21 (shown in FIG. 9) and the region of the second Schottky diode 22 (shown in FIG. 9) are masked with the
[0066]
Next, as shown in FIG. 12, the portion of the Gunn diode 21 (shown in FIG. 9) in the region A, the portion of the first Schottky diode 22 (shown in FIG. 9) in the region B, and the second of the region C A resist mask (not shown) is formed by performing resist patterning so as to isolate the portion of the Schottky diode 23 (shown in FIG. 9), and n + -The
[0067]
Next, as shown in FIG. 13, the anode ohmic electrode formation region and the cathode ohmic electrode formation region of the
[0068]
Next, as shown in FIG. 14, the resist is left by resist patterning at the place where the transmission line (wiring) of the stepped portion of each device (21, 22, 23 shown in FIG. 9) passes, and then the temperature at which the resist softens Then, heat treatment is performed and reflow is performed to form a resist 215 that covers the stepped portion. The resist 215 prevents the transmission line from being disconnected at the stepped portion.
[0069]
Next, as shown in FIG. 9, the Schottky of the n-
[0070]
Next, a resist having a film thickness of 15 μm is applied, patterning of a region to be the
[0071]
The
[0072]
Further, by stacking an n-
[0073]
Further, since the diode having the negative resistance is the
[0074]
Also, by fabricating the
[0075]
(Third embodiment)
FIG. 15 is a diagram showing a corresponding circuit of a voltage controlled oscillator using the semiconductor device of the third embodiment of the present invention. A Gunn diode and a Schottky diode manufactured on the same substrate in the semiconductor devices of the first and second embodiments are used for this voltage controlled oscillator (hereinafter referred to as VCO).
[0076]
In the VCO, an
[0077]
In the millimeter wave band (30 GHz to 90 GHz), if a VCO is configured by fabricating and mounting Gunn diodes and Schottky diodes on different wafers, transmission line losses and losses during mounting (such as wire bond losses) will occur. This leads to a decrease in performance such as an increase in Q value and a decrease in phase noise. Therefore, producing a Gunn diode and a Schottky diode, which are oscillation elements, on the same substrate and shortening the transmission line between devices is very effective in reducing signal loss and miniaturization.
[0078]
At this time, the capacity of the
[0079]
Furthermore, when it is necessary to increase the Q value of the VCO, it is effective to provide a dielectric resonator on the substrate. However, since the VCO is conventionally configured as a hybrid type, the dielectric resonator manufactured separately is used. Was implemented. In such a method, there is a problem that if the accuracy at the time of mounting the dielectric resonator is poor, the coupling of the electromagnetic field is deteriorated and a sufficient effect cannot be obtained. Particularly in the millimeter wave band, since the wavelength is short, high accuracy is required. On the other hand, in the third embodiment, since the wafer is monolithic, dielectric resonators can be formed on each chip simultaneously with high accuracy, and variations in characteristics between the chips are reduced. Specifically, after the transmission line is formed, the dielectric is deposited by sputtering, vapor deposition, or the like, or a sol / gel-like dielectric is spin coated to form the entire surface of the wafer. Thereafter, a dielectric resonator can be manufactured by forming an etching mask using photolithography using a resist or the like and etching away unnecessary dielectrics. Since the manufacturing accuracy of the etching mask by photolithography can be 1 μm or less, the distance between the dielectric resonator and the transmission line can be controlled with high accuracy.
[0080]
Further, according to the VCO of the third embodiment, in addition to loss reduction and downsizing, there is an advantage that the oscillation frequency is stabilized when mounted on the package. Details will be described with reference to FIG. FIG. 16A shows an example in which the
[0081]
This difference in the height of the package results in a difference in the stray capacitance in the package. If the stray capacitance is large, unnecessary oscillation occurs in the package or the oscillation of the VCO stops. Therefore, it is very important to keep the height h of the package low. In particular, in a VCO in the millimeter wave band, since the oscillation frequency is high, there is a tendency that oscillation lower than a necessary oscillation frequency is likely to occur. Therefore, it can be said that the VCO using the mounting form of FIG. 16A is suitable for the millimeter wave band.
[0082]
FIG. 17A is a configuration diagram of a transmitter as a millimeter wave band communication device using the VCO, and FIG. 17B is a configuration of a receiver as a millimeter wave band communication device using the VCO. FIG.
[0083]
The transmitter illustrated in FIG. 17A includes a
[0084]
In addition to the
[0085]
The VCO configured in the third embodiment is used for the transmitter and the receiver, the VCO of FIG. 15 is used for the
[0086]
Thus, since the transmitter and the receiver can easily produce Schottky diodes having different characteristics, circuits having an oscillator function and a mixer function can be integrated on the same substrate. The
[0087]
In the first to third embodiments, the Gunn diode is used as the negative resistance diode, but a negative resistance diode such as a tunnel diode or an impat diode may be used.
[0088]
【The invention's effect】
As is clear from the above, according to the semiconductor device and the manufacturing method thereof of the present invention, without using a complicated process, a diode having a negative resistance, which is an oscillation element with high frequency power and low phase noise, and capacitance change The first Schottky diode having a large resistance and the second Schottky diode having a small resistance component and a small capacitance can be easily integrated on the same substrate.
[0089]
Further, according to the millimeter wave band communication device of the present invention, signal loss can be reduced and the size can be reduced, and a high performance millimeter wave band communication device can be realized.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a Gunn diode / Schottky diode integrated circuit as a semiconductor device according to a first embodiment of the present invention;
FIG. 2 is a cross-sectional view for explaining one step of the manufacturing process of the semiconductor device.
FIG. 3 is a cross-sectional view for explaining one step of the manufacturing process of the semiconductor device following FIG. 2;
FIG. 4 is a cross-sectional view for explaining one step of the manufacturing process of the semiconductor device following FIG. 3;
FIG. 5 is a cross-sectional view for explaining one step of the manufacturing process of the semiconductor device following FIG. 4;
FIG. 6 is a cross-sectional view for explaining one step of the manufacturing process of the semiconductor device subsequent to FIG.
FIG. 7 is a cross-sectional view for explaining one step of the manufacturing process of the semiconductor device following FIG. 6;
FIG. 8 is a cross-sectional view for explaining one step of the manufacturing process of the semiconductor device following FIG.
FIG. 8 is a cross-sectional view of a Gunn diode / Schottky diode integrated circuit as a semiconductor device according to a second embodiment of the present invention;
FIG. 10 is a cross-sectional view for explaining a step in the manufacturing process of the semiconductor device.
FIG. 11 is a cross-sectional view for explaining one step of the manufacturing process of the semiconductor device following FIG. 10;
12 is a cross-sectional view for explaining one step of the manufacturing process of the semiconductor device following FIG. 11. FIG.
FIG. 13 is a cross-sectional view for explaining one step of the manufacturing process of the semiconductor device following FIG. 12;
FIG. 14 is a cross-sectional view for explaining one step of the manufacturing process of the semiconductor device following FIG. 13;
FIG. 15 is a diagram showing an equivalent circuit of a VCO using a semiconductor device according to a third embodiment of the present invention.
16A is a cross-sectional view in which the VCO is mounted on a package, and FIG. 16B is a cross-sectional view in which the VCO is mounted on the package in a hybrid configuration.
FIG. 17A is a configuration diagram of a transmitter using the VCO, and FIG. 17B is a configuration diagram of a receiver using the VCO.
FIG. 18 is a cross-sectional view illustrating a conventional semiconductor device.
[Explanation of symbols]
11, 21 ... Gunn diode,
12, 22 ... first Schottky diode,
13, 23 ... second Schottky diode,
14, 24 ... transmission line,
101 ... Semi-insulating GaAs substrate,
102 ... n + -GaAs layer,
103 ... n-GaAs layer,
104: n-InGaP layer,
105 ... n + -GaAs layer,
106: n-InGaP layer,
107: n-GaAs layer,
108 ... n-Al x Ga 1-x As layer,
109 ... n-Al x Ga 1-x As layer,
110 ... n + -GaAs layer,
111 ... Anode ohmic electrode,
112 ... Cathode ohmic electrode,
113 ... Ohmic electrode,
114: Ohmic electrode,
115 ... resist,
116 ... conductive film,
117 ... transmission line,
118 ... planarization film,
119 ... SiN film,
120 ... resist mask,
121 ... n-GaAs layer,
130 ... separation region,
201: Semi-insulating GaAs substrate,
204: n-InGaP layer,
205 ... n + -GaAs layer,
206 ... n-InGaP layer,
207 ... n-GaAs layer,
208 ... n-Al x Ga 1-x As layer,
209 ... n-Al x Ga 1-x As layer,
210 ... n + -GaAs layer,
211 ... Anode ohmic electrode,
212 ... Cathode ohmic electrode,
213 ... Ohmic electrode,
214 ... Ohmic electrode,
215 ... resist,
216 ... conductive film,
217 ... Au,
221 ... n-GaAs layer,
230 ... separation region,
601 ... an oscillation element,
602: Varactor diode,
603 ... λ / 4 long stub,
604 ... λ / 4 long stub,
801: Semi-insulating GaAs substrate,
802 ... n + -GaAs layer,
803 ... n-GaAs layer,
804 ... p-GaAs layer,
805 ... p + -GaAs layer,
806 ... TiW,
807 ... Au,
808 ... Ti,
809 ... Au,
810 ... Ti,
811 ... Au,
901 ... an oscillator,
902 ... Mixer,
903 ... filter,
904 ... Power amplifier,
905 ... an antenna,
906: Low noise amplifier,
910 ... Metal ground,
911 ... VCO,
912, 913, 913B ... alumina member,
914 ... Au wire,
915 ... lid,
916 ... Gunn diode,
917: Schottky diode.
Claims (10)
上記ショットキーダイオード特性を有する積層構造上にエピタキシャル成長により形成された負性抵抗ダイオード特性を有する積層構造とを備えた半導体装置であって、
上記負性抵抗ダイオード特性を有する積層構造に設けられ、アノードオーミック電極とカソードオーミック電極が形成された負性抵抗を有するダイオードと、上記負性抵抗を有するダイオードの形成領域以外の領域に設けられ、上記負性抵抗ダイオード特性を有する積層構造の活性層上にショットキー電極が形成された第1ショットキーダイオードと、
上記負性抵抗を有するダイオードの形成領域および上記第1ショットキーダイオードの形成領域以外の領域に設けられ、上記ショットキーダイオード特性を有する積層構造の上記ショットキー電極側低濃度半導体層上にショットキー電極が形成され、上記オーミック電極側高濃度半導体層上にオーミック電極が形成された第2ショットキーダイオードとを備えたことを特徴とする半導体装置。A laminated structure having a Schottky diode characteristic formed by epitaxial growth on a semi-insulating substrate and at least an ohmic electrode side high concentration semiconductor layer and a Schottky electrode side low concentration semiconductor layer are sequentially laminated,
A semiconductor device comprising a laminated structure having a negative resistance diode characteristic formed by epitaxial growth on the laminated structure having the Schottky diode characteristic,
Provided in a layered structure having the above negative resistance diode characteristics, provided in a region other than the formation region of the negative resistance diode in which the anode ohmic electrode and the cathode ohmic electrode are formed, and the diode having the negative resistance, A first Schottky diode in which a Schottky electrode is formed on an active layer having a multilayer structure having the negative resistance diode characteristics;
A Schottky is provided on the low-concentration semiconductor layer on the Schottky electrode side of the stacked structure provided in a region other than the formation region of the diode having the negative resistance and the formation region of the first Schottky diode. A semiconductor device comprising: a second Schottky diode in which an electrode is formed and an ohmic electrode is formed on the ohmic electrode side high concentration semiconductor layer.
上記負性抵抗ダイオード特性を有する積層構造上にエピタキシャル成長により形成され、少なくともオーミック電極側高濃度半導体層とショットキー電極側低濃度半導体層が順次積層されたショットキーダイオード特性を有する積層構造とを備えた半導体装置であって、
上記負性抵抗ダイオード特性を有する積層構造に設けられ、アノードオーミック電極とカソードオーミック電極が形成された負性抵抗を有するダイオードと、上記負性抵抗を有するダイオードの形成領域以外の領域に設けられ、上記負性抵抗ダイオード特性を有する積層構造の活性層上にショットキー電極が形成された第1ショットキーダイオードと、
上記負性抵抗を有するダイオードの形成領域および上記第1ショットキーダイオードの形成領域以外の領域に設けられ、上記ショットキーダイオード特性を有する積層構造の上記ショットキー電極側低濃度半導体層上にショットキー電極が形成され、上記オーミック電極側高濃度半導体層上にオーミック電極が形成された第2ショットキーダイオードとを備えたことを特徴とする半導体装置。A laminated structure having negative resistance diode characteristics formed by epitaxial growth on a semi-insulating substrate;
A multilayer structure having a Schottky diode characteristic formed by epitaxial growth on the multilayer structure having the negative resistance diode characteristic and having at least an ohmic electrode side high concentration semiconductor layer and a Schottky electrode side low concentration semiconductor layer sequentially stacked. A semiconductor device,
Provided in a layered structure having the above negative resistance diode characteristics, provided in a region other than the formation region of the negative resistance diode in which the anode ohmic electrode and the cathode ohmic electrode are formed, and the diode having the negative resistance, A first Schottky diode in which a Schottky electrode is formed on an active layer having a multilayer structure having the negative resistance diode characteristics;
A Schottky is provided on the low-concentration semiconductor layer on the Schottky electrode side of the stacked structure provided in a region other than the formation region of the diode having the negative resistance and the formation region of the first Schottky diode. A semiconductor device comprising: a second Schottky diode in which an electrode is formed and an ohmic electrode is formed on the ohmic electrode side high concentration semiconductor layer.
上記ショットキー電極側低濃度半導体層上にエッチングストップ層が積層されていることを特徴とする半導体装置。The semiconductor device according to claim 1,
An etching stop layer is stacked on the Schottky electrode side low concentration semiconductor layer.
上記ショットキー電極側低濃度半導体層下にエッチングストップ層が積層されていることを特徴とする半導体装置。The semiconductor device according to claim 2,
An etching stop layer is laminated below the Schottky electrode side low concentration semiconductor layer.
上記負性抵抗を有するダイオードがガンダイオードであることを特徴とする半導体装置。5. The semiconductor device according to claim 1, wherein:
A semiconductor device, wherein the diode having negative resistance is a Gunn diode.
上記負性抵抗を有するダイオード,上記第1ショットキーダイオードおよび上記第2ショットキーダイオードのうちの少なくとも2つが伝送線路により接続されていることを特徴とする半導体装置。The semiconductor device according to claim 1 or 2,
A semiconductor device, wherein at least two of the diode having negative resistance, the first Schottky diode, and the second Schottky diode are connected by a transmission line.
半絶縁性基板上に、少なくともオーミック電極側高濃度半導体層とショットキー電極側低濃度半導体層が順次積層されたショットキーダイオード特性を有する積層構造をエピタキシャル成長により形成する工程と、
上記ショットキーダイオード特性を有する積層構造上に、少なくともアノードオーミック電極側高濃度半導体層,活性層およびカソードオーミック電極側高濃度半導体層が順次積層された負性抵抗ダイオード特性を有する積層構造をエピタキシャル成長により形成する工程と、
上記負性抵抗ダイオード特性を有する積層構造を選択的にエッチングすることにより負性抵抗を有するダイオード領域および第1ショットキーダイオード領域を形成する工程と、
上記負性抵抗を有するダイオード領域および上記第1ショットキーダイオード領域以外の領域において、上記ショットキーダイオード特性を有する積層構造を選択的にエッチングすることにより第2ショットキーダイオード領域を形成する工程と、
上記負性抵抗を有するダイオード領域および上記第1ショットキーダイオード領域および上記第2ショットキーダイオード領域を分離する分離領域を形成する工程と、
上記負性抵抗を有するダイオード領域にアノードオーミック電極およびカソードオーミック電極を形成すると共に、上記第1,第2ショットキーダイオード領域にオーミック電極を形成する工程と、
上記第1,第2ショットキーダイオード領域にショットキー電極を形成する工程と、
上記負性抵抗を有するダイオード領域のアノードオーミック電極,カソードオーミック電極と上記第1ショットキーダイオード領域のオーミック電極,ショットキー電極および上記第2ショットキーダイオード領域のオーミック電極,ショットキー電極のうちの少なくとも2つを接続する伝送線路を形成する工程とを有することを特徴とする半導体装置の製造方法。A method of manufacturing a semiconductor device according to claim 1,
Forming a laminated structure having a Schottky diode characteristic, in which at least an ohmic electrode side high concentration semiconductor layer and a Schottky electrode side low concentration semiconductor layer are sequentially laminated on a semi-insulating substrate by epitaxial growth;
A layered structure having a negative resistance diode characteristic in which at least an anode ohmic electrode side high-concentration semiconductor layer, an active layer, and a cathode ohmic electrode side high-concentration semiconductor layer are sequentially laminated on the layered structure having the Schottky diode characteristic is epitaxially grown. Forming, and
Forming a diode region having a negative resistance and a first Schottky diode region by selectively etching the laminated structure having the negative resistance diode characteristics;
Forming a second Schottky diode region by selectively etching the stacked structure having the Schottky diode characteristics in a region other than the diode region having the negative resistance and the first Schottky diode region;
Forming an isolation region that isolates the diode region having the negative resistance and the first Schottky diode region and the second Schottky diode region;
Forming an anode ohmic electrode and a cathode ohmic electrode in the diode region having negative resistance, and forming an ohmic electrode in the first and second Schottky diode regions;
Forming a Schottky electrode in the first and second Schottky diode regions;
At least one of an anode ohmic electrode, a cathode ohmic electrode in the diode region having negative resistance, an ohmic electrode in the first Schottky diode region, a Schottky electrode, an ohmic electrode in the second Schottky diode region, and a Schottky electrode Forming a transmission line connecting the two, a method of manufacturing a semiconductor device.
半絶縁性基板上に、少なくともアノードオーミック電極側高濃度半導体層,活性層およびカソードオーミック電極側高濃度半導体層が順次積層された負性抵抗ダイオード特性を有する積層構造をエピタキシャル成長により形成する工程と、上記負性抵抗ダイオード特性を有する積層構造上に、少なくともオーミック電極側高濃度半導体層とショットキー電極側低濃度半導体層が順次積層されたショットキーダイオード特性を有する積層構造をエピタキシャル成長により形成する工程と、
上記ショットキーダイオード特性を有する積層構造を選択的にエッチングすることにより第2ショットキーダイオード領域を形成する工程と、
上記負性抵抗ダイオード特性を有する積層構造を選択的にエッチングすることにより上記負性抵抗を有するダイオード領域および第1ショットキーダイオード領域を形成する工程と、
上記負性抵抗を有するダイオード領域および上記第1ショットキーダイオード領域および上記第2ショットキーダイオード領域を分離する分離領域を形成する工程と、
上記負性抵抗を有するダイオード領域にアノードオーミック電極およびカソードオーミック電極を形成すると共に、上記第1,第2ショットキーダイオード領域にオーミック電極を形成する工程と、
上記第1,第2ショットキーダイオード領域にショットキー電極を形成する工程と、
上記負性抵抗を有するダイオード領域のアノードオーミック電極,カソードオーミック電極と上記第1ショットキーダイオード領域のオーミック電極,ショットキー電極および上記第2ショットキーダイオード領域のオーミック電極,ショットキー電極のうちの少なくとも2つを接続する伝送線路を形成する工程とを有することを特徴とする半導体装置の製造方法。A method of manufacturing a semiconductor device according to claim 2,
Forming a laminated structure having a negative resistance diode characteristic by epitaxial growth on a semi-insulating substrate, in which at least an anode ohmic electrode side high concentration semiconductor layer, an active layer, and a cathode ohmic electrode side high concentration semiconductor layer are sequentially laminated; Forming a laminated structure having a Schottky diode characteristic by epitaxially growing at least an ohmic electrode side high-concentration semiconductor layer and a Schottky electrode side low-concentration semiconductor layer on the laminated structure having the negative resistance diode characteristic; and ,
Forming a second Schottky diode region by selectively etching the stacked structure having the Schottky diode characteristics;
Forming the diode region having the negative resistance and the first Schottky diode region by selectively etching the laminated structure having the negative resistance diode characteristics;
Forming an isolation region that isolates the diode region having the negative resistance and the first Schottky diode region and the second Schottky diode region;
Forming an anode ohmic electrode and a cathode ohmic electrode in the diode region having negative resistance, and forming an ohmic electrode in the first and second Schottky diode regions;
Forming a Schottky electrode in the first and second Schottky diode regions;
At least one of an anode ohmic electrode, a cathode ohmic electrode in the diode region having negative resistance, an ohmic electrode in the first Schottky diode region, a Schottky electrode, an ohmic electrode in the second Schottky diode region, and a Schottky electrode Forming a transmission line connecting the two, a method of manufacturing a semiconductor device.
上記負性抵抗を有するダイオードを発振素子として用い、
上記伝送線路をオープンスタブまたはショートスタブとして用い、
上記第1ショットキーダイオードをバラクターダイオードとして用い、
上記第2ショットキーダイオードをミキサーとして用いたことを特徴とするミリ波帯通信装置。A millimeter-wave band communication device using the semiconductor device according to claim 6,
Using the diode having the negative resistance as an oscillation element,
Use the transmission line as an open stub or short stub,
Using the first Schottky diode as a varactor diode,
A millimeter-wave band communication apparatus using the second Schottky diode as a mixer.
上記負性抵抗を有するダイオードがガンダイオードであることを特徴とするミリ波帯通信装置。In the millimeter waveband communication device according to claim 9,
A millimeter-wave band communication device, wherein the diode having negative resistance is a Gunn diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001080601A JP3658332B2 (en) | 2001-03-21 | 2001-03-21 | Semiconductor device, method for manufacturing the same, and millimeter-wave band communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001080601A JP3658332B2 (en) | 2001-03-21 | 2001-03-21 | Semiconductor device, method for manufacturing the same, and millimeter-wave band communication device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002280574A JP2002280574A (en) | 2002-09-27 |
| JP3658332B2 true JP3658332B2 (en) | 2005-06-08 |
Family
ID=18936851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001080601A Expired - Fee Related JP3658332B2 (en) | 2001-03-21 | 2001-03-21 | Semiconductor device, method for manufacturing the same, and millimeter-wave band communication device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3658332B2 (en) |
-
2001
- 2001-03-21 JP JP2001080601A patent/JP3658332B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002280574A (en) | 2002-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5614743A (en) | Microwave integrated circuit (MIC) having a reactance element formed on a groove | |
| US5347149A (en) | Integrated circuit and method | |
| US5705847A (en) | Semiconductor device | |
| EP3327774B1 (en) | Device with a conductive feature formed over a cavity and method therefor | |
| US5021361A (en) | Method for making a field effect transistor integrated with an opto-electronic device | |
| JP2793983B2 (en) | Monolithic integrated circuit | |
| US20070134820A1 (en) | Semiconductor device and manufacturing method of the same | |
| US11990537B2 (en) | Heterojunction bipolar transistor and power amplifier | |
| WO2002031886A1 (en) | Monolithically integrated e/d mode hemt and method for fabricating the same | |
| US7439595B2 (en) | Field effect transistor having vertical channel structure | |
| EP1291923A2 (en) | Heterojunction bipolar transistor and production process therefore | |
| US4463322A (en) | Self-biasing for FET-driven microwave VCOs | |
| JP3962558B2 (en) | Semiconductor device and oscillator | |
| US20050263822A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP3923260B2 (en) | Semiconductor device manufacturing method and oscillator | |
| JP2004241471A (en) | Compound semiconductor device and method of manufacturing the same, semiconductor device and high-frequency module | |
| JP3658332B2 (en) | Semiconductor device, method for manufacturing the same, and millimeter-wave band communication device | |
| JPH1050720A (en) | Method for manufacturing semiconductor device | |
| JPH0722310A (en) | Manufacture of semiconductor integrated circuit | |
| JP3350426B2 (en) | Method for manufacturing heterojunction bipolar transistor | |
| JPWO2003067664A1 (en) | Field effect transistor and manufacturing method thereof | |
| KR100396919B1 (en) | Integrated semiconductor device and fabrication of this device | |
| JP2001210722A (en) | Semiconductor device, manufacturing method thereof, millimeter wave band oscillator, and millimeter wave band communication device | |
| JPH05129345A (en) | Manufacturing method of microwave integrated circuit | |
| JP2006186336A (en) | Field effect transistor and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050311 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |