JP3659872B2

JP3659872B2 - 半導体装置

Info

Publication number: JP3659872B2
Application number: JP2000218824A
Authority: JP
Inventors: 賢造畑田; 浩三佐藤
Original assignee: 新藤電子工業株式会社
Priority date: 1999-11-30
Filing date: 2000-07-19
Publication date: 2005-06-15
Anticipated expiration: 2020-07-19
Also published as: JP2001223325A

Description

【０００１】
【発明の属する技術分野】
この発明は、ＩＣ、ＬＳＩ等の半導体チップなどの電子部品が搭載された絶縁基板を複数順次積層してなる半導体装置に関する。
【０００２】
【従来の技術】
近年、エレクトロニクス機器は、軽薄短小傾向を強め、高機能集積化および信号処理の高速化が進んでいる。これに伴って半導体装置の形状も、例えばＱＦＰ（Quad Flat Package）等のようなパッケージの側面から導電性配線であるリード端子をガルウィング状に引き出した形状から、例えばＢＧＡ（Ball Grid Array）等のようなパッケージの下面側に金バンプ等を用いて電極を形成した形状にすることにより、このような半導体装置をマザー基板に実装する際の半導体装置の占有面積を格段的に小型化し得る形状に移行してきている。
【０００３】
そして、このＢＧＡよりもさらに小型化した半導体装置として、例えばセラミックスからなる絶縁基板としてのリジッド基板等に電子部品である半導体チップをフリップチップ実装法などの手法を用いて実装してなるＣＳＰ（Chip Size Package）等が注目を集めている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述のような従来の半導体装置によると、パッケージを小型化することにより、マザー基板上におけるこのような半導体装置１つ分の占有面積を小さくすることはできるものの、近年のエレクトロニクス機器への新機能追加に伴い、マザー基板上に実装される半導体装置の実装点数が増加し続けていることから、これに対応させてマザー基板が大型化する問題があった。
【０００５】
また、かかる半導体装置では、マザー基板が大きくなるばかりでなく、主要な半導体装置から他の半導体装置までのリード端子の長さが極めて長くなったり、これに伴い信号の遅延、信号の歪み、消費電力の増大などを招き、所定の電気的性能を得ることが困難な不都合が生じる結果となる。特に、回路システムが、高速化、大容量化するメディア機器にあっては、このリード端子長の短縮は重要な課題であった。
【０００６】
さらに、マザー基板を小型化したとしても、マザー基板上における半導体装置１つ分の実装領域に実装し得る半導体装置の点数は１つであるため、逆にこのマザー基板上に実装し得る半導体装置の点数を限定するおそれもあった。
【０００７】
かかる問題を解決する１つの方法として、従来、例えば特開平10−223683号公報、実開昭63−61150号公報および特開平7−106509号公報等に開示されるように、半導体チップを搭載した絶縁フィルムや絶縁性シートに、配線、はんだボール、インナーリード、バイアホールおよびスルーホール等を設け、この絶縁フィルムや絶縁性シートを順次積層して、その絶縁フィルムや絶縁性シート間を配線、はんだボール、インナーリード、バイアホールおよびスルーホール等を介して導通接続するものが提案されていた。
【０００８】
ところが、これでは、絶縁フィルムや絶縁性シート間の接続状態を目視確認することが困難であり、また積層した絶縁フィルムや絶縁性シートの一部または全体を樹脂で封止する必要があることから、一部に不良が生じても修理するのが困難となり、未だ不十分な問題があった。
【０００９】
また、特開平7−14979号公報等に開示されるように、半導体メモリを搭載したリードレスのチップキャリアを、実装ケースの中に順次絶縁シートを介して積層し、これら積層したチップキャリアを、その側面に形成される端面スルーホール電極と、実装ケース内の信号線とを接触するようにして、導通接続するものも提案されていた。
【００１０】
しかし、これでも、積層したチップキャリア間の接続状態を目視確認することが困難であり、また各チップキャリア同士を接続するために、実装ケースや、その内部の信号線等が別途必要となる分、部品点数が増えて構成が煩雑となり、未だ不十分な問題があった。
【００１１】
そこで、この発明の第１の課題は、半導体装置において、積層した半導体装置間の接続状態を目視確認して容易に検査し、また半導体装置の部品点数を減らして構成を簡略化することにより、積層した絶縁基板間を簡便にかつ確実に導通接続することにある。
【００１２】
第２の課題は、導電性配線の一端部と、電子部品の電極との接続の際に、その導電性配線が曲がるのを防止することにある。
【００１３】
第３の課題は、電子部品が搭載された複数の絶縁基板を安定して積層することにあり、第４の課題は、それら積層した絶縁基板が、導通接続前に崩れるのを未然に防止することにある。
【００１４】
第５の課題は、複数の導電性配線が、ばらけるのを防止することにあり、第６の課題は、電子部品が搭載された複数の絶縁基板を積層する際、これら絶縁基板の位置決めを簡便にすることにある。
【００１５】
第７の課題は、導通接続の際の熱により生じる内部ひずみに起因して、各絶縁基板における隅部の導電性配線間に発生する応力集中に、耐え得ることにある。
【００１６】
第８の課題は、部品点数を増やすことなく、位置決め用のアライメントマークを形成することにあり、第９の課題は、その位置決め用のアライメントマークを簡単に形成することにある。
【００１７】
【課題を解決するための手段】
そのため、請求項１に記載の発明は、上述した第１ないし３の課題を達成すべく、
絶縁基板の一面上に、所定パターンで導電性配線が配設され、その導電性配線の一端部に接続して電子部品がフリップチップ実装されるとともに、上記導電性配線の他端部は上記絶縁基板の周縁部から突出して所定形状に折り曲げてなる一方、
上記電子部品が搭載された複数の上記絶縁基板を順次積層して、順次隣り合う下層の上記電子部品の上にその上層の上記絶縁基板を重ね、その最上層または最下層以外の上記絶縁基板を、第１の導電性配線が配設された第１の絶縁基板とし、最上層または最下層の上記絶縁基板を、第２の導電性配線が配設された第２の絶縁基板とするとき、上記第２の導電性配線の他端部を反対側の最下層または最上層まで延在して上記第１の導電性配線の他端部と導通接続してなる、
ことを特徴とする、半導体装置である。
【００２０】
請求項２に記載の発明は、上述した第４の課題を達成すべく、請求項１に記載の半導体装置において、隣り合う絶縁基板とその下層の上記電子部品とが接着剤を介在して重ねられてなる、ことを特徴とする。
【００２１】
請求項３に記載の発明は、上述した第５の課題を達成すべく、請求項１または２に記載の半導体装置において、第２の導電性配線の他端部に、その第２の導電性配線を束ねる、ばらけ防止部材を設けてなる、ことを特徴とする。
【００２２】
請求項４に記載の発明は、上述した第６の課題を達成すべく、請求項１、２または３に記載の半導体装置において、各絶縁基板の四隅部分に、これら絶縁基板を積層する際の位置決め用突起を有してなる、ことを特徴とする。
【００２３】
請求項５に記載の発明は、上述した第７の課題を達成すべく、請求項１、２、３または４に記載の半導体装置において、各上記絶縁基板にあって、第１および第２の導電性配線のうちの端部の導電性配線が、それ以外の導電性配線よりも幅広でなる、ことを特徴とする。
【００２４】
請求項６に記載の発明は、上述した第８の課題を達成すべく、請求項５に記載の半導体装置において、幅広の導電性配線に位置決め用のアライメントマークが形成されてなる、ことを特徴とする。
【００２５】
請求項７に記載の発明は、上述した第９の課題を達成すべく、請求項６に記載の半導体装置において、アライメントマークが丸穴でなる、ことを特徴とする。
【００２６】
【発明の実施の形態】
以下、図面を参照しつつ、この発明の実施の形態について詳細に説明する。
【００２７】
図１および図２は、この発明による半導体装置の外観を示す略斜視図および縦断面図である。図示半導体装置は、電子部品であるＩＣ、ＬＳＩ等の半導体チップ１２が搭載されてなる絶縁基板１０が、順次下層の半導体チップ１２の上にその上層の絶縁基板１０を重ねるように、例えば接着剤を介在して積層してなる。また、この半導体装置における最下層の絶縁基板１０の他面側には、この半導体装置とマザー基板等とを導通接続するための電極１０Ａを、所定の配列で配設してなる。
【００２８】
この絶縁基板１０は、それぞれガラスエポキシや、ポリイミド等からなり、一面上に所定パターンで導電性配線１１が配設され、当該導電性配線１１の一端部１１Ａに半導体チップ１２の電極１２Ａが、フリップチップ実装法あるいはＴＡＢ方式で搭載されることにより、それぞれモジュールMO１〜MO４を形成してなる。
【００２９】
また、このような多層モジュール構造でなる半導体装置の各絶縁基板１０の導電性配線１１の他端部１１Ｂは、この絶縁基板１０の周縁部にて突出するとともに、例えば当該絶縁基板１０の他面側に向かって下向きに湾曲を有して曲げられて形成されてなる。
【００３０】
ここで、最上層または最下層以外の上記絶縁基板１０を、第１の導電性配線１１ａが配設された第１の絶縁基板１０ｂとし、最上層または最下層の上記絶縁基板１０を、第２の導電性配線１１ｂが配設された第２の絶縁基板１０ｂとすると、各絶縁基板１０のうちの、図３に示すような最上層の第２の絶縁基板１０ｂ、または図４に示すような最下層の第２の絶縁基板１０ｂの第２の導電性配線１１ｂの他端部１１Ｂは、第２の絶縁基板１０ｂの周縁部にて突出するとともに、反対側の最下層または最上層の第１の導電性配線１１ａの他端部１１Ｂまで延在して形成されてなる。
【００３１】
そして、この半導体装置では、最上層または最下層の第２の絶縁基板１０ｂの第２の導電性配線１１ｂの他端部１１Ｂ側と、各第１の絶縁基板１０ａの第１の導電性配線１１ａの他端部１１Ｂとを、この半導体装置の周縁部で導通接続してなる。
【００３２】
また、この実施の形態の場合、この最上層または最下層の第２の絶縁基板１０ｂから延在する第２の導電性配線１１ｂの他端部１１Ｂの先端部には、例えば絶縁基板１０と同一材料で構成された、当該第２の導電性配線１１ｂを束ねるためのばらけ防止部材１３が設けられており、これにより、各第２の導電性配線１１ｂがそれぞれ一定のピッチ精度を有するように固定された構造となっている。
【００３３】
このような積層構造にするには、半導体チップ１２を絶縁基板１０に搭載したモジュールＭＯ１、ＭＯ２、ＭＯ３、ＭＯ４を順次上層の絶縁基板１０と、その１つ下層の半導体チップ１２とを接着剤を介して積層した後、各層の導電性配線１１を第２の導電性配線１１ｂで垂直方向に順次接合し、各層間の電気的接続を完成させる。このとき、モジュールＭＯ１〜ＭＯ３の半導体チップ１２において、それぞれ当該半導体チップ１２の電極と、導電性配線１１との接合部が絶縁材料等からなる封止樹脂ＦＪによって封止される。
【００３５】
このようにして、この半導体装置では、各半導体チップ１２が、それぞれ各絶縁基板１０の導電性配線１１を順次介して導通接続されるとともに、最下層の電極１０Ａを介してマザー基板の電極に導通接続するようになされている。
【００３６】
因みに、各層の絶縁基板１０上に形成した導電性配線１１の配線パターンは、搭載される半導体チップ１２が異なる場合には、必ずしも同一の配線パターンではなく、共通でない半導体チップの電極を処理するために、配線構成が異なるものである。
【００３７】
また、絶縁基板１０および半導体チップ１２の厚さは、数10〔μm〕〜数100〔μm〕の厚さで構成されるものである。半導体チップ１２は、ウェハー状態またはチップ状態で素子が形成されていない裏面をグライディングやポリッシング等の機械的研磨法、ＨＦ液を主体としたエッチング液で溶解する方法等の化学的研磨法、またはこれらの手法を併用したＣＭＰ方法等によって所望の厚さに研磨されるものである。
【００３８】
さらに、各絶縁基板１０における導電性配線１１の他端部側１１Ｂの曲げ部分は、図５（ａ）および図５（ｂ）に示すように、各絶縁基板１０の端部を切り欠いた状態で所定の治具２０によって折り曲げることにより形成することができる。
【００３９】
さらに、この半導体装置では、図６に示すように、第１絶縁基板１０ａ上の複数並べて配列される第１の導電性配線１１ａにおける少なくとも端部（コーナーに最も近いところ）に位置する導電性配線１１Ｄの幅員を、この導電性配線１１Ｄよりも内側に位置する他の導電性配線１１Ｅの幅員よりも広く形成するとよい。
【００４０】
これにより、半導体チップ１２と第１絶縁基板１０ａとの間の膨張の差に起因して、第１の導電性配線１１ａに応力集中が発生したときに、これらが破断するのを防止でき、高い信頼性を得ることができる。なお、第１の導電性配線１１ａの幅員は、第１絶縁基板１０ａの寸法や環境条件により異なるが、広い方の幅員は、狭い方の幅員よりも１．２倍以上の大きさとすることが望ましい。第２の絶縁基板１０ｂの第２の導電性配線１１ｂについても同様に、端部の第２の導電性配線をそれ以外の第２の導電性配線よりも幅広に形成するとよい。
【００４１】
さらに、図６には、第１絶縁基板１０ａの少なくとも四隅部分に位置決め用突起１５を設けた構成を示す。このように、位置決め用突起１５を、第１絶縁基板１０ａと一体に、その外形寸法よりもはみ出して形成する。因みに、この図６では、第２の導電性配線１１ｂが長く形成される最上層または最下層の第２の絶縁基板１０ｂ以外の層の第１絶縁基板１０ａを用いて説明したが、これに限るところではない。
【００４２】
このような構成により、導電性配線１１の位置は、位置決め用突起１５よりも内側に位置することになる。そして、絶縁基板１０の周縁から折り曲げられた導電性配線１１が、外部部品と接触したり、操作中に導電性配線を損傷することを未然に防止することができる。また、この位置決め用突起１５は、導電性配線を機械的、電気的に保護することができるばかりでなく、絶縁基板１０を積層する際に絶縁基板１０間の位置合わせに用いることもでき、位置決め用突起１５の先端を位置合わせの外形とすれば、位置合わせを容易にすることもできる。
【００４３】
これに加えて位置決め用突起１５は、その外形寸法と、マザー基板の電極との接続用の電極１０Ａを有する最下層の絶縁基板１０の外形寸法をほぼ同じ寸法にすれば、積層する絶縁基板の位置合わせが容易であるばかりでなく、折り曲げた導電性配線領域、すなわち絶縁基板の側面領域に保護樹脂を形成する場合にも、最下層の絶縁基板１０と他の絶縁基板１０の位置決め用突起１５の外形寸法とをほぼ同じにすれば、容易に保護樹脂を形成できるばかりでなく、保護樹脂の厚さも均一に形成することができる。
【００４４】
さらに、この半導体装置において、積層した絶縁基板１０間の導電性配線１１の接続は、例えばその導電性配線１１にはんだ材料を配設しておき、このはんだ材料をリフローさせることにより、折り曲げた導電性配線１１とその下層に位置する絶縁基板１０上の導線性配線１１とが接触しているので、はんだを溶融させることにより、容易に接続することができる。
【００４５】
また、例えばヒータを備えたはんだ槽内ではんだを溶融しておき、この溶融したはんだ中に、積層したモジュールＭＯ１〜ＭＯ４を浸漬して接続することもできる。
【００４６】
このように、はんだ槽の内で溶融しているはんだ中に浸漬する工程では、溶融しているはんだから半導体装置を引き上げるときには、六方体である半導体装置の少なくとも一つのコーナーと溶融したはんだ面との成す角度θを３０〔°〕〜６０〔°〕にすれば、絶縁基板１０間を接続する導電性配線１１の隣接間のショートを防ぐことができる。
【００４７】
さらに、最下層の絶縁基板１０の他面側には、マザー基板と接続するための外部接続用電極１０Ａが形成されている。この電極１０Ａとして、図１、２および４の例では、はんだボールが形成され、いわゆるＣＳＰ（Chip Size Package），ＢＧＡ（Ball Grid Array）の構造を示している。この最下層の絶縁基板１０およびその上に形成された導電性配線１１は、それより上層の絶縁基板１０と同じ工法で製作されるものである。
【００４８】
【発明の効果】
以上説明した通り、この発明によれば、電子部品が搭載された複数の絶縁基板を順次積層してなる半導体装置において、各絶縁基板間の導電性配線を、これら絶縁基板の周縁部で接続することにより、接続箇所を外部から目視確認することができ、接続箇所の検査を極めて容易にすることができるとともに、絶縁基板間における導通接続を確実に行うことができる。
【００４９】
また、各第１の絶縁基板間の第１の導電性配線を、最上層または最下層の第２の絶縁基板の周縁から突出して延在した第２の導線性配線により、これら積層した第１の絶縁基板の周縁部で接続することにより、新たな接続用部品を追加することなく接続することができ、半導体装置の接続箇所を外部から目視確認することができるため、接続箇所の検査を極めて容易にすることができ、かくして絶縁基板間における導通接続を簡便にかつ確実に行うことができる。
【００５０】
さらに、積層した絶縁基板の側面で接続を行なっているので、万が一、積層した絶縁基板の一部に不良が発生しても、容易にリペアーを実施することができる。また、接続用の導電性配線が、絶縁基板の側面に突出して形成されているので、はんだディップまたは、はんだリフロー等の簡便な工程を用いて一括でかつ確実に接続を実現できるために、低コストなモジュールを実現することができる。
【００５１】
またさらに、絶縁基板上に導電性配線を配設するようにして、電子部品をフリップチップ実装することにより、導電性配線の一端部と電子部品の電極との接続の際に、絶縁基板によってその導電性配線が曲がって変形するのを防止することができる。
【００５２】
さらにまた、各絶縁基板の下層の電子部品上に、その１つ上層の絶縁基板を積層することにより、複数の絶縁基板を積層する際の安定感を高めることができる。
【００５３】
請求項２に係る発明によれば、積層方向に隣り合う絶縁基板と電子部品との間に接着剤を介在するようにしたことにより、積層した複数の絶縁基板が、導通接続前に崩れるのを未然に防止することができる。
【００５４】
請求項３に係る発明によれば、第２の導電性配線の他端側の先端に、ばらけ防止部材を設けるようにしたことにより、これら導電性配線が、ばらけるのを防止するとともに、各第２の導電性配線が、それぞれ一定のピッチ精度を有するように固定することができる。
【００５５】
請求項４に係る発明によれば、絶縁基板の四隅部分に位置決め用突起を設けるようにしたことにより、位置決め用突起を用いて上下の絶縁基板の積層時の位置合わせを一層容易にすることができ、高い位置合わせ精度を得ることができる。また、実装体の樹脂成形時の外形基準となり、正確な樹脂成形を行うこともできる。
【００５６】
さらに、積層した絶縁基板間の導電性配線よりも突出して位置決め用突起を設けるため、当該導電性配線に外力が加えられ、これら導電性配線が変形したり、破損するのを未然に防止することができる。
【００５７】
請求項５に係る発明によれば、絶縁基板上の複数の導電性配線における配列のうちの端部の導電性配線が、他の導電性配線よりも幅広なので、電子部品と絶縁基板との膨張の差により、導電性配線に応力が加わったときに破断するのを防止でき、接続のうえで信頼性を向上することができる。
【００５８】
請求項８に係る発明によれば、導電性配線のうちの端部の導電性配線にアライメントマークを設けるようにしたことにより、複数の絶縁基板を積層する際に、上下の絶縁基板間における位置決めをより一層簡略化することができる。
【００５９】
請求項６に係る発明によれば、導電性配線のうちの端部の導電性配線にアライメントマークを設けるようにしたことにより、複数の絶縁基板を積層する際に、上下の絶縁基板間における位置決めをより一層簡略化することができる。
【図面の簡単な説明】
【図１】この発明による半導体装置の略斜視図である。
【図２】その半導体装置の縦断面図である。
【図３】その最上層の第２の絶縁基板を示す略斜視図である。
【図４】その最下層の第２の絶縁基板を示す略斜視図である。
【図５】絶縁基板から突き出た導電性配線が治具によって折り曲げられる手順を示す略断面図で、（ａ）は折曲する前、（ｂ）は折曲した後である。
【図６】第１の絶縁基板の四隅部分に位置決め用突起を形成するとともに、導電性配線のうちの端部が幅広で形成されてなる第１の絶縁基板を示す平面図である。
【符号の説明】
ＭＯ１モジュール
ＭＯ２モジュール
ＭＯ３モジュール
ＭＯ４モジュール
ＦＪ封止樹脂層
１０絶縁基板
１０ａ第１の絶縁基板
１０ｂ第２の絶縁基板
１０Ａ電極
１１導電性配線
１１ａ第１の導電性配線
１１ｂ第２の導電性配線
１１Ａ一端部
１１Ｂ他端部
１１Ｃアライメントマーク
１１Ｄ端部の導電性配線
１１Ｅ端部以外の導電性配線
１２半導体チップ（電子部品）
１３ばらけ防止部材
１４接着剤
１５位置決め用突起
２０治具

Claims

絶縁基板の一面上に、所定パターンで導電性配線が配設され、その導電性配線の一端部に接続して電子部品がフリップチップ実装されるとともに、上記導電性配線の他端部は上記絶縁基板の周縁部から突出して所定形状に折り曲げてなる一方、
上記電子部品が搭載された複数の上記絶縁基板を順次積層して、順次隣り合う下層の上記電子部品の上にその上層の上記絶縁基板を重ね、その最上層または最下層以外の上記絶縁基板を、第１の導電性配線が配設された第１の絶縁基板とし、最上層または最下層の上記絶縁基板を、第２の導電性配線が配設された第２の絶縁基板とするとき、上記第２の導電性配線の他端部を反対側の最下層または最上層まで延在して上記第１の導電性配線の他端部と導通接続してなる、
ことを特徴とする、半導体装置。
上記隣り合う絶縁基板とその下層の上記電子部品とが接着剤を介在して重ねられてなる、請求項１に記載の半導体装置。
上記第２の導電性配線の他端部に、その第２の導電性配線を束ねる、ばらけ防止部材を設けてなる、請求項１または２に記載の半導体装置。
各上記絶縁基板の四隅部分に、これら絶縁基板を積層する際の位置決め用突起を有してなる、請求項１、２または３に記載の半導体装置。
各上記絶縁基板にあって、上記第１および第２の導電性配線のうちの端部の導電性配線が、それ以外の導電性配線よりも幅広でなる、請求項１、２、３または４に記載の半導体装置。
上記幅広の導電性配線に位置決め用のアライメントマークが形成されてなる、請求項５に記載の半導体装置。
上記アライメントマークが丸穴でなる、請求項６に記載の半導体装置。