JP3661271B2

JP3661271B2 - Semiconductor circuit

Info

Publication number: JP3661271B2
Application number: JP11657296A
Authority: JP
Inventors: 敏哉村上; 一郎尾辻
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-05-10
Filing date: 1996-05-10
Publication date: 2005-06-15
Anticipated expiration: 2016-05-10
Also published as: JPH09307372A

Description

【０００１】
【発明の属する技術分野】
本発明は、電源電圧を抵抗素子で分圧して基準電圧を発生して同一電源で使用されるトランジスタの差動回路に供給する半導体回路に関するものである。
【０００２】
【従来の技術】
図４は、基準電圧供給回路とその基準電圧の供給を受けて同一電源で使用されるトランジスタ対からなる差動アンプを備えた従来の半導体回路の構成例を示す回路図である。
図４に示すように、基準電圧供給回路１は、分割抵抗としての抵抗素子Ｒ１１，Ｒ１２、キャパシタＣ１１、およびバッファ１１により構成されている。
抵抗素子Ｒ１１，Ｒ１２は電源電圧Ｖ_CCの供給ラインと接地ＧＮＤとの間に接続され、抵抗素子Ｒ１１とＲ１２の接続中点Ｎ１１が端子ＶＣＴを介してキャパシタＣ１１の（＋）側電極に接続されている。また、接続中点Ｎ１１がバッファ１１の入力端子に接続され、その出力端子が端子ＶＧＳに接続されている。
【０００３】
また、差動アンプ２は、ｎｐｎ型トランジスタＱ２１，Ｑ２２、抵抗素子Ｒ２１，Ｒ２２、および電流源Ｉ２１により構成されている。
トランジスタＱ２１，Ｑ２２のエミッタ同士が接続され、その接続点が電流源Ｉ２１に接続されている。トランジスタＱ２１のベースが入力端子Ｔ_INに接続され、コレクタが抵抗素子Ｒ２１を介して電源電圧Ｖ_CCの供給ラインに接続されている。トランジスタＱ２２のコレクタは抵抗素子Ｒ２２を介して電源電圧Ｖ_CCの供給ラインに接続され、また、コレクタ出力は図示しないアンプを介してベースに帰還される。
【０００４】
そして、図４の回路では、端子ＶＧＳと入力端子Ｔ_INとの間に、磁気テープ用再生ヘッドＲＨが接続されている。
【０００５】
ところで、単一電源で使用しているこれらの回路では、図４に示すように、基準電圧供給回路１において、抵抗素子Ｒ１１，Ｒ１２による電源電圧Ｖ_CCを分圧して、たとえばＶ_CC／２の基準電圧を生成している。
このとき、電源に対するリップル除去比を改善するために、抵抗分割した接続中点Ｎ１１にデカップリング用のキャパシタＣ１１を接続している。
リップル除去比は、容量値と抵抗値の大きさに依存するので比較的大きな容量値のキャパシタと大きな抵抗値の抵抗素子Ｒ１１，Ｒ１２を接続している。
キャパシタＣ１１としては容量が数十μＦ、抵抗分割している抵抗素子Ｒ１１，Ｒ１２としては抵抗値が数十ｋΩのものが用いられている。
【０００６】
このような構成において、電源をオフした時に、基準電圧を生成するための抵抗素子Ｒ１１，Ｒ１２の抵抗値と、接続中点Ｎ１１に接続しているキャパシタＣ１１の容量値で決まる時定数により、接続中点Ｎ１１の電位がＧＮＤに落ちる時間が決まる。
このため、接続中点Ｎ１１の電位が落ちる時間は、電源よりも遅くなる。
【０００７】
【発明が解決しようとする課題】
ところが、図４に示すように、信号の入力が、ｎｐｎ型のトランジスタＱ２１，Ｑ２２からなる差動アンプ２で中点電位を基準として入力している場合に、中点Ｎ１１の電位が落ちる時間が電源よりも遅くなると、図５に示すように、電源電圧Ｖ_CCが降下するに従いトランジスタＱ２１にコレクタ電圧Ｖ_Cも降下するが、基準電圧供給回路１の接続中点Ｎ１１の電位が上述したように電源より遅くなっていることから、ベース電位Ｖ_Bはある電位に保たれ、その結果、差動アンプ２のｎｐｎ型トランジスタＱ２１が飽和するという問題がある。
【０００８】
差動アンプ２の電流Ｉ_AMPが流れ続け、入力のｎｐｎ型トランジスタＱ２１が飽和することにより、図６に示すように、ベース電流Ｉ_Bが増加したり、極端な場合は内部電圧によりトランジスタＱ２１のベース電圧がクランプされる。
【０００９】
たとえば、図４に示すように、入力に再生ヘッドＲＨが接続されている場合、入力のトランジスタＱ２１が飽和することにより、入力と接続中点Ｎ１１の基準電位との間に電位差を生じてしまい、再生ヘッドＲＨがテープに接触しているとノイズが書き込まれるという問題があった。
【００１０】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、電源を落としたときに基準電圧を供給する差動回路を構成するトランジスタが飽和状態となることを防止できる半導体回路を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体回路は、電源と基準電源との間に直列に接続された複数の抵抗素子と、上記複数の抵抗素子の接続中点に接続された容量素子とを有し、上記電源と基準電源との電位差を上記複数の抵抗素子で分割して上記接続中点に基準電圧を発生する基準電圧供給回路と、エミッタ同士が接続された２つのトランジスタと、当該エミッタ同士の接続点に接続された電流源とを有し、一方のトランジスタのベースが入力端子に接続され、当該入力端子に上記基準電圧が供給される、上記基準電圧供給回路と同一電源に接続された差動回路と、上記基準電圧供給回路の接続中点の電位から、上記差動回路の入力トランジスタが飽和状態となる直前のレベルを検出し、当該直前のレベルを検出した場合に上記差動回路の電流源をオフ状態とする飽和検出回路とを有し、上記飽和検出回路は、ベースが基準電圧供給回路の接続中点の電位の出力ラインに接続され、コレクタおよびエミッタが電源と基準電源間に、ベース入力に応じて上記差動回路の一方のトランジスタのコレクタ電位と略同電位が発生するように接続された疑似用トランジスタを有する疑似回路と、上記疑似用トランジスタのベース電位とコレクタ電位とを比較し、当該ベース電位が当該コレクタ電位に略等しくなると上記差動回路の電流源をオフ状態とする検出回路とを有する。
また、本発明の半導体回路は、電源と基準電源との間に直列に接続された複数の抵抗素子と、上記複数の抵抗素子の接続中点に接続された容量素子とを有し、上記電源と基準電源との電位差を上記複数の抵抗素子で分割して上記接続中点に基準電圧を発生する基準電圧供給回路と、エミッタ同士が接続された２つのトランジスタと、当該エミッタ同士の接続点に接続された電流源とを有し、一方のトランジスタのベースが入力端子に接続され、当該入力端子に上記基準電圧が供給される、上記基準電圧供給回路と同一電源に接続された差動回路と、上記基準電圧供給回路の接続中点の電位から、上記差動回路の入力トランジスタが飽和状態となる直前のレベルを検出し、当該直前のレベルを検出した場合に上記差動回路の電流源をオフ状態とする飽和検出回路とを有し、上記飽和検出回路は、ベースが基準電圧供給回路の接続中点の電位の出力ラインに接続され、コレクタおよびエミッタが電源と基準電源間に、ベース入力に応じて上記差動回路の一方のトランジスタのコレクタ電位と略同電位が発生するように接続された疑似用トランジスタを有する疑似回路と、エミッタ同士が接続された２つのトランジスタと、当該エミッタ同士の接続点に接続された第１の電流源とを有し、２つのトランジスタのうち一方のトランジスタのベースが上記疑似用トランジスタのコレクタに接続され、他方のトランジスタのベースが上記疑似用トランジスタのベースに接続された検出回路と、上記検出回路の他方のトランジスタのコレクタに接続されたカレントミラー回路と、当該カレントミラー回路に接続された第２の電流源と、ベースが第２の電流源と上記カレントミラー回路との接続点に接続され、コレクタが上記差動回路の電流源の電流供給経路に接続され、エミッタが基準電源に接続されたトランジスタとを有する制御回路と有する。
【００１２】
本発明の半導体回路によれば、電源がオフされた直後に、差動回路を構成しているトランジスタが飽和する直前が、飽和検出回路で疑似的に検出され、この飽和直前が検出された場合、差動回路の電流源がオフ状態に制御される。
その結果、基準電圧が供給される差動回路を構成する入力トランジスタの飽和を防ぐことができる。
【００１３】
【発明の実施の形態】
図１は、本発明に係る半導体回路の一実施形態を示す回路図であって、従来例を示す図４と同一構成部分は同一符号をもって表している。
図１の半導体回路は、基準電圧供給回路１、差動アンプ２Ａ、および飽和検出回路３により構成されている。
そして、これら基準電圧供給回路１、差動アンプ２Ａ、および飽和検出回路３が同一電源、すなわち電圧Ｖ_CC用電源に接続されている。
【００１４】
基準電圧供給回路１は、分割抵抗としての抵抗素子Ｒ１１，Ｒ１２、キャパシタＣ１１、およびバッファ１１により構成されている。
抵抗素子Ｒ１１，Ｒ１２は電源電圧Ｖ_CCの供給ラインと接地ＧＮＤとの間に接続され、抵抗素子Ｒ１１とＲ１２の接続中点Ｎ１１が端子ＶＣＴを介してキャパシタＣ１１の（＋）側電極に接続されている。また、接続中点Ｎ１１がバッファ１１の入力端子に接続され、その出力端子が端子ＶＧＳ１に接続され、端子ＶＧＳ１が端子ＶＧＳ２およびＶＧＳ３に接続されている。
【００１５】
差動アンプ２Ａは、差動部２１を構成するｎｐｎ型トランジスタＱ２１，Ｑ２２、抵抗素子Ｒ２１，Ｒ２２、並びに電流源２２を構成するｎｐｎ型トランジスタＱ２３，Ｑ２４，Ｑ２５，Ｑ２６、抵抗素子Ｒ２３、および定電圧源Ｖ２１により構成されている。
【００１６】
トランジスタＱ２１，Ｑ２２のエミッタ同士が接続され、その接続点がトランジスタＱ２３のコレクタに接続されている。トランジスタＱ２１のベースが入力端子Ｔ_INに接続され、コレクタが抵抗素子Ｒ２１を介して電源電圧Ｖ_CCの供給ラインに接続されている。トランジスタＱ２２のコレクタは抵抗素子Ｒ２２を介して電源電圧Ｖ_CCの供給ラインに接続され、また、コレクタ出力は図示しないアンプを介してベースに帰還される。そして、図１の回路では、端子ＶＧＳ２と入力端子Ｔ_INとの間に、磁気テープ用再生ヘッドＲＨが接続されている。
トランジスタＱ２３のエミッタが接地され、ベースはトランジスタＱ２４，Ｑ２５のベースと共に、トランジスタＱ２６のエミッタに接続されている。トランジスタＱ２４，Ｑ２５のエミッタは接地され、トランジスタＱ２４のコレクタはトランジスタＱ２６のエミッタに接続されている。トランジスタＱ２５のコレクタはトランジスタＱ２６のベース、抵抗素子Ｒ２３の一端およびコントロール端子Ｔ_CNT2に接続されている。トランジスタＱ２６のコレクタは電源電圧Ｖ_CCの供給ラインに接続され、抵抗素子Ｒ２３の他端が定電圧源Ｖ２１に接続されている。
【００１７】
この差動アンプ２Ａでは、電源がオン状態にあるときには、抵抗素子Ｒ２３に流れる電流Ｉ２１がトランジスタＱ２６のベースとトランジスタＱ２５のコレクタに供給され、トランジスタＱ２６，Ｑ２４，Ｑ２５およびＱ２３がオン状態となり、トランジスタＱ２３のコレクタ電流Ｉ２２がトランジスタ差動対に供給される。すなわち、差動アンプ２Ａは、動作可能状態にあり、トランジスタＱ２１，Ｑ２２のベース入力を差動増幅する。
【００１８】
飽和検出回路３は、差動アンプ２Ａの入力トランジスタＱ２１と等価な疑似用トランジスタを有する疑似回路を備え、基準電圧供給回路１の出力電位、すなわち、接続中点Ｎ１１の電位を監視して、差動アンプ２Ａの入力トランジスタＱ２１が飽和状態となる直前のレベルを検出し、直前のレベルを検出した場合に差動アンプ２Ａの電流源２２をオフ状態とする。
具体的には、飽和検出回路３は、差動アンプ２Ａの入力段の疑似回路３１、飽和直前を検出する検出回路３２、および検出回路３２の検出結果に基づいて差動アンプ２Ａの電流源２２のオン・オフを行う制御回路３３により構成されている。
【００１９】
疑似回路３１は、差動アンプ２Ａの入力トランジスタＱ２１と等価なｎｐｎ型の疑似用トランジスタＱ３１、ｎｐｎ型トランジスタＱ３２、抵抗素子Ｒ３１，Ｒ３２、ダイオードＤ３１、および定電圧源Ｖ３１により構成されている。
検出回路３２は、定電流源Ｉ３１および差動対を構成するｐｎｐ型トランジスタＰ３１，Ｐ３２により構成されている。
制御回路３３は、定電流源Ｉ３２、カレントミラー回路ＣＵＲ３１、およびｎｐｎ型トランジスタＱ３３により構成されている。
【００２０】
疑似回路３１では、トランジスタＱ３１のベースが端子ＶＧＳ３に接続され、コレクタが抵抗素子Ｒ３１を介して電源電圧Ｖ_CCの供給ラインに接続され、エミッタがトランジスタＱ３２のコレクタに接続されている。トランジスタＱ３２のベースが定電圧源Ｖ３１に接続され、エミッタがダイオードＤ３１のアノードに接続され、ダイオードＤ３１のカソードが抵抗素子Ｒ３２を介して接地ラインＧＮＤに接続されている。
そして、この疑似回路３１においては、電源をオフした時に、差動アンプ２Ａの入力トランジスタＱ２１とトランジスタＱ３１とが同じタイミングで飽和するように、すなわち、差動アンプ２Ａの抵抗素子Ｒ２１による電圧降下と疑似回路３１の抵抗素子Ｒ３１による電圧降下が等しくなるように、トランジスタＱ３１に流れる電流Ｉ_Q31と抵抗素子Ｒ３１の抵抗値ＲＶ₃₁が設定されている。
【００２１】
本実施形態の場合、抵抗素子Ｒ３１とトランジスタＱ３１のコレクタとの接続点Ｎ３１の電位Ｖ_N31は、次式で与えられる。
【００２２】
【数１】
Ｖ_N31＝Ｖ_CC−ＲＶ₃₁・Ｉ_Q31
【００２３】
検出回路３２では、トランジスタＰ３１，Ｐ３２のエミッタ同士が接続され、その接続点が定電流源Ｉ３１に接続されている。トランジスタＰ３１のベースは疑似回路３１の抵抗素子Ｒ３１とトランジスタＱ３１のコレクタとの接続点Ｎ３１に接続され、コレクタは接地されている。トランジスタＰ３２のベースはトランジスタＱ３１のベースに接続され、コレクタがカレントミラー回路ＣＵＲ３１に接続されている。
この検出回路３２は、疑似回路３１のトランジスタＱ３１のコレクタ電位とベース電位とをトランジスタＰ３１，Ｐ３２からなる差動アンプで比較することにより、トランジスタＱ３１が飽和する直前を検出する。なお、この飽和する直前とは、トランジスタＱ３１のコレクタ電位とベース電位とが略等しくなる時点をいう。
【００２４】
制御回路３３では、カレントミラー回路ＣＵＲ３１と定電流源Ｉ３２とが接続され、その接続点Ｎ３２がトランジスタＱ３３のベースに接続されている。トランジスタＱ３３のエミッタが接地され、コレクタがコントロール端子Ｔ_CNT3に接続され、コントロール端子Ｔ_CNT3は差動アンプ２Ａのコントロール端子Ｔ_CNT2に接続されている。
そして、定電流源Ｉ３１による電流Ｉ_e31の値は定電流源Ｉ３２による電流Ｉ_e32の値より大きくなるように構成されている（Ｉ_e32＜Ｉ_e31）。
この制御回路３３においては、トランジスタＱ３１のコレクタ電位がベース電位よりも高いときには、トランジスタＱ３３をオフ状態に保持し、電源をオフした直後に、トランジスタＱ３１のコレクタ電位とベース電位が等しくなり始めると、トランジスタＱ３３がオン状態に遷移する。
【００２５】
次に、上記構成による動作を説明する。
電源がオンしているときの安定状態では、端子ＶＣＴの電位は（１／２）Ｖ_CCである。この端子ＶＣＴからの出力電圧は、差動アンプ２Ａの端子ＶＧＳ２および飽和検出回路３の端子ＶＧＳ３に供給される。
この場合、飽和検出回路３においては、疑似回路３１の接続点Ｎ３１の電位より端子ＶＧＳ３に接続されたトランジスタＱ３１のベース電位の方が低い。その結果、検出回路３２の差動アンプにおいては、トランジスタＰ３２がオン状態に保持され、制御回路３３のトランジスタＱ３３はオフ状態に保持される。
したがって、差動アンプ２Ａの電流源２２においては、抵抗素子Ｒ２３に流れる電流Ｉ２１がトランジスタＱ２６のベースとトランジスタＱ２５のコレクタに供給され、トランジスタＱ２６，Ｑ２４，Ｑ２５およびＱ２３がオン状態となり、トランジスタＱ２３のコレクタ電流Ｉ２２がトランジスタ差動対に供給される。すなわち、差動アンプ２Ａは、動作可能状態にあり、トランジスタＱ２１，Ｑ２２のベース入力が差動増幅される。
【００２６】
ここで、電源がオフされると、基準電圧供給回路１の接続中点Ｎ１１の電位はデカップリング用キャパシタＣ１１の働きにより、徐々に降下していく。したがって、飽和検出回路３のトランジスタＱ３１のベース電位も徐々に降下し、やがてトランジスタＱ３１のコレクタ電位とベース電位が等しくなり始めると、検出回路Ｐ３２のコレクタ側に流れる電流が減少し、この電流がカレントミラー回路ＣＵＲ３１で折り返される。その結果、制御回路３３のトランジスタＱ３３がオン状態に遷移する。
これにより、差動アンプ２Ａの電流源２２の電流Ｉ２１が全てコントロール端子Ｔ_CNT2，Ｔ_CNT3を介してトランジスタＱ３３に流れ、電流源２２は完全にオフ状態となる。
このように、差動アンプ２Ａの入力トランジスタＱ２１が飽和する前に、差動アンプ２Ａの電流をオフすることができるので、トランジスタＱ２１も飽和することがなくなる。
【００２７】
図２は本発明回路の電源電圧Ｖ_CCの降下に伴うトランジスタＱ２１のコレクタ電圧とベース電圧との関係を示す図であり、図３はその場合の差動アンプ２Ａの電流およびトランジスタＱ２１のベース電流を示す図である。
【００２８】
図２および図３に示すように、本発明回路では、電源が落とされ直後に、トランジスタＱ２１のコレクタ電位Ｖ_Cとベース電位Ｖ_Bが等しくなり始めると、電流源２２がオフ（ＯＦＦ）となり、差動アンプ２Ａの電流Ｉ_AMPを完全にオフにすることができる。また、コレクタ電圧Ｖ_Cは、電源が落とされた時点である電位降下するが、電流源２２がオフになった時点で電源電圧Ｖ_CCと同電位になることから、トランジスタＱ２１が飽和することがない。
【００２９】
以上説明したように、本実施形態によれば、差動アンプ２Ａの入力トランジスタＱ２１と等価な疑似用トランジスタＱ３１を有する疑似回路３１を備え、基準電圧供給回路１の出力電位、すなわち、接続中点Ｎ１１の電位を監視して、差動アンプ２Ａの入力トランジスタＱ２１が飽和状態となる直前のレベルを検出し、直前のレベルを検出した場合に差動アンプ２Ａの電流源をオフ状態とする飽和検出回路３を設けたので、基準電圧が供給される差動アンプ２のｎｐｎ型トランジスタＱ２１が飽和することを防止できる。
【００３０】
【発明の効果】
以上説明したように、本発明によれば、単一電源で使用している回路において、基準電圧が供給される差動回路を構成するトランジスタの飽和を防ぐことができる。
これにより、本来ハイインピーダンスであるべき入力端子から、信号（ノイズ）が出力されることを防ぐことができる。
【図面の簡単な説明】
【図１】本発明に係る半導体回路の一実施形態を示す回路図である。
【図２】本発明回路の電源電圧の降下に伴う差動アンプの入力トランジスタのコレクタ電圧とベース電圧との関係を示す図である。
【図３】本発明回路の電源電圧の降下に伴う差動アンプの電流および入力トランジスタのベース電流との関係を示す図である。
【図４】従来の半導体回路の構成例を示す回路図である。
【図５】図４の回路の電源電圧の降下に伴う差動アンプの入力トランジスタのコレクタ電圧とベース電圧との関係を示す図である。
【図６】図４の回路の電源電圧の降下に伴う差動アンプの電流および入力トランジスタのベース電流との関係を示す図である。
【符号の説明】
１…基準電圧供給回路、分圧用抵抗素子…Ｒ１１，Ｒ１２、Ｃ１１…デカップリング用キャパシタ、１１…バッファ、２Ａ…差動アンプ、２１…差動部、２２…電流源、Ｑ２１〜Ｑ２６…ｎｐｎ型トランジスタ、Ｒ２１〜Ｒ２３…抵抗素子、Ｖ２１…定電圧源、３…飽和検出回路、３１…疑似回路、３２…検出回路、３３…制御回路、Ｑ３１…ｎｐｎ型の疑似用トランジスタ、Ｑ３２，Ｑ３３…ｎｐｎ型トランジスタ、Ｐ３１，Ｐ３２…ｐｎｐ型トランジスタ、Ｒ３１，Ｒ３２…抵抗素子、Ｉ３１，Ｉ３２…定電流源、Ｄ３１…ダイオード、Ｖ３１…定電圧源、ＣＵＲ３１…カレントミラー回路。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor circuit that divides a power supply voltage by a resistance element to generate a reference voltage and supplies the reference voltage to a differential circuit of a transistor used with the same power supply.
[0002]
[Prior art]
FIG. 4 is a circuit diagram showing a configuration example of a conventional semiconductor circuit including a reference voltage supply circuit and a differential amplifier including a transistor pair which receives the reference voltage and is used with the same power source.
As shown in FIG. 4, the reference voltage supply circuit 1 includes resistance elements R <b> 11 and R <b> 12 as divided resistors, a capacitor C <b> 11, and a buffer 11.
The resistance elements R11 and R12 are connected between the supply line of the power supply voltage V _CC and the ground GND, and the connection middle point N11 of the resistance elements R11 and R12 is connected to the (+) side electrode of the capacitor C11 via the terminal VCT. ing. Further, the connection midpoint N11 is connected to the input terminal of the buffer 11, and its output terminal is connected to the terminal VGS.
[0003]
The differential amplifier 2 includes npn transistors Q21 and Q22, resistance elements R21 and R22, and a current source I21.
The emitters of the transistors Q21 and Q22 are connected to each other, and the connection point is connected to the current source I21. Base of the transistor Q21 is connected to the input terminal T _IN, it is connected to the supply line of the power supply voltage V _CC collector through a resistor R21. The collector of the transistor Q22 is connected to the supply line of the power supply voltage V _CC via the resistor element R22, and the collector output is fed back to the base via an amplifier (not shown).
[0004]
In the circuit of FIG. 4, a magnetic tape reproducing head RH is connected between the terminal VGS and the input terminal T _IN .
[0005]
By the way, in these circuits used with a single power supply, as shown in FIG. 4, the reference voltage supply circuit 1 divides the power supply voltage V _CC by the resistance elements R11 and R12 to obtain, for example, V _CC / 2. A reference voltage is generated.
At this time, in order to improve the ripple rejection ratio with respect to the power source, the decoupling capacitor C11 is connected to the connection middle point N11 divided by the resistance.
Since the ripple rejection ratio depends on the capacitance value and the resistance value, a capacitor having a relatively large capacitance value and resistance elements R11 and R12 having a large resistance value are connected.
The capacitor C11 has a capacitance of several tens of μF, and the resistance elements R11 and R12 having resistance division have resistance values of several tens of kΩ.
[0006]
In such a configuration, when the power is turned off, the connection is made by the time constant determined by the resistance value of the resistance elements R11 and R12 for generating the reference voltage and the capacitance value of the capacitor C11 connected to the connection midpoint N11. The time for the potential at the midpoint N11 to fall to GND is determined.
For this reason, the time during which the potential at the connection midpoint N11 falls is slower than that of the power source.
[0007]
[Problems to be solved by the invention]
However, as shown in FIG. 4, when the signal is input by the differential amplifier 2 including npn transistors Q21 and Q22 with the midpoint potential as a reference, the time during which the potential at the midpoint N11 falls is low. As the power supply voltage V _CC drops, the collector voltage V _C drops to the transistor Q21 as the power supply voltage V _CC drops as shown in FIG. 5, but the potential at the connection midpoint N11 of the reference voltage supply circuit 1 is as described above. Since it is slower than the power supply, the base potential V _B is kept at a certain potential, and as a result, there is a problem that the npn transistor Q21 of the differential amplifier 2 is saturated.
[0008]
When the current I _AMP of the differential amplifier 2 continues to flow and the input npn transistor Q21 is saturated, the base current I _B increases as shown in FIG. The base voltage is clamped.
[0009]
For example, as shown in FIG. 4, when the reproducing head RH is connected to the input, the input transistor Q21 is saturated, thereby generating a potential difference between the input and the reference potential at the connection middle point N11. There was a problem that noise was written when the reproducing head RH was in contact with the tape.
[0010]
The present invention has been made in view of such circumstances, and an object of the present invention is to provide a semiconductor circuit capable of preventing a transistor constituting a differential circuit that supplies a reference voltage when the power is turned off from being saturated. There is to do.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor circuit of the present invention includes a plurality of resistance elements connected in series between a power supply and a reference power supply, and a capacitance element connected to a connection midpoint of the plurality of resistance elements. A reference voltage supply circuit for dividing the potential difference between the power supply and the reference power supply by the plurality of resistance elements to generate a reference voltage at the connection midpoint, two transistors having emitters connected to each other, and the emitter Connected to the same power source as the reference voltage supply circuit, wherein the base of one transistor is connected to the input terminal, and the reference voltage is supplied to the input terminal. When the level immediately before the input transistor of the differential circuit is saturated is detected from the potential at the connection midpoint between the differential circuit and the reference voltage supply circuit, Circuit Current sources possess a saturation detection circuit to the OFF state and the saturation detection circuit has a base connected to the output line of the potential of the connection point of the reference voltage supply circuit, the collector and emitter between the power supply and the reference power supply A pseudo circuit having a pseudo transistor connected so as to generate substantially the same potential as the collector potential of one transistor of the differential circuit in response to a base input, and a base potential and a collector potential of the pseudo transistor In comparison, the circuit has a detection circuit that turns off the current source of the differential circuit when the base potential becomes substantially equal to the collector potential .
The semiconductor circuit of the present invention includes a plurality of resistance elements connected in series between a power supply and a reference power supply, and a capacitance element connected to a connection midpoint of the plurality of resistance elements. And a reference voltage supply circuit that generates a reference voltage at the connection midpoint by dividing the potential difference between the reference power supply and the reference power source, two transistors having emitters connected to each other, and a connection point between the emitters A differential circuit connected to the same power source as the reference voltage supply circuit, wherein the base of one transistor is connected to an input terminal, and the reference voltage is supplied to the input terminal. The level immediately before the input transistor of the differential circuit becomes saturated is detected from the potential at the connection midpoint of the reference voltage supply circuit, and the current source of the differential circuit is detected when the level immediately before is detected. Off state and The saturation detection circuit has a base connected to the output line of the potential at the connection midpoint of the reference voltage supply circuit, and a collector and an emitter between the power supply and the reference power supply according to the base input. A pseudo circuit having a pseudo transistor connected so as to generate substantially the same potential as the collector potential of one transistor of the differential circuit, two transistors having emitters connected to each other, and a connection point between the emitters A base of one of the two transistors is connected to a collector of the pseudo transistor, and a base of the other transistor is connected to a base of the pseudo transistor. A detection circuit, a current mirror circuit connected to the collector of the other transistor of the detection circuit, and the current mirror A second current source connected to the circuit; a base connected to a connection point between the second current source and the current mirror circuit; a collector connected to a current supply path of the current source of the differential circuit; And a control circuit having a transistor connected to a reference power supply.
[0012]
According to the semiconductor circuit of the present invention, immediately after the power is turned off, immediately before the transistors constituting the differential circuit are saturated are detected artificially by the saturation detection circuit, and immediately before this saturation is detected. The current source of the differential circuit is controlled to be turned off.
As a result, it is possible to prevent saturation of the input transistors constituting the differential circuit to which the reference voltage is supplied.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a circuit diagram showing an embodiment of a semiconductor circuit according to the present invention, and the same components as those in FIG.
The semiconductor circuit of FIG. 1 includes a reference voltage supply circuit 1, a differential amplifier 2A, and a saturation detection circuit 3.
The reference voltage supply circuit 1, the differential amplifier 2A, and the saturation detection circuit 3 are connected to the same power source, that is, the voltage V _CC power source.
[0014]
The reference voltage supply circuit 1 includes resistance elements R11 and R12, a capacitor C11, and a buffer 11 as divided resistors.
The resistance elements R11 and R12 are connected between the supply line of the power supply voltage V _CC and the ground GND, and the connection middle point N11 of the resistance elements R11 and R12 is connected to the (+) side electrode of the capacitor C11 via the terminal VCT. ing. Further, the connection midpoint N11 is connected to the input terminal of the buffer 11, its output terminal is connected to the terminal VGS1, and the terminal VGS1 is connected to the terminals VGS2 and VGS3.
[0015]
The differential amplifier 2A includes npn transistors Q21 and Q22 that constitute the differential unit 21, resistance elements R21 and R22, npn transistors Q23, Q24, Q25, and Q26 that constitute the current source 22, a resistance element R23, and a constant element R23. The voltage source V21 is used.
[0016]
The emitters of the transistors Q21 and Q22 are connected to each other, and the connection point is connected to the collector of the transistor Q23. Base of the transistor Q21 is connected to the input terminal T _IN, it is connected to the supply line of the power supply voltage V _CC collector through a resistor R21. The collector of the transistor Q22 is connected to the supply line of the power supply voltage V _CC via the resistor element R22, and the collector output is fed back to the base via an amplifier (not shown). Then, in the circuit of FIG. 1, between the input terminal T _IN terminal VGS2, RH reproducing head magnetic tape is connected.
The emitter of the transistor Q23 is grounded, and the base is connected to the emitter of the transistor Q26 together with the bases of the transistors Q24 and Q25. The emitters of the transistors Q24 and Q25 are grounded, and the collector of the transistor Q24 is connected to the emitter of the transistor Q26. The collector of the transistor Q25 is connected to the base of the transistor Q26, one end of the resistance element R23, and the control terminal _TCNT2 . The collector of the transistor Q26 is connected to the supply line of the power supply voltage V _CC , and the other end of the resistance element R23 is connected to the constant voltage source V21.
[0017]
In this differential amplifier 2A, when the power supply is on, the current I21 flowing through the resistance element R23 is supplied to the base of the transistor Q26 and the collector of the transistor Q25, and the transistors Q26, Q24, Q25 and Q23 are turned on. A collector current I22 of Q23 is supplied to the transistor differential pair. That is, the differential amplifier 2A is in an operable state and differentially amplifies the base inputs of the transistors Q21 and Q22.
[0018]
The saturation detection circuit 3 includes a pseudo circuit having a pseudo transistor equivalent to the input transistor Q21 of the differential amplifier 2A. The saturation detection circuit 3 monitors the output potential of the reference voltage supply circuit 1, that is, the potential of the connection midpoint N11. The level immediately before the input transistor Q21 of the dynamic amplifier 2A is saturated is detected, and when the previous level is detected, the current source 22 of the differential amplifier 2A is turned off.
Specifically, the saturation detection circuit 3 includes a pseudo circuit 31 in the input stage of the differential amplifier 2A, a detection circuit 32 that detects immediately before saturation, and a current source 22 of the differential amplifier 2A based on the detection result of the detection circuit 32. It is comprised by the control circuit 33 which turns on / off.
[0019]
The pseudo circuit 31 includes an npn type pseudo transistor Q31 equivalent to the input transistor Q21 of the differential amplifier 2A, an npn type transistor Q32, resistance elements R31 and R32, a diode D31, and a constant voltage source V31.
The detection circuit 32 includes a constant current source I31 and pnp transistors P31 and P32 constituting a differential pair.
The control circuit 33 includes a constant current source I32, a current mirror circuit CUR31, and an npn transistor Q33.
[0020]
In the pseudo circuit 31, the base of the transistor Q31 is connected to the terminal VGS3, the collector is connected to the supply line of the power supply voltage V _CC via the resistance element R31, and the emitter is connected to the collector of the transistor Q32. The base of the transistor Q32 is connected to the constant voltage source V31, the emitter is connected to the anode of the diode D31, and the cathode of the diode D31 is connected to the ground line GND via the resistor element R32.
In the pseudo circuit 31, when the power is turned off, the input transistor Q21 of the differential amplifier 2A and the transistor Q31 are saturated at the same timing, that is, a voltage drop due to the resistance element R21 of the differential amplifier 2A. as the voltage drop due to the resistance element R31 pseudo circuit 31 are equal, the resistance value RV ₃₁ with current I _Q31 flowing through the transistor Q31 resistive element R31 is set.
[0021]
In the present embodiment, the potential V _{N31 at} the connection point N31 between the resistor element R31 and the collector of the transistor Q31 is given by the following equation.
[0022]
[Expression 1]
V _N31 = V _CC −RV ₃₁・ I _Q31
[0023]
In the detection circuit 32, the emitters of the transistors P31 and P32 are connected to each other, and the connection point is connected to the constant current source I31. The base of the transistor P31 is connected to a connection point N31 between the resistance element R31 of the pseudo circuit 31 and the collector of the transistor Q31, and the collector is grounded. The base of the transistor P32 is connected to the base of the transistor Q31, and the collector is connected to the current mirror circuit CUR31.
The detection circuit 32 detects immediately before the transistor Q31 is saturated by comparing the collector potential and the base potential of the transistor Q31 of the pseudo circuit 31 with a differential amplifier including the transistors P31 and P32. Note that “immediately before saturation” refers to a point in time when the collector potential and the base potential of the transistor Q31 become substantially equal.
[0024]
In the control circuit 33, the current mirror circuit CUR31 and the constant current source I32 are connected, and the connection point N32 is connected to the base of the transistor Q33. Grounded emitter of the transistor Q33 is the collector connected to the control terminal T _CNT3, the control terminal T _CNT3 is connected to the control terminal T _CNT2 of the differential amplifier 2A.
The value of the current I _{e31 from} the constant current source I31 is configured to be larger than the value of the current I _e32 from the constant current source I32 (I _e32 <I _e31 ).
In the control circuit 33, when the collector potential of the transistor Q31 is higher than the base potential, the transistor Q33 is held in the off state, and immediately after the power is turned off, the collector potential of the transistor Q31 and the base potential start to become equal. Transistor Q33 transitions to the on state.
[0025]
Next, the operation according to the above configuration will be described.
In a stable state when the power is on, the potential at the terminal VCT is (1/2) V _CC . The output voltage from the terminal VCT is supplied to the terminal VGS2 of the differential amplifier 2A and the terminal VGS3 of the saturation detection circuit 3.
In this case, in the saturation detection circuit 3, the base potential of the transistor Q31 connected to the terminal VGS3 is lower than the potential of the connection point N31 of the pseudo circuit 31. As a result, in the differential amplifier of the detection circuit 32, the transistor P32 is held in the on state, and the transistor Q33 of the control circuit 33 is held in the off state.
Therefore, in the current source 22 of the differential amplifier 2A, the current I21 flowing through the resistance element R23 is supplied to the base of the transistor Q26 and the collector of the transistor Q25, the transistors Q26, Q24, Q25 and Q23 are turned on, and the transistor Q23 A collector current I22 is supplied to the transistor differential pair. That is, the differential amplifier 2A is in an operable state, and the base inputs of the transistors Q21 and Q22 are differentially amplified.
[0026]
Here, when the power is turned off, the potential at the connection midpoint N11 of the reference voltage supply circuit 1 gradually decreases due to the action of the decoupling capacitor C11. Accordingly, the base potential of the transistor Q31 of the saturation detection circuit 3 also gradually decreases, and when the collector potential of the transistor Q31 and the base potential begin to be equal to each other, the current flowing to the collector side of the detection circuit P32 decreases, and this current becomes the current It is folded by the mirror circuit CUR31. As a result, the transistor Q33 of the control circuit 33 is turned on.
As a result, all the current I21 of the current source 22 of the differential amplifier 2A flows to the transistor Q33 via the control terminals _TCNT2 and _TCNT3 , and the current source 22 is completely turned off.
Thus, the current of the differential amplifier 2A can be turned off before the input transistor Q21 of the differential amplifier 2A is saturated, so that the transistor Q21 is not saturated.
[0027]
FIG. 2 is a diagram showing the relationship between the collector voltage and base voltage of the transistor Q21 as the power supply voltage V _CC drops in the circuit of the present invention. FIG. 3 shows the current of the differential amplifier 2A and the base current of the transistor Q21 in that case. FIG.
[0028]
As shown in FIGS. 2 and 3, in the circuit of the present invention, when the collector potential V _C and the base potential V _B of the transistor Q21 begin to become equal immediately after the power is turned off, the current source 22 is turned off (OFF). The current I _AMP of the differential amplifier 2A can be completely turned off. Further, the collector voltage V _C drops when the power is turned off. However, the collector voltage V _C becomes the same potential as the power supply voltage V _CC when the current source 22 is turned off, so that the transistor Q21 may be saturated. Absent.
[0029]
As described above, according to the present embodiment, the pseudo circuit 31 having the pseudo transistor Q31 equivalent to the input transistor Q21 of the differential amplifier 2A is provided, and the output potential of the reference voltage supply circuit 1, that is, the midpoint of connection. Saturation detection that monitors the potential of N11, detects the level immediately before the input transistor Q21 of the differential amplifier 2A becomes saturated, and turns off the current source of the differential amplifier 2A when the level just before is detected Since the circuit 3 is provided, it is possible to prevent the npn transistor Q21 of the differential amplifier 2 to which the reference voltage is supplied from being saturated.
[0030]
【The invention's effect】
As described above, according to the present invention, in a circuit used with a single power supply, it is possible to prevent saturation of transistors constituting a differential circuit to which a reference voltage is supplied.
Thereby, it can prevent that a signal (noise) is output from the input terminal which should be high impedance originally.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an embodiment of a semiconductor circuit according to the present invention.
FIG. 2 is a diagram showing a relationship between a collector voltage and a base voltage of an input transistor of a differential amplifier accompanying a drop in power supply voltage of the circuit of the present invention.
FIG. 3 is a diagram showing a relationship between a current of a differential amplifier and a base current of an input transistor accompanying a drop in power supply voltage of the circuit of the present invention.
FIG. 4 is a circuit diagram showing a configuration example of a conventional semiconductor circuit.
5 is a diagram illustrating a relationship between a collector voltage and a base voltage of an input transistor of a differential amplifier that accompanies a drop in power supply voltage in the circuit of FIG. 4;
6 is a diagram illustrating a relationship between a current of a differential amplifier and a base current of an input transistor accompanying a drop in power supply voltage in the circuit of FIG. 4;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Reference voltage supply circuit, Voltage dividing resistance element ... R11, R12, C11 ... Decoupling capacitor, 11 ... Buffer, 2A ... Differential amplifier, 21 ... Differential part, 22 ... Current source, Q21-Q26 ... npn type Transistors, R21 to R23... Resistive elements, V21 ... constant voltage source, 3 ... saturation detection circuit, 31 ... pseudo circuit, 32 ... detection circuit, 33 ... control circuit, Q31 ... npn type pseudo transistor, Q32, Q33 ... npn Type transistor, P31, P32... Pnp type transistor, R31, R32... Resistive element, I31, I32... Constant current source, D31... Diode, V31 ... constant voltage source, CUR31.

Claims

A plurality of resistance elements connected in series between a power supply and a reference power supply; and a capacitance element connected to a connection middle point of the plurality of resistance elements, the potential difference between the power supply and the reference power supply A reference voltage supply circuit that generates a reference voltage at the connection midpoint by dividing by the resistance elements of
The transistor has two transistors connected to each other and a current source connected to a connection point between the emitters, the base of one transistor is connected to the input terminal, and the reference voltage is supplied to the input terminal. A differential circuit connected to the same power source as the reference voltage supply circuit,
The level immediately before the input transistor of the differential circuit is saturated is detected from the potential at the connection midpoint of the reference voltage supply circuit, and the current source of the differential circuit is turned off when the level immediately before is detected. possess a saturation detection circuit into a state,
In the saturation detection circuit, the base is connected to the output line of the potential at the connection point of the reference voltage supply circuit, the collector and the emitter are connected between the power source and the reference power source, and one transistor of the differential circuit is connected according to the base input. A pseudo circuit having a pseudo transistor connected to generate substantially the same potential as the collector potential;
A semiconductor circuit comprising: a detection circuit that compares a base potential and a collector potential of the pseudo transistor and turns off a current source of the differential circuit when the base potential becomes substantially equal to the collector potential .

A plurality of resistance elements connected in series between a power supply and a reference power supply; and a capacitance element connected to a connection middle point of the plurality of resistance elements, the potential difference between the power supply and the reference power supply A reference voltage supply circuit that generates a reference voltage at the connection midpoint by dividing by the resistance elements of
The transistor has two transistors connected to each other and a current source connected to a connection point between the emitters, the base of one transistor is connected to the input terminal, and the reference voltage is supplied to the input terminal. A differential circuit connected to the same power source as the reference voltage supply circuit,
The level immediately before the input transistor of the differential circuit is saturated is detected from the potential at the connection midpoint of the reference voltage supply circuit, and the current source of the differential circuit is turned off when the level immediately before is detected. Saturation detection circuit
Have
In the saturation detection circuit, the base is connected to the output line of the potential at the connection point of the reference voltage supply circuit, the collector and the emitter are connected between the power source and the reference power source, and one transistor of the differential circuit is connected according to the base input. A pseudo circuit having a pseudo transistor connected to generate substantially the same potential as the collector potential;
Two transistors having emitters connected to each other and a first current source connected to a connection point between the emitters, and the base of one of the two transistors is connected to the collector of the pseudo transistor. A detection circuit in which the base of the other transistor is connected to the base of the pseudo transistor;
A current mirror circuit connected to the collector of the other transistor of the detection circuit, a second current source connected to the current mirror circuit, and a base at a connection point between the second current source and the current mirror circuit are connected, a collector connected to a current supply path of the current source of the differential circuit, semi-conductor circuits that have a control circuit having a transistor having an emitter connected to the reference power supply.

3. The semiconductor circuit according to claim 2 , wherein a value of current from the first current source is set larger than a value of current from the second current source .