Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3661528B2 - Manufacturing method of semiconductor device - Google Patents
[go: Go Back, main page]

JP3661528B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP3661528B2
JP3661528B2 JP31744699A JP31744699A JP3661528B2 JP 3661528 B2 JP3661528 B2 JP 3661528B2 JP 31744699 A JP31744699 A JP 31744699A JP 31744699 A JP31744699 A JP 31744699A JP 3661528 B2 JP3661528 B2 JP 3661528B2
Authority
JP
Japan
Prior art keywords
conductive resin
holes
conductive
chip
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31744699A
Other languages
Japanese (ja)
Other versions
JP2001135779A (en
Inventor
一成 梅津
敏紀 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP31744699A priority Critical patent/JP3661528B2/en
Publication of JP2001135779A publication Critical patent/JP2001135779A/en
Application granted granted Critical
Publication of JP3661528B2 publication Critical patent/JP3661528B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は複数の半導体チップを積層して形成される半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、電子機器の高性能化、小型化に伴って1つのパッケージ内に複数の半導体チップを配置してマルチチップパッケージ(Multi Chip Package、以下MCPと称す。)とすることにより、半導体装置の高機能化と小型化とが図られている。そして、MCPには、複数の半導体チップを平面的に並べたものと、複数の半導体チップを厚み方向に積層したものとがある。半導体チップを平面的に並べたMCPは、広い実装面積を必要とするため、電子機器の小型化への寄与が小さい。このため、半導体チップを三次元的に積層したスタックドMCPの開発が盛んに行われている。
【0003】
この種のパッケージ構造としては、特許第2870530号公報に開示されているように、半導体チップをインターポーザに実装したモジュールを形成し、これらモジュール同士を互いに導電性バンプにより電気的接続を図って積層する構造のものが一般的である。また、インターポーザを用いない構成例として特許第2871636号公報に開示しているものがある。これは半導体チップを絶縁性樹脂を介在させて積層し、この積層体の電極部分にレーザ照射により開孔を形成し、導電性樹脂で孔を埋め込み、最下層のチップ部分で導電性バンプによりプリント配線板に実装するような構造としている。
【0004】
【発明が解決しようとする課題】
ところが、上記いずれの場合も、プリント配線板に対して導電性バンプによりパッケージを直に実装しているため、チップの温度サイクルによる熱膨張でプリント配線板とパッケージ間の熱膨張率の差で相対的な位置変位を生じて断線する可能性が高い。その対策としてプリント配線板とパッケージとの間にアンダーフィルによって樹脂を埋めて応力を吸収させる必要があるが、実装後にアンダーフィルを行なうことは極めて困難であり、パッケージとしては一般的ではない。したがって、前者のようにチップサイズパッケージ(CSP)では必ずインターポーザを介在させて、アンダーフィルと同様な役割を持たせて初めてハンダバンプを用いた実装方法が実現できるものとなっている。後者のようなチップを直接接合したパッケージの場合は、依然としてボードへの実装が極めて困難となっており、実現性の問題を抱えているのである。
【0005】
本発明の目的は、MCPにおける共通電極パッド同士の導通をスルーホールを介して極めて容易に実現できるようにすることを目的とする。また、MCPをインターポーザなしで実装できるようにしたMCPとこれを用いた半導体装置の製造方法を提供することにある。また、第3の目的はMCPとこれを実装するプリント配線板との間に発生する熱応力の緩和を図ることにある。第4の目的は、MCPの実装配線距離を最短にすることができる構造とすることにある。
【0006】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るMCPの製造方法は、信号入出力用の電極パッド部分にスルーホールを形成した半導体チップを前記スルーホールが一直線上に配列するように複数枚積層し、当該一直線上に配列したスルーホールの開口から導電樹脂を加圧供給することにより、一括して導電樹脂を埋め込み封入して各電極パッドを導通する柱状導電樹脂シャフトを形成することを特徴としている。この場合に、前記スルーホールの反対側開口には負圧吸引を導入して樹脂の加圧供給をなすようにすることで、樹脂封入を短時間で実施できるものとなる。また、前記半導体チップは電極パッド相当位置を開口させた接着層を介して積層させ、前記柱状導電樹脂シャフトに電極パッドとの導通フランジ部を一体形成するようにすればよい。更に、前記導電樹脂の封入後に前記柱状導電シャフトの端面から導電金属ピンを差し込んで硬化させることにより外部接続端子を一体に設ける構成とすれば、パッケージとしての外部接続端子がパッケージ裏面に設けられ、これを直接プリント配線板への接続端子となるので配線距離を最短に設定することができる。
【0007】
また、本発明に係る他の構成例に係るMCPの製造方法は、信号入出力用の電極パッド部分にスルーホールを形成した後、当該スルーホール内に絶縁樹脂を封入した後、各チップ裏面をラッピングして薄膜半導体チップを形成し、この薄膜半導体チップのスルーホール内絶縁樹脂に貫通孔を穿設し、薄膜半導体チップを前記貫通孔が一直線上に配列するように積層し、当該一直線上に配列した貫通透孔の開口から導電樹脂を加圧供給することにより、一括して導電樹脂を埋め込み封入して各電極パッドを導通する柱状導電樹脂シャフトを形成することを特徴とするものである。これによって、パッケージ厚みの小さいMCPを作製できる。
【0008】
本発明に係る半導体装置の製造方法は、信号入出力用の電極パッド部分にスルーホールを形成した半導体チップを前記スルーホールが一直線上に配列するように複数枚積層して一体化し、当該一直線上に配列したスルーホールの開口から導電樹脂を加圧供給することにより、一括して導電樹脂を埋め込み封入して各電極パッドを導通する柱状導電樹脂シャフトを形成することによりMCPを作製し、このMCPが実装されるプリント配線板に対して前記チップ電極と同一の配列パターンとなる外部電極を形成しておき、当該外部電極に導通ピンを立設させ、前記プリント配線板から離反した一定高さ位置にて導通ピンが前記柱状導電樹脂シャフトに差し込んで実装させることを特徴としている。導通ピンがプリント配線板とパッケージとの間に空隙を形成するので、パッケージ側の熱的応力をプリント配線板側に影響させることが防止される。
【0009】
更に、他の半導体装置の製造方法として、信号入出力用の電極パッド部分にスルーホールを形成した半導体チップを前記スルーホールが一直線上に配列するように複数枚積層して一体化し、当該一直線上に配列したスルーホールの開口から導電樹脂を加圧供給することにより、一括して導電樹脂を埋め込み封入して各電極パッドを導通する柱状導電樹脂シャフトを形成するとともに、前記導電樹脂の封入後に前記柱状導電シャフトの端面から導電金属ピンを差し込んで硬化させることにより外部接続端子を一体に設けることによりMCPを作製し、このMCPが実装されるプリント配線板に対して前記チップ電極と同一の配列パターンとなる外部電極を形成しておき、当該外部電極に前記パッケージ裏面から突出されている外部接続端子を接続して実装させる構成とすることもできる。
【0010】
【発明の実施の形態】
以下に、本発明に係るMCPおよび半導体装置の製造方法の具体的実施の形態を図面を参照して詳細に説明する。
【0011】
図1は実施形態に係る半導体MCP10の製造に際して、積層チップ間の共通電極パッド同士の導通をなすための最終工程を示している。図2は製造されたMCP10を実装した半導体装置12の部分模式断面図である。半導体MCP10を構成する半導体チップ14は複数枚(図示の例では3枚)を積層一体化して構成される。各チップ14はメモリ素子として構成した場合、電源ライン、データライン、アドレスライン、チップセレクトの各電極を共通にすることができる。したがって、これらのチップ電極は共通配置とすることができるので、チップ14を積層することで垂直方向に共通の電極が配置され、上下間のチップ電極の導通を図ることで、実装密度をチップ積層枚数分まで増大することができる。
【0012】
この実施形態では共通配置されたチップ電極を有する各半導体チップ14に対し、各電極部分を上下に貫通するスルーホール16を形成する。まず図3に示すように、トランジスタ、抵抗素子、配線などの各種素子が形成されている結晶面方位が(100)面のシリコン単結晶基板18上に、酸化シリコン膜21を介してアルミニウム膜からなる電極パッド20を形成する。この電極パッド20の上に耐Siエッチング膜となる酸化シリコン膜22をCVD法などにより形成する(図2(a))。シリコン単結晶基板18の裏面にも同様にして酸化シリコン膜24を形成する(同図(b))。この状態で、レーザ光を照射して電極パッド20を貫通する先行孔26を形成する(同図(c))。次いで、異方性エッチングを行なって先行孔26を拡径する(同図(d))。このとき、アルミニウムからなる電極パッド20もエッチングにより拡径されてスルーホール16が形成される。異方性エッチングにより拡径されたスルーホール16の内壁面およびパッド内周縁部分に酸化シリコン膜28をCVD法などにより形成するとともに、電極パッド20の表面を露出させる(同図(e))。
【0013】
このようにして各チップ電極部分にスルーホール16が形成されるため、ダイシングした半導体チップ14同士をアライメントして重ね合わせると、共通電極部分でスルーホール16が一直線に配列する。そこで、この一直線上に配列しているスルーホール16、16、………に対して、その上部(もしくは下部)開口から導電樹脂30を加圧供給することにより、一括して導電樹脂を埋め込み封入して各電極パッド20を導通する柱状導電樹脂シャフト32を形成するようにしている。
【0014】
このため、図1に示しているように、各半導体チップ14の能動面側にポリイミドなどの接着層34を貼りつけ、その上段に半導体チップ14を積層するようにしてチップ積層体14Mを形成する。このとき、接着層34には電極パッド20部分を開口させておき、後に導電樹脂30を吸収させた際には電極パッド20に導電樹脂30が回り込むようにする。そして、接着層34を介在されたチップ積層体14Mを表裏面から押え治具36、38により挟着するようにしている。上押え治具36には、最上位の半導体チップ14における電極パッド20を囲繞する空間40を前記接着層20の開口と同様に形成している。また、下押え治具38にはチップ積層体14Mの裏面に開口するスルーホール16の出口部分を囲繞する空間42をやはり前記接着層20の開口と同様に形成している。
【0015】
前記上押え治具36には加圧シリンダ44に通じる樹脂供給配管46が分岐して各パッド囲繞空間40に接続されている。加圧シリンダ44は導電樹脂タンク48と接続されているが、当該タンク48からの吸入配管50との間に前記樹脂供給配管46の方向切替電磁弁52を介装している。これにより、方向切替電磁弁52の操作により加圧シリンダ44の吸入動作時にはタンク48とシリンダ44とが接続され、加圧動作時にはシリンダ44と樹脂供給配管46とが接続状態となって前記パッド囲繞空間40への導電樹脂30を供給できるようにしている。
【0016】
一方、下押え治具38には各スルーホール出口囲繞空間42に通じる負圧導入路54が形成されている。これは図示しないコンプレッサなどに接続されている。したがって、負圧導入路54を通じて吸引負圧をスルーホール16に加えることで、前記加圧シリンダ44による導電樹脂30のスルーホール16への加圧供給の注入補助をなさしめるようにしている。
【0017】
上述した導電樹脂30の供給手段の上下押え治具36,38によりチップ積層体14Mを挟着した状態で、一直線上に配列している各スルーホール16に吸引負圧を導入し、加圧シリンダ44に一旦導電樹脂30を吸入させた後、方向切替電磁弁52の操作によりスルーホール16への供給路を開き、導電樹脂30を加圧供給することで、直列配置されているスルーホール16、16、………に一括して導電樹脂30を充填することができる。この結果、チップ積層体14Mの多数のスルーホール16部分には柱状導電樹脂シャフト32が一回の注入作業で簡単に形成されるのである。これにより柱状導電樹脂シャフト32には電極パッド20との導通フランジ(flange)部32Fが一体形成される。この導通フランジ部32Fは半導体チップ14の結合を強化する作用を発揮する。
【0018】
このようにして得られたMCP10は、裏面にて下押え治具38のスルーホール出口囲繞空間42によって形成された導電樹脂硬化部は、パッケージとしての外部接続パッドとして利用することができる。したがって、プリント配線板に半導体チップ14の電極パッド20と同様に外部電極パッドを配列しておき、この外部電極パッドに搭載されたハンダボールに上記外部接続パッドを溶着することで、プリント配線板に実装することができる。このようにすることで、配線距離を最短に設定することができるのである。
【0019】
ところで、MCP10には作動の繰り返しによる発熱があり、この熱履歴による応力が実装されるプリント配線板との接合部分に悪影響を与える可能性がある。そこで、図2に示したように、MCP10の柱状導電樹脂シャフト32の端面から導通ピン56を差込挿入し、これを外部接続端子として用いるようにしている。この導通ピン56はアルミニウム、タングステン、銅などの導電性金属材料により形成するもので、スルーホール16の開口径に差込挿入できる直径を有する構造とされている。また、ピン長さは少なくとも一層の半導体チップ14のスルーホール16内に挿入できるものであればよく、200〜500μm程度の長さがあればよい。もちろんチップ積層体14Mの全スルーホール16に挿入される長さでもよい。この導通ピン56は、パッケージ裏面から一定長さ突出するように設定され、図2に示しているように、プリント配線板58の外部電極パッド60に対してハンダボール62を利用して電気的接続をなし、MCP10とプリント配線板58の間に空隙64を設定するように実装するのである。これにより、MCP10とプリント配線板58での熱応力緩和を導通ピン56により緩和することができる。
【0020】
次に、図4は半導体チップ14の薄膜化処理を行なってMCPおよびこれを実装する半導体装置を作製する場合の製造工程を示している。各半導体チップ14に図3に示した方法によりスルーホール16を穿孔し(図4(1))、その後にスルーホール16の内部に熱硬化性の絶縁樹脂66を充填して硬化させる(図4(2))。これによりスルーホール16が埋められ、後のラッピング(lapping)による割れの発生を防止できるので、半導体チップ14の裏面側のラッピングが可能となり、半導体チップ14の薄膜化処理が実現できる。そこで、必要な厚さとなるまでバックラッピングを行なう(図4(3))。薄膜化処理された半導体チップ14Hの各スルーホール16の絶縁樹脂66に対しレーザ光を照射し、50〜100μmの貫通孔68を開口させる(図4(4))。これにより導通通路が確保される。そこで、薄膜半導体チップ14Hを前記貫通孔68が一直線上に配列するように積層し、当該一直線上に配列した貫通孔68の開口を通じて導電樹脂30を加圧供給することにより、一括して導電樹脂30を埋め込み封入して各電極パッド20を導通する柱状導電樹脂シャフト32が形成される(図4(5))。この導電樹脂30の注入方法は、図1にて説明した方法と同様の方法によって行なえばよい。その後は、柱状導電樹脂シャフト32の端面から導通ピン56を差込挿入し、これを外部接続端子として用い、プリント配線板58にの外部電極パッド60対して接続することで実装できる(図4(6))。
【0021】
上記実施形態では、MCP10に導通ピン56を予め取り付けた例を示したが、図5(1)に示すように、導通ピン56をマルチハンドリング装置70によって、プリント配線板58の外部電極パッド60上に一括して立設させる。次に図5(2)に示すようにこれに柱状導電樹脂シャフト32を形成したMCP10をアライメントし、パッケージ10の裏面の柱状導電樹脂シャフト32の端面から串刺し挿入させるようにパッケージ10を下降移動させて実装し、その後に導電樹脂30の熱硬化を行なうようにしてもよい。
【0022】
また、図6には、本発明の実施の形態に係る半導体装置1100を実装した回路基板1000を示している。回路基板1000には、例えばガラスエポキシ基板等の有機系基板を用いることが一般的である。回路基板1000には、例えば銅からなるボンディング部が所望の回路となるように形成されている。そして、ボンディング部と半導体装置1100の外部電極とを機械的に接続することでそれらの電気的導通が図られる。
【0023】
なお、半導体装置1100は、実装面積をベアチップにて実装する面積にまで小さくすることができるので、この回路基板1000を電子機器に用いれば電気機器自体の小型化が図れる。また、同一面積内においては、より実装スペースを確保することができ、高機能化を図ることも可能である。
【0024】
そして、この回路基板1000を備える電子機器として、図7にノート型パーソナルコンピュータ1200を示している。前記ノート型パーソナルコンピュータ1200は、高機能化を図った回路基板1000を備えているため、性能を向上させることができる。
【0025】
【発明の効果】
以上説明したように、本発明は信号入出力用の電極パッド部分にスルーホールを形成した半導体チップを前記スルーホールが一直線上に配列するように複数枚積層し、当該一直線上に配列したスルーホールの開口から導電樹脂を加圧供給することにより、一括して導電樹脂を埋め込み封入して各電極パッドを導通する柱状導電樹脂シャフトを形成するように構成したので、半導体MCPにおける共通電極パッド同士の導通をスルーホールを介して極めて容易に実現できる効果が得られる。
【図面の簡単な説明】
【図1】実施形態に係る半導体マルチチップパッケージの製造工程における積層チップ間の共通電極パッド同士の導通をなすための最終工程を示す断面図である。
【図2】マルチチップパッケージを実装した半導体装置の部分模式断面図である。
【図3】半導体チップへのスルーホール形成工程の説明図である。
【図4】薄膜半導体チップのマルチチップパッケージの製造工程を示す断面図である。
【図5】マルチチップパッケージのプリント配線板への実装工程の説明図である。
【図6】実施形態に係るマルチチップパッケージの回路基板への適用例の説明図である。
【図7】実施形態に係るマルチチップパッケージの電子機器への適用例の説明図である。
【符号の説明】
10 半導体マルチパッケージ
12 半導体装置
14 半導体チップ(メモリチップ)
14M チップ積層体
16 スルーホール
18 シリコン単結晶基板
20 電極パッド(チップ電極)
22、24 酸化シリコン膜
26 先行孔
28 酸化シリコン膜
30 導電樹脂
32 柱状導電樹脂シャフト
34 接着層
36 上押え治具
38 下押え治具
40 パッド囲繞空間
42 スルーホール出口囲繞空間
44 加圧シリンダ
46 樹脂供給配管
48 導電樹脂タンク
50 吸入配管
52 方向切替電磁弁
54 負圧導入路
56 導通ピン
58 プリント配線板
60 外部電極パッド
62 ハンダボール
64 空隙
66 絶縁樹脂
68 レーザ貫通孔
70 マルチハンドリング装置
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device formed by stacking a plurality of semiconductor chips.
[0002]
[Prior art]
2. Description of the Related Art In recent years, with the increase in performance and miniaturization of electronic equipment, a plurality of semiconductor chips are arranged in one package to form a multichip package (hereinafter referred to as MCP). Functionalization and miniaturization are being attempted. The MCP includes a plurality of semiconductor chips arranged in a plane and a plurality of semiconductor chips stacked in the thickness direction. An MCP in which semiconductor chips are arranged in a plane requires a large mounting area, and therefore contributes little to downsizing of electronic devices. For this reason, development of stacked MCPs in which semiconductor chips are three-dimensionally stacked has been actively conducted.
[0003]
As this type of package structure, as disclosed in Japanese Patent No. 2870530, a module in which a semiconductor chip is mounted on an interposer is formed, and these modules are stacked by electrically connecting each other with conductive bumps. A structure is common. Further, there is a configuration disclosed in Japanese Patent No. 2871636 as a configuration example not using an interposer. This is done by laminating semiconductor chips with insulating resin interposed, forming holes in the electrode parts of this laminate by laser irradiation, filling the holes with conductive resin, and printing with conductive bumps on the lowermost chip part. It is structured to be mounted on a wiring board.
[0004]
[Problems to be solved by the invention]
However, in any of the above cases, since the package is directly mounted on the printed wiring board by the conductive bumps, the thermal expansion due to the temperature cycle of the chip causes relative difference in the thermal expansion coefficient between the printed wiring board and the package. There is a high possibility of disconnection due to a general positional displacement. As a countermeasure, it is necessary to fill the resin between the printed wiring board and the package with an underfill to absorb the stress. However, it is extremely difficult to perform the underfill after mounting, and it is not a general package. Therefore, as in the former, a chip-size package (CSP) can only implement a mounting method using solder bumps without intervening an interposer and having the same role as underfill. In the case of a package in which chips such as the latter are directly joined, it is still very difficult to mount on a board and has a problem of feasibility.
[0005]
An object of the present invention is to enable extremely easy conduction between common electrode pads in an MCP through a through hole. It is another object of the present invention to provide an MCP that can be mounted without an interposer and a method of manufacturing a semiconductor device using the MCP. A third object is to alleviate thermal stress generated between the MCP and a printed wiring board on which the MCP is mounted. A fourth object is to provide a structure that can minimize the mounting wiring distance of the MCP.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, an MCP manufacturing method according to the present invention includes stacking a plurality of semiconductor chips each having a through hole in a signal input / output electrode pad portion so that the through holes are arranged in a straight line. A columnar conductive resin shaft is formed in which conductive resin is pressurized and supplied from the openings of the through-holes arranged on the straight line so as to embed and enclose the conductive resin in a lump to conduct each electrode pad. . In this case, the resin sealing can be carried out in a short time by introducing a negative pressure suction to the opposite opening of the through hole to supply the resin under pressure. The semiconductor chip may be laminated through an adhesive layer having an opening corresponding to the electrode pad, and a conductive flange portion with the electrode pad may be integrally formed on the columnar conductive resin shaft. Furthermore, if the external connection terminal is integrally provided by inserting a conductive metal pin from the end face of the columnar conductive shaft after the encapsulation of the conductive resin and curing it, the external connection terminal as a package is provided on the back surface of the package, Since this directly becomes a connection terminal to the printed wiring board, the wiring distance can be set to the shortest.
[0007]
Also, in the MCP manufacturing method according to another configuration example of the present invention, after a through hole is formed in a signal input / output electrode pad portion, an insulating resin is sealed in the through hole, and then the back surface of each chip is formed. A thin film semiconductor chip is formed by wrapping, a through hole is formed in an insulating resin in a through hole of the thin film semiconductor chip, and the thin film semiconductor chip is stacked so that the through holes are arranged in a straight line. The conductive resin is pressurized and supplied from the openings of the arranged through-holes to form a columnar conductive resin shaft that embeds and encloses the conductive resin all together and conducts each electrode pad. Thereby, an MCP having a small package thickness can be manufactured.
[0008]
In the method of manufacturing a semiconductor device according to the present invention, a plurality of semiconductor chips each having a through hole formed in an electrode pad portion for signal input / output are stacked and integrated so that the through holes are arranged in a straight line. An MCP is produced by pressurizing and supplying a conductive resin from the openings of the through holes arranged in the same, thereby forming a columnar conductive resin shaft that embeds and encloses the conductive resin in a lump and conducts each electrode pad. An external electrode having the same arrangement pattern as the chip electrode is formed on the printed wiring board on which the chip is mounted, a conductive pin is erected on the external electrode, and the fixed height position is separated from the printed wiring board. The conductive pin is mounted by being inserted into the columnar conductive resin shaft. Since the conductive pin forms a gap between the printed wiring board and the package, it is possible to prevent thermal stress on the package side from affecting the printed wiring board side.
[0009]
Further, as another method for manufacturing a semiconductor device, a plurality of semiconductor chips each having a through hole formed in an electrode pad portion for signal input / output are stacked and integrated so that the through holes are arranged in a straight line. The conductive resin is pressurized and supplied from the openings of the through holes arranged in the above, thereby forming a columnar conductive resin shaft that embeds and encloses the conductive resin all together to conduct each electrode pad, and after the encapsulating of the conductive resin, A conductive metal pin is inserted from the end face of the columnar conductive shaft and cured to provide an MCP by integrally providing external connection terminals, and the same arrangement pattern as the chip electrode with respect to the printed wiring board on which the MCP is mounted The external connection terminal protruding from the back surface of the package is connected to the external electrode. It may be configured to and mounted.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, specific embodiments of a method for manufacturing an MCP and a semiconductor device according to the present invention will be described in detail with reference to the drawings.
[0011]
FIG. 1 shows a final process for establishing conduction between the common electrode pads between the stacked chips when the semiconductor MCP 10 according to the embodiment is manufactured. FIG. 2 is a partial schematic cross-sectional view of the semiconductor device 12 on which the manufactured MCP 10 is mounted. A plurality of semiconductor chips 14 (three in the illustrated example) constituting the semiconductor MCP 10 are stacked and integrated. When each chip 14 is configured as a memory element, the power supply line, data line, address line, and chip select electrodes can be shared. Therefore, since these chip electrodes can be arranged in common, by stacking the chips 14, the common electrodes are arranged in the vertical direction, and the chip electrode conduction between the upper and lower sides is achieved, so that the mounting density can be reduced. It can be increased up to the number of sheets.
[0012]
In this embodiment, a through hole 16 is formed through each electrode portion vertically with respect to each semiconductor chip 14 having chip electrodes arranged in common. First, as shown in FIG. 3, an aluminum film is formed on a silicon single crystal substrate 18 having a (100) crystal plane orientation on which various elements such as transistors, resistors, and wirings are formed via a silicon oxide film 21. An electrode pad 20 is formed. A silicon oxide film 22 to be a Si-resistant etching film is formed on the electrode pad 20 by a CVD method or the like (FIG. 2A). Similarly, a silicon oxide film 24 is formed on the back surface of the silicon single crystal substrate 18 (FIG. 2B). In this state, the preceding hole 26 penetrating the electrode pad 20 is formed by irradiating laser light ((c) in the figure). Next, anisotropic etching is performed to enlarge the diameter of the leading hole 26 ((d) in the figure). At this time, the electrode pad 20 made of aluminum is also enlarged by etching to form the through hole 16. A silicon oxide film 28 is formed by CVD or the like on the inner wall surface of the through-hole 16 and the pad inner peripheral edge expanded by anisotropic etching, and the surface of the electrode pad 20 is exposed ((e) in the figure).
[0013]
Since the through holes 16 are formed in the respective chip electrode portions in this way, when the diced semiconductor chips 14 are aligned and overlapped, the through holes 16 are arranged in a straight line at the common electrode portions. Therefore, the conductive resin 30 is collectively filled and sealed by pressurizing and supplying the conductive resin 30 from the upper (or lower) opening to the through holes 16, 16,... Arranged in a straight line. Thus, a columnar conductive resin shaft 32 that conducts each electrode pad 20 is formed.
[0014]
For this reason, as shown in FIG. 1, an adhesive layer 34 such as polyimide is attached to the active surface side of each semiconductor chip 14, and a semiconductor chip 14 is stacked on the upper layer to form a chip stack 14 </ b> M. . At this time, the electrode pad 20 portion is opened in the adhesive layer 34, and when the conductive resin 30 is absorbed later, the conductive resin 30 goes around the electrode pad 20. Then, the chip laminated body 14M with the adhesive layer 34 interposed is sandwiched by pressing jigs 36 and 38 from the front and back surfaces. A space 40 surrounding the electrode pad 20 in the uppermost semiconductor chip 14 is formed in the upper holding jig 36 in the same manner as the opening of the adhesive layer 20. Further, a space 42 surrounding the exit portion of the through hole 16 opened on the back surface of the chip laminated body 14M is formed in the lower pressing jig 38 in the same manner as the opening of the adhesive layer 20.
[0015]
A resin supply pipe 46 communicating with the pressurizing cylinder 44 is branched to the upper holding jig 36 and connected to each pad surrounding space 40. The pressure cylinder 44 is connected to a conductive resin tank 48, and a direction switching electromagnetic valve 52 of the resin supply pipe 46 is interposed between the pressure cylinder 44 and the suction pipe 50 from the tank 48. Thus, the tank 48 and the cylinder 44 are connected during the suction operation of the pressurizing cylinder 44 by the operation of the direction switching solenoid valve 52, and the cylinder 44 and the resin supply pipe 46 are connected during the pressurizing operation. The conductive resin 30 can be supplied to the space 40.
[0016]
On the other hand, a negative pressure introduction path 54 communicating with each through hole outlet surrounding space 42 is formed in the lower holding jig 38. This is connected to a compressor (not shown). Therefore, by applying a suction negative pressure to the through hole 16 through the negative pressure introducing passage 54, the pressure cylinder 44 assists the injection of the pressurized supply of the conductive resin 30 to the through hole 16.
[0017]
In the state where the chip laminated body 14M is sandwiched by the upper and lower pressing jigs 36 and 38 of the above-described conductive resin 30 supply means, suction negative pressure is introduced into the through holes 16 arranged in a straight line, and the pressure cylinder Once the conductive resin 30 is inhaled into 44, the supply path to the through hole 16 is opened by the operation of the direction switching solenoid valve 52, and the conductive resin 30 is pressurized and supplied. 16,... Can be filled with the conductive resin 30 all at once. As a result, the columnar conductive resin shafts 32 are easily formed in a large number of through-holes 16 of the chip laminated body 14M by a single injection operation. As a result, a conductive flange portion 32 </ b> F with the electrode pad 20 is integrally formed on the columnar conductive resin shaft 32. The conductive flange portion 32F exhibits an effect of strengthening the bonding of the semiconductor chips 14.
[0018]
In the MCP 10 obtained in this manner, the conductive resin cured portion formed by the through hole exit surrounding space 42 of the lower pressing jig 38 on the back surface can be used as an external connection pad as a package. Therefore, external electrode pads are arranged on the printed wiring board in the same manner as the electrode pads 20 of the semiconductor chip 14, and the external connection pads are welded to solder balls mounted on the external electrode pads. Can be implemented. In this way, the wiring distance can be set to the shortest.
[0019]
By the way, the MCP 10 generates heat due to repeated operation, and stress due to this thermal history may adversely affect the joint portion with the printed wiring board to be mounted. Therefore, as shown in FIG. 2, the conductive pin 56 is inserted and inserted from the end face of the columnar conductive resin shaft 32 of the MCP 10 and used as an external connection terminal. The conduction pin 56 is formed of a conductive metal material such as aluminum, tungsten, or copper, and has a structure that can be inserted into the opening diameter of the through hole 16 and has a diameter. Moreover, the pin length should just be what can be inserted in the through-hole 16 of the semiconductor chip 14 of at least one layer, and should just be about 200-500 micrometers in length. Of course, the length inserted into all the through holes 16 of the chip laminated body 14M may be used. The conduction pins 56 are set so as to protrude from the back surface of the package by a certain length, and are electrically connected to the external electrode pads 60 of the printed wiring board 58 by using solder balls 62 as shown in FIG. And mounting is performed so that a gap 64 is set between the MCP 10 and the printed wiring board 58. Thereby, thermal stress relaxation in the MCP 10 and the printed wiring board 58 can be relaxed by the conduction pins 56.
[0020]
Next, FIG. 4 shows a manufacturing process in the case where the semiconductor chip 14 is thinned to manufacture the MCP and the semiconductor device on which the MCP is mounted. Through holes 16 are formed in each semiconductor chip 14 by the method shown in FIG. 3 (FIG. 4 (1)), and then the inside of the through holes 16 is filled with a thermosetting insulating resin 66 and cured (FIG. 4). (2)). As a result, the through hole 16 is filled and cracking due to subsequent lapping can be prevented, so that the back surface side of the semiconductor chip 14 can be lapped, and the thinning process of the semiconductor chip 14 can be realized. Therefore, back wrapping is performed until the required thickness is reached (FIG. 4 (3)). The insulating resin 66 in each through hole 16 of the thinned semiconductor chip 14H is irradiated with laser light to open 50 to 100 μm through holes 68 (FIG. 4 (4)). Thereby, a conduction path is secured. Therefore, the thin film semiconductor chips 14H are stacked so that the through holes 68 are arranged in a straight line, and the conductive resin 30 is pressurized and supplied through the openings of the through holes 68 arranged in the straight line. A columnar conductive resin shaft 32 that embeds and encloses 30 to conduct each electrode pad 20 is formed (FIG. 4 (5)). The conductive resin 30 may be injected by a method similar to the method described with reference to FIG. Thereafter, the conductive pin 56 is inserted and inserted from the end face of the columnar conductive resin shaft 32, and this is used as an external connection terminal, and can be mounted by being connected to the external electrode pad 60 on the printed wiring board 58 (FIG. 4 ( 6)).
[0021]
In the above-described embodiment, an example in which the conduction pin 56 is attached in advance to the MCP 10 is shown. However, as shown in FIG. 5A, the conduction pin 56 is mounted on the external electrode pad 60 of the printed wiring board 58 by the multi-handling device 70. In a lump. Next, as shown in FIG. 5 (2), the MCP 10 on which the columnar conductive resin shaft 32 is formed is aligned with this, and the package 10 is moved downward so as to be inserted from the end surface of the columnar conductive resin shaft 32 on the back surface of the package 10. Then, the conductive resin 30 may be thermally cured.
[0022]
FIG. 6 shows a circuit board 1000 on which the semiconductor device 1100 according to the embodiment of the present invention is mounted. As the circuit board 1000, an organic substrate such as a glass epoxy substrate is generally used. On the circuit board 1000, for example, a bonding portion made of copper is formed to be a desired circuit. The bonding portion and the external electrode of the semiconductor device 1100 are mechanically connected to achieve electrical conduction therebetween.
[0023]
Note that since the mounting area of the semiconductor device 1100 can be reduced to a mounting area with a bare chip, if the circuit board 1000 is used for an electronic device, the electric device itself can be downsized. In addition, in the same area, more mounting space can be secured and higher functionality can be achieved.
[0024]
FIG. 7 shows a notebook personal computer 1200 as an electronic apparatus provided with the circuit board 1000. Since the notebook personal computer 1200 includes the circuit board 1000 with high functionality, the performance can be improved.
[0025]
【The invention's effect】
As described above, in the present invention, a plurality of semiconductor chips each having a through hole formed in a signal input / output electrode pad portion are stacked so that the through holes are arranged in a straight line, and the through holes arranged in the straight line are arranged. Since the conductive resin is pressurized and supplied from the openings, the conductive resin is collectively embedded and sealed to form the columnar conductive resin shaft that conducts each electrode pad. There is an effect that conduction can be realized very easily through a through hole.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a final process for establishing conduction between common electrode pads between stacked chips in a manufacturing process of a semiconductor multichip package according to an embodiment.
FIG. 2 is a partial schematic cross-sectional view of a semiconductor device mounted with a multichip package.
FIG. 3 is an explanatory diagram of a process for forming a through hole in a semiconductor chip.
FIG. 4 is a cross-sectional view showing a manufacturing process of a multichip package of a thin film semiconductor chip.
FIG. 5 is an explanatory diagram of a process of mounting a multichip package on a printed wiring board.
FIG. 6 is an explanatory diagram of an application example of the multichip package according to the embodiment to a circuit board.
FIG. 7 is an explanatory diagram of an application example of the multichip package according to the embodiment to an electronic device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 Semiconductor multi package 12 Semiconductor device 14 Semiconductor chip (memory chip)
14M Chip laminated body 16 Through hole 18 Silicon single crystal substrate 20 Electrode pad (chip electrode)
22, 24 Silicon oxide film 26 Lead hole 28 Silicon oxide film 30 Conductive resin 32 Columnar conductive resin shaft 34 Adhesive layer 36 Upper pressing jig 38 Lower pressing jig 40 Pad surrounding space 42 Through hole outlet surrounding space 44 Pressure cylinder 46 Resin Supply pipe 48 Conductive resin tank 50 Suction pipe 52 Direction switching solenoid valve 54 Negative pressure introduction path 56 Conductive pin 58 Printed wiring board 60 External electrode pad 62 Solder ball 64 Air gap 66 Insulating resin 68 Laser through hole 70 Multi-handling device

Claims (6)

信号入出力用の電極パッド部分にスルーホールを形成した半導体チップを前記スルーホールが一直線上に配列するように複数枚積層し、当該一直線上に配列したスルーホールの反対側開口には負圧吸引を導入し、前記スルーホールの開口から導電樹脂を加圧供給することにより、一括して導電樹脂を埋め込み封入して各電極パッドを導通する柱状導電樹脂シャフトを形成することを特徴とする半導体装置の製造方法。A plurality of semiconductor chips in which through holes are formed in the electrode pad portion for signal input / output are stacked so that the through holes are arranged in a straight line, and negative pressure suction is applied to the opening opposite to the through holes arranged in the straight line. And a conductive resin is pressurized and supplied from the opening of the through hole to form a columnar conductive resin shaft that embeds and encloses the conductive resin in a lump to conduct each electrode pad. Manufacturing method. 前記半導体チップは電極パッド相当位置を開口させた接着層を介して積層させ、前記柱状導電樹脂シャフトに電極パッドとの導通フランジ部を一体形成することを特徴とする請求項1に記載の半導体装置の製造方法。  2. The semiconductor device according to claim 1, wherein the semiconductor chip is laminated through an adhesive layer having an opening corresponding to an electrode pad, and a conductive flange portion with the electrode pad is integrally formed on the columnar conductive resin shaft. Manufacturing method. 前記導電樹脂の封入後に前記柱状導電シャフトの端面から導電金属ピンを差し込んで硬化させることにより外部接続端子を一体に設けるようにしたことを特徴とする請求項1に記載の半導体装置の製造方法。  2. The method of manufacturing a semiconductor device according to claim 1, wherein the external connection terminals are integrally provided by inserting and curing a conductive metal pin from an end face of the columnar conductive shaft after sealing the conductive resin. 信号入出力用の電極パッド部分にスルーホールを形成した後、当該スルーホール内に絶縁樹脂を封入した後、各チップ裏面をラッピングして薄膜半導体チップを形成し、この薄膜半導体チップのスルーホール内絶縁樹脂に貫通孔を穿設し、薄膜半導体チップを前記貫通孔が一直線上に配列するように積層し、当該一直線上に配列した貫通透孔の開口から導電樹脂を加圧供給することにより、一括して導電樹脂を埋め込み封入して各電極パッドを導通する柱状導電樹脂シャフトを形成することを特徴とする半導体装置の製造方法。  After forming a through hole in the signal input / output electrode pad portion, encapsulating an insulating resin in the through hole, and then wrapping the back of each chip to form a thin film semiconductor chip. In the through hole of the thin film semiconductor chip By drilling through holes in insulating resin, laminating thin film semiconductor chips so that the through holes are arranged in a straight line, and supplying conductive resin under pressure from the openings of the through holes arranged in the straight lines, A method of manufacturing a semiconductor device, comprising forming a columnar conductive resin shaft that embeds and encloses conductive resin in a lump to conduct each electrode pad. 信号入出力用の電極パッド部分にスルーホールを形成した半導体チップを前記スルーホールが一直線上に配列するように複数枚積層して一体化し、当該一直線上に配列したスルーホールの開口から導電樹脂を加圧供給することにより、一括して導電樹脂を埋め込み封入して各電極パッドを導通する柱状導電樹脂シャフトを形成することによりマルチチップパッケージを作製し、このマルチチップパッケージが実装されるプリント配線板に対して前記チップ電極と同一の配列パターンとなる外部電極を形成しておき、当該外部電極に導通ピンを立設させ、前記プリント配線板から離反した一定高さ位置にて導通ピンが前記柱状導電樹脂シャフトに差し込んで実装させることを特徴とする半導体装置の製造方法。  A plurality of semiconductor chips in which through holes are formed in the signal input / output electrode pads are stacked and integrated so that the through holes are arranged in a straight line, and conductive resin is applied from the openings of the through holes arranged in the straight line. A multi-chip package is produced by forming a column-shaped conductive resin shaft that embeds and encloses a conductive resin in a lump by supplying pressure and energizes each electrode pad, and a printed wiring board on which the multi-chip package is mounted An external electrode having the same arrangement pattern as that of the chip electrode is formed, a conductive pin is erected on the external electrode, and the conductive pin is formed in the column shape at a fixed height position away from the printed wiring board. A method for manufacturing a semiconductor device, wherein the semiconductor device is mounted by being inserted into a conductive resin shaft. 信号入出力用の電極パッド部分にスルーホールを形成した半導体チップを前記スルーホールが一直線上に配列するように複数枚積層して一体化し、当該一直線上に配列したスルーホールの開口から導電樹脂を加圧供給することにより、一括して導電樹脂を埋め込み封入して各電極パッドを導通する柱状導電樹脂シャフトを形成するとともに、前記導電樹脂の封入後に前記柱状導電シャフトの端面から導電金属ピンを差し込んで硬化させることにより外部接続端子を一体に設けることによりマルチチップパッケージを作製し、このマルチチップパッケージが実装されるプリント配線板に対して前記チップ電極と同一の配列パターンとなる外部電極を形成しておき、当該外部電極に前記パッケージ裏面から突出されている外部接続端子を接続して実装させることを特徴とする半導体装置の製造方法。  A plurality of semiconductor chips in which through holes are formed in the signal input / output electrode pads are stacked and integrated so that the through holes are arranged in a straight line, and conductive resin is applied from the openings of the through holes arranged in the straight line. By supplying pressure, a conductive resin is collectively embedded and sealed to form a columnar conductive resin shaft that conducts each electrode pad. After the conductive resin is sealed, a conductive metal pin is inserted from the end surface of the columnar conductive shaft. The multi-chip package is manufactured by integrally providing the external connection terminals by curing with, and the external electrode having the same array pattern as the chip electrode is formed on the printed wiring board on which the multi-chip package is mounted. And connect the external connection terminal protruding from the back of the package to the external electrode. The method of manufacturing a semiconductor device, characterized in that to instrumentation.
JP31744699A 1999-11-08 1999-11-08 Manufacturing method of semiconductor device Expired - Fee Related JP3661528B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31744699A JP3661528B2 (en) 1999-11-08 1999-11-08 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31744699A JP3661528B2 (en) 1999-11-08 1999-11-08 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2001135779A JP2001135779A (en) 2001-05-18
JP3661528B2 true JP3661528B2 (en) 2005-06-15

Family

ID=18088321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31744699A Expired - Fee Related JP3661528B2 (en) 1999-11-08 1999-11-08 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3661528B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017015522A (en) * 2015-06-30 2017-01-19 富士電機株式会社 Electronic component module

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4548571B2 (en) * 2002-10-08 2010-09-22 日本特殊陶業株式会社 Manufacturing method of multilayer capacitor
JP3978681B2 (en) * 2004-03-26 2007-09-19 富士フイルム株式会社 Ink jet recording head and ink jet recording apparatus
US8018071B2 (en) 2007-02-07 2011-09-13 Samsung Electronics Co., Ltd. Stacked structure using semiconductor devices and semiconductor device package including the same
JP5251094B2 (en) * 2007-12-04 2013-07-31 日立化成株式会社 Semiconductor device and manufacturing method thereof
JP6136260B2 (en) * 2012-12-28 2017-05-31 富士通株式会社 Electronic device and method for manufacturing electronic device
CN105720016B (en) * 2014-12-02 2019-08-02 日月光半导体制造股份有限公司 Semiconductor substrate, semiconductor packaging structure and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017015522A (en) * 2015-06-30 2017-01-19 富士電機株式会社 Electronic component module

Also Published As

Publication number Publication date
JP2001135779A (en) 2001-05-18

Similar Documents

Publication Publication Date Title
CN100364090C (en) Thin stacked package semiconductor device and its manufacturing process
JP4409455B2 (en) Manufacturing method of semiconductor device
TWI408795B (en) Semiconductor device and manufacturing method thereof
US7071028B2 (en) Semiconductor device and its manufacturing method
US8575763B2 (en) Semiconductor device and method of manufacturing the same
JP5639368B2 (en) System and method for stacked die embedded chip build-up
US6969916B2 (en) Substrate having built-in semiconductor apparatus and manufacturing method thereof
US6489687B1 (en) Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment
US6515357B2 (en) Semiconductor package and semiconductor package fabrication method
CN103247599B (en) Semiconductor devices and its manufacture method
US7514770B2 (en) Stack structure of carrier board embedded with semiconductor components and method for fabricating the same
US20090218671A1 (en) Semiconductor device and method of fabricating the same
JPWO2001026155A1 (en) Semiconductor device and its manufacturing method, manufacturing device, circuit board, and electronic device
KR20040023608A (en) Semiconductor device and manufacturing method thereof
TW201351579A (en) High density three-dimensional package
US20120146242A1 (en) Semiconductor device and method of fabricating the same
US20080099903A1 (en) Stacked chip package, embedded chip package and fabricating method thereof
US6953709B2 (en) Semiconductor device and its manufacturing method
JP2001135785A (en) Semiconductor chip, multi-chip package, semiconductor device, and electronic device, and manufacturing method thereof
JP2012209449A (en) Method of manufacturing semiconductor device
JP3661528B2 (en) Manufacturing method of semiconductor device
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
WO2022042682A1 (en) Semiconductor packaging method and semiconductor packaging structure
JP2011243724A (en) Semiconductor device and method for manufacturing the same
US6602739B1 (en) Method for making multichip module substrates by encapsulating electrical conductors and filling gaps

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees