JP3662722B2 - プリント配線基板設計開発支援方法 - Google Patents
プリント配線基板設計開発支援方法 Download PDFInfo
- Publication number
- JP3662722B2 JP3662722B2 JP23026897A JP23026897A JP3662722B2 JP 3662722 B2 JP3662722 B2 JP 3662722B2 JP 23026897 A JP23026897 A JP 23026897A JP 23026897 A JP23026897 A JP 23026897A JP 3662722 B2 JP3662722 B2 JP 3662722B2
- Authority
- JP
- Japan
- Prior art keywords
- analysis
- length
- channel usage
- printed circuit
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Supply And Installment Of Electrical Components (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プリント配線基板設計開発支援方法（以下単にＰＣＢ用ＣＡＤ方法という）に関する。
【０００２】
【従来の技術】
半導体技術、特に半導体集積回路（ＩＣ）技術の進歩により、大半の機器にはエレクトロニクス技術が応用されている。このエレクトロニクス回路は、プリント配線基板（ＰＣＢ又はＰＷＢ）上に各種能動及び受動電子部品を配置し半田付接続して構成されるのが一般的である。
【０００３】
電子応用機器が高性能になると、ＰＣＢの設計は益々複雑となり、設計者が人力により設計するには時間と労力を要し、且つ設計されたＰＣＢが問題を生じることなく正常に動作するよう設計することは大変困難である。そこで、ＰＣＢ用ＣＡＤシステムを使用し、このシステム内に記憶されている種々のデータを用い、オペレータ（設計者）と共同してＰＣＢを効率よく且つ高品質で設計するのが普通である。
【０００４】
かかるＰＣＢ用ＣＡＤシステムの従来例として、特開平４−１１１４００号公報がある。この公報には、プリント基板部品配置評価方式が開示され、精度のよい評価値（仮配線長期待値）を解析する為に、実際の配線アルゴリズムの特徴を考慮した仮配線経路を配線前の情報より判定する。
【０００５】
この従来技術によると、基板情報から配線不可能なチャネルを読取り、空きチャネル情報を保持するテーブルに登録する。また、部品直下であることを示すフラグを立て、分割領域毎に部品直下と、それ以外の空きチャネル合計等を計数し、部品直下の配線可能性と層毎の配線頻度係数を基板情報から入力し、分割領域の空きチャネル合計長を経路毎に合計する。
【０００６】
【発明が解決しようとする課題】
上述した従来技術では、下記の如き問題点又は解決すべき課題があった。
先ず第１に、パターン混雑度の評価値として全層でのチャネル使用率を数値データのみで出力している為に、プリント基板のどの部分にパターンの集中があるのか認識することができない。その為に、配線設計に反映することが不可能である。換言すると、現在の特定配置での良否の評価ができるのみであり、パターン分布の均等化を図る為の再配置設計の支援にならないという欠点があった。
【０００７】
次に、実際の配線アルゴリズムの特徴を考慮して仮配線を指定している為に、結局自動配線するのと同等の処理ターンアラウンドタイム（ＴＡＴ）が必要となり、配線前の部品配置評価の意味がない。また、目的とする精度向上を実現するには、配線処理における自動配線ツールの固定化が必要になり、汎用性に欠けるという問題があった。
【０００８】
従って、本発明の目的は、ＰＣＢ用ＣＡＤシステムの支援及び設計仕様の事前検討を可能にすることである。
【０００９】
【課題を解決するための手段】
前述の課題を解決するため、本発明のプリント基板設計開発支援システムは、搭載部品のピン対情報を含む基板仕様データを入力してプリント基板を設計するプリント基板設計開発支援システムにおいて、前記プリント基板上にＸ軸及びＹ軸に平行に設けた仮想上のカットライン上を最低何本のパターンが通る、又はまたがるかを前記ピン対情報より解析するパターン分布解析手段と、前記プリント基板上の禁止領域、搭載部品面積を考慮した単一信号層における配線可能長を示す空チャネル容量を解析するチャネル容量解析手段と、信号層数が前記基板仕様データとして与えられない場合に、前記チャネル容量解析ステップで解析した単一信号層当りの配線可能長と、パターン密度との積により、単一信号層当りの配線可能本数を解析し、最大パターンカット本数と、単一信号層当りの配線可能本数との商で得られた値を整数化して得られた整数値より大きい偶数値の中で最小の値を現在の配線設計での最適な信号層数として解析する信号層数解析手段と、前記パターン分布解析ステップで解析したパターンカット本数と、仮想的に設けたカットライン上の配線可能長との商を百分率化し、調査ライン上でのチャネル使用率として解析するチャネル使用分布解析手段と、各ピン間接続情報に基づき、ピン間の線長をｘ軸成分とｙ軸成分とに分割して、その成分の和を線長とするマンハッタン線長を各ピン対に対して解析し、全ピン対のマンハッタン線長の総和を、総配線長として解析する配線長解析手段と、前記チャネル容量解析ステップで解析した単一信号層における配線可能長と、信号層数との積を全信号層における配線可能長として解析し、前記配線長解析ステップで解析した総配線長と総配線可能長との商を百分率化した値を全信号総における平均チャネル使用率として解析するチャネル使用率解析手段と、前記解析の結果得られた信号層数、パターンの分布密度、チャネル使用分布及び平均チャネル使用率を視覚化して出力する解析結果出力手段とを備える。
【００１０】
本発明の他の態様によるプリント配線基板設計開発支援システムは、プリント基板の設計開発支援として、全層での平均チャネル使用率に加えて、プリント基板上におけるパターンの分布密度及び基板上のチャネル使用分布を視覚化して出力する手段と、各ピン対におけるマンハッタン線長の総和を予測総配線長として解析する手段と、解析する平均チャネル使用精度を向上する為に、解析されたチャネル使用率と配線後のチャネル使用率及びその誤差をデータベースに登録する手段と、運用時に、当該システム内で誤差データベースにアクセスし、解析チャネル使用率に該当する項があれば、その誤差の平均値を求め、解析値に誤差値をプラスした値を解析チャネル使用率として出力し、該当する項がなければ、解析値そのままを解析チャネル使用率として出力する手段と、プリント基板に最適な信号層数を配線可能長（空きチャネル容量）、ピン間配線密度及び最大パターンカット本数とにより解析する手段と、搭載部品名、ネット名、ピン数の情報により、擬似ネットリストを作成し、プリント基板に対するピン対のピン座標を部品配置位置と搭載部品ライブラリより解析する手段とを備えて成る。ここで、解析元値と該当誤差平均値も解析チャネル使用率と併せて出力する。
【００１４】
【発明の実施の形態】
以下、本発明のＰＣＢ用ＣＡＤ方法の好適実施形態を添付図を参照して詳細に説明する。
【００１５】
図１は本発明のＰＣＢ用ＣＡＤ方法の処理フローチャートを示す。このＰＣＢ用ＣＡＤ方法は大別して９つのステージで構成される。
【００１６】
先ず第１に、ＰＣＢの設計仕様を入力するＰＣＢ仕様入力部１がある。この入力するＰＣＢ仕様の例を図２に示す。入力した情報は夫々メモリに保持（記憶）する。
【００１７】
次に、擬似ネットリスト生成部２は、入力された（又は与えられた）ＰＣＢ仕様内に搭載部品間のピン間接続情報がない場合、部品−ピン配置位置等の相関関係に擬似ネットリストを解析するものである。この処理２は、ＰＣＢ仕様として搭載部品間のピン間接続情報が与えられている場合は処理を行なわず、与えられたデータを優先する。擬似ネットリストを生成する際に必要な情報の例を下記の図３に示す。図３に示す如き部品名、ネット名、ピン数等より擬似ネットリストを生成し、搭載部品ライブラリ等によりピン対のピン座標を解析する。
【００１８】
第３のパターン分布解析部３では、図４に示す如く、ＰＣＢ上にＸ軸及びＹ軸に平行に設けた仮想上のカットライン上を最低何本のパターンが通る（又はまたがる）かをピン対情報より解析し、Ｘ軸Ｙ軸別に調査カットライン座標及びパターンカット本数を夫々のテーブルに登録する。また、最大のパターンカット本数をメモリに保持（記憶）する。
【００１９】
第４に、チャネル容量解析部４がある。これは、図５の基板イメージの如く、ＰＣＢ内（上）の禁止領域、搭載部品面積等を考慮した（ＰＣＢ内の全チャネル容量から差引いた）単一信号層における空チャネル容量（以下、配線可能長という）を解析する。
【００２０】
ここで、信号層数が基板（ＰＣＢ）仕様として与えられない場合には、第５の信号層数解析部５の処理を行う。ここでは、第４のチャネル容量解析部４で解析した、単一信号層当りの配線可能長と、パターン密度との積により、単一信号層当りの配線可能本数を解析する。ここで、最大パターンカット本数と、単一信号層当りの配線可能本数との商で得られた値を整数化する。得られた整数値より大きい偶数値の中で最小の値を現在の配線設計での最適な信号層数として解析する。
【００２１】
第６はチャネル使用分布解析部６である。ここでは、第３のパターン分布解析部３で解析したパターンカット本数と、仮想的に設けたカットライン上の配線可能長との商を百分率化し、調査ライン上でのチャネル使用率として解析する。この解析値は、Ｘ軸、Ｙ軸夫々別々にカットラインの座標値と共にテーブルに登録する。
【００２２】
第７は配線長解析である。ここでは図６に示す如く、各ピン間接続情報に基づき、ピン間の線長をｘ軸成分とｙ軸成分とに分割して、その成分の和を線長とする周知のマンハッタン線長を各ピン対に対して解析する。全ピン対のマンハッタン線長の総和を、総配線長として解析する。ここで得られた総配線長は、実設計において必要最低限の配線長として参照できる。
【００２３】
第８はチャネル使用率解析部８である。ここでは、第４のチャネル容量解析部４で解析した単一信号層における配線可能長と、信号層数との積を全信号層における配線可能長（以下、総配線可能長という）として解析する。次に、第７の配線長解析７で解析した総配線長と総配線可能長との商を百分率化した値を全信号総における平均チャネル使用率として解析する。
【００２４】
最後（第９）に、解析結果出力部９では、解析の結果得られた信号層数、パターンの分布密度、チャネル使用分布及び平均チャネル使用率を視覚化して出力する。図６は、この視覚化出力の一例である。
【００２５】
【発明の効果】
以上説明したように、本発明のＰＣＢ用ＣＡＤ方法を運用すると、配線設計を意図した配置設計が可能になる。また、最適信号層数を解析することにより、配線設計後に信号層数の変更に伴う後戻り処理をなくすことができる。パターン密度分布が一目瞭然でパターン分布の均等化が可能である。
【００２６】
また、ネットリストを自動的に生成する為に、回路図作成工数が不要になる。従って、本発明のＰＣＢ用ＣＡＤ方法により、ＰＣＢの設計品質の向上及び設計開発のＴＡＴの短絡が可能になる。
【図面の簡単な説明】
【図１】 本発明によるＰＣＢ用ＣＡＤ方法における好適実施形態の処理フローチャートである。
【図２】 本発明の実施形態における入力基板仕様例を示す図である。
【図３】 本発明の実施形態における擬似ネットリスト生成必要データの例を示す図である。
【図４】 図１のパターン分布解析におけるパターン分布解析イメージ図である。
【図５】 図１のパターン分布解析イメージの一例を示す図である。
【図６】 図１の配線長解析イメージ図である。
【図７】 本発明のＰＣＢ用ＣＡＤ方法の運用例を示す図である。
【図８】 図１のチャネル使用分布図の出力例を示す図である。
【符号の説明】
１ 基板仕様データ
２ 擬似ネットリスト生成部
３ パターン分布解析部
４ チャネル容量解析部
５ 信号層数解析部
６ チャネル使用分布解析部
７ 配線長解析部
８ チャネル使用率解析部
９ 解析結果出力部
【発明の属する技術分野】
本発明は、プリント配線基板設計開発支援方法（以下単にＰＣＢ用ＣＡＤ方法という）に関する。
【０００２】
【従来の技術】
半導体技術、特に半導体集積回路（ＩＣ）技術の進歩により、大半の機器にはエレクトロニクス技術が応用されている。このエレクトロニクス回路は、プリント配線基板（ＰＣＢ又はＰＷＢ）上に各種能動及び受動電子部品を配置し半田付接続して構成されるのが一般的である。
【０００３】
電子応用機器が高性能になると、ＰＣＢの設計は益々複雑となり、設計者が人力により設計するには時間と労力を要し、且つ設計されたＰＣＢが問題を生じることなく正常に動作するよう設計することは大変困難である。そこで、ＰＣＢ用ＣＡＤシステムを使用し、このシステム内に記憶されている種々のデータを用い、オペレータ（設計者）と共同してＰＣＢを効率よく且つ高品質で設計するのが普通である。
【０００４】
かかるＰＣＢ用ＣＡＤシステムの従来例として、特開平４−１１１４００号公報がある。この公報には、プリント基板部品配置評価方式が開示され、精度のよい評価値（仮配線長期待値）を解析する為に、実際の配線アルゴリズムの特徴を考慮した仮配線経路を配線前の情報より判定する。
【０００５】
この従来技術によると、基板情報から配線不可能なチャネルを読取り、空きチャネル情報を保持するテーブルに登録する。また、部品直下であることを示すフラグを立て、分割領域毎に部品直下と、それ以外の空きチャネル合計等を計数し、部品直下の配線可能性と層毎の配線頻度係数を基板情報から入力し、分割領域の空きチャネル合計長を経路毎に合計する。
【０００６】
【発明が解決しようとする課題】
上述した従来技術では、下記の如き問題点又は解決すべき課題があった。
先ず第１に、パターン混雑度の評価値として全層でのチャネル使用率を数値データのみで出力している為に、プリント基板のどの部分にパターンの集中があるのか認識することができない。その為に、配線設計に反映することが不可能である。換言すると、現在の特定配置での良否の評価ができるのみであり、パターン分布の均等化を図る為の再配置設計の支援にならないという欠点があった。
【０００７】
次に、実際の配線アルゴリズムの特徴を考慮して仮配線を指定している為に、結局自動配線するのと同等の処理ターンアラウンドタイム（ＴＡＴ）が必要となり、配線前の部品配置評価の意味がない。また、目的とする精度向上を実現するには、配線処理における自動配線ツールの固定化が必要になり、汎用性に欠けるという問題があった。
【０００８】
従って、本発明の目的は、ＰＣＢ用ＣＡＤシステムの支援及び設計仕様の事前検討を可能にすることである。
【０００９】
【課題を解決するための手段】
前述の課題を解決するため、本発明のプリント基板設計開発支援システムは、搭載部品のピン対情報を含む基板仕様データを入力してプリント基板を設計するプリント基板設計開発支援システムにおいて、前記プリント基板上にＸ軸及びＹ軸に平行に設けた仮想上のカットライン上を最低何本のパターンが通る、又はまたがるかを前記ピン対情報より解析するパターン分布解析手段と、前記プリント基板上の禁止領域、搭載部品面積を考慮した単一信号層における配線可能長を示す空チャネル容量を解析するチャネル容量解析手段と、信号層数が前記基板仕様データとして与えられない場合に、前記チャネル容量解析ステップで解析した単一信号層当りの配線可能長と、パターン密度との積により、単一信号層当りの配線可能本数を解析し、最大パターンカット本数と、単一信号層当りの配線可能本数との商で得られた値を整数化して得られた整数値より大きい偶数値の中で最小の値を現在の配線設計での最適な信号層数として解析する信号層数解析手段と、前記パターン分布解析ステップで解析したパターンカット本数と、仮想的に設けたカットライン上の配線可能長との商を百分率化し、調査ライン上でのチャネル使用率として解析するチャネル使用分布解析手段と、各ピン間接続情報に基づき、ピン間の線長をｘ軸成分とｙ軸成分とに分割して、その成分の和を線長とするマンハッタン線長を各ピン対に対して解析し、全ピン対のマンハッタン線長の総和を、総配線長として解析する配線長解析手段と、前記チャネル容量解析ステップで解析した単一信号層における配線可能長と、信号層数との積を全信号層における配線可能長として解析し、前記配線長解析ステップで解析した総配線長と総配線可能長との商を百分率化した値を全信号総における平均チャネル使用率として解析するチャネル使用率解析手段と、前記解析の結果得られた信号層数、パターンの分布密度、チャネル使用分布及び平均チャネル使用率を視覚化して出力する解析結果出力手段とを備える。
【００１０】
本発明の他の態様によるプリント配線基板設計開発支援システムは、プリント基板の設計開発支援として、全層での平均チャネル使用率に加えて、プリント基板上におけるパターンの分布密度及び基板上のチャネル使用分布を視覚化して出力する手段と、各ピン対におけるマンハッタン線長の総和を予測総配線長として解析する手段と、解析する平均チャネル使用精度を向上する為に、解析されたチャネル使用率と配線後のチャネル使用率及びその誤差をデータベースに登録する手段と、運用時に、当該システム内で誤差データベースにアクセスし、解析チャネル使用率に該当する項があれば、その誤差の平均値を求め、解析値に誤差値をプラスした値を解析チャネル使用率として出力し、該当する項がなければ、解析値そのままを解析チャネル使用率として出力する手段と、プリント基板に最適な信号層数を配線可能長（空きチャネル容量）、ピン間配線密度及び最大パターンカット本数とにより解析する手段と、搭載部品名、ネット名、ピン数の情報により、擬似ネットリストを作成し、プリント基板に対するピン対のピン座標を部品配置位置と搭載部品ライブラリより解析する手段とを備えて成る。ここで、解析元値と該当誤差平均値も解析チャネル使用率と併せて出力する。
【００１４】
【発明の実施の形態】
以下、本発明のＰＣＢ用ＣＡＤ方法の好適実施形態を添付図を参照して詳細に説明する。
【００１５】
図１は本発明のＰＣＢ用ＣＡＤ方法の処理フローチャートを示す。このＰＣＢ用ＣＡＤ方法は大別して９つのステージで構成される。
【００１６】
先ず第１に、ＰＣＢの設計仕様を入力するＰＣＢ仕様入力部１がある。この入力するＰＣＢ仕様の例を図２に示す。入力した情報は夫々メモリに保持（記憶）する。
【００１７】
次に、擬似ネットリスト生成部２は、入力された（又は与えられた）ＰＣＢ仕様内に搭載部品間のピン間接続情報がない場合、部品−ピン配置位置等の相関関係に擬似ネットリストを解析するものである。この処理２は、ＰＣＢ仕様として搭載部品間のピン間接続情報が与えられている場合は処理を行なわず、与えられたデータを優先する。擬似ネットリストを生成する際に必要な情報の例を下記の図３に示す。図３に示す如き部品名、ネット名、ピン数等より擬似ネットリストを生成し、搭載部品ライブラリ等によりピン対のピン座標を解析する。
【００１８】
第３のパターン分布解析部３では、図４に示す如く、ＰＣＢ上にＸ軸及びＹ軸に平行に設けた仮想上のカットライン上を最低何本のパターンが通る（又はまたがる）かをピン対情報より解析し、Ｘ軸Ｙ軸別に調査カットライン座標及びパターンカット本数を夫々のテーブルに登録する。また、最大のパターンカット本数をメモリに保持（記憶）する。
【００１９】
第４に、チャネル容量解析部４がある。これは、図５の基板イメージの如く、ＰＣＢ内（上）の禁止領域、搭載部品面積等を考慮した（ＰＣＢ内の全チャネル容量から差引いた）単一信号層における空チャネル容量（以下、配線可能長という）を解析する。
【００２０】
ここで、信号層数が基板（ＰＣＢ）仕様として与えられない場合には、第５の信号層数解析部５の処理を行う。ここでは、第４のチャネル容量解析部４で解析した、単一信号層当りの配線可能長と、パターン密度との積により、単一信号層当りの配線可能本数を解析する。ここで、最大パターンカット本数と、単一信号層当りの配線可能本数との商で得られた値を整数化する。得られた整数値より大きい偶数値の中で最小の値を現在の配線設計での最適な信号層数として解析する。
【００２１】
第６はチャネル使用分布解析部６である。ここでは、第３のパターン分布解析部３で解析したパターンカット本数と、仮想的に設けたカットライン上の配線可能長との商を百分率化し、調査ライン上でのチャネル使用率として解析する。この解析値は、Ｘ軸、Ｙ軸夫々別々にカットラインの座標値と共にテーブルに登録する。
【００２２】
第７は配線長解析である。ここでは図６に示す如く、各ピン間接続情報に基づき、ピン間の線長をｘ軸成分とｙ軸成分とに分割して、その成分の和を線長とする周知のマンハッタン線長を各ピン対に対して解析する。全ピン対のマンハッタン線長の総和を、総配線長として解析する。ここで得られた総配線長は、実設計において必要最低限の配線長として参照できる。
【００２３】
第８はチャネル使用率解析部８である。ここでは、第４のチャネル容量解析部４で解析した単一信号層における配線可能長と、信号層数との積を全信号層における配線可能長（以下、総配線可能長という）として解析する。次に、第７の配線長解析７で解析した総配線長と総配線可能長との商を百分率化した値を全信号総における平均チャネル使用率として解析する。
【００２４】
最後（第９）に、解析結果出力部９では、解析の結果得られた信号層数、パターンの分布密度、チャネル使用分布及び平均チャネル使用率を視覚化して出力する。図６は、この視覚化出力の一例である。
【００２５】
【発明の効果】
以上説明したように、本発明のＰＣＢ用ＣＡＤ方法を運用すると、配線設計を意図した配置設計が可能になる。また、最適信号層数を解析することにより、配線設計後に信号層数の変更に伴う後戻り処理をなくすことができる。パターン密度分布が一目瞭然でパターン分布の均等化が可能である。
【００２６】
また、ネットリストを自動的に生成する為に、回路図作成工数が不要になる。従って、本発明のＰＣＢ用ＣＡＤ方法により、ＰＣＢの設計品質の向上及び設計開発のＴＡＴの短絡が可能になる。
【図面の簡単な説明】
【図１】 本発明によるＰＣＢ用ＣＡＤ方法における好適実施形態の処理フローチャートである。
【図２】 本発明の実施形態における入力基板仕様例を示す図である。
【図３】 本発明の実施形態における擬似ネットリスト生成必要データの例を示す図である。
【図４】 図１のパターン分布解析におけるパターン分布解析イメージ図である。
【図５】 図１のパターン分布解析イメージの一例を示す図である。
【図６】 図１の配線長解析イメージ図である。
【図７】 本発明のＰＣＢ用ＣＡＤ方法の運用例を示す図である。
【図８】 図１のチャネル使用分布図の出力例を示す図である。
【符号の説明】
１ 基板仕様データ
２ 擬似ネットリスト生成部
３ パターン分布解析部
４ チャネル容量解析部
５ 信号層数解析部
６ チャネル使用分布解析部
７ 配線長解析部
８ チャネル使用率解析部
９ 解析結果出力部
Claims (3)
- 搭載部品のピン対情報を含む基板仕様データを入力してプリント基板を設計するプリント基板設計開発支援システムにおいて、
前記プリント基板上にＸ軸及びＹ軸に平行に設けた仮想上のカットライン上を最低何本のパターンが通る、又はまたがるかを前記ピン対情報より解析するパターン分布解析手段と、
前記プリント基板上の禁止領域、搭載部品面積を考慮した単一信号層における配線可能長を示す空チャネル容量を解析するチャネル容量解析手段と、
信号層数が前記基板仕様データとして与えられない場合に、前記チャネル容量解析ステップで解析した単一信号層当りの配線可能長と、パターン密度との積により、単一信号層当りの配線可能本数を解析し、最大パターンカット本数と、単一信号層当りの配線可能本数との商で得られた値を整数化して得られた整数値より大きい偶数値の中で最小の値を現在の配線設計での最適な信号層数として解析する信号層数解析手段と、
前記パターン分布解析ステップで解析したパターンカット本数と、仮想的に設けたカットライン上の配線可能長との商を百分率化し、調査ライン上でのチャネル使用率として解析するチャネル使用分布解析手段と、
各ピン間接続情報に基づき、ピン間の線長をｘ軸成分とｙ軸成分とに分割して、その成分の和を線長とするマンハッタン線長を各ピン対に対して解析し、全ピン対のマンハッタン線長の総和を、総配線長として解析する配線長解析手段と、
前記チャネル容量解析ステップで解析した単一信号層における配線可能長と、信号層数との積を全信号層における配線可能長として解析し、前記配線長解析ステップで解析した総配線長と総配線可能長との商を百分率化した値を全信号総における平均チャネル使用率として解析するチャネル使用率解析手段と、
前記解析の結果得られた信号層数、パターンの分布密度、チャネル使用分布及び平均チャネル使用率を視覚化して出力する解析結果出力手段と、
を備えることを特徴とするプリント配線基板設計開発支援システム。 - プリント基板の設計開発支援として、全層での平均チャネル使用率に加えて、プリント基板上におけるパターンの分布密度及び基板上のチャネル使用分布を視覚化して出力する手段と、
各ピン対におけるマンハッタン線長の総和を予測総配線長として解析する手段と、
解析する平均チャネル使用精度を向上する為に、解析されたチャネル使用率と配線後のチャネル使用率及びその誤差をデータベースに登録する手段と、
運用時に、当該システム内で誤差データベースにアクセスし、解析チャネル使用率に該当する項があれば、その誤差の平均値を求め、解析値に誤差値をプラスした値を解析チャネル使用率として出力し、該当する項がなければ、解析値そのままを解析チャネル使用率として出力する手段と、
プリント基板に最適な信号層数を配線可能長（空きチャネル容量）、ピン間配線密度及び最大パターンカット本数とにより解析する手段と、
搭載部品名、ネット名、ピン数の情報により、擬似ネットリストを作成し、プリント基板に対するピン対のピン座標を部品配置位置と搭載部品ライブラリより解析する手段と、
を備えて成ることを特徴とするプリント配線基板設計開発支援システム。 - 解析元値と該当誤差平均値も解析チャネル使用率と併せて出力する請求項２に記載のプリント配線基板設計開発支援システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23026897A JP3662722B2 (ja) | 1997-08-12 | 1997-08-12 | プリント配線基板設計開発支援方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23026897A JP3662722B2 (ja) | 1997-08-12 | 1997-08-12 | プリント配線基板設計開発支援方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1166134A JPH1166134A (ja) | 1999-03-09 |
| JP3662722B2 true JP3662722B2 (ja) | 2005-06-22 |
Family
ID=16905145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23026897A Expired - Fee Related JP3662722B2 (ja) | 1997-08-12 | 1997-08-12 | プリント配線基板設計開発支援方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3662722B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3898976B2 (ja) | 2002-05-13 | 2007-03-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プリント配線基板の選択装置及び選択方法 |
| CN107832501A (zh) * | 2017-10-23 | 2018-03-23 | 郑州云海信息技术有限公司 | 一种用于分离元器件布线检查的方法和系统 |
-
1997
- 1997-08-12 JP JP23026897A patent/JP3662722B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1166134A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3264806B2 (ja) | 回路シミュレーションモデル抽出方法及び装置 | |
| US20050086626A1 (en) | Electronic circuit designing method and apparatus, and storage medium | |
| US20020069395A1 (en) | Method and apparatus of checking mount quality of circuit board | |
| WO1997039414A2 (en) | Method for placement of clock buffers in a clock distribution system | |
| JPH0756878B2 (ja) | プリント配線板の検査方法 | |
| US7430729B2 (en) | Design rule report utility | |
| JP3662722B2 (ja) | プリント配線基板設計開発支援方法 | |
| JP2004258869A (ja) | 実装回路設計方法、実装回路設計システムおよび実装回路設計プログラム | |
| JP3824203B2 (ja) | 電気電子回路の結線図作成装置 | |
| JP3027962B2 (ja) | 配線収容性評価方法および配線収容性評価システム | |
| JP2000148825A (ja) | プリント基板設計における配線収容性の評価方法およびその評価方法をプログラムとして記録した記録媒体と装置 | |
| JP2003030250A (ja) | プリント基板設計工数見積りシステムと見積りプログラム | |
| JPH09171056A (ja) | テスト設計方法とその装置、並びにテスト方法とその装置 | |
| CN108170918B (zh) | 冷板的审查方法、系统、计算机可读存储介质及设备 | |
| JP3165991B2 (ja) | 配置・配線設計方法および配線良否評価装置 | |
| JP2953051B2 (ja) | 導体パターン相互間のクリアランスをチェックする方法 | |
| JP3560714B2 (ja) | 回路基板設計支援方法及びシステム | |
| JP2000207438A (ja) | プリント配線板設計支援装置 | |
| JP3605822B2 (ja) | プリント配線基板のジャンパ布線方法および装置 | |
| JPH11184908A (ja) | データベースを用いたプリント基板設計方法 | |
| JP5347373B2 (ja) | 半導体装置の設計装置、設計方法及びプログラム | |
| JPH07192038A (ja) | レイアウト中の回路のルート指示及び再区分用図形表示装置 | |
| JPH08288395A (ja) | 配置処理方法及び配置処理装置 | |
| Rosenthal et al. | Report: Computer-aided engineering and design for interconnection technology | |
| JP2848031B2 (ja) | 回路図エディタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050324 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |