JP3665490B2 - 半導体装置の配線構造とその形成方法 - Google Patents
半導体装置の配線構造とその形成方法 Download PDFInfo
- Publication number
- JP3665490B2 JP3665490B2 JP28233498A JP28233498A JP3665490B2 JP 3665490 B2 JP3665490 B2 JP 3665490B2 JP 28233498 A JP28233498 A JP 28233498A JP 28233498 A JP28233498 A JP 28233498A JP 3665490 B2 JP3665490 B2 JP 3665490B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- air bridge
- collector
- emitter
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の配線構造に関し、特に、並列に２個以上集積化されたヘテロ接合型バイポーラトランジスタ(以下、ＨＢＴと略称する)間の配線に関する。
【０００２】
【従来の技術】
従来より、ＨＢＴを多数個並列に接続した配線パターンとして、特開平６−３４９８４５号公報のようなものがある。この配線パターンは、図８及び図９に示すような構造を有している。但し、図８は平面図であり、図９(a)は図８におけるＡ−Ａ矢視断面図であり、図９(b)は図８におけるＢ−Ｂ矢視断面図であり、図９(c)は図８におけるＣ−Ｃ矢視断面図である。ここで、各ＨＢＴ素子(図８においては２つの素子が現れている)のエミッタ電極１間、ベース電極２間、コレクタ電極３間は、以下に述べるようにして電気的に接続されている。
【０００３】
すなわち、図８および図９に示すように、ＨＢＴ素子において、化合物半導体基板１４上に、コレクタ層９,ベース層８およびエミッタ層７がこの順に選択的に積層されている。さらに、エミッタ電極１にはエミッタ引出しエアブリッジ配線４が接続されており、コレクタ電極３にはコレクタ引出しエアブリッジ配線６が接続されている。そして、各ＨＢＴ素子のエミッタ引出しエアブリッジ配線４,４は共通のエミッタ引き出し配線１１に接続され、コレクタ引出しエアブリッジ配線６,６は共通のコレクタ引き出し配線１３に接続され、ベース電極２,２は共通のベース引出し配線１２に接続されている。
【０００４】
ここで、上記エミッタ引出しエアブリッジ配線４やコレクタ引出しエアブリッジ配線６のようなエアブリッジ配線を用いるのは、配線間の寄生容量を低減し、ＨＢＴ素子の遮断周波数ｆtを改善するためである。但し、ベース電極２は、ベース引き出し配線１２に接続される際に、絶縁膜を介してベース層８に接触している。尚、１５,１６は、夫々絶縁膜である。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記並列に複数個配列されて集積化されたＨＢＴ間の配線パターンには、以下のような問題がある。
【０００６】
すなわち、上記ベース引き出し配線１２をエアブリッジ配線構造とすれば、基板１４を通して隣接する配線やグランドとの間に流れるリーク電流による損失を低減できる。ところが、従来の配線パターンにおいては、上述したように、ベース引き出し配線１２をベース電極２に接続する場合に、ベース引き出し配線１２を絶縁膜１５を介してベース層８に接触するように形成している。
【０００７】
これは、図８および図９に示すごとく集積化されたＨＢＴにおいて、エミッタ引出しエアブリッジ配線４やコレクタ引出しエアブリッジ配線６がベース電極２の極近傍に位置しているので、総ての配線をエアブリッジ配線にするのが困難なためである。図８および図９に示す配線構造では、ベース引き出し配線１２をエアブリッジ配線にするには、そのエアブリッジ配線はベース電極２の表面よりも高い位置に形成されることになる。
【０００８】
その場合には、図１０に示すように、上記ベース引出しエアブリッジ配線１７とエミッタ引出しエアブリッジ配線４との間隔が狭くなるためにプロセス的に実現できないのである。このように、従来の配線構造によるＨＢＴでは、本来、総ての引き出し配線をエアブリッジ配線にする方が寄生容量等を低減し、最大発振周波数ｆmaxや遮断周波数ｆt等の高周波特性の向上に効果があるが、ＨＢＴ素子の集積化においては、総ての配線をエアブリッジ配線化することはプロセス上困難であるという問題がある。
【０００９】
そこで、この発明の目的は、化合物半導体基板上に複数のＨＢＴを並列にエアブリッジ配線によって接続できる半導体装置の配線構造を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に係る発明は、半絶縁性基板上に複数形成された半導体素子を並列接続する半導体装置の配線構造であって、上記半導体素子は上記半絶縁性基板上にコレクタ層 , ベース層およびエミッタ層が順次積層されて成るバイポーラトランジスタであり、上記各バイポーラトランジスタ間の領域には上記半絶縁性基板に達する素子間分離溝が形成されて,各バイポーラトランジスタは空間的に且つ電気的に分離されており、隣接する上記バイポーラトランジスタにおける上記コレクタ層の表面に形成されたコレクタ電極と上記ベース層の表面に形成されたベース電極と上記エミッタ層の表面に形成されたエミッタ電極とは , 上記素子間分離溝を挟んで互いに対向する位置に形成されており、上記隣接するバイポーラトランジスタにおける上記コレクタ電極同士 , 上記ベース電極同士および上記エミッタ電極同士は,上記素子間分離溝を跨いで配設されたエアブリッジ配線によって接続されており、上記各エアブリッジ配線は , 上記半絶縁性基板の表面と略平行に配設されると共に , 互いに間隔をあけて積層されて互いに交差しないように配置されていることを特徴としている。
【００１１】
上記構成によれば、各バイポーラトランジスタ間を空間的・電気的に分離している素子間分離溝は半絶縁性基板まで達しており、各バイポーラトランジスタの互いに接続されるべきコレクタ電極 , ベース電極およびエミッタ電極同士は上記素子間分離溝を挟んで大略同一レベルの位置に在る。したがって、上記素子間分離溝を跨いで互いに接続されるべき上記電極を接続しているエアブリッジ配線は、他のエアブリッジ配線と互いに交差することなく所定の間隔を有して平行に配列されている。しかも、最下層に位置しているエアブリッジ配線の下には空間が存在する。このような電極間の接続構造は従来のプロセスによって容易に構成できる。さらに、総ての電極がエアブリッジ配線されて空気絶縁されているために、各電極間のリーク電流や各バイポーラトランジスタ間のクロストークが低減されると共に、配線容量が低減されて、最大発振周波数ｆmax等の高周波特性が向上される。
【００１２】
また、請求項２に係る発明は、請求項１に係る発明の半導体装置の配線構造において、上記素子間分離溝の側壁は上記基板の面に略垂直であることを特長としている。
【００１３】
上記構成によれば、上記素子間分離溝の側壁は基板面に略垂直になっているため、基板面に対して傾斜している場合よりも上記素子間分離溝の幅を狭くでき、高集積化が可能となる。
【００１４】
また、請求項３に係る発明は、請求項１に係る発明の半導体装置の配線構造において、上記バイポーラトランジスタはＨＢＴであることを特長としている。
【００１５】
上記構成によれば、半絶縁性基板上に複数形成されたＨＢＴ素子間のエミッタ電極同士,ベース電極同士およびコレクタ電極同士の夫々が、エアブリッジ配線によって、各ＨＢＴ素子間の素子間分離溝を跨いで他のエアブリッジ配線と互いに交差することなく所定の間隔を有して平行に配列される。然も、最下層に位置しているコレクタエアブリッジ配線の下には空間が形成される。こうして、総ての電極が上記エアブリッジ配線によって空気絶縁され、各電極間のリーク電流や各ＨＢＴ素子間のクロストークが低減されると共に、配線容量が低減されて、最大発振周波数ｆmax等の高周波特性が向上される。
【００１６】
また、請求項４に係る発明は、半導体装置の配線構造の形成方法であって、半絶縁性基板上にコレクタ層 , ベース層およびエミッタ層が順次積層されて成るバイポーラトランジ スタを複数形成する工程と、上記複数形成されたバイポーラトランジスタの夫々の間に、ドライエッチングによって、上記半絶縁性基板に達すると共に、上記基板の面に略垂直な側壁を有する素子間分離溝を形成する工程と、上記各バイポーラトランジスタにおける上記コレクタ層の表面にコレクタ電極を形成し、上記ベース層の表面にベース電極を形成し、上記エミッタ層の表面にエミッタ電極を形成する工程と、上記隣接するバイポーラトランジスタにおける上記コレクタ電極同士を、上記素子間分離溝を跨いで上記半絶縁性基板の表面と略平行に配設された第１のエアブリッジ配線によって接続する工程と、上記隣接するバイポーラトランジスタにおける上記ベース電極同士を、上記素子間分離溝を跨いで上記半絶縁性基板の表面と略平行に配設された第２のエアブリッジ配線によって、上記第１のエアブリッジ配線と交差しないように接続する工程と、上記隣接するバイポーラトランジスタにおける上記エミッタ電極同士を、上記素子間分離溝を跨いで上記半絶縁性基板の表面と略平行に配設された第３のエアブリッジ配線によって、上記第１のエアブリッジ配線および上記第２のエアブリッジ配線と交差しないように接続する工程とを含むことを特長としている。
【００１７】
上記構成によれば、上記各バイポーラトランジスタ間に形成される素子間分離溝はドライエッチングによって形成される。そのため、側壁が基板の面に対して略垂直になっている素子間分離溝が容易に形成され、各電極間のリーク電流や各バイポーラトランジスタ間のクロストークや配線容量が低減されて高周波特性が向上されたバイポーラトランジスタの高集積化を、容易に図ることができる。
【００１８】
また、請求項５に係る発明は、請求項４に係る発明の配線構造の形成方法において、上記ドライエッチングは、誘導結合プラズマエッチング装置で行うことを特長としている。
【００１９】
上記構成によれば、上記素子間分離溝の形成に、高密度プラズマを生成しながら独立してイオンバイアス電圧を選択することができる誘導結合プラズマエッチング装置が用いられ、イオンバイアス電圧を抑えて処理を行うことによって、バイポーラトランジスタへのプラズマ等によるダメージが低減される。
【００２０】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
＜第１実施の形態＞
図１は、本実施の形態における半導体装置の配線構造を、複数のＨＢＴが並列して集積化された集積回路に適用した場合の平面図である。また、図２は、図１におけるＤ−Ｄ矢視断面図である。本実施の形態においては、上記並列に配列された複数のＨＢＴをエアブリッジ配線を用いて接続するものである。
【００２１】
先ず、本実施の形態におけるＨＢＴ素子および各ＨＢＴ素子間のエアブリッジ配線構造について説明する。各ＨＢＴ素子２５,２６は、半絶縁性化合物半導体基板２１上に、ｎ-ＧaＡsから成るコレクタ層２４、ｐ-ＧaＡsから成るベース層２３、および、ｎ-ＩnＧaＰから成るエミッタ層２２が、この順に積層されている。そして、各ＨＢＴ素子２５,２６間におけるコレクタ層２４にはエッチングによって幅１μm深さ１.５μmの基板２１に達する素子間分離溝３０が形成されて、各ＨＢＴ素子２５,２６が空間的・電気的に分離されている。ここで、コレクタ層２４は所定の寸法の矩形を成し、ベース層２３はコレクタ層２４より小寸法の矩形を成し、エミッタ層２２はベース層２３より小寸法の矩形を成して形成されており、各ＨＢＴ素子２５,２６はピラミッド状を成している。そして、エミッタ層２２の上面には、ＷＮ/Ｔi/Ｐt/Ａuから成る厚さ２５０nm幅５μmのエミッタ電極２７が形成されている。また、エミッタ層２２の周囲におけるベース層２３の上面には、Ｐt/Ｔi/Ｐt/Ａuから成る厚さ２００nm幅２μmのベース電極２８が形成されている。さらに、ベース層２３の周囲におけるコレクタ層２４の上面には、ＡuＧe/Ｎi/Ａuから成る厚さ２００nm幅２μmのコレクタ電極２９が形成されている。
【００２２】
上記構成においては、各ＨＢＴ素子２５,２６は、コレクタ層２４,ベース層２３およびエミッタ層２２がピラミッド状に積層されている。したがって、各ＨＢＴ素子２５,２６におけるエミッタ電極２７,２７'同士、ベース電極２８,２８'同士、コレクタ電極２９,２９'同士は互いに同一レベルに在り、然も異なる種類の電極とは異なるレベル上に在る。
【００２３】
そこで、本実施の形態においては、図２に示すように、上記素子間分離溝３０を跨いで、各ＨＢＴ素子２５,２６におけるエミッタ電極２７,２７'間を、厚み１μmの平面状のエミッタエアブリッジ配線３１で接続する。同様に、ベース電極２８,２８'間を厚み１μmの平面状のベースエアブリッジ配線３２で接続し、コレクタ電極２９,２９'間を厚み１μmの平面状のコレクタエアブリッジ配線３３で接続するのである。こうすることによって、各エアブリッジ配線３１,３２,３３は互いに所定の間隔を有して平行に配列されており、特定の配線との間が狭くなることは無く、プロセスによって容易に形成することができるのである。その場合、素子間分離溝３０は各ＨＢＴ素子２５,２６を電気的に分離するばかりではなく、最下層のコレクタエアブリッジ配線３３をコレクタ層２４から離してコレクタ層２４との間に空間を形成する機能を有する。したがって、コレクタ層２４や基板２１を通して電流がリークするのを防止できる。尚、３４,３５,３６は絶縁層である。
【００２４】
以下、上記構成を有するエアブリッジ配線の形成方法について、詳細に説明する。図３は、エアブリッジ配線の形成手順を示す図である。半絶縁性化合物半導体基板２１上に、ｎ-ＧaＡs膜,ｐ-ＧaＡs膜およびｎ-ＩnＧaＰ膜を順次積層し、ＩＣＰ(誘導結合プラズマ)を用いたドライエッチング装置を用いて各層をエッチングする。そして、コレクタ層２４に、半絶縁性化合物半導体基板２１に達する幅１μm深さ１.５μmの側壁が基板面に対して垂直な素子間分離溝３０を形成して、ピラミッド構造のコレクタ層２４,ベース層２３およびエミッタ層２２を得る。
【００２５】
さらに、上記エミッタ電極２７,ベース電極２８およびコレクタ電極２９を形成した後、全体に絶縁膜３７を堆積し、エミッタ電極２７,ベース電極２８およびコレクタ電極２９の夫々に達するコンタクトホール３８を開口して、図３(a)の状態に至る。ここで、上記ＩＣＰエッチング装置は、高密度プラズマを生成しながら独立してイオンバイアス電圧を選択することができる。そこで、素子間分離溝３０の形成にＩＣＰエッチング装置を用い、イオンバイアス電圧を抑えて処理を行うことによって、通常のＲＩＥ(リアクティブ・イオン・エッチング)法等で見られるＨＢＴ素子へのプラズマ等によるダメージを低くすることができる。
【００２６】
次に、図３(b)に示すように、フォトレジストのパターニング工程でも溶けないような有機材料(例えば、ポリイミド樹脂)を全面に塗布して有機層３９を形成する。その場合、ＨＢＴ素子間にもポリイミド樹脂が流れ込むので、有機層３９の表面は平坦になる。次に、図３(c)に示すように、ＲＩＥ法等によって有機層３９をエッチバックして、コレクタ電極２９の上面を露出させる。その場合に、有機層３９と絶縁膜３７とのエッチング選択比が十分に得られるような条件を用いることによって、有機層３９の上面は上記エッチバックによってさらに平坦化される。
【００２７】
次に、上記平坦化された有機層３９上に、フォトリソグラフィ技術を用いてコレクタエアブリッジ配線３３のパターンを形成する。そうした後、図４(d)に示すように、例えばリフトオフ法等によって、所定の厚みを有する平面状のコレクタエアブリッジ配線３３を形成する。次に、図３(b)と同様にして、全面に有機層４０を形成する。そして、ＲＩＥ法等によって有機層４０をエッチバックしてベース電極２８の上面を露出させると共に、有機層４０の上面を平坦化する。その後、例えばリフトオフ法等によって、所定の厚みを有する平面状のベースエアブリッジ配線３２を形成する。その結果、図４(e)の状態になる。さらに、全面に有機層４１を形成する。そして、ＲＩＥ法等によって有機層４１をエッチバックしてエミッタ電極２７の上面を露出させ、有機層４１の上面を平坦化した後、例えばリフトオフ法等によって所定の厚みを有する平面状のエミッタエアブリッジ配線３１を形成する。その結果、図４(f)の状態になる。
【００２８】
次に、上記コレクタエアブリッジ配線３３,ベースエアブリッジ配線３２及びエミッタエアブリッジ配線３１の直下に存在している有機層３９,４０,４１を、例えば有機溶剤に溶かして除去する。次に、ＲＩＥ法等の処理によって発生した欠陥を除去するため、窒素雰囲気中において４００℃で１分間の熱処理を行う。尚、この熱処理の温度は２００℃〜５００℃であればよく、時間は２０秒〜５分であればよい。以上の工程によって、図４(g)に示すように、ＨＢＴ２５,２６の間が素子間分離溝３０によって空間的且つ電気的に分離され、コレクタ電極２９,２９'間がコレクタエアブリッジ配線３３で接続され、ベース電極２８,２８'間がベースエアブリッジ配線３２で接続され、エミッタ電極２７,２７'間がエミッタエアブリッジ配線３１で接続された配線構造が得られるのである。
【００２９】
上述のように、本実施の形態における各ＨＢＴ素子２５,２６は、半絶縁性化合物半導体基板２１上に、コレクタ層２４,ベース層２３及びエミッタ層２２がこの順に積層されると共に、各ＨＢＴ素子２５,２６間におけるコレクタ層２４に側壁が基板面に対して垂直な素子間分離溝３０が形成されて互いに空間的・電気的に分離され、ピラミッド状を成している。そして、エミッタ層２２の上面にエミッタ電極２７を形成し、エミッタ層２２の周囲におけるベース層２３上面にベース電極２８を形成し、ベース層２３の周囲におけるコレクタ層２４上面にコレクタ電極２９を形成している。したがって、各ＨＢＴ素子２５,２６におけるエミッタ電極２７同士、ベース電極２８同士、コレクタ電極２９同士は互いに同一レベル上に在り、異なる種類の電極とは異なるレベル上に在ることになる。
【００３０】
そこで、上記構成の各ＨＢＴ素子２５,２６に配線する場合は、以下のごとく簡単な方法によってエアブリッジ配線を行うことができるのである。すなわち、先ず、全面に有機層３９を形成し、有機層３９をエッチバックして最下層電極であるコレクタ電極２９の上面を露出させ、リフトオフ法等によってコレクタエアブリッジ配線３３を形成する。以下、上記工程を繰り返してベースエアブリッジ配線３２およびエミッタエアブリッジ配線３１を順次間隔を空けて積層する。そして最後に、各エアブリッジ配線３３,３２,３１間の有機層３９,４０,４１を除去するのである。
【００３１】
その結果、図４(g)に示すように、各平面状のエアブリッジ配線３１,３２,３３が互いに所定の間隔を有して接続されると共に、最下層のコレクタエアブリッジ配線３３とコレクタ層２４との間に空間が形成された配線構造が得られのである。このような配線構造は、各エアブリッジ配線３１,３２,３３が空気絶縁されているために、各ＨＢＴ素子２５,２６間のクロストークが低減されると共に、配線容量を低減することができ、各ＨＢＴ素子２５,２６の最大発振周波数ｆmaxを向上できるのである。すなわち、本実施の形態による半導体装置の配線構造によれば、各エアブリッジ配線３１,３２,３３と特定の配線との間が狭くなることは無く、上述のようなプロセスによって容易に形成することができるのである。
【００３２】
尚、図１および図２における各ＨＢＴ素子２５,２６間の素子間分離溝３０の形状を、幅０.１μm〜５μm、深さ０.１μm〜５μmの範囲で変化させて、最大発振周波数ｆmaxを評価したところ、素子間分離溝３０の深さが１μm以下では８０ＧＨzであったものが、深さを１μmにすることによって９０ＧＨzとなり、最大発振周波数ｆmaxが向上した。したがって、ミリ波帯(２０ＧＨz〜３００ＧＨz)での効果が実証された。
【００３３】
本実施の形態においては、上記素子間分離溝３０を幅１μm深さ１.５μmに形成しているが、半絶縁性化合物半導体基板２１に達していれば、その幅は０.１μm〜５μm、深さは０.１μm〜５μmにあればよい。その場合、素子間分離溝３０の幅が０.１μm以下である場合には、素子間分離溝３０用のレジストパターン形成、および、各エアブリッジ配線３１,３２,３３形成後における素子間分離溝３０の有機層３９除去が、非常に困難なものとなる。また、５μm以上である場合には、各ＨＢＴ素子２５,２６の最大発振周波数ｆmaxのそれ以上の向上はみられない。本実施の形態においては各エアブリッジ配線３１,３２,３３の厚みを１μmとしているが、０.５μm〜２０μmであればよい。また、エミッタ電極２７,ベース電極２８およびコレクタ電極２９の厚みと寸法は上記の厚みと寸法に限定されるものではない。また、エミッタ層２２の材料として、ＡlＧaＡsを用いても差し支えない。
【００３４】
尚、本実施の形態においては、並列に配列されたＨＢＴ素子２５,２６間の接続を例にこの発明を説明しているが、上記エミッタをソース、上記ベースをゲート、上記コレクタをドレインと見なせば、ＦＥＴ(電界効果トランジスタ)にも適用可能である。すなわち、ＦＥＴの周囲に素子間分離溝を形成し、エアブリッジ配線を用いて並列に接続することによって、配線容量が低減し、素子の最大発振周波数ｆmax等の高周波特性を向上できるのである。
【００３５】
ところで、本実施の形態においては、素子間分離溝３０の形成にＩＣＰエッチング装置を用いているが、ウエットエッチング装置を用いても差し支えない。上記ＲＩＥ法等のドライエッチングを用いた場合には、プラズマ等によるダメージを回避するための熱処理が必要になる。ところが、上記ウエットエッチングを用いた場合には上記熱処理工程が不要となる。図５は、上記ウエットエッチングによって形成した素子間分離溝４５の断面形状を示す。図５に見られるように、上記ウエットエッチングによって形成された素子間分離溝４５はテーパ状になる。しかしながら、素子間分離溝４５の深さを１μm以上にすれば、ドライエッチングによって素子間分離溝を形成した場合と同様に、最大発振周波数ｆmaxを向上できる。
【００３６】
但し、図２のごとく、ドライエッチングによって素子間分離溝３０の側壁を基板面に対して略垂直に形成した方が、高周波特性の向上等の上記種々の効果を保持しつつテーパ状に形成した場合よりも素子間分離溝３０の幅を狭くでき、ＨＴＢ素子の集積化には有利である。
【００３７】
＜第２実施の形態＞
本実施の形態は、第１実施の形態のごとく形成された各エアブリッジ配線を夫々の引き出し配線に接続する際の配線構造に関する。図６は、本実施の形態における半導体装置の配線構造を示す平面図である。また、図７(a)は図６におけるＥ−Ｅ矢視(コレクタ電極)断面図であり、図７(b)はＦ−Ｆ矢視(ベース電極)断面図であり、図７(c)はＧ−Ｇ矢視(エミッタ電極)断面図である。
【００３８】
本実施の形態における各ＨＢＴ素子５５,５６は、第１実施の形態における各ＨＢＴ素子２５,２６と同様に、半絶縁性化合物半導体基板５１上に、コレクタ層５４,ベース層５３およびエミッタ層５２がこの順に積層されると共に、各ＨＢＴ素子５５,５６間におけるコレクタ層５４には基板５１に達する素子間分離溝６０が形成されて各ＨＢＴ素子５５,５６が空間的・電気的に分離されてピラミッド状に形成されている。そして、エミッタ層５２の上面にはエミッタ電極５７が形成され、エミッタ層５２の周囲におけるベース層５３の上面にはベース電極５８が形成され、ベース層５３の周囲におけるコレクタ層５４の上面にはコレクタ電極５９が形成されている。
【００３９】
そして、図７(a)に示すように、各ＨＢＴ素子５５,５６のコレクタ電極５９,５９'間を、平面状のコレクタエアブリッジ配線６３で接続している。また、図７(b)に示すように、ベース電極５８,５８'間を平面状のベースエアブリッジ配線６２で接続している。また、図７(c)に示すように、エミッタ電極５７,５７'間を、エミッタエアブリッジ配線６１で接続している。
【００４０】
ここで、上記各エアブリッジ配線６３,６２,６１の引き出し配線は、図６および図７に示すように、下層に配列されているエアブリッジ配線用の引き出し線は内側(ＨＢＴ素子列に近い側)に配列されている。すなわち、エミッタエアブリッジ配線６１よりもコレクタエアブリッジ配線６３が下層に位置しているために、エミッタ引き出し配線６５よりもコレクタ引き出し配線６７が内側に配列されている。また、エミッタエアブリッジ配線６１よりもベースエアブリッジ配線６２が下層に位置しているために、エミッタ引き出し配線６５よりもベース引き出し配線６６が内側に配列されている。
【００４１】
したがって、上記エミッタエアブリッジ配線６１をエミッタ引き出し配線６５に接続する一方、コレクタエアブリッジ配線６３をコレクタ引き出し配線６７に接続する際に、図７(a)に示すように、エミッタエアブリッジ配線６１とコレクタエアブリッジ配線６３とが交差することはない。同様に、上記エミッタエアブリッジ配線６１をエミッタ引き出し配線６５に接続する一方、ベースエアブリッジ配線６２をベース引き出し配線６６に接続する際に、図７(b)に示すように、エミッタエアブリッジ配線６１とベースエアブリッジ配線６２とが交差することはないのである。尚、上記コレクタエアブリッジ配線６３とベースエアブリッジ配線６２とに関しては、図２と同様に所定の間隔を有しており、然もコレクタ引き出し配線６７とベース引き出し配線６６とはＨＢＴ素子５５,５６を挟んで反対側に配置されているために同様に重なることはない。
【００４２】
ここで、総ての引き出し線がＨＢＴ素子５５,５６に対して同じ側に位置している場合であっても、下層に配列されているエアブリッジ配線の引き出し線を内側に配列(すなわち、ＨＢＴ素子５５,５６側から順に、コレクタ引き出し配線６７,ベース引き出し配線６６およびエミッタ引き出し配線６５と配列)することによって、総てのエアブリッジ配線６１,６２,６３が交差しないようにできる。
【００４３】
こうして、各ＨＢＴ素子５５,５６の配線か交差しないようにすることによって、エアブリッジ配線間のクロストークがより低減されるのである。
【００４４】
【発明の効果】
以上より明らかなように、請求項１に係る発明の半導体装置の配線構造は、各バイポーラトランジスタ間は素子間分離溝によって空間的に且つ電気的に分離され、隣接する上記バイポーラトランジスタにおける互いに接続されるべきコレクタ電極 , ベース電極およびエミッタ電極は互いに対向する位置に形成され、この互いに接続されるべき電極同士は上記素子間分離溝を跨ぐエアブリッジ配線によって他のエアブリッジ配線と交差することなく接続されているので、上記素子間分離溝を挟んで大略同一レベルの位置に在る電極同士はエアブリッジ配線されて、他の電極と空気絶縁されている。したがって、各電極間のリーク電流や各バイポーラトランジスタ間のクロストークを低減できると共に、配線容量を低減して、最大発振周波数ｆmax等の高周波特性を向上できる。
【００４５】
また、請求項２に係る発明の半導体装置の配線構造における上記素子間分離溝の側壁は上記基板の面に略垂直であるので、上記側壁が基板面に対して傾斜している場合よりも上記素子間分離溝の幅を狭くできる。したがって、上記バイポーラトランジスタの高集積化を図ることができる。
【００４６】
また、請求項３に係る発明の半導体装置の配線構造における上記バイポーラトランジスタはＨＢＴであるので、半絶縁性基板上に複数形成されたＨＢＴ素子間のエミッタ電極同士,ベース電極同士およびコレクタ電極同士の夫々を、エアブリッジ配線によって、各ＨＢＴ素子間の素子間分離溝を跨いで他のエアブリッジ配線と互いに交差することなく所定の間隔を有して平行に接続できる。したがって、総ての電極を上記エアブリッジ配線によって空気絶縁でき、各電極間のリーク電流や各ＨＢＴ素子間のクロストークを低減できると共に、配線容量を低減できる。すなわち、この発明によれば、最大発振周波数ｆmax等の高周波特性を向上できる。
【００４７】
また、請求項４に係る発明の配線構造の形成方法は、半絶縁性基板上に複数形成されたバイポーラトランジスタの夫々の間に、ドライエッチングによって、上記半絶縁性基板に達すると共に、上記基板の面に略垂直な側壁を有する素子間分離溝を形成する工程を含むので、側壁が略垂直の素子間分離溝を容易に形成でき、請求項１に係る発明の効果を奏するバイポーラトランジスタの高集積化を容易に図ることができる。
【００４８】
また、請求項５に係る発明の配線構造の形成方法における上記ドライエッチングは、ＩＣＰエッチング装置で行うので、上記素子間分離溝の形成に際して、イオンバイアス電圧を抑えて処理を行うことによって上記バイポーラトランジスタへのプラズマ等によるダメージを低減できる。
【図面の簡単な説明】
【図１】 この発明の半導体装置の配線構造を並列に集積化されたＨＢＴの接続に適用した配線構造の平面図である。
【図２】 図１におけるＤ−Ｄ矢視断面図である。
【図３】 図２におけるエアブリッジ配線の形成手順を示す図である。
【図４】 図３に続くエアブリッジ配線の形成手順を示す図である。
【図５】 ウエットエッチングによって形成した素子間分離溝の断面形状を示す図である。
【図６】 図２における各エアブリッジ配線を引き出し配線に接続する際の配線構造の平面図である。
【図７】 図６におけるＥ−Ｅ,Ｆ−Ｆ,Ｇ−Ｇ夫々の矢視断面図である。
【図８】 ＨＢＴを多数個並列に接続した従来の配線パターンの平面図である。
【図９】 図８におけるＡ−Ａ,Ｂ−Ｂ,Ｃ−Ｃ夫々の矢視断面図である。
【図１０】 図９におけるベース引出し配線をエアブリッジ配線にした場合の断面図である。
【符号の説明】
２１,５１…半絶縁性化合物半導体基板、
２２,５２…エミッタ層、 ２３,５３…ベース層、
２４,５４…コレクタ層、 ２５,２６,５５,５６…ＨＢＴ素子、
２７,５７…エミッタ電極、 ２８,５８…ベース電極、
２９,５９…コレクタ電極、 ３０,４５,６０…素子間分離溝、
３１,６１…エミッタエアブリッジ配線、
３２,６２…ベースエアブリッジ配線、
３３,６３…コレクタエアブリッジ配線、
３４,３５,３６,３７…絶縁膜、 ３９,４０,４１…有機層、
６５…エミッタ引き出し配線、 ６６…ベース引き出し配線、
６７…コレクタ引き出し配線。
【発明の属する技術分野】
この発明は、半導体装置の配線構造に関し、特に、並列に２個以上集積化されたヘテロ接合型バイポーラトランジスタ(以下、ＨＢＴと略称する)間の配線に関する。
【０００２】
【従来の技術】
従来より、ＨＢＴを多数個並列に接続した配線パターンとして、特開平６−３４９８４５号公報のようなものがある。この配線パターンは、図８及び図９に示すような構造を有している。但し、図８は平面図であり、図９(a)は図８におけるＡ−Ａ矢視断面図であり、図９(b)は図８におけるＢ−Ｂ矢視断面図であり、図９(c)は図８におけるＣ−Ｃ矢視断面図である。ここで、各ＨＢＴ素子(図８においては２つの素子が現れている)のエミッタ電極１間、ベース電極２間、コレクタ電極３間は、以下に述べるようにして電気的に接続されている。
【０００３】
すなわち、図８および図９に示すように、ＨＢＴ素子において、化合物半導体基板１４上に、コレクタ層９,ベース層８およびエミッタ層７がこの順に選択的に積層されている。さらに、エミッタ電極１にはエミッタ引出しエアブリッジ配線４が接続されており、コレクタ電極３にはコレクタ引出しエアブリッジ配線６が接続されている。そして、各ＨＢＴ素子のエミッタ引出しエアブリッジ配線４,４は共通のエミッタ引き出し配線１１に接続され、コレクタ引出しエアブリッジ配線６,６は共通のコレクタ引き出し配線１３に接続され、ベース電極２,２は共通のベース引出し配線１２に接続されている。
【０００４】
ここで、上記エミッタ引出しエアブリッジ配線４やコレクタ引出しエアブリッジ配線６のようなエアブリッジ配線を用いるのは、配線間の寄生容量を低減し、ＨＢＴ素子の遮断周波数ｆtを改善するためである。但し、ベース電極２は、ベース引き出し配線１２に接続される際に、絶縁膜を介してベース層８に接触している。尚、１５,１６は、夫々絶縁膜である。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記並列に複数個配列されて集積化されたＨＢＴ間の配線パターンには、以下のような問題がある。
【０００６】
すなわち、上記ベース引き出し配線１２をエアブリッジ配線構造とすれば、基板１４を通して隣接する配線やグランドとの間に流れるリーク電流による損失を低減できる。ところが、従来の配線パターンにおいては、上述したように、ベース引き出し配線１２をベース電極２に接続する場合に、ベース引き出し配線１２を絶縁膜１５を介してベース層８に接触するように形成している。
【０００７】
これは、図８および図９に示すごとく集積化されたＨＢＴにおいて、エミッタ引出しエアブリッジ配線４やコレクタ引出しエアブリッジ配線６がベース電極２の極近傍に位置しているので、総ての配線をエアブリッジ配線にするのが困難なためである。図８および図９に示す配線構造では、ベース引き出し配線１２をエアブリッジ配線にするには、そのエアブリッジ配線はベース電極２の表面よりも高い位置に形成されることになる。
【０００８】
その場合には、図１０に示すように、上記ベース引出しエアブリッジ配線１７とエミッタ引出しエアブリッジ配線４との間隔が狭くなるためにプロセス的に実現できないのである。このように、従来の配線構造によるＨＢＴでは、本来、総ての引き出し配線をエアブリッジ配線にする方が寄生容量等を低減し、最大発振周波数ｆmaxや遮断周波数ｆt等の高周波特性の向上に効果があるが、ＨＢＴ素子の集積化においては、総ての配線をエアブリッジ配線化することはプロセス上困難であるという問題がある。
【０００９】
そこで、この発明の目的は、化合物半導体基板上に複数のＨＢＴを並列にエアブリッジ配線によって接続できる半導体装置の配線構造を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に係る発明は、半絶縁性基板上に複数形成された半導体素子を並列接続する半導体装置の配線構造であって、上記半導体素子は上記半絶縁性基板上にコレクタ層 , ベース層およびエミッタ層が順次積層されて成るバイポーラトランジスタであり、上記各バイポーラトランジスタ間の領域には上記半絶縁性基板に達する素子間分離溝が形成されて,各バイポーラトランジスタは空間的に且つ電気的に分離されており、隣接する上記バイポーラトランジスタにおける上記コレクタ層の表面に形成されたコレクタ電極と上記ベース層の表面に形成されたベース電極と上記エミッタ層の表面に形成されたエミッタ電極とは , 上記素子間分離溝を挟んで互いに対向する位置に形成されており、上記隣接するバイポーラトランジスタにおける上記コレクタ電極同士 , 上記ベース電極同士および上記エミッタ電極同士は,上記素子間分離溝を跨いで配設されたエアブリッジ配線によって接続されており、上記各エアブリッジ配線は , 上記半絶縁性基板の表面と略平行に配設されると共に , 互いに間隔をあけて積層されて互いに交差しないように配置されていることを特徴としている。
【００１１】
上記構成によれば、各バイポーラトランジスタ間を空間的・電気的に分離している素子間分離溝は半絶縁性基板まで達しており、各バイポーラトランジスタの互いに接続されるべきコレクタ電極 , ベース電極およびエミッタ電極同士は上記素子間分離溝を挟んで大略同一レベルの位置に在る。したがって、上記素子間分離溝を跨いで互いに接続されるべき上記電極を接続しているエアブリッジ配線は、他のエアブリッジ配線と互いに交差することなく所定の間隔を有して平行に配列されている。しかも、最下層に位置しているエアブリッジ配線の下には空間が存在する。このような電極間の接続構造は従来のプロセスによって容易に構成できる。さらに、総ての電極がエアブリッジ配線されて空気絶縁されているために、各電極間のリーク電流や各バイポーラトランジスタ間のクロストークが低減されると共に、配線容量が低減されて、最大発振周波数ｆmax等の高周波特性が向上される。
【００１２】
また、請求項２に係る発明は、請求項１に係る発明の半導体装置の配線構造において、上記素子間分離溝の側壁は上記基板の面に略垂直であることを特長としている。
【００１３】
上記構成によれば、上記素子間分離溝の側壁は基板面に略垂直になっているため、基板面に対して傾斜している場合よりも上記素子間分離溝の幅を狭くでき、高集積化が可能となる。
【００１４】
また、請求項３に係る発明は、請求項１に係る発明の半導体装置の配線構造において、上記バイポーラトランジスタはＨＢＴであることを特長としている。
【００１５】
上記構成によれば、半絶縁性基板上に複数形成されたＨＢＴ素子間のエミッタ電極同士,ベース電極同士およびコレクタ電極同士の夫々が、エアブリッジ配線によって、各ＨＢＴ素子間の素子間分離溝を跨いで他のエアブリッジ配線と互いに交差することなく所定の間隔を有して平行に配列される。然も、最下層に位置しているコレクタエアブリッジ配線の下には空間が形成される。こうして、総ての電極が上記エアブリッジ配線によって空気絶縁され、各電極間のリーク電流や各ＨＢＴ素子間のクロストークが低減されると共に、配線容量が低減されて、最大発振周波数ｆmax等の高周波特性が向上される。
【００１６】
また、請求項４に係る発明は、半導体装置の配線構造の形成方法であって、半絶縁性基板上にコレクタ層 , ベース層およびエミッタ層が順次積層されて成るバイポーラトランジ スタを複数形成する工程と、上記複数形成されたバイポーラトランジスタの夫々の間に、ドライエッチングによって、上記半絶縁性基板に達すると共に、上記基板の面に略垂直な側壁を有する素子間分離溝を形成する工程と、上記各バイポーラトランジスタにおける上記コレクタ層の表面にコレクタ電極を形成し、上記ベース層の表面にベース電極を形成し、上記エミッタ層の表面にエミッタ電極を形成する工程と、上記隣接するバイポーラトランジスタにおける上記コレクタ電極同士を、上記素子間分離溝を跨いで上記半絶縁性基板の表面と略平行に配設された第１のエアブリッジ配線によって接続する工程と、上記隣接するバイポーラトランジスタにおける上記ベース電極同士を、上記素子間分離溝を跨いで上記半絶縁性基板の表面と略平行に配設された第２のエアブリッジ配線によって、上記第１のエアブリッジ配線と交差しないように接続する工程と、上記隣接するバイポーラトランジスタにおける上記エミッタ電極同士を、上記素子間分離溝を跨いで上記半絶縁性基板の表面と略平行に配設された第３のエアブリッジ配線によって、上記第１のエアブリッジ配線および上記第２のエアブリッジ配線と交差しないように接続する工程とを含むことを特長としている。
【００１７】
上記構成によれば、上記各バイポーラトランジスタ間に形成される素子間分離溝はドライエッチングによって形成される。そのため、側壁が基板の面に対して略垂直になっている素子間分離溝が容易に形成され、各電極間のリーク電流や各バイポーラトランジスタ間のクロストークや配線容量が低減されて高周波特性が向上されたバイポーラトランジスタの高集積化を、容易に図ることができる。
【００１８】
また、請求項５に係る発明は、請求項４に係る発明の配線構造の形成方法において、上記ドライエッチングは、誘導結合プラズマエッチング装置で行うことを特長としている。
【００１９】
上記構成によれば、上記素子間分離溝の形成に、高密度プラズマを生成しながら独立してイオンバイアス電圧を選択することができる誘導結合プラズマエッチング装置が用いられ、イオンバイアス電圧を抑えて処理を行うことによって、バイポーラトランジスタへのプラズマ等によるダメージが低減される。
【００２０】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
＜第１実施の形態＞
図１は、本実施の形態における半導体装置の配線構造を、複数のＨＢＴが並列して集積化された集積回路に適用した場合の平面図である。また、図２は、図１におけるＤ−Ｄ矢視断面図である。本実施の形態においては、上記並列に配列された複数のＨＢＴをエアブリッジ配線を用いて接続するものである。
【００２１】
先ず、本実施の形態におけるＨＢＴ素子および各ＨＢＴ素子間のエアブリッジ配線構造について説明する。各ＨＢＴ素子２５,２６は、半絶縁性化合物半導体基板２１上に、ｎ-ＧaＡsから成るコレクタ層２４、ｐ-ＧaＡsから成るベース層２３、および、ｎ-ＩnＧaＰから成るエミッタ層２２が、この順に積層されている。そして、各ＨＢＴ素子２５,２６間におけるコレクタ層２４にはエッチングによって幅１μm深さ１.５μmの基板２１に達する素子間分離溝３０が形成されて、各ＨＢＴ素子２５,２６が空間的・電気的に分離されている。ここで、コレクタ層２４は所定の寸法の矩形を成し、ベース層２３はコレクタ層２４より小寸法の矩形を成し、エミッタ層２２はベース層２３より小寸法の矩形を成して形成されており、各ＨＢＴ素子２５,２６はピラミッド状を成している。そして、エミッタ層２２の上面には、ＷＮ/Ｔi/Ｐt/Ａuから成る厚さ２５０nm幅５μmのエミッタ電極２７が形成されている。また、エミッタ層２２の周囲におけるベース層２３の上面には、Ｐt/Ｔi/Ｐt/Ａuから成る厚さ２００nm幅２μmのベース電極２８が形成されている。さらに、ベース層２３の周囲におけるコレクタ層２４の上面には、ＡuＧe/Ｎi/Ａuから成る厚さ２００nm幅２μmのコレクタ電極２９が形成されている。
【００２２】
上記構成においては、各ＨＢＴ素子２５,２６は、コレクタ層２４,ベース層２３およびエミッタ層２２がピラミッド状に積層されている。したがって、各ＨＢＴ素子２５,２６におけるエミッタ電極２７,２７'同士、ベース電極２８,２８'同士、コレクタ電極２９,２９'同士は互いに同一レベルに在り、然も異なる種類の電極とは異なるレベル上に在る。
【００２３】
そこで、本実施の形態においては、図２に示すように、上記素子間分離溝３０を跨いで、各ＨＢＴ素子２５,２６におけるエミッタ電極２７,２７'間を、厚み１μmの平面状のエミッタエアブリッジ配線３１で接続する。同様に、ベース電極２８,２８'間を厚み１μmの平面状のベースエアブリッジ配線３２で接続し、コレクタ電極２９,２９'間を厚み１μmの平面状のコレクタエアブリッジ配線３３で接続するのである。こうすることによって、各エアブリッジ配線３１,３２,３３は互いに所定の間隔を有して平行に配列されており、特定の配線との間が狭くなることは無く、プロセスによって容易に形成することができるのである。その場合、素子間分離溝３０は各ＨＢＴ素子２５,２６を電気的に分離するばかりではなく、最下層のコレクタエアブリッジ配線３３をコレクタ層２４から離してコレクタ層２４との間に空間を形成する機能を有する。したがって、コレクタ層２４や基板２１を通して電流がリークするのを防止できる。尚、３４,３５,３６は絶縁層である。
【００２４】
以下、上記構成を有するエアブリッジ配線の形成方法について、詳細に説明する。図３は、エアブリッジ配線の形成手順を示す図である。半絶縁性化合物半導体基板２１上に、ｎ-ＧaＡs膜,ｐ-ＧaＡs膜およびｎ-ＩnＧaＰ膜を順次積層し、ＩＣＰ(誘導結合プラズマ)を用いたドライエッチング装置を用いて各層をエッチングする。そして、コレクタ層２４に、半絶縁性化合物半導体基板２１に達する幅１μm深さ１.５μmの側壁が基板面に対して垂直な素子間分離溝３０を形成して、ピラミッド構造のコレクタ層２４,ベース層２３およびエミッタ層２２を得る。
【００２５】
さらに、上記エミッタ電極２７,ベース電極２８およびコレクタ電極２９を形成した後、全体に絶縁膜３７を堆積し、エミッタ電極２７,ベース電極２８およびコレクタ電極２９の夫々に達するコンタクトホール３８を開口して、図３(a)の状態に至る。ここで、上記ＩＣＰエッチング装置は、高密度プラズマを生成しながら独立してイオンバイアス電圧を選択することができる。そこで、素子間分離溝３０の形成にＩＣＰエッチング装置を用い、イオンバイアス電圧を抑えて処理を行うことによって、通常のＲＩＥ(リアクティブ・イオン・エッチング)法等で見られるＨＢＴ素子へのプラズマ等によるダメージを低くすることができる。
【００２６】
次に、図３(b)に示すように、フォトレジストのパターニング工程でも溶けないような有機材料(例えば、ポリイミド樹脂)を全面に塗布して有機層３９を形成する。その場合、ＨＢＴ素子間にもポリイミド樹脂が流れ込むので、有機層３９の表面は平坦になる。次に、図３(c)に示すように、ＲＩＥ法等によって有機層３９をエッチバックして、コレクタ電極２９の上面を露出させる。その場合に、有機層３９と絶縁膜３７とのエッチング選択比が十分に得られるような条件を用いることによって、有機層３９の上面は上記エッチバックによってさらに平坦化される。
【００２７】
次に、上記平坦化された有機層３９上に、フォトリソグラフィ技術を用いてコレクタエアブリッジ配線３３のパターンを形成する。そうした後、図４(d)に示すように、例えばリフトオフ法等によって、所定の厚みを有する平面状のコレクタエアブリッジ配線３３を形成する。次に、図３(b)と同様にして、全面に有機層４０を形成する。そして、ＲＩＥ法等によって有機層４０をエッチバックしてベース電極２８の上面を露出させると共に、有機層４０の上面を平坦化する。その後、例えばリフトオフ法等によって、所定の厚みを有する平面状のベースエアブリッジ配線３２を形成する。その結果、図４(e)の状態になる。さらに、全面に有機層４１を形成する。そして、ＲＩＥ法等によって有機層４１をエッチバックしてエミッタ電極２７の上面を露出させ、有機層４１の上面を平坦化した後、例えばリフトオフ法等によって所定の厚みを有する平面状のエミッタエアブリッジ配線３１を形成する。その結果、図４(f)の状態になる。
【００２８】
次に、上記コレクタエアブリッジ配線３３,ベースエアブリッジ配線３２及びエミッタエアブリッジ配線３１の直下に存在している有機層３９,４０,４１を、例えば有機溶剤に溶かして除去する。次に、ＲＩＥ法等の処理によって発生した欠陥を除去するため、窒素雰囲気中において４００℃で１分間の熱処理を行う。尚、この熱処理の温度は２００℃〜５００℃であればよく、時間は２０秒〜５分であればよい。以上の工程によって、図４(g)に示すように、ＨＢＴ２５,２６の間が素子間分離溝３０によって空間的且つ電気的に分離され、コレクタ電極２９,２９'間がコレクタエアブリッジ配線３３で接続され、ベース電極２８,２８'間がベースエアブリッジ配線３２で接続され、エミッタ電極２７,２７'間がエミッタエアブリッジ配線３１で接続された配線構造が得られるのである。
【００２９】
上述のように、本実施の形態における各ＨＢＴ素子２５,２６は、半絶縁性化合物半導体基板２１上に、コレクタ層２４,ベース層２３及びエミッタ層２２がこの順に積層されると共に、各ＨＢＴ素子２５,２６間におけるコレクタ層２４に側壁が基板面に対して垂直な素子間分離溝３０が形成されて互いに空間的・電気的に分離され、ピラミッド状を成している。そして、エミッタ層２２の上面にエミッタ電極２７を形成し、エミッタ層２２の周囲におけるベース層２３上面にベース電極２８を形成し、ベース層２３の周囲におけるコレクタ層２４上面にコレクタ電極２９を形成している。したがって、各ＨＢＴ素子２５,２６におけるエミッタ電極２７同士、ベース電極２８同士、コレクタ電極２９同士は互いに同一レベル上に在り、異なる種類の電極とは異なるレベル上に在ることになる。
【００３０】
そこで、上記構成の各ＨＢＴ素子２５,２６に配線する場合は、以下のごとく簡単な方法によってエアブリッジ配線を行うことができるのである。すなわち、先ず、全面に有機層３９を形成し、有機層３９をエッチバックして最下層電極であるコレクタ電極２９の上面を露出させ、リフトオフ法等によってコレクタエアブリッジ配線３３を形成する。以下、上記工程を繰り返してベースエアブリッジ配線３２およびエミッタエアブリッジ配線３１を順次間隔を空けて積層する。そして最後に、各エアブリッジ配線３３,３２,３１間の有機層３９,４０,４１を除去するのである。
【００３１】
その結果、図４(g)に示すように、各平面状のエアブリッジ配線３１,３２,３３が互いに所定の間隔を有して接続されると共に、最下層のコレクタエアブリッジ配線３３とコレクタ層２４との間に空間が形成された配線構造が得られのである。このような配線構造は、各エアブリッジ配線３１,３２,３３が空気絶縁されているために、各ＨＢＴ素子２５,２６間のクロストークが低減されると共に、配線容量を低減することができ、各ＨＢＴ素子２５,２６の最大発振周波数ｆmaxを向上できるのである。すなわち、本実施の形態による半導体装置の配線構造によれば、各エアブリッジ配線３１,３２,３３と特定の配線との間が狭くなることは無く、上述のようなプロセスによって容易に形成することができるのである。
【００３２】
尚、図１および図２における各ＨＢＴ素子２５,２６間の素子間分離溝３０の形状を、幅０.１μm〜５μm、深さ０.１μm〜５μmの範囲で変化させて、最大発振周波数ｆmaxを評価したところ、素子間分離溝３０の深さが１μm以下では８０ＧＨzであったものが、深さを１μmにすることによって９０ＧＨzとなり、最大発振周波数ｆmaxが向上した。したがって、ミリ波帯(２０ＧＨz〜３００ＧＨz)での効果が実証された。
【００３３】
本実施の形態においては、上記素子間分離溝３０を幅１μm深さ１.５μmに形成しているが、半絶縁性化合物半導体基板２１に達していれば、その幅は０.１μm〜５μm、深さは０.１μm〜５μmにあればよい。その場合、素子間分離溝３０の幅が０.１μm以下である場合には、素子間分離溝３０用のレジストパターン形成、および、各エアブリッジ配線３１,３２,３３形成後における素子間分離溝３０の有機層３９除去が、非常に困難なものとなる。また、５μm以上である場合には、各ＨＢＴ素子２５,２６の最大発振周波数ｆmaxのそれ以上の向上はみられない。本実施の形態においては各エアブリッジ配線３１,３２,３３の厚みを１μmとしているが、０.５μm〜２０μmであればよい。また、エミッタ電極２７,ベース電極２８およびコレクタ電極２９の厚みと寸法は上記の厚みと寸法に限定されるものではない。また、エミッタ層２２の材料として、ＡlＧaＡsを用いても差し支えない。
【００３４】
尚、本実施の形態においては、並列に配列されたＨＢＴ素子２５,２６間の接続を例にこの発明を説明しているが、上記エミッタをソース、上記ベースをゲート、上記コレクタをドレインと見なせば、ＦＥＴ(電界効果トランジスタ)にも適用可能である。すなわち、ＦＥＴの周囲に素子間分離溝を形成し、エアブリッジ配線を用いて並列に接続することによって、配線容量が低減し、素子の最大発振周波数ｆmax等の高周波特性を向上できるのである。
【００３５】
ところで、本実施の形態においては、素子間分離溝３０の形成にＩＣＰエッチング装置を用いているが、ウエットエッチング装置を用いても差し支えない。上記ＲＩＥ法等のドライエッチングを用いた場合には、プラズマ等によるダメージを回避するための熱処理が必要になる。ところが、上記ウエットエッチングを用いた場合には上記熱処理工程が不要となる。図５は、上記ウエットエッチングによって形成した素子間分離溝４５の断面形状を示す。図５に見られるように、上記ウエットエッチングによって形成された素子間分離溝４５はテーパ状になる。しかしながら、素子間分離溝４５の深さを１μm以上にすれば、ドライエッチングによって素子間分離溝を形成した場合と同様に、最大発振周波数ｆmaxを向上できる。
【００３６】
但し、図２のごとく、ドライエッチングによって素子間分離溝３０の側壁を基板面に対して略垂直に形成した方が、高周波特性の向上等の上記種々の効果を保持しつつテーパ状に形成した場合よりも素子間分離溝３０の幅を狭くでき、ＨＴＢ素子の集積化には有利である。
【００３７】
＜第２実施の形態＞
本実施の形態は、第１実施の形態のごとく形成された各エアブリッジ配線を夫々の引き出し配線に接続する際の配線構造に関する。図６は、本実施の形態における半導体装置の配線構造を示す平面図である。また、図７(a)は図６におけるＥ−Ｅ矢視(コレクタ電極)断面図であり、図７(b)はＦ−Ｆ矢視(ベース電極)断面図であり、図７(c)はＧ−Ｇ矢視(エミッタ電極)断面図である。
【００３８】
本実施の形態における各ＨＢＴ素子５５,５６は、第１実施の形態における各ＨＢＴ素子２５,２６と同様に、半絶縁性化合物半導体基板５１上に、コレクタ層５４,ベース層５３およびエミッタ層５２がこの順に積層されると共に、各ＨＢＴ素子５５,５６間におけるコレクタ層５４には基板５１に達する素子間分離溝６０が形成されて各ＨＢＴ素子５５,５６が空間的・電気的に分離されてピラミッド状に形成されている。そして、エミッタ層５２の上面にはエミッタ電極５７が形成され、エミッタ層５２の周囲におけるベース層５３の上面にはベース電極５８が形成され、ベース層５３の周囲におけるコレクタ層５４の上面にはコレクタ電極５９が形成されている。
【００３９】
そして、図７(a)に示すように、各ＨＢＴ素子５５,５６のコレクタ電極５９,５９'間を、平面状のコレクタエアブリッジ配線６３で接続している。また、図７(b)に示すように、ベース電極５８,５８'間を平面状のベースエアブリッジ配線６２で接続している。また、図７(c)に示すように、エミッタ電極５７,５７'間を、エミッタエアブリッジ配線６１で接続している。
【００４０】
ここで、上記各エアブリッジ配線６３,６２,６１の引き出し配線は、図６および図７に示すように、下層に配列されているエアブリッジ配線用の引き出し線は内側(ＨＢＴ素子列に近い側)に配列されている。すなわち、エミッタエアブリッジ配線６１よりもコレクタエアブリッジ配線６３が下層に位置しているために、エミッタ引き出し配線６５よりもコレクタ引き出し配線６７が内側に配列されている。また、エミッタエアブリッジ配線６１よりもベースエアブリッジ配線６２が下層に位置しているために、エミッタ引き出し配線６５よりもベース引き出し配線６６が内側に配列されている。
【００４１】
したがって、上記エミッタエアブリッジ配線６１をエミッタ引き出し配線６５に接続する一方、コレクタエアブリッジ配線６３をコレクタ引き出し配線６７に接続する際に、図７(a)に示すように、エミッタエアブリッジ配線６１とコレクタエアブリッジ配線６３とが交差することはない。同様に、上記エミッタエアブリッジ配線６１をエミッタ引き出し配線６５に接続する一方、ベースエアブリッジ配線６２をベース引き出し配線６６に接続する際に、図７(b)に示すように、エミッタエアブリッジ配線６１とベースエアブリッジ配線６２とが交差することはないのである。尚、上記コレクタエアブリッジ配線６３とベースエアブリッジ配線６２とに関しては、図２と同様に所定の間隔を有しており、然もコレクタ引き出し配線６７とベース引き出し配線６６とはＨＢＴ素子５５,５６を挟んで反対側に配置されているために同様に重なることはない。
【００４２】
ここで、総ての引き出し線がＨＢＴ素子５５,５６に対して同じ側に位置している場合であっても、下層に配列されているエアブリッジ配線の引き出し線を内側に配列(すなわち、ＨＢＴ素子５５,５６側から順に、コレクタ引き出し配線６７,ベース引き出し配線６６およびエミッタ引き出し配線６５と配列)することによって、総てのエアブリッジ配線６１,６２,６３が交差しないようにできる。
【００４３】
こうして、各ＨＢＴ素子５５,５６の配線か交差しないようにすることによって、エアブリッジ配線間のクロストークがより低減されるのである。
【００４４】
【発明の効果】
以上より明らかなように、請求項１に係る発明の半導体装置の配線構造は、各バイポーラトランジスタ間は素子間分離溝によって空間的に且つ電気的に分離され、隣接する上記バイポーラトランジスタにおける互いに接続されるべきコレクタ電極 , ベース電極およびエミッタ電極は互いに対向する位置に形成され、この互いに接続されるべき電極同士は上記素子間分離溝を跨ぐエアブリッジ配線によって他のエアブリッジ配線と交差することなく接続されているので、上記素子間分離溝を挟んで大略同一レベルの位置に在る電極同士はエアブリッジ配線されて、他の電極と空気絶縁されている。したがって、各電極間のリーク電流や各バイポーラトランジスタ間のクロストークを低減できると共に、配線容量を低減して、最大発振周波数ｆmax等の高周波特性を向上できる。
【００４５】
また、請求項２に係る発明の半導体装置の配線構造における上記素子間分離溝の側壁は上記基板の面に略垂直であるので、上記側壁が基板面に対して傾斜している場合よりも上記素子間分離溝の幅を狭くできる。したがって、上記バイポーラトランジスタの高集積化を図ることができる。
【００４６】
また、請求項３に係る発明の半導体装置の配線構造における上記バイポーラトランジスタはＨＢＴであるので、半絶縁性基板上に複数形成されたＨＢＴ素子間のエミッタ電極同士,ベース電極同士およびコレクタ電極同士の夫々を、エアブリッジ配線によって、各ＨＢＴ素子間の素子間分離溝を跨いで他のエアブリッジ配線と互いに交差することなく所定の間隔を有して平行に接続できる。したがって、総ての電極を上記エアブリッジ配線によって空気絶縁でき、各電極間のリーク電流や各ＨＢＴ素子間のクロストークを低減できると共に、配線容量を低減できる。すなわち、この発明によれば、最大発振周波数ｆmax等の高周波特性を向上できる。
【００４７】
また、請求項４に係る発明の配線構造の形成方法は、半絶縁性基板上に複数形成されたバイポーラトランジスタの夫々の間に、ドライエッチングによって、上記半絶縁性基板に達すると共に、上記基板の面に略垂直な側壁を有する素子間分離溝を形成する工程を含むので、側壁が略垂直の素子間分離溝を容易に形成でき、請求項１に係る発明の効果を奏するバイポーラトランジスタの高集積化を容易に図ることができる。
【００４８】
また、請求項５に係る発明の配線構造の形成方法における上記ドライエッチングは、ＩＣＰエッチング装置で行うので、上記素子間分離溝の形成に際して、イオンバイアス電圧を抑えて処理を行うことによって上記バイポーラトランジスタへのプラズマ等によるダメージを低減できる。
【図面の簡単な説明】
【図１】 この発明の半導体装置の配線構造を並列に集積化されたＨＢＴの接続に適用した配線構造の平面図である。
【図２】 図１におけるＤ−Ｄ矢視断面図である。
【図３】 図２におけるエアブリッジ配線の形成手順を示す図である。
【図４】 図３に続くエアブリッジ配線の形成手順を示す図である。
【図５】 ウエットエッチングによって形成した素子間分離溝の断面形状を示す図である。
【図６】 図２における各エアブリッジ配線を引き出し配線に接続する際の配線構造の平面図である。
【図７】 図６におけるＥ−Ｅ,Ｆ−Ｆ,Ｇ−Ｇ夫々の矢視断面図である。
【図８】 ＨＢＴを多数個並列に接続した従来の配線パターンの平面図である。
【図９】 図８におけるＡ−Ａ,Ｂ−Ｂ,Ｃ−Ｃ夫々の矢視断面図である。
【図１０】 図９におけるベース引出し配線をエアブリッジ配線にした場合の断面図である。
【符号の説明】
２１,５１…半絶縁性化合物半導体基板、
２２,５２…エミッタ層、 ２３,５３…ベース層、
２４,５４…コレクタ層、 ２５,２６,５５,５６…ＨＢＴ素子、
２７,５７…エミッタ電極、 ２８,５８…ベース電極、
２９,５９…コレクタ電極、 ３０,４５,６０…素子間分離溝、
３１,６１…エミッタエアブリッジ配線、
３２,６２…ベースエアブリッジ配線、
３３,６３…コレクタエアブリッジ配線、
３４,３５,３６,３７…絶縁膜、 ３９,４０,４１…有機層、
６５…エミッタ引き出し配線、 ６６…ベース引き出し配線、
６７…コレクタ引き出し配線。
Claims (5)
- 半絶縁性基板上に複数形成された半導体素子を並列接続する半導体装置の配線構造であって、
上記半導体素子は、上記半絶縁性基板上にコレクタ層 , ベース層およびエミッタ層が順次積層されて成るバイポーラトランジスタであり、
上記各バイポーラトランジスタ間の領域には上記半絶縁性基板に達する素子間分離溝が形成されて、各バイポーラトランジスタは空間的に且つ電気的に分離されており、
隣接する上記バイポーラトランジスタにおける上記コレクタ層の表面に形成されたコレクタ電極と上記ベース層の表面に形成されたベース電極と上記エミッタ層の表面に形成されたエミッタ電極とは、上記素子間分離溝を挟んで互いに対向する位置に形成されており、
上記隣接するバイポーラトランジスタにおける上記コレクタ電極同士 , 上記ベース電極同士および上記エミッタ電極同士は、上記素子間分離溝を跨いで配設されたエアブリッジ配線によって接続されており、
上記各エアブリッジ配線は、上記半絶縁性基板の表面と略平行に配設されると共に、互いに間隔をあけて積層されて、互いに交差しないように配置されている
ことを特長とする半導体装置の配線構造。 - 請求項１に記載の半導体装置の配線構造において、
上記素子間分離溝の側壁は上記基板の面に略垂直であることを特長とする半導体装置の配線構造。 - 請求項１に記載の半導体装置の配線構造において、
上記バイポーラトランジスタは、ヘテロ接合型バイポーラトランジスタであることを特長とする半導体装置の配線構造。 - 半導体装置の配線構造の形成方法であって、
半絶縁性基板上に、コレクタ層 , ベース層およびエミッタ層が順次積層されて成るバイポーラトランジスタを複数形成する工程と、
上記複数形成されたバイポーラトランジスタの夫々の間に、ドライエッチングによって、上記半絶縁性基板に達すると共に、上記基板の面に略垂直な側壁を有する素子間分離溝を形成する工程と、
上記各バイポーラトランジスタにおける上記コレクタ層の表面にコレクタ電極を形成し、上記ベース層の表面にベース電極を形成し、上記エミッタ層の表面にエミッタ電極を形成する工程と、
上記隣接するバイポーラトランジスタにおける上記コレクタ電極同士を、上記素子間分離溝を跨いで上記半絶縁性基板の表面と略平行に配設された第１のエアブリッジ配線によって接続する工程と、
上記隣接するバイポーラトランジスタにおける上記ベース電極同士を、上記素子間分離溝を跨いで上記半絶縁性基板の表面と略平行に配設された第２のエアブリッジ配線によって、上記第１のエアブリッジ配線と交差しないように接続する工程と、
上記隣接するバイポーラトランジスタにおける上記エミッタ電極同士を、上記素子間分離溝を跨いで上記半絶縁性基板の表面と略平行に配設された第３のエアブリッジ配線によって、上記第１のエアブリッジ配線および上記第２のエアブリッジ配線と交差しないように接続する工程と
を含むことを特長とする半導体装置の配線構造の形成方法。 - 請求項４に記載の配線構造の形成方法において、
上記ドライエッチングは、誘導結合プラズマエッチング装置で行うことを特長とする配線構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28233498A JP3665490B2 (ja) | 1998-10-05 | 1998-10-05 | 半導体装置の配線構造とその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28233498A JP3665490B2 (ja) | 1998-10-05 | 1998-10-05 | 半導体装置の配線構造とその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114271A JP2000114271A (ja) | 2000-04-21 |
| JP3665490B2 true JP3665490B2 (ja) | 2005-06-29 |
Family
ID=17651070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28233498A Expired - Fee Related JP3665490B2 (ja) | 1998-10-05 | 1998-10-05 | 半導体装置の配線構造とその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3665490B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4967084B2 (ja) * | 2000-06-02 | 2012-07-04 | Ｓｐｐテクノロジーズ株式会社 | 半導体装置及びその製造方法 |
| JP2002246587A (ja) * | 2001-02-20 | 2002-08-30 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP4077617B2 (ja) * | 2001-09-11 | 2008-04-16 | シャープ株式会社 | 半導体装置およびそれを備えた高周波増幅器 |
| CN102655394B (zh) * | 2012-05-23 | 2014-12-10 | 中国电子科技集团公司第五十五研究所 | 一种直流与微波信号交叉布线的放大器电路 |
-
1998
- 1998-10-05 JP JP28233498A patent/JP3665490B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000114271A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4438133B2 (ja) | ヘテロ接合型バイポーラトランジスタおよびその製造方法 | |
| US5343071A (en) | Semiconductor structures having dual surface via holes | |
| TWI752598B (zh) | 放大電路之單位單元及功率放大器模組 | |
| JPH01238161A (ja) | 半導体装置及びその製造方法 | |
| CN107706237B (zh) | 绝缘栅双极型晶体管器件及其制作方法、电力电子设备 | |
| KR102458018B1 (ko) | 다층 베이스 유전체 막을 포함하는 bjt | |
| US6870184B2 (en) | Mechanically-stable BJT with reduced base-collector capacitance | |
| JP3665490B2 (ja) | 半導体装置の配線構造とその形成方法 | |
| US20070243689A1 (en) | Semiconductor device having semiconductor and base contact pad mesa portions | |
| KR100687758B1 (ko) | 이종 접합 바이폴라 트랜지스터 및 그 제조방법 | |
| US6949776B2 (en) | Heterojunction bipolar transistor with dielectric assisted planarized contacts and method for fabricating | |
| KR100313984B1 (ko) | 메사구조체에 제공된 반도체소자를 구비한 반도체 디바이스 | |
| JPH04213835A (ja) | 非類似的な横方向に間隔を隔てられた層構造を有する半導体装置およびその製造方法 | |
| JP5162826B2 (ja) | 半導体装置及びその製造方法 | |
| US6890826B2 (en) | Method of making bipolar transistor with integrated base contact and field plate | |
| US6150225A (en) | Method for fabricating a semiconductor device having vertical and lateral type bipolar transistors | |
| JP2009239115A (ja) | 半導体装置およびその製造方法 | |
| JPH0399468A (ja) | プレーナヘテロバイポーラトランジスタの製造方法 | |
| JP2007012644A (ja) | 半導体装置及びその製造方法 | |
| JPS63124465A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP3421631B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100641055B1 (ko) | 화합물반도체 바이폴라 트랜지스터 및 그 제조방법 | |
| JP2988138B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| KR100340872B1 (ko) | 사이리스터 소자 및 그 제조방법 | |
| JP2010267793A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050401 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |