JP3665587B2

JP3665587B2 - Semiconductor element inspection method, semiconductor element inspection program, and recording medium on which the semiconductor element inspection program is recorded

Info

Publication number: JP3665587B2
Application number: JP2001120966A
Authority: JP
Inventors: 隆一三好; 孝二藤森
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-04-19
Filing date: 2001-04-19
Publication date: 2005-06-29
Anticipated expiration: 2021-04-19
Also published as: JP2002310627A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子の検査方法並びに半導体素子の検査プログラムおよびその半導体素子の検査プログラムが記録された記録媒体に関する。
【０００２】
【従来の技術】
従来より、半導体素子の検査方法としては、特開平０５−１１８９９３号公報に開示されたものがある。この従来の半導体素子の検査方法では、半導体素子をカメラで撮像し、このカメラの撮像により得られた画像に基づいて、半導体素子の面積および重心を求めている。そして、上記半導体素子の面積と基準面積とを比較して半導体素子の良否を判定すると共に、半導体素子の重心位置から決まる基準輪郭と、半導体素子の形状とを比較して半導体素子の良否を判定する。
【０００３】
【発明が解決しようとする課題】
ところで、上記従来の半導体素子の検査方法では、半導体素子よりもずっと大きな認識エリアを設定し、その認識エリア内の全画素を走査して、半導体素子の面積および重心を求めている。このように、上記半導体素子よりも大きな認識エリア内の全画素を走査するため、走査時間が長くなって、半導体素子の良否を判定するのに時間がかかるという問題がある。上記半導体素子の良否の判定に要する時間は、ボンディング装置のタクトが早くなってくるにつれて製造時間全体に占める割合が高くなる。そのため、上記半導体素子の良否の判定に時間がかかるのは大きな問題となっている。
【０００４】
そこで、本発明の課題は、半導体素子の良否の判定にかかる時間を短縮できる半導体素子の検査方法並びに半導体素子の検査プログラムおよびその半導体素子の検査プログラムが記録された記録媒体を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、本発明の半導体素子の検査方法は、
撮像装置に半導体素子を撮像させる工程と、
上記撮像装置の撮像により得られた画像から、上記半導体素子の輪郭を抽出する工程と、
上記半導体素子の輪郭に外接する矩形領域を求める工程と、
上記矩形領域内の一部である走査領域を走査して、上記走査領域の画素の２値データに基いて、上記半導体素子の良否を判定する工程とを備え、
上記半導体素子の良否を判定する工程における上記走査領域のうちの少なくとも二つは、上記矩形領域において互いに対向する対角位置にある隅部であって、
上記隅部の画素の２値データに基づいて、上記半導体素子の良否を判定することを特徴としている。
【０００６】
上記構成の半導体素子の検査方法によれば、上記撮像装置の撮像により得られた画像から半導体素子の輪郭を抽出して、半導体素子の輪郭に外接する矩形領域を求める。引き続いて、上記矩形領域内の走査領域の画素を走査し、その走査領域の画素の２値データを検出する。そして、上記走査領域の画素の２値データに基づいて、半導体素子の良否を判定する。このように、上記矩形領域内の一部である走査領域の画素を走査するから、従来の半導体素子の検査方法よりも走査範囲が狭くなる。その結果、上記走査領域を走査するのに要する時間が短くなり、半導体素子の良否の判定にかかる時間を短縮できる。
また、上記半導体素子にチップ欠けが生じていると、矩形領域において互いに対向する対角位置の一方の隅部と、上記互いに対向する対角位置の他方の隅部とでは、しきい値レベル以下またはしきい値レベル以上の画素の総数が異なる。したがって、上記半導体素子の良否を判定する工程における走査領域のうちの少なくとも二つを、矩形領域において互いに対向する対角位置にある隅部として、この隅部の画素の２値データに基づくことにより、半導体素子のチップ欠けを検出することができる。
【０００７】
一実施形態の半導体素子の検査方法は、
上記矩形領域の面積を求める工程と、
上記矩形領域の面積と基準値とを比較して、上記撮像装置が撮像した上記画像が上記半導体素子の画像であるか否かを判定する工程とを備える。
【０００８】
上記実施形態の半導体素子の検査方法によれば、上記矩形領域の面積を求め、この矩形領域の面積と基準値とを比較する。このとき、上記矩形領域の面積が基準値の範囲内であるか否かにより、撮像装置が撮像した画像が半導体素子の画像であるか否かを判定する。このように、上記矩形領域の面積に基づいて、撮像装置が撮像した画像が半導体素子の画像であるか否かを判定するから、例えばゴミなどが半導体素子として認識される恐れがなくなり、検査の信頼性を向上できる。
【０００９】
一実施形態では、上記半導体素子の良否を判定する工程における上記走査領域うちの一つは上記半導体素子の輪郭内に位置する。
【００１０】
上記実施形態の半導体素子の検査方法によれば、上記半導体素子の良否を判定する工程における走査領域のうちの一つは半導体素子の輪郭内に位置するから、その走査領域のうちの一つは面積が小さい。その結果、上記走査領域のうちの一つを走査するのに要する時間は短くて、半導体素子の良否の判定にかかる時間を短縮できる。
【００１１】
【００１２】
【００１３】
一実施形態では、上記半導体素子の良否を判定する工程における上記走査領域は、２組の上記互いに対向する対角位置にある隅部である。
【００１４】
上記実施形態の半導体素子の検査方法によれば、上記半導体素子の良否を判定する工程における上記走査領域は、２組の上記互いに対向する対角位置にある隅部であって、この隅部を走査するから、検査の信頼性が向上し、半導体素子のチップ欠けを確実に検出することができる。
【００１５】
また、一実施形態では、上記半導体素子の検査方法の工程をコンピュータに実行させるための半導体素子の検査プログラムを提供する。
【００１６】
また、一実施形態では、上記半導体素子の検査プログラムが記録されている記録媒体を提供する。
【００１７】
【発明の実施の形態】
以下、本発明の半導体素子の検査方法を図示の実施の形態により詳細に説明する。
【００１８】
図１は、本発明の実施の一形態の半導体素子の検査方法を行うために使用される検査装置の構成を示すブロック図である。なお、本実施形態では、上記半導体素子の検査方法の工程を、電気特性検査の工程の後に行っている。この電気特性検査の一工程では、電気的に不良であると判別した半導体素子にＢａｄマークを付けている。
【００１９】
上記検査装置は、図１に示すように、撮像装置の一例としてのカメラ２と、このカメラ２が撮像した画像を取り込んで記憶する画像取込部３と、この画像取込部３に記憶された画像を出力モニタ７に出力する画像出力部４と、半導体素子１を検査するための半導体素子の検査プログラムが記憶されるプログラムメモリ５と、その半導体素子の検査プログラムにしたがって処理を行う制御演算部６とを備えている。上記カメラ２は、半導体ウェハ１００から劈開により分離される半導体素子１を撮像する。その半導体ウェハ１００は、複数の半導体素子１からなり、図示しない粘着シートに貼り付けられている。そして、上記半導体素子１の劈開は、半導体ウェハ１００にダイシングラインを形成した後、粘着シートを伸張させることによって行われる。
【００２０】
上記検査装置を用いて行われる半導体素子の検査方法を図８のフローチャートを用いて説明する。
【００２１】
まず、図８に示すように、処理をスタートさせ、ステップＳ１で画像取込を行う。具体的には、上記半導体ウェハ１００から劈開された半導体素子１をカメラ２で撮像し、カメラ２の撮像に得られた画像を画像取込部３に取り込んで記憶する。そして、ステップＳ２で、第１のチップ有無検出の処理を行う。すなわち、上記カメラ２が撮像した画像が半導体素子１の画像であるか否かを判定する。そして、ステップＳ３で、チップ有り、つまりカメラ２で半導体素子１を撮像できていれば、ステップＳ４に進む一方、チップ無し、つまりカメラ２で半導体素子１を撮像できていなければ、ステップＳ１４に進む。ステップＳ１４に進んだ場合は、ステップＳ１４でチップ無処理を行って、半導体素子１を検査するための処理を終了する。
【００２２】
次に、ステップＳ４で、チップエッジ検出の処理を行う。すなわち、上記半導体素子１のチップエッジを検出する。そして、ステップＳ５で、チップエッジ有り、つまり半導体素子１にチップエッジがあると判別すると、ステップＳ６に進む一方、チップエッジ無し、つまり半導体素子１にチップエッジが無いと判別すると、ステップＳ１４に進む。ステップＳ１４に進んだ場合は、ステップＳ１４でチップ無処理を行って、半導体素子１を検査するための処理を終了する。
【００２３】
次に、ステップＳ６で、チップ輪郭抽出の処理を行った後、ステップＳ７で、第２のチップ有無検出の処理を行う。すなわち、上記カメラ２が撮像した画像が半導体素子１の画像であるか否かを再度判定する。そして、ステップＳ８で、チップ有り、つまりカメラ２で半導体素子１を撮像できていれば、ステップＳ９に進む一方、チップ無し、つまりカメラ２で半導体素子１を撮像できていなければ、ステップＳ１４に進む。ステップＳ１４に進んだ場合は、ステップＳ１４でチップ無処理を行って、半導体素子１を検査するための処理を終了する。
【００２４】
次に、ステップＳ９でチップ重心計算の処理を行う。そして、ステップＳ１０でＢａｄマーク判定を行う。具体的には、電気的な特性不良を示すＢａｄマークが半導体素子１に付いているか否かを識別する。そして、ステップＳ１１で、Ｂａｄマーク無、つまり半導体素子１にＢａｄマークが付いていなければ、ステップＳ１２に進む一方、Ｂａｄマーク有り、つまり半導体素子１にＢａｄマークが付いていれば、ステップＳ１５に進む。ステップＳ１５に進んだ場合は、ステップＳ１５でチップＮＧ処理を行った後、半導体素子１を検査するための処理を終了する。
【００２５】
次に、ステップＳ１２で、チップ欠け判定を行う。すなわち、上記半導体素子１にチップ欠けが生じている否かを判別する。そして、ステップＳ１３で、チップ欠け無、つまり半導体素子１にチップ欠けが生じていなければ、その半導体素子１は良品であると判定し、半導体素子１を検査するための処理を終了する。一方、ステップＳ１３で、チップ欠け有り、つまり半導体素子１にチップ欠けが生じていれば、ステップＳ１５に進む。ステップＳ１５に進んだ場合は、ステップＳ１５でチップＮＧ処理を行った後、半導体素子１を検査するための処理を終了する。
【００２６】
以下、上記ステップＳ２の第１のチップ有無検出を具体的に説明する。
【００２７】
図２に示すように、カメラセンタ（Ｘ₀，Ｙ₀）を始点とし、そのカメラセンタ（Ｘ₀，Ｙ₀）の画素の輝度を調べ、カメラセンタ（Ｘ₀，Ｙ₀）の画素がしきい値としての２値化レベル以上であるか否かを判定する。このとき、上記カメラセンタ（Ｘ₀，Ｙ₀）の画素の輝度が２値化レベルに達しなければ、始点からＸ軸方向にＸ₁，Ｘ₂，Ｘ₃，……と１画素ずつ一定範囲（サンプリングエリアＸ）内を走査して、２値化レベル以上の画素を探す。そして、上記カメラセンタ（Ｘ₀，Ｙ₀）からＸ軸方向に一定範囲走査しても、２値化レベル以上の画素が無い場合、Ｙ軸方向に１画素移動させ、再度、Ｘ軸方向にＸ₁，Ｘ₂，Ｘ₃，……と１画素ずつサンプリングエリアＸ内を走査して、２値化レベル以上の画素を探す。それでも２値化レベル以上の画素が見つからない場合は、更に、Ｙ軸方向にＹ₁，Ｙ₂，Ｙ₃，……と１画素ずつ一定範囲（サンプリングエリアＹ）内移動させ、そのＹ₁，Ｙ₂，Ｙ₃，……の夫々に対してＸ軸方向にＸ₁，Ｘ₂，Ｘ₃，……と１画素ずつサンプリングエリアＸ内を走査して、２値化レベル以上の画素を探す。上記サンプリングエリアＸ，Ｙ内で２値化レベル以上の画素が有った場合、カメラ２の撮像領域内には半導体素子が存在すると判別する。すなわち、上記半導体素子１がカメラ２で撮像されていると判定する。一方、上記サンプリングエリアＸ，Ｙ内で２値化レベル以上の画素が無かった場合、カメラ２の撮像領域内には半導体素子が存在しないと判別する。すなわち、上記半導体素子１がカメラ２で撮像されていないと判定する。
【００２８】
以下、上記ステップＳ４のチップエッジ検出、および、ステップＳ６のチップ輪郭抽出を具体的に説明する。
【００２９】
図３に示すように、２値化レベル以上の輝度の画素から、Ｙ軸方向（図中の矢印Ｕ方向）に沿って画素を走査していき、輝度レベルが規定画素数以上連続して２値化レベル以下になる箇所を探し、その連続２値化レベル以下画素の始まりの点をチップエッジとする。このチップエッジを追跡開始点として半導体素子１の輪郭を抽出する（長谷川他「画像処理の基本技法」（株）技術評論社刊１９８６年、７０〜７２頁を参照）。
【００３０】
以下、上記ステップＳ７の第２のチップ有無検出を具体的に説明する。
【００３１】
図４に示すように、上記輪郭抽出法で抽出した半導体素子１の輪郭を構成する画素のＸ，Ｙ座標において、Ｘ座標の最大値（Ｘmax）、Ｘ座標の最小値（Ｘmin）、Ｙ座標の最大値（Ｙmax）およびＹ座標の最小値（Ｙmin）を夫々求める。このＸmax、Ｘmin、ＹmaxおよびＹminに基づいて、半導体素子１の輪郭に外接する矩形領域１０を設定する。この矩形領域１０の頂点は、（Ｘmax，Ｙmax）、（Ｘmax，Ｙmin）、（Ｘmin，Ｙmax）および（Ｘmin，Ｙmin）で表わされる。上記カメラ２のＸ軸またはＹ軸に対して半導体素子１の輪郭の一辺が平行であれば、矩形領域１０の大きさと半導体素子１の大きさは一致するが、カメラ２のＸ軸またはＹ軸に対して半導体素子１の輪郭の一辺が平行でなければ、矩形領域１０の大きさは半導体素子１の大きさよりも大きくなる。そして、上記矩形領域１０のＸ軸方向の辺の長さ（Ｘmax−Ｘmin）、Ｙ軸方向の辺の長さ（Ｙmax−Ｙmin）から、矩形領域１０の面積（Ｘmax−Ｘmin）×（Ｙmax−Ｙmin）を求める。この矩形領域１０の面積と所定の基準値とを比較して、矩形領域１０の面積が基準値の範囲内であれば、チップ有りと判定する。すなわち、上記カメラ２で撮像された画像が半導体素子１の画像であると判定する。なお、上記基準値は、良品であると判定されるべき半導体素子の面積に基づいて設定される。
【００３２】
単に、上記カメラ２で撮像した画像内に２値化レベル以上の画素があるだけでは、ゴミなどにより光る点があるだけでチップ有りと判定する恐れがあるが、矩形領域１０面積と基準値との比較に基づけば、ゴミなどを半導体素子１として誤認識する可能性は殆ど無くなり、検査の信頼性が高くなる。
【００３３】
以下、上記ステップＳ１０のＢａｄマーク判定を具体的に説明する。
【００３４】
図５に示すように、上記半導体素子１’にＢａｄマークが付けられているか否かを判定するために、矩形領域１０の走査領域のうちの一つとしてのＢａｄマーク検出エリア内の画素を走査する。このとき、上記Ｂａｄマーク検出エリア内の画素の走査はカメラ２のＸ軸に沿って行う。そして、上記Ｂａｄマーク検出エリア内における２値化レベル以上の画素の数をカウントする。上記Ｂａｄマーク検出エリア内の全画素数に対して２値化レベル以上の画素の総数が占める割合が所定値以下であれば、半導体素子１’にＢａｄマークが付けられていないと判定する。一方、上記Ｂａｄマーク検出エリアの全画素数に対して２値化レベル以上の画素の総数が占める割合が所定値以上であれば、半導体素子１’にＢａｄマークが付けられていないと判定する。
【００３５】
上記Ｂａｄマーク検出エリア内の画素の走査はカメラ２のＸ軸に沿って行うので、Ｂａｄマークを検出するためのアルゴリズムを単純にすることができる。また、上記Ｂａｄマークを検出するための走査範囲は半導体素子１’の面積の１０％程度で良いので、Ｂａｄマークを検出するのにかかる時間を短縮できる。なお、上記Ｂａｄマークは、半導体素子１’のほぼ中央に付けられている。また、上記Ｂａｄマークの塗料は、２値化レベル以下とあるような例えば黒色の塗料である。上記Ｂａｄマーク検出エリアは、Ｂａｄマークが存在する確率が高い箇所を含むように設定されている。上記Ｂａｄマークが存在する確率が高い箇所は、ステップＳ９のチップ重心計算で求めた半導体素子１’の重心に基づいて設定してもよい。
【００３６】
以下、上記ステップＳ１２のチップ欠け判定を具体的に説明する。
【００３７】
図６に示すように、上記矩形領域１０において２組の互いに対向する対角位置の走査領域としての隅部（チップ欠け検出領域）１０ａ，１０ｂ，１０ｃ，１０ｄに対して、画素の走査を行う。そして、各隅部１０ａ，１０ｂ，１０ｃ，１０ｄ毎に輝度が２値化レベル以上の画素の数をカウントする。上記隅部１０ａ，１０ｂ，１０ｃ，１０ｄのうち２組の互いに対向する対角位置の隅部１０ａ，１０ｂ，１０ｃ，１０ｄにおいて、２値化レベル以上の画素の総数を比較する。具体的には、上記隅部１０ａにおける２値化レベル以上の画素の総数と、隅部１０ｄにおける２値化レベル以上の画素の総数とを比較すると共に、隅部１０ｂにおける２値化レベル以上の画素の総数と、隅部１０ｃにおける２値化レベル以上の画素の総数とを比較する。そして、上記隅部１０ａと隅部１０ｄとにおける２値化レベル以上の画素の総数の比を求めると共に、隅部１０ｂと隅部１０ｃとにおける２値化レベル以上の画素の総数の比を求める。それらの比が所定値の範囲内であれば、半導体素子１にチップ欠けが無いと判断する一方、それらの比が所定値の範囲を超えれば、半導体素子１にチップ欠けがあると判断する。上記半導体素子１にチップ欠けが無ければ、隅部１０ａにおける２値化レベル以上の画素からなる領域の面積と、隅部１０ｄにおける２値化レベル以上の画素からなる領域の面積とがほぼ等しくなると共に、隅部１０ｂにおける２値化レベル以上の画素からなる領域の面積と、隅部１０ｃにおける２値化レベル以上の画素からなる領域の面積とがほぼ等しくなる。
【００３８】
また、図７に示すように、チップ欠けが生じた半導体素子１”の場合、矩形領域１０”において互いに対向する対角位置の走査領域としての隅部１０”ａ，１０”ｄ（図７中の領域Ａ）の２値化レベル以上の画素からなる領域の面積にも差が出る。つまり、上記半導体素子１”にチップ欠けが生じていることにより、隅部１０”ａにおける２値化レベル以上の画素かなる領域の面積と、隅部１０”ｄにおける２値化レベル以上の画素かなる領域の面積とに差が生じる。したがって、上記隅部１０”ａにおける２値化レベル以上の画素からなる領域に対する、隅部１０”ｄにおける２値化レベル以上の画素からなる領域の面積比が、１から所定の値以上離れていると、半導体素子１”にチップ欠け有りと判断することができる。また、上記半導体素子１”にチップ欠けが生じていることにより、隅部１０”ｂ，１０”ｃ（図７中の領域Ｂ）では、２値化レベル以上の画素からなる領域の面積に大きな差が生じているので、隅部１０”ｂにおける２値化レベル以上の画素かなる領域の面積と、隅部１０”ｃにおける２値化レベル以上の画素かなる領域の面積とを比較すれば、半導体素子１”にチップ欠けが生じているのを容易かつ確実に判別することができる。要するに、上記隅部１０”ａ，１０”ｂ，１０”ｃ，１０”ｄにおいて少なくとも１組の互いに対向する対角位置の隅部１０”ａ，１０”ｂ，１０”ｃ，１０”ｄに対して、２値化レベル以上の画素かなる領域の面積の比較を行うと、半導体素子１”のチップ欠けを確実に検出できる。また、上記隅部１０”ａ，１０”ｂ，１０”ｃ，１０”ｄにおいて２組の互いに対向する対角位置の隅部１０”ａ，１０”ｂ，１０”ｃ，１０”ｄに対して、２値化レベル以上の画素かなる領域の面積の比較を行えば、半導体素子１”のチップ欠けをより確実に検出できる。
【００３９】
このように、上記矩形領域１０，１０”内の一部であるＢａｄマーク検出エリア，隅部１０ａ，…，１０ｄ，１０”ａ，…，１０”ｄの画素を走査するだけだから、従来の半導体素子の検査方法よりも走査範囲が狭くなる。その結果、上記Ｂａｄマーク検出エリア，隅部１０ａ，…，１０ｄ，１０”ａ，…，１０”ｄの画素の走査に要する時間が短く、半導体素子１，１’，１”の良否の判定にかかる時間を短縮できる。
【００４０】
上記ステップＳ８のＢａｄマーク判定の処理時間は、チップ全体の面積より小さい領域の割合（％）だけ短縮できる。
【００４１】
また、上記半導体素子１，１’，１”に対してダイボンドを行う前に、半導体素子１，１’ ，１”の４隅の画像処理（欠け検出）を行うことにより、チップ欠けが生じている半導体素子１”がダイボンドされるのを阻止することができる。
【００４２】
また、上記半導体素子１，１’，１”が画像認識時に傾いていても精度よくチップ欠け判定を行うことができる。
【００４３】
本発明の半導体素子の検査方法では、上記半導体素子１，１’，１”を検査装置をセットするときに、半導体素子１，１’，１”の輪郭がカメラ２のＸ，Ｙ軸に平行になるように半導体素子１，１’，１”の位置調整が行われているため、カメラ２のＸ軸に対して半導体素子１の輪郭の一辺がなす角は最大でも約１０°程度である。
【００４４】
上記実施の形態では、上記電気的特性検査が行われた後、本発明の半導体素子の検査方法の工程が行われていたが、半導体素子の検査方法の工程が行われるのは電気的特性検査後に限定されるわけではない。
【００４５】
また、上記実施の形態では、矩形領域１０，１０”の一部であるＢａｄマーク検出エリア，隅部１０ａ，…，１０ｄ，１０”ａ，…，１０”ｄの画素を走査していたが、矩形領域１０内の全部の画素を走査するようにしてもよい。
【００４６】
また、上記Ｂａｄマーク検出エリアにおける２値化レベル以上の画素の数をカウントしていたが、Ｂａｄマーク検出エリアにおける２値化レベル以下の画素の数をカウントしてもよい。
【００４７】
また、上記隅部１０ａ，１０”ａにおける２値化レベル以上の画素の総数と、隅部１０ｄ，１０”ｄにおける２値化レベル以上の画素の総数とを比較すると共に、隅部１０ｂ，１０”ｂにおける２値化レベル以上の画素の総数と、隅部１０ｃ，１０”ｃにおける２値化レベル以上の画素の総数とを比較していたが、隅部１０ａ，１０”ａにおける２値化レベル以下の画素の総数と、隅部１０ｄ，１０”ｄにおける２値化レベル以下の画素の総数とを比較すると共に、隅部１０ｂ，１０”ｂにおける２値化レベル以下の画素の総数と、隅部１０ｃにおける２値化レベル以下の画素の総数とを比較してもよい。
【００４８】
また、本発明の半導体素子の検査方法の工程をコンピュータに実行させる半導体素子の検査プログラムは、例えば、ＦＤ（フロッピーディスク）、ＣＤ（コンパクトディスク）、ＭＯ（光磁気）ディスク、ＤＶＤ（デジタル万能ディスク）などの記録媒体に記録されていてもよい。
【００４９】
【発明の効果】
以上より明らかなように、本発明の半導体素子の検査方法は、撮像装置により撮像された半導体素子の画像の輪郭に外接する矩形領域を求め、この矩形領域内の一部である走査領域の画素を走査するから、従来の半導体素子の検査方法よりも走査範囲が狭く、走査時間が短くなり、半導体素子の良否の判定に要する時間を短縮できる。
また、上記矩形領域において互いに対向する対角位置にある隅部の画素を走査するから、半導体素子のチップ欠けを確実に検出することができる。
【００５０】
一実施形態の半導体素子の検査方法は、上記撮像装置が撮像した画像が半導体素子の画像であるか否かの判定を矩形領域の面積に基づいて行うから、例えばゴミなどが半導体素子として認識される恐れがなくなり、検査の信頼性を向上できる。
【００５１】
一実施形態の半導体素子の検査方法は、上記走査領域のうちの一つは半導体素子の輪郭内に位置するから、走査領域のうちの一つを走査する時間は短く、半導体素子の良否の判定にかかる時間を短縮できる。
【００５２】
【００５３】
一実施形態の半導体素子の検査方法は、上記矩形領域において２組の互いに対向する対角位置にある隅部の画素を走査するから、検査の信頼性が向上し、半導体素子のチップ欠けを確実に検出することができる。
【図面の簡単な説明】
【図１】図１は本発明の実施の一形態の半導体素子の検査方法を行うために用いられる検査装置の構成を示すブロック図である。
【図２】図２は上記半導体素子の検査方法におけるチップ有無検出の工程を説明するための図である。
【図３】図３は上記半導体素子の検査方法におけるチップエッジ検出の工程を説明するための図である。
【図４】図４は上記半導体素子の輪郭に外接する矩形領域を求める工程を説明するための図である。
【図５】図５は上記半導体素子の検査方法におけるＢａｄマーク検出の工程を説明するための図である。
【図６】図６は上記半導体素子の検査方法におけるチップ欠け判定の工程を説明するための図である。
【図７】図７は上記半導体素子の検査方法におけるチップ欠け判定の工程を説明するための図である。
【図８】図８は上記半導体素子の検査方法のフローチャートを示す図である。
【符号の説明】
１，１’，１” 半導体素子
２カメラ
１０，１０” 矩形領域[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor element inspection method, a semiconductor element inspection program, and a recording medium on which the semiconductor element inspection program is recorded.
[0002]
[Prior art]
Conventionally, a semiconductor device inspection method is disclosed in Japanese Patent Laid-Open No. 05-118993. In this conventional method for inspecting a semiconductor element, the semiconductor element is imaged with a camera, and the area and the center of gravity of the semiconductor element are obtained based on an image obtained by imaging with the camera. Then, the quality of the semiconductor element is judged by comparing the area of the semiconductor element and the reference area, and the quality of the semiconductor element is judged by comparing the reference contour determined from the center of gravity position of the semiconductor element and the shape of the semiconductor element. To do.
[0003]
[Problems to be solved by the invention]
In the conventional semiconductor element inspection method, a recognition area much larger than that of the semiconductor element is set, and all pixels in the recognition area are scanned to obtain the area and the center of gravity of the semiconductor element. Thus, since all the pixels in the recognition area larger than the semiconductor element are scanned, there is a problem that it takes a long time to determine whether the semiconductor element is good or bad because the scanning time is long. The time required for determining the quality of the semiconductor element increases as the percentage of the entire manufacturing time increases as the tact time of the bonding apparatus increases. For this reason, it takes a long time to determine whether the semiconductor element is good or bad.
[0004]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a semiconductor element inspection method, a semiconductor element inspection program, and a recording medium on which the semiconductor element inspection program is recorded, which can reduce the time taken to determine the quality of the semiconductor element. .
[0005]
[Means for Solving the Problems]
In order to solve the above problems, a method for inspecting a semiconductor element of the present invention includes:
A step of causing the imaging device to image the semiconductor element;
Extracting an outline of the semiconductor element from an image obtained by imaging of the imaging device;
Obtaining a rectangular region circumscribing the outline of the semiconductor element;
By scanning the scan region which is part of the rectangular area, on the basis of the binary data of the pixel of the scanning area, and a step of determining the quality of the semiconductor element,
At least two of the scanning regions in the step of determining the quality of the semiconductor element are corners at diagonal positions facing each other in the rectangular region,
The quality of the semiconductor element is determined based on binary data of the corner pixels.
[0006]
According to the semiconductor element inspection method having the above configuration, the outline of the semiconductor element is extracted from the image obtained by the imaging of the imaging apparatus, and the rectangular region circumscribing the outline of the semiconductor element is obtained. Subsequently, the pixels in the scanning area in the rectangular area are scanned, and binary data of the pixels in the scanning area are detected. Then, the quality of the semiconductor element is determined based on the binary data of the pixels in the scanning area. Thus, since scans the pixel of the scanning area that is part of the rectangular region, the scanning range is narrower than the test method of the conventional semiconductor device. As a result, the time required for scanning the scanning region is shortened, and the time required for determining the quality of the semiconductor element can be shortened.
In addition, when chip breakage occurs in the semiconductor element, a threshold level is equal to or less than one corner of diagonal positions facing each other in the rectangular region and the other corner of the diagonal positions facing each other. Or the total number of pixels above the threshold level is different. Therefore, at least two of the scanning regions in the step of determining the quality of the semiconductor element are defined as corners at diagonal positions facing each other in the rectangular region, and based on binary data of pixels at the corners. Chip chipping of the semiconductor element can be detected.
[0007]
An inspection method for a semiconductor device according to an embodiment includes:
Obtaining an area of the rectangular region;
Comparing the area of the rectangular region with a reference value and determining whether the image captured by the imaging device is an image of the semiconductor element.
[0008]
According to the semiconductor element inspection method of the embodiment, the area of the rectangular region is obtained, and the area of the rectangular region is compared with a reference value. At this time, it is determined whether or not the image captured by the imaging device is an image of a semiconductor element, depending on whether or not the area of the rectangular region is within a reference value range. As described above, since it is determined whether the image captured by the imaging device is an image of a semiconductor element based on the area of the rectangular region, for example, there is no possibility that dust or the like is recognized as a semiconductor element. Reliability can be improved.
[0009]
In one embodiment, one of the scanning regions in the step of determining the quality of the semiconductor element is located within the outline of the semiconductor element.
[0010]
According to the semiconductor element inspection method of the embodiment, since one of the scanning regions in the step of determining the quality of the semiconductor element is located within the outline of the semiconductor element, one of the scanning regions is The area is small. As a result, the time required for scanning one of the scanning regions is short, and the time required for determining the quality of the semiconductor element can be shortened.
[0011]
[0012]
[0013]
In one embodiment, the scanning region in the step of determining the quality of the semiconductor element is a corner at two diagonal positions facing each other.
[0014]
According to the method for inspecting a semiconductor element of the above embodiment, the scanning region in the step of determining the quality of the semiconductor element is two sets of corners at opposite diagonal positions, and the corners are Since scanning is performed, the reliability of the inspection is improved, and chip chipping of the semiconductor element can be reliably detected.
[0015]
In one embodiment, a semiconductor element inspection program for causing a computer to execute the steps of the semiconductor element inspection method is provided.
[0016]
In one embodiment, a recording medium in which an inspection program for the semiconductor element is recorded is provided.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a semiconductor device inspection method according to the present invention will be described in detail with reference to embodiments shown in the drawings.
[0018]
FIG. 1 is a block diagram showing a configuration of an inspection apparatus used for performing a semiconductor element inspection method according to an embodiment of the present invention. In this embodiment, the process of the semiconductor element inspection method is performed after the electrical characteristic inspection process. In one step of this electrical characteristic inspection, a Bad mark is attached to a semiconductor element that has been determined to be electrically defective.
[0019]
As shown in FIG. 1, the inspection apparatus includes a camera 2 as an example of an imaging apparatus, an image capture unit 3 that captures and stores an image captured by the camera 2, and is stored in the image capture unit 3. An image output unit 4 for outputting the image to the output monitor 7, a program memory 5 in which a semiconductor element inspection program for inspecting the semiconductor element 1 is stored, and a control operation for performing processing in accordance with the semiconductor element inspection program Part 6. The camera 2 images the semiconductor element 1 separated from the semiconductor wafer 100 by cleavage. The semiconductor wafer 100 includes a plurality of semiconductor elements 1 and is attached to an adhesive sheet (not shown). The cleavage of the semiconductor element 1 is performed by extending a pressure sensitive adhesive sheet after forming a dicing line on the semiconductor wafer 100.
[0020]
A semiconductor element inspection method performed using the inspection apparatus will be described with reference to the flowchart of FIG.
[0021]
First, as shown in FIG. 8, the process is started, and an image is captured in step S1. Specifically, the semiconductor element 1 cleaved from the semiconductor wafer 100 is imaged by the camera 2, and an image obtained by imaging by the camera 2 is captured and stored in the image capturing unit 3. In step S2, first chip presence / absence detection processing is performed. That is, it is determined whether the image captured by the camera 2 is an image of the semiconductor element 1. In step S3, if there is a chip, that is, if the semiconductor element 1 can be imaged by the camera 2, the process proceeds to step S4. On the other hand, if there is no chip, that is, if the semiconductor element 1 cannot be imaged by the camera 2, the process proceeds to step S14. . If the process proceeds to step S14, no chip processing is performed in step S14, and the process for inspecting the semiconductor element 1 is terminated.
[0022]
Next, in step S4, chip edge detection processing is performed. That is, the chip edge of the semiconductor element 1 is detected. If it is determined in step S5 that there is a chip edge, that is, the semiconductor element 1 has a chip edge, the process proceeds to step S6. On the other hand, if it is determined that there is no chip edge, that is, the semiconductor element 1 has no chip edge, the process proceeds to step S14. . If the process proceeds to step S14, no chip processing is performed in step S14, and the process for inspecting the semiconductor element 1 is terminated.
[0023]
Next, in step S6, after performing chip contour extraction processing, in step S7, second chip presence / absence detection processing is performed. That is, it is determined again whether the image captured by the camera 2 is an image of the semiconductor element 1. In step S8, if there is a chip, that is, if the camera 2 can capture an image of the semiconductor element 1, the process proceeds to step S9. On the other hand, if there is no chip, that is, if the camera 2 cannot capture an image of the semiconductor element 1, the process proceeds to step S14. . If the process proceeds to step S14, no chip processing is performed in step S14, and the process for inspecting the semiconductor element 1 is terminated.
[0024]
Next, chip center-of-gravity calculation processing is performed in step S9. In step S10, Bad mark determination is performed. Specifically, it is identified whether or not a Bad mark indicating an electrical characteristic defect is attached to the semiconductor element 1. In step S11, if there is no bad mark, that is, if the semiconductor element 1 is not marked with a bad mark, the process proceeds to step S12. If there is a bad mark, that is, if the semiconductor element 1 is marked with a bad mark, the process proceeds to step S15. . If the process proceeds to step S15, the chip NG process is performed in step S15, and then the process for inspecting the semiconductor element 1 is terminated.
[0025]
Next, in step S12, chip chipping determination is performed. That is, it is determined whether or not the semiconductor element 1 is chipped. In step S13, if there is no chip defect, that is, if no chip defect occurs in the semiconductor element 1, it is determined that the semiconductor element 1 is a non-defective product, and the process for inspecting the semiconductor element 1 ends. On the other hand, if there is chip chipping in step S13, that is, chip chipping occurs in the semiconductor element 1, the process proceeds to step S15. If the process proceeds to step S15, the chip NG process is performed in step S15, and then the process for inspecting the semiconductor element 1 is terminated.
[0026]
Hereinafter, the first chip presence / absence detection in step S2 will be specifically described.
[0027]
As shown in FIG. 2, the camera center (X _0, Y ₀₎ is a start point, examine the luminance of the pixels of the camera center (X _0, Y _0), then the pixel of the camera center (X _0, Y ₀₎ It is determined whether or not it is equal to or higher than the binarization level as a threshold value. At this time, if the luminance of the pixel at the camera center (X ₀ , Y ₀ ) does not reach the binarization level, a certain range of X ₁ , X ₂ , X ₃ ,... (Sampling area X) is scanned to search for pixels having a binarization level or higher. If there is no pixel exceeding the binarization level even after scanning a certain range from the camera center (X ₀ , Y ₀ ) in the X-axis direction, the pixel is moved by one pixel in the Y-axis direction and again in the X-axis direction. X ₁ , X ₂ , X ₃ ,... Are scanned one pixel at a time in the sampling area X to search for pixels having a binarization level or higher. If you still can not find the binary level or more pixels, further, Y ₁ to Y-axis direction, Y _2, Y _3, is moved in ...... a 1 pixel by a predetermined range (sampling area Y), the Y _1, Scan the sampling area X one pixel at a time in the X-axis direction for each of Y ₂ , Y ₃ ,..., X ₁ , X ₂ , X ₃ ,. . When there are pixels at the binarization level or higher in the sampling areas X and Y, it is determined that a semiconductor element exists in the imaging area of the camera 2. That is, it is determined that the semiconductor element 1 is captured by the camera 2. On the other hand, when there is no pixel at the binarized level or higher in the sampling areas X and Y, it is determined that there is no semiconductor element in the imaging area of the camera 2. That is, it is determined that the semiconductor element 1 is not captured by the camera 2.
[0028]
Hereinafter, the chip edge detection in step S4 and the chip contour extraction in step S6 will be specifically described.
[0029]
As shown in FIG. 3, pixels are scanned along the Y-axis direction (in the direction of arrow U in the figure) from pixels having a luminance equal to or higher than the binarization level, and the luminance level is continuously 2 above the specified number of pixels. A point that is lower than the binarization level is searched, and the start point of the pixel that is lower than the continuous binarization level is set as the chip edge. The outline of the semiconductor element 1 is extracted using this chip edge as a tracking start point (see Hasegawa et al., “Basic Techniques of Image Processing”, Technical Review Co., Ltd., 1986, pages 70 to 72).
[0030]
Hereinafter, the second chip presence / absence detection in step S7 will be specifically described.
[0031]
As shown in FIG. 4, in the X and Y coordinates of the pixels constituting the contour of the semiconductor element 1 extracted by the contour extraction method, the maximum value (Xmax) of the X coordinate, the minimum value (Xmin) of the X coordinate, and the Y coordinate The maximum value (Ymax) and the minimum value (Ymin) of the Y coordinate are obtained. Based on these Xmax, Xmin, Ymax and Ymin, a rectangular region 10 circumscribing the outline of the semiconductor element 1 is set. The vertices of the rectangular area 10 are represented by (Xmax, Ymax), (Xmax, Ymin), (Xmin, Ymax), and (Xmin, Ymin). If one side of the outline of the semiconductor element 1 is parallel to the X axis or Y axis of the camera 2, the size of the rectangular region 10 and the size of the semiconductor element 1 coincide with each other, but the X axis or Y axis of the camera 2. On the other hand, if one side of the outline of the semiconductor element 1 is not parallel, the size of the rectangular region 10 is larger than the size of the semiconductor element 1. Then, the area (Xmax−Xmin) × (Ymax−) of the rectangular area 10 is calculated from the length (Xmax−Xmin) of the side in the X-axis direction of the rectangular area 10 and the length (Ymax−Ymin) of the side in the Y-axis direction. Ymin). The area of the rectangular area 10 is compared with a predetermined reference value, and if the area of the rectangular area 10 is within the reference value range, it is determined that there is a chip. That is, it is determined that the image captured by the camera 2 is an image of the semiconductor element 1. The reference value is set based on the area of the semiconductor element that should be determined to be non-defective.
[0032]
If there is a pixel having a binarization level or higher in the image picked up by the camera 2, there is a risk that it is determined that there is a chip because there is a point that shines due to dust or the like, but the area of the rectangular area 10 and the reference value Based on this comparison, there is almost no possibility of erroneously recognizing dust or the like as the semiconductor element 1, and the inspection reliability is increased.
[0033]
Hereinafter, the Bad mark determination in step S10 will be specifically described.
[0034]
As shown in FIG. 5, in order to determine whether or not a Bad mark is attached to the semiconductor element 1 ′, a pixel in a Bad mark detection area as one of the scanning areas of the rectangular area 10 is scanned. To do. At this time, scanning of the pixels in the Bad mark detection area is performed along the X axis of the camera 2. Then, the number of pixels having a binarization level or higher in the Bad mark detection area is counted. If the ratio of the total number of pixels having a binarization level or higher to the total number of pixels in the Bad mark detection area is equal to or less than a predetermined value, it is determined that no Bad mark is attached to the semiconductor element 1 ′. On the other hand, if the ratio of the total number of pixels at the binarization level or higher to the total number of pixels in the Bad mark detection area is equal to or greater than a predetermined value, it is determined that no Bad mark is attached to the semiconductor element 1 ′.
[0035]
Since scanning of pixels in the Bad mark detection area is performed along the X axis of the camera 2, an algorithm for detecting a Bad mark can be simplified. Further, since the scanning range for detecting the Bad mark may be about 10% of the area of the semiconductor element 1 ′, the time required to detect the Bad mark can be shortened. Note that the Bad mark is attached to substantially the center of the semiconductor element 1 ′. The Bad mark paint is, for example, a black paint having a binarization level or lower. The Bad mark detection area is set so as to include a portion having a high probability that a Bad mark exists. The location where the probability of the presence of the Bad mark is high may be set based on the center of gravity of the semiconductor element 1 ′ obtained by the chip center of gravity calculation in step S9.
[0036]
Hereinafter, the chip missing determination in step S12 will be specifically described.
[0037]
As shown in FIG. 6, pixel scanning is performed on corners (chip-missing detection areas) 10a, 10b, 10c, and 10d as scanning areas at two opposite diagonal positions in the rectangular area 10. . Then, the number of pixels with luminance equal to or higher than the binarization level is counted for each corner 10a, 10b, 10c, 10d. Of the corners 10a, 10b, 10c, and 10d, the total number of pixels that are equal to or higher than the binarization level is compared at the two opposite corners 10a, 10b, 10c, and 10d. Specifically, the total number of pixels at the corner 10a that are equal to or higher than the binarization level is compared with the total number of pixels at the corner 10d that is equal to or higher than the binarization level, and the total number of pixels that are equal to or higher than the binarization level at the corner 10b. The total number of pixels is compared with the total number of pixels having a binarization level or higher at the corner 10c. Then, the ratio of the total number of pixels at the binarized level or higher at the corner 10a and the corner 10d is obtained, and the ratio of the total number of pixels at the binarized level at the corner 10b and the corner 10c is obtained. If those ratios are within a predetermined value range, it is determined that the semiconductor element 1 is not chipped. On the other hand, if the ratio exceeds the predetermined value range, it is determined that the semiconductor element 1 is chipped. If there is no chip defect in the semiconductor element 1, the area of the region composed of pixels at the binarized level or higher in the corner 10 a is almost equal to the area of the region composed of pixels in the corner 10 d of the binarized level or higher. At the same time, the area of a region composed of pixels at the binarized level or higher in the corner 10b is substantially equal to the area of a region composed of pixels at the binarized level or higher in the corner 10c.
[0038]
Further, as shown in FIG. 7, in the case of the semiconductor element 1 ″ in which the chip is chipped, the corner portions 10 ″ a and 10 ″ d (in FIG. 7) as the scanning regions at diagonal positions facing each other in the rectangular region 10 ″. There is also a difference in the area of the region composed of pixels of the binarized level of region A). That is, due to chip chipping in the semiconductor element 1 ″, the area of the region consisting of pixels at the binarized level at the corner 10 ″ a and the pixels at the binarized level at the corner 10 ″ d are equal to or higher than the binarized level. Therefore, there is a difference in the area of such a region.Therefore, the area of the region composed of pixels at the corner 10 ″ d and above the binarization level with respect to the region composed of the pixels at the corner 10 ″ a and above the binarization level. If the ratio is more than a predetermined value from 1, it can be determined that the semiconductor element 1 ″ has a chip defect. Further, due to chip chipping in the semiconductor element 1 ″, the corners 10 ″ b and 10 ″ c (region B in FIG. 7) have a large area of pixels composed of pixels having a binarization level or higher. Since there is a difference, the area of the region including pixels at the binarization level or higher at the corner 10 ″ b is compared with the area of the region including pixels at the binarization level or higher at the corner 10 ″ c. Thus, it is possible to easily and surely determine that a chip chip has occurred in the semiconductor element 1 ″. In short, at least one set of opposite corners 10 ″ a, 10 ″ b, 10 ″ c, 10 ″ d in the corners 10 ″ a, 10 ″ b, 10 ″ c, 10 ″ d. On the other hand, if the area of the region composed of pixels of the binarization level or higher is compared, chip chipping of the semiconductor element 1 ″ can be reliably detected. Further, the corners 10 ″ a, 10 ″ b, 10 ″ c are detected. , 10 ″ d, a comparison of the area of a region composed of pixels at a binarization level or higher with respect to the two corners 10 ″ a, 10 ″ b, 10 ″ c, 10 ″ d at opposite diagonal positions As a result, chip chipping of the semiconductor element 1 ″ can be detected more reliably.
[0039]
Thus, since only the pixels of the Bad mark detection area, corners 10a,..., 10d, 10 ″ a,. As a result, the scanning range is narrower than that of the element inspection method, and as a result, the time required to scan the pixels in the Bad mark detection area and the corners 10a, ..., 10d, 10 "a, ..., 10" d is short. It is possible to shorten the time taken to determine the quality of 1,1 ′, 1 ″.
[0040]
The processing time for the Bad mark determination in step S8 can be shortened by a ratio (%) of a region smaller than the entire chip area.
[0041]
Further, before chip bonding is performed on the semiconductor elements 1, 1 ′, 1 ″, chip processing is caused by performing image processing (chip detection) on the four corners of the semiconductor elements 1, 1 ′, 1 ″. It is possible to prevent the semiconductor element 1 ″ from being die-bonded.
[0042]
Further, even if the semiconductor elements 1, 1 ′, 1 ″ are tilted at the time of image recognition, chip chip determination can be performed with high accuracy.
[0043]
In the semiconductor element inspection method of the present invention, the outline of the semiconductor elements 1, 1 ′, 1 ″ is parallel to the X and Y axes of the camera 2 when the semiconductor elements 1, 1 ′, 1 ″ are set in the inspection apparatus. Since the position adjustment of the semiconductor elements 1, 1 ′, 1 ″ is performed so that the angle of one side of the outline of the semiconductor element 1 with respect to the X axis of the camera 2 is about 10 ° at the maximum. .
[0044]
In the above embodiment, after the electrical characteristic inspection is performed, the process of the semiconductor element inspection method of the present invention is performed. However, the process of the semiconductor element inspection method is performed. It is not limited later.
[0045]
In the above embodiment, pixels of the Bad mark detection area and the corners 10a,..., 10d, 10 ″ a,. All the pixels in the rectangular area 10 may be scanned.
[0046]
Further, although the number of pixels equal to or higher than the binarization level in the Bad mark detection area is counted, the number of pixels equal to or lower than the binarization level in the Bad mark detection area may be counted.
[0047]
Further, the total number of pixels at the corners 10a, 10 ″ a that are equal to or higher than the binarization level is compared with the total number of pixels at the corners 10d, 10 ″ d that are equal to or higher than the binarization level, and the corners 10b, 10 ′ are compared. The total number of pixels in the “b” level equal to or higher than the binarization level is compared with the total number of pixels in the corners 10c and 10 ″ c that are equal to or higher than the binarization level. Comparing the total number of pixels below the level with the total number of pixels below the binarization level at the corners 10d, 10 ″ d, and the total number of pixels below the binarization level at the corners 10b, 10 ″ b; You may compare with the total number of the pixels below the binarization level in the corner part 10c.
[0048]
A semiconductor element inspection program for causing a computer to execute the steps of the semiconductor element inspection method of the present invention is, for example, an FD (floppy disk), a CD (compact disk), an MO (magneto-optical) disk, or a DVD (digital universal disk). ) Or the like.
[0049]
【The invention's effect】
As is clear from the above, a method of inspecting a semiconductor device of the present invention obtains a rectangular region that circumscribes the outline of the image of the semiconductor device taken by the imaging device, a pixel scanning area that is part of the rectangular area Therefore, the scanning range is narrower than that of the conventional semiconductor element inspection method, the scanning time is shortened, and the time required for determining the quality of the semiconductor element can be shortened.
In addition, since the corner pixels at the diagonal positions facing each other in the rectangular region are scanned, chip chipping of the semiconductor element can be reliably detected.
[0050]
In the semiconductor element inspection method according to one embodiment, since it is determined based on the area of the rectangular region whether or not the image captured by the imaging device is an image of the semiconductor element, for example, dust is recognized as the semiconductor element. The reliability of inspection can be improved.
[0051]
According to one embodiment of the semiconductor element inspection method, since one of the scanning areas is located within the outline of the semiconductor element, the time for scanning one of the scanning areas is short, and the semiconductor element is judged to be good or bad. Can reduce the time it takes.
[0052]
[0053]
According to the semiconductor element inspection method of one embodiment, since two sets of opposite corner pixels in the rectangular area are scanned, the reliability of the inspection is improved, and chipping of the semiconductor element is ensured. Can be detected.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an inspection apparatus used for performing a semiconductor element inspection method according to an embodiment of the present invention.
FIG. 2 is a diagram for explaining a chip presence / absence detection step in the semiconductor element inspection method;
FIG. 3 is a diagram for explaining a chip edge detection step in the semiconductor element inspection method;
FIG. 4 is a diagram for explaining a process of obtaining a rectangular region circumscribing the outline of the semiconductor element.
FIG. 5 is a diagram for explaining a Bad mark detection step in the semiconductor element inspection method;
FIG. 6 is a diagram for explaining a chip missing determination step in the semiconductor element inspection method;
FIG. 7 is a diagram for explaining a chip missing determination process in the semiconductor element inspection method;
FIG. 8 is a flowchart illustrating the semiconductor element inspection method.
[Explanation of symbols]
1, 1 ', 1 "semiconductor element 2 camera 10, 10" rectangular area

Claims

A step of causing the imaging device to image the semiconductor element;
Extracting an outline of the semiconductor element from an image obtained by imaging of the imaging device;
Obtaining a rectangular region circumscribing the outline of the semiconductor element;
By scanning the scan region which is part of the rectangular area, on the basis of the binary data of the pixel of the scanning area, and a step of determining the quality of the semiconductor element,
At least two of the scanning regions in the step of determining the quality of the semiconductor element are corners at diagonal positions facing each other in the rectangular region,
A method for inspecting a semiconductor device, comprising: determining whether the semiconductor device is good or bad based on binary data of pixels at the corner.

In the inspection method of the semiconductor device according to claim 1,
Obtaining an area of the rectangular region;
A step of comparing the area of the rectangular region with a reference value and determining whether the image picked up by the image pickup device is an image of the semiconductor element. Method.

In the inspection method of the semiconductor device according to claim 1 or 2,
One of the scanning regions in the step of determining the quality of the semiconductor element is located within the outline of the semiconductor element.

In the inspection method of the semiconductor device according to claim 1,
The method for inspecting a semiconductor element, wherein the scanning region in the step of determining the quality of the semiconductor element is two corners at opposite diagonal positions.

A semiconductor device inspection program for causing a computer to execute the steps of the semiconductor device inspection method according to claim 1.

A recording medium on which the inspection program for a semiconductor device according to claim 5 is recorded.