JP3670102B2

JP3670102B2 - 半導体装置およびその製造方法

Info

Publication number: JP3670102B2
Application number: JP01005497A
Authority: JP
Inventors: 孝市池田; 毅池田
Original assignee: Nigata Semitsu Co Ltd
Current assignee: NSC Co Ltd
Priority date: 1997-01-04
Filing date: 1997-01-04
Publication date: 2005-07-13
Anticipated expiration: 2017-01-04
Also published as: JPH10199909A

Description

【０００１】
【発明の属する技術分野】
本発明は、プリント配線板等の両面にチップを実装した半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体ウエハ上に形成されたチップは通常、個別に切り出されてパッケージングされた状態でプリント配線板に実装される。チップをパッケージングすると、チップ自体の大きさに比べてはるかに外形寸法が大きくなるため、実装密度を上げるのにも一定の限界がある。
【０００３】
このため、最近では、ベアチップをパッケージングせずにそのままプリント配線板に実装する例が増えてきた。このような実装方法として、ＣＯＢ(Chip On Board) 実装とフリップチップ実装がよく知られている。ＣＯＢ実装は、ベアチップのパッドとプリント配線板のパッドとをボンディングワイヤにより接続するものである。一方、フリップチップ実装は、ベアチップのパッドに半田ボール等のバンプを取り付けてバンプを介してベアチップのパッドとプリント配線板のパッドとを接続するものである。このようなＣＯＢ実装やフリップチップ実装を行えば、パッケージングされたチップを実装する場合に比べてはるかに実装面積を小さくでき、高密度実装が可能となる。
【０００４】
【発明が解決しようとする課題】
ところで、ＣＯＢ実装を行う場合には、ボンディングワイヤがパッドに付きやすくするために、チップ実装面の反対側の面をヒータで暖めてチップ実装面を均一な温度に設定してワイヤボンディングを行うのが一般的である。ところが、すでにＣＯＢ実装された面をヒータで暖めることは技術的に難しいため、プリント配線板の両面をＣＯＢ実装することは事実上困難であり、プリント配線板全体の実装密度は思ったほどには上がらない。フリップチップ実装を行う場合も事情は同じで、バンプとパッドとを確実に接合させるためには、チップ実装面の反対側の面にヒータを当てたり、特殊な光を照射する必要がある。
【０００５】
また、フリップチップ実装を行う場合には、実装前に予めベアチップやプリント配線板のパッドにバンプを形成しておく必要があり、パッドの数が多くなるにつれて、バンプを原因とする不良が多くなる。例えば、バンプの大きさにばらつきが生じたり、バンプがパッド位置から少しずれて付いたりする。ＣＯＢ実装を行う場合には、ボンディングワイヤに断線等の不良が発生しても、不良の起こったボンディングワイヤのみを取り替えることが比較的容易に行えるが、フリップチップ実装の場合には、実装後に一部のバンプだけを取り替えることは簡単には行えない。したがって、プリント配線板上に実装されるチップのうち、フリップチップ実装を行うものは現状では一部に限られ、両面にフリップチップ実装を行うことも歩留まりを考慮すると製品レベルでは現実的でない。
【０００６】
本発明は、このような点に鑑みて創作されたものであり、その目的は、プリント配線板等のメイン基板の両面にボンディングワイヤを用いた実装を行って実装密度の向上を図った半導体装置およびその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上述した課題を解決するために、請求項１の半導体装置は、両面にチップが実装されたメイン基板を有しており、半導体ウエハから切り出された１つ以上の第１のベアチップがボンディングワイヤを用いて実装されたモジュール基板と、メイン基板とモジュール基板との間に埋め込まれた放熱用の金属片とを備え、モジュール基板をメイン基板の一方の面に実装し、その反対側の面に半導体ウエハから切り出された１つ以上の第２のベアチップをボンディングワイヤを用いて実装している。モジュール基板には、第１のベアチップがボンディングワイヤを用いて実装されており、結局、メイン基板の両面にボンディングワイヤを用いてベアチップを実装したことと同じ結果になる。したがって、実装密度を向上できる。また、第１のベアチップで発生した熱を金属片に逃がすことができる。
請求項２の半導体装置では、金属片は、モジュール基板の面積とほぼ等しい領域に形成されている。また、請求項３の半導体装置では、金属片は、モジュール基板から部分的に露出させて形成されている。
【０００８】
請求項４の半導体装置は、メイン基板の両面の正反対の位置にボンディングワイヤの配線領域を設ける。従来は、ワイヤボンディングを行う面の反対側の面にヒータを当てる必要があることから、メイン基板の両面の正反対の位置にはボンディングワイヤを接続できなかったが、本発明はメイン基板の一方の面にはすでにワイヤボンディングされたモジュール基板を実装するため、正反対の位置でもボンディングワイヤの配線領域を設けることができる。
【０００９】
請求項５の半導体装置は、モジュール基板のチップ実装面を上にしてメイン基板に実装する。したがって、メイン基板に直接ベアチップを実装した場合と同じ方向にボンディングワイヤが取り付けられる。
【００１０】
請求項６の半導体装置は、モジュール基板を実装しても半導体装置の高さが高くなりすぎないように、メイン基板上のモジュール基板の実装箇所付近は高さを低くする。
【００１１】
請求項７の半導体装置は、ＳＯ−ＤＩＭＭの規格に沿うようにメイン基板とモジュール基板の形状を定めて、メイン基板の一方の面にモジュール基板を、その反対側の面にメモリ用ベアチップをＣＯＢ実装するため、結局、両面にメモリ用ベアチップをＣＯＢ実装したことと同じ結果になり、従来のＳＯ−ＤＩＭＭよりもメモリ容量を増やすことができる。
【００１２】
請求項８の半導体装置は、メイン基板の一方の面に、モジュール基板以外の部品、例えばＳＭＴ部品やＣＯＢ実装部品などを実装するため、メモリ基板やマザーボードなどの広範囲の基板に適用できる。
【００１３】
請求項９の半導体装置の製造方法は、基板の一方の面にボンディングワイヤを用いてベアチップを実装した後に、その反対側の面にモジュール基板を実装するため、一方の面にベアチップを実装する際には、従来と同様にその反対側の面にヒータを当てながら実装することができる。したがって、製造方法を大幅に変更しなくて済む。また、モジュール基板に実装されたベアチップで発生した熱を金属片に逃がすことができる。
【００１４】
【発明の実施の形態】
以下、本発明を適用した半導体装置について、図面を参照しながら具体的に説明する。
【００１５】
まず最初に、本発明の特徴である放熱用の金属片を有しない半導体装置に関する参考形態について説明する。
図１（ａ）は参考形態の半導体装置の概略を示す上面図、図１（ｂ）はその下面図、図１（ｃ）は図１（ａ）のＡ方向から見た図である。参考形態の半導体装置は、ＳＯ−ＤＩＭＭ(Single Outline Dual Inline Memory Module)と呼ばれるメモリ基板の規格に沿った外形寸法を有し、プリント配線板の両面に半導体ウエハから切り出されたメモリ用ベアチップを実装している。
【００１６】
図１（ｂ）に示すように、プリント配線板１１の下面側には、半導体ウエハから切り出された複数のメモリ用ベアチップ１がＣＯＢ実装されている。一方、プリント配線板１１の上面側には、図１（ａ）、（ｃ）に示すように、高さの異なる第１の基板面１１ａおよび第２の基板面１１ｂが設けられ、第１の基板面１１ａよりも高さが高い第２の基板面１１ｂには外部接続端子１１ｃが一体に形成されている。この外部接続端子１１ｃはＳＯ−ＤＩＭＭの規格で定めた外形寸法を有し、不図示のマザーボードやメモリボードのコネクタに嵌合されて、各種信号のやり取りを行う。
【００１７】
また、プリント配線板１１の上面側の第１の基板面１１ａには後述するＬＳＩモジュール１０が一つ以上実装される。
【００１８】
図２はＬＳＩモジュール１０を拡大して示した平面図、図３はＬＳＩモジュール１０の斜視図である。図２に示すように、ＬＳＩモジュール１０は、半導体ウエハから１個あるいは数個単位で切り出した４個のメモリ用ベアチップ１をモジュール基板２上にＣＯＢ実装したものである。各メモリ用ベアチップ１は、例えば４×４Mbitのメモリ容量を有するＤＲＡＭであり、いずれのメモリ用ベアチップ１も長方形形状をしており、その長辺に沿って一列に入出力パッド３が形成されている。
【００１９】
また、モジュール基板２上の中央付近には、長手方向に沿って一列にパッド４が形成され、モジュール基板２のパッド４とメモリ用ベアチップ１のパッド３はそれぞれボンディングワイヤ５により接続されている。
【００２０】
ボンディングワイヤ５を接続する際、ボンディングワイヤ５がメモリ用ベアチップ１の外表面に接触すると、短絡や熱による断線等の原因となり、逆にボンディングワイヤ５とメモリ用ベアチップ１との距離を離しすぎるとＬＳＩモジュール１０の高さが高くなりすぎるため、ボンディングワイヤ５がメモリ用ベアチップ１に接触しないぎりぎりの高さでワイヤボンディングを行うのが望ましい。
【００２１】
参考形態のＬＳＩモジュール１０は、図１（ｃ）に示すように、ワイヤボンディングされたメモリ用ベアチップ１の上面を樹脂６で覆って断線等の防止を図っている。樹脂６を厚く形成すると、ＬＳＩモジュール１０の高さが高くなりすぎるため、モジュール基板２の外周近傍に所定高さの封止枠７を取り付け、この封止枠７の内部に樹脂６を流し込み、樹脂厚が封止枠７の高さに一致するようにしている。これにより、ＬＳＩモジュール１０の高さのばらつきを確実に抑えることができる。
【００２２】
なお、プリント配線板１１の上面側の第１の基板面１１ａには、ＬＳＩモジュール１０の他に、ノイズ除去用の複数のコンデンサ１２がＳＭＴ(Surface Mount Technology)方式で実装されている。
【００２３】
次に、図４を用いて参考形態の半導体装置の製造工程を説明する。まず、図４（ａ）に示すように、プリント配線板１１の下面側にメモリ用ベアチップ１をＣＯＢ実装する。より詳細には、チップ実装面の反対側の面１１ａにヒータを当ててプリント配線板１１を一定温度（例えば、１５０℃）に設定した状態で、ベアチップ１上のパッドとプリント配線板１１上のパッドとをボンディングワイヤ５により接続する。
【００２４】
なお、プリント配線板１１の下面側にＣＯＢ実装されるメモリ用ベアチップ１の種類と、モジュール基板２上に実装されるメモリ用ベアチップ１の種類は必ずしも同じでなくてもよい。
【００２５】
次に図４（ｂ）に示すように、プリント配線板１１の上面側の第１の基板面１１ａに図２に示したＬＳＩモジュール１０を実装する。ＬＳＩモジュール１０の側面には、図３に示すように外部接続端子として利用される複数の凹部８が形成され、これら凹部８の周囲には、ＬＳＩモジュール１０のパッドと導通を取るための幅広のパターン９が形成されている。ＬＳＩモジュール１０をプリント配線板１１に実装する場合は、図３に示す凹部８をプリント配線板１１上のパッドと位置合わせして凹部８に半田を流し込む。これにより、半田がパターンの方向に流れ込み、ＬＳＩモジュール１０はプリント配線板１１と接合される。
【００２６】
ＬＳＩモジュール１０の側面に形成された凹部８に半田を流し込んで固定する実装方法はＬＣＣ(Leadless Chip Carrier) 方式とも呼ばれ、実装面積がモジュールの外周面積にほぼ一致することから、最新のメモリ実装技術の一つであるＣＳＰ(Chip Size Package) 方式よりも一歩進んだＣＳＭ(Chip Size Module)方式による実装が実現できる。
【００２７】
このように、参考形態の半導体装置は、プリント配線板１１の一方の面にメモリ用ベアチップ１をＣＯＢ実装した後に、メモリ用ベアチップ１が予めＣＯＢ実装されたＬＳＩモジュール１０をプリント配線板１１の他方の面に実装するため、結局、プリント配線板１１の両面にＣＯＢ実装したことと同じ結果になり、プリント配線板１１の両面にはＣＯＢ実装できないという従来の製造上の問題を解消でき、高密度実装が可能となる。また、ＬＳＩモジュール１０は、ＬＣＣ方式によりプリント配線板１１に実装されるため、ほぼモジュールサイズでの実装が可能であり、その反対側の面の実装密度とほぼ同密度でＣＯＢ実装することができる。
【００２８】
また、図３では、ＬＳＩモジュール１０の側面に凹部８を形成してＬＣＣ方式によりプリント配線板１１に実装を行う例について説明したが、ＢＧＡ(Ball Grid Array) 方式による実装を行ってもよい。
【００２９】
上述した参考形態では、ＳＯ−ＤＩＭＭの規格に沿った半導体装置を製造する例を説明したが、本発明は、ＳＩＭＭやＤＩＭＭ等の各種のメモリ基板や、ＣＰＵ等が実装されるマザーボードやドーターボード等にも適用可能である。
【００３０】
図５はコンピュータ機器のマザーボードに本発明を適用した例を示す図であり、図５（ａ）はマザーボード２０の上面図、図５（ｂ）は下面図を示している。マザーボード２０の上面側には、図５（ａ）に示すようにＬＳＩモジュール１０′が実装されており、このＬＳＩモジュール１０′上にはＣＰＵとその周辺ＬＳＩがベアチップの状態でＣＯＢ実装されている。この他、マザーボード２０の上面側には、複数のＬＳＩ２１がＣＯＢ実装され、一部のＬＳＩ２２やコンデンサ２３などはＳＭＴ方式で実装されている。
【００３１】
一方、マザーボードの下面側には、図５（ｂ）に示すようにＳＲＡＭやＤＲＡＭなどのメモリ用ベアチップ１がＣＯＢ実装され、各チップに対応してコンデンサ１２がＳＭＴ方式で実装されている。
【００３２】
このように、ＣＯＢ実装あるいはフリップチップ実装された部品と、それ以外の実装方法で実装された部品とをプリント配線板１１上で混在させることができるため、プリント配線板のレイアウト設計の自由度が広がり、設計時間を短縮できる。
【００３３】
なお、上述した参考形態では、メモリ用ベアチップ１をプリント配線板１１上にＣＯＢ実装する例を説明したが、本発明は、ガラス基板上にＣＯＧ(Chip On Glass) 実装する場合や、フィルム上にＣＯＦ(Chip On Film)実装する場合にも、同様に適用可能である。
次に、上述した参考形態に工夫を加えた本実施形態の半導体装置について説明する。
【００３４】
ところで、図２に示したＬＳＩモジュール１０上には、複数のメモリ用ベアチップ１が実装されているため、かなりの熱が発生するおそれがある。そこで、図６に示すように、プリント配線板１１とモジュール基板２の接触面に円柱状の金属片３１を埋め込んで、この金属片３１に熱を逃がすようにしてもよい。
【００３５】
図７は、図６に示す半導体装置の製造工程を説明する図である。まず、図７（ａ）に示すように、プリント配線板１１の下面側にメモリ用ベアチップ１をＣＯＢ実装し、上面側に複数の溝３２を形成する。次に、図７（ｂ）および図７（ｃ）に示すように、溝３２と略同径の円柱状の金属片３１を溝３２の内部に収納する。なお、図７（ｂ）はプリント配線板１１の平面図であり、図７（ｃ）は縦断面図である。次に、図７（ｄ）に示すように、金属片３１の外径と略同径の溝３３が予め形成されたＬＳＩモジュール１０″を、溝３２の位置を基準としてプリント配線板１１上に実装する。
【００３６】
図６に示すように、ＬＳＩモジュール１０″の下面に金属片３１を接触させれば、ＬＳＩモジュール１０″で発生した熱を効率よく逃がすことができ、メモリ用ベアチップ１の熱暴走を確実に防げる。
【００３７】
なお、放熱のための具体的方法は図６に限定されず、例えばプリント配線板１１上に格子状に溝を形成して、この溝に図８に示すようにプレスした金属片３１′を埋め込んでもよい。あるいは、プリント配線板１１上のＬＳＩモジュール１０の接触面に、図９のような放熱用のベタパターン３４を形成してもよい。放熱用のパターンとしては、図１０のような放射線状のパターン３５でもよく、あるいは格子状のパターンでもよい。
【００３８】
また、上述した図６〜図１０では、ＬＳＩモジュール１０″の面積とほぼ等しい領域に金属片３１やパターン３４、３５を形成するようにしたが、放熱性を向上させるためにはこれら金属片３１やパターン３４、３５をＬＳＩモジュール１０″から部分的に露出させて形成することが望ましい。
【００３９】
また、ＬＳＩモジュール１０に金属を接触させて放熱させるのではなく、図１１（ａ）に示すようにＬＳＩモジュール１０″の下面に溝３３を形成しておき、このＬＳＩモジュール１０″をプリント配線板１１に実装したときにできる空洞を利用して熱を逃がすようにしてもよい。あるいは、図１１（ｂ）に示すようにプリント配線板１１にも溝３２を形成して、熱の逃げ道を広げてもよい。
【００４０】
【発明の効果】
以上詳細に説明したように、本発明によれば、第１のベアチップが実装されたモジュール基板をメイン基板の一方の面に実装し、他方の面に第２のベアチップをボンディングワイヤを用いて実装するため、メイン基板の両面にボンディングワイヤを用いて実装したことと同じ結果になり、実装密度を大幅に向上できる。また、第１のベアチップで発生した熱を金属片に逃がすことができる。また、ベアチップが実装されたモジュール基板を予め用意しておけば、プリント配線板上にモジュール基板を実装するだけで済むため、メイン基板の片面だけについてボンディングワイヤを取り付ければよく、半導体装置の製造工程が簡略化する。
【００４１】
また、メイン基板上にモジュール基板を実装する前にベアチップを実装すれば、ベアチップ実装面の反対側の面をヒータで暖めながら実装できるため、従来のＣＯＢ実装方法をそのまま利用でき、製造方法の変更が少なくて済む。
【図面の簡単な説明】
【図１】（ａ）は参考形態の半導体装置の概略を示す上面図、（ｂ）は下面図、（ｃ）は図１（ａ）のＡ方向から見た平面図である。
【図２】ＬＳＩモジュールを拡大して示した平面図である。
【図３】ＬＳＩモジュールの斜視図である。
【図４】半導体装置の製造工程を説明する図である。
【図５】本発明をコンピュータ機器のマザーボードに適用した例を示す図で、（ａ）はマザーボードの上面図、（ｂ）は下面図である。
【図６】放熱対策を施した本実施形態の半導体装置を示す図である。
【図７】図６に示す半導体装置の製造工程を示す図である。
【図８】プリント配線板上に格子状に金属片を埋め込んだ図である。
【図９】プリント配線板上にベタパターンを形成した図である。
【図１０】プリント配線板上に放射状にパターンを形成した図である。
【図１１】（ａ）はＬＳＩモジュールに溝を形成した図、（ｂ）はＬＳＩモジュールとプリント配線板の双方に溝を形成した図である。

Claims

両面にチップが実装されたメイン基板を有する半導体装置において、
半導体ウエハから切り出された１つ以上の第１のベアチップがボンディングワイヤを用いて実装されたモジュール基板と、前記メイン基板と前記モジュール基板との間に埋め込まれた放熱用の金属片とを備え、
前記モジュール基板を前記メイン基板の一方の面に実装し、その反対側の面に半導体ウエハから切り出された１つ以上の第２のベアチップを前記ボンディングワイヤを用いて実装したことを特徴とする半導体装置。
請求項１において、
前記金属片は、前記モジュール基板の面積とほぼ等しい領域に形成されていることを特徴とする半導体装置。
請求項１において、
前記金属片は、前記モジュール基板から部分的に露出させて形成されていることを特徴とする半導体装置。
請求項１〜３のいずれかにおいて、
前記メイン基板の前記一方の面の前記ボンディングワイヤの配線領域の少なくとも一部と、その反対側の面の前記ボンディングワイヤの配線領域の少なくとも一部とが前記メイン基板を挟んで正反対の位置に配置されるように、前記モジュール基板と前記第２のベアチップとを前記メイン基板に実装したことを特徴とする半導体装置。
請求項１〜４のいずれかにおいて、
前記モジュール基板のチップ実装面の反対側の面を前記メイン基板に対向させて前記モジュール基板を前記メイン基板に実装したことを特徴とする半導体装置。
請求項１〜５のいずれかにおいて、
前記メイン基板の前記一方の面側には、高さの異なる第１および第２の基板面が形成され、
前記第１の基板面よりも高さが高い前記第２の基板面に外部接続端子を設け、前記第１の基板面に前記モジュール基板を実装したことを特徴とする半導体装置。
請求項１〜６のいずれかにおいて、
前記メイン基板および前記モジュール基板には、半導体ウエハから切り出されたメモリ用ベアチップが実装されており、
前記メイン基板の両面に前記メモリ用ベアチップと前記モジュール基板とを実装した場合の前記メイン基板の外形寸法がＳＯ−ＤＩＭＭ (Single Outline Dual Inline Memory Module) の規格の範囲内に収まるように、前記メイン基板および前記モジュール基板の形状を定めたことを特徴とする半導体装置。
請求項１〜７のいずれかにおいて、
前記メイン基板の前記一方の面に前記モジュール基板以外の部品を実装したことを特徴とする半導体装置。
両面にチップが実装されたメイン基板を有する半導体装置の製造方法において、
半導体ウエハから切り出された１つ以上の第１のベアチップを前記メイン基板の一方の面にボンディングワイヤを用いて実装する第１の工程と、
半導体ウエハから切り出された１つ以上の第２のベアチップがボンディングワイヤを用いて実装されたモジュール基板を、前記メイン基板と前記モジュール基板との間に放熱用の金属片を埋め込んだ状態で、前記メイン基板の他方の面に実装する第２の工程とを備えることを特徴とする半導体装置の製造方法。