JP3673491B2 - 入出力端子および半導体素子収納用パッケージ - Google Patents
入出力端子および半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP3673491B2 JP3673491B2 JP2001296629A JP2001296629A JP3673491B2 JP 3673491 B2 JP3673491 B2 JP 3673491B2 JP 2001296629 A JP2001296629 A JP 2001296629A JP 2001296629 A JP2001296629 A JP 2001296629A JP 3673491 B2 JP3673491 B2 JP 3673491B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- conductor
- conductors
- flat plate
- ground conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4256—Details of housings
- G02B6/426—Details of housings mounting, engaging or coupling of the package to a board, a frame or a panel
Landscapes
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Description
【発明の属する技術分野】
本発明は、数十GHz以上の高周波帯域で作動する半導体レーザ(LD)やフォトダイオード(PD)等の光半導体素子およびIC,LSI等の半導体素子を収納するための半導体素子収納用パッケージ等の入出力部に使用される入出力端子、およびこの入出力端子を用いた半導体素子収納用パッケージに関する。
【0002】
【従来の技術】
従来の光通信やマイクロ波通信、ミリ波通信等の分野で用いられる高周波信号により作動するLD,PD等の光半導体素子およびIC,LSI等の半導体素子を収納するための半導体素子収納用パッケージ(以下、半導体パッケージという)として、例えば光通信分野で用いられる光半導体パッケージを図4に示す。
【0003】
同図に示すように、光半導体パッケージ109は、一般に、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)合金等の金属材料から成る基体110を有する。この光半導体パッケージ109は、上側主面にLDやPD等の光半導体素子113が載置固定される載置部110aを有する基体110と、Fe−Ni−Co合金やFe−Ni合金等の金属材料からなり、載置部110aを囲繞するように基体110の上側主面に接合された枠体111とから主に構成されている。この枠体111は、その側部に設けられた貫通孔112に、光半導体素子113と外部電気回路(図示せず)とを電気的に接続する絶縁端子である同軸コネクタ(ガラスビード端子ともいう)101が嵌着接合されている。
【0004】
また、枠体111には、他の側部に光半導体素子113と光結合するための光伝送路である貫通孔121が形成されている。この貫通孔121の枠体111外側開口の周辺部には、枠体111の熱膨張係数に近似した金属材料からなる筒状の光ファイバの固定部材116が銀ロウ等のロウ材で接合される。固定部材116には、戻り光防止用の光アイソレータ118と光ファイバ114とが樹脂接着剤で接着された金属ホルダ119が固定されている。また、固定部材116の内部には、非晶質ガラス等からなり集光レンズとして機能するとともに光半導体パッケージ109内部を気密に塞ぐ機能を有する透光性部材115が固定される。
【0005】
また、固定部材116と金属ホルダ119とは、各々の端面同士がレーザ溶接等により固定される。一方、固定部材116と透光性部材115とは、200〜400℃の融点を有する金(Au)−錫(Sn)合金等の低融点ロウ材によりロウ付けして固定される。
【0006】
また、光半導体素子113の下面にはペルチェ素子等の電子冷却素子120が配置されており、光半導体素子113の作動時にそれを冷却する。さらに、載置部110a上には、光半導体素子113の駆動用または信号増幅用のLSI等の半導体素子113’が設けられる。半導体素子113’の下面にも電子冷却素子120またはヒートシンクを配設し得る。そして、光半導体素子113の電極が、ボンディングワイヤ(図示せず)を介して外部リード端子(図示せず)に電気的に接続される。
【0007】
また、同軸コネクタ101は、金属材料から成る筒状の外周導体101aと、絶縁体101bと、中心導体101cとから成る。絶縁体101bとしては、硼珪酸ガラス等が外周導体101aの内部に充填されて成る。また、中心導体101cは、外周導体101aの中心軸部分に絶縁体101bを介して装着され、光半導体パッケージ109内外を導通させる機能を有する。また、外周導体101aは枠体111の内側に設けた貫通孔112の内周面にAu−Sn合金等の低融点ロウ材でロウ付けして固定される。この同軸コネクタ101は、外部電気回路と光半導体素子113とを電気的に接続する機能を有するとともに光半導体パッケージ109の内部を気密に塞ぐ機能も有する。
【0008】
そして、基体110の載置部110aに光半導体素子113を電子冷却素子120を介して樹脂接着剤、ロウ材等の接着剤により接着固定する。次に、半導体素子113’の電極をボンディングワイヤを介して同軸コネクタ101の中心導体101cに電気的に接続する。その後、光アイソレータ118と光ファイバ114が固定された金属ホルダ119を固定部材116に溶接する。次いで、枠体111の上面に蓋体117をシーム溶接やロウ接等によって接合して、基体110と枠体111および蓋体117とからなる容器内部に光半導体素子113および半導体素子113’を気密に収容して、製品としての光半導体装置となる。
【0009】
このような光半導体装置は、例えば、外部電気回路から供給される駆動用の高周波信号により光半導体素子113を光励起させ、光励起されたレーザ光等の光を透光性部材115を通して光ファイバ114に授受させ、光ファイバ114内を伝送させることにより、大容量の情報を高速に伝送できる光電変換装置として機能し、光通信分野等に多用されている。
【0010】
しかしながら、上記従来の光半導体パッケージにおいて、同軸コネクタ101の枠体111における基体110底面からの最大高さは、外周導体101aの外径寸法と、絶縁体101bの外径寸法に支配される。この絶縁体101bの外径寸法は、外周導体101aおよび枠体111と同軸コネクタ101の中心導体101cとの絶縁性が十分に確保できるように十分な体積および厚さを有するように設けられている。そのため、電気的な接続を行う中心導体101cの位置が基体110の底面からきわめて高くなる。
【0011】
従って、同軸コネクタ101を嵌着接合する貫通孔112が大きくなるとともに、枠体111自体の高さも高くなる。その結果、光半導体パッケージ109の低背化、即ち小型化が極めて困難になるという問題点があった。
【0012】
そこで、このような問題点を解消するために、上記同軸コネクタ101に代えて、例えば図5に示すようなセラミックスから成る入出力端子101’が用いられている。この入出力端子101’は、平板部104とその上面に設置された立壁部105とから成る。平板部104の上面には、高周波信号の伝送路(入力線路および/または出力線路)として線路導体102が設けられている。また、線路導体102の両側には所定間隔でもって同一面接地導体103が形成されている。平板部104と立壁部105はアルミナセラミックス等から成り、十分な絶縁性を有しているため、その厚さを厚くする必要がなく小型化が可能なものである。
【0013】
【発明が解決しようとする課題】
しかしながら、最近のインターネット等を利用した光通信分野に用いられる光電変換装置に対する高速伝送化の要求はさらに高まり、数十GHz帯域での高速化が切望されている。上記従来の入出力端子101’を用いた光半導体パッケージでも、高周波信号の周波数がさほど高くない場合には、高周波信号の伝送特性はほとんど問題とはならない。しかし、周波数が数十GHz以上に高くなるにしたがって、立壁部105の側面の奥行き(線路方向の長さ)により高周波信号(電磁波)の共振が起こり、電磁波の放射現象が発生して入出力端子101’の特性インピーダンスの不連続が起こる。それを回避するため、絶縁体である立壁部105の横幅および奥行き(線路方向に平行な側面間の幅および線路方向の長さ)を極めて小さくしなければならない。例えば、立壁部105をアルミナセラミックスで形成すると、20GHzの高周波信号を用いる場合立壁部105の奥行き(線路方向の長さ)は約1mm程度、30GHzでは約0.5mm程度とする必要がある。
【0014】
そのため、微細な配線を行なう必要があるうえ設計の自由度が制限される。さら、平板部104と立壁部105との接合の位置精度や枠体111への入出力端子101’の接合の位置精度がばらつき、入出力端子101’の線路導体102で特性インピーダンスが安定しなくなる。そのため、線路導体102における入射信号の反射が増大する。その結果、20GHz以上での高周波信号の伝送特性が劣化するという問題点があった。
【0015】
また、入出力端子101’の線路方向に平行な側面間の幅が狭くなり、その強度が劣化するため、枠体111の取付部に入出力端子101’をロウ付けする際に、入出力端子101’と枠体111との熱膨張差により入出力端子101’にクラック等が生じて、光半導体パッケージ109の気密性が損なわれるという問題点もあった。
【0016】
従って、本発明は、上記問題点に鑑みて完成されたものであり、その目的は、薄型化および小型化が可能となり、半導体素子および光半導体素子と外部電気回路との間で20GHz以上の高周波信号を入出力する際に、伝送損失を小さくして効率良く伝送させることができると共に必要な強度を確保できる入出力端子、およびこの入出力端子を用いた半導体パッケージを提供することにある。
【0017】
【課題を解決するための手段】
本発明の入出力端子は、略長方形の誘電体板から成る平板部と、該平板部の上面の1辺から対向する他辺にかけて入力線路および/または出力線路として形成された、差動線路とされている2本の線路導体と、前記平板部の上面の前記2本の線路導体の両側に等間隔をもって形成された同一面接地導体と、前記平板部の上面に前記線路導体および前記同一面接地導体を間に挟んで接合された誘電体から成る立壁部とを具備した入出力端子において、前記立壁部の上面及び前記線路導体の線路方向に略平行な側面に、前記線路導体の線路方向に略垂直な側面全体が空白部となるようにして接地導体を形成するとともに、前記平板部の下面及び前記線路導体の線路方向に略平行な側面に接地導体が形成されており、前記平板部の前記線路導体が露出している部位に、前記同一面接地導体と前記平板部の下面の前記接地導体とを電気的に接続するとともに前記線路導体の線路方向に略平行な方向に並ぶように前記線路導体で伝送される高周波信号の波長の4分の1以下の間隔で複数の第一の貫通導体が設けられ、前記平板部の前記立壁部が接合された部位に、前記同一面接地導体を貫通して前記立壁部の上面の前記接地導体と前記平板部の下面の前記接地導体とを電気的に接続するとともに前記線路方向に略平行な方向に並ぶように前記高周波信号の波長の4分の1以下の間隔で複数の第二の貫通導体が設けられており、該第二の貫通導体は前記立壁部の前記線路方向に略垂直な隣接する側面との間隔が前記高周波信号の波長の8分の1以下であることを特徴とするものである。
【0018】
また、本発明の入出力端子は、略長方形の誘電体板から成る平板部と、該平板部の上面の1辺から対向する他辺にかけて入力線路および/または出力線路として形成された、差動線路とされている2本の線路導体と、前記平板部の上面の前記2本の線路導体の両側に等間隔をもって形成された同一面接地導体と、前記平板部の上面に前記線路導体および前記同一面接地導体を間に挟んで接合された誘電体から成る立壁部とを具備した入出力端子において、前記立壁部の上面及び前記線路導体の線路方向に略平行な側面に、前記線路導体の線路方向に略垂直な側面全体が空白部となるようにして接地導体が、前記平板部の内部に内層接地導体が、前記線路導体の線路方向に略平行な前記平板部の側面に接地導体が形成されており、前記平板部の前記線路導体が露出している部位に、前記同一面接地導体と前記内層接地導体とを電気的に接続するとともに前記線路導体の線路方向に略平行な方向に並ぶように前記線路導体で伝送される高周波信号の波長の4分の1以下の間隔で複数の第一の貫通導体が設けられ、前記平板部の前記立壁部が接合された部位に、前記同一面接地導体を貫通して前記立壁部の上面の前記接地導体と前記内層接地導体とを電気的に接続するとともに前記線路方向に略平行な方向に並ぶように前記高周波信号の波長の4分の1以下の間隔で複数の第二の貫通導体が設けられており、該第二の貫通導体は前記立壁部の前記線路方向に略垂直な隣接する側面との間隔が前記高周波信号の波長の8分の1以下であることを特徴とするものである。
【0019】
本発明は、第一の貫通導体および第二の貫通導体の間隔(中心間距離)を線路導体で伝送される高周波信号の波長の4分の1以下とすることにより、貫通導体の導体抵抗およびインダクタンス成分に起因する接地電位の不安定が解消される。これにより、数十GHz以上という高い周波数帯域においても、接地電位が安定化する。また、第二の貫通導体は立壁部の線路方向に略垂直な隣接する側面との間隔(第二の貫通導体の中心と側面との距離)が高周波信号の波長の8分の1以下であることから、立壁部における電磁波の共振および放射現象が抑制され、線路導体を通る高周波信号の反射損失を極めて小さくすることができる。
【0020】
その結果、数十GHz帯域以上の高周波信号の入出力を伝送損失を小さくして、正確かつ円滑に行うことができるとともに、入出力端子の薄型化および小型化が可能となる。
【0021】
また、ボンディングワイヤ等のインダクタンス(L)成分が発生しても、一対の線路導体で入出力される伝搬モードによりL成分の影響が緩和でき、かつ特性インピーダンスも整合がとれることから、線路導体での数十GHz以上の高周波信号のさらに良好な伝送特性が実現できる。
【0022】
本発明の半導体パッケージは、上側主面に半導体素子が載置される載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように取着され、側部に貫通孔または切欠き部から成る入出力端子の取付部が形成された枠体と、前記取付部に嵌着された本発明の入出力端子とを具備したことを特徴とする。
【0023】
本発明は、上記の構成により、半導体パッケージの薄型化および小型化を実現でき、半導体素子と外部電気回路との間で数十GHz以上の高周波信号の入出力を伝送損失を小さくして伝達可能なものとすることができる。
【0024】
【発明の実施の形態】
本発明の入出力端子および半導体パッケージについて以下に詳細に説明する。図1は本発明の入出力端子について実施の形態の一例を示す斜視図である。図1において、1は線路導体2と同一面接地導体層3とを有する平板部4と、立壁部5と、貫通導体6とを具備した入出力端子であって、例えば光半導体パッケージに使用される入出力端子である。
【0025】
本発明の入出力端子1の平板部4は、アルミナ(Al2O3)セラミックス、窒化アルミニウム(AlN)セラミックス、ガラスセラミックス等の略長方形の誘電体からなる。平板部4は、この上面の略中央部に一辺から他辺にかけて形成された入力線路および/または出力線路として形成された差動線路とされている2本の線路導体2と、その両側に等間隔をもって形成された同一面接地導体3とを有する。即ち、2本の線路導体2は、一方が入力線路で他方が出力線路である構成、両方が入力線路である構成、両方が出力線路である構成とし得る。また、平板部4の側面には接地導体3a、下面には接地導体3bが形成されている。
【0026】
この平板部4の上面には、線路導体2と同一面接地導体3を間に挟んで接合された立壁部5が設けられる。立壁部5は、その上面に接地導体3cが形成され、側面に接地導体3aを延出するように接地導体3dが形成されており、Al2O3セラミックス、AlNセラミックス、ガラスセラミックス等の誘電体から成る。
【0027】
本発明の入出力端子1は、図1のように、平板部4の線路導体2が露出している部位に、同一面接地導体3と平板部4下面の接地導体3bとを電気的に接続するとともに線路導体2の線路方向に略平行な方向に並ぶように線路導体2で伝送される高周波信号の波長の4分の1以下の間隔8で複数の第一の貫通導体6aが設けられ、平板部4の立壁部5が接合された部位に、同一面接地導体3を貫通して立壁部5の上面の接地導体3cと平板部4の下面の接地導体3bとを電気的に接続するとともに線路方向に略平行な方向に並ぶように高周波信号の波長の4分の1以下の間隔8で複数の第二の貫通導体6bが設けられており、第二の貫通導体6bは立壁部5の線路方向に略垂直な隣接する側面との間隔8aが高周波信号の波長の8分の1以下である。
【0028】
また本発明の入出力端子1は、図2のように、平板部4の線路導体2が露出している部位に、同一面接地導体3と内層接地導体3eとを電気的に接続するとともに線路導体2の線路方向に略平行な方向に並ぶように線路導体2で伝送される高周波信号の波長の4分の1以下の間隔8で複数の第一の貫通導体6aが設けられ、平板部4の立壁部5が接合された部位に、同一面接地導体3を貫通して立壁部5の上面の接地導体3cと内層接地導体3eとを電気的に接続するとともに線路方向に略平行な方向に並ぶように高周波信号の波長の4分の1以下の間隔8で複数の第二の貫通導体6bが設けられており、第二の貫通導体6bは立壁部5の線路方向に略垂直な隣接する側面との間隔8aが高周波信号の波長の8分の1以下である。
【0029】
そして、これら貫通導体6a,6b同士の間隔(中心間距離)8が線路導体2で伝送される高周波信号の波長の4分の1以下であることが必要である。即ち、貫通導体6同士の間隔8を高周波信号の波長の4分の1以下とすることにより、数十GHz以上の高い周波数帯域で問題となる、貫通導体6の導通抵抗およびインダクタンス成分による接地電位の不安定化が解消される。その結果、光半導体素子13(図3)と入出力端子1とのインピーダンスの整合がとれ、光半導体素子13と外部電気回路との数十GHz以上の高周波信号の入出力が円滑に行われ、光半導体素子13の作動性を良好なものとできる。
【0030】
貫通導体6a,6b同士の間隔8が高周波信号の波長4分の1を超える場合、外部との電磁的なシールド性(電磁遮蔽性)が損なわれ易くなり、そのため5GHz以上、特に数十GHz以上の高周波帯域で2本の線路導体2のそれぞれで行われるインピーダンス整合が困難になる。
【0031】
また、貫通導体6のうち第二の貫通導体6bは、立壁部5の線路方向に略垂直な隣接する側面との間隔8aが高周波信号の波長の8分の1以下である。即ち、入出力端子1は、下面グランド付きコプレーナ線路構造および両側グランド付きストリップ線路構造を有しており、下面グランド付きコプレーナ線路は、線路導体2と同一面接地導体3および接地導体3bとの間で電界が発生し、高周波信号を効率良く伝送させている。また、両側グランド付きストリップ線路は、線路線路2と同一面接地導体3、接地導体3bおよび接地導体3cとの間で電界が発生し、高周波信号を効率良く伝送させている。よって、線路方向に略垂直な立壁部5側面において電界分布の違いが生じている。この電界分布の違い、即ち伝送モードの違いにより、高周波信号に乱れが生じ反射損失が大きくなる。従って、第二の貫通導体6bと立壁部5の線路方向に略垂直な隣接する側面との間隔8aを高周波信号の波長の8分の1以下とすることにより、伝送モードの乱れを少なくし、円滑に高周波信号を伝送できる。つまり、高周波信号の共振および放射現象を抑制することができ、光半導体素子と入出力端子1との特性インピーダンスの整合がとれることになる。
【0032】
その結果、光半導体素子と外部電気回路との数十GHz以上の高周波信号の入出力が円滑に行なわれ、光半導体素子の作動性を良好なものとすることができる。
【0033】
本発明の図2の構成では平板部4の内部に内層接地導体3eが形成されているが、これにより以下のような利点がある。数十GHz以上の高周波帯域では、平板部4を薄くしなければならず、単板では強度不足となるが、内層接地導体3eが形成されていることにより、平板部4の厚さを確保して強度を増大させることができる。また、内層接地導体3eが形成されていることにより、電磁波の共振を効果的に抑制することができ、電磁波の放射現象がほとんど発生しなくなる。
【0034】
また本発明の入出力端子1は、図1に示すように、所定間隔でもって形成された2本の差動線路としての線路導体2と、それらの両側に沿って間隔Wを開けて形成された同一面接地導体3とを有し、枠体11(図3)の内外を貫通するように形成した略長方形の誘電体板からなる厚さtの平板部4と、平板部4の上面に線路導体2および同一面接地導体3を間に挟んで接合され、半導体パッケージを構成する枠体11の内外を遮断するように形成された立壁部5とから成っている。
【0035】
平板部4および立壁部5は、Al2O3セラミックス、ALNセラミックス、ガラスセラミックス等の絶縁材料からなる。また、線路導体2は、W,Mo,Mn等で形成されており、例えばW等の粉末に有機溶剤、溶媒を添加混合して得た金属ペーストを、平板部4および立壁部5用のセラミックグリーンシートに、従来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって平板部4および立壁部5に形成される。
【0036】
また、貫通導体6は、W,Mo,Mn等から成り、例えば平板部4および立壁部5用のセラミックグリーンシートに所定の打ち抜き工程を施して貫通孔を形成した後、W等の粉末に有機溶剤、溶媒を添加混合して得た金属ペーストをスクリーン印刷法により貫通孔に充填することによって、平板部4および立壁部5に形成される。
【0037】
尚、本発明に適用可能な高周波信号の周波数は、LSI,LD等用の1MHz〜数100GHz程度の高周波帯域、超高周波帯域であり、好ましくは光半導体素子駆動用の5〜100GHz程度、より好ましくは20〜60GHz程度の帯域である。
【0038】
また、本発明の入出力端子1において、2本の線路導体2に1つの高周波信号を同相モードと逆相モードをそれぞれ入力することで、高周波信号のノイズを小さくすることもできる。この線路導体2の表面には、酸化防止のためとボンディングワイヤやリード端子等を強固に接続するために、0.5〜9μmのNi層や0.5〜5μmのAu層等の金属層をメッキ法により被着させておくと良い。
【0039】
次に、本発明の半導体パッケージを図3に基づいて説明する。同図は、本発明の半導体パッケージについて実施の形態の一例を示す断面図である。同図において、9は、基体10、枠体11、枠体11の取付部12に嵌着された高周波信号入出力用の入出力端子1、および基体10の上側主面の載置部10aに載置されたLD,PD等の光半導体素子13から主に構成される半導体パッケージである。これらの基体10、枠体11、入出力端子1、光ファイバ14や透光性部材15を内部に設置固定する筒状の光ファイバの固定部材16および蓋体17とで、内部に光半導体素子13を収容するための容器が構成される。
【0040】
また、固定部材16の外側端面には、光ファイバ14と戻り光防止用の光アイソレータ18とが樹脂接着剤で接着された金属ホルダ19が、YAGレーザ溶接等により接合される。さらに、光半導体素子13の下面にはペルチェ素子等の電子冷却素子20が配置されており、光半導体素子13の作動時にそれを冷却する。
【0041】
また、載置部10a上には、光半導体素子13の駆動用または信号増幅用のLSI等の半導体素子13'が設けられ、半導体素子13' の下面にも電子冷却素子20またはCu−W合金からなるヒートシンクを配設し得る。そして、光半導体素子13と半導体素子13'とをボンディングワイヤ、内部配線パターン(図示せず)等を介して接続し、半導体素子13'は入出力端子1にボンディングワイヤで接続される。そして、光半導体素子13の各電極が、ボンディングワイヤを介して入出力端子1の枠体11外側に設けられた外部リード端子に電気的に接続されることとなる。
【0042】
基体10は、光半導体素子13を支持する支持部材および光半導体素子13で発生した熱を放熱するための放熱板として機能し、その上側主面の略中央部に光半導体素子13を載置するための載置部10aを有している。載置部10aには光半導体素子13が鉛(Pb)−錫(Sn)半田等の接着剤を介して接着固定されるとともに、この接着剤を介して光半導体素子13で発生した熱が載置部10aに伝えられ、外部に効率よく放熱され、光半導体素子13の作動性を良好なものとする。
【0043】
この基体10は、Fe−Ni−Co合金やCu−W合金等の金属材料、またはAl2O3、ALN等のセラミックスから成る。金属材料から成る場合、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工方法を施すことによって所定の形状に製作される。一方、セラミックスから成る場合、その原料粉末に適当な有機バインダーや溶剤等を添加混合してペースト状と成し、このペーストを用いてドクターブレード法やカレンダーロール法によりセラミックグリーンシートに成形する。その後、セラミックグリーンシートに適当な打ち抜き加工を施し、これを複数枚積層し、1600℃の高温で焼結することによって作製される。
【0044】
なお、基体10が金属材料から成る場合、その表面に耐食性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜5μmのAu層をメッキ法により順次被着させておくのがよく、基体10が酸化腐食するのを有効に防止できるとともに、基体10の上側主面に光半導体素子13を強固に接着固定することができる。
【0045】
一方、基体10がセラミックスから成る場合、光半導体素子13を載置する載置部10aに耐食性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜5μmのAu層とをメッキ法により順次被着させておくのがよく、基体10の上側主面に光半導体素子13を強固に接着固定することができる。
【0046】
また、基体10は、その上側主面に光半導体素子13が載置される載置部10aを囲むように、貫通孔または切欠き部から成る入出力端子1の取付部12が形成された枠体11が接合されており、枠体11の内側に光半導体素子13を収容するための空所が形成される。この枠体11は、基体10と同様に金属材料またはセラミックスから成り、基体10と同様の加工法によって、一側部に取付部12を、他の側部に光透過用の貫通孔21を有するような形状に作製される。
【0047】
そして、枠体11がFe−Ni−Co合金、Fe−Ni合金等の金属材料から成る場合、例えばFe−Ni合金から成る場合、この合金のインゴットに圧延加工やプレス加工等の金属加工を施すことによって所定の形状に製作される。また、枠体11の基体10への接合は、基体10の上側主面と枠体11の下面とを、基体10の上側主面に敷設した適度なボリュームを有するプリフォームとされた銀ロウ等のロウ材を介してロウ付け接合される。さらに、基体10と同様にして、枠体11の表面に0.5〜9μmのNi層や0.5〜5μmのAu層等の金属層をメッキ法により被着させておくと良い。一方、枠体11がセラミックスから成る場合、光半導体素子13と外部電気回路との電気的接続を行う手段として、枠体11の内面の一部および外面の一部に、ボンディングワイヤやリード端子等を接続するための0.5〜9μmのNi層や0.5〜5μmのAu層等の金属層をメッキ法により被着させておくと良い。
【0048】
また、枠体11の貫通孔21の枠体11外側開口の周囲に、内部で光信号が伝送されるように筒状に形成され、Fe−Ni−Co合金やFe−Ni合金等の金属材料から成る光ファイバの固定部材16が、銀ロウ等のロウ材を介して接合される。この固定部材16は、基体10や枠体11と同様の加工法で所望の形状に加工製作されるとともに、その表面に0.5〜9μmのNi層や0.5〜5μmのAu層等の金属層をメッキ法により被着させておくと良い。
【0049】
また、固定部材16の内周面には、集光レンズとして機能するとともに光半導体パッケージ9の内部を塞ぐ機能を有する非晶質ガラス等からなる透光性部材15が、その接合部の表面に形成されたメタライズ層を介して、200〜400℃の融点を有するAu−Sn合金等の低融点のロウ材で接合される。
【0050】
この透光性部材15は、熱膨張係数が4×10-6〜12×10-6/℃(室温〜400℃)のサファイア(単結晶アルミナ)や非晶質ガラス等からなり、球状、半球状、凸レンズ状、ロッドレンズ状等とされ、外部のレーザ光等の光を光ファイバ14を伝わって光半導体素子13に入力させる、または光半導体素子13で出力したレーザ光等の光を光ファイバ14に入力させるための集光用部材として用いられる。透光性部材15が、例えば結晶軸の存在しない非晶質ガラスの場合、酸化珪素(SiO2)、酸化鉛(PbO)を主成分とする鉛系、または硼酸系やケイ砂を主成分とする硼珪酸系のものを用いる。
【0051】
また、透光性部材15は、その熱膨張係数が枠体11のそれと異なっていても、固定部材16が熱膨張差による応力を吸収緩和するので、結晶軸が応力のためにある方向に揃うことによって光の屈折率の変化を起こすようなことは発生し難い。従って、このような透光性部材15を用いることによって、光半導体素子13と光ファイバ14との間の光の結合効率を高くできる。
【0052】
また、蓋体17は、枠体11の上面にシーム溶接等によって接合され、光半導体素子13を光半導体パッケージ9内に封止する。
【0053】
このように、本発明の光半導体パッケージ9は、金属材料またはセラミックスからなる基体10と、その上側主面に光半導体素子13の載置部10aを囲むように接合され、取付部12を有し金属材料またはセラミックスからなる枠体11と、精密なインピーダンス制御が可能な入出力端子1とを具備する。
【0054】
本発明の光半導体パッケージ9は、LD,PD等の光半導体素子13およびLSI等の半導体素子13'を収納した光通信用の場合、枠体11の側部に内外を貫通する貫通孔21を形成し、貫通孔21の枠体11外側開口の周囲に金属材料からなる筒状の固定部材16を接合し、固定部材16の内側に光半導体素子13と光ファイバ14との間で光を集光させ結合させる透光性部材15が接合される。そして、光半導体素子13と半導体素子13'とをボンディングワイヤによって接続し、半導体素子13'と入出力端子1の線路導体2の一端とをボンディングワイヤによって接続した後、枠体11の上面に蓋体17をシーム溶接等によって接合する。しかる後、固定部材16の外側端面に、光ファイバ14と戻り光防止用のアイソレータ18とが樹脂接着剤で接着された金属ホルダ19を、YAGレーザ溶接等で接合することによって、製品としての光半導体装置となる。
【0055】
かくして、本発明の入出力端子は、薄型化および小型化され、精密なインピーダンス制御が可能であるとともに、光半導体素子及び半導体素子と外部電気回路との間で数十GHz以上の高周波信号の入出力を正確かつ円滑、低損失に行うことができる。
【0056】
なお、本発明は上記実施の形態に限定されず、本発明の要旨を逸脱しない範囲内において種々の変更を行うことは何等支障ない。
【0057】
【発明の効果】
本発明は、平板部とその上に接合された立壁部とを具備した入出力端子において、立壁部の上面と平板部の下面に接地導体が形成されており、平板部の線路導体が露出している部位に、同一面接地導体と平板部の下面の接地導体とを電気的に接続するとともに線路導体の線路方向に略平行な方向に並ぶように線路導体で伝送される高周波信号の波長の4分の1以下の間隔で複数の第一の貫通導体が設けられ、平板部の立壁部が接合された部位に、同一面接地導体を貫通して立壁部の上面の接地導体と平板部の下面の接地導体とを電気的に接続するとともに線路方向に略平行な方向に並ぶように高周波信号の波長の4分の1以下の間隔で複数の第二の貫通導体が設けられており、第二の貫通導体は立壁部の線路方向に略垂直な隣接する側面との間隔が高周波信号の波長の8分の1以下である。また、本発明は、立壁部の上面に接地導体が、平板部の内部に内層接地導体が形成されており、平板部の線路導体が露出している部位に、同一面接地導体と内層接地導体とを電気的に接続するとともに線路導体の線路方向に略平行な方向に並ぶように線路導体で伝送される高周波信号の波長の4分の1以下の間隔で複数の第一の貫通導体が設けられ、平板部の立壁部が接合された部位に、同一面接地導体を貫通して立壁部の上面の接地導体と内層接地導体とを電気的に接続するとともに線路方向に略平行な方向に並ぶように高周波信号の波長の4分の1以下の間隔で複数の第二の貫通導体が設けられており、第二の貫通導体は立壁部の線路方向に略垂直な隣接する側面との間隔が高周波信号の波長の8分の1以下である。
【0058】
本発明は、第一の貫通導体および第二の貫通導体の間隔を高周波信号の波長の4分の1以下とすることにより、貫通導体の導体抵抗およびインダクタンス成分に起因する接地電位の不安定が解消される。これにより、数十GHz以上という高い周波数帯域においても、接地電位が安定化する。また、第二の貫通導体は立壁部の線路方向に略垂直な隣接する側面との間隔が高周波信号の波長の8分の1以下であることから、立壁部における電磁波の共振および放射現象が抑制され、線路導体を通る高周波信号の反射損失を極めて小さくすることができる。
【0059】
その結果、数十GHz帯域以上の高周波信号の入出力を伝送損失を小さくして、正確かつ円滑に行うことができるとともに、入出力端子の薄型化および小型化が可能となる。
【0060】
また、ボンディングワイヤ等のインダクタンス(L)成分が発生しても、一対の線路導体で入出力される伝搬モードによりL成分の影響が緩和でき、かつ特性インピーダンスも整合がとれることから、線路導体での数十GHz以上の高周波信号のさらに良好な伝送特性が実現できる。
【0061】
本発明の半導体パッケージは、上側主面に半導体素子が載置される載置部を有する基体と、基体の上側主面に載置部を囲繞するように取着され、側部に貫通孔または切欠き部から成る入出力端子の取付部が形成された枠体と、取付部に嵌着された本発明の入出力端子とを具備したことにより、半導体パッケージの薄型化および小型化を実現でき、半導体素子と外部電気回路との間で数十GHz以上の高周波信号の入出力を伝送損失を小さくして伝達可能なものとすることができる。
【図面の簡単な説明】
【図1】本発明の入出力端子について実施の形態の一例を示す斜視図である。
【図2】本発明の入出力端子について実施の形態の他の例を示す斜視図である。
【図3】本発明の半導体パッケージについて実施の形態の一例を示す断面図である。
【図4】従来の光半導体パッケージの断面図である。
【図5】従来の入出力端子の斜視図である。
【符号の説明】
1:入出力端子
2:線路導体
3:同一面接地導体
3a,3b,3c,3d:接地導体
3e:内層接地導体
4:平板部
5:立壁部
6a:第一の貫通導体
6b:第二の貫通導体
7:平板部の下面
8:貫通導体同士の間隔
8a:第二の貫通導体と立壁部側面との間隔
9:半導体パッケージ
10:基体
10a:載置部
11:枠体
12:取付部
13:光半導体素子
13':半導体素子
Claims (3)
- 略長方形の誘電体板から成る平板部と、該平板部の上面の1辺から対向する他辺にかけて入力線路および/または出力線路として形成された、差動線路とされている2本の線路導体と、前記平板部の上面の前記2本の線路導体の両側に等間隔をもって形成された同一面接地導体と、前記平板部の上面に前記線路導体および前記同一面接地導体を間に挟んで接合された誘電体から成る立壁部とを具備した入出力端子において、前記立壁部の上面及び前記線路導体の線路方向に略平行な側面に、前記線路導体の線路方向に略垂直な側面全体が空白部となるようにして接地導体を形成するとともに、前記平板部の下面及び前記線路導体の線路方向に略平行な側面に接地導体が形成されており、前記平板部の前記線路導体が露出している部位に、前記同一面接地導体と前記平板部の下面の前記接地導体とを電気的に接続するとともに前記線路導体の線路方向に略平行な方向に並ぶように前記線路導体で伝送される高周波信号の波長の4分の1以下の間隔で複数の第一の貫通導体が設けられ、前記平板部の前記立壁部が接合された部位に、前記同一面接地導体を貫通して前記立壁部の上面の前記接地導体と前記平板部の下面の前記接地導体とを電気的に接続するとともに前記線路方向に略平行な方向に並ぶように前記高周波信号の波長の4分の1以下の間隔で複数の第二の貫通導体が設けられており、該第二の貫通導体は前記立壁部の前記線路方向に略垂直な隣接する側面との間隔が前記高周波信号の波長の8分の1以下であることを特徴とする入出力端子。
- 略長方形の誘電体板から成る平板部と、該平板部の上面の1辺から対向する他辺にかけて入力線路および/または出力線路として形成された、差動線路とされている2本の線路導体と、前記平板部の上面の前記2本の線路導体の両側に等間隔をもって形成された同一面接地導体と、前記平板部の上面に前記線路導体および前記同一面接地導体を間に挟んで接合された誘電体から成る立壁部とを具備した入出力端子において、前記立壁部の上面及び前記線路導体の線路方向に略平行な側面に、前記線路導体の線路方向に略垂直な側面全体が空白部となるようにして接地導体が、前記平板部の内部に内層接地導体が、前記線路導体の線路方向に略平行な前記平板部の側面に接地導体が形成されており、前記平板部の前記線路導体が露出している部位に、前記同一面接地導体と前記内層接地導体とを電気的に接続するとともに前記線路導体の線路方向に略平行な方向に並ぶように前記線路導体で伝送される高周波信号の波長の4分の1以下の間隔で複数の第一の貫通導体が設けられ、前記平板部の前記立壁部が接合された部位に、前記同一面接地導体を貫通して前記立壁部の上面の前記接地導体と前記内層接地導体とを電気的に接続するとともに前記線路方向に略平行な方向に並ぶように前記高周波信号の波長の4分の1以下の間隔で複数の第二の貫通導体が設けられており、該第二の貫通導体は前記立壁部の前記線路方向に略垂直な隣接する側面との間隔が前記高周波信号の波長の8分の1以下であることを特徴とする入出力端子。
- 上側主面に半導体素子が載置される載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように取着され、側部に貫通孔または切欠き部から成る入出力端子の取付部が形成された枠体と、前記取付部に嵌着された請求項1または請求項2記載の入出力端子とを具備したことを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001296629A JP3673491B2 (ja) | 2001-09-27 | 2001-09-27 | 入出力端子および半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001296629A JP3673491B2 (ja) | 2001-09-27 | 2001-09-27 | 入出力端子および半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003100922A JP2003100922A (ja) | 2003-04-04 |
| JP3673491B2 true JP3673491B2 (ja) | 2005-07-20 |
Family
ID=19117829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001296629A Expired - Fee Related JP3673491B2 (ja) | 2001-09-27 | 2001-09-27 | 入出力端子および半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3673491B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4172783B2 (ja) * | 2003-09-26 | 2008-10-29 | 京セラ株式会社 | 入出力端子および半導体素子収納用パッケージならびに半導体装置 |
| JP5518086B2 (ja) * | 2009-09-29 | 2014-06-11 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| JP5725900B2 (ja) * | 2011-02-24 | 2015-05-27 | 京セラ株式会社 | 半導体素子収納用パッケージ、およびこれを備えた半導体装置 |
| JP2016111240A (ja) * | 2014-12-08 | 2016-06-20 | 株式会社フジクラ | 半導体素子収容筐体、半導体モジュール、及び半導体素子収容筐体の製造方法 |
-
2001
- 2001-09-27 JP JP2001296629A patent/JP3673491B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003100922A (ja) | 2003-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4874177B2 (ja) | 接続端子及びこれを用いたパッケージ並びに電子装置 | |
| JPWO2020111257A1 (ja) | 配線基板、電子部品搭載用パッケージおよび電子装置 | |
| JP3673491B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP4605957B2 (ja) | 半導体素子収納用パッケージ | |
| JP3314163B2 (ja) | 半導体素子収納用パッケージ | |
| JP4172783B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP3457921B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP4658313B2 (ja) | 半導体素子収納用パッケージ | |
| JP3670574B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP3720694B2 (ja) | 半導体素子収納用パッケージ | |
| JP2002314186A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JP4045110B2 (ja) | 半導体素子収納用パッケージ | |
| JP4139165B2 (ja) | 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP3393837B2 (ja) | 半導体素子収納用パッケージ | |
| JP3840160B2 (ja) | 高周波素子収納用パッケージ | |
| JP2004140188A (ja) | 半導体素子収納用パッケージ | |
| JP2002280473A (ja) | 入出力端子および半導体素子収納用パッケージおよび半導体装置 | |
| JP3850344B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2019175939A (ja) | 半導体素子用パッケージおよび半導体装置 | |
| JP2004200242A (ja) | 半導体素子収納用パッケージ | |
| JP3993774B2 (ja) | 光半導体素子収納用パッケージ | |
| JP2001217331A (ja) | 半導体素子収納用パッケージ | |
| JP2002141594A (ja) | 半導体素子収納用パッケージ | |
| JP2004259609A (ja) | 半導体素子収納用パッケージ | |
| JP2004165507A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050422 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3673491 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |