JP3674573B2 - マスクおよびその製造方法と半導体装置の製造方法 - Google Patents
マスクおよびその製造方法と半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3674573B2 JP3674573B2 JP2001324260A JP2001324260A JP3674573B2 JP 3674573 B2 JP3674573 B2 JP 3674573B2 JP 2001324260 A JP2001324260 A JP 2001324260A JP 2001324260 A JP2001324260 A JP 2001324260A JP 3674573 B2 JP3674573 B2 JP 3674573B2
- Authority
- JP
- Japan
- Prior art keywords
- beams
- section
- group
- thin film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
- H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/30—Electron or ion beam tubes for processing objects
- H01J2237/317—Processing objects on a microscale
- H01J2237/3175—Lithography
- H01J2237/31793—Problems associated with lithography
- H01J2237/31794—Problems associated with lithography affecting masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Analytical Chemistry (AREA)
- Electron Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造に用いられるマスクおよびその製造方法と、半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体デバイスの微細化に伴い、紫外光を用いたリソグラフィによる微細パターンの形成が困難になりつつある。そこで、X線、電子ビーム、イオンビーム等を用いるリソグラフィ技術が提案され、研究開発されている。
【0003】
これまで提案されている電子ビーム転写型リソグラフィとしては、IBMとニコンの共同開発によるPREVAIL(projection exposure with vaiable axis immersion lenses)、ルーセント・テクノロジー等の開発によるSCALPEL(scattering with angular limitation in projection electron-beam lithography)およびリープル、東京精密およびソニーの共同開発によるLEEPL(low energy electron-beam proximity projection lithography)が挙げられる。
【0004】
PREVAILおよびSCALPELには加速電圧100kV程度の高エネルギー電子ビームが用いられる。PREVAILおよびSCALPELの場合、マスクの一部を透過した電子ビームが通常4倍の縮小投影系でレジスト上に結像され、パターンが転写される。
【0005】
LEEPLには加速電圧2kV程度の低エネルギー電子ビームが用いられる(T. Utsumi, Low-Energy E-Beam Proximity Lithography (LEEPL) Is the Simplest the Best? Jpn. J. Appl. Phys. Vol. 38 (1999) pp. 7046-7051)。LEEPLの場合、マスクに設けられた孔を電子線が透過することにより、レジスト上に等倍でパターンが転写される。
【0006】
LEEPLはPREVAILやSCALPELに比較して、電子鏡筒の構成を簡素化できるという利点を有する。また、一般に、電子の加速電圧が高くなるほど、レジスト中の電子の散乱が少なくなり、電子がレジストと反応する確率は低下する。したがって、高エネルギー電子ビームを用いるリソグラフィでは、より高感度のレジストが必要とされる。それに対し、LEEPLは電子ビームのエネルギーが低いため、レジストを高感度で利用でき、高い生産性を実現できるという特徴を有する。
【0007】
図29は、LEEPL露光の模式図である。図29に示すように、LEEPLに用いられるステンシルマスク101は薄膜(メンブレン)102を有し、メンブレン102にはパターンに対応した孔103が形成されている。メンブレン102はメンブレン形成用層102aの一部である。メンブレン102周囲のメンブレン形成用層102a上には、ステンシルマスク101の機械的強度を補強するための支持枠(フレーム)104が形成されている。
【0008】
ステンシルマスク101はウェハ105の表面に近接して配置される。ウェハ105上にはレジスト106が塗布されている。ステンシルマスク101上を電子ビーム107で走査すると、孔103の部分のみ電子ビーム107が透過し、レジスト106にパターンが転写される。LEEPLは等倍露光であるため、従来のLEEPLでは、メンブレン102の面積を、パターンが転写されるLSIチップサイズと等しい数mm〜数10mm角にする必要があった。
【0009】
【発明が解決しようとする課題】
図30は、図29のメンブレン102の一部を拡大して示した斜視図である。図30に示すように、メンブレン102には微細パターンに対応した孔103が形成される。メンブレン102にエッチングを行って高精度に孔103を形成するには、一般に、孔103の径に対するメンブレン厚の比(アスペクト比)を10以下、望ましくは5以下に抑える必要がある。したがって、0.10μm世代以降のデバイス製造用のステンシルマスクに、例えば線幅50nmのパターン用の孔103を形成するには、メンブレン厚を500nm以下にする必要がある。
【0010】
メンブレン厚が薄いほど、高精度に孔103を形成できる。しかしながら、薄膜化されたメンブレン102はたわみやすく、メンブレンがたわむと転写されるパターンが歪んだり、パターンの位置がずれたりする。したがって、メンブレン102は内部に引っ張り応力が生じるように形成される。メンブレン102の面積が大きいほど、メンブレン102を平坦化するために必要な内部応力は大きくなる。
【0011】
図31は、メンブレンのたわみ量(deflection)と内部応力のメンブレン面積に依存した変化を示す。ここで、メンブレンは4辺が固定された正方形とし、1辺の長さを図31の横軸とした。たわみ量はメンブレンの中心での重力によるたわみ量を示し、応力はメンブレンの中心で発生する応力を示す。図31は、膜厚200nmのシリコン窒化膜について、ヤング率を300GPaとして計算した例を示す。
【0012】
メンブレンを平坦にするには、中心での応力を相殺できる内部応力が必要である。図31の例では、メンブレンが10mm角を超えると、中心での応力が10MPaを超えるため、メンブレンに10MPa以上の引っ張り内部応力が要求される。
【0013】
内部応力を大きくしてメンブレンを作製することは可能であるが、内部応力が大きい状態でメンブレンに孔を形成すると、孔部分で内部応力が解放される。したがって、例えば図30に示すように、メンブレンに互いに形状の異なる複数の孔を不均一に形成したり、あるいは径の大きい孔を形成したりすると、孔の周囲でパターンの位置ずれや歪みが起こりやすい。
【0014】
上記の問題とは別に、ステンシルマスクの場合、特定のパターンを形成するためには相補マスクを用いなければならないという制約がある。孔がなく、基材上に遮光膜(あるいは荷電粒子ビームの散乱体)が形成されているメンブレンマスクでは、トポロジー的にドーナツ状の配線パターンを問題なく形成できる。それに対し、ステンシルマスクの場合は、孔以外のすべての部分が連続している必要があるため、ドーナツ状の配線パターンを形成する場合は、複数のマスクにパターンを分割して形成し、これらのマスクを用いて多重露光を行う必要がある。
【0015】
あるいは、長いライン状パターンに対応する孔をステンシルマスクに形成すると、内部応力の影響でパターン形状に異方性の歪みが生じ、ライン幅が均一とならなかったり、パターンの角に応力が集中してメンブレンが破損しやすくなったりする。したがって、長いライン状パターンを複数の矩形に分割し、多重露光により連続したパターンを転写することもある。
【0016】
以上のように、電子ビーム転写型リソグラフィにステンシルマスクを用いる場合、複数のマスクを用いる多重露光が前提となり、パターンの位置合わせを高精度に行う必要がある。
さらに、近年の半導体デバイスにおいては、多層配線を構成する配線層の数が増加しており、層間でのパターンの位置合わせ精度を確保するのが、ますます困難となっている。
【0017】
本発明は上記の問題点に鑑みてなされたものであり、メンブレンの内部応力の影響によるパターン位置精度の低下を防止でき、かつ相補分割パターンを含むパターンの位置合わせを高精度に行うことができるマスクおよびその製造方法と、半導体装置の製造方法を提供することを目的とする。
【0018】
【課題を解決するための手段】
上記の目的を達成するため、本発明のマスクは、支持枠と、前記支持枠より薄く形成され、かつ前記支持枠で囲まれた薄膜と、前記薄膜上の1点である第1の点を通り第1の方向に延びる第1の直線と、前記第1の点で前記第1の直線と直交し、第2の方向に延びる第2の直線とによって、前記薄膜が4分割された領域である4つの区画の一つである第1の区画と、前記第1の区画と第1の方向において隣接する第2の区画と、前記第2の区画と第2の方向において隣接する第3の区画と、前記第3の区画と第1の方向において隣接し、かつ前記第1の区画と第2の方向において隣接する第4の区画と、前記第1〜第4の区画のそれぞれにおいて、前記薄膜上に前記支持枠と接続するように、前記支持枠と同一の材料から形成された、第1の方向に延びる複数の梁であって、互いに平行に等間隔で形成された第1群の梁と、前記第1〜第4の区画のそれぞれにおいて、前記薄膜上に前記支持枠と接続し、かつ前記第1群の梁と交差するように、前記支持枠と同一の材料から形成された、第2の方向に延びる複数の梁であって、互いに平行に等間隔で形成された第2群の梁と、前記梁の両側部分の前記薄膜に前記梁と平行に設けられた裾部と、前記梁とその両側の裾部とから構成される梁用帯部であって、隣接する梁用帯部との間隔が梁用帯部の幅の3以上の整数倍となるような前記梁用帯部と、前記第1の区画に形成された前記第1群の梁の一つを含み、前記第1の直線に接する第1の梁用帯部であって、前記第1の方向において前記第4の区画の前記第2群の梁が前記第1の区画の前記第2群の梁と互いに異なる位置で接続する前記第1の梁用帯部と、前記第1の区画に形成された前記第2群の梁の一つを含み、前記第2の直線に接する第2の梁用帯部であって、前記第2の方向において前記第2の区画の前記第1群の梁が前記第1の区画の前記第1群の梁と互いに異なる位置で接続する前記第2の梁用帯部と、前記第3の区画に形成された前記第1群の梁の一つを含み、前記第1の直線に接する第3の梁用帯部であって、前記第1の方向において前記第2の区画の前記第2群の梁が前記第3の区画の前記第2群の梁と互いに異なる位置で接続する前記第3の梁用帯部と、前記第3の区画に形成された前記第2群の梁の一つを含み、前記第2の直線に接する第4の梁用帯部であって、前記第2の方向において前記第4の区画の前記第1群の梁が前記第3の区画の前記第1群の梁と互いに異なる位置で接続する前記第4の梁用帯部と、前記梁用帯部で囲まれた部分の前記薄膜に設けられた、荷電粒子線が透過する孔であって、前記第1〜第4の区画において、同一のパターンの互いに異なる一部である相補分割パターンで形成されている前記孔と、前記第1〜第4の区画のそれぞれから選択される、形状および大きさが同一の重ね合わせ領域であって、それぞれ前記第1および第2の直線を含む4つの前記重ね合わせ領域とを有し、前記重ね合わせ領域上の任意の点は、前記第1〜第4の区画のうちの少なくとも2つの区画において、前記梁用帯部以外の前記薄膜に含まれることを特徴とする。
前記孔が前記裾部の少なくとも一部に形成されていてもよい。好適には、前記梁の前記荷電粒子線が入射する面の一部に複数の位置合わせマークを設ける。前記薄膜は導電層であってもよい。あるいは、前記孔部分を除く前記薄膜上に導電層を設けてもよい。
【0019】
上記の目的を達成するため、本発明の半導体装置の製造方法は、所定のマスクパターンが形成されたマスクを介して、感光面に荷電粒子線を照射し、前記感光面に前記マスクパターンを転写する工程を含み、前記マスクとして上記の本発明のマスクを用い、第1〜第4の区画に形成された相補分割パターンを多重露光することを特徴とする。
【0020】
上記の目的を達成するため、本発明のマスクは、少なくとも3枚のマスクを含み、前記各マスクは支持枠と、前記支持枠より薄く形成され、かつ前記支持枠で囲まれた薄膜であって、形状および大きさがすべてのマスクで同一である前記薄膜と、前記薄膜が分割された領域である複数のブロックと、前記複数のブロックから選択される選択ブロックからなる選択ブロック群であって、前記選択ブロックは少なくとも他の二つの選択ブロックに接するか、少なくとも他の一つの選択ブロックおよび前記支持枠に接する前記選択ブロック群と、非選択ブロックの前記薄膜に形成された、荷電粒子線が透過する孔であって、前記各マスクにおいて、同一のパターンの互いに異なる一部である相補分割パターンで形成されている前記孔と、前記選択ブロック群の前記薄膜上に形成された梁であって、前記支持枠に接続する梁とを有し、前記ブロックのすべてが、少なくとも2枚の前記マスクにおいて、非選択ブロックとなることを特徴とする。
【0021】
前記梁は、前記薄膜の前記荷電粒子線が入射する側の面あるいは反対側の面のどちらに形成されていてもよい。好適には、前記梁の一部に複数の位置合わせマークを設ける。前記薄膜は導電層であってもよい。また、前記孔部分を除く前記薄膜上に導電層が形成されていてもよい。好適には、前記ブロックは格子状に配置される。
【0022】
本発明のマスクの製造方法は、基材の一方の面に薄膜を形成する工程と、前記薄膜上に所定の間隔で梁を形成する工程と、前記基材の中央部を前記基材の他方の面から除去して前記薄膜を露出させ、前記基材からなる支持枠を形成する工程と、前記梁で囲まれた部分の前記薄膜に、荷電粒子線が透過する孔を形成する工程とを有することを特徴とする。
【0023】
あるいは、基材の一方の面に犠牲膜を形成する工程と、前記犠牲膜上に所定の間隔で梁を形成する工程と、前記基材の中央部を前記基材の他方の面から除去して前記犠牲膜を露出させ、前記基材からなる支持枠を形成する工程と、前記犠牲膜の前記梁と反対側の面に薄膜を形成する工程と、前記梁で囲まれた部分の前記薄膜に、荷電粒子線が透過する孔を形成する工程と、前記支持枠に接しない部分の前記犠牲膜を除去する工程とを有することを特徴とする。
【0024】
本発明の半導体装置の製造方法は、所定のパターンの一部である相補分割パターンが形成されたマスクを介して、感光面に荷電粒子線を照射し、前記感光面に前記相補分割パターンを転写する工程と、前記パターンの他の相補分割パターンが形成されたマスクを介して、前記感光面に前記荷電粒子線を多重露光し、相補的に前記パターンを転写する工程とを有する半導体装置の製造方法であって、前記多重露光に上記の少なくとも3枚のマスクから構成される本発明の相補マスクを用いることを特徴とする。
【0025】
これにより、薄膜のたわみを防止するために要求される、薄膜の引っ張り内部応力を低減できる。したがって、薄膜に孔を形成したときの内部応力の解放による孔の位置ずれや歪みが低減される。また、薄膜の機械的強度が補強される。また、梁に位置合わせマークを設けることにより、薄膜全体で位置合わせを高精度に行うことが可能となる。
【0026】
【発明の実施の形態】
以下に、本発明のマスクおよびその製造方法と半導体装置の製造方法の実施の形態について、図面を参照して説明する。
(実施形態1)
本実施形態のステンシルマスクはLEEPLに好適に用いられる。図1は、本実施形態のステンシルマスク1の模式的な平面図である。
【0027】
図1に示すように、ステンシルマスク1はシリコンウェハ2を用いて形成される。シリコンウェハ2の中央部は正方形状に除去されており、この部分にメンブレン3が形成されている。メンブレン3周囲の厚膜のシリコンウェハ2は、薄いメンブレン3を支持するための支持枠(フレーム)として用いられる。メンブレン3には格子状に梁4が形成されている。梁4はシリコンウェハ2に複数の開口部を形成した残りの部分である。全ての梁4の末端はフレームまたは他の梁4に接続しており、梁4が途切れている箇所はない。
【0028】
以下、メンブレン3の梁4で囲まれた正方形の部分をメンブレン分割領域5とする。梁4の両側のメンブレン3には梁4に平行に微小な幅で裾部(スカート)を設ける。メンブレン分割領域5のうち、スカートを除く部分をパターン領域とする。また、梁4とスカートを合わせた部分を梁用帯部(梁用ゾーン)とする。
【0029】
次に、図1のステンシルマスク1における梁4の配置を説明する。図2は、図1のメンブレン3の中心付近の拡大図であるが、図1の梁4のかわりに梁用ゾーン6で示したものである。梁用ゾーン6で囲まれた正方形の部分は、パターン領域7である。
【0030】
図1のシリコンウェハ2の中心を原点O、図2のメンブレン3をX−Y平面と仮定すると、メンブレン3はx軸およびy軸により4つの領域に分割される。以下、これらの領域を区画I〜IVとする。
メンブレン3は厳密に正方形である必要はなく、区画I〜IVがx軸とy軸を2辺とする矩形あるいはそれに近い形状であれば、区画I〜IVのすべての辺の長さは完全に一致しなくてもよい。
【0031】
区画I〜IVにはそれぞれx軸に平行に、複数の梁用ゾーン6が互いに等間隔で配置される。同様に、区画I〜IVにはそれぞれy軸に平行に、複数の梁用ゾーン6が互いに等間隔で配置される。これらの梁用ゾーン6内に図1の梁4が形成される。
【0032】
x軸方向において隣接する区画Iと区画IIとの間、または区画IIIと区画IVとの間で、x軸に平行な梁用ゾーン6の位置は一致しない。同様に、y軸方向において隣接する区画Iと区画IVとの間、または区画IIと区画IIIとの間で、y軸に平行な梁用ゾーン6の位置は一致しない。
【0033】
4つの区画I〜IVのうち、メンブレン3の対角線上にある1組の区画のみで、梁用ゾーン6がx軸とy軸の両方に接する。図2に示す例では、4つの区画I〜IVのうち、区画Iでは区画IVとの境界部分(x軸に接する部分)に梁用ゾーン6が配置され、区画IIとの境界部分(y軸に接する部分)にも梁用ゾーン6が配置される。
【0034】
区画Iと対角線上にある区画IIIでは区画IIとの境界部分(x軸に接する部分)に梁用ゾーン6が配置され、区画IVとの境界部分(y軸に接する部分)に梁用ゾーン6が配置される。
あるいは、図2において、対角線上にある他の1組の区画(区画IIと区画IV)のみで、梁用ゾーン6がx軸とy軸の両方に接するような配置としてもよい。
【0035】
図2に示す例では、区画IIと区画IVでは、梁用ゾーン6が隣接する区画との境界に沿って形成されない。区画IIと区画IVの梁用ゾーン6の末端は、隣接する区画の梁用ゾーン6にT字型に接続している。区画IIと区画IVの梁用ゾーン6は、一定の条件を満たすように配置されるが、この配置の条件については後述する。
梁用ゾーン6の間隔であるパターン領域7の1辺の長さは、梁用ゾーン6の幅を1としたとき、3以上の整数倍となるようにする。梁用ゾーン6の間隔についても、詳細は後述する。
【0036】
図3は、図1のステンシルマスク1の断面図である。図3に示すように、ステンシルマスク1のメンブレン3にはパターンに対応した孔8が形成されている。メンブレン3はメンブレン形成用層3aの一部である。メンブレン3周囲のシリコンウェハ2は、メンブレン3を支持するためのフレーム9である。メンブレン3のフレーム9側の面に一定の間隔で梁4が形成されている。なお、シリコン酸化膜10はステンシルマスク1の製造過程でエッチングストッパー層として用いられる。
【0037】
ステンシルマスク1は、パターンが転写されるウェハ表面に、メンブレン3側の面が近接するように配置される。ステンシルマスク1上をフレーム9側から電子ビームで走査すると、孔8の部分のみ電子ビームが透過して、ウェハ上のレジストにパターンが転写される。
図29に示す従来のLEEPL露光用ステンシルマスクと異なり、本実施形態のステンシルマスク1では梁4部分に孔8を形成できない。したがって、パターンを分割して、図2の区画I〜IVに相補的に形成する。
【0038】
ステンシルマスク1を用いて露光を行う場合、まず、ステンシルマスク1とウェハを固定して図2の区画I〜IVのパターンを転写する。次に、ステンシルマスク1とウェハを相対的に移動させ、転写された区画I〜IVのパターン上に、ステンシルマスク1のそれぞれ異なる区画を配置させる。通常、ステンシルマスク1を固定したまま、ウェハを移動させる方が容易である。
【0039】
ウェハを移動させてから、再度、ステンシルマスク1上を電子ビームで走査する。以上の工程を繰り返し、ステンシルマスク1の4つの区画I〜IV(図2参照)のパターンが重なるように、4回の多重露光を行う。これにより、梁4部分に存在するパターンもレジストに相補的に転写される。
【0040】
図4はメンブレン分割領域5の1つとその周囲の梁4を拡大した斜視図である。図4に示すように、メンブレン3が梁4によりメンブレン分割領域5に分割されている。パターンに対応した孔8は、梁4部分には形成できず、メンブレン3のメンブレン分割領域5の一部に形成される。メンブレン分割領域5のうち、点線で囲まれた部分が、図2のパターン領域7に対応する。
【0041】
メンブレン分割領域5のうち、パターン領域7の外側部分がスカート11である。梁4とその両側のスカート11を合わせた部分が、図2の梁用ゾーン6に相当する。原則として、孔8はパターン領域7に形成されるが、場合によってはスカート11の一部にはみ出して形成してもよい。
【0042】
図5は、図4の梁4近傍を拡大した断面図である。図5に示すように、梁4の幅W4 とその両側のスカート11の幅W11を合わせた幅が、梁用ゾーン6の幅W6 である。梁4の幅W4 は例えば100〜200μm程度とすることができる。スカート11は余白部(マージン)12と影部(ブランク)13にさらに分割される。マージン12がパターン領域7側にあり、ブランク13は梁4側にある。
【0043】
以下、マージン12とブランク13について説明する。パターンがパターン領域7に入りきらない場合、原則として、ステンシルマスクの4つの区画I〜IV(図2参照)のうちの他の区画に、はみ出した部分のパターンに対応する孔8が形成され、多重露光によってパターンがつなぎ合わされる。
【0044】
しかしながら、パターンがパターン領域7からごくわずかにはみ出す場合、他の区画I〜IVのいずれかに相補パターンを形成してつなぎ合わせるより、パターンを分割せずに転写できる方が有利である。特に、線幅の狭い微細パターン、例えばゲートがパターン領域7からわずかにはみ出すような場合には、相補パターンに分割すると、製造される半導体装置の特性を低下させる可能性が高い。
【0045】
そこで、パターン領域7の周囲に孔8の形成が可能なマージン12が設けられる。マージン12の幅W12は任意に設定できるが、W12を大きくすると、本来のパターン用の領域であるパターン領域7が小さくなる。したがって、W12は例えば数μm〜数10μm程度とする。
【0046】
LEEPLによれば、ステンシルマスクに対する電子ビームの入射角を微妙に変化させることが可能である。電子ビームの入射角の範囲は通常、0〜10mrad程度である。8インチウェハを用いてステンシルマスクを形成した場合、梁4の高さH4 は8インチシリコンウェハの厚さの725μmとなる。
【0047】
図5に示すように、電子ビーム14がメンブレン3に斜めに入射すると、梁4近傍に電子ビーム14が当たらない領域ができる。電子ビーム14の入射角αを最大10mradとすると、最低必要なブランク13の幅W13は、
W13=10×10-3(rad) ×H(μm)=7.25(μm)≒7(μm)
と計算される。以上のように、梁4とその両側のブランク13を合わせた部分Aには、孔8を形成しない。
【0048】
次に、上記の本実施形態のステンシルマスクにおいて、図2の区画I〜IVに相補パターンを分割する方法について詳細に説明する。パターンの分割にあたっては、図5に示す梁4の実際の幅W4 でなく、梁用ゾーン6の幅W6 を扱った方が容易に処理を行うことができる。
【0049】
図6は図2の区画I〜IVのうち、多重露光される最小単位のパターン(図6の点線で囲まれた領域のパターン)を抽出し、補助的に方眼をつけて示したものである。区画I〜IVで空白のブロックはパターン領域7を示し、×のブロックは梁用ゾーン6を示す。図6は梁用ゾーン6の幅W6 (図5参照)とパターン領域7の1辺の長さの比が1:4の場合を示す。
【0050】
図6の5×5ブロックのパターンを5行×5列の表に対応させ、個々のブロックについて、どの区画にパターンを形成できるか示したものが、以下の表1である。
【0051】
【表1】
【0052】
表1に示すように、すべてのブロックについて、区画I〜IVのうちの少なくとも2つの区画にパターンを形成できる。したがって、例えばトポロジー的にドーナツ状のパターンがある場合にも、パターンを分割し、多重露光される2つの区画に孔を形成すれば、パターンの転写が可能である。
【0053】
図2を参照して説明した通り、図2および図6の区画Iと区画IIIについては一義的に梁用ゾーン6を決定できる。一方、区画IIと区画IVについては、図6に示す以外の配置も可能である。
図7は、区画IIと区画IVの梁用ゾーン6を移動させた例を示す。図7の各ブロックについて、表1と同様に、どの区画にパターンを形成できるかをまとめると、以下の表2となる。
【0054】
【表2】
【0055】
図7の例でも、すべてのブロックについて、区画I〜IVのうちの少なくとも2つの区画にパターンを形成できる。したがって、図7に示すようなパターンで梁用ゾーン6を配置してもよい。但し、図6ではメンブレンの中央(図2の原点O付近)と、4つの区画I〜IVのうちの隣接する区画間(図2のx軸とy軸)で梁間隔が短くなっているが、図7の例ではそれらの梁間隔が図6より長い。したがって、図6と図7ではメンブレンの応力や機械的強度が多少異なり、メンブレン中央での機械的強度を高くするには、図6の構造が有利である。
【0056】
梁用ゾーン6の幅とパターン領域7の1辺の長さの比が1:4の場合、図6や図7に示す配置以外でも、4つの区画I〜IVのうちの少なくとも2つの区画にパターンを形成できる。例えば、区画IIと区画IVの梁用ゾーン6を図8に示す配置としても、以下の表3に示すように、各ブロックについて、区画I〜IVのうちの少なくとも2つの区画にパターンを形成できる。
【0057】
【表3】
【0058】
しかしながら、図8の例では、区画IIと区画IVの梁用ゾーン6の配置が、ステンシルマスクの中心(図2の原点O)に対して対称とならない。メンブレンの応力を均等とするには、図6または図7に示すように梁用ゾーン6の配置をステンシルマスクの中心に対して対称とした方が望ましい。
【0059】
図9は、梁用ゾーン6の幅とパターン領域7の1辺の長さの比が1:3の場合を示す。図9の4×4ブロックの最小単位のパターンを4行×4列の表に対応させ、上記の1:4の場合と同様に、個々のブロックについて、どの区画にパターンを形成できるか表4に示す。
【0060】
【表4】
【0061】
図9の例でも、すべてのブロックについて、区画I〜IVのうちの少なくとも2つの区画にパターンを形成できる。また、図10に示す配置としても、表5に示すように、区画I〜IVのうちの少なくとも2つの区画にパターンを形成できる。
【0062】
【表5】
【0063】
あるいは、図11に示す配置としても、表6に示すように、区画I〜IVのうちの少なくとも2つの区画にパターンを形成できる。
【0064】
【表6】
【0065】
梁用ゾーン6の幅とパターン領域7の1辺の長さの比が1:3の場合も、図7〜9のパターンを図2の原点Oを中心として区画I〜IVを90°回転させ、区画IIと区画IVで梁用ゾーン6がx軸とy軸に接するようにしてもよい。
梁用ゾーン6とパターン領域7の1辺の長さの比を1:2とした場合は、4つの区画I〜IVのうちの少なくとも2つの区画にパターンを形成することができない。したがって、梁用ゾーン6とパターン領域7の1辺の長さの比は1:3以上の整数倍とする。
【0066】
1:5以上にした場合、1:4に比較して、梁用ゾーン6の可能な配置はさらに増加する。しかしながら、パターン領域7が大きくなると、図31に示したように、メンブレンのたわみや中心応力が増加するため、梁を設けることの効果が低減していく。一方、1:3の場合には、パターン領域7の面積が小さくなる。したがって、実用上は1:4の構成が特に好適である。
【0067】
次に、上記の本実施形態のステンシルマスクの製造方法の一例を説明する。
まず、図12(a)に示すように、SOIウェハ21の裏面側に、ドライエッチング用の保護膜22として、例えばシリコン酸化膜を形成する。ここで、SOIウェハ21はシリコンウェハ2の一方の面にシリコン酸化膜10を介してシリコン層を有し、このシリコン層をメンブレン形成用層3aとして用いる。
【0068】
次に、図12(b)に示すように、保護膜22上に梁およびフレームのパターンでレジスト23を形成する。さらに、レジスト23をマスクとして保護膜22にエッチングを行う。
【0069】
次に、図13(c)に示すように、保護膜22をマスクとしてシリコンウェハ2にドライエッチングを行い、シリコンからなる梁4およびフレーム9を形成する。このドライエッチングには、エッチングガスとして例えばSF6 やNF3 等のフッ素系ガスを用いる。このドライエッチングにおいて、シリコン酸化膜10はエッチングストッパー層として用いられる。
【0070】
SOIウェハ21として例えば8インチウェハを用いると、シリコンウェハ2の厚さは725μmである。したがって、保護膜22を設けずに、レジスト23をマスクとしてシリコンウェハ2にドライエッチングを行うと、シリコンウェハ2の厚さ分のエッチングが終了する前に、レジスト23が消費され、梁4およびフレーム9を形成するのが困難となる。そこで、保護膜22が設けられる。
【0071】
次に、図13(d)に示すように、梁4およびフレーム9をマスクとしてシリコン酸化膜10にエッチングを行う。このエッチングは例えばフッ酸を用いたウェットエッチングとする。このエッチングにより保護膜22も除去される。
【0072】
次に、図14(e)に示すように、メンブレン形成用層3aの梁4側の面にレジスト24を塗布する。レジスト塗布面には梁4による凹凸が存在するため、通常のスピンコートによりレジストを塗布することはできない。このような凹凸面にレジストを塗布できる方法は、例えば特許第3084339号公報、特開平10−321493号公報、特開平8−306614号公報、特開平11−329938号公報または第61回応用物理学会学術講演会講演予稿集 (2000) No. 2, p.593, 4a-X-1に開示されている。例えばこれらの方法を用いることにより、梁4が形成された面に均一にレジスト24を塗布できる。
【0073】
次に、図14(f)に示すように、孔を形成するためのパターンをレジスト24に転写する。レジスト24のパターニングは、通常の電子ビームリソグラフィにより行うことができる。
【0074】
次に、図15(g)に示すように、レジスト24をマスクとしてエッチング形成用層3aにドライエッチングを行い、ステンシルマスクの孔8を形成する。このドライエッチングには、エッチングガスとして例えばSF6 やNF3 等のフッ素系ガスを用いる。その後、図3に示すように、レジスト24を除去することにより、本実施形態のステンシルマスクが得られる。
【0075】
本実施形態のステンシルマスクによれば、図16に示すように、梁4の任意の箇所に位置合わせマーク25を設けることができる。ステンシルマスクをLEEPLに用いる際、梁4上に設けられた複数の位置合わせマークを用いて位置合わせを行うことにより、多重露光の重ね合わせ精度や、多層配線での層間の位置合わせ精度を向上させることができる。
【0076】
(実施形態2)
上記の実施形態1のステンシルマスクは、同一のマスク内の4つの区画I〜IVに、互いに異なる相補パターンを形成したものであるが、このような相補パターンは異なるステンシルマスクに形成してもよい。実施形態2は、複数のステンシルマスクに相補パターンを形成し、多重露光によりパターンを転写する例を示す。
【0077】
本実施形態においては、少なくとも3枚のステンシルマスクを使用して、配線パターンをレジストに転写する。梁をもたない相補ステンシルマスクを使用する場合、ドーナツ状のパターン等を含む所望の配線パターンを、2枚のマスクで転写できる。これに対し、本実施形態のステンシルマスクは補強用の梁を有するため、梁の箇所に配線パターンを形成できない。したがって、少なくとも3枚の相補ステンシルマスクが必要となる。
【0078】
梁の形状やパターンは特に限定されないが、機械的強度を向上させるため、メンブレン周囲のフレームと梁を接続させる。同様に梁も互いに接続させる。通常、格子状に梁を配置すると、パターンの分割処理が容易となる。
【0079】
次に、本実施形態の複数の相補ステンシルマスクに形成される梁の配置例を説明する。本実施形態においては、4枚のステンシルマスクA〜Dを用いる。図17〜図20はそれぞれステンシルマスクA〜Dのメンブレンから、多重露光される領域を抽出し、補助的に21×21ブロックの方眼をつけて示したものである。実施形態1の図6と同様に、各ステンシルマスクで空白のブロックはパターン領域7を示し、×のブロックは梁用ゾーン6を示す。
【0080】
図17〜図20の各パターンから、多重露光される5×5ブロック(点線で囲まれた領域のパターン)をさらに抽出し、これらを5行×5列の表に対応させ、個々のブロックについて、どのステンシルマスクにパターンを形成できるかを表7に示す。
【0081】
【表7】
【0082】
表7に示すように、すべてのブロックについて、4枚のステンシルマスクのうちの少なくとも2枚のステンシルマスクにパターンを形成できる。したがって、例えばトポロジー的にドーナツ状のパターンがある場合にも、パターンを分割し、多重露光される2枚のステンシルマスクに異なる孔を形成すれば、パターンの転写が可能である。また、図17〜図20の各パターンのうち、点線で囲まれた以外のブロックでも、4枚のステンシルマスクのうち少なくとも2枚でパターンを形成できる。
【0083】
以上のように、本実施形態においては、4枚の相補ステンシルマスクのメンブレンが、それぞれ梁によって補強される。これにより、メンブレンのたわみが低減され、正確な配線パターンの転写が可能となる。
【0084】
本実施形態のステンシルマスクの梁は、例えば実施形態1と同様に、シリコンウェハにドライエッチングを行って形成することができる。あるいは、以下のように、メンブレンに対してフレームと反対側の面に梁を設けることもできる。この場合、梁の材料はシリコンに限定されず、梁の高さも必要に応じて任意に変更できる。
【0085】
図21は、本実施形態のステンシルマスクの断面図である。図21に示すように、ステンシルマスク31は中央部にメンブレン32を有し、メンブレン32にはパターンに対応した孔33が形成されている。メンブレン32はメンブレン形成用層32aの一部である。メンブレン32の周囲には、メンブレン32を支持するためのフレーム34が形成されている。
【0086】
メンブレン32のフレーム34と反対側の面には、所定の間隔で梁35が形成されている。梁35は支持層36と同一の材料から形成される。梁35および支持層36の任意の箇所に位置合わせマーク37が形成される。図21のステンシルマスク31には、フレーム34側の面に電子ビームが入射する。
【0087】
図22は図21のステンシルマスクのうち、メンブレン分割領域の1つとその周囲の梁35を拡大した斜視図である。図22に示すように、メンブレン32が梁35によりメンブレン分割領域38に分割されている。点線aの内側の部分がメンブレン分割領域38である。
【0088】
本実施形態のステンシルマスクについても、実施形態1のステンシルマスクと同様に、メンブレン分割領域38にはパターン領域39(点線bの内側の部分)と、その周囲のスカート40(点線aと点線bの間の部分)が設けられる。孔33は原則としてパターン領域39に形成される。
【0089】
図23は、図22の梁35近傍を拡大した断面図である。ステンシルマスクに電子ビーム41を傾けて入射させた場合、電子ビーム41がメンブレン32に入射する前に梁35によって遮られることはない。しかしながら、メンブレン32の孔を透過した電子ビーム41が梁35によって遮られることがある。
【0090】
したがって、実施形態1のステンシルマスクと同様に、スカート40にはさらにマージン42とブランク43を設けてもよい。但し、実施形態1のステンシルマスクの梁に比較して、本実施形態のステンシルマスクの梁35は、通常、十分に低いため、スカート40のすべてをマージン42として利用することも可能である。
【0091】
次に、上記の本実施形態のステンシルマスク31の製造方法について説明する。まず、図24(a)に示すように、シリコンウェハ51上にメンブレン形成用層32aとして、例えばシリコン層を形成する。あるいは、図示しないが実施形態1と同様に、SOIウェハを用い、シリコンウェハとシリコン層の間のシリコン酸化膜をエッチングストッパー層として用いることもできる。メンブレン形成用層32aのシリコン層としては、強度の低いポリシリコンでなく、単結晶シリコンを用いる。
【0092】
メンブレン材料としては、シリコン以外にモリブデン、ダイヤモンド、ダイヤモンドライクカーボン(DLC)、酸化シリコン等を用いることもできる。また、例えば窒化タングステン/タングステン/窒化タングステンのような積層膜をメンブレン形成用層とすることもできる。メンブレン材料が導電性であれば、LEEPL露光の際にステンシルマスクのチャージアップが防止される。メンブレン形成用層の膜厚は、材料の強度や孔33(図21参照)のアスペクト比等を考慮して適宜設定する。
【0093】
さらに、メンブレン形成用層32a上に支持層36を形成する。支持層36の膜厚は、メンブレン形成用層32aの膜厚の数倍〜数10倍程度とし、支持層36の材料、あるいは梁35(図21参照)の幅や間隔に応じて適宜設定する。支持層36の材料としては、例えばシリコンカーバイド、窒化シリコン、酸化シリコン、ダイヤモンド、DLC等を用いることができる。これらの材料からなる支持層36は、例えば化学気相成長(CVD)により形成できる。
【0094】
次に、図24(b)に示すように、支持層36上に、梁およびフレーム(図21参照)のパターンでレジスト52を形成する。続いて、レジスト52をマスクとして支持層36にエッチングを行い、梁35を形成する。梁35の間隔は例えば1μm以上とする。ここで、梁35の一部とメンブレン32(図21参照)周囲の支持層36の一部に、位置合わせマーク37として溝を形成する。
その後、図24(c)に示すように、レジスト52を除去する。
【0095】
次に、図25(d)に示すように、シリコンウェハ51のメンブレン形成用層32aと反対側の面に、フレームのパターンでレジスト53を形成する。図示しないが、シリコンウェハ51の表面にレジスト53を形成する前に、必要に応じて実施形態1の保護膜22(図12参照)と同様の保護膜を形成してもよい。保護膜としては、例えばシリコン酸化膜やシリコン窒化膜を用いることができる。
【0096】
レジスト53(または、保護膜を形成した場合は保護膜)をマスクとしてシリコンウェハ51にエッチングを行い、メンブレン形成用層32aを露出させる。これにより、フレーム34が形成される。このエッチングは、例えば水酸化カリウム(KOH)またはテトラメチルアンモニウムヒドロキシド(TMAH)を含む溶液を用いたウェットエッチングで行うことができる。あるいは実施形態1と同様のドライエッチングを行い、フレーム34の断面をメンブレンに対してほぼ垂直に加工することもできる。エッチング後、レジスト53または保護膜を除去する。
【0097】
次に、図25(e)に示すように、メンブレン形成用層32aのフレーム34側の面にレジスト54を塗布してから、電子ビーム露光装置のような微細パターン形成装置を用いて、レジスト54のパターニングを行う。比較的面積の大きいメンブレンがウェハの中央に形成されている場合は、スピンコートによりレジスト54を塗布できる場合がある。しかしながら、フレーム34の影響によりスピンコートではレジスト54を均一に塗布できない場合は、実施形態1でレジスト24(図14参照)の塗布方法として挙げた各種の塗布方法を用いることができる。
【0098】
本実施形態によれば、パターンの転写に少なくとも3枚のステンシルマスクを用いるため、高精度に位置合わせを行う必要がある。それぞれのステンシルマスクに位置合わせマーク37を形成しておくことにより、位置合わせマーク37を基準として、パターンを重ね合わせることができる。位置合わせマーク37を用いることにより、多層配線での層間の位置合わせ精度を向上させることもできる。
【0099】
図25(e)の工程で用いられる電子ビーム露光装置の加速電圧は50〜100kVと高いため、電子ビームはレジスト54およびメンブレン形成用層32aを透過する。したがって、レジスト54側から位置合わせマーク37を検出することが可能である。
【0100】
次に、図25(f)に示すように、レジスト54をマスクとしてメンブレン形成用層32aにドライエッチングを行う。これにより、孔33を有するメンブレン32が形成される。その後、レジスト54を除去することにより、図21に示すステンシルマスク31が得られる。
上記の方法で、梁の配置が互いに異なる少なくとも3枚のステンシルマスクを形成することにより、相補ステンシルマスクが得られる。
【0101】
(実施形態3)
実施形態2に示した、メンブレンのフレームと反対側の面に梁を有するステンシルマスク(図21参照)の変形例を説明する。
図26(a)は本実施形態のステンシルマスクの断面図である。図26(a)に示すように、ステンシルマスク61は中央部にメンブレン62を有し、メンブレン62にはパターンに対応した孔63が形成されている。メンブレン62はメンブレン形成用層62aの一部である。
【0102】
メンブレン62の周囲には、メンブレン62を支持するためのフレーム64が形成されている。メンブレン62のフレーム64と反対側の面には、所定の間隔で梁65が形成されている。梁65は支持層66と同一の材料から形成される。メンブレン62と梁65との間、およびフレーム64と支持層66との間にはシリコン酸化膜67が形成されている。梁65および支持層66の任意の箇所に位置合わせマーク68が形成される。図26(a)のステンシルマスク61には、メンブレン62側の面に電子ビームが入射する。
【0103】
次に、上記の本実施形態のステンシルマスクの製造方法を説明する。図26(b)に示すSOIウェハ71をマスクの材料として用いる。SOIウェハ71はシリコンウェハ72の一方の面にシリコン酸化膜67を介して、図26(a)の支持層66であるシリコン層を有する。
【0104】
次に、図26(c)に示すように、SOIウェハ71のシリコン層(支持層66)上に、梁のパターンでレジスト73を形成する。梁形成用のレジスト73のパターニングは、孔63(図26(a)参照)形成用のレジストのパターニングのような高解像度を必要としないため、例えば等倍近接投影系のフォトリソグラフィとすることができる。
【0105】
レジスト73をマスクとして支持層66にエッチングを行い、梁65を形成する。この工程で、梁65または支持層66の一部に、実施形態2と同様の位置合わせマーク68を形成する。レジスト73のパターニングを等倍近接投影系のフォトリソグラフィにより行った場合、50mm以上の広画角が得られる。したがって、複数の位置合わせマーク68に対応するパターンを1回の露光で転写でき、位置合わせマーク68の間隔の変動が防止される。これにより、複数の相補ステンシルマスク間でのパターンの位置合わせ精度が向上する。
【0106】
次に、図27(d)に示すように、レジスト73を除去してから、シリコンウェハ72の支持層66と反対側の面に保護膜74を形成する。保護膜74としては実施形態1と同様にシリコン酸化膜等を用いることができる。
次に、図27(e)に示すように、保護膜74上にフレームのパターンでレジスト75を形成する。
【0107】
レジスト75をマスクとしてシリコンウェハ72にエッチングを行い、シリコン酸化膜67を露出させる。これにより、フレーム64が形成される。このエッチングは実施形態2と同様に、ウェットエッチングまたはドライエッチングで行う。その後、レジスト75を除去する。
【0108】
次に、図27(f)に示すように、シリコン酸化膜67上にメンブレン形成用層62aを形成する。このとき、フレーム64の表面にもメンブレン形成用層62aが形成されることがあるが、特に問題はない。メンブレン形成用層62aの形成には、半導体装置の製造プロセスにおいて一般に採用される成膜方法のほとんど、具体的にはCVD、スパッタリング、蒸着あるいはメッキ等を用いることができる。
【0109】
メンブレン形成用層62aの材料は、実施形態2と同様でよい。メンブレン形成用層62aが導電性であれば、LEEPL露光の際にステンシルマスクのチャージアップが防止される。メンブレン形成用層62aとして金属層を形成する場合には、金属層をエッチングするためのマスクとなる層(保護膜)を金属層上に積層してもよい。
【0110】
次に、図28(g)に示すように、メンブレン形成用層62a上にレジスト76を塗布してから、電子ビーム露光装置のような微細パターン形成装置を用いて、レジストのパターニングを行う。実施形態2と同様に、スピンコートでレジスト76を塗布できない場合は、実施形態1で挙げた各種の塗布方法を用いる。また、レジストのパターニングでは、実施形態2と同様に、位置合わせマーク68を基準として位置合わせを行う。これにより、複数の相補ステンシルマスクに形成されるパターンを高精度に重ね合わせることができる。また、多層配線における層間の位置合わせ精度も向上する。
【0111】
次に、図28(h)に示すように、レジスト76をマスクとしてメンブレン形成用層62aにドライエッチングを行う。これにより、孔63が形成される。エッチング後、図28(i)に示すように、レジスト76を除去する。
その後、梁65をマスクとしてシリコン酸化膜67にエッチングを行い、梁65が形成されていない部分のメンブレン62を露出させることにより、図26(a)に示すステンシルマスク61が得られる。
上記の方法で、梁の配置が互いに異なる少なくとも3枚のステンシルマスクを形成することにより、相補ステンシルマスクが得られる。
【0112】
本発明のマスクおよびその製造方法と半導体装置の製造方法の実施形態は、上記の説明に限定されない。例えば、実施形態1において、メンブレン3の孔8ははメンブレン8のフレーム9と反対側の面からドライエッチングを行って形成してもよい。また、実施形態1において、梁で囲まれた部分(メンブレン分割領域)の形状は正方形でなく長方形であってもよい。
【0113】
また、実施形態1のステンシルマスクでメンブレン形成用層としてシリコン層以外の層を用いることもできる。メンブレン形成用層として導電層を用いることにより、LEEPL露光でのチャージアップを防止できる。また、このようなチャージアップを防止する目的で、実施形態1および2のステンシルマスクのメンブレン上に導電層を設けてもよい。
【0114】
また、上記の実施形態のステンシルマスクを、電子ビームリソグラフィ以外のリソグラフィ、例えばイオンビームリソグラフィに用いることもできる。あるいは、本実施形態のステンシルマスクは、荷電粒子ビームを用いるリソグラフィ以外の半導体装置製造プロセス、例えばイオン注入等にも用いることができる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【0115】
【発明の効果】
本発明のマスクによれば、メンブレンの内部応力の影響によるパターン位置精度の低下を防止でき、かつ相補分割パターンを含むパターンの位置合わせを高精度に行うことが可能となる。
本発明のマスクの製造方法によれば、メンブレンの薄膜化を可能とする梁をステンシルマスクに設けることができる。
本発明の半導体装置の製造方法によれば、パターンの位置ずれや歪みを防止して、高精度に微細パターンを形成できる。
【図面の簡単な説明】
【図1】図1は本発明の実施形態1に係るステンシルマスクの平面図である。
【図2】図2は図1のメンブレン3の拡大図である。
【図3】図3は図1のステンシルマスクの断面図である。
【図4】図4は図1のメンブレン分割領域5の一つおよびその周囲の梁4を拡大した斜視図である。
【図5】図5は図1の梁4を拡大した断面図である。
【図6】図6は本発明の実施形態1に係るステンシルマスクの梁用ゾーン6の配置を示すパターン例である。
【図7】図7は本発明の実施形態1に係るステンシルマスクの梁用ゾーン6の配置を示す他のパターン例である。
【図8】図8は本発明の実施形態1に係るステンシルマスクの梁用ゾーン6の配置を示す他のパターン例である。
【図9】図9は本発明の実施形態1に係るステンシルマスクの梁用ゾーン6の配置を示す他のパターン例である。
【図10】図10は本発明の実施形態1に係るステンシルマスクの梁用ゾーン6の配置を示す他のパターン例である。
【図11】図11は本発明の実施形態1に係るステンシルマスクの梁用ゾーン6の配置を示す他のパターン例である。
【図12】図12(a)および(b)は本発明の実施形態1に係るステンシルマスクの製造方法の製造工程を示す断面図である。
【図13】図13(c)および(d)は本発明の実施形態1に係るステンシルマスクの製造方法の製造工程を示す断面図である。
【図14】図14(e)および(f)は本発明の実施形態1に係るステンシルマスクの製造方法の製造工程を示す断面図である。
【図15】図15は本発明の実施形態1に係るステンシルマスクの製造方法の製造工程を示す断面図である。
【図16】図16は本発明の実施形態1に係るステンシルマスクの断面図である。
【図17】図17は本発明の実施形態2に係るステンシルマスクの1枚における梁用ゾーン6の配置を示すパターン例である。
【図18】図18は本発明の実施形態2に係るステンシルマスクの他の1枚における梁用ゾーン6の配置を示すパターン例である。
【図19】図19は本発明の実施形態2に係るステンシルマスクの他の1枚における梁用ゾーン6の配置を示すパターン例である。
【図20】図20は本発明の実施形態2に係るステンシルマスクの他の1枚における梁用ゾーン6の配置を示すパターン例である。
【図21】図21は本発明の実施形態2に係るステンシルマスクの断面図である。
【図22】図22は図21の一部を拡大した斜視図である。
【図23】図23は図21の梁35を拡大した断面図である。
【図24】図24(a)〜(c)は本発明の実施形態2に係るステンシルマスクの製造方法の製造工程を示す断面図である。
【図25】図25(d)〜(f)は本発明の実施形態2に係るステンシルマスクの製造方法の製造工程を示す断面図である。
【図26】図26(a)は本発明の実施形態3に係るステンシルマスクの断面図であり、図26(b)および(c)は本発明の実施形態3に係るステンシルマスクの製造方法の製造工程を示す断面図である。
【図27】図27(d)〜(f)は本発明の実施形態3に係るステンシルマスクの製造方法の製造工程を示す断面図である。
【図28】図28(g)〜(i)は本発明の実施形態3に係るステンシルマスクの製造方法の製造工程を示す断面図である。
【図29】図29はLEEPL露光の模式図である。
【図30】図30はステンシルマスクの一部を示す斜視図である。
【図31】図31はメンブレンのたわみ量および内部応力のメンブレン面積依存性を示す図である。
【符号の説明】
1、31、61、101…ステンシルマスク、2、51、72…シリコンウェハ、3、32、62、102…メンブレン、3a、32a、62a、102a…メンブレン形成用層、4、35、65…梁、5、38…メンブレン分割領域、6…梁用ゾーン、7、39…パターン領域、8、33、63、103…孔、9、34、64、104…フレーム、10、67…シリコン酸化膜、11、40…スカート、12、42…マージン、13、43…ブランク、14、41、107…電子ビーム、21、71…SOIウェハ、22、74…保護膜、23、24、52〜54、73、75、76、106…レジスト、25、37、68…位置合わせマーク、36、66…支持層、105…ウェハ。
Claims (18)
- 支持枠と、
前記支持枠より薄く形成され、かつ前記支持枠で囲まれた薄膜と、
前記薄膜上の1点である第1の点を通り第1の方向に延びる第1の直線と、前記第1の点で前記第1の直線と直交し、第2の方向に延びる第2の直線とによって、前記薄膜が4分割された領域である4つの区画の一つである第1の区画と、
前記第1の区画と第1の方向において隣接する第2の区画と、
前記第2の区画と第2の方向において隣接する第3の区画と、
前記第3の区画と第1の方向において隣接し、かつ前記第1の区画と第2の方向において隣接する第4の区画と、
前記第1〜第4の区画のそれぞれにおいて、前記薄膜上に前記支持枠と接続するように、前記支持枠と同一の材料から形成された、第1の方向に延びる複数の梁であって、互いに平行に等間隔で形成された第1群の梁と、
前記第1〜第4の区画のそれぞれにおいて、前記薄膜上に前記支持枠と接続し、かつ前記第1群の梁と交差するように、前記支持枠と同一の材料から形成された、第2の方向に延びる複数の梁であって、互いに平行に等間隔で形成された第2群の梁と、
前記梁の両側部分の前記薄膜に前記梁と平行に設けられた裾部と、
前記梁とその両側の裾部とから構成される梁用帯部であって、隣接する梁用帯部との間隔が梁用帯部の幅の3以上の整数倍となるような前記梁用帯部と、
前記第1の区画に形成された前記第1群の梁の一つを含み、前記第1の直線に接する第1の梁用帯部であって、前記第1の方向において前記第4の区画の前記第2群の梁が前記第1の区画の前記第2群の梁と互いに異なる位置で接続する前記第1の梁用帯部と、
前記第1の区画に形成された前記第2群の梁の一つを含み、前記第2の直線に接する第2の梁用帯部であって、前記第2の方向において前記第2の区画の前記第1群の梁が前記第1の区画の前記第1群の梁と互いに異なる位置で接続する前記第2の梁用帯部と、
前記第3の区画に形成された前記第1群の梁の一つを含み、前記第1の直線に接する第3の梁用帯部であって、前記第1の方向において前記第2の区画の前記第2群の梁が前記第3の区画の前記第2群の梁と互いに異なる位置で接続する前記第3の梁用帯部と、
前記第3の区画に形成された前記第2群の梁の一つを含み、前記第2の直線に接する第4の梁用帯部であって、前記第2の方向において前記第4の区画の前記第1群の梁が前記第3の区画の前記第1群の梁と互いに異なる位置で接続する前記第4の梁用帯部と、
前記梁用帯部で囲まれた部分の前記薄膜に設けられた、荷電粒子線が透過する孔であって、前記第1〜第4の区画において、同一のパターンの互いに異なる一部である相補分割パターンで形成されている前記孔と、
前記第1〜第4の区画のそれぞれから選択される、形状および大きさが同一の重ね合わせ領域であって、それぞれ前記第1および第2の直線を含む4つの前記重ね合わせ領域とを有し、
前記重ね合わせ領域上の任意の点は、前記第1〜第4の区画のうちの少なくとも2つの区画において、前記梁用帯部以外の前記薄膜に含まれる
マスク。 - 前記支持枠の外周はほぼ円形であり、
前記第1の点は前記外周の略中心である
請求項1記載のマスク。 - 前記第1〜第4の区画は略正方形または略矩形である
請求項1記載のマスク。 - 前記孔を前記裾部の少なくとも一部に有する
請求項1記載のマスク。 - 前記梁の前記荷電粒子線が入射する面の一部に位置合わせマークを有する
請求項1記載のマスク。 - 前記薄膜は導電層である
請求項1記載のマスク。 - 前記孔部分を除く前記薄膜上に形成された導電層をさらに有する
請求項1記載のマスク。 - 所定のパターンが形成されたマスクを介して、感光面に荷電粒子線を照射し、前記感光面に前記パターンを転写する工程を含む半導体装置の製造方法であって、
支持枠と、
前記支持枠より薄く形成され、かつ前記支持枠で囲まれた薄膜と、
前記薄膜上の1点である第1の点を通り第1の方向に延びる第1の直線と、前記第1の点で前記第1の直線と直交し、第2の方向に延びる第2の直線とによって、前記薄膜が4分割された領域である4つの区画の一つである第1の区画と、
前記第1の区画と第1の方向において隣接する第2の区画と、
前記第2の区画と第2の方向において隣接する第3の区画と、
前記第3の区画と第1の方向において隣接し、かつ前記第1の区画と第2の方向において隣接する第4の区画と、
前記第1〜第4の区画のそれぞれにおいて、前記薄膜上に前記支持枠と接続するように、前記支持枠と同一の材料から形成された、第1の方向に延びる複数の梁であって、互いに平行に等間隔で形成された第1群の梁と、
前記第1〜第4の区画のそれぞれにおいて、前記薄膜上に前記支持枠と接続し、かつ前記第1群の梁と交差するように、前記支持枠と同一の材料から形成された、第2の方向に延びる複数の梁であって、互いに平行に等間隔で形成された第2群の梁と、
前記梁の両側部分の前記薄膜に前記梁と平行に設けられた裾部と、
前記梁とその両側の裾部とから構成される梁用帯部であって、隣接する梁用帯部との間隔が梁用帯部の幅の3以上の整数倍となるような前記梁用帯部と、
前記第1の区画に形成された前記第1群の梁の一つを含み、前記第1の直線に接する第1の梁用帯部であって、前記第1の方向において前記第4の区画の前記第2群の梁が前記第1の区画の前記第2群の梁と互いに異なる位置で接続する前記第1の梁用帯部と、
前記第1の区画に形成された前記第2群の梁の一つを含み、前記第2の直線に接する第2の梁用帯部であって、前記第2の方向において前記第2の区画の前記第1群の梁が前記第1の区画の前記第1群の梁と互いに異なる位置で接続する前記第2の梁用帯部と、
前記第3の区画に形成された前記第1群の梁の一つを含み、前記第1の直線に接する第3の梁用帯部であって、前記第1の方向において前記第2の区画の前記第2群の梁が前記第3の区画の前記第2群の梁と互いに異なる位置で接続する前記第3の梁用帯部と、
前記第3の区画に形成された前記第2群の梁の一つを含み、前記第2の直線に接する第4の梁用帯部であって、前記第2の方向において前記第4の区画の前記第1群の梁が前記第3の区画の前記第1群の梁と互いに異なる位置で接続する前記第4の梁用帯部と、
前記梁用帯部で囲まれた部分の前記薄膜に設けられた、荷電粒子線が透過する孔であって、前記第1〜第4の区画において、同一の前記パターンの互いに異なる一部である相補分割パターンで形成されている前記孔と、
前記第1〜第4の区画のそれぞれから選択される、形状および大きさが同一の重ね合わせ領域であって、それぞれ前記第1および第2の直線を含む4つの前記重ね合わせ領域とを有し、
前記重ね合わせ領域上の任意の点は、前記第1〜第4の区画のうちの少なくとも2つの区画において、前記梁用帯部以外の前記薄膜に含まれる前記マスクを用いて、第1の露光を行い、前記感光面に前記第1〜第4の区画の前記重ね合わせ領域の前記相補分割パターンを転写する工程と、
前記感光面に第2の露光を行い、前記第1の露光と異なる区画の前記重ね合わせ領域の前記相補分割パターンを重ねて転写する工程と、
前記感光面に第3の露光を行い、前記第1および第2の露光と異なる区画の前記重ね合わせ領域の前記相補分割パターンを重ねて転写する工程と、
前記感光面に第4の露光を行い、前記第1〜第3の露光と異なる区画の前記重ね合わせ領域の前記相補分割パターンを重ねて転写する工程とを有する
半導体装置の製造方法。 - 少なくとも3枚のマスクを含み、
前記各マスクは支持枠と、
前記支持枠より薄く形成され、かつ前記支持枠で囲まれた薄膜であって、形状および大きさがすべてのマスクで同一である前記薄膜と、
前記薄膜が分割された領域である複数のブロックと、
前記複数のブロックから選択される選択ブロックからなる選択ブロック群であって、前記選択ブロックは少なくとも他の二つの選択ブロックに接するか、少なくとも他の一つの選択ブロックおよび前記支持枠に接する前記選択ブロック群と、
非選択ブロックの前記薄膜に形成された、荷電粒子線が透過する孔であって、前記各マスクにおいて、同一のパターンの互いに異なる一部である相補分割パターンで形成されている前記孔と、
前記選択ブロック群の前記薄膜上に形成された梁であって、前記支持枠に接続する梁とを有し、
前記ブロックのすべてが、少なくとも2枚の前記マスクにおいて、非選択ブロックとなる
マスク。 - 前記薄膜の前記荷電粒子線が入射する側の面に前記梁を有する
請求項9記載のマスク。 - 前記薄膜の前記荷電粒子線が入射する側の面と反対側の面に前記梁を有する
請求項9記載のマスク。 - 前記梁の一部に位置合わせマークを有する
請求項9記載のマスク。 - 前記薄膜は導電層である
請求項9記載のマスク。 - 前記孔部分を除く前記薄膜上に形成された導電層をさらに有する
請求項9記載のマスク。 - 前記ブロックは格子状に配置される
請求項9記載のマスク。 - 基材の一方の面に薄膜を形成する工程と、
前記薄膜上に所定の間隔で梁を形成する工程と、
前記基材の中央部を前記基材の他方の面から除去して前記薄膜を露出させ、前記基材からなる支持枠を形成する工程と、
前記梁で囲まれた部分の前記薄膜に、荷電粒子線が透過する孔を形成する工程とを有する
マスクの製造方法。 - 基材の一方の面に犠牲膜を形成する工程と、
前記犠牲膜上に所定の間隔で梁を形成する工程と、
前記基材の中央部を前記基材の他方の面から除去して前記犠牲膜を露出させ、前記基材からなる支持枠を形成する工程と、
前記犠牲膜の前記梁と反対側の面に薄膜を形成する工程と、
前記梁で囲まれた部分の前記薄膜に、荷電粒子線が透過する孔を形成する工程と、
前記支持枠に接しない部分の前記犠牲膜を除去する工程とを有する
マスクの製造方法。 - 所定のパターンが形成されたマスクを介して、感光面に荷電粒子線を照射し、前記感光面に前記パターンを転写する工程を含む半導体装置の製造方法であって、
前記パターンの互いに異なる一部である相補分割パターンが形成された、少なくとも3枚のマスクを用い、
前記各マスクは支持枠と、
前記支持枠より薄く形成され、かつ前記支持枠で囲まれた薄膜であって、形状および大きさがすべてのマスクで同一である前記薄膜と、
前記薄膜が分割された領域である複数のブロックと、
前記複数のブロックから選択される選択ブロックからなる選択ブロック群であって、前記選択ブロックは少なくとも他の二つの選択ブロックに接するか、少なくとも他の一つの選択ブロックおよび前記支持枠に接する前記選択ブロック群と、
非選択ブロックの前記薄膜に形成された、荷電粒子線が透過する孔であって、前記各マスクにおいて、前記相補分割パターンで形成されている前記孔と、
前記選択ブロック群の前記薄膜上に形成された梁であって、前記支持枠に接続する梁とを有し、
前記ブロックのすべてが、少なくとも2枚の前記マスクにおいて、非選択ブロックとなるマスクであって、
前記マスクのうちの1枚である第1のマスクを介して、第1の露光を行い、前記感光面に前記第1のマスクの前記相補分割パターンを転写する工程と、
前記マスクのうちの他の1枚である第2のマスクを介して、前記感光面に第2の露光を行い、前記第2のマスクの前記相補分割パターンを重ねて転写する工程と、
前記マスクのうちの他の1枚である第3のマスクを介して、前記感光面に第3の露光を行い、前記第3のマスクの前記相補分割パターンを重ねて転写する工程とを有する
半導体装置の製造方法。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001324260A JP3674573B2 (ja) | 2001-06-08 | 2001-10-22 | マスクおよびその製造方法と半導体装置の製造方法 |
| TW091110872A TW586143B (en) | 2001-06-08 | 2002-05-23 | Mask and its manufacturing method, method of manufacturing semiconductor device |
| PCT/JP2002/005424 WO2002101803A1 (en) | 2001-06-08 | 2002-06-03 | Mask and production method therefor and production method for semiconductor device |
| DE10292343T DE10292343T5 (de) | 2001-06-08 | 2002-06-03 | Maske, Verfahren zur Herstellung der Maske und Verfahren zur Herstellung eines Halbleiterbauelements |
| US10/343,701 US6787785B2 (en) | 2001-06-08 | 2002-06-03 | Mask and production method therefor and production method for semiconductor device |
| US10/689,098 US7144178B2 (en) | 2001-06-08 | 2003-10-21 | Mask, method of producing mask, and method of producing semiconductor device |
| US10/843,484 US7060996B2 (en) | 2001-06-08 | 2004-05-12 | Mask, method of producing mask, and method of producing semiconductor device |
| US10/843,485 US7057300B2 (en) | 2001-06-08 | 2004-05-12 | Mask, method of producing mask, and method of producing semiconductor device |
| US11/594,908 US20070054203A1 (en) | 2001-06-08 | 2006-11-09 | Mask, method of producing mask, and method of producing semiconductor device |
| US11/594,878 US7556895B2 (en) | 2001-06-08 | 2006-11-09 | Mask, method of producing mask, and method of producing semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001173849 | 2001-06-08 | ||
| JP2001-173849 | 2001-06-08 | ||
| JP2001324260A JP3674573B2 (ja) | 2001-06-08 | 2001-10-22 | マスクおよびその製造方法と半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003059819A JP2003059819A (ja) | 2003-02-28 |
| JP3674573B2 true JP3674573B2 (ja) | 2005-07-20 |
Family
ID=26616598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001324260A Expired - Fee Related JP3674573B2 (ja) | 2001-06-08 | 2001-10-22 | マスクおよびその製造方法と半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (6) | US6787785B2 (ja) |
| JP (1) | JP3674573B2 (ja) |
| DE (1) | DE10292343T5 (ja) |
| TW (1) | TW586143B (ja) |
| WO (1) | WO2002101803A1 (ja) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3674573B2 (ja) * | 2001-06-08 | 2005-07-20 | ソニー株式会社 | マスクおよびその製造方法と半導体装置の製造方法 |
| JP3900901B2 (ja) * | 2001-11-16 | 2007-04-04 | ソニー株式会社 | マスクおよびその製造方法と半導体装置の製造方法 |
| TWI229241B (en) * | 2001-12-04 | 2005-03-11 | Sony Corp | Mask and its manufacturing method, and manufacturing method of semiconductor device |
| JP3675421B2 (ja) * | 2002-03-28 | 2005-07-27 | ソニー株式会社 | マスクパターン補正方法、マスク製造方法、マスクおよび半導体装置の製造方法 |
| JP4220229B2 (ja) * | 2002-12-16 | 2009-02-04 | 大日本印刷株式会社 | 荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスクの製造方法 |
| JP2004207572A (ja) * | 2002-12-26 | 2004-07-22 | Toshiba Corp | ステンシルマスク及びマスク形成用基板並びにステンシルマスクの製造方法及びマスク形成用基板の製造方法 |
| US6934929B2 (en) * | 2003-01-13 | 2005-08-23 | Lsi Logic Corporation | Method for improving OPC modeling |
| JP4023347B2 (ja) * | 2003-02-06 | 2007-12-19 | ソニー株式会社 | マスク処理装置、マスク処理方法、プログラム、およびマスク |
| JP2004319909A (ja) * | 2003-04-18 | 2004-11-11 | Tadahiro Omi | 電子線露光用マスク及びその製造方法 |
| JP4401691B2 (ja) * | 2003-06-13 | 2010-01-20 | 株式会社オクテック | 電子ビーム照射管の電子ビーム透過窓の製造方法 |
| JP2005045200A (ja) * | 2003-07-09 | 2005-02-17 | Sony Corp | 露光装置および露光方法 |
| JP2005183577A (ja) | 2003-12-18 | 2005-07-07 | Sony Corp | 露光装置、露光方法、および半導体装置の製造方法 |
| JP3968524B2 (ja) | 2004-02-04 | 2007-08-29 | ソニー株式会社 | マスク、露光方法および半導体装置の製造方法 |
| JP2006002243A (ja) * | 2004-06-21 | 2006-01-05 | Seiko Epson Corp | マスク、マスクの製造方法、成膜方法、電子デバイス、及び電子機器 |
| JP4480506B2 (ja) * | 2004-07-30 | 2010-06-16 | 凸版印刷株式会社 | ステンシルマスク及びステンシルマスクブランクス |
| JP4506336B2 (ja) * | 2004-07-30 | 2010-07-21 | 凸版印刷株式会社 | ステンシルマスク及びステンシルマスクブランクス |
| JP4657646B2 (ja) * | 2004-07-30 | 2011-03-23 | ソニー株式会社 | マスクパターン配置方法、マスク作製方法、半導体装置の製造方法、プログラム |
| JP4567392B2 (ja) * | 2004-07-30 | 2010-10-20 | 凸版印刷株式会社 | ステンシルマスク及びステンシルマスクブランクス |
| JP2006073869A (ja) * | 2004-09-03 | 2006-03-16 | Toppan Printing Co Ltd | ステンシルマスク及びステンシルマスクブランクス |
| US7329588B2 (en) * | 2004-11-16 | 2008-02-12 | Intel Corporation | Forming a reticle for extreme ultraviolet radiation and structures formed thereby |
| JP2007042869A (ja) | 2005-08-03 | 2007-02-15 | Toyota Motor Corp | ステンシルマスクとその製造方法とその使用方法、及び半導体装置の製造方法 |
| JP4648134B2 (ja) * | 2005-09-02 | 2011-03-09 | 大日本印刷株式会社 | Soi基板、荷電粒子線露光用マスクブランクスおよび荷電粒子線露光用マスク |
| US7615404B2 (en) * | 2006-10-31 | 2009-11-10 | Intel Corporation | High-contrast laser mark on substrate surfaces |
| JP2010073902A (ja) * | 2008-09-18 | 2010-04-02 | Sony Corp | イオン注入方法、固体撮像装置の製造方法、固体撮像装置、並びに電子機器 |
| US9006688B2 (en) * | 2009-04-08 | 2015-04-14 | Varian Semiconductor Equipment Associates, Inc. | Techniques for processing a substrate using a mask |
| US9076914B2 (en) | 2009-04-08 | 2015-07-07 | Varian Semiconductor Equipment Associates, Inc. | Techniques for processing a substrate |
| US8900982B2 (en) | 2009-04-08 | 2014-12-02 | Varian Semiconductor Equipment Associates, Inc. | Techniques for processing a substrate |
| FR2947096A1 (fr) * | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de realisation d'une membrane plane |
| FR2951288A1 (fr) * | 2009-10-09 | 2011-04-15 | Commissariat Energie Atomique | Masque de photolithographie en extreme ultra-violet, en transmission, et procede de masquage |
| FR2955522B1 (fr) * | 2010-01-28 | 2012-02-24 | Commissariat Energie Atomique | Moule pour la lithographie par nano-impression assistee uv et procedes de realisation d'un tel moule |
| US9082681B2 (en) | 2013-03-29 | 2015-07-14 | Stmicroelectronics Pte Ltd. | Adhesive bonding technique for use with capacitive micro-sensors |
| US9176089B2 (en) | 2013-03-29 | 2015-11-03 | Stmicroelectronics Pte Ltd. | Integrated multi-sensor module |
| US9618653B2 (en) | 2013-03-29 | 2017-04-11 | Stmicroelectronics Pte Ltd. | Microelectronic environmental sensing module |
| US9000542B2 (en) | 2013-05-31 | 2015-04-07 | Stmicroelectronics Pte Ltd. | Suspended membrane device |
| US20150146179A1 (en) * | 2013-11-25 | 2015-05-28 | Takao Utsumi | Low energy electron beam lithography |
| JP6429491B2 (ja) * | 2014-05-13 | 2018-11-28 | シャープ株式会社 | 蒸着装置用マスク、蒸着装置、蒸着方法、及び、有機エレクトロルミネッセンス素子の製造方法 |
| JP6027150B2 (ja) | 2014-06-24 | 2016-11-16 | 内海 孝雄 | 低エネルギー電子ビームリソグラフィ |
| US10254261B2 (en) | 2016-07-18 | 2019-04-09 | Stmicroelectronics Pte Ltd | Integrated air quality sensor that detects multiple gas species |
| US10429330B2 (en) | 2016-07-18 | 2019-10-01 | Stmicroelectronics Pte Ltd | Gas analyzer that detects gases, humidity, and temperature |
| US10557812B2 (en) | 2016-12-01 | 2020-02-11 | Stmicroelectronics Pte Ltd | Gas sensors |
| US10488749B2 (en) * | 2017-03-28 | 2019-11-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Photomask and method of forming the same |
| KR102639895B1 (ko) * | 2019-01-21 | 2024-02-23 | 삼성전자주식회사 | 인쇄 회로 기판이 시뮬레이션을 위한 컴퓨터-구현 방법, 프로세서-구현 시스템, 그리고 명령들을 저장하는 비임시의 컴퓨터로 독출 가능한 저장 매체 |
| CN113490762B (zh) | 2019-03-15 | 2025-03-28 | 应用材料公司 | 沉积掩模、及制造和使用沉积掩模的方法 |
| KR102442459B1 (ko) * | 2020-10-07 | 2022-09-14 | 주식회사 오럼머티리얼 | 마스크 지지 템플릿의 제조 방법, 마스크 지지 템플릿 및 프레임 일체형 마스크의 제조 방법 |
| KR102660655B1 (ko) * | 2023-01-13 | 2024-04-26 | 주식회사 오럼머티리얼 | 마스크와 지지부의 연결체 및 그 제조 방법 |
Family Cites Families (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0732111B2 (ja) * | 1985-06-10 | 1995-04-10 | 日本電信電話株式会社 | 荷電ビ−ム投影露光装置 |
| JPH02170410A (ja) * | 1988-12-23 | 1990-07-02 | Hitachi Ltd | 放射線露光用マスクおよびこれを用いた放射線露光方法 |
| US5260151A (en) * | 1991-12-30 | 1993-11-09 | At&T Bell Laboratories | Device manufacture involving step-and-scan delineation |
| JP3601630B2 (ja) | 1995-11-01 | 2004-12-15 | 株式会社ニコン | 荷電粒子線転写方法 |
| US5781607A (en) * | 1996-10-16 | 1998-07-14 | Ibm Corporation | Membrane mask structure, fabrication and use |
| JPH10135103A (ja) | 1996-10-25 | 1998-05-22 | Nikon Corp | 荷電粒子線転写用マスクまたはx線転写用マスクの製造方法 |
| US5780188A (en) * | 1997-08-22 | 1998-07-14 | Micron Technology, Inc. | Lithographic system and method for exposing a target utilizing unequal stepping distances |
| JPH11142121A (ja) * | 1997-11-11 | 1999-05-28 | Nikon Corp | レチクルの歪み計測方法および歪み計測装置 |
| JPH11162823A (ja) * | 1997-12-01 | 1999-06-18 | Nikon Corp | マスク作製用部材、マスク及びそれらの製造方法 |
| US5899728A (en) * | 1997-12-22 | 1999-05-04 | Motorola, Inc. | Method of forming a lithographic mask |
| JPH11224847A (ja) * | 1998-02-04 | 1999-08-17 | Nikon Corp | レチクル |
| US20010036588A1 (en) * | 1998-05-05 | 2001-11-01 | Ims-Ionen Mikrofabrikations Systeme Gmbh | Lithographic imaging of a structure pattern onto one or more fields on a substrate |
| US6177218B1 (en) * | 1998-08-07 | 2001-01-23 | Lucent Technologies Inc. | Lithographic process for device fabrication using electron beam imaging |
| JP2000124114A (ja) * | 1998-10-14 | 2000-04-28 | Nikon Corp | 荷電粒子線投影露光方法、荷電粒子線投影露光装置及びそれに用いるレチクル |
| JP2000124112A (ja) * | 1998-10-14 | 2000-04-28 | Nikon Corp | 荷電粒子線投影露光方法及び荷電粒子線投影露光装置 |
| US6140020A (en) * | 1998-11-30 | 2000-10-31 | Motorola, Inc. | Method for manufacturing a semiconductor wafer using a mask that has several regions with different scattering ability |
| KR100447990B1 (ko) * | 1998-12-18 | 2004-11-08 | 주식회사 하이닉스반도체 | 스텐실마스크 |
| KR100289373B1 (ko) * | 1999-03-16 | 2001-05-02 | 김영환 | 리쏘그래피용 마스크 및 그 제조방법 |
| JP2000292911A (ja) * | 1999-04-07 | 2000-10-20 | Nikon Corp | 電子線用転写マスク |
| US6534222B1 (en) * | 1999-04-20 | 2003-03-18 | Nikon Corporation | Reticles including support frame for charged-particle-beam microlithography, and methods for making same |
| US6563570B1 (en) * | 1999-05-17 | 2003-05-13 | Nikon Corporation | Apparatus for evaluating a sample including a self-supporting thin film |
| JP2000331905A (ja) * | 1999-05-17 | 2000-11-30 | Nikon Corp | 荷電粒子線露光用転写マスクブランクスの製造方法 |
| JP2001007013A (ja) * | 1999-06-24 | 2001-01-12 | Nikon Corp | 転写マスクブランクス及びその製造方法 |
| JP3706527B2 (ja) * | 1999-06-30 | 2005-10-12 | Hoya株式会社 | 電子線描画用マスクブランクス、電子線描画用マスクおよび電子線描画用マスクの製造方法 |
| US6459090B1 (en) * | 1999-07-23 | 2002-10-01 | Nikon Corporation | Reticles for charged-particle-beam microlithography that exhibit reduced warp at pattern-defining regions, and semiconductor-device-fabrication methods using same |
| JP2001100395A (ja) * | 1999-09-30 | 2001-04-13 | Toshiba Corp | 露光用マスク及びその製造方法 |
| US6768124B2 (en) * | 1999-10-19 | 2004-07-27 | Nikon Corporation | Reticle-focus detector, and charged-particle-beam microlithography apparatus and methods comprising same |
| US6621089B1 (en) * | 1999-10-19 | 2003-09-16 | Nikon Corporation | Reticle-focus detector, and charged-particle-beam microlithography apparatus and methods comprising same |
| JP2001144008A (ja) * | 1999-11-17 | 2001-05-25 | Nec Corp | 電子線露光方法、並びにこれに用いるマスク及び電子線露光装置 |
| US6379867B1 (en) * | 2000-01-10 | 2002-04-30 | Ball Semiconductor, Inc. | Moving exposure system and method for maskless lithography system |
| US6541831B2 (en) * | 2000-01-18 | 2003-04-01 | Cornell Research Foundation, Inc. | Single crystal silicon micromirror and array |
| JP3391763B2 (ja) * | 2000-03-03 | 2003-03-31 | 沖電気工業株式会社 | マスクの製造方法 |
| US6624429B1 (en) * | 2000-05-30 | 2003-09-23 | University Of Houston | Lithographic patterning of curved substrates |
| JP4434440B2 (ja) * | 2000-06-19 | 2010-03-17 | Necエレクトロニクス株式会社 | 電子線露光用マスクの検査方法および電子線露光方法 |
| US6555297B1 (en) * | 2000-07-25 | 2003-04-29 | International Business Machines Corporation | Etch stop barrier for stencil mask fabrication |
| JP3893239B2 (ja) * | 2000-08-03 | 2007-03-14 | 富士通株式会社 | ステンシルマスク及びその製造方法 |
| US6482558B1 (en) * | 2000-10-24 | 2002-11-19 | Advanced Micro Devices, Inc. | Conducting electron beam resist thin film layer for patterning of mask plates |
| US6746805B1 (en) * | 2000-10-27 | 2004-06-08 | Applied Materials, Inc. | Methods for fabricating lithography apparatus |
| US6894295B2 (en) * | 2000-12-11 | 2005-05-17 | Leepl Corporation | Electron beam proximity exposure apparatus and mask unit therefor |
| US6444374B1 (en) * | 2000-12-11 | 2002-09-03 | Leepl Corporatin | Manufacturing method of mask for electron beam proximity exposure and mask |
| CN1203525C (zh) * | 2000-12-26 | 2005-05-25 | 松下电器产业株式会社 | 曝光用掩膜、它的制造方法及曝光方法 |
| US6727507B2 (en) * | 2001-01-22 | 2004-04-27 | Leepl Corporation | Electron beam proximity exposure apparatus and method |
| JP3674573B2 (ja) * | 2001-06-08 | 2005-07-20 | ソニー株式会社 | マスクおよびその製造方法と半導体装置の製造方法 |
| TWI229241B (en) * | 2001-12-04 | 2005-03-11 | Sony Corp | Mask and its manufacturing method, and manufacturing method of semiconductor device |
-
2001
- 2001-10-22 JP JP2001324260A patent/JP3674573B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-23 TW TW091110872A patent/TW586143B/zh not_active IP Right Cessation
- 2002-06-03 US US10/343,701 patent/US6787785B2/en not_active Expired - Fee Related
- 2002-06-03 WO PCT/JP2002/005424 patent/WO2002101803A1/ja not_active Ceased
- 2002-06-03 DE DE10292343T patent/DE10292343T5/de not_active Withdrawn
-
2003
- 2003-10-21 US US10/689,098 patent/US7144178B2/en not_active Expired - Fee Related
-
2004
- 2004-05-12 US US10/843,484 patent/US7060996B2/en not_active Expired - Fee Related
- 2004-05-12 US US10/843,485 patent/US7057300B2/en not_active Expired - Fee Related
-
2006
- 2006-11-09 US US11/594,878 patent/US7556895B2/en not_active Expired - Fee Related
- 2006-11-09 US US11/594,908 patent/US20070054203A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20040209175A1 (en) | 2004-10-21 |
| US20030137024A1 (en) | 2003-07-24 |
| US20070054202A1 (en) | 2007-03-08 |
| JP2003059819A (ja) | 2003-02-28 |
| TW586143B (en) | 2004-05-01 |
| US7060996B2 (en) | 2006-06-13 |
| US20040209174A1 (en) | 2004-10-21 |
| US7144178B2 (en) | 2006-12-05 |
| US20040086790A1 (en) | 2004-05-06 |
| US6787785B2 (en) | 2004-09-07 |
| US20070054203A1 (en) | 2007-03-08 |
| US7057300B2 (en) | 2006-06-06 |
| DE10292343T5 (de) | 2004-08-19 |
| WO2002101803A1 (en) | 2002-12-19 |
| US7556895B2 (en) | 2009-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3674573B2 (ja) | マスクおよびその製造方法と半導体装置の製造方法 | |
| JP2004134447A (ja) | 露光方法、マスクおよび半導体装置の製造方法 | |
| KR100372073B1 (ko) | 노광 마스크, 노광 마스크 제조 방법, 및 노광 마스크를사용한 반도체 디바이스 제조 방법 | |
| WO2003083913A1 (en) | Mask pattern correction method, semiconductor device manufacturing method, mask manufacturing method, and mask | |
| US20070072336A1 (en) | Method of manufacturing nano size-gap electrode device | |
| JP2003100583A (ja) | マスクおよびその製造方法と半導体装置の製造方法 | |
| JP2004158579A (ja) | 転写用マスク基板の製造方法、転写用マスク基板、及び転写用マスク | |
| JP2004071767A (ja) | マスク、露光方法および半導体装置の製造方法 | |
| JP2874683B2 (ja) | 電子ビ−ム装置用マスク及びその製造方法 | |
| TWI286266B (en) | Mask, exposure method and manufacturing method for semiconductor apparatus | |
| US6296925B1 (en) | Aperture for charged beam drawing machine and method for forming the same | |
| JP2005108938A (ja) | ステンシルマスクおよびその製造方法、露光装置および露光方法、並びに電子装置の製造方法 | |
| JP4224962B2 (ja) | 半導体装置の製造方法およびマスク | |
| JP2004158681A (ja) | マスク、露光装置および露光方法 | |
| JP3707475B2 (ja) | マスク | |
| JP2004214499A (ja) | マスク、露光方法および半導体装置 | |
| JP5075012B2 (ja) | レジスト材料に構造体を形成する方法及び電子ビーム露光装置 | |
| JP2003332227A (ja) | マスクパターン及びそれを用いるステンシルマスク | |
| JPH0562888A (ja) | X線マスクおよびそれを用いたパターン転写方法 | |
| JP4480506B2 (ja) | ステンシルマスク及びステンシルマスクブランクス | |
| JP2639374B2 (ja) | X線露光マスクの製造方法 | |
| US20050145892A1 (en) | Mask, semiconductor device manufacturing method, and semiconductor device | |
| JPH06132206A (ja) | パターン形成方法 | |
| JP2003188092A (ja) | マスクおよびその製造方法と半導体装置の製造方法 | |
| JP2004172581A (ja) | マスクおよびマスクブランクス、並びに露光装置および露光方法、並びに電子素子の製造方法および電子素子搭載基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050418 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |