JP3675071B2

JP3675071B2 - Liquid crystal drive device

Info

Publication number: JP3675071B2
Application number: JP31587696A
Authority: JP
Inventors: 征一鈴木
Original assignee: 関西日本電気株式会社
Priority date: 1996-11-27
Filing date: 1996-11-27
Publication date: 2005-07-27
Anticipated expiration: 2016-11-27
Also published as: JPH10161595A

Description

【０００１】
【発明の属する技術分野】
本発明は液晶駆動装置に関し、特にライン反転駆動方式の液晶表示装置の駆動装置に関する。
【０００２】
【従来の技術】
従来のライン反転駆動方式の液晶表示装置の駆動装置は特開平４−１４９５９１号公報により提案されており、図５に示すように入力端子１₁ ，１₂ ，…，１_n のｎビット画像データを入力端子２のクロックパルスに応答して取込む２ｋ個のｎビットシフトレジスタ１１と、取込んだ画像データを入力端子３のラッチパルスに応答して取込む２ｋ個のｎビットラッチ１２と、２ｋ個のｎビットラッチ１２に取込まれた画像データに基づいて選択信号を出力する２ｋ個のセレクト回路１３と、２ｋ個のセレクト回路１３からの選択信号に基づいて階調電圧発生回路からの対応する電圧を選択する駆動電圧選択回路１４とによって構成されている。
【０００３】
２ｋ個の内１段目のｎビットシフトレジスタ１１は、ｎビットの画像データをクロックパルスに応答して並列に取込み、他の２ｋ−１個のｎビットシフトレジスタ１１は、一段前のｎビットシフトレジスタ１１からの出力データを順次クロックパルスに応答して取込む。ラッチパルスは２ｋ個のｎビットシフトレジスタ１１の全てに画像データが取込まれ、クロックパルスが２ｋ個カウントされることに応答して発生する。駆動電圧選択回路１４はＰチャンネルＭＯＳトランジスタＱP で構成された２ｋ個の正駆動電圧選択部１６と、ＮチャンネルＭＯＳトランジスタＱN で構成された２ｋ個の負駆動電圧選択部１８とによって構成され、ｍ階調の映像を実現するために２ｋ個のセレクト回路１３の各々に対応して正駆動電圧選択部１６、負駆動電圧選択部１８ともｍ個のトランジスタによって構成されている。駆動電圧選択回路１４は、図６に示すように、対応するセレクト回路１３からの選択信号に応答して対応するトランジスタを導通させ、図７に示す階調電圧発生回路１９から階調電圧入力端子Ａ1 ，Ａ2 ，…，Ａm ，Ｂ1 ，Ｂ2 ，…，Ｂm に供給されるｍ階調電圧Ｖ1+〜Ｖm+，Ｖ1-〜Ｖm-を選択接続し、出力端子Ｔ1 〜Ｔ2k から駆動電圧Ｖ1+〜Ｖm+，Ｖ1-〜Ｖm-として出力する。階調電圧発生回路１９は、階調極性切換えスイッチ４により階調電圧選択回路１４に供給するｍ階調電圧Ｖ1+〜Ｖm+，Ｖ1-〜Ｖm-の極性を反転させており、極性の異なるｍ階調電圧Ｖ1+〜Ｖm+，Ｖ1-〜Ｖm-を駆動装置に供給することによって液晶パネルの２ｋ段のソースラインを１水平期間毎に反転駆動している。
【０００４】
【発明が解決しようとする課題】
ところで、上記の従来の駆動装置は図５に示すように各出力端子Ｔ1 〜Ｔ2kに液晶のコモン電圧に対してＶ1+〜Ｖm+の＋極性とＶ1-〜Ｖm-の−極性の駆動電圧を選択接続するので駆動電圧選択回路１４にはＰチャンネルＭＯＳトランジスタで構成された２ｋ個の正駆動電圧選択部１６とＮチャンネルＭＯＳトランジスタで構成された２ｋ個の負駆動電圧選択部１８を必要とするので、半導体集積回路化に際しチップ面積が大きく、より安価な駆動装置を得ることができないという問題があった。
本発明は上記問題点に鑑みてなされたものであり、交換回路および切換え回路を追加し、駆動電圧選択回路を構成する正駆動電圧選択部と負駆動電圧選択部を従来の半分の個数とすることにより、チップ面積を小さくすることを目的とする。
【０００５】
【課題を解決するための手段】
本発明の液晶駆動装置は、入力された画像データに基づいて駆動電圧選択回路から出力端子を介して液晶パネルのソースラインへ水平ライン毎の正負極性交互の駆動電圧を出力するライン反転駆動方式の液晶駆動装置において、前記駆動電圧選択回路は、前記出力端子が各１個の奇数出力端子と偶数出力端子を１組として、前記出力端子の各組に対応して、正極性の駆動電圧を１出力する１個の正駆動電圧選択部と負極性の駆動電圧を１出力する１個の負駆動電圧選択部とを有し、前記駆動電圧選択回路の後段に、前記水平ラインの第１の水平ラインにおいて、前記負駆動電圧選択部から奇数出力端子と偶数出力端子とに負極性の駆動電圧を非出力とするとともに、前記正駆動電圧選択部から奇数出力端子と偶数出力端子とに時分割で正極性の駆動電圧を出力し、前記水平ラインの第２の水平ラインにおいて、前記正駆動電圧選択部から奇数出力端子と偶数出力端子とに正極性の駆動電圧を非出力とするとともに、前記負駆動電圧選択部から奇数出力端子と偶数出力端子とに時分割で負極性の駆動電圧を出力する切換え回路が設けられたことを特徴とする。
本構成によれば、出力端子から水平ライン毎に極性を反転してソースラインに駆動電圧を供給するに際し、駆動電圧選択回路を、出力端子が各１個の奇数出力端子と偶数出力端子を１組として、出力端子の各組に対応して、正極性の駆動電圧を１出力する１個の正駆動電圧選択部と負極性の駆動電圧を１出力する１個の負駆動電圧選択部とで構成でき、半導体集積回路化に際しチップ面積を小さくできる。
【０００６】
【実施の形態】
以下、本発明について図を参照して説明する。
ライン反転駆動方式の液晶表示装置は、図８に示すように液晶パネル３１内にソースライン３２およびゲートラインがマトリクス状に形成され、これらの交点に画素電極および薄膜トランジスタが設けられ、この薄膜トランジスタをゲートライン駆動装置により１水平ライン毎に順次駆動することにより、ソースライン駆動装置３３からソースライン３２を介して駆動電圧を１水平ライン毎の画素電極に供給し、多階調の画像表示を行なう。このとき駆動装置３３からの駆動電圧は１水平ライン毎に正駆動電圧Ｖ1+〜Ｖm+、負駆動電圧Ｖ1-〜Ｖm-を交互に反転して供給される。例えば液晶パネルの１フレームの極性状態は図９に示され、次の１フレームの極性状態は図１０に示される。
【０００７】
駆動装置３３は図１に示すように構成され、図５に示す従来の駆動装置と同一部分は同一符号を付してその説明を省略する。駆動装置３３は２ｋ段のソースライン３２を駆動するために、２ｋ個のｎビットシフトレジスタ１１と、２ｋ個のｎビットラッチ１２と、２ｋ個のセレクト回路１３と、ｋ個の交換回路４２と、ｋ個の正駆動電圧選択部１６とｋ個の負駆動電圧選択部１８とを有する駆動電圧選択回路４１と、切換え回路４３とによって構成される。交換回路４２は奇数段と偶数段のセレクト回路１３からの選択信号をクロスして駆動電圧選択回路の奇数段と偶数段に出力可能に接続される。切換え回路４３には駆動電圧選択回路４１の奇数出力端子Ｏo からの出力を切換え回路４３の対応する奇数出力端子Ｔo間および次段の偶数出力端子Ｔe 間でオン・オフする第１および第２スイッチＳ1 ，Ｓ2 と、偶数出力端子Ｏe からの出力を切換え回路４３の前段の奇数出力端子Ｔ o 間および対応する偶数出力端子Ｔe 間でオン・オフする第３および第４スイッチＳ3 ，Ｓ4 とを有し、各スイッチＳ1 ，Ｓ2 ，Ｓ3 ，Ｓ4 は切換え信号入力端子Ｊ1 ，Ｊ2 を介して入力される信号ＶS1，ＶS2からなる２ビット信号に基づいて制御される。駆動電圧選択回路４１は、図４に示す階調電圧発生回路４４から奇数段に正ｍ階調電圧Ｖ1+〜Ｖ m+、偶数段には負ｍ階調電圧Ｖ1-〜Ｖm-が供給されている。
【０００８】
以上の構成の駆動装置の動作を図２および図３を併用して説明する。
第１の水平期間において、２ｋ個のソースライン３２を正の駆動電圧で駆動する場合について説明する。第１の水平期間の前半では、まずクロックパルスが２ｋ個カウントされた時点でラッチパルスを発生させ、２ｋ個のｎビットシフトレジスタ１１に取込まれたｎビットの画像データを対応するｎビットラッチ１２にそれぞれ取込む。ｎビットラッチ１２に取込まれた画像データに基づいて、２ｋ個のセレクト回路１３は選択信号を出力する。セレクト回路１３からの選択信号は交換回路４２を介して駆動電圧選択回路４１に入力されるが、セレクト回路１３の奇数段目からは駆動電圧選択回路の対応する奇数段目にある正駆動電圧選択部１６に、偶数段目からは対応する偶数段目にある負駆動電圧選択部１８に入力され、正駆動電圧選択部１６は正の電圧を出力端子Ｏo に、負駆動電圧選択部１８は負の電圧を出力端子Ｏe に出力する。そして、２ビット信号として切換え信号ＶS1を”１”、ＶS2を”１”にすることによって、スイッチＳ1 を全て導通させ、スイッチＳ2 ，Ｓ3 ，Ｓ4 を全て非導通にする。これによって、画像データに基づく駆動電圧として、正駆動電圧選択部１６から出力端子Ｔo を介して奇数番目のｋ個のソースラインに正の駆動電圧が印加される。このとき、偶数番目のｋ個のソースラインに対応する出力端子Ｔe はハイインピーダンス（Ｈiz）となり、偶数番目のｋ個のソースラインの液晶素子は以前に出力端子Ｔe から得られた駆動電圧による特性を保持している。
【０００９】
第１水平期間の後半では、交換回路４２により各奇数段目と次段の偶数段目のセレクト回路１３の出力を交換し、駆動電圧選択回路４１内の奇数段目にある正駆動電圧選択部１６は偶数段目のセレクト回路１３からの選択信号に応答して正の電圧を出力端子Ｏo に、偶数段目にある負駆動電圧選択部１８は奇数段目のセレクト回路１３からの選択信号に応答して負の電圧を出力端子Ｏe に出力する。そして切換え信号ＶS1を”１”、ＶS2を”０”にすることによって、スイッチＳ2 を全て導通させ、スイッチＳ1 ，Ｓ3 ，Ｓ4 を全て非導通にする。これによって、画像データに基づく駆動電圧として、正駆動電圧選択部１６から出力端子Ｔe を介して偶数番目のｋ個のソースラインに正の駆動電圧が印加される。このとき、奇数番目のｋ個のソースラインに対応する出力端子Ｔo はハイインピーダンスとなり、奇数番目のｋ個のソースラインの液晶素子は第１の水平期間の前半に出力端子Ｔo から得られた駆動電圧による特性を保持している。
【００１０】
次に続く第２の水平期間において２ｋ個のソースライン３２を負の駆動電圧で駆動する場合について説明する。第２の水平期間の前半では、第１の水平期間の前半と同様にｎビットの画像データに基づいて、セレクト回路１３は選択信号を出力するが、第１の水平期間の後半から交換回路４２により奇数段目と偶数段目が交換される状態が維持されており、駆動電圧選択回路４１内の奇数段目にある正駆動電圧選択部１６は偶数段目のセレクト回路１３からの選択信号に応答して正の電圧を出力端子Ｏo に、偶数番目の負駆動電圧選択部１８は奇数段目のセレクタ回路１３からの選択信号に応答して負の電圧を出力端子Ｏe に出力する。そして切換え信号ＶS1を”０”、ＶS2を”１”にすることによってスイッチＳ3 を全て導通させ、スイッチＳ1 ，Ｓ2 ，Ｓ4 を全て非導通にする。これによって、画像データに基づく駆動電圧として、負駆動電圧選択部１８から出力端子Ｔo を介して奇数番目のｋ個のソースライン３２に負の駆動電圧が印加される。このとき偶数番目のｋ個のソースライン３２に対応する出力端子Ｔe はハイインピーダンスとなり、偶数番目のｋ個のソースライン３２の液晶素子は以前に出力端子Ｔe から得られた駆動電圧による特性を保持している。
【００１１】
第２の水平期間の後半では、交換回路４２により奇数番目と偶数番目のセレクト回路８の出力を交換し、第１の水平期間の前半と同様に正駆動電圧選択部１６は正の電圧を出力端子Ｏo に、負駆動電圧選択部１８は負の電圧を出力端子Ｏe に出力する。そして切換え信号ＶS1を”０”、ＶS2を”０”にすることによって、スイッチＳ4 を全て導通させ、スイッチＳ1 ，Ｓ2 ，Ｓ3 を全て非導通にする。これによって画像データに基づく駆動電圧として、負駆動電圧選択部１８から出力端子Ｔe を介して偶数番目のｋ個のソースラインに負の駆動電圧が印加される。このとき、奇数番目のｋ個のソースラインに対応する出力端子Ｔo はハイインピーダンスとなり、奇数番目のｋ個のソースラインの液晶素子は第２の水平期間の前半に出力端子Ｔo から得られた駆動電圧による特性を保持している。
【００１２】
このように１水平期間内で駆動電圧の奇数出力、偶数出力を切換え、且つ、１水平期間毎に極性反転するために、駆動電圧選択回路４１に供給する電圧を変化させることがなく、駆動電圧選択回路４１は、奇数番目に正駆動電圧選択部１６、偶数番目に負駆動電圧選択部１８のみで構成することができ、半導体集積回路化に際し従来の駆動電圧選択回路はチップ上で約６０％の面積を占めており、その面積が約半分になることによりチップ全体の面積を小さくできる。交換回路および切換え回路を追加する分の面積が必要ではあるが、ロジック回路のためあまり影響なく、チップ全体の面積が約３０％小さくでき、より安価な駆動装置を得ることができる。また、本発明の駆動装置に接続される階調電圧発生回路はその出力電圧を１水平期間毎に反転させる必要がないため、図７に示す従来の階調電圧発生回路のように階調極性切換えスイッチを必要とせず、回路構成が簡単となり安価な階調電圧発生回路を使用できる。尚、図２では、交換回路による入力の交換をラッチ信号に同期するタイミングで示したが、水平期間の前半で奇数出力端子からの出力によりソースラインへの駆動が十分立ち上がっておればラッチ信号間で入力の交換タイミングをとってもよい。
【００１３】
【発明の効果】
以上のように、この発明は、駆動電圧選択回路を、出力端子が各１個の奇数出力端子と偶数出力端子を１組として、出力端子の各組に対応して、正極性の駆動電圧を１出力する１個の正駆動電圧選択部と負極性の駆動電圧を１出力する１個の負駆動電圧選択部とで構成でき、半導体集積回路化に際しチップ面積を小さくし、より安価な駆動装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例の駆動装置を示すブロック図
【図２】図１の駆動装置のタイミング図
【図３】図１の駆動装置に含まれる切換え回路の動作図
【図４】図１の駆動装置に使用されるｍ階調電圧発生回路図
【図５】従来の駆動装置のブロック図
【図６】図５の駆動装置の出力選択図
【図７】図５の駆動装置に使用されるｍ階調電圧発生回路図
【図８】片側配置の駆動装置の配置図
【図９】ライン反転駆動法による画面制御図
【図１０】ライン反転駆動法による画面制御図
【符号の説明】
Ｔo ，Ｔe 出力端子
Ｓ1 ，Ｓ2 ，Ｓ3 ，Ｓ4 スイッチ
１１ｎビットシフトレジスタ
１２ｎビットラッチ
１３セレクト回路
１６正駆動電圧選択部
１８負駆動電圧選択部
ＱP ＰチャンネルＭＯＳトランジスタ
ＱN ＮチャンネルＭＯＳトランジスタ
３１液晶パネル
３２ソースライン
３３駆動装置
４１駆動電圧選択回路
４２交換回路
４３切換え回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal drive device, and more particularly to a drive device for a liquid crystal display device of a line inversion drive system.
[0002]
[Prior art]
The driving device for a liquid crystal display device of the conventional line inversion driving method has been proposed by JP-A-4-149591, the input terminal 1 ₁ as shown in FIG. 5, 1 _2, ..., 1 _n of the n-bit image data 2k n-bit shift registers 11 for capturing the image data in response to the clock pulse at the input terminal 2, 2k n-bit latches 12 for capturing the captured image data in response to the latch pulse at the input terminal 3, 2k select circuits 13 that output selection signals based on the image data fetched by the 2k n-bit latches 12 and the gradation voltage generation circuit based on the selection signals from the 2k select circuits 13 The driving voltage selection circuit 14 selects a corresponding voltage.
[0003]
The 2k n-bit shift register 11 in the first stage takes in n-bit image data in parallel in response to the clock pulse, and the other 2k-1 n-bit shift registers 11 have n bits in the previous stage. Output data from the shift register 11 is sequentially taken in response to clock pulses. The latch pulse is generated in response to the image data being taken in all of the 2k n-bit shift registers 11 and counting 2k clock pulses. The drive voltage selection circuit 14 is composed of 2k positive drive voltage selectors 16 composed of P channel MOS transistors QP and 2k negative drive voltage selectors 18 composed of N channel MOS transistors QN. In order to realize a gradation image, the positive drive voltage selection unit 16 and the negative drive voltage selection unit 18 are configured by m transistors corresponding to each of the 2k selection circuits 13. As shown in FIG. 6, the driving voltage selection circuit 14 conducts the corresponding transistor in response to the selection signal from the corresponding selection circuit 13, and the gradation voltage generation circuit 19 shown in FIG. M gradation voltages V1 + to Vm +, V1- to Vm- supplied to A1, A2,..., Am, B1, B2,. Output as-~ Vm-. The gradation voltage generation circuit 19 inverts the polarities of the m gradation voltages V1 + to Vm + and V1 to Vm− supplied to the gradation voltage selection circuit 14 by the gradation polarity changeover switch 4, and the m-th order having different polarities. By supplying the regulated voltages V1 + to Vm + and V1- to Vm- to the driving device, the 2k-stage source lines of the liquid crystal panel are inverted and driven every horizontal period.
[0004]
[Problems to be solved by the invention]
By the way, as shown in FIG. 5, in the above conventional driving device, each of the output terminals T1 to T2k is selectively connected with a positive polarity of V1 + to Vm + and a negative polarity of V1 to Vm- with respect to the common voltage of the liquid crystal. Therefore, the drive voltage selection circuit 14 requires 2k positive drive voltage selectors 16 composed of P channel MOS transistors and 2k negative drive voltage selectors 18 composed of N channel MOS transistors. When a semiconductor integrated circuit is formed, there is a problem that a chip area is large and a cheaper driving device cannot be obtained.
The present invention has been made in view of the above problems, and an exchange circuit and a switching circuit are added, and the number of positive drive voltage selection units and negative drive voltage selection units constituting the drive voltage selection circuit is reduced to half the number of conventional ones. Accordingly, an object is to reduce the chip area.
[0005]
[Means for Solving the Problems]
The liquid crystal driving device of the present invention is of a line inversion driving system that outputs a driving voltage with alternating positive and negative polarity for each horizontal line from the driving voltage selection circuit to the source line of the liquid crystal panel via the output terminal based on the input image data. In the liquid crystal drive device, the drive voltage selection circuit is configured such that the output terminal has one odd output terminal and one even output terminal, and sets a positive drive voltage corresponding to each set of the output terminals. One positive drive voltage selection unit for outputting and one negative drive voltage selection unit for outputting one negative drive voltage, and a first horizontal line of the horizontal line is provided at the subsequent stage of the drive voltage selection circuit. In the line, the negative drive voltage selection unit does not output negative drive voltages to the odd output terminals and the even output terminals, and the positive drive voltage selection unit performs time division from the odd drive terminals to the even output terminals. Positive polarity A driving voltage is output, and the positive driving voltage is not output from the positive driving voltage selection unit to the odd output terminal and the even output terminal in the second horizontal line of the horizontal line, and the negative driving voltage selection is performed. A switching circuit for outputting a negative drive voltage in a time-sharing manner from the unit to the odd output terminal and the even output terminal is provided .
According to this configuration, when the drive voltage is supplied to the source line by inverting the polarity for each horizontal line from the output terminal, the drive voltage selection circuit is provided with one odd output terminal and one even output terminal. As a set, one positive drive voltage selection unit that outputs one positive drive voltage and one negative drive voltage selection unit that outputs one negative drive voltage corresponding to each set of output terminals. The chip area can be reduced when forming a semiconductor integrated circuit.
[0006]
Embodiment
The present invention will be described below with reference to the drawings.
In the liquid crystal display device of the line inversion driving method, as shown in FIG. 8, a source line 32 and a gate line are formed in a matrix in a liquid crystal panel 31, and a pixel electrode and a thin film transistor are provided at these intersections. By sequentially driving for each horizontal line by the line driving device, a driving voltage is supplied from the source line driving device 33 to the pixel electrode for each horizontal line through the source line 32, thereby performing multi-tone image display. At this time, the driving voltage from the driving device 33 is supplied by alternately inverting the positive driving voltages V1 + to Vm + and the negative driving voltages V1 to Vm− for each horizontal line. For example, the polarity state of one frame of the liquid crystal panel is shown in FIG. 9, and the polarity state of the next one frame is shown in FIG.
[0007]
The drive device 33 is configured as shown in FIG. 1, and the same parts as those of the conventional drive device shown in FIG. In order to drive the 2k-stage source line 32, the driving device 33 includes 2k n-bit shift registers 11, 2k n-bit latches 12, 2k select circuits 13, k switching circuits 42, , A drive voltage selection circuit 41 having k positive drive voltage selection units 16 and k negative drive voltage selection units 18, and a switching circuit 43. The switching circuit 42 is connected so that the selection signals from the odd-numbered and even-numbered select circuits 13 are crossed and output to the odd-numbered and even-numbered stages of the drive voltage selecting circuit. The switching circuit 43 includes first and second switches for turning on / off the output from the odd output terminal Oo of the drive voltage selection circuit 41 between the corresponding odd output terminals To and the next even output terminal Te of the switching circuit 43. and S1, S2, and third and fourth switches S3, S4 are turned on and off between the even output terminals Te to the previous stage of the odd output terminal T o and between the corresponding even-numbered output terminal switches the output from Oe circuit 43 Yes The switches S1, S2, S3 and S4 are controlled based on a 2-bit signal composed of signals VS1 and VS2 input via switching signal input terminals J1 and J2. Drive voltage selection circuit 41, positive m gradation voltages V1 + ~ V m + from the grayscale voltage generating circuit 44 shown in the odd-numbered stages 4, negative m gradation voltages V1-~Vm- is supplied to the even-numbered stages .
[0008]
The operation of the driving apparatus having the above configuration will be described with reference to FIGS.
A case where 2k source lines 32 are driven with a positive drive voltage in the first horizontal period will be described. In the first half of the first horizontal period, first, a latch pulse is generated when 2k clock pulses are counted, and the n-bit image data fetched into the 2k n-bit shift register 11 is associated with the corresponding n-bit latch. 12 into each. Based on the image data taken into the n-bit latch 12, the 2k select circuits 13 output selection signals. The selection signal from the select circuit 13 is input to the drive voltage selection circuit 41 via the switching circuit 42. From the odd-numbered stage of the select circuit 13, the positive drive voltage selection at the corresponding odd-numbered stage of the drive voltage selection circuit is selected. From the even number stage, the negative drive voltage selection unit 18 in the corresponding even number stage is input to the unit 16, the positive drive voltage selection unit 16 supplies a positive voltage to the output terminal Oo, and the negative drive voltage selection unit 18 is negative. Is output to the output terminal Oe. By setting the switching signal VS1 to "1" and VS2 to "1" as 2-bit signals, all the switches S1 are turned on and all the switches S2, S3, S4 are turned off. As a result, a positive drive voltage is applied as a drive voltage based on image data from the positive drive voltage selector 16 to the odd-numbered k source lines via the output terminal To. At this time, the output terminal Te corresponding to the even-numbered k source lines has a high impedance (Hiz), and the liquid crystal elements of the even-numbered k source lines have characteristics according to the driving voltage obtained from the output terminal Te before. Holding.
[0009]
In the second half of the first horizontal period, the switching circuit 42 exchanges the outputs of the odd-numbered and next-numbered select circuits 13 in the odd-numbered stages and the even-numbered stages in the drive voltage selection circuit 41. In response to a selection signal from the even-numbered select circuit 13, a positive voltage is output to the output terminal Oo, and a negative drive voltage selector 18 in the even-numbered stage receives a selection signal from the odd-numbered select circuit 13. In response, a negative voltage is output to the output terminal Oe. By setting the switching signal VS1 to "1" and VS2 to "0", all the switches S2 are made conductive and all the switches S1, S3, S4 are made nonconductive. As a result, a positive drive voltage is applied from the positive drive voltage selector 16 to the even-numbered k source lines via the output terminal Te as the drive voltage based on the image data. At this time, the output terminal To corresponding to the odd-numbered k source lines becomes high impedance, and the liquid crystal elements of the odd-numbered k source lines are driven from the output terminal To in the first half of the first horizontal period. Retains voltage characteristics.
[0010]
A case where 2k source lines 32 are driven with a negative drive voltage in the following second horizontal period will be described. In the first half of the second horizontal period, the select circuit 13 outputs a selection signal based on n-bit image data as in the first half of the first horizontal period, but the switching circuit 42 starts from the second half of the first horizontal period. Thus, the state in which the odd-numbered stage and the even-numbered stage are exchanged is maintained, and the positive drive voltage selector 16 in the odd-numbered stage in the drive voltage selection circuit 41 receives the selection signal from the select circuit 13 in the even-numbered stage. In response, a positive voltage is output to the output terminal Oo, and the even-numbered negative drive voltage selection unit 18 outputs a negative voltage to the output terminal Oe in response to the selection signal from the odd-numbered selector circuit 13. By setting the switching signal VS1 to "0" and VS2 to "1", all the switches S3 are made conductive and all the switches S1, S2, S4 are made nonconductive. As a result, a negative drive voltage is applied to the odd-numbered k source lines 32 from the negative drive voltage selector 18 via the output terminal To as a drive voltage based on the image data. At this time, the output terminals Te corresponding to the even-numbered k source lines 32 are in a high impedance state, and the liquid crystal elements of the even-numbered k source lines 32 retain the characteristics due to the drive voltage previously obtained from the output terminals Te. doing.
[0011]
In the second half of the second horizontal period, the output of the odd-numbered and even-numbered select circuits 8 is exchanged by the exchange circuit 42, and the positive drive voltage selection unit 16 outputs a positive voltage in the same manner as in the first half of the first horizontal period. The negative drive voltage selector 18 outputs a negative voltage to the output terminal Oe at the terminal Oo. By setting the switching signal VS1 to "0" and VS2 to "0", all the switches S4 are turned on and all the switches S1, S2, S3 are turned off. As a result, a negative drive voltage is applied as a drive voltage based on the image data from the negative drive voltage selector 18 to the even-numbered k source lines via the output terminal Te. At this time, the output terminal To corresponding to the odd-numbered k source lines becomes high impedance, and the liquid crystal elements of the odd-numbered k source lines are driven from the output terminal To in the first half of the second horizontal period. Retains voltage characteristics.
[0012]
Thus, in order to switch the odd output and the even output of the drive voltage within one horizontal period and to reverse the polarity every horizontal period, the voltage supplied to the drive voltage selection circuit 41 is not changed, and the drive voltage The selection circuit 41 can be composed of only the positive drive voltage selection unit 16 in the odd number and the negative drive voltage selection unit 18 in the even number, and the conventional drive voltage selection circuit is about 60% on the chip when the semiconductor integrated circuit is formed. The area of the entire chip can be reduced by halving the area. Although an area for adding an exchange circuit and a switching circuit is required, the area of the entire chip can be reduced by about 30% without much influence because of the logic circuit, and a cheaper driving device can be obtained. Further, since the gradation voltage generating circuit connected to the driving device of the present invention does not need to invert the output voltage every horizontal period, the gradation polarity is different from the conventional gradation voltage generating circuit shown in FIG. No changeover switch is required, the circuit configuration is simplified, and an inexpensive grayscale voltage generation circuit can be used. In FIG. 2, the exchange of the input by the exchange circuit is shown at the timing synchronized with the latch signal. However, if the drive to the source line is sufficiently raised by the output from the odd output terminal in the first half of the horizontal period, the interval between the latch signals The input exchange timing may be taken.
[0013]
【The invention's effect】
As described above, according to the present invention, the drive voltage selection circuit has a positive drive voltage corresponding to each set of output terminals, each having one odd output terminal and one even output terminal. One positive drive voltage selection unit that outputs one and one negative drive voltage selection unit that outputs one negative drive voltage, and can be configured as a semiconductor integrated circuit with a smaller chip area and a lower cost drive device Can be obtained.
[Brief description of the drawings]
1 is a block diagram illustrating a driving apparatus according to an embodiment of the present invention. FIG. 2 is a timing chart of the driving apparatus in FIG. 1. FIG. 3 is an operation diagram of a switching circuit included in the driving apparatus in FIG. FIG. 5 is a block diagram of a conventional driving device. FIG. 6 is an output selection diagram of the driving device in FIG. 5. FIG. 7 is used in the driving device in FIG. M-gradation voltage generation circuit diagram [FIG. 8] Layout diagram of one-sided drive device [FIG. 9] Screen control diagram by line inversion driving method [FIG. 10] Screen control diagram by line inversion driving method [description of symbols]
To, Te output terminals S1, S2, S3, S4 switch 11 n-bit shift register 12 n-bit latch 13 select circuit 16 positive drive voltage selector 18 negative drive voltage selector QP P-channel MOS transistor QN N-channel MOS transistor 31 Liquid crystal panel 32 source line 33 drive device 41 drive voltage selection circuit 42 exchange circuit 43 switching circuit

Claims

In a line inversion driving type liquid crystal driving device that outputs alternating driving voltages for each horizontal line from the driving voltage selection circuit to the source line of the liquid crystal panel via the output terminal based on the input image data.
In the drive voltage selection circuit, the output terminal outputs one positive drive voltage corresponding to each set of the output terminals, each of which has one odd output terminal and one even output terminal. A positive drive voltage selector and one negative drive voltage selector that outputs one negative drive voltage;
After the drive voltage selection circuit,
In the first horizontal line of the horizontal line, a negative drive voltage is not output from the negative drive voltage selection unit to an odd output terminal and an even output terminal, and an odd output terminal is output from the positive drive voltage selection unit. Outputs a positive drive voltage to the even output terminals in a time-sharing manner,
In the second horizontal line of the horizontal line, a positive drive voltage is not output from the positive drive voltage selection unit to an odd output terminal and an even output terminal, and an odd output terminal is output from the negative drive voltage selection unit. A liquid crystal driving device comprising a switching circuit that outputs a negative driving voltage in a time-sharing manner to even output terminals.