JP3676220B2

JP3676220B2 - High power factor converter and control method thereof

Info

Publication number: JP3676220B2
Application number: JP2000341074A
Authority: JP
Inventors: 修一宇敷; 亮治斉藤; 正明大島
Original assignee: Tokyo Electric Power Co Inc; Origin Electric Co Ltd
Current assignee: Origin Electric Co Ltd; Tokyo Electric Power Co Holdings Inc
Priority date: 2000-11-08
Filing date: 2000-11-08
Publication date: 2005-07-27
Anticipated expiration: 2020-11-08
Also published as: JP2002153067A

Description

【０００１】
【発明の属する技術分野】
本発明は、直流電源における正弦波入力単相整流回路等に使用されるスイッチング型の高力率コンバータに関する。
【０００２】
【従来の技術】
通常、家電製品及び通信機器などでは、直流電源が使用される場合が多く、商用交流から直流を得るために、近年では半導体による整流回路、なかんずく、ダイオードブリッジとトランジスタとにより構成された混合型ブリッジが用いられている。
ここで、家電製品や産業用電源機器は高調波発生源であるため、力率及び波形を向上させるため、上記混合型ブリッジに対して入力する入力電流の正弦波化が必要となっている。
したがって、上記混合型ブリッジへの入力電流を正弦波化するために、この混合型ブリッジの、例えばトランジスタＸ，Ｙをオン／オフする手法として、ＰＷＭ法が用いられている。
例えば、この種の方式としては、図１２(a)に示す三角波比較方式と、図１２(b)に示すヒステリシスコンパレータ方式のトランジスタＸ，Ｙの制御回路が提案されている。
【０００３】
図１２(a)は、イギリス電気学会論文誌(IEE PROCEEDINGS-B, Vol.138, No.5, SEPTEMBER 1991),"Novelfull bridge semicontrolled switch mode rectifier"by S.Maniasに掲載されたものである。ここで、図１２(a)の制御回路は、電流誤差Δ(t)（＝ｉLp(t)−ｊ(t))と三角キャリア波とを比較し、交流系統と交直変換器との連結点電圧ｖ_i(t)が下記条件の場合、対応するトランジスタＸ及びトランジスタＹを制御する。
例えば、上記制御回路は、ｖ_i(t)≧０のとき、トランジスタＸをＯＮとし、トランジスタＹをＯＦＦとし、ｖ_i(t)＜０のとき、トランジスタＸをＯＦＦとし、トランジスタＹをＯＮとするよう制御信号を出力する。
一方、図１２（b）の制御回路は、電気学会誌(T.IEE Japan, Vol.115-D, No.2, 1995),”ハーフブリッジ型ＰＷＭコンバータのキャパシタ容量の低減”に掲載されたもので、図１２(a)のキャリア波比較部分で示すヒステリシスコンパレータに置き換わったもので、その他は同じ動作により、トランジスタＸ及びトランジスタＹを制御し、複合ブリッジへの入力電流の正弦波化を行っている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した図１２(a)及び図１２(b)の制御回路による昇圧整流回路の制御方式は、いずれも波形ひずみを起こすことが指摘されており、完全に入力電流に対して正弦波化する制御を保証するものではない。
さらに、平成６年に資源エネルギー庁による高調波ガイドラインの導入に伴い、高調波が少なく、シンプルで扱いやすいスイッチング型の整流回路(Switch Mode Rectifier)が必要とされてきている。
【０００５】
そこで、商用交流に対して、上記昇圧整流回路への入力電流をほぼ力率１とするスイッチングアルゴリズムが考案されている（特願平９−１５１６３４号公報）。
制御方法としては、まず、パルス発生器２から出力された一定の周期的な検出タイミングにより、連系点における実交流電流ｉLp(t)を検出し、この実交流電流ｉLp(t)と、正弦波交流電流に対する目標関数とを比較する。
そして、上記実交流電流と上記目標関数との差である誤差関数を導出し、上記検出タイミングにおいて得られた目標関数の値，及び誤差関数の値に基づき、所定制御時間後にパルス幅変換器１により、ゲート信号を各トランジスタに供給してＯＮ／ＯＦＦ制御を行う。
すなわち、上記制御方法は、上記誤差関数の符号に応じて、連系点における実交流電流が目標関数に追従するように制御を行い、入力電流をほぼ力率１とする制御が行える。
しかしながら、上記制御方法は、上記検出タイミングにおいて、実交流電流を検出するときに、実際には、検出される実交流電流値に家電製品や通信機器等の内部回路からのノイズが重畳され、ノイズフィルタを通したとしても正確な値が得られずに、却って入力電流にひずみを起こさせてしまう欠点がある。
【０００６】
本発明はこのような背景の下になされたもので、家電製品や通信機器等の内部回路からのノイズによるひずみを入力電流に起こさせず、昇圧整流回路への入力電流をほぼ力率１とする制御を行うことが可能な高力率コンバータを提供する事にある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１記載の高力率コンバータは、交流がインダクタ（例えば、電流制御インダクタ２）を介して供給されるダイオードブリッジ（第１及び第２の実施形態ではダイオードＤ1，Ｄ2，Ｄx，Ｄy、第３の実施形態ではダイオードＤU，ＤV）と、該ダイオードブリッジにおける所定のダイオード（第１及び第２の実施形態ではダイオードＤx，Ｄy、第３の実施形態ではダイオードＤU，ＤV）と並列に接続されたスイッチ素子（第１及び第２の実施形態ではスイッチ素子Ｘ，Ｙ、第３の実施形態ではスイッチ素子Ｕ，Ｖ）と、平滑コンデンサ（第１及び第２の実施形態ではコンデンサＣd、第３の実施形態ではＣU，ＣV）とから構成された昇圧整流回路（第１の実施形態では昇圧整流回路１、第２の実施形態では昇圧整流回路１Ｂ、第３の実施形態では昇圧整流回路１Ｃ）と、前記ダイオードブリッジに入力される前記交流の実交流電流値を測定する第１の測定回路（インダクタ電流検出器１１）と、前記昇圧整流回路から出力される直流電流を測定する第２の測定回路（出力電流検出回路８）と、前記昇圧整流回路から出力される直流電圧を測定する第３の測定回路（出力電圧検出回路７）と、前記直流電流，前記直流電圧，及び前記交流の正弦波に同期した基準正弦波波形に基づいて、該交流の目標電流値を算出する目標値演算回路（入力電流指令値決定回路１０）と、前記目標電流値と前記実交流電流値との差の誤差を求め、この誤差を所定の積分時間において積分し、この積分結果として積分値を出力する誤差積分回路（積分回路１３）と、この積分値に基づいて前記スイッチ素子をオン／オフ制御するスイッチ素子制御回路（制御回路Ｃ）とを具備することを特徴とする。
【０００８】
請求項２記載の高力率コンバータは、前記スイッチ素子制御回路が、前記積分時間を経過した時点において、前記積分値を予め設定されたしきい値と比較して、前記スイッチ素子をオン／オフ制御し、前記インダクタに電気エネルギーを蓄積または放出して、前記実交流電流値を前記目標電流値となるよう制御することを特徴とする。
請求項３記載の高力率コンバータは、前記スイッチ素子制御回路が、前記スイッチ素子のオン／オフ制御を行うデータを、前記積分時間の間ラッチするフリップフロップを具備することを特徴とする。
【０００９】
請求項４記載の高力率コンバータは、前記誤差積分回路が、誤差を所定の係数で除算した値を積分して、この積分結果を積分値として出力することを特徴とする。
請求項５記載の高力率コンバータは、前記スイッチング制御回路が、前記実交流電流値を前記目標電流値となる制御において、正弦波における制御の位置が、正弦波の正の半サイクルであるのか負の半サイクルであるのかを判定する極性判定回路を具備することを特徴とする。
【００１０】
請求項６記載の高力率コンバータの制御方法は、ダイオードブリッジと、該ダイオードブリッジにおける所定のダイオードと並列に接続されたスイッチ素子と、平滑コンデンサとから構成された昇圧整流回路に、交流がインダクタを介して供給される第１の過程と、前記ダイオードブリッジに入力される前記交流の実交流電流値を測定する第２の過程と、前記昇圧整流回路から出力される直流電流を測定する第３の過程と、前記昇圧整流回路から出力される直流電圧を測定する第４の過程と、前記直流電流，前記直流電圧，及び前記交流の正弦波に同期した基準正弦波波形に基づいて、該交流の目標電流値を算出する第５の過程と、前記目標電流値と前記実交流電流値との差の誤差を求め、この誤差を所定の積分時間のにおいて積分して積分値を出力する第６の過程と、前記積分値に基づいて、前記スイッチ素子をオン／オフ制御する第７の過程とを有することを特徴とする。
【００１１】
請求項６記載の高力率コンバータの制御方法は、前記第７の過程が、前記スイッチ素子制御回路により、前記積分時間を経過した時点において、前記積分値を予め設定されたしきい値と比較する過程と、前記スイッチ素子をオン／オフ制御し、前記インダクタに電気エネルギーを蓄積または放出して、前記実交流電流値を前記目標電流値となるよう制御する過程を有することを特徴とする。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。
＜第１の実施形態＞
図１は本発明の第１の実施形態による高力率コンバータの構成を示すブロック図である。この図において、昇圧整流回路１は、電流制御インダクタンスＬpを介して、単相交流電圧源３から単相交流が供給され、この単相交流を昇圧整流して、出力端子Ａ及び出力端子Ｂから直流電圧を出力する。
交流フィルタ４は、昇圧整流回路１側からの不用意なノイズを単相交流電圧源３の系に与えないように設けられている。
【００１３】
昇圧整流回路１は、ダイオードＤ1，ダイオードＤ2，ダイオードＤx及びダイオードＤyのダイオードブリッジと、平滑コンデンサＣdから構成されている。
ここで、ダイオードＤxとダイオードＤyとには、各々並列にスイッチ素子Ｘ，スイッチ素子Ｙが接続されている。すなわち、可制御及び非可制御主アームを持つブリッジ接続とされている。これらのスイッチ素子Ｘ，Ｙは、例えば、トランジスタ等で構成される。また、平滑コンデンサＣdに代えて、２次電池であっても使用可能であるが、２次電池の場合には装置外に設置されることはない。
出力電圧検出回路７は、出力電圧検出器５からの電圧データに基づき、出力端子Ａと出力端子との間の電圧値ＥDを求める（検出する）。
出力電流検出回路８は、出力電流検出器６からの電流データに基づき、出力端子Ａと出力端子との間の電流値ＩDを求める（検出する）。
正弦波出力器９は、単相交流電圧源３から供給される単相交流に同期した基準正弦波を出力する。
【００１４】
入力電流指令値決定回路１０は、この基準正弦波，前記電圧値ＥD及び電流値ＩDに基づき、目標関数ｊ(t)を生成する。この目標関数ｊ(t)は、力率１または遅れあるいは進みの正弦波であり、前記電圧値ＥD及び電流値ＩD（すなわち、コンバータの出力する電力）に対応して入力される単相交流の各時刻の電流値の目標値を示す。
ここで、入力電流指令値決定回路１０は、整流装置の場合、図２に示す構成をしている。この場合、時刻ｔでの負荷電流（出力電流）をＩD(t)[A]，昇圧整流回路１の直流電圧の設定値をＶD[V]とする。なお、ここで、ＶD≧２^(1/2)・ＥAの場合のみを考慮し、すなわち、昇圧整流回路１は昇圧型整流装置である。ＥAは、単相交流の電圧の実効値である。また、連系点における実交流電流ｉLp(t)の目標力率角をθ[rad]（π／２≧θ＞０）とする。ここで言う連系点とは、単相交流系統と、家電製品や産業機器等との昇圧整流回路が連系されている点を示している。
【００１５】
連系点電圧位相検出回路２４は、ＰＬＬ(Phase Locked Loop)などにより、連系点の電圧位相を検出する。演算器２８は、この電圧位相及び目標力率角θに基づき、２^(1/2)sin(ωt-θ)［V］の電圧値を算出する。
１次遅れ回路２６は、加算器２２により、直流電圧の設定値ＶDから出力電圧ＥDを差し引いた値「ＶD−ＥD」に基づき、フィードバック項の（ＶD−ＥD）・（Ｋ／（１＋Ｔ1・Ｓ））を生成する。
１次遅れ回路２７は、直流電圧の設定値ＶD及び負荷電流ＩDが乗算器２３により乗算された結果の値「ＶD・ＩD」に基づき、フィードフォワード項のＶD・ＩD／ＥA・cos（１＋Ｔ2・Ｓ）を生成する。
そして、連系点電圧位相検出回路２４は、上述したフィードバック項及びフィードフォワード項を加算器２５により加算し、この加算結果に演算器２８において求められた２^(1/2)sin(ωt-θ)を、乗算器２９により乗算することで、この乗算結果として目標関数ｊ(t)を以下に示す式（１）として求める。
【数１】

【００１６】
図１に戻り、インダクタ電流検出器１１は、電流制御インダクタ２にながれる実交流電流値ｉLp(t)を検出して出力する。
オペアンプ１２は、実交流電流値ｉLp(t)と目標関数ｊ(t)とを各々電圧に変換し、これらの電圧の差、すなわち誤差値Δ(t)に係数「１／ｘ」を乗算して、乗算結果の値Δ(t)／ｘを積分回路１３へ出力する。
積分回路１３は、所定の積分時間Ｔs（＝ｔn+1−ｔn＝ｔn+2−ｔn+1＝…）の間、入力される値Δ(t)／ｘを積分し、値Δ(t)／ｘを∫Δ(t)／ｘとして、コンパレータ１４へ出力する。
ここで用いられている係数ｘは、Δ(t)を積分時間Ｔsの間で連続して積分すると、論理回路の電源電圧値を越えてしまうので、積分値がどの積分時間においても同様の値（論理回路の電源電圧値）となるように各誤差値Δ(t)を除算するために用いられ、追従誤差ＥCに対して、積分値が適切な電圧レベルとなるように調整して設定される。
【００１７】
コンパレータ１４は、入力される∫Δ(t)／ｘと、追従誤差ＥCと比較し、この比較結果として、ＥC＞∫Δ(t)／ｘのとき「Ｈ」レベル、ＥC＜∫Δ(t)／ｘのとき「Ｌ」レベルを出力する。
追従誤差ＥCは、本発明が昇圧整流回路１へ入力される単相交流の電流値を目標関数ｊ(t)に対して追従させていくときの基準レベルとして使用するものである。そのため、この追従誤差ＥCは、目標関数ｊ(t)に対する追従制御の動作において、目標関数ｊ(t)に対する制御において、越えてはいけない絶対誤差ｊeを超えずに制御する値に予め設定されている。
すなわち、制御回路Ｃの各回路による遅延，スイッチ素子Ｘ及びＹのスイッチング速度や電流制御インダクタ２の制御遅れ等により、実際に、積分値∫Δ(t)／ｘと追従誤差ＥCとの比較結果により、コンバータ１に入力される交流電流の実交流電流の電流値を制御するまでに要する時間の分だけ、交流電流の電流値の増減が行われるため、この増減により絶対誤差ｊeを越えない値に調整して設定する必要がある。
これにより、本発明の制御のタイミングチャートである図３に示すように、目標関数ｊ(t)をｊ(t)±ｊeの範囲で制御することが可能となる。
【００１８】
上記比較結果は、フリップフロップ１５のデータ入力端子Ｄへ出力されるとともに、インバータ１７により反転されて、反転されたレベルとしてフリップフロップ１６のデータ入力端子Ｄへ供給される。
また、フリップフロップ１５及びフリップフロップ１６のクロック端子ＣＫに、ラッチクロック発信回路１８から、一定周期Ｔs毎に出力される、所定の幅のラッチクロックＣＬＫが入力されており、フリップフロップ１５及びフリップフロップ１６は、ラッチクロックＣＬＫの立ち上がりエッジにおいて、入力端子Ｄに入力されているデータをラッチする。
また、フリップフロップ１５のリセット端子ＣＬＲに、コンパレータ１９からリセット信号ＲＥＳが入力され、リセット信号ＲＥＳが「Ｌ」レベルの場合、フリップフロップ１５はラッチされているデータをリセットし、「Ｌ」レベルを出力する。
一方、フリップフロップ１６のリセット端子ＣＬＲに、コンパレータ１９からリセット信号ＲＥＳが、インバータ２０により反転された後入力され、リセット信号ＲＥＳが「Ｈ」レベルの場合、フリップフロップ１５はラッチされているデータをリセットし、「Ｌ」レベルを出力する。
【００１９】
コンパレータ１９は、基準正弦波の電圧レベルと接地電位（０Ｖ）とを比較し、基準正弦波が正の半サイクルの場合、リセット信号ＲＥＳを「Ｈ」レベルで出力し、基準正弦波が負の半サイクルの場合、リセット信号ＲＥＳを「Ｌ」レベルで出力する。
すなわち、基準正弦波が正のサイクルの場合、フリップフロップ１５が利用可能状態となり、基準正弦波が負のサイクルの場合、フリップフロップ１６が利用可能状態となる。
遅延回路２１は、ラッチクロックＣＬＫを時間Ｔｄ遅延させて、積分回路１３へ出力し、積分回路１３はこの遅延されたラッチクロックＣＬＫのパルスにより、積分してきた積分値をリセットする。
【００２０】
次に、図１，２，３，４及び５を参照し、第１の実施形態の動作例を説明する。
以下の図３のタイミングチャートによる動作例の説明は、例えば、図１の回路が定常状態において動作していると仮定し、また、単相交流の正の半サイクルの部分について説明する。このとき、リセット信号ＲＥＳは、正の半サイクルのため、「Ｈ」レベルで出力されている。このとき、目標関数ｊ(t)に対して追従する基準値の関数は、ｊ(t)＋ＥCである。
また、フリップフロップ１５の出力する制御信号Ｓxが「Ｈ」レベルのため、スイッチ素子Ｘはオン状態であり、図４に示す▲１▼の経路において、電流が流れており、電流制御インダクタ２に電気エネルギーが蓄積される状態となっており、実交流電流ｉLp(t)が増加している。このとき、フリップフロップ１６の出力する制御信号Ｓｙが「Ｌ」レベルのため、スイッチ素子Ｙはオフ状態である。
【００２１】
時刻ｔnにおいて、コンパレータ１４は、積分時間Ｔs積分した∫Δ(t)／ｘと追従誤差ＥCとを比較し、∫Δ(t)／ｘの方が大きいため、「Ｌ」レベルを出力している。
このとき、ラッチクロック発信回路１８がラッチクロックＣＬＫを「Ｈ」レベルとするため、フリップフロップ１５は「Ｌ」レベルのデータをラッチし、出力端子Ｑから「Ｌ」レベルの制御信号Ｓxを出力する。これによりスイッチ素子Ｘは、オン状態からオフ状態に遷移する。
これにより、電流制御インダクタ２は、▲２▼の経路を通り、蓄積した電気エネルギーをダイオードＤ1を介して出力端子Ａ側へ供給する。
そして、実交流電流ｉLp(t)は、徐々に減少し、目標関数ｊ(t)に対して近づいていく。
次に、時刻ｔn＋Ｔdにおいて、積分回路１３に遅延されたラッチクロック信号ＣＬＫの「Ｈ」レベルのパルスが入力され、積分値としての∫Δ(t)／ｘが「０」にリセットされる。
【００２２】
次に、時刻ｔn+1において、コンパレータ１４は、積分時間Ｔs積分した∫Δ(t)／ｘと追従誤差ＥCとを比較し、∫Δ(t)／ｘの方が大きいため、「Ｌ」レベルを出力している。
このため、制御信号Ｓxが「Ｌ」レベルから変化しないため、スイッチ素子Ｘがオフ状態のままであり、電流制御インダクタ２は、▲２▼の経路を通り、蓄積した電気エネルギーをダイオードＤ1を介して出力端子Ａ側へ供給しており、実交流電流ｉLp(t)は、さらに、目標関数ｊ(t)に近づいていく。
そして、時刻ｔn+1＋Ｔdにおいて、積分回路１３に遅延されたラッチクロック信号ＣＬＫの「Ｈ」レベルのパルスが入力され、積分値としての∫Δ(t)／ｘが「０」にリセットされる。
【００２３】
次に、時刻ｔn+2において、コンパレータ１４は、積分時間Ｔs積分した∫Δ(t)／ｘと追従誤差ＥCとを比較し、ＥCの方が大きいため、「Ｈ」レベルを出力している。
このとき、ラッチクロック発信回路１８がラッチクロックＣＬＫを「Ｈ」レベルとするため、フリップフロップ１５は「Ｈ」レベルのデータをラッチし、出力端子Ｑから「Ｈ」レベルの制御信号Ｓxを出力する。これによりスイッチ素子Ｘは、オフ状態からオン状態に遷移する。
これにより、電流制御インダクタ２は、▲１▼の経路を通り、電流制御インダクタ２へ電気エネルギーを蓄積し始める。
そして、電流制御インダクタ２に電気エネルギーを蓄積させるために、実交流電流ｉLp(t)は、徐々に増加し、目標関数ｊ(t)から離れていく。
次に、時刻ｔn+2＋Ｔdにおいて、積分回路１３に遅延されたラッチクロック信号ＣＬＫの「Ｈ」レベルのパルスが入力され、積分値としての∫Δ(t)／ｘが「０」にリセットされる。
以上説明した処理が、ラッチクロックＣＬＫの出力タイミングに応じて、順次繰り返される。
【００２４】
また、交流波形が負の半サイクルになると、入力電流指令値決定回路１０には、正弦波出力器９から負の半サイクルの基準正弦波が入力されるため、負の半サイクルに対応した目標関数ｊ(t)が生成され、オペアンプ１２へ出力される。
このとき、目標関数ｊ(t)に対して追従する基準値の関数は、ｊ(t)−ＥCである。
他の動作は、フリップフロップ１５が制御信号Ｓxをスイッチ素子Ｘへ出力する代わりに、フリップフロップ１６が制御信号Ｓyをスイッチ素子Ｙへ出力することとなり、制御の基準値以外全く同様の処理が行われる。
また、負の半サイクルの場合、リセット信号ＲＥＳが「Ｌ」レベルであり、フリップフロップ１５の出力する制御信号Ｓxが「Ｌ」レベルのため、スイッチ素子Ｘはオフ状態である。
【００２５】
ここで、ＥCが∫Δ(t)／ｘより小さいとき、制御信号Ｓyが「Ｈ」レベルとなり、スイッチ素子Ｙがオン状態とされ、電流制御インダクタ２に電気エネルギーが蓄積されることにより、▲３▼の経路を電流が流れ、これにより、徐々に入力される交流電流が増加する。
一方、ＥCが∫Δ(t)／ｘより大いとき、制御信号Ｓyが「Ｌ」レベルとなり、スイッチ素子Ｙがオフ状態とされ、電流制御インダクタ２から電気エネルギーが放出されることにより、▲４▼の経路を電流が流れ、これにより、徐々に入力される交流電流が減少する。
【００２６】
上述した第１の実施形態のコンバータは、ラッチクロック発信回路１８からのラッチクロックＣＬＫの一定の周期的な出力タイミングにより、連系点における実交流電流ｉLp(t)を検出し、この実交流電流ｉLp(t)と、正弦波交流電流に対する目標関数ｊ(t)とを比較し、これらの誤差値Δ(t)を導出し、この値を積分時間Ｔsの間で積分し、この積分値∫Δ(t)／ｘと追従誤差ＥCとの比較結果により、各スイッチ素子をオン／オフ制御し、電流制御インダクタ２に電気エネルギーの充放電を行うことで、入力される交流電流の制御を行うため、連系点における実交流電流ｉLp(t)が目標関数ｊ(t)に対して、ｊ(t)±ｊeの範囲内で制御を行うことができ、入力電流をほぼ力率１とする制御が行える。
さらに、上記コンバータは、積分期間Ｔsの間に、実交流電流値ｉLp(t)に対して、家電製品や通信機器等の内部回路からのノイズが配線にのり、測定された実交流電流ｉLp(t)の数値にこのノイズ重畳されても、積分期間Ｔsの間に互いにノイズ同士がキャンセルして、評価値として正確な積分値（連系点における実際の測定値としての実交流電流ｉLp(t)を積分した値）が得られ、ノイズフィルタを使用しなくとも、入力される交流電流の波形をひずませずに目標関数ｊ(t)に対して追従させて制御することが可能である。
すなわち、本発明によれば、上述した第１の実施形態によるコンバータは、抵抗負荷に対する電流供給と同様に、交流側を所定の正弦波に保ちつつ、直流出力を一定値に制御することが可能である。
【００２７】
＜第２の実施形態＞
第２の実施形態のコンバータの第１のコンバータと異なる部分は、昇圧整流回路１Ｂの構成が昇圧整流回路１の構成と異なる点である。
図６に示すように、昇圧整流回路１Ｂは、第１の実施形態の昇圧整流回路１と同様に、ダイオードＤ1，ダイオードＤ2，ダイオードＤx及びダイオードＤyのダイオードブリッジと、平滑コンデンサＣdから構成されている。
ここで、ダイオードＤxとダイオードＤyとにも、同様に、各々並列にスイッチ素子Ｘ，Ｙが接続されている。すなわち、可制御及び非可制御主アームを持つブリッジ接続とされている。これらのスイッチ素子Ｘ，Ｙは、例えば、トランジスタ等で構成される。
しかしながら、昇圧整流回路１Ｂは、昇圧整流回路１に対して、ダイオードＤ1の位置と、ダイオードＤyの位置とが入れ替わった構成となっている。
また、平滑コンデンサＣdに代えて、２次電池であっても使用可能であるが、２次電池の場合には装置外に設置されることはない。
【００２８】
図７及び図８に示す第２の実施形態の動作としても、第１の実施形態と全く同様であり、異なる点は、ダイオードＤ1の位置と、ダイオードＤyの位置とが入れ替わった構成のため、電流制御インダクタ２の電気エネルギーの蓄積／放出する電流経路が以下のように変更されたのみである。
まず、図７に示す正の半サイクルにおいて、ＥCが∫Δ(t)／ｘより大いとき、制御信号Ｓxが「Ｈ」レベルとなり、スイッチ素子Ｘがオン状態とされ、電流制御インダクタ２に電気エネルギーが蓄積されることにより、▲５▼の経路を電流が流れ、これにより、徐々に入力される交流電流が増加する。
一方、ＥCが∫Δ(t)／ｘより小さいとき、制御信号Ｓxが「Ｌ」レベルとなり、スイッチ素子Ｘがオフ状態とされ、電流制御インダクタ２から電気エネルギーが放出されることにより、▲６▼の経路を電流が流れ、これにより、徐々に入力される交流電流が減少する。
【００２９】
また、図８に示す負の半サイクルにおいて、ＥCが∫Δ(t)／ｘより小さいとき、制御信号Ｓyが「Ｈ」レベルとなり、スイッチ素子Ｙがオン状態とされ、電流制御インダクタ２に電気エネルギーが蓄積されることにより、▲７▼の経路を電流が流れ、これにより、徐々に入力される交流電流が増加する。
一方、ＥCが∫Δ(t)／ｘより大きいとき、制御信号Ｓyが「Ｌ」レベルとなり、スイッチ素子Ｙがオフ状態とされ、電流制御インダクタ２から電気エネルギーが放出されることにより、▲８▼の経路を電流が流れ、これにより、徐々に入力される交流電流が減少する。
上述した、第２の実施形態によるコンバータの効果も、第１の実施形態のコンバータの効果と同様である。
【００３０】
＜第３の実施形態＞
第３の実施形態のコンバータの第１のコンバータと異なる部分は、第２の実施形態と同様に、昇圧整流回路１Ｃの構成が昇圧整流回路１の構成と異なり、正弦波入出力単相倍電圧交直変換回路として構成されている点である。
図９に示すように、昇圧整流回路１Ｃは、直列に接続されたダイオードＤU及びダイオードＤVの各々に、並列にスイッチ素子Ｕ，スイッチ素子Ｖが接続されている。また、昇圧整流回路１Ｃにおいて、直列に接続された平滑コンデンサＣU及び平滑コンデンサＣVが、上記直列に接続されたダイオードＤU及びダイオードＤVと、並列に接続されている。
また、平滑コンデンサＣU，平滑コンデンサＣd各々に代えて、２次電池であっても使用可能であるが、２次電池の場合には装置外に設置されることはない。
【００３１】
図１０及び図１１に示す第３の実施形態の動作としても、第１及び第２の実施形態と全く同様であり、異なる点は、単相交流を入力して倍電圧として出力するため、平滑コンデンサＣU及び平滑コンデンサCVが直列に接続された構成のため、電流制御インダクタ２の電気エネルギーの蓄積／放出する電流経路が以下のように変更されたのみである。
まず、図１０に示す正の半サイクルにおいて、ＥCが∫Δ(t)／ｘより大いとき、制御信号Ｓxが「Ｈ」レベルとなり、スイッチ素子Ｖがオン状態とされ、電流制御インダクタ２に電気エネルギーが蓄積されることにより、Ｏの経路を電流が流れ、これにより、徐々に入力される交流電流が増加する。
一方、ＥCが∫Δ(t)／ｘより小さいとき、制御信号Ｓxが「Ｌ」レベルとなり、スイッチ素子Ｖがオフ状態とされ、電流制御インダクタ２から電気エネルギーが放出されることにより、Ｐの経路を電流が流れ、これにより、徐々に入力される交流電流が減少する。
【００３２】
また、図１１に示す負の半サイクルにおいて、ＥCが∫Δ(t)／ｘより小さいとき、制御信号Ｓyが「Ｈ」レベルとなり、スイッチ素子Ｕがオン状態とされ、電流制御インダクタ２に電気エネルギーが蓄積されることにより、Ｑの経路を電流が流れ、これにより、徐々に入力される交流電流が増加する。
一方、ＥCが∫Δ(t)／ｘより大きいとき、制御信号Ｓyが「Ｌ」レベルとなり、スイッチ素子Ｕがオフ状態とされ、電流制御インダクタ２から電気エネルギーが放出されることにより、Ｒの経路を電流が流れ、これにより、徐々に入力される交流電流が減少する。
上述した、第３の実施形態によるコンバータの効果も、第１及び第２の実施形態のコンバータの効果と同様である。
なお、上述してきた説明における電流制御インダクタとしては、トランスの漏れインダクタンスや配線のインダクタンスなどの寄生インダクタンスを利用することもできる。
【００３３】
【発明の効果】
本願発明によれば、一定周期毎に、この周期における交流電流値と目標電流値との差である誤差を積分器により積分して、この積分値が予め設定されたしきい値を越えるか否かにより、昇圧整流回路のスイッチ素子をオン／オフ制御して、インダクタに電気エネルギーを蓄積・放出することにより、連系点から入力される交流電流を上記目標電流値とする制御を行うため、ノイズフィルタを使用しなくとも、入力される交流電流の波形をひずませずに目標電流値（目標関数ｊ(t)）に対して追従させて制御することが可能である。
すなわち、本発明によれば、上述した第１〜第３の実施形態によるコンバータは、抵抗負荷に対する電流供給と同様に、交流側を所定の正弦波に保ちつつ、直流出力を一定値に制御することが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態によるコンバータの構成を示すブロック図である。
【図２】図１における入力電流指令値決定回路１０の構成を示すブロック図である。
【図３】本発明の第１の実施形態及び第２の実施形態の動作例を示すタイミングチャートである。
【図４】第１の実施形態のコンバータにおいて、正の半サイクルにおける、電流制御インダクタ２の電気エネルギーの蓄積／放出する電流経路を示す概念図である。
【図５】第１の実施形態のコンバータにおいて、負の半サイクルにおける、電流制御インダクタ２の電気エネルギーの蓄積／放出する電流経路を示す概念図である。
【図６】本発明の第２の実施形態によるコンバータの構成を示すブロック図である。
【図７】第２の実施形態のコンバータにおいて、正の半サイクルにおける、電流制御インダクタ２の電気エネルギーの蓄積／放出する電流経路を示す概念図である。
【図８】第２の実施形態のコンバータにおいて、負の半サイクルにおける、電流制御インダクタ２の電気エネルギーの蓄積／放出する電流経路を示す概念図である。
【図９】本発明の第３の実施形態によるコンバータの構成を示すブロック図である。
【図１０】第３の実施形態のコンバータにおいて、正の半サイクルにおける、電流制御インダクタ２の電気エネルギーの蓄積／放出する電流経路を示す概念図である。
【図１１】第３の実施形態のコンバータにおいて、負の半サイクルにおける、電流制御インダクタ２の電気エネルギーの蓄積／放出する電流経路を示す概念図である。
【図１２】従来例によるコンバータにおけるスイッチ素子の制御回路を示すブロック図である。
【符号の説明】
１，１Ｂ，１Ｃ昇圧整流回路
２電流制御インダクタ
３単相交流電圧源
４交流フィルタ
５出力電圧検出器
６出力電流検出器
７出力電圧検出回路
８出力電流検出回路
９正弦波出力器
１０入力電流指令値決定回路
１１インダクタ電流検出器
１２オペアンプ
１３積分回路
１４，１９コンパレータ
１５，１６フリップフロップ
１７，２０インバータ
１８ラッチクロック発信回路
２１遅延回路
２２，２５加算器
２３，２９乗算器
２４連系点（受電源）電圧位相検出回路
２６，２７一次遅れ回路
２８演算器
Ｃｄ，ＣU，ＣV 平滑コンデンサ
Ｄ1，Ｄ2，Ｄx，Ｄy，ＤU，ＤV ダイオード
Ｘ，Ｙ，Ｕ，Ｖスイッチ素子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a switching type high power factor converter used for a sine wave input single phase rectifier circuit or the like in a DC power supply.
[0002]
[Prior art]
In general, in home appliances and communication devices, a DC power supply is often used, and in recent years, a rectifier circuit made of a semiconductor, especially a mixed bridge composed of a diode bridge and a transistor, is used to obtain DC from commercial AC. Is used.
Here, since home appliances and industrial power supply devices are harmonic generation sources, in order to improve the power factor and the waveform, it is necessary to convert the input current input to the mixed bridge into a sine wave.
Therefore, in order to turn the input current to the mixed bridge into a sine wave, the PWM method is used as a technique for turning on / off the transistors X and Y of the mixed bridge, for example.
For example, as this type of method, a triangular wave comparison method shown in FIG. 12A and a hysteresis comparator type control circuit for transistors X and Y shown in FIG. 12B have been proposed.
[0003]
FIG. 12 (a) is published in the British Institute of Electrical Engineers Journal (IEE PROCEEDINGS-B, Vol. 138, No. 5, SEPTEMBER 1991), “Novelfull bridge semicontrolled switch mode rectifier” by S. Manias. Here, the control circuit of FIG. 12A compares the current error Δ (t) (= iLp (t) −j (t)) with the triangular carrier wave, and the connection point between the AC system and the AC / DC converter. Voltage v _i When (t) is the following condition, the corresponding transistor X and transistor Y are controlled.
For example, the control circuit is v _i When (t) ≧ 0, the transistor X is turned on, the transistor Y is turned off, and v _i When (t) <0, a control signal is output so that the transistor X is turned off and the transistor Y is turned on.
On the other hand, the control circuit of FIG. 12 (b) was published in the Journal of the Institute of Electrical Engineers of Japan (T.IEE Japan, Vol.115-D, No.2, 1995), “Reduction of Capacitor Capacity of Half-Bridge PWM Converter”. This is a replacement for the hysteresis comparator shown in the carrier wave comparison part of Fig. 12 (a). The other operations are the same, and the transistors X and Y are controlled to convert the input current to the composite bridge into a sine wave. ing.
[0004]
[Problems to be solved by the invention]
However, it has been pointed out that both of the above-described control systems of the boost rectifier circuit using the control circuits of FIGS. 12 (a) and 12 (b) cause waveform distortion. There is no guarantee of control.
Furthermore, with the introduction of the harmonic guidelines by the Agency for Natural Resources and Energy in 1994, a switching type rectifier (Switch Mode Rectifier) that has few harmonics and is simple and easy to handle has been required.
[0005]
Therefore, a switching algorithm has been devised that makes the input current to the step-up rectifier circuit substantially equal to a power factor of 1 for commercial AC (Japanese Patent Application No. 9-15). 16 34).
As a control method, first, the actual AC current iLp (t) at the interconnection point is detected at a certain periodic detection timing output from the pulse generator 2, and the actual AC current iLp (t) and the sine are detected. Compare with the target function for wave alternating current.
Then, an error function that is a difference between the actual AC current and the target function is derived, and the pulse width converter 1 after a predetermined control time based on the value of the target function and the error function obtained at the detection timing. Thus, a gate signal is supplied to each transistor to perform ON / OFF control.
That is, according to the sign of the error function, the control method performs control so that the actual alternating current at the interconnection point follows the target function, and can control the input current to be almost a power factor of 1.
However, when the control method detects an actual alternating current at the detection timing, in actuality, noise from an internal circuit such as a home appliance or a communication device is superimposed on the detected actual alternating current value. Even if it passes through a filter, there is a drawback that an accurate value cannot be obtained and the input current is distorted.
[0006]
The present invention has been made under such a background, and does not cause distortion due to noise from internal circuits such as home appliances and communication equipment in the input current. An object of the present invention is to provide a high power factor converter capable of performing control.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, a high power factor converter according to claim 1 is a diode bridge (in the first and second embodiments, diodes D1 and D2) in which alternating current is supplied via an inductor (for example, current control inductor 2). D2, Dx, Dy, diodes DU, DV in the third embodiment, and predetermined diodes in the diode bridge (diodes Dx, Dy in the first and second embodiments, diodes DU, in the third embodiment) DV) and switching elements connected in parallel (switch elements X and Y in the first and second embodiments, switch elements U and V in the third embodiment) and a smoothing capacitor (first and second implementations). A booster rectifier circuit (capacitor Cd in the third embodiment, CU, CV in the third embodiment) (a boost rectifier circuit 1 in the first embodiment, a boost rectifier circuit in the second embodiment) 1B, the step-up rectifier circuit 1C in the third embodiment, the first measurement circuit (inductor current detector 11) that measures the actual AC current value input to the diode bridge, and the step-up rectifier circuit A second measurement circuit (output current detection circuit 8) that measures the direct current output from the third output circuit, a third measurement circuit (output voltage detection circuit 7) that measures the direct current voltage output from the step-up rectifier circuit, A target value calculation circuit (input current command value determination circuit 10) that calculates a target current value of the alternating current based on a reference sine wave waveform synchronized with the direct current current, the direct current voltage, and the alternating current sine wave; An error integration circuit (integration circuit 13) that obtains an error of a difference between the target current value and the actual AC current value, integrates the error in a predetermined integration time, and outputs an integration value as the integration result, and the integration value Based on There are characterized by comprising a switch element control circuit (a control circuit C) for turning on / off control of the switching element.
[0008]
3. The high power factor converter according to claim 2, wherein the switch element control circuit compares the integral value with a preset threshold value when the integral time has elapsed, and turns the switch element on / off. And controlling to store or release electric energy in the inductor so that the actual alternating current value becomes the target current value.
The high power factor converter according to claim 3 is characterized in that the switch element control circuit includes a flip-flop that latches data for on / off control of the switch element for the integration time.
[0009]
The high power factor converter according to claim 4 is characterized in that the error integration circuit integrates a value obtained by dividing the error by a predetermined coefficient and outputs the integration result as an integration value.
6. The high power factor converter according to claim 5, wherein in the control in which the switching control circuit uses the actual AC current value as the target current value, the control position in the sine wave is a positive half cycle of the sine wave. A polarity determination circuit for determining whether the cycle is a negative half cycle is provided.
[0010]
The method for controlling a high power factor converter according to claim 6 is a step-up rectifier circuit comprising a diode bridge, a switch element connected in parallel with a predetermined diode in the diode bridge, and a smoothing capacitor. A second process of measuring the actual AC current value of the alternating current input to the diode bridge, and a third process of measuring the direct current output from the boost rectifier circuit. Based on a reference sine wave waveform synchronized with the DC current, the DC voltage, and the AC sine wave, and a fourth process of measuring a DC voltage output from the step-up rectifier circuit. And calculating a difference between the target current value and the actual AC current value, and integrating the error during a predetermined integration time. A sixth step of outputting, on the basis of the integral value, and having a seventh step of controlling the switching element ON / OFF.
[0011]
7. The method of controlling a high power factor converter according to claim 6, wherein the seventh step compares the integration value with a preset threshold value when the integration time has elapsed by the switch element control circuit. And a step of controlling the actual alternating current value to be the target current value by controlling on / off of the switch element and accumulating or releasing electric energy in the inductor.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
<First Embodiment>
FIG. 1 is a block diagram showing a configuration of a high power factor converter according to a first embodiment of the present invention. In this figure, a step-up rectifier circuit 1 is supplied with a single-phase alternating current from a single-phase alternating current voltage source 3 via a current control inductance Lp. The single-phase alternating current is stepped up and rectified from an output terminal A and an output terminal B. Output DC voltage.
The AC filter 4 is provided so that inadvertent noise from the step-up rectifier circuit 1 side is not given to the system of the single-phase AC voltage source 3.
[0013]
The step-up rectifier circuit 1 is composed of a diode D1, a diode D2, a diode Dx, a diode bridge of a diode Dy, and a smoothing capacitor Cd.
Here, a switch element X and a switch element Y are connected in parallel to the diode Dx and the diode Dy, respectively. That is, it is a bridge connection having a controllable and non-controllable main arm. These switch elements X and Y are constituted by transistors or the like, for example. Further, a secondary battery can be used instead of the smoothing capacitor Cd, but in the case of a secondary battery, it is not installed outside the apparatus.
The output voltage detection circuit 7 obtains (detects) a voltage value E D between the output terminal A and the output terminal based on the voltage data from the output voltage detector 5.
The output current detection circuit 8 obtains (detects) a current value ID between the output terminal A and the output terminal based on the current data from the output current detector 6.
The sine wave output device 9 outputs a reference sine wave synchronized with the single-phase AC supplied from the single-phase AC voltage source 3.
[0014]
The input current command value determination circuit 10 generates a target function j (t) based on the reference sine wave, the voltage value Ed, and the current value ID. This target function j (t) is a power factor 1 or a delayed or advanced sine wave, and is a single-phase alternating current input corresponding to the voltage value Ed and current value ID (that is, power output from the converter). The target value of the current value at each time is shown.
Here, in the case of a rectifier, the input current command value determination circuit 10 has a configuration shown in FIG. In this case, the load current (output current) at time t is ID (t) [A], and the set value of the DC voltage of the boost rectifier circuit 1 is VD [V]. Here, VD ≧ 2 ^(1/2) Consider only the case of EA, that is, the boost rectifier circuit 1 is a boost rectifier. EA is the effective value of the single-phase AC voltage. Further, the target power factor angle of the actual alternating current iLp (t) at the interconnection point is set to θ [rad] (π / 2 ≧ θ> 0). The interconnection point mentioned here indicates that the step-up rectifier circuit of the single-phase AC system and the home appliances, industrial equipment, etc. are linked.
[0015]
The connection point voltage phase detection circuit 24 detects the voltage phase of the connection point using a PLL (Phase Locked Loop) or the like. Based on this voltage phase and the target power factor angle θ, the calculator 28 calculates 2 ^(1/2) Calculate the voltage value of sin (ωt−θ) [V].
The first-order lag circuit 26 is based on a value “VD−ED” obtained by subtracting the output voltage ED from the set value VD of the DC voltage by the adder 22, and the feedback term (VD−ED) · (K / (1 + T1 · S )).
The first-order lag circuit 27 is based on a value “VD · ID” obtained by multiplying the set value VD of the DC voltage and the load current ID by the multiplier 23, and VD · ID / EA · cos (1 + T2 · S) is generated.
Then, the interconnection point voltage phase detection circuit 24 adds the above-mentioned feedback term and feedforward term by the adder 25, and the result obtained by the calculator 28 is added to the addition result. ^(1/2) By multiplying sin (ωt−θ) by the multiplier 29, a target function j (t) is obtained as an expression (1) shown below as a result of the multiplication.
[Expression 1]

[0016]
Returning to FIG. 1, the inductor current detector 11 detects and outputs the actual AC current value iLp (t) flowing to the current control inductor 2.
The operational amplifier 12 converts the actual alternating current value iLp (t) and the target function j (t) into voltages, and multiplies the difference between these voltages, that is, the error value Δ (t) by the coefficient “1 / x”. Then, the multiplication result value Δ (t) / x is output to the integration circuit 13.
The integration circuit 13 integrates the input value Δ (t) / x for a predetermined integration time Ts (= tn + 1−tn = tn + 2−tn + 1 =...), And the value Δ (t). / X is set to ∫Δ (t) / x and output to the comparator 14.
The coefficient x used here exceeds the power supply voltage value of the logic circuit when Δ (t) is continuously integrated during the integration time Ts. Therefore, the integration value is the same value at any integration time. It is used to divide each error value Δ (t) to be (the power supply voltage value of the logic circuit), and is adjusted and set so that the integrated value becomes an appropriate voltage level with respect to the tracking error EC. The
[0017]
The comparator 14 compares the input ∫Δ (t) / x with the tracking error EC. As a result of the comparison, when Ec> ∫Δ (t) / x, “H” level, EC <∫Δ (t ) / X outputs “L” level.
The follow-up error EC is used as a reference level when the current value of the single-phase alternating current input to the boost rectifier circuit 1 is made to follow the target function j (t) in the present invention. Therefore, the tracking error EC is set in advance to a value that does not exceed the absolute error je that should not be exceeded in the control of the target function j (t) in the tracking control operation for the target function j (t). Yes.
That is, the result of comparison between the integrated value ∫Δ (t) / x and the tracking error EC is actually caused by delays caused by the circuits of the control circuit C, switching speeds of the switch elements X and Y, control delay of the current control inductor 2, and the like. Thus, since the current value of the alternating current is increased or decreased by the time required to control the current value of the actual alternating current of the alternating current input to the converter 1, a value that does not exceed the absolute error je due to this increase or decrease. It is necessary to adjust and set to.
Thereby, as shown in FIG. 3 which is a timing chart of the control of the present invention, the target function j (t) can be controlled in the range of j (t) ± je.
[0018]
The comparison result is output to the data input terminal D of the flip-flop 15, inverted by the inverter 17, and supplied to the data input terminal D of the flip-flop 16 as an inverted level.
Further, a latch clock CLK having a predetermined width, which is output from the latch clock transmission circuit 18 at every predetermined period Ts, is input to the clock terminals CK of the flip-flop 15 and the flip-flop 16. 16 latches data input to the input terminal D at the rising edge of the latch clock CLK.
When the reset signal RES is input from the comparator 19 to the reset terminal CLR of the flip-flop 15 and the reset signal RES is “L” level, the flip-flop 15 resets the latched data and sets the “L” level. Output.
On the other hand, when the reset signal RES is input from the comparator 19 after being inverted by the inverter 20 to the reset terminal CLR of the flip-flop 16 and the reset signal RES is at “H” level, the flip-flop 15 stores the latched data. Reset and output “L” level.
[0019]
The comparator 19 compares the voltage level of the reference sine wave with the ground potential (0 V). If the reference sine wave is a positive half cycle, the comparator 19 outputs the reset signal RES at the “H” level and the reference sine wave is negative. In the case of a half cycle, the reset signal RES is output at the “L” level.
That is, when the reference sine wave is a positive cycle, the flip-flop 15 is available, and when the reference sine wave is a negative cycle, the flip-flop 16 is available.
The delay circuit 21 delays the latch clock CLK by a time Td and outputs the delayed clock to the integrating circuit 13. The integrating circuit 13 resets the integrated value that has been integrated by the delayed pulse of the latch clock CLK.
[0020]
Next, an operation example of the first embodiment will be described with reference to FIGS.
In the following description of the operation example based on the timing chart of FIG. 3, for example, it is assumed that the circuit of FIG. 1 is operating in a steady state, and the positive half-cycle part of the single-phase alternating current will be described. At this time, the reset signal RES is output at the “H” level because of the positive half cycle. At this time, the reference value function that follows the target function j (t) is j (t) + EC.
Further, since the control signal Sx output from the flip-flop 15 is at “H” level, the switch element X is in an ON state, and a current flows in the path (1) shown in FIG. Electric energy is stored, and the actual alternating current iLp (t) is increasing. At this time, since the control signal Sy output from the flip-flop 16 is at “L” level, the switch element Y is in the OFF state.
[0021]
At time tn, the comparator 14 compares 積分 Δ (t) / x obtained by integrating the integration time Ts with the tracking error Ec and outputs “L” level because ∫Δ (t) / x is larger. Yes.
At this time, since the latch clock transmission circuit 18 sets the latch clock CLK to the “H” level, the flip-flop 15 latches the “L” level data and outputs the “L” level control signal Sx from the output terminal Q. . As a result, the switch element X transitions from the on state to the off state.
As a result, the current control inductor 2 supplies the stored electric energy to the output terminal A side via the diode D1 through the path {circle around (2)}.
The actual alternating current iLp (t) gradually decreases and approaches the target function j (t).
Next, at time tn + Td, a delayed “H” level pulse of the latch clock signal CLK is input to the integrating circuit 13 and ∫Δ (t) / x as an integrated value is reset to “0”.
[0022]
Next, at time tn + 1, the comparator 14 compares 積分 Δ (t) / x obtained by integrating the integration time Ts with the follow-up error EC, and ∫Δ (t) / x is larger. The level is output.
For this reason, since the control signal Sx does not change from the “L” level, the switch element X remains in the OFF state, and the current control inductor 2 passes through the path {circle around (2)} and stores the stored electric energy via the diode D1. The actual alternating current iLp (t) further approaches the target function j (t).
At time tn + 1 + Td, the delayed “H” level pulse of the latch clock signal CLK is input to the integrating circuit 13, and ∫Δ (t) / x as an integrated value is reset to “0”.
[0023]
Next, at time tn + 2, the comparator 14 compares 積分 Δ (t) / x obtained by integrating the integration time Ts with the tracking error E C, and outputs “H” level because E C is larger. .
At this time, since the latch clock transmission circuit 18 sets the latch clock CLK to the “H” level, the flip-flop 15 latches the “H” level data and outputs the “H” level control signal Sx from the output terminal Q. . As a result, the switch element X transitions from the off state to the on state.
As a result, the current control inductor 2 starts to accumulate electric energy in the current control inductor 2 through the path {circle around (1)}.
Then, in order to store electric energy in the current control inductor 2, the actual alternating current iLp (t) gradually increases and moves away from the target function j (t).
Next, at time tn + 2 + Td, the delayed “H” level pulse of the latch clock signal CLK is input to the integrating circuit 13, and ∫Δ (t) / x as an integrated value is reset to “0”. .
The processes described above are sequentially repeated according to the output timing of the latch clock CLK.
[0024]
Further, when the AC waveform becomes a negative half cycle, a negative half cycle reference sine wave is input from the sine wave output device 9 to the input current command value determination circuit 10, so that the target corresponding to the negative half cycle is obtained. A function j (t) is generated and output to the operational amplifier 12.
At this time, the reference value function that follows the target function j (t) is j (t) -EC.
In other operations, the flip-flop 16 outputs the control signal Sy to the switch element Y instead of the flip-flop 15 outputting the control signal Sx to the switch element X, and exactly the same processing is performed except for the control reference value. Is called.
In the case of the negative half cycle, the reset signal RES is at the “L” level and the control signal Sx output from the flip-flop 15 is at the “L” level, so that the switch element X is in the off state.
[0025]
Here, when EC is smaller than ∫Δ (t) / x, the control signal Sy becomes “H” level, the switch element Y is turned on, and electric energy is accumulated in the current control inductor 2. An electric current flows through the path 3 ▼, whereby the alternating current that is gradually input increases.
On the other hand, when EC is larger than ∫Δ (t) / x, the control signal Sy becomes “L” level, the switch element Y is turned off, and electric energy is discharged from the current control inductor 2, A current flows through the path 4, thereby gradually reducing the alternating current input.
[0026]
The converter according to the first embodiment described above detects the actual AC current iLp (t) at the interconnection point based on a constant periodic output timing of the latch clock CLK from the latch clock transmission circuit 18, and this actual AC current. iLp (t) is compared with the target function j (t) for the sinusoidal alternating current, and these error values Δ (t) are derived, and this value is integrated during the integration time Ts. Based on the comparison result between Δ (t) / x and the tracking error EC, each switch element is on / off controlled, and electric current is charged / discharged to / from the current control inductor 2 to control the alternating current input. Therefore, the actual alternating current iLp (t) at the interconnection point can be controlled within the range of j (t) ± je with respect to the target function j (t), and the input current is set to a power factor of approximately 1. Control is possible.
Further, in the converter, during the integration period Ts, noise from internal circuits such as home appliances and communication devices is applied to the actual AC current value iLp (t) and the measured actual AC current iLp ( Even if this noise is superimposed on the numerical value of t), the noises cancel each other during the integration period Ts, and an accurate integrated value as an evaluation value (actual AC current iLp (t as an actual measured value at the interconnection point) ) Is obtained, and even without using a noise filter, it is possible to control by following the target function j (t) without distorting the waveform of the input alternating current. .
That is, according to the present invention, the converter according to the first embodiment described above can control the DC output to a constant value while keeping the AC side at a predetermined sine wave, as in the case of supplying current to the resistive load. It is.
[0027]
<Second Embodiment>
The difference of the converter of the second embodiment from the first converter is that the configuration of the boost rectifier circuit 1B is different from the configuration of the boost rectifier circuit 1.
As shown in FIG. 6, the boost rectifier circuit 1B is composed of a diode bridge of a diode D1, a diode D2, a diode Dx and a diode Dy, and a smoothing capacitor Cd, similarly to the boost rectifier circuit 1 of the first embodiment. Yes.
Here, switch elements X and Y are connected in parallel to the diode Dx and the diode Dy, respectively. That is, it is a bridge connection having a controllable and non-controllable main arm. These switch elements X and Y are constituted by transistors or the like, for example.
However, the boost rectifier circuit 1B has a configuration in which the position of the diode D1 and the position of the diode Dy are interchanged with respect to the boost rectifier circuit 1.
Further, a secondary battery can be used instead of the smoothing capacitor Cd, but in the case of a secondary battery, it is not installed outside the apparatus.
[0028]
The operation of the second embodiment shown in FIGS. 7 and 8 is exactly the same as that of the first embodiment, except that the position of the diode D1 and the position of the diode Dy are interchanged. The current path for storing / releasing the electric energy of the current control inductor 2 is only changed as follows.
First, in the positive half cycle shown in FIG. 7, when EC is larger than ∫Δ (t) / x, the control signal Sx becomes “H” level, the switch element X is turned on, and the current control inductor 2 is turned on. By accumulating electric energy, a current flows through the path (5), whereby the alternating current input gradually increases.
On the other hand, when EC is smaller than ∫Δ (t) / x, the control signal Sx becomes “L” level, the switch element X is turned off, and the electric energy is released from the current control inductor 2, so that A current flows through the path ▼, whereby the alternating current input gradually decreases.
[0029]
Further, in the negative half cycle shown in FIG. 8, when EC is smaller than ∫Δ (t) / x, the control signal Sy becomes “H” level, the switch element Y is turned on, and the current control inductor 2 is electrically connected. As the energy is accumulated, a current flows through the path (7), and the alternating current input gradually increases.
On the other hand, when EC is larger than ∫Δ (t) / x, the control signal Sy becomes “L” level, the switch element Y is turned off, and electric energy is released from the current control inductor 2, so that ▲ 8 A current flows through the path ▼, whereby the alternating current input gradually decreases.
The effect of the converter according to the second embodiment described above is the same as the effect of the converter according to the first embodiment.
[0030]
<Third Embodiment>
The difference of the converter of the third embodiment from the first converter is that the configuration of the boost rectifier circuit 1C is different from the configuration of the boost rectifier circuit 1 as in the second embodiment, and the sine wave input / output single-phase voltage doubler. It is a point configured as an AC / DC converter circuit.
As shown in FIG. 9, in the step-up rectifier circuit 1C, a switch element U and a switch element V are connected in parallel to each of a diode DU and a diode DV connected in series. In the step-up rectifier circuit 1C, the smoothing capacitor CU and the smoothing capacitor CV connected in series are connected in parallel with the diode DU and the diode DV connected in series.
In addition, a secondary battery can be used in place of the smoothing capacitor CU and the smoothing capacitor Cd, but in the case of a secondary battery, it is not installed outside the apparatus.
[0031]
The operation of the third embodiment shown in FIGS. 10 and 11 is exactly the same as that of the first and second embodiments, except that a single-phase alternating current is input and output as a double voltage. Since the capacitor CU and the smoothing capacitor CV are connected in series, the current path for storing / releasing the electric energy of the current control inductor 2 is only changed as follows.
First, in the positive half cycle shown in FIG. 10, when EC is larger than ∫Δ (t) / x, the control signal Sx becomes “H” level, the switch element V is turned on, and the current control inductor 2 is turned on. By accumulating electric energy, a current flows through the O path, whereby the alternating current input gradually increases.
On the other hand, when EC is smaller than ∫Δ (t) / x, the control signal Sx becomes “L” level, the switch element V is turned off, and the electric energy is released from the current control inductor 2, whereby P A current flows through the path, whereby the alternating current that is gradually input decreases.
[0032]
Further, in the negative half cycle shown in FIG. 11, when EC is smaller than ∫Δ (t) / x, the control signal Sy becomes “H” level, the switch element U is turned on, and the current control inductor 2 is electrically connected. As the energy is stored, a current flows through the Q path, whereby the alternating current that is gradually input increases.
On the other hand, when E C is larger than ∫Δ (t) / x, the control signal Sy becomes “L” level, the switch element U is turned off, and electric energy is released from the current control inductor 2, whereby R of A current flows through the path, whereby the alternating current that is gradually input decreases.
The effect of the converter according to the third embodiment described above is the same as the effect of the converter according to the first and second embodiments.
As the current control inductor in the above description, parasitic inductance such as transformer leakage inductance or wiring inductance can be used.
[0033]
【The invention's effect】
According to the present invention, an error, which is the difference between the alternating current value and the target current value in this cycle, is integrated by an integrator at every fixed cycle, and whether or not the integrated value exceeds a preset threshold value. In order to control the switching element of the step-up rectifier circuit to be turned on / off and to store / discharge electric energy in the inductor, the alternating current input from the interconnection point is controlled to the target current value. Even without using a noise filter, it is possible to perform control by following the target current value (target function j (t)) without distorting the waveform of the input alternating current.
That is, according to the present invention, the converters according to the first to third embodiments described above control the DC output to a constant value while maintaining the AC side at a predetermined sine wave, as in the case of current supply to the resistive load. It is possible.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a converter according to a first embodiment of the present invention.
2 is a block diagram showing a configuration of an input current command value determination circuit 10 in FIG.
FIG. 3 is a timing chart showing an operation example of the first embodiment and the second embodiment of the present invention.
FIG. 4 is a conceptual diagram showing a current path for storing / releasing electric energy of a current control inductor 2 in a positive half cycle in the converter of the first embodiment.
FIG. 5 is a conceptual diagram showing a current path for storing / releasing electric energy of a current control inductor 2 in a negative half cycle in the converter of the first embodiment.
FIG. 6 is a block diagram showing a configuration of a converter according to a second embodiment of the present invention.
FIG. 7 is a conceptual diagram showing a current path for accumulating / releasing electric energy of a current control inductor 2 in a positive half cycle in the converter of the second embodiment.
FIG. 8 is a conceptual diagram showing a current path for storing / releasing electric energy of a current control inductor 2 in a negative half cycle in the converter of the second embodiment.
FIG. 9 is a block diagram showing a configuration of a converter according to a third embodiment of the present invention.
FIG. 10 is a conceptual diagram showing a current path for accumulating / releasing electric energy of a current control inductor 2 in a positive half cycle in the converter of the third embodiment.
FIG. 11 is a conceptual diagram showing a current path for accumulating / releasing electric energy of a current control inductor 2 in a negative half cycle in the converter of the third embodiment.
FIG. 12 is a block diagram showing a switch element control circuit in a converter according to a conventional example.
[Explanation of symbols]
1,1B, 1C Boost rectifier circuit
2 Current control inductor
3 Single-phase AC voltage source
4 AC filter
5 Output voltage detector
6 Output current detector
7 Output voltage detection circuit
8 Output current detection circuit
9 Sine wave output device
10 Input current command value decision circuit
11 Inductor current detector
12 operational amplifier
13 Integration circuit
14,19 Comparator
15,16 flip-flop
17, 20 Inverter
18 Latch clock generator
21 Delay circuit
22,25 adder
23, 29 multiplier
24 Interconnection point (power supply) voltage phase detection circuit
26, 27 First-order lag circuit
28 Calculator
Cd, CU, CV smoothing capacitor
D1, D2, Dx, Dy, DU, DV diode
X, Y, U, V switch elements

Claims

A step-up rectifier circuit including a diode bridge to which alternating current is supplied via an inductor, a switch element connected in parallel with a predetermined diode in the diode bridge, and a smoothing capacitor;
A first measurement circuit for measuring an actual AC current value of the AC input to the diode bridge;
A second measurement circuit for measuring a direct current output from the boost rectifier circuit;
A third measuring circuit for measuring a DC voltage output from the boost rectifier circuit;
A target value calculation circuit that calculates a target current value of the alternating current based on a reference sine wave waveform synchronized with the direct current, the direct current voltage, and the alternating current sine wave;
An error integration circuit that calculates an error between the target current value and the actual AC current value, integrates the error in a predetermined integration time, and outputs an integration value as the integration result;
A high power factor converter comprising: a switch element control circuit that controls on / off of the switch element based on the integral value.

When the integration time has elapsed, the switching control circuit compares the integration value with a preset threshold value to turn on / off the switch element and store or release electrical energy in the inductor. The high power factor converter according to claim 1, wherein the actual AC current value is controlled to be the target current value.

3. The high power factor converter according to claim 1, wherein the switching control circuit includes a flip-flop that latches data for performing on / off control of the switch element during the integration time. 4. .

4. The high power factor according to claim 1, wherein the error integration circuit integrates a value obtained by dividing the error by a predetermined coefficient, and outputs the integration result as an integration value. converter.

In the control in which the switching control circuit uses the actual AC current value as the target current value, the polarity for determining whether the position of control in the sine wave is a positive half cycle or a negative half cycle of the sine wave The high power factor converter according to claim 1, further comprising a determination circuit.

A first step in which alternating current is supplied via an inductor to a step-up rectifier circuit including a diode bridge, a switching element connected in parallel with a predetermined diode in the diode bridge, and a smoothing capacitor;
A second step of measuring the AC actual AC current value input to the diode bridge;
A third step of measuring a direct current output from the boost rectifier circuit;
A fourth step of measuring a DC voltage output from the boost rectifier circuit;
A fifth step of calculating a target current value of the alternating current based on a reference sine wave waveform synchronized with the direct current, the direct current voltage, and the alternating current sine wave;
A sixth step of obtaining an error between the target current value and the actual AC current value, integrating the error in a predetermined integration time, and outputting an integrated value;
And a seventh process of controlling on / off of the switch element based on the integral value.

The seventh step is a step of comparing the integral value with a preset threshold value when the integration time has elapsed by the switch element control circuit, and controlling the on / off of the switch element, 7. The method of controlling a high power factor converter according to claim 6, further comprising a step of storing or discharging electric energy in the inductor to control the actual AC current value to be the target current value.