JP3677142B2

JP3677142B2 - Synchronous detector

Info

Publication number: JP3677142B2
Application number: JP17047497A
Authority: JP
Inventors: 稔永田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-06-26
Filing date: 1997-06-26
Publication date: 2005-07-27
Anticipated expiration: 2017-06-26
Also published as: JPH1117758A

Description

【０００１】
【発明の属する技術分野】
この発明は、入力レベルに関係なく、検波レベルを一定にするゲインコントロールを検波した後に行う同期検波器に関する。
【０００２】
【従来の技術】
図９に従来の同期検波器を示す。この図において、１０１は利得制御増幅器、１０２は振幅検波器、１０３，１０４は検波器、１０５は９０度位相器、１０６はコスタス制御器、１０７は基準信号発生器、１１０は入力端子、１１１，１１２は出力端子である。
【０００３】
入力端子１１０から入力された受信信号は、利得制御増幅器１０１と、振幅検波器１０２とで構成される利得制御増幅器によって、受信信号のレベルに関わらず、利得制御増幅器１０１の出力レベルが一定となる。その上で、検波器１０３，１０４により位相検波され、出力端子１１１，１１２に一定レベルの検波出力として出力されようになっている。
【０００４】
また、コスタス制御器１０６は、出力端子１１１，１１２に出力される検波出力をもとに、受信信号を、基準信号発生器１０７から出力される基準信号およびその基準信号を９０度位相器１０５により９０度ずらした基準信号で、検波器１０３，１０４で検波するときの、検波軸のずれ情報を出力し、これで基準信号発生器１０７を制御して、検波器１０３，１０４での検波の際、検波軸がずれないようにしている。
【０００５】
一般に受信器では、受信信号を処理する過程のどこかで、受信信号レベルに関わらず出力レベルを一定にする必要がある。図９の同期検波器では、検波する前の段階で、利得制御増幅器１０１と、振幅検波器１０２とで構成される利得制御増幅器によって、受信信号のレベルに関わらず、利得制御増幅器１０１の出力レベルが一定となるようにしている。しかし、検波前の受信信号は、信号の周波数が高いため、利得制御増幅器の構成に必要な、利得制御増幅器１０１や振幅検波器１０２は、その高い周波数の信号に対応できるものにする必要があり、その分高価で消費電力も多くなっていた。
【０００６】
特に、伝送されてきた信号帯域の信号をそれより低い周波数の中間周波数に一旦変換せずに、伝送されてきた信号帯域から直接検波するダイレクト検波受信器の場合には、図９に示す同期検波器では、伝送されてきた信号帯域の信号の周波数帯で、十分動作する利得制御増幅器が必要となり、その分高価で消費電力も多くなっていた。
【０００７】
このように従来の同期検波器では、検波前の信号周波数が高い部分で利得制御を行っていたため、利得制御増幅器には、高い周波数の信号に対応できるものにする必要があり、その分価格が高くなりまた消費電力も多くなるという欠点があった。
【０００８】
【発明が解決しようとする課題】
上記したように従来の同期検波器では、検波前の信号の周波数が高い部分で利得制御を行っていたため、利得制御増幅器には、高い周波数の信号に対応できるものにする必要があり、その分価格が高くなり、消費電力も多くなるという問題があった。
【０００９】
この発明の目的は、安価で低消費電力の同期検波器を実現することにある。
【００１０】
【課題を解決するための手段】
この発明では、第１の基準信号および、第１の基準信号と位相が９０度ずれた第２の基準信号を発生する基準信号発生手段と、受信された受信信号を、前記基準信号発生手段から発生された第１の基準信号を用いて検波して第１の検波信号を生成する第１検波器と、前記受信信号を、前記基準信号発生手段から発生された第２の基準信号を用いて検波して第２の検波信号を生成する第２検波器と、前記第１検波器から出力された第１の検波信号を利得増幅して第１の出力信号を出力する第１の利得増幅器と、前記第２検波器から出力された第２の検波信号を利得増幅して第２の出力信号を出力する第２の利得増幅器と、前記第１の利得増幅器から出力された第１の出力信号の出力レベルを検出する第１振幅検波器と、前記第２の利得増幅器から出力された第２の出力信号の出力レベルを検出する第２振幅検波器と、前記第１振幅検波器により検出された第１の出力信号の出力レベルと前記第２振幅検波器により検出された第２の出力信号の出力レベルとを加算する加算器と、前記加算器から出力される信号を基に第１の出力信号と第２の出力信号との利得偏差をなくすように利得補正を行い、前記第１および第２の利得増幅器を制御する利得補正手段とを具備することにより、利得制御増幅器は、低くなった信号周波数に対応できるため、動作速度の遅い回路構成で対応が可能になり、その分、安価で低消費電力の同期検波器を実現できる。
【００１１】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照しながら詳細に説明する。図１は、この発明の第１の実施の形態について説明するための回路構成図である。図１において、１７，１８は利得制御増幅器、２０，２１は振幅検波器、２２は加算器、１３，１４は検波器、１５は９０度位相器、１９はコスタス制御器、１６は基準信号発生器、１０は入力端子、１１，１２は出力端子である。
【００１２】
入力端子１０から入力された受信信号は、検波器１３，１４によりＩ出力とＱ出力の２相に位相検波し、それぞれ利得制御増幅器１７，１８で一定レベルとなって、出力端子１１，１２よりそれぞれ一定レベルの検波出力として出力される。
【００１３】
一般に、同期検波器では、検波するときの検波軸がずれた場合、出力されるＩおよびＱの出力にレベル差が生じる。図２は入力レベルが一定の場合の、受信信号と位相検波に使う基準信号発生器１６の出力との位相差に対する、ＩおよびＱ出力の出力レベルの一例を示すものである。図２で示すように検波するときの検波軸のずれに応じて、出力レベルは、正弦波状に変化する。そこで、コスタス制御器１９では、出力端子１１，１２に出力される検波出力をもとに、受信信号を、基準信号発生器１６から出力される基準信号およびその基準信号を９０度位相器１５により９０度ずらした基準信号で、検波器１３，１４で検波するときの、検波軸のずれ情報を出力し、これで基準信号発生器１６を制御して、検波器１３，１４での検波の際、検波軸がずれないようにしている。
【００１４】
具体的には、コスタス制御器１９で、たとえばＩおよびＱ出力をもとに、
−Ｉ＋Ｑ … Ｉ＞０，Ｑ＞０のとき
−Ｉ−Ｑ … Ｉ＜０，Ｑ＞０のとき
＋Ｉ−Ｑ … Ｉ＜０，Ｑ＜０のとき
＋Ｉ＋Ｑ … Ｉ＞０，Ｑ＜０のとき
という演算を行なうと、図３に示すような、同期検波の位相ずれに対応した誤差信号を抽出できる。この誤差信号で、基準信号発生器１６を制御して、検波器１３，１４での検波の際、検波軸がずれないようにしている。
【００１５】
このように、同期検波器では、ＩおよびＱ出力のレベル差から、同期検波の位相ずれを情報を抽出するため、位相ずれに伴うＩおよびＱ軸のレベル差は残す必要がある。
【００１６】
そこで、図１で示すこの発明の実施の形態では、利得制御増幅器１７，１８の利得は、振幅検波器２０，２１で出力レベルを検出し、加算器２２で加算した結果で制御する。これにより、同期検波の位相ずれに伴うＩおよびＱ軸のレベル差を保存したまま、全体として出力レベルを一定にすることができる。
【００１７】
この実施の形態では、受信信号を検波器１３，１４で検波したあとの、信号周波数が低くなった部分で利得制御するようにした。これにより、利得制御増幅器は、低くなった信号周波数に対応できれば良い。このため、利得制御増幅器は、動作速度の遅い回路構成での対応が可能となり、安価で低消費電力のものが容易に実現でき、その分安価で低消費電力の同期検波器が実現できる。
【００１８】
図４は、この発明の第２の実施の形態について説明するための回路構成図である。この実施の形態は、検波後のＩおよびＱ軸それぞれに入る２つの利得制御増幅器に、利得偏差がある場合の対策を行ったものである。なお、第１の実施の形態と同一の構成部分については同一の符号を付して説明する。
【００１９】
入力端子１０から入力された受信信号は、検波器１３，１４によりI 出力とＱ出力の２相に位相検波され、それぞれ利得制御増幅器１７，１８で一定レベルとなり、出力端子１１，１２にそれぞれ一定レベルの検波出力として出力されようになっている。
【００２０】
また、コスタス制御器１９では、出力端子１１，１２に出力される検波出力をもとに、受信信号を、基準信号発生器１６から出力される基準信号およびその基準信号を９０度位相器１５により９０度ずらした基準信号で、検波器１３，１４で検波するときの、検波軸のずれ情報を出力し、これで基準信号発生器１６を制御して、検波器１３，１４での検波の際、検波軸がずれないようにしている。
【００２１】
また、利得制御器２３、加算器２５，２６は、検波後のＩ軸およびＱ軸それぞれに入る２つの利得制御増幅器に、利得偏差がある場合の対策として、２つの利得制御増幅器１７，１８の利得補正を行う回路ブロックである。
【００２２】
ここで、利得制御器２３、加算器２５，２６で構成される、得制御増幅器１７，１８の利得補正手段がなく、検波後のＩ軸およびＱ軸それぞれに入る２つの利得制御増幅器に、利得偏差がある場合、たとえばＩ軸よりもＱ軸に入る利得制御増幅器の利得が大きい場合を考えてみる。
【００２３】
図１で説明したように、同期検波器では、検波するときの検波軸がずれた場合、出力されるＩ出力およびＱ出力にレベル差が生じるが、Ｉ軸よりもＱ軸に入る利得制御増幅器の利得が大きい場合、受信信号と位相検波に使う基準信号発生器出力との位相差に対する、Ｉ出力およびＱ出力の出力レベルは、たとえば図５のようになる。そのためコスタス制御器１９で、図１で示す実施の形態の場合と同じように、Ｉ出力およびＱ出力をもとに、
−Ｉ＋Ｑ … Ｉ＞０，Ｑ＞０のとき
−Ｉ−Ｑ … Ｉ＜０，Ｑ＞０のとき
＋Ｉ−Ｑ … Ｉ＜０，Ｑ＜０のとき
＋Ｉ＋Ｑ … Ｉ＞０，Ｑ＜０のとき
という演算を行なうと、同期検波に位相ずれに対応した誤差信号を抽出できるが、利得制御増幅器１７，１８の利得偏差の影響で、誤差信号の０クロス点が本来の０クロス点である、π／４，３／４・π，５／４・π７／４・πからずれることになる。
【００２４】
図６は、これを位相が０からπ／２までに折り返して重ね、わかりやすくしたものを示す。図６の（ａ）は図５で位相が１．と３．の場合、（ｂ）は図５で位相が２．と４．の場合である。実際には、データによる変調がかかるため、統計的に（ａ）と（ｂ）の取る確率は、１／２ずつとみなせる。そのため、コスタス制御器１９の出力は、平均すると図６（ｃ）のカーブになり、コスタス制御器１９から出力される誤差信号は、本来の０クロス点である、π／４を通るため、この誤差信号をもとに基準信号発生器１６を制御すれば、同期検波での位相誤差は生じない。
【００２５】
ここで、利得制御器２３を追加し、Ｉ出力およびＱ出力をもとに、
−Ｉ＋Ｑ … Ｉ＞０，Ｑ＞０のとき
−（−Ｉ−Ｑ） … Ｉ＜０，Ｑ＞０のとき
＋Ｉ−Ｑ … Ｉ＜０，Ｑ＜０のとき
−（＋Ｉ＋Ｑ） … Ｉ＞０，Ｑ＜０のとき
という演算を行なうと、図７に示す形となり、コスタス制御器１９から出力されるこの誤差信号をもとに基準信号発生器１６を制御することによる同期点のπ／４では、常に正の出力となる。
【００２６】
この例では、Ｉ軸よりもＱ軸に入る利得制御増幅器の利得が大きい場合を考えていたが、当然のことながら、Ｉ軸よりもＱ軸に入る利得制御増幅器の利得が小さい場合の利得制御器２３の出力は負となる。
【００２７】
そこで、利得制御器２３の出力を、加算器２５，２６でＩ軸Ｑ軸それぞれに入る利得制御増幅器の利得制御入力に、互いに逆極性で加算して補正することにより、検波後のＩ軸およびＱ軸それぞれに入る２つの利得制御増幅器１７，１８に、利得偏差がある場合でも、それを補正することができる。
【００２８】
なお、この実施の形態では、検波後のＩ軸およびＱ軸それぞれに入る２つの利得制御増幅器１７，１８に、振幅検波器２０，２１の出力を加算したものに、さらにそれぞれ利得制御器２３の出力を加算し、利得偏差の補正を行っているが、利得制御増幅器１７，１８のいずれか一方に補正を行っても、利得偏差が正しく補正できる。
【００２９】
図８の回路構成図を用いて、この発明の第３の実施の形態について説明する。この実施の形態は、図４で示す検波後のＩ軸およびＱ軸それぞれに入る２つの利得制御増幅器に、利得偏差がある場合の対策を行なう場合に、コスタス制御器１９と利得制御器２３における演算回路を共用し、回路規模の縮小を図ったものである。ここでも、図１および図４と同一の構成部分には同一の符号を付して説明する。
【００３０】
この実施の形態においても、入力端子１０から入力された受信信号は、検波器１３，１４によりI 出力とＱ出力の２相に位相検波され、それぞれ利得制御増幅器１７，１８で一定レベルとなり、出力端子１１，１２にそれぞれ一定レベルの検波出力として出力されようになっている。
【００３１】
また、コスタスおよび利得制御器２４では、出力端子１１，１２に出力される検波出力をもとに、受信信号を、基準信号発生器１６から出力される基準信号およびその基準信号を９０度位相器１５により９０度ずらした基準信号で、検波器１３，１４で検波するときの、検波軸のずれ情報を出力し、これで基準信号発生器１６を制御して、検波器１３，１４での検波の際、検波軸がずれないようにしている。
【００３２】
また同時に、コスタスおよび利得制御器２４、加算器２５，２６は、検波後のＩ軸およびＱ軸それぞれに入る２つの利得制御増幅器に、利得偏差がある場合の対策として、２つの利得制御増幅器１７，１８の利得補正を行う回路ブロックである。
【００３３】
ここで、利得制御増幅器１７，１８の利得補正手段の原理は、図４で示す実施の形態の場合と同様なので省略するが、コスタス制御用の出力は、図４で示す実施の形態の場合と同じように、たとえばＩ出力およびＱ出力をもとに、
−Ｉ＋Ｑ … Ｉ＞０，Ｑ＞０のとき
−Ｉ−Ｑ … Ｉ＜０，Ｑ＞０のとき
＋Ｉ−Ｑ … Ｉ＜０，Ｑ＜０のとき
＋Ｉ＋Ｑ … Ｉ＞０，Ｑ＜０のとき
であり、利得制御用の出力は、図４で示す実施の形態の場合と同じように、たとえばＩ出力およびＱ出力をもとに、
−Ｉ＋Ｑ … Ｉ＞０，Ｑ＞０のとき
−（−Ｉ−Ｑ） … Ｉ＜０，Ｑ＞０のとき
＋Ｉ−Ｑ … Ｉ＜０，Ｑ＜０のとき
−（＋Ｉ＋Ｑ） … Ｉ＞０，Ｑ＜０のとき
であるから、利得制御用の出力は、コスタス制御用の出力はをもとにすると、Ｉ＞０，Ｑ＞０およびＩ＜０，Ｑ＜０のときは同じ、Ｉ＜０，Ｑ＞０およびＩ＞０，Ｑ＜０のときは極性反転の関係にある。従って、演算回路の大部分は共用できることになり、その分回路規模を縮小できる。
【００３４】
【発明の効果】
以上説明したように、この発明の同期検波器によれば、利得制御増幅器を、検波後の信号周波数が低くなった部分で行なうことができる。これにより。利得制御増幅器は、低くなった信号周波数に対応できれば良いため、その分、安価で低消費電力の同期検波器が実現できる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態について説明するための回路構成図。
【図２】図１の検波出力の位相差について説明するための説明図。
【図３】図１の制御信号を生成するための演算例について説明するための説明図。
【図４】この発明の第２の実施の形態について説明するための回路構成図。
【図５】図４の検波出力の位相差について説明するための説明図。
【図６】図５の位相差についてより分りやすく説明するための説明図。
【図７】図４の制御信号を生成するための演算例について説明するための説明図。
【図８】この発明の第３の実施の形態について説明するための回路構成図。
【図９】従来の同期検波器について説明するための回路構成図。
【符号の説明】
１０…入力端子、１１，１２…出力端子、１３，１４…検波器、１５…９０度位相器、１６…基準信号発生器、１７，１８…利得制御増幅器、１９…コスタス制御器、２０，２１…振幅検波器、２２，２５，２６…加算器、２３…利得制御器、２４…コスタスおよび利得制御器。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a synchronous detector that is performed after detecting a gain control that makes a detection level constant regardless of an input level.
[0002]
[Prior art]
FIG. 9 shows a conventional synchronous detector. In this figure, 101 is a gain control amplifier, 102 is an amplitude detector, 103 and 104 are detectors, 105 is a 90-degree phase shifter, 106 is a Costas controller, 107 is a reference signal generator, 110 is an input terminal, 111, Reference numeral 112 denotes an output terminal.
[0003]
The output level of the gain control amplifier 101 is constant regardless of the level of the reception signal input from the input terminal 110 by the gain control amplifier including the gain control amplifier 101 and the amplitude detector 102. . After that, the phase is detected by the detectors 103 and 104 and is output to the output terminals 111 and 112 as a detection output at a certain level.
[0004]
Further, the Costas controller 106 uses the 90-degree phase shifter 105 to convert the received signal, the reference signal output from the reference signal generator 107, and the reference signal based on the detection output output to the output terminals 111, 112. The reference signal shifted by 90 degrees is used to output detection axis deviation information when detection is performed by the detectors 103 and 104, and the reference signal generator 107 is controlled by this to detect the detection signals by the detectors 103 and 104. The detection axis is kept from shifting.
[0005]
Generally, in a receiver, it is necessary to make the output level constant regardless of the received signal level somewhere in the process of processing the received signal. In the synchronous detector shown in FIG. 9, the output level of the gain control amplifier 101 is controlled by the gain control amplifier composed of the gain control amplifier 101 and the amplitude detector 102 before detection, regardless of the level of the received signal. Is made constant. However, since the reception signal before detection has a high signal frequency, the gain control amplifier 101 and the amplitude detector 102, which are necessary for the configuration of the gain control amplifier, need to be able to handle the high frequency signal. The amount of power consumption increased.
[0006]
In particular, in the case of a direct detection receiver that directly detects a signal in the transmitted signal band without directly converting the signal in the transmitted signal band to an intermediate frequency of a lower frequency, the synchronous detection shown in FIG. In this case, a gain control amplifier that operates sufficiently in the frequency band of the transmitted signal band is required, which is expensive and consumes much power.
[0007]
As described above, in the conventional synchronous detector, since gain control is performed in a portion where the signal frequency before detection is high, it is necessary to make the gain control amplifier compatible with a signal having a high frequency. There is a drawback that the power consumption increases.
[0008]
[Problems to be solved by the invention]
As described above, in the conventional synchronous detector, gain control is performed in a portion where the frequency of the signal before detection is high. Therefore, it is necessary to make the gain control amplifier compatible with a high frequency signal. There was a problem that the price increased and the power consumption increased.
[0009]
An object of the present invention is to realize an inexpensive and low power consumption synchronous detector.
[0010]
[Means for Solving the Problems]
In the present invention, a first reference signal and a reference signal generating means for generating a second reference signal that is 90 degrees out of phase with the first reference signal, and a received signal received from the reference signal generating means. A first detector that generates a first detected signal by detecting using the generated first reference signal, and the received signal using the second reference signal generated from the reference signal generating means A second detector for detecting and generating a second detection signal; a first gain amplifier for gain-amplifying the first detection signal output from the first detector and outputting a first output signal; A second gain amplifier for gain-amplifying the second detection signal output from the second detector and outputting a second output signal; and a first output signal output from the first gain amplifier A first amplitude detector for detecting the output level of the first gain amplifier and the second gain amplifier; A second amplitude detector for detecting an output level of the output second output signal; an output level of the first output signal detected by the first amplitude detector; and the second amplitude detector An adder for adding the output level of the second output signal, and gain correction so as to eliminate a gain deviation between the first output signal and the second output signal based on the signal output from the adder By providing the gain correction means for controlling the first and second gain amplifiers , the gain control amplifier can cope with the lowered signal frequency, so that it is possible to cope with a circuit configuration with a low operating speed. Therefore, it is possible to realize an inexpensive and low power consumption synchronous detector.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a circuit configuration diagram for explaining a first embodiment of the present invention. In FIG. 1, 17 and 18 are gain control amplifiers, 20 and 21 are amplitude detectors, 22 is an adder, 13 and 14 are detectors, 15 is a 90-degree phase shifter, 19 is a Costas controller, and 16 is a reference signal generator. 10 and 10 are input terminals, and 11 and 12 are output terminals.
[0012]
The received signal input from the input terminal 10 is phase-detected into two phases of I output and Q output by the detectors 13 and 14, and becomes a constant level by the gain control amplifiers 17 and 18, respectively. Each is output as a fixed level detection output.
[0013]
Generally, in the synchronous detector, when the detection axis at the time of detection is shifted, a level difference is generated between the output of I and Q to be output. FIG. 2 shows an example of the output levels of the I and Q outputs with respect to the phase difference between the received signal and the output of the reference signal generator 16 used for phase detection when the input level is constant. As shown in FIG. 2, the output level changes in a sine wave shape according to the shift of the detection axis when detecting. Therefore, the Costas controller 19 uses the 90-degree phase shifter 15 to convert the received signal, the reference signal output from the reference signal generator 16, and the reference signal based on the detection outputs output to the output terminals 11 and 12. The reference signal shifted by 90 degrees is output by the reference signals generated by the detectors 13 and 14, and the reference signal generator 16 is controlled by the reference signal generator 16 to detect the reference signals. The detection axis is kept from shifting.
[0014]
Specifically, with the Costas controller 19, for example, based on the I and Q outputs,
-I + Q when I> 0, Q> 0 -IQ when I <0, Q> 0 + I-Q when I <0 and Q <0 + I + Q when I> 0 and Q <0 When the calculation is performed, an error signal corresponding to the phase shift of the synchronous detection as shown in FIG. 3 can be extracted. With this error signal, the reference signal generator 16 is controlled so that the detection axis is not shifted during detection by the detectors 13 and 14.
[0015]
Thus, in the synchronous detector, in order to extract information on the phase shift of the synchronous detection from the level difference between the I and Q outputs, it is necessary to leave the level difference between the I and Q axes accompanying the phase shift.
[0016]
Therefore, in the embodiment of the present invention shown in FIG. 1, the gains of the gain control amplifiers 17 and 18 are controlled based on the result of detecting the output level by the amplitude detectors 20 and 21 and adding them by the adder 22. As a result, the output level can be made constant as a whole while the level difference between the I and Q axes accompanying the phase shift of the synchronous detection is preserved.
[0017]
In this embodiment, after the received signal is detected by the detectors 13 and 14, the gain is controlled at the portion where the signal frequency is lowered. Thus, the gain control amplifier only needs to be able to cope with the lowered signal frequency. For this reason, the gain control amplifier can be used with a circuit configuration with a low operation speed, and can be easily realized at a low cost and with low power consumption, and accordingly, a synchronous detector with low cost and low power consumption can be realized.
[0018]
FIG. 4 is a circuit configuration diagram for explaining a second embodiment of the present invention. In this embodiment, measures are taken when there is a gain deviation in the two gain control amplifiers that enter the I and Q axes after detection. The same components as those in the first embodiment will be described with the same reference numerals.
[0019]
The received signal input from the input terminal 10 is phase-detected into two phases of I output and Q output by the detectors 13 and 14, and becomes a constant level by the gain control amplifiers 17 and 18, respectively, and is constant at the output terminals 11 and 12, respectively. Output as level detection output.
[0020]
Further, the Costas controller 19 uses the 90-degree phase shifter 15 to convert the received signal, the reference signal output from the reference signal generator 16, and the reference signal based on the detection output output to the output terminals 11 and 12. The reference signal shifted by 90 degrees is output by the reference signals generated by the detectors 13 and 14, and the reference signal generator 16 is controlled by the reference signal generator 16 to detect the reference signals. The detection axis is kept from shifting.
[0021]
Further, the gain controller 23 and the adders 25 and 26 have two gain control amplifiers 17 and 18 as countermeasures when there is a gain deviation in the two gain control amplifiers entering the I axis and the Q axis after detection. This is a circuit block that performs gain correction.
[0022]
Here, there is no gain correction means of the gain control amplifiers 17 and 18 composed of the gain controller 23 and the adders 25 and 26, and the gains are supplied to the two gain control amplifiers that respectively enter the I axis and the Q axis after detection. Consider the case where there is a deviation, for example, when the gain of the gain control amplifier that enters the Q axis is larger than the I axis.
[0023]
As described with reference to FIG. 1, in the synchronous detector, when the detection axis at the time of detection shifts, a level difference occurs between the output I output and Q output, but the gain control amplifier enters the Q axis rather than the I axis. When the gain of is high, the output levels of the I output and the Q output with respect to the phase difference between the received signal and the output of the reference signal generator used for phase detection are as shown in FIG. Therefore, in the Costas controller 19, as in the embodiment shown in FIG. 1, based on the I output and the Q output,
-I + Q when I> 0, Q> 0 -IQ when I <0, Q> 0 + I-Q when I <0 and Q <0 + I + Q when I> 0 and Q <0 When the calculation is performed, an error signal corresponding to the phase shift can be extracted for synchronous detection. However, due to the influence of the gain deviation of the gain control amplifiers 17 and 18, the zero cross point of the error signal is the original zero cross point. / 4, 3/4 · π, 5/4 · π7 / 4 · π.
[0024]
FIG. 6 shows an example in which the phase is folded from 0 to π / 2 and overlapped for easy understanding. FIG. 6 (a) is the same as FIG. And 3. In the case of (b), FIG. And 4. This is the case. Actually, since modulation by data is applied, the probability that (a) and (b) take statistically can be regarded as 1/2. For this reason, the output of the Costas controller 19 averages the curve of FIG. 6C, and the error signal output from the Costas controller 19 passes through π / 4, which is the original zero crossing point. If the reference signal generator 16 is controlled based on the error signal, no phase error occurs in the synchronous detection.
[0025]
Here, a gain controller 23 is added, and based on the I output and the Q output,
-I + Q When I> 0, Q> 0-(-IQ) ... When I <0, Q> 0 + I-Q When I <0, Q <0-(+ I + Q) ... I> 0 , Q <0, the calculation is as shown in FIG. 7, and the synchronization point π / 4 is obtained by controlling the reference signal generator 16 based on this error signal output from the Costas controller 19. Then, the output is always positive.
[0026]
In this example, the case where the gain of the gain control amplifier that enters the Q axis is larger than the I axis is considered. However, as a matter of course, the gain control when the gain of the gain control amplifier that enters the Q axis is smaller than the I axis. The output of the device 23 is negative.
[0027]
Therefore, the output of the gain controller 23 is corrected by adding the gain control inputs of the gain control amplifiers that are respectively input to the I axis and Q axis by the adders 25 and 26 with opposite polarities, thereby correcting the I axis and Even if there is a gain deviation in the two gain control amplifiers 17 and 18 entering each Q axis, it can be corrected.
[0028]
In this embodiment, the outputs of the amplitude detectors 20 and 21 are added to the two gain control amplifiers 17 and 18 entering the I axis and the Q axis after detection, respectively, and further, the gain controller 23 The output is added and the gain deviation is corrected, but the gain deviation can be corrected correctly even if either of the gain control amplifiers 17 and 18 is corrected.
[0029]
A third embodiment of the present invention will be described with reference to the circuit configuration diagram of FIG. In this embodiment, the Costas controller 19 and the gain controller 23 are used when a countermeasure is taken when there is a gain deviation in the two gain control amplifiers that enter the I axis and the Q axis after detection shown in FIG. The arithmetic circuit is shared and the circuit scale is reduced. Here, the same components as those in FIGS. 1 and 4 are denoted by the same reference numerals.
[0030]
Also in this embodiment, the received signal input from the input terminal 10 is phase-detected into two phases of the I output and the Q output by the detectors 13 and 14, and becomes a constant level by the gain control amplifiers 17 and 18, respectively. Each of the terminals 11 and 12 is output as a detection output at a certain level.
[0031]
Further, the Costas and gain controller 24 converts the received signal, the reference signal output from the reference signal generator 16 and the reference signal into a 90-degree phase shifter based on the detection output output to the output terminals 11 and 12. The reference signal shifted by 90 degrees by 15 is used to output detection axis deviation information when detected by the detectors 13 and 14, and the reference signal generator 16 is controlled by this to detect the detectors 13 and 14. At this time, the detection axis is not shifted.
[0032]
At the same time, the Costas and gain controller 24 and the adders 25 and 26 have two gain control amplifiers 17 as countermeasures when there is a gain deviation in the two gain control amplifiers entering the I axis and Q axis after detection. , 18 is a circuit block for performing gain correction.
[0033]
Here, the principle of the gain correction means of the gain control amplifiers 17 and 18 is the same as in the embodiment shown in FIG. 4 and is omitted, but the output for Costas control is the same as that in the embodiment shown in FIG. Similarly, for example, based on I output and Q output,
-I + Q when I> 0, Q> 0 -IQ when I <0, Q> 0 + I-Q when I <0 and Q <0 + I + Q when I> 0 and Q <0 The output for gain control is, for example, based on the I output and the Q output, as in the embodiment shown in FIG.
-I + Q When I> 0, Q> 0-(-IQ) ... When I <0, Q> 0 + I-Q When I <0, Q <0-(+ I + Q) ... I> 0 , Q <0, the gain control output is the same when I> 0, Q> 0 and I <0, Q <0, based on the Costas control output, When <0, Q> 0 and I> 0, Q <0, there is a polarity reversal relationship. Therefore, most of the arithmetic circuits can be shared, and the circuit scale can be reduced accordingly.
[0034]
【The invention's effect】
As described above, according to the synchronous detector of the present invention, the gain control amplifier can be performed at the portion where the signal frequency after detection is low. By this. Since the gain control amplifier only needs to be able to cope with the lowered signal frequency, an inexpensive and low power consumption synchronous detector can be realized.
[Brief description of the drawings]
FIG. 1 is a circuit configuration diagram for explaining a first embodiment of the present invention;
2 is an explanatory diagram for explaining a phase difference between detection outputs in FIG. 1; FIG.
FIG. 3 is an explanatory diagram for explaining an example of calculation for generating the control signal of FIG. 1;
FIG. 4 is a circuit configuration diagram for explaining a second embodiment of the present invention.
5 is an explanatory diagram for explaining a phase difference between detection outputs in FIG. 4; FIG.
6 is an explanatory diagram for explaining the phase difference in FIG. 5 more easily.
7 is an explanatory diagram for explaining a calculation example for generating the control signal of FIG. 4; FIG.
FIG. 8 is a circuit configuration diagram for explaining a third embodiment of the present invention.
FIG. 9 is a circuit configuration diagram for explaining a conventional synchronous detector.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 ... Input terminal, 11, 12 ... Output terminal, 13, 14 ... Detector, 15 ... 90 degree phase shifter, 16 ... Reference signal generator, 17, 18 ... Gain control amplifier, 19 ... Costas controller, 20, 21 ... Amplitude detector, 22, 25, 26 ... Adder, 23 ... Gain controller, 24 ... Costas and gain controller.

Claims

Reference signal generating means for generating a first reference signal and a second reference signal that is 90 degrees out of phase with the first reference signal;
A first detector for detecting a received signal using a first reference signal generated from the reference signal generating means to generate a first detection signal;
A second detector for generating a second detection signal by detecting the received signal using the second reference signal generated from the reference signal generating means;
A first gain amplifier for gain-amplifying the first detection signal output from the first detector and outputting a first output signal;
A second gain amplifier for gain-amplifying the second detection signal output from the second detector and outputting a second output signal;
A first amplitude detector for detecting an output level of a first output signal output from the first gain amplifier;
A second amplitude detector for detecting an output level of the second output signal output from the second gain amplifier;
An adder for adding the output level of the first output signal detected by the first amplitude detector and the output level of the second output signal detected by the second amplitude detector;
Gain correction means for performing gain correction so as to eliminate a gain deviation between the first output signal and the second output signal based on the signal output from the adder, and controlling the first and second gain amplifiers When
The synchronous detector characterized by comprising .

The synchronous detector according to claim 1, wherein
A Costas and gain controller having a Costas control function for controlling the reference signal generation means so as to eliminate a phase shift between the first detection signal and the second detection signal and a gain correction function of the gain correction means. Synchronous detector characterized by that.