JP3678286B2 - 同期整流回路 - Google Patents
同期整流回路 Download PDFInfo
- Publication number
- JP3678286B2 JP3678286B2 JP30399897A JP30399897A JP3678286B2 JP 3678286 B2 JP3678286 B2 JP 3678286B2 JP 30399897 A JP30399897 A JP 30399897A JP 30399897 A JP30399897 A JP 30399897A JP 3678286 B2 JP3678286 B2 JP 3678286B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- diode
- drain
- transformer
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
この発明は、金属酸化膜電界効果トランジスタ（ＭＯＳＦＥＴ）の低オン抵抗を利用して、交流を直流に高効率に変換する同期整流回路に関する。
【０００２】
【従来の技術】
図８に同期整流回路の従来例を示す。同図において、Ｔｒはトランス、ＲＣ１，ＦＷＲＣはダイオード、ＦＷ１〜ＦＷ４はＭＯＳＦＥＴ、Ｌ0 はリアクトル、Ｃ0 はコンデンサを示す。
ここで、Ｔｒの２次側に正の電圧が生じると、電流はＴｒの２次側→ダイオードＲＣ１→リアクトルＬ0 →コンデンサＣ0 →Ｔｒの２次側の経路で流れる。また、Ｔｒの２次側に負の電圧が生じると、Ｌ0 に流れる電流はリアクトルＬ0 →コンデンサＣ0 →ダイオードＦＷＲＣ→リアクトルＬ0 の経路で還流する。しかし、ダイオードよりもＭＯＳＦＥＴのオン電圧の方が低いので、ＭＯＳＦＥＴ（ＦＷ１〜ＦＷ４）をオンすることで、ＭＯＳＦＥＴ（ＦＷ１〜ＦＷ４）→リアクトルＬ0 の経路で還流させる。このように、ＭＯＳＦＥＴをオンすることで高効率化を図っている。
【０００３】
なお、ダイオードＲＣ１は他のＭＯＳＦＥＴに置き換えても良く、ダイオードとＭＯＳＦＥＴを並列に設けるようにしても良い。ただし、ダイオードの場合はそのアノードを前記トランスの正側に、また、ＭＯＳＦＥＴの場合はそのドレインどうしが接続されるようにそれぞれ挿入することとする。また、ダイオードＦＷＲＣを省略し、ＦＷ１〜ＦＷ４のボディダイオードで代用するようにしても良い。
【０００４】
【発明が解決しようとする課題】
図８の回路では、大きな負荷電流を流しているときのリアクトルＬ0 に流れる電流の還流経路は常にリアクトルＬ0 →コンデンサＣ0 →ダイオードＦＷＲＣまたはＭＯＳＦＥＴ（ＦＷ１〜ＦＷ４）→リアクトルＬ0 の方向である。しかし、負荷電流が小さい軽負荷時では、リアクトル電流は図９（ｃ）に示すように、零付近でリプルを含んだ波形となる。ここで、リアクトル電流がＬ0 →ＦＷ１〜ＦＷ４→Ｃ0 →Ｌ0 の経路で流れているときにＭＯＳＦＥＴをオフすると、リアクトルＬ0 に蓄えられているエネルギーによって、ＭＯＳＦＥＴ（ＦＷ１〜ＦＷ４）のドレイン・ソース間やダイオードＦＷＲＣのアノード・カソード間の電圧が図９（ｄ）に示すように上昇し、素子が破壊するおそれがある。
また、リアクトル電流がＬ0 →ＦＷ１〜ＦＷ４→Ｃ0 →Ｌ0 の方向で流れているときは、出力側のコンデンサＣ0 からエネルギーが放電されており、効率を低下させることになる。
したがって、この発明の課題は、エネルギーの損失を低減し高効率化を図ることにある。
【０００５】
【課題を解決するための手段】
このような課題を解決すべく、請求項１の発明では、トランスの２次側に任意の数の第１の金属酸化膜電界効果トランジスタ（ＭＯＳＦＥＴ）を並列接続し、この第１ＭＯＳＦＥＴのドレインとトランスの正側間に第１ダイオードまたは第２ＭＯＳＦＥＴの少なくとも一方を、ダイオードの場合はそのアノードを前記トランスの正側に、また、ＭＯＳＦＥＴの場合はそのドレインどうしが接続されるようにそれぞれ挿入し、第１ＭＯＳＦＥＴのドレイン・ソース間のドレイン側にカソードが接続されるように第２ダイオードを並列接続するか、または第２ダイオードの役割を第１ＭＯＳＦＥＴのボディダイオードで果たし、さらにトランス２次側に並列接続した第１ＭＯＳＦＥＴのドレイン・ソース間にリアクトルとコンデンサの直列回路を並列接続し、コンデンサ両端間を出力とすることで、トランス２次側に負の電圧が発生したときに第１ＭＯＳＦＥＴをオンさせてリアクトル電流を還流させる同期整流回路において、
前記リアクトルとコンデンサ間、またはコンデンサと第１ＭＯＳＦＥＴのソース間に第３ダイオードを挿入することにより、第１ＭＯＳＦＥＴをオンしたとき、リアクトルにコンデンサから第１ＭＯＳＦＥＴのドレイン・ソース間方向に電流を流さないようにしている。
【０００６】
また、請求項２，３の発明では、トランスの２次側に任意の数の第１の金属酸化膜電界効果トランジスタ（ＭＯＳＦＥＴ）を並列接続し、この第１ＭＯＳＦＥＴのドレインとトランスの正側間に第１ダイオードまたは第２ＭＯＳＦＥＴの少なくとも一方を、ダイオードの場合はそのアノードを前記トランスの正側に、また、ＭＯＳＦＥＴの場合はそのドレインどうしが接続されるようにそれぞれ挿入し、第１ＭＯＳＦＥＴのドレイン・ソース間のドレイン側にカソードが接続されるように第２ダイオードを並列接続するか、または第２ダイオードの役割を第１ＭＯＳＦＥＴのボディダイオードで果たし、さらにトランス２次側に並列接続した第１ＭＯＳＦＥＴのドレイン・ソース間にリアクトルとコンデンサの直列回路を並列接続し、コンデンサ両端間を出力とすることで、トランス２次側に負の電圧が発生したときに第１ＭＯＳＦＥＴをオンさせてリアクトル電流を還流させる同期整流回路において、
前記リアクトルに補助巻線を設けてリアクトルに流れる電流を検出し、これが零になるときに前記第１ＭＯＳＦＥＴをオフする制御手段を設けるか（請求項２の発明）、または、
前記第１ＭＯＳＦＥＴの１つに流れる電流を検出し、これが零になるときに前記第１ＭＯＳＦＥＴをオフする制御手段を設けたことを特徴とする（請求項３の発明）。
【０００７】
さらに、請求項４，５，６の発明では、トランスの２次側に任意の数の第１の金属酸化膜電界効果トランジスタ（ＭＯＳＦＥＴ）を並列接続し、この第１ＭＯＳＦＥＴのドレインとトランスの正側間に第１ダイオードまたは第２ＭＯＳＦＥＴの少なくとも一方を、ダイオードの場合はそのアノードを前記トランスの正側に、また、ＭＯＳＦＥＴの場合はそのドレインどうしが接続されるようにそれぞれ挿入し、第１ＭＯＳＦＥＴのドレイン・ソース間のドレイン側にカソードが接続されるように第２ダイオードを並列接続するか、または第２ダイオードの役割を第１ＭＯＳＦＥＴのボディダイオードで果たし、さらにトランス２次側に並列接続した第１ＭＯＳＦＥＴのドレイン・ソース間にリアクトルとコンデンサの直列回路を並列接続し、コンデンサ両端間を出力とすることで、トランス２次側に負の電圧が発生したときに第１ＭＯＳＦＥＴをオンさせてリアクトル電流を還流させる同期整流回路において、
前記第１ＭＯＳＦＥＴの１つのオン電圧を検出してこれから第１ＭＯＳＦＥＴの１つに流れる電流を推測し、これが零となるときに前記第１ＭＯＳＦＥＴをオフする制御手段を設けるか（請求項４の発明）、または、
前記トランス１次側の電流を検出して負荷率を検出し、負荷率が所定値以下の軽負荷時に前記第１ＭＯＳＦＥＴをオフする制御手段を設けるか（請求項５の発明）、もしくは
前記トランス１次側の電流と同期整流回路の出力電圧とを検出し、リアクトル電流が零となる時間を計算して前記第１ＭＯＳＦＥＴをオフする制御手段を設けたことを特徴とする（請求項６の発明）。
【０００８】
【発明の実施の形態】
図１はこの発明の第１の実施の形態を示す回路図である。
同図からも明らかなように、この例はダイオードＦＷＲＣのカソードとＦＷ１〜ＦＷ４のドレインとの接続点と、コンデンサＣ0 のプラス（＋）端子間にダイオードＲＣ２を挿入した点が特徴である。これにより、リアクトルＬ0 の電流はコンデンサＣ0 →ダイオードＦＷＲＣまたはＭＯＳＦＥＴ（ＦＷ１〜ＦＷ４）→リアクトルＬ0 の方向しか流れなくなる。その結果、Ｌ0 に蓄えられたエネルギーによるＦＷ１〜ＦＷ４やＦＷＲＣ両端間の電圧上昇、Ｃ0 からのエネルギーの放出による軽負荷時の効率低下を抑制することができる。なお、ダイオードＲＣ２はリアクトルＬ0 とコンデンサＣ0 間、若しくはコンデンサＣ0 と第１ＭＯＳＦＥＴのソース間に挿入するようにしても良いことは、言うまでもない。
【０００９】
図２は図１の変形例を示す回路図である。
これは、図１のようにダイオードＲＣ２を挿入する代わりに、電流検出器ＣＴを設けてリアクトルＬ0に流れる電流を検出し、Ｌ0の電流がコンデンサＣ0→リアクトルＬ0→ダイオードＦＷＲＣまたはＭＯＳＦＥＴ（ＦＷ１〜ＦＷ４）→コンデンサＣ0の方向に流れる前の電流、換言すればＬ0の電流が零になったことを検出して、ＦＷ１〜ＦＷ４をオフさせるものである。その結果、Ｌ0の電流はリアクトルＬ0→コンデンサＣ0→ダイオードＦＷＲＣまたはＭＯＳＦＥＴ（ＦＷ１〜ＦＷ４）→リアクトルＬ0の方向にしか流れなくなり、Ｌ0に蓄えられたエネルギーによるＦＷ１〜ＦＷ４やＦＷＲＣ両端間の電圧上昇、Ｃ0からのエネルギー放出による軽負荷時の効率低下を抑制することができる。
【００１０】
図３はこの発明の第２の実施の形態を示す回路図である。
この例は、図１のようにダイオードＲＣ２を挿入する代わりに、Ｌ0に補助巻線Ｌ0’を付加し、その巻数比（Ｌ0：Ｌ0’）からＬ0に流れる電流を検出するもので、安価な電流検出を可能とするものである。なお、電流零を検出したらＦＷ１〜ＦＷ４をオフさせるのは、図１，図２の場合と同様である。
図４はこの発明の第３の実施の形態を示す回路図である。
これは、リアクトルＬ0→コンデンサＣ0→ダイオードＦＷＲＣまたはＭＯＳＦＥＴ（ＦＷ１〜ＦＷ４）→リアクトルＬ0の方向に流れる電流のうち、ＦＷ１〜ＦＷ４のいずれかに流れる電流を電流検出器ＣＴにより検出するものである。この場合、ＭＯＳＦＥＴの並列数分の１の電流を検出すれば良く、電流検出を低コストで実現することができる。なお、電流零を検出したらＦＷ１〜ＦＷ４をオフさせるのは、図１〜図３の場合と同様である。
【００１１】
図５はこの発明の第４の実施の形態を示す回路図である。
これは、図１のようにダイオードＲＣ２を挿入する代わりに、いずれか１つのＭＯＳＦＥＴのドレイン・ソース間電圧の大きさからＭＯＳＦＥＴに流れる電流（零）を検出するものである。電流検出器を用いないので、低コスト化を図ることができる。なお、電流零を検出したらＦＷ１〜ＦＷ４をオフさせるのは、図１〜図４の場合と同様である。
図６はこの発明の第５の実施の形態を示す回路図である。
これは、図１のようにダイオードＲＣ２を挿入する代わりに、トランスＴｒの１次側の電流と負荷電流とが比例関係にあることに着目したもので、トランスＴｒの１次側に電流検出器ＣＴを設けて１次電流の大きさを検出し負荷電流を検出する。そして、この負荷電流が小さい軽負荷時にＦＷ１〜ＦＷ４をオフさせるのは、以上の各場合と同様である。この例では、同期整流器側に検出器を設けなくても済むことになる。
【００１２】
図７はこの発明の第６の実施の形態を示す回路図である。
ここでは、図６と同じくトランスＴｒの１次側に電流検出器を設けて１次電流の大きさを検出し、トランスＴｒの巻数比から２次側に流れるリアクトルＬ0の方向に流れる電流を検出する。すなわち、リアクトル電流のピーク値をＩ0とすると、リアクトル電流Ｉは、次の（１）式で表わされる。
Ｉ＝（ｄｉ／ｄｔ）ｔ＋Ｉ0 …（１）
ただし、ｄｉ／ｄｔは次の（２）式となる。なお、ｔは電流ピーク値からの時間、Ｖ0は出力電圧である。
ｄｉ／ｄｔ＝−Ｖ0／Ｌ0 …（２）
よって、Ｉ＝０となる時間ｔは次の（３）式で表わされる。
ｔ＝Ｌ0Ｉ0／Ｖ0 …（３）
【００１３】
つまり、（３）式よりリアクトル電流が零となるまでの時間は、Ｌ0 ，Ｉ0 ，Ｖ0 の値から計算できることが分かる。図７はリアクトル電流の初期値Ｉ0 から零になるまでの時間ｔを図示している。
そして、この時間ｔをもとにＦＷ１〜ＦＷ４をオフさせるのは、以上の各場合と同様である。また、同期整流器側に検出器を設けなくても済むのは図６の場合と同様である。
【００１４】
【発明の効果】
この発明によれば、軽負荷時における同期整流回路の出力リアクトルに流れる還流電流を逆方向に流さないので、高効率化を図ることができる。また、出力リアクトル電流が逆方向に流れたときに素子をオフするものではないので、素子の耐圧を越えることがなくなり、安全を図ることが可能になるという利点が得られる。
【図面の簡単な説明】
【図１】 この発明の第１の実施の形態を示す構成図である。
【図２】 図１の変形例を示す構成図である。
【図３】 この発明の第２の実施の形態を示す構成図である。
【図４】 この発明の第３の実施の形態を示す構成図である。
【図５】 この発明の第４の実施の形態を示す構成図である。
【図６】 この発明の第５の実施の形態を示す構成図である。
【図７】 この発明の第６の実施の形態を説明するための説明図である。
【図８】 従来例を示す回路図である。
【図９】 図８の動作説明図である。
【符号の説明】
Ｔｒ…トランス、ＲＣ１，ＲＣ２，ＦＷＲＣ…ダイオード、ＦＷ１，ＦＷ２，ＦＷ３，ＦＷ４…ＭＯＳＦＥＴ、Ｌ0，Ｌ0’…リアクトル、Ｃ0…コンデンサ、ＣＴ…電流検出器、Ｐ0…正側出力、Ｎ0…負側出力、Ｉ…電流、ｔ…時間。
Claims (6)
- トランスの２次側に任意の数の第１の金属酸化膜電界効果トランジスタ（ＭＯＳＦＥＴ）を並列接続し、この第１ＭＯＳＦＥＴのドレインとトランスの正側間に第１ダイオードまたは第２ＭＯＳＦＥＴの少なくとも一方を、ダイオードの場合はそのアノードを前記トランスの正側に、また、ＭＯＳＦＥＴの場合はそのドレインどうしが接続されるようにそれぞれ挿入し、第１ＭＯＳＦＥＴのドレイン・ソース間のドレイン側にカソードが接続されるように第２ダイオードを並列接続するか、または第２ダイオードの役割を第１ＭＯＳＦＥＴのボディダイオードで果たし、さらにトランス２次側に並列接続した第１ＭＯＳＦＥＴのドレイン・ソース間にリアクトルとコンデンサの直列回路を並列接続し、コンデンサ両端間を出力とすることで、トランス２次側に負の電圧が発生したときに第１ＭＯＳＦＥＴをオンさせてリアクトル電流を還流させる同期整流回路において、
前記リアクトルとコンデンサ間、またはコンデンサと第１ＭＯＳＦＥＴのソース間に第３ダイオードを挿入することにより、第１ＭＯＳＦＥＴをオンしたとき、リアクトルにコンデンサから第１ＭＯＳＦＥＴのドレイン・ソース間方向に電流を流さないようにしたことを特徴とする同期整流回路。 - トランスの２次側に任意の数の第１の金属酸化膜電界効果トランジスタ（ＭＯＳＦＥＴ）を並列接続し、この第１ＭＯＳＦＥＴのドレインとトランスの正側間に第１ダイオードまたは第２ＭＯＳＦＥＴの少なくとも一方を、ダイオードの場合はそのアノードを前記トランスの正側に、また、ＭＯＳＦＥＴの場合はそのドレインどうしが接続されるようにそれぞれ挿入し、第１ＭＯＳＦＥＴのドレイン・ソース間のドレイン側にカソードが接続されるように第２ダイオードを並列接続するか、または第２ダイオードの役割を第１ＭＯＳＦＥＴのボディダイオードで果たし、さらにトランス２次側に並列接続した第１ＭＯＳＦＥＴのドレイン・ソース間にリアクトルとコンデンサの直列回路を並列接続し、コンデンサ両端間を出力とすることで、トランス２次側に負の電圧が発生したときに第１ＭＯＳＦＥＴをオンさせてリアクトル電流を還流させる同期整流回路において、
前記リアクトルに補助巻線を設けてリアクトルに流れる電流を検出し、これが零になるときに前記第１ＭＯＳＦＥＴをオフする制御手段を設けたことを特徴とする同期整流回路。 - トランスの２次側に任意の数の第１の金属酸化膜電界効果トランジスタ（ＭＯＳＦＥＴ）を並列接続し、この第１ＭＯＳＦＥＴのドレインとトランスの正側間に第１ダイオードまたは第２ＭＯＳＦＥＴの少なくとも一方を、ダイオードの場合はそのアノードを前記トランスの正側に、また、ＭＯＳＦＥＴの場合はそのドレインどうしが接続されるようにそれぞれ挿入し、第１ＭＯＳＦＥＴのドレイン・ソース間のドレイン側にカソードが接続されるように第２ダイオードを並列接続するか、または第２ダイオードの役割を第１ＭＯＳＦＥＴのボディダイオードで果たし、さらにトランス２次側に並列接続した第１ＭＯＳＦＥＴのドレイン・ソース間にリアクトルとコンデンサの直列回路を並列接続し、コンデンサ両端間を出力とすることで、トランス２次側に負の電圧が発生したときに第１ＭＯＳＦＥＴをオンさせてリアクトル電流を還流させる同期整流回路において、
前記第１ＭＯＳＦＥＴの１つに流れる電流を検出し、これが零になるときに前記第１ＭＯＳＦＥＴをオフする制御手段を設けたことを特徴とする同期整流回路。 - トランスの２次側に任意の数の第１の金属酸化膜電界効果トランジスタ（ＭＯＳＦＥＴ）を並列接続し、この第１ＭＯＳＦＥＴのドレインとトランスの正側間に第１ダイオードまたは第２ＭＯＳＦＥＴの少なくとも一方を、ダイオードの場合はそのアノードを前記トランスの正側に、また、ＭＯＳＦＥＴの場合はそのドレインどうしが接続されるようにそれぞれ挿入し、第１ＭＯＳＦＥＴのドレイン・ソース間のドレイン側にカソードが接続されるように第２ダイオードを並列接続するか、または第２ダイオードの役割を第１ＭＯＳ ＦＥＴのボディダイオードで果たし、さらにトランス２次側に並列接続した第１ＭＯＳＦＥＴのドレイン・ソース間にリアクトルとコンデンサの直列回路を並列接続し、コンデンサ両端間を出力とすることで、トランス２次側に負の電圧が発生したときに第１ＭＯＳＦＥＴをオンさせてリアクトル電流を還流させる同期整流回路において、
前記第１ＭＯＳＦＥＴの１つのオン電圧を検出してこれから第１ＭＯＳＦＥＴの１つに流れる電流を推測し、これが零となるときに前記第１ＭＯＳＦＥＴをオフする制御手段を設けたことを特徴とする同期整流回路。 - トランスの２次側に任意の数の第１の金属酸化膜電界効果トランジスタ（ＭＯＳＦＥＴ）を並列接続し、この第１ＭＯＳＦＥＴのドレインとトランスの正側間に第１ダイオードまたは第２ＭＯＳＦＥＴの少なくとも一方を、ダイオードの場合はそのアノードを前記トランスの正側に、また、ＭＯＳＦＥＴの場合はそのドレインどうしが接続されるようにそれぞれ挿入し、第１ＭＯＳＦＥＴのドレイン・ソース間のドレイン側にカソードが接続されるように第２ダイオードを並列接続するか、または第２ダイオードの役割を第１ＭＯＳＦＥＴのボディダイオードで果たし、さらにトランス２次側に並列接続した第１ＭＯＳＦＥＴのドレイン・ソース間にリアクトルとコンデンサの直列回路を並列接続し、コンデンサ両端間を出力とすることで、トランス２次側に負の電圧が発生したときに第１ＭＯＳＦＥＴをオンさせてリアクトル電流を還流させる同期整流回路において、
前記トランス１次側の電流を検出して負荷率を検出し、負荷率が所定値以下の軽負荷時に前記第１ＭＯＳＦＥＴをオフする制御手段を設けたことを特徴とする同期整流回路。 - トランスの２次側に任意の数の第１の金属酸化膜電界効果トランジスタ（ＭＯＳＦＥＴ）を並列接続し、この第１ＭＯＳＦＥＴのドレインとトランスの正側間に第１ダイオードまたは第２ＭＯＳＦＥＴの少なくとも一方を、ダイオードの場合はそのアノードを前記トランスの正側に、また、ＭＯＳＦＥＴの場合はそのドレインどうしが接続されるようにそれぞれ挿入し、第１ＭＯＳＦＥＴのドレイン・ソース間のドレイン側にカソードが接続されるように第２ダイオードを並列接続するか、または第２ダイオードの役割を第１ＭＯＳＦＥＴのボディダイオードで果たし、さらにトランス２次側に並列接続した第１ＭＯＳＦＥＴのドレイン・ソース間にリアクトルとコンデンサの直列回路を並列接続し、コンデンサ両端間を出力とすることで、トランス２次側に負の電圧が発生したときに第１ＭＯＳＦＥＴをオンさせてリアクトル電流を還流させる同期整流回路において、
前記トランス１次側の電流と同期整流回路の出力電圧とを検出し、リアクトル電流が零となる時間を計算して前記第１ＭＯＳＦＥＴをオフする制御手段を設けたことを特徴とする同期整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30399897A JP3678286B2 (ja) | 1997-11-06 | 1997-11-06 | 同期整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30399897A JP3678286B2 (ja) | 1997-11-06 | 1997-11-06 | 同期整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11146650A JPH11146650A (ja) | 1999-05-28 |
| JP3678286B2 true JP3678286B2 (ja) | 2005-08-03 |
Family
ID=17927829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30399897A Expired - Fee Related JP3678286B2 (ja) | 1997-11-06 | 1997-11-06 | 同期整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3678286B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7269034B2 (en) | 1997-01-24 | 2007-09-11 | Synqor, Inc. | High efficiency power converter |
| EP0954899A2 (en) | 1997-01-24 | 1999-11-10 | Fische, LLC | High efficiency power converter |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
-
1997
- 1997-11-06 JP JP30399897A patent/JP3678286B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11146650A (ja) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6574125B2 (en) | DC-DC converter and bi-directional DC-DC converter and method of controlling the same | |
| US20100109626A1 (en) | Power factor correction power supply unit, and control circuit and control method used in the same | |
| US10491136B2 (en) | Bridge-less type electric power conversion device having current detection circuit of current transformer type | |
| US20190319542A1 (en) | Dc-dc converter and method for operating same | |
| US9871455B2 (en) | Current resonance type power supply device | |
| JP6979981B2 (ja) | スイッチング電源装置 | |
| JP3555137B2 (ja) | 双方向ｄｃ−ｄｃコンバータ | |
| EP3249795A1 (en) | Dc/dc converter | |
| US7075801B2 (en) | Dc converter | |
| CN110313122B (zh) | 电源装置及电源单元 | |
| JP3678286B2 (ja) | 同期整流回路 | |
| US11601061B2 (en) | System for turning off a synchronous rectifier based on a primary switch turn-on detection | |
| US9001540B2 (en) | Power source apparatus | |
| US11901825B2 (en) | Isolated DC-DC converter | |
| JP6782265B2 (ja) | 昇圧コンバータ | |
| US11349403B2 (en) | Half-bridge circuit, power supply device, and method for driving half-bridge circuit | |
| JP4720514B2 (ja) | 共振コンバータにおける電流検出方式 | |
| JP2004208407A (ja) | 同期整流用ｍｏｓｆｅｔの制御回路 | |
| US20200195157A1 (en) | Half-bridge circuit and power supply device | |
| JP7246459B1 (ja) | 電力変換装置 | |
| JPH07308062A (ja) | 一石フォワードコンバータ | |
| JP3555138B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US12537441B2 (en) | Power supply semiconductor device and power supply apparatus with discharge control circuit | |
| US20260128667A1 (en) | Power supply semiconductor device and power supply apparatus | |
| JP4717621B2 (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041201 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20041210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050421 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050504 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130520 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |