JP3679006B2 - 光ディスク情報書込制御方法およびその装置 - Google Patents
光ディスク情報書込制御方法およびその装置 Download PDFInfo
- Publication number
- JP3679006B2 JP3679006B2 JP2001001871A JP2001001871A JP3679006B2 JP 3679006 B2 JP3679006 B2 JP 3679006B2 JP 2001001871 A JP2001001871 A JP 2001001871A JP 2001001871 A JP2001001871 A JP 2001001871A JP 3679006 B2 JP3679006 B2 JP 3679006B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- length
- information
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Recording Or Reproduction (AREA)
- Optical Head (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光ディスク情報書込制御方法およびその装置に係り、詳しくは、レーザビームによって情報の書込・読出を行う光ディスク装置に対し、特に情報を正確に書込むための書込制御方法およびその装置に関する。
【０００２】
【従来の技術】
近年、コンピュータシステムの大容量化に伴い、書き換え可能な大容量ファイルとして、光磁気ディスク、相変化光ディスク等の光ディスクへの期待が高まっている。そのため、大容量の文書データや画像情報（イメージ情報）を、光学的にディスク状の媒体に記録する光ディスク装置の開発が行われており、すでにＯＡ市場をねらった製品が出ている。
【０００３】
光ディスクにおける情報記録は、ディスク媒体上へのレーザビーム照射による熱的効果によって、例えば媒体の磁化を反転させたり、あるいは媒体の結晶状態を変化させることにより行われる。記録方式の中でも、特に書込ビット（例えばレーザ照射）および非書込ビット（例えばレーザ非照射）の長さが情報を担ういわゆる長穴記録においては、正確なビット形状を媒体上に書込むことが読取りエラーを減らし装置の信頼性を高める上で特に重要である。
なお、本発明の適用対象である光ディスクは長穴記録方式のものであれば、光磁気ディスク等も含むものである。
【０００４】
長穴記録の一例としてコンパクトディスク形式の信号（以下、ＣＤ信号という）を図３０に示すが、この例ではＨｉｇｈ信号（“Ｈ”）およびＬｏｗ信号（“Ｌ”）は３τから１１τ（τは単位周期＝２３０ns）の長さを持っており、これらＨｉｇｈ、Ｌｏｗの長さが情報を担っている。
【０００５】
従来の光ディスク装置においては、例えば５τのＨｉｇｈ信号については５τ（２３０ns×５＝１１５０ns）の時間だけレーザを照射し、Ｌｏｗ信号についてはレーザを照射しないといった方法で媒体上へ書込を行っている。
【０００６】
この場合、媒体が一定速度で回転しているため書込情報のパルス幅ｎτ（ｎ＝３〜１１）は媒体上のビット長さをｎＬ（Ｌ：時間τに相当する媒体上の単位長さ）に変換され、記録される。この様子の一例は図３１（ａ）、（ｂ）のように示される。
【０００７】
ところが、このような従来の光ディスク情報書込制御方法およびその装置にあっては、より高密度記録を行うために媒体の回転速度を遅く（Ｌを短く）していくと、当該ビット書込に際して発生する熱の影響により、例えばｎ≧７という長いビットについては図３１（ｃ）に示すようなビット形状が書込まれてしまい、情報読取りに際しＣ／Ｎ比が劣化して読取エラーを生じるという問題点があった。
【０００８】
この問題に対処するため、Ｈｉｇｈ信号に相当するレーザビームを間欠的（パルス状）に印加することが行われており、例えば次に掲げる文献（１）〜（６）にその方法が開示されている。
（１） 特開昭６３−１６００１７号公報
（２） 特開昭６３−２６３６３２号公報
（３） 特開昭６２−２２９５４２号公報
（４） 特開昭６３−２６６６３２号公報
（５） 特開昭６３−１５３７２６号公報
（６） 特開昭６３−２６６６３３号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上記公知の方法では、媒体の回転速度を遅くしていった場合のＣ／Ｎ比の劣化をある程度以下にすることはできない。
すなわち、媒体の回転速度を遅くしていった場合には、当該ビット書込に際して発生した熱のみならず、直前のビット書込に際して発生した熱の残り（余熱）の影響も大きくなるため、ビット間スペースの長さ（直前のスペース長）によって当該ビットの書込開始位置が異なってしまう現象が生じ、その結果、マーク長が変動してしまうからである。
【００１０】
上記公知の方法は当該書込ビットの熱に対する対策にはなるものの、直前ビットからの余熱に対する対策は何らなされておらず、高密度書込時のＣ／Ｎ比劣化対策が十分とは言えない。
【００１１】
また、直前ビットからの余熱対策に関連するものとして、
（７） 特開昭６３−２６９３２１号公報
（８） 特開昭６３−３０２４２４号公報
（９） 特開昭６４−５９６３３号公報
記載の技術がある。
【００１２】
しかしながら、上記公報（１）〜（９）に記載されている内容は、後述するごとく、本発明の課題を何ら解決するものではない。
【００１３】
上記文献記載の各技術について、具体的に述べると、次の通りである。
（１） 特開昭６３−１６００１７号公報
この装置では、レーザ光を制御する手段が信号ビットの長さに応じた時間内でレーザ光を複数パルスに分割して付与するように構成されており、レーザ光制御手段は前記信号ビットの長さに応じてレーザ光を分割するとともに、分割レーザ光パルスの各先頭パルス幅を後続パルスより大とし、さらに、分割レーザ光パルスの各先頭パルスのパルス強度を後続パルスより大としている。
したがって、パルス状レーザ光による書込みについては述べているものの、具体的なパルス化手段については何ら記述されておらず、上記問題点を解決するには至っていない。
【００１４】
（２） 特開昭６３−２６３６３２号公報
この装置では、レーザ光を制御する手段が信号ビットの長さに応じた時間内でレーザ光をその照射すべき期間の終了直前で分割させた２パルスとして付与するように構成されており、上記特開昭６３−１６００１７号公報に記載のものを、更に簡略化して同様の効果を得ようとしているが、上記同様の理由で問題点を解決できるものではない。
【００１５】
（３） 特開昭６２−２２９５４２号公報
記録媒体の記録層の記録感度に適合した光ビーム照射時間に対応する予め定められたパルス幅のパルスを一定周期で発生するパルス発振器と、このパルス発振器から出力されるパルス信号のレーザ駆動回路への導出を記録パルス発生器から出力される記録パルスに応じて制御するゲート回路とを具備し、前記レーザ駆動回路がゲート回路の出力によってレーザ光源の光出力を制御するものである。
しかし、ＣＤ信号をパルス化する手段に関するものであり、しかもパルス幅は一定で、かつ記録パルス内で変更することは原理的にできない。
【００１６】
（４） 特開昭６３−２６６６３２号公報
光、電子線などのエネルギービームを照射して記録媒体の原子配列の変化によって記録を行う情報の記録方法において、エネルギースポットの中心が記録点の端から端まで通過する時間より短いパルス幅の単一又は複数のパルスで記録点を形成している。しかし、パルス状のレーザビームにより書込みを行い、パルス幅はビット長の３／４より狭くすればより好ましく、１／２より狭くすればさらに好ましく、１／４より狭くすれば特に好ましいことが述べられているのみで、パルス化の方法等については何ら述べられていない。
【００１７】
（５） 特開昭６３−１５３７２６号公報
連続する放射線パルスからなる１個の群の内の各放射線パルスのエネルギー量は、１個の放射線パルスにより生じる情報体中の温度上昇とその群の内の以前の放射線パルスにより既に発生している温度との合計が常に一定となる条件を考慮してその群の内の位置によって決めようとするもので、方法および装置に関する全９項のクレームからなっている。これは、本願明細書中に引用した論文の共著者による出願で論文とほぼ同様の内容であり、問題点を完全に解決できるものではない（詳細は後述）。
【００１８】
（６） 特開昭６３−２６６６３３号公報
書込み信号パルスを始端部、中間部、終端部の３部分に分割することが開示されている。ただし、各部分の各々のパルス幅が独立に設定できること、各々のパルスの発生を独立に禁止するパルス禁止手段等は開示されておらず、後にも述べるように最適の書込みビット形状を得る目的には適さず、問題点を完全に解決できるものではない。また、本願発明の主要な構成要件である、直前のスペース長に応じて書込信号の長さを制御することについては何ら記述されていない。
【００１９】
（７） 特開昭６３−２６９３２１号公報
レーザ光制御手段が、長いビットを形成する場合にレーザ光の照射時間を短めにしたり、また、直前のブランク長が短いビットを形成する場合に前記レーザ光の照射時間を短めにすることを特徴とするものである。ＣＤ原盤や追記型ディスク等、膜の溶融によるビットの形成を前提に考えており、しかも、直前のブランク長が短いビットを形成する場合に、レーザ光の照射時間を短めにする具体的な手段が何ら示されていない。さらに、通常書込であり、パルス化書込については何ら記述されていない。したがって、上述した問題点を解決できる具体的技術の示唆はない。
【００２０】
（８） 特開昭６３−３０２４２４号公報
レーザ光制御手段が、直前のブランク長が短いビットを形成する場合にはレーザ光の照射時間を短めにし、直前のブランク長が長いビットを形成する場合にはレーザ光の照射開始を早めるもので、上記第７の公報記載の技術と同様ほぼ同じ内容で、具体的技術手段、パルス化書込については何ら記述されておらず問題点を解決できる具体的技術の示唆はない。
【００２１】
（９） 特開昭６４−５９６３３号公報
ビット位置記録の光ディスク装置において書込間隔が短い場合に後続の書込ビット径が大きくなってしまう現象をさけるため、ビット間隔を検出して、間隔が短い場合には書込レーザパワーを小さくするものである。パルス間隔を検出し、それに応じてレーザ光量を変えることは開示されている。ただし、本例はマーク長記録ではなく、ビット位置記録であり、前提とする記録方式が全く異なる。したがって、上記（７）、（８）の公報記載の技術と同様に問題点を解決できるものではない。
【００２２】
そこで本発明は、高密度書込を行った場合でも、正確な記録ビット形状、つまり書込開始位置が規定位置の所定形状の記録ビットを維持してＣ／Ｎ比の良い再生信号を得ることのできる光ディスク情報書込制御方法およびその装置を提供することを目的としている。
【００２３】
【課題を解決するための手段】
本発明による光ディスク情報書込制御方法は上記目的達成のため、当該ビット書込に際して発生した熱の影響のみならず、直前のビット書込に際して発生した余熱の影響をも補正するものである。
【００２４】
すなわち、本発明は、記録ビットの長さが情報を担う情報記録を行う光ディスクに、マーク信号部とスペース信号部で構成された情報信号を書き込むための情報書込制御方法において、前記マーク信号部に相当する情報信号の直前にある、スペース信号部に相当する情報信号の長さを順次認識し、前記マーク信号部に相当する情報信号を、第１〜第ｎ（ｎ（整数）≧２）の複数パルスからなる一連のパルス列に構成するとともに、前記一連のパルス列の先頭の第１パルスをそれぞれ異なったタイミングで発生させる複数の第１パルス通過路を設け、前記一連のパルス列の先頭の第１パルスを、前記認識されたスペース信号部に相当する情報信号の長さに対応する前記第１パルス通過路に通過させて、前記一連のパルス列の先頭の第１パルスの発生位置を前記認識されたスペース信号部に相当する情報信号の長さに応じて変えるように制御し、該制御された第１パルスと、該第１パルスに続く第２〜第ｎパルスとで前記一連のパルス列を構成することで、前記スペース長に対応して前記一連のパルス列を変化させ、該一連のパルス列を光照射手段に印加することでマーク信号部の書込みを行うようにしたことを特徴とする。
【００２５】
また、本発明は、記録ビットの長さが情報を担う情報記録を行う光ディスクに、マーク信号部とスペース信号部で構成された情報信号を書き込むための情報書込制御装置において、前記マーク信号部に相当する情報信号の直前にある、スペース信号部に相当する情報信号の長さを順次認識するスペース認識手段と、前記マーク信号部に相当する情報信号の長さに対応する、第１〜第ｎ（ｎ（整数）≧２）の複数パルスからなる一連のパルス列を生成するパルス制御手段と、前記一連のパルス列の先頭の第１パルスをそれぞれ異なったタイミングで発生させる複数の第１パルス通過路を設け、前記一連のパルス列の先頭の第１パルスを、前記認識されたスペース信号部に相当する情報信号の長さに対応する前記第１パルス通過路に通過させて、前記先頭の第１パルスの発生位置を前記認識されたスペース信号部に相当する情報信号の長さに応じて変えるように制御する第１パルス発生位置制御手段と、を備え、前記パルス制御手段は、該制御された第１パルスと、該第１パルスに続く第２〜第ｎパルスとで前記一連のパルス列を構成することで、前記スペース長に対応して前記一連のパルス列を変化させ、該一連のパルス列を光照射手段に印加することでマーク信号部の書込みを行うようにしたことことを特徴とする。
また、本発明は、請求項１記載の構成に加え、書込が行われる光ディスク媒体の半径位置に応じて前記第１パルスの発生位置を制御することを特徴とする。
また、本発明は、請求項１又は３記載の構成に加え、前記スペース信号部の開始を示す制御信号が入力されるとカウントを開始し、前記マーク信号部の開始を示す制御信号が入力されるとカウントを終了するカウンタ手段により、前記スペース信号部に相当する情報信号の長さを認識することを特徴とする。
また、本発明は、請求項２記載の構成に加え、前記パルス制御手段は、書込が行われる光ディスク媒体の半径位置に応じて前記第１パルスの発生位置を制御することを特徴とする。
また、本発明は、請求項２又は５記載の構成に加え前記スペース認識手段は、前記スペース信号部の開始を示す制御信号が入力されるとカウントを開始し、前記マーク信号部の開始を示す制御信号が入力されるとカウントを終了するカウンタ手段を有することを特徴とする。
【００２６】
また、本発明は、記録ビットの長さが情報を担う情報記録を行う光ディスクに、マーク信号部とスペース信号部で構成された情報信号を書き込むための情報書込制御方法において、前記マーク信号部に相当する情報信号を一連のパルス列となすとともに、前記パルス列を構成する各パルスの幅を、前記マーク信号部に相当する情報信号の直前にある、スペース信号部に相当する情報信号に応じて制御し、該制御されたパルス列を光照射手段に印加して書込みを行うようにしたことを特徴とする。
【００２７】
また、本発明は、記録ビットの長さが情報を担う情報記録を行う光ディスクに、マーク信号部とスペース信号部で構成された情報信号を書き込むための情報書込制御方法において、前記マーク信号部に相当する情報信号を一連のパルス列となすとともに、前記パルス列を構成する各パルスの振幅を、前記マーク信号部に相当する情報信号の直前にある、スペース信号部に相当する情報信号に応じて制御し、該制御されたパルス列を光照射手段に印加して書込みを行うようにしたことを特徴とする。
【００２８】
また、本発明は、記録ビットの長さが情報を担う情報記録を行う光ディスクに、マーク信号部とスペース信号部で構成された情報信号を書き込むための情報書込制御方法において、前記マーク信号部に相当する情報信号を一連のパルス列となすとともに、該各パルス列の一部または全部を、該各パルス列の最終パルスの位置が一定となるよう、直前のスペース長に応じて時間圧縮を行い、該時間圧縮された前記各パルス列を光照射手段に印加して書込を行うようにしたことを特徴とする。
【００２９】
また、本発明は、記録ビットの長さが情報を担う情報記録を行う光ディスクに、マーク信号部とスペース信号部で構成された情報信号を書込むための情報書込制御方法において、前記マーク信号部に相当する情報信号を、
ａ）書込可能な温度まで媒体の温度を速やかに上昇させる開始部と、
ｂ）上昇した媒体の温度を放熱とバランスして保持する中間部と、
ｃ）レーザビーム照射終了に伴って起こる温度降下を所定条件に保つ終了部と、の３つの部分に分け、前記マーク信号部に相当する情報信号を、各パルスのパルス幅がそれぞれ好適な条件となるように、前記３つの部分それぞれに対してパルス化を行うことにより、前記マーク信号部に相当する情報信号の長さに対応する一連のパルス列となし、前記マーク信号部に相当する情報信号の長さが情報に対応して変わった際には、前記パルス列の前記中間部のパルスの数を変えるようになし、かつ、前記３つの部分のうち少なくとも開始部のパルス列の長さを、前記マーク信号部に相当する情報信号の直前にあるスペース信号部に相当する情報信号の長さに応じて制御し、該制御されたパルス列をレーザ照射手段に印加して書込を行うようにしたことを特徴とする。
【００３０】
また、本発明は、記録ビットの長さが情報を担う情報記録を行う光ディスクに、マーク信号部とスペース信号部で構成された情報信号を書き込むための光ディスク情報書込制御装置において、前記マーク信号部に相当する情報信号を一連のパルス列にするパルス化手段と、前記マーク信号部に相当する情報信号の直前にある、スペース信号に相当する情報信号の長さを認識するスペース認識手段と、該スペース認識手段の認識結果に基づいて、前記各パルス列の一部または全部を、前記各パルス列の最終パルスの位置が一定となるよう時間圧縮する時間圧縮手段と、を設けたことを特徴とする。
【００３１】
また、本発明は、光ディスク媒体に対しレーザ照射手段によりレーザを照射して記録ビットの長さが情報を担う情報記録を行う光ディスクに、マーク信号部とスペース信号部で構成された情報信号を書込むための光ディスク情報書込制御装置において、開始部制御信号、中間部制御信号および終了部制御信号を生成する制御信号発生手段と、該各制御信号に基づいて前記マーク信号部に相当する情報信号を、書込可能な温度まで媒体の温度を速やかに上昇させる開始部と、上昇した媒体の温度を放熱とバランスして保持する中間部と、レーザビーム照射終了に伴って起こる温度降下を所定条件に保つ終了部との３つの部分に分け、前記３つの部分それぞれに対してパルス化を行って前記マーク信号部に相当する情報信号の長さに対応する一連のパルス列を生成するパルス化手段と、前記３つの部分のうち少なくとも開始部のパルス列の長さを、前記マーク信号部に相当する情報信号の直前にあるスペース信号に相当する情報信号の長さに応じて制御するパルス列制御手段と、を設けたことを特徴とする。
【００３２】
また、本発明は、請求項６記載の構成に加え、前記パルス列を構成する各パルスのパルス幅を独立に設定できる手段を持つことを特徴とする。
また、本発明は、請求項６または請求項７記載の構成に加え、前記パルス列制御手段は、書込が行われる光ディスク円板の半径位置に応じて前記一連のパルス列の少なくとも一部を制御することを特徴とする。
また、本発明は、請求項６記載の構成に加え、書込マーク直前のスペース長を認識するスペース認識手段の認識結果に基づいて前記パルス列の光出力の振幅を制御することを特徴とする。
【００３３】
本発明では、記録ビットの書込信号がパルス化されるとともに、該パルス化された前記記録ビットの書込信号のパルス列の長さおよび／または振幅が、該書込信号の直前にあるスペース信号の長さに応じて制御される。そのため、前記記録ビット直前の記録ビット書込に際して発生した熱の影響をも効果的に補正することができ、マーク長・スペース長の如何にかかわらず良好なビット形状が得られる。
したがって、高密度書込を行った場合でも、簡単なハードウエアを付加するだけで正確な記録ビット形状が書込まれ、Ｃ／Ｎ比の良い、高品質の再生信号が得られる。
【００３４】
【発明の実施の形態】
以下、本発明を図面に基づいて説明する。
【００３５】
『従来技術の問題点の分析』
まず、本発明者は前述の問題点の正確な分析とその解決策について検討した。前記第１の問題点、すなわち高密度記録を行うために媒体の回転速度を遅くした場合、正常なビット形状が書込まれなくなる現象は、次のように考えることができる。媒体の回転速度が通常の回転速度の場合にはレーザビーム照射による媒体の局部的な温度上昇と媒体の放熱による温度降下が一定のバランスを保ち、熱的効果による書込みが行われる境界（以下、書込境界）はほぼレーザビームに一致している。したがって、例えば１１τのビットを書込んだとすると、媒体上には長さ１１Ｌ、幅ｄ（ｄ：レーザビームの直径）のビットが形成される。
【００３６】
一方、高密度記録のために媒体の回転速度を遅くすると、単位面積当りのレーザビーム照射エネルギーが大きくなるため、放熱による温度降下が間に合わなくなり、照射時間が長くなるにつれ、熱が徐々に蓄積されてビーム照射位置の前後の位置にも熱が流れ出していく。熱的効果によって一定時間に書込を行うために必要なレーザビームのエネルギーには下限が存在するから、例えば回転速度を１／２にした場合でもレーザビームのエネルギーを１／２にして書込むわけにはいかず、必ず上記現象が発生する。
【００３７】
したがって、例えば７τ以上といった長いビットを書込む場合、レーザビームが２Ｌ位置、３Ｌ位置、４Ｌ位置と進むに従って熱の蓄積が大きくなり、徐々に隣接位置への熱の影響が増大するとともに、書込境界もレーザビーム径ｄを越えて拡がっていく。ビットの終端、すなわち上記例では７Ｌ位置付近では直後にレーザビーム照射が終了し、放熱による温度降下が支配的になるから書込境界はほぼビーム径となる。
【００３８】
このようなモデルを考えると、図３１（ｃ）に示すビット形状が説明できる。特に、結晶状態（結晶相）の変化により反射率を変えて記録を行う相変化型媒体においては、溶融状態からの急冷あるいは徐冷によって結晶状態を変化させＨｉｇｈ・Ｌｏｗ情報を書込むため、隣接位置からの熱の流れ出しの影響が顕著である。
【００３９】
一例として急冷によってHigh情報を書込むタイプの相変化型媒体を考えてみるに、書込ビット長がある程度以上長くなって（例えば７τ以上）隣接位置への熱の影響があると、例えば３τ位置では４τ位置からの熱の流れ出しの影響を受け、４τ位置では５τから、以後順次ｎτ位置では（ｎ＋１）τ位置からの熱の流れ出しの影響を受けてしまい、結果的に急冷ではなく徐冷に近い条件となってしまう。このような状態ではある程度以上長いビットのHigh情報書込は非常に不安定となる。長いビットを書込む場合にも安定なHigh書込状態を得ること、すなわち安定な急冷状態を実現するためには書込ビット長ｎτ（ｎ＝3 〜11）の間でレーザビームを間欠的（パルス状）に照射し、書込を行うことが有効である。これについては、D.J.Gravesteijn et al "Phase-change optical data storage in GaSb",Applied Optics, 26, 4772(1987)に4.3MHz（τ=230ns）の周波数で80ns幅を持つパルス列による書込が記述されている。
【００４０】
本発明者は、種々のＨｉｇｈ書込ビット長（以下マーク長）を上記文献の例に従って媒体上に書込み、ビット形状の観察を行った。その結果、上記文献に記されているように、一定のパルス幅を持つパルス列による書込では、該パルス幅を変えてやっても、また光パワーを適当に変えてやってもマーク長３τから１１τにわたって良好なビット形状を実現するパルス幅条件を見出すことはできなかった。すなわち、マーク長が最も短い３τの場合にはパルス幅１８０nsのパルス３個で書き込んだときに良好なビット形状が得られたが、この条件の１１個のパルスでマーク長が最も長い１１τを書込むと、光エネルギーが大きすぎて、前記従来例として示した連続光による書込と同様なビット形状の異常が起こってしまった。
逆に１１τの場合に良好なビット形状を与える１２０nsのパルス幅条件では、光エネルギーの不足により３τのビットを正常に書込むことができなかった。
【００４１】
マークを構成する前記パルス列のパルス幅を変えて記録する方法は前述したように特開昭６３−２６６６３３号公報に開示されている。この開示例ではパルス列を始端部、中間部、終端部の３部分に分け、始端部および終端部のパルス幅を中間部のパルス幅より大きくするものである。ただ、ここに開示されている方法では始端部（以下開始部と称する）、中間部、終端部（以下終了部）の各部を複数のパルスで構成した場合、各部内のパルス各々のパルス幅を独立に設定することができないため、種々のパルス幅の組み合わせのもとで最適の書込ビット形状を得る目的には適さない。
【００４２】
そこで本発明者は、前記マークを構成するパルス列の各パルス幅を独立に設定できる後述する装置を考え、種々のパルス幅の組み合わせのもとで種々のマーク長を書込むとともに、書込まれたビット形状の観察を行った。
【００４３】
図１は上記観察結果より得られた好適な書込パルス条件の一例と、そのときの書込ビット形状を示すものである。具体的には、図１（ａ）は７τのＨｉｇｈ情報（マーク）と７τのＬｏｗ情報（スペース）とを繰り返す入力信号を用い、パルス周期Ｔ＝τ（２３０ns）として第１パルス幅２００ns、第２パルス幅１５０ns（開始部）、第３パルス幅１２０ns、第４〜第６パルス幅１００ns（中間部）、第７パルス幅１３０ns（終了部）の条件で書込を行った場合の書込ビット形状を示したものである。連続したレーザビームによる書込（前記図３０（ｃ））に比べてビット形状の著しい改善が見られた。
【００４４】
また、図１（ｂ）には７τのスペース、１１τのマークに対し、第１パルス幅２００ns、第２パルス幅１５０ns（開始部）、第３パルス幅１２０ns、第４〜第１０パルス幅１００ns（中間部）、第１１パルス幅１３０ns（終了部）の条件で書込んだビット形状を示す。同様に図１（ｃ）には、７τのスペース３τのマークに対し、第１パルス幅２００ns、第２パルス幅１５０ns（開始部）、第３パルス幅１３０ns（終了部、この場合には中間部パルスは出ない）の条件で書込んだビット形状を示す。何れも同図（ａ）と同様に良好なビット形状が得られた。
【００４５】
この実験結果の物理的意味を考察してみるに、
▲１▼ 媒体を書込可能な温度まで速やかに上昇させる部分……（開始部）
▲２▼ 開始部で上昇した温度を媒体の放熱とバランスして保つ部分……（中間部）
▲３▼ レーザビーム照射終了に伴って起こる温度降下を好適条件に保つ部分……（終了部）
という以上３つの機能からなっていると解釈することができる。したがって、マーク長の変化に際し、中間部のパルスを増減し、中間部の長さを変えることは、単に温度を保持する機能を持つ部分の長さを変えているにすぎず、マーク長にかかわらず良好なビット形状が得られることが十分理解できる。
ただ、中間部パルスについては図１（ａ）、（ｂ）に示すように、その先頭パルスのパルス幅を他のパルス幅より広くする方がより良好なビット形状が得られる。
【００４６】
さて、これまで述べてきた実験ではマーク長のみに注目し、スペース長については便宜上一定としてきた。しかしながら、実際のＣＤ信号では３τから１１τまでの長さを持つマークおよびスペースの組合わせにより情報を記録している。したがって、マークを書込んだ後、次にマークを書込むまでのスペースは３τから１１τの間で常に変化している。特に媒体の急冷あるいは徐冷によって結晶状態を変化させ、記録を行う相変化型媒体においては、直前のビットを書込んだ際の余熱の影響が懸念される。
【００４７】
前記余熱の影響を明確に把握するために、スペース長を３τから１１τまで変化させ、それに伴うマーク長の変化を観察した。図３２はこの様子を示したものである。
記録媒体には（In0.40Sb0.60）0.94Ge0.06の組成を持つ記録膜を60nm製膜したものを用い、線速度1.2m/sの条件で実験した。
【００４８】
横軸には注目する書込マーク直前のスペース長をとり、書込マーク長が３τ７τおよび11τの場合の結果を示す。図中の×はパルス化を行わない通常書込（レーザパワー 5mW）、○は前述した好適パルス条件でパルス化を行った場合（レーザパワー12mW）のデータである。
【００４９】
通常書込の場合には直前のスペース長が３τと１１τとでは書込マーク長の差が３００ns（１．３τ相当）にも達してしまい、マーク長を正しく判別することは全く不可能である。
【００５０】
パルス化書込を行った場合には直前のスペース長３τと１１τの場合における書込マーク長の差は１５０nsとなり確かに改善されてはいる。しかしながら、この値とてもτ（＝２３０ns）の値の６５％に相当し、読取時における各マーク長の判別基準である０．５τを越えているため、すべてのマーク長を正しく判別することはできない。
【００５１】
このように余熱の影響が大きいため、従来の技術によりパルス化を行っただけでは、ＣＤ信号に代表される実際の長穴記録信号を正確に書込み、正確に読取ることはできない。
【００５２】
以下に示す実施例は上記問題点を解決し、ＣＤ信号に代表される長穴記録信号を正確に書込み、Ｃ／Ｎ比の良い、高品質の再生信号を得ることができる光ディスク情報書込制御方法およびその装置を提供するものである。
【００５３】
『第１実施例』
図２〜図７は本発明に係る光ディスク情報書込制御方法およびその装置の第１実施例を示す図である。図２は光ディスク情報書込制御装置の全体構成図であり、この図において、該書込制御装置は大きく分けて、入力ＣＤ信号Ｄ0 （記録ビットの書込信号に相当）が入力し、該ＣＤ信号Ｄ0 を予め定められた範囲で遅延する第１の遅延回路（第１の遅延手段）１と、第１の遅延回路１で遅延されたＣＤ信号（第１の遅延信号Ｄ1 ）を予め定められた範囲でさらに遅延する第２の遅延回路（第２の遅延手段）２と、これら第１、第２の遅延回路１、２の出力信号（第１、第２の遅延信号Ｄ1 、Ｄ2 ）から開始部制御信号Ａ、中間部制御信号Ｂ、終了部制御信号Ｃを生成する制御信号発生回路（制御信号発生手段）３と、これら各制御信号により記録ビットの書込信号、すなわち入力ＣＤ信号Ｄ0 を開始部、中間部および終了部の３つの部分に分け、それぞれに応じたパルスを発生するパルス化回路（パルス化手段）４と、前記入力ＣＤ信号Ｄ0 の直前にあるスペース長を認識し、該スペース長に応じてパルス列の長さを制御するパルス列制御回路（パルス列制御手段）１０と、により構成される。
【００５４】
パルス化回路４からのパルス化出力はレーザダイオード５に入力されており、レーザダイオード５はこのパルス化出力に基づいてレーザビームを発生する。レーザビームはレンズ６を通し集光されて回転軸７を中心として回転している光ディスク媒体８に照射され長穴記録が行われる。上記レーザダイオード５およびレンズ６はレーザ照射手段９を構成する。
【００５５】
第１の遅延回路１および第２の遅延回路２としては、例えばクロックに同期した遅延が得られるシフトレジスタ等のディジタル的手段が望ましいが、遅延線等のアナログ的手段であってもよい。また、本実施例では第１の遅延時間をτ、第２の遅延時間を２τとして説明するが、これは本質的なものではなく、符号規格により予め定められた最小スペース長（ＣＤ信号の場合は３τ）以下であればよく、また、１．５τ、０．２５τといった小数でもかまわない。
【００５６】
パルス化回路４の詳細は図３のように示され、図３では便宜上１組のパルス化回路４のみを示しているが、実際上は開始部、中間部、終了部のそれぞれについて図３に示す回路が必要である。
【００５７】
図３において、パルス化回路４はクリア回路１１、カウンタ１２、遅延回路１３、デコード回路１４、パルス幅設定回路１５および集合回路としてのオアゲート１６により構成される。クリア回路１１は遅延回路１７、インバータ１８およびナンドゲート１９からなり、各制御信号Ａ、Ｂ、Ｃの立下りエッジに同期してカウンタ１２をクリアさせる信号を発生し、カウンタ１２のクリア端子に出力する。カウンタ１２のカウントイネーブル端子には各制御信号Ａ、Ｂ、Ｃが入力され、クロック端子にはパルス化クロックが入力される。いま、最初に制御信号Ａがカウンタ１２に入力される場合を例にとると、カウンタ１２は同信号が“Ｈ”になるとカウントを開始し、“Ｌ”になるとカウントを停止する。このとき、クリア回路１１からは遅延回路１７の遅延時間（例えば５０ns）で決まるパルス幅のクリアパルスがカウンタ１２のクリア端子に加えられ、カウンタ１２の内容は“０”にリセットされる。
【００５８】
具体的には、図４に示すように２τの幅をもつ制御信号Ａが入力すると、カウンタ１２の内容は０→１→２→０と変化する。カウンタ１２の出力である２0 桁（Ａ，Ａバー）、２1 桁（Ｂ，Ｂバー）、２2 桁（Ｃ，Ｃバー）、２3 桁（Ｄ，Ｄバー）は次段のデコード回路１４に入力されており、デコード回路１４は、例えばアンドゲート２０ａ〜２０ｎ（本実施例ではｎ＝１５）により構成される。ｎ＝１５としているのは、“１”から“Ｆ”までの１５個を用い、“０”を用いていないからである。
【００５９】
また、パルス幅設定回路１５はモノマルチバイブレータ２１ａ〜２１ｎ（本実施例ではｎ＝１５）からなり、これらには例えば、モノマルチバイブレータ２１ａに代表として示すようにボリウムからなるパルス幅調整手段２２が設けられている。なお、これは他のモノマルチバイブレータ２１ｂ〜２１ｎについても同様であり、したがって、後述の第１パルス……第ｎパルスの各パルス幅を独立に設定することが可能である。
【００６０】
ここで、カウンタ12の内容が“０”のときにはＡ＝Ｂ＝Ｃ＝Ｄ＝０、Ａバー＝Ｂバー＝Ｃバー＝Ｄバー＝１であり、デコード回路14の入力のうち、すべてが“１”となる組合わせはないから、デコード回路14の出力側は“０”のままで何ら信号が現れない。一方、カウンタ12の内容が“１”のときには、Ａ＝Ｂバー＝Ｃバー＝Ｄバー＝１、Ａ＝Ｂ＝Ｃ＝Ｄ＝０であるから、Ａ・Ｂバー・Ｃバー・Ｄバーの入力組合わせをもつアンドゲート20a の出力側にだけ適当に遅延（例えば50ns）されたパルス化クロックが現れ、モノマルチバイブレータ21a をトリガする。カウンタ12の内容が“２”のときには、Ｂ＝Ａバー＝Ｃバー＝Ｄバー＝１、Ｂバー＝Ａ＝Ｃ＝Ｄ＝０となるから、アンドゲート20b にだけパルス化クロックが現れ、モノマルチバイブレータ21b をトリガする。以下、カウンタ12の内容が“３，４，５…15”となるに従い順次図示はしていないが、モノマルチバイブレータ21c 、21d ……21n をトリガする。すなわち、モノマルチバイブレータ21a 〜21n は開始部制御信号Ａによって発生すべき第１パルス、第２パルス……第ｎパルス（ｎ＝15）を発生する。なお、第４図に示す例のように開始部制御信号Ａの幅が２τであり、これを変化させない場合にはアンドゲートおよびモノマルチバイブレータはそれぞれ２個だけでよい。
【００６１】
モノマルチバイブレータ２１ａ〜２１ｎの出力は集合回路としてのオアゲート１６で合成され、第１パルス、第２パルス……第ｎパルスが時間軸上に順次現れる開始部パルスとなって出力される。中間部パルス、終了部パルスも上記開始部パルスと全く同様にして作られ、出力される。さらに、開始部パルス、中間部パルス、終了部パルスは図示しない集合回路（図４の集合回路と同様）によって合成され、図４の最下端に示すパルス化出力となってレーザダイオード５に印加される。
【００６２】
次に、制御信号発生回路およびパルス列制御回路を説明するにあたり、まず、図４に示すタイミングチャートを参照して制御信号発生回路の基本動作を説明する。
入力ＣＤ信号Ｄ0 は第１の遅延回路１を通って第１の遅延回路Ｄ1 となり、同信号Ｄ1 はさらに第２の遅延回路２を通って第２の遅延信号Ｄ2 となる。なお、本実施例では、便宜上第１の遅延時間をτ、第２の遅延時間を２τとして説明するが、これは本質的なものではなく、符号規格により予め定められた最小スペース長（ＣＤ信号の場合は３τ）以下であればよく、また、１．５τ，０．２５τといった小数でもかまわない。
【００６３】
制御信号発生回路３に入った前記信号Ｄ0 、Ｄ1 、Ｄ2 は論理演算が施され、Ａ＝Ｄ1 ・（Ｄ1 バー・Ｄ2 バー）、Ｂ＝（Ｄ0 ・Ｄ1 ）・（Ｄ1 ・Ｄ2 ）およびＣ＝（Ｄ1 ・Ｄ2 ）・Ｂバーという制御信号が形成される。
【００６４】
ここに「・」は論理積を「バー」は否定を表す。制御信号Ａは開始部制御信号、Ｂは中間部制御信号、Ｃは終了部制御信号となる。入力ＣＤ信号Ｄ0 に対する各制御信号Ａ、Ｂ、Ｃのタイミングは図４に示されるが、開始部制御信号Ａのパルス幅は第２の遅延回路２の遅延時間（図３の例では２τ）に一致し、終了部制御信号Ｃのパルス幅は第１の遅延回路１の遅延時間（図３の例ではτ）に一致し、さらに、中間部制御信号Ｂのパルス幅は入力ＣＤ信号のパルス幅から第１および第２の遅延回路１、２の遅延時間を引いたものに一致する。これは、前記制御信号Ａ、Ｂ、Ｃを形成する論理演算から得られる当然の結果である。したがって、開始部制御信号Ａのパルス幅および／または終了部制御信号Ｃのパルス幅を変更する場合には、第２の遅延回路２の遅延時間および／または第１の遅延回路１の遅延時間を変更すればよい。
【００６５】
各制御信号Ａ、Ｂ、Ｃはパルス化回路４に入り、各制御信号Ａ、Ｂ、Ｃのパルス幅に応じた数でかつ適当なパルス幅を持つパルスに変換され、レーザダイオード５を駆動して光ディスク媒体８に照射され、長穴記録が行われる。
【００６６】
次に、図５〜図７を参照してパルス列制御回路の動作を説明する。パルス列制御回路ではまず、スペース長がこの信号長より短い場合にマーク長（最終的にはパルス列の長さ）を減ずる基準信号を発生する。基準信号の発生は図５に示すようにクリア端子を持つモノマルチバイブレータ４３、遅延回路４４、４５、インバータ４６、４７およびアンドゲート４８、ナンドゲート４９を備えてパルス列制御回路４２を構成し、そのタイミングチャートを図６に示すように、入力ＣＤ信号の立下りでリセットし、Ｄ0 信号よりτだけ遅れたＤ1 信号の立下りでセットする回路とし、これから基準信号Ｅを発生している。なお、５０はボリウムからなるモノマルチバイブレータ４３のパルス幅調整手段であり、基準信号長を、例えば７τに調整するものである。
【００６７】
図７はマーク３τ、スペース３τ、マーク３τ、スペース７τ、マーク５τのＣＤ信号を例に取ったタイミングを示すものである。なお、（ア）は入力ＣＤ信号Ｄ0 、（イ）は第１遅延信号Ｄ1 、（ウ）は第２遅延信号Ｄ2 、（エ）は第３遅延信号Ｄ3 、（オ）はＤ0 ・Ｄ1 、（カ）はＤ1 ・Ｄ2 、（キ）はＤ1・Ｄ3 、（ク）は中間部制御信号Ｂ（Ｂ＝（Ｄ0 ・Ｄ1 ）・（Ｄ1 ・Ｄ2 ））、（ケ）は信号Ａ（Ａ＝Ｄ1 ・（Ｄ1 ・Ｄ2 ）バー）、（コ）は終了部制御信号Ｃ（Ｃ＝（Ｄ1 ・Ｄ2 ）・Ｂバー）、（サ）は開始部補助信号Ｄ（Ｄ＝Ｄ1 ・（Ｄ1 ・Ｄ3 ）バー）、（シ）はリセット信号、（ス）はセット信号、（セ）は基準信号Ｅ（Ｅ＝７τ）、（ソ）は信号Ｆ（Ｆ＝Ｄ・Ｅ）、（タ）は信号Ａ′（Ａ′＝Ａ・Ｆバー）、（チ）はパルス化クロックＴ（Ｔ＝τ）、（ツ）はパルス化出力である。
【００６８】
図７において、基準信号Ｅは本来７τの長さを持っているが、これ以前にリセット信号がくると（図７の例では５τ）“Ｌ”となり、τ後のセット信号で再び“Ｈ”にセットされ、７τ後に“Ｌ”となる。基準信号Ｅがセットされるタイミングは第１の遅延出力Ｄ1 の立下りに一致しているから、Ｄ1 のタイミングを基準としてみれば、マークの始まり部分においてＥが“Ｈ”ならば直前のスペース長は７τより短く、Ｅが“Ｌ”ならば７τ以上であると判定できる。
【００６９】
スペース長が７τより短い場合に、マーク長を短くし、パルス列を制御するためには開始部補助信号Ｄを使用する。信号Ｄは、第１遅延信号Ｄ1 をマーク長を短くしたい長さだけ（図７の例ではτ）遅延した第３遅延信号Ｄ3 を用いて、Ｄ＝Ｄ1 ・（Ｄ1 バー・Ｄ3 バー）の演算で作られる。次に基準信号ＥからＤ・Ｅ＝Ｆ（マーク長制御信号）を作り、さらに、Ａ・Ｆバー＝Ａ′を作って開始部制御信号とする。Ａ′は直前のスペース長が基準信号より短いときには開始位置がτだけ遅れ、基準信号長以上のときにはＡと同じ開始位置となる。終了位置はＡと全く同じであるから、直前のスペース長の長短に応じて書込マーク長を制御できるわけである。制御信号発生回路の基本動作の項で述べたＡ、Ｂ、Ｃの各制御信号に代えて、Ａ′、Ｂ、Ｃを各制御信号としてパルス化回路４に入力することにより、直前のスペース長に応じた長さのパルス列を持つパルス化出力（図７下端）が得られる。
【００７０】
以上のことから、本実施例では記録ビットの書込信号を３つの部分に分け、該３つの部分それぞれをパルス化し、該パルス化された各パルスのパルス幅が各々独立に設定できるので、前記３つの部分それぞれに最適な条件で媒体にレーザビームを照射することができる。さらに書込信号直前のスペース長を判断し、該スペース長に応じて出力パルス列の長さを制御できるので、直前の書込ビットからの余熱の影響を効果的に補正することができ、高密度書込を行った場合でも正確な記録ビット形状を維持して、Ｃ／Ｎ比の良い再生信号を得ることができる。
【００７１】
なお、以上の説明ではパルス化回路のカウンタを２進４桁としたが、本発明はこれに限定されるものではなく、桁数を増しさらに多くのパルス幅設定回路を付加することができることは言うまでもない。また、第１〜第ｎパルスを発生するモノマルチバイブレータの代わりにカウンタ等のディジタル的手段でパルス幅を決定してもよいことは勿論である。
【００７２】
さらに、パルス列制御回路の基準信号の発生にアナログ的なモノマルチバイブレータを用いたが、カウンタ等ディジタル的な手段により実現してもよいことは勿論である。また、上記説明では便宜上基準信号を１個だけとした例を示したが、これを複数個とし、複数個の開始部補助信号を組合わせて、例えばスペース長３τ〜４τではマーク長−τ、５τ〜７τではマーク長−０．５τ、８τ〜１１τではマーク長そのままといった、よりきめ細かな制御をしてもよいことは言うまでもない。
【００７３】
『第２実施例』
図８は本発明の第２実施例を示す図であり、本実施例はパルス化クロックの周期Ｔを（１／２）・τとしたものである。すなわち、図８に作動のタイミングチャートを示すように、本実施例ではパルス化の分解能が第１実施例の倍となるため、よりきめ細かなパルス幅設定を行うことができる。この場合、開始部のパルスのパルス幅条件を第１実施例と同じにしたければ、モノマルチバイブレータ２１ａおよびモノマルチバイブレータ２１ｃのパルス幅設定を第１実施例と同じに設定し、モノマルチバイブレータ２１ｂおよびモノマルチバイブレータ２１ｄについてはパルスの後縁がモノマルチバイブレータ２１ａまたはモノマルチバイブレータ２１ｃで設定したパルスの後縁を越えないように小さなパルス幅に設定しておけばよい。
【００７４】
図３に示すパルス化回路４ではモノマルチバイブレータ２１ａ、モノマルチバイブレータ２１ｂ……モノマルチバイブレータ２１ｎの出力は集合回路であるオアゲート１６により論理的に合成されるから、２つのパルスを同時に発生しても故障等が生じることは全くない。あるいは、モノマルチバイブレータ２１ａおよびモノマルチバイブレータ２１ｃを（１／２）・τに設定し、残りのパルス幅をモノマルチバイブレータ２１ｂおよびモノマルチバイブレータ２１ｄで設定してもよい。なお、これは終了部についても全く同様である。また、パルス化クロックの周期を（１／３）・τ、（１／４）・τとより細かくして分解能を上げてもよいことは言うまでもない。
【００７５】
『第３実施例』
図９〜図１１は本発明の第３実施例を示す図であり、本実施例では、図９に示すようにパルス化回路（パルス化手段）３１から複数のパルス化出力（Ｃｈ１とＣｈ２の２チャネル）を第１、第２の光出力発生回路３２、３３にそれぞれ出力し、これからレーザダイオード３４に供給するとともに、各チャネルの開始部、中間部、終了部各々の第１パルス、第２パルス……第ｎパルスの発生を各々独立に禁止するパルス禁止手段３５を設けた点が特徴である。
【００７６】
パルス禁止手段３５はスナップスイッチ等のスイッチ群により構成され、具体的には図１０に示すように示される。すなわち、デコード回路１４としてのアンドゲート２０ａ……２０ｎの次段にはパルス禁止手段３５ａが設けられてモノマルチバイブレータ３６ａ〜３６ｎに接続され、さらに集合回路３７ａでまとめられてパルス化出力のチャネル１を発生させている。また、同様に他方のパルス禁止手段３５ｂが設けられてモノマルチバイブレータ３８ａ〜３８ｎに接続され、さらに集合回路３９でまとめられて、パルス化出力のチャネル２を発生させている。
【００７７】
図１１は第３実施例のタイミングとレーザダイオード３４の光出力の様子を示すもので、マーク長５τ、開始部制御信号Ａの幅２τ、終了部制御信号Ｃの幅τ、パルス化クロックＴ＝（１／２）・τの場合を一例として示している。
【００７８】
本実施例ではＴ＝（１／２）・τとしているから、開始部は４個、終了部は２個、中間部は最大１６個のパルス禁止手段３５が有効となる。また、同図（ｂ）に○×で示すようにチャネル１、チャネル２のパルス禁止手段３５ａ、３５ｂを設定すると、各チャネルのパルス化出力は同図（ｃ）に示すようになる。チャネル１およびチャネル２の出力はそれぞれ第１光出力発生回路３２および第２の光出力発生回路３３に接続されているから、レーザダイオード３４の光出力は同図（ｄ）に示すように先頭の２個のパルスについては通常より大きい第２の大きさの光出力に、その他のパルスについては通常の第１の大きさの光出力となる。
【００７９】
このように、パルス化回路３１を複数チャネルとし、かつ各パルスの発生を各々独立に禁止するパルス禁止手段３５を持つことにより、前記各実施例のようにパルス幅だけではなく、光出力をも変えることができるため、より細かく最適な書込条件を定めることができる。
【００８０】
なお、本実施例ではチャネル数を２としたが、さらに３以上とし、よりきめ細かに光出力を変えるようにしてもよい。また、パルス禁止手段には必ずしもスイッチを持つ必要はなく、当該位置のパルス発生手段を削除したり、結線をはずす等の手段を用いてもよいことは勿論である。
【００８１】
『第４実施例』
図１２、図１３は本発明の第４実施例を示す図であり、本実施例は前記「従来技術の問題点の分析」の項で述べた直前の書込ビットから来る余熱の影響を補正する手段として、直前のスペース長に応じて書込開始部パルスの光出力を制御するものである。制御信号としては第１の実施例で示したマーク長制御信号Ｆを用いる。すなわち、図１２に示すように、第３実施例の構成として示した図９の構成の一部にマーク長制御信号Ｆの入力する光出力制御回路５１が設けられ、第２の光出力発生回路３３に接続されている。そして、光出力制御回路５１により図１３に示すタイミングチャートで示すように、マーク長制御信号Ｆに基づき直前のスペース長に応じて書込開始部パルスの振幅が変えられて、光出力がきめ細かく制御される。したがって、本実施例の方法でも余熱の影響を効果的に補正することができる。
【００８２】
また、上記説明では便宜上基準信号Ｅを１個だけとし、マーク長制御信号Ｆも１個だけとした例を示したが、第１実施例と同様に複数個の基準信号Ｅ1 〜Ｅn から複数個のマーク長制御信号Ｆ1 〜Ｆn を作り、光出力制御回路で各々のマーク長制御信号に応じた大きさの光出力を出すように構成し、よりきめ細かな制御を行っても良いことは言うまでもない。
【００８３】
『第５実施例』
図１４は本発明の第１、第２実施例によって余熱の影響を補正した結果を示す図、図１５〜図１７は本発明の第５実施例を示す図である。なお、本実施例は請求項１、２、４、６に記載の発明に対応する。
【００８４】
第１実施例では以前に書込んだビットからの余熱の影響を補正するため、直前のスペース長の長さに応じて発生パルスの数を増減することによりマーク書込開始位置を制御している。図１４は第１実施例に第２実施例を適用した場合、すなわちパルス化クロックを（１／２）τとし、前述した好適な書込パルス条件（パルス化クロックτ）の各パルス幅をほぼ半分とした書込パルス条件のもとで、余熱補正０．５τ（前記第３の遅延信号Ｄ3 の遅延時間０．５τ）、基準信号長６τ（直前のスペース長が３τ〜５τのときだけ余熱補正がかかる）とした場合の余熱補正の様子を示したものである。図中の○は余熱補正なし、Δが上記条件で余熱補正を行った場合である。補正により直前のスペース長が３τ〜５τのときには書込マーク長が約０．５τ短くなったため、読取信号の判別基準である±０．５τ以内に収まるようになり、余熱補正の効果が現れている。
【００８５】
しかしながら、この方法では書込開始位置の分解能がパルス化クロックの周期で制限されてしまう。したがって、よりきめ細かい補正を行いたい場合、例えば書込開始位置を直前のスペース長が１τ変化するたびに10nsずつ変化させたい場合には、周期10ns（周波数100MHz）のパルス化クロックが必要となり、一般に使われているＴＴＬでは実現が困難である。また、直前のスペース長が３τから11τまでの間で１τ変化するごとに対応して書込開始位置を制御したい場合には９個の基準パルスが必要であり、ハード量もかなり増加してしまう。
【００８６】
第５実施例は、このようなきめ細かな書込開始位置制御を簡単なハードウエアで実現しようとするものである。図１５はそのために必要な部分の構成を示す図であり、この図において、本実施例のパルス列制御回路は、必要な数だけ設けられた先頭パルス（図３に示す開始部第１パルス）の通過路群５４と、直前のスペース長を認識するスペース認識手段５５と、認識結果に応じて先頭パルスの通過路を選択する通過路選択手段５６とを含んで構成される。スペース認識手段５５はスペース長を１τ単位で計数するカウンタ５７と、インバータ５８、５９と、遅延回路６０と、ナンドゲート６１と、カウンタ５７の出力信号が入力するデコード回路としてのアンドゲート６２ａ〜６２ｎとにより構成される。また、通過路群５４は先頭パルスの通過路としての直列接続したディレイライン（ＤＬ）６３ａ〜６３ｎにより構成され、通過路選択手段５６は各スペース長およびディレイライン６３ａ〜６３ｎの出力が入力するアンドゲート６４ａ〜６４ｎと、集合回路としてのオアゲート６５とにより構成され、オアゲート６５からは先頭パルス出力として先に示した図３におけるモノマルチバイブレータ２１ａのトリガ信号が発生する。
【００８７】
以上の構成において、図１６にタイミングチャートを示すように、第１の遅延信号Ｄ1 の反転信号Ｄ1 バーをカウンタ５７のイネーブル端子に入力しておくと、スペース部が入力され、Ｄ1 バーが“Ｈ”になるとカウンタ５７はクロックの計数を開始する。スペース部が終わり、マーク部が入力されると、Ｄ1 バーは“Ｌ”になり、カウンタ５７は直前の内容を維持したまま停止する。すなわち、マーク部が始まった時点でカウンタ５７は直前のスペース長の情報を蓄積するメモリとして機能する。したがって、カウンタ５７の内容をデコードすることにより、マーク部が始まった時点では直前のスペース長に対応する１個のデコーダ出力だけが“Ｈ”となる。図１６には３デコーダ（スペース長３τに対応）と１０デコーダ（スペース長１０τに対応）の出力を一例として示す。この出力を使って先頭パルスの通過路を選択する。カウンタ５７はＤ1 バーの立上りでリセットされ、次のスペース長のカウントを開始する。
【００８８】
一方、先の図３に示すモノマルチバイブレータ２１ａのトリガとなる先頭パルス（開始部第１パルス）はその前で取り出されて先頭パルス通過路群５４としてのディレイライン６３ａ〜６３ｎに入る。該通過路群５４は従属接続されたディレイライン６３ａ〜６３ｎ（ＤＬ11、ＤＬ10……ＤＬ3 ）で構成され、各ディレイライン６３ａ〜６３ｎに付けられた添字は直前のスペース長に対応する。各ディレイライン６３ａ〜６３ｎの出力には前記デコード回路としてのアンドゲート６２ａ〜６２ｎの出力によって制御されるアンドゲート６４ａ〜６４ｎが接続されているから、直前のスペース長に応じた遅延時間の経路を通ったパルスだけが取り出されてモノマルチバイブレータ２１ａ（図３参照）をトリガする。このようにしてマーク部直前のスペース長の認識とそれに応じた先頭パルス発生位置の制御が行われる。
【００８９】
なお、各ディレイライン６３ａ〜６３ｎに、例えば５ns単位でタップを設けておくことにより、この分解能で先頭パルス発生位置を制御することができ、一般に使われるＴＴＬで１０ns以下の分解能を達成することができる。
【００９０】
上記説明では通過路選択手段５６を１個とし、開始部第１パルスだけを遅延させて余熱補正を行ったが、通過路選択手段５６を複数個とし、開始部第１〜第ｎパルスを遅延させて余熱補正を行うこともできる。この場合、スペース認識手段５５は１個でよい。さらに、開始部第１〜第ｎパルス各々に対応する各々の通過路選択手段の遅延時間を、例えば、直前のスペース長が３τのときの第１パルスの遅延時間を１５０nsとし、第２パルスの遅延時間を１４０ns、……第ｎパルスの遅延時間を（１５０−１０ｎ）ns、というように徐々に変えたり、或いは直前のスペース長が１０τのときの第１パルスの遅延時間を２０nsとし、第２パルスの遅延時間を１５ns、……第ｎパルスの遅延時間を（２０−５ｎ）nsというように徐々に変えてやれば、図１７に示すような出力パルス列を得ることができ、よりきめ細かな余熱補正を行うことができる。
【００９１】
『第６実施例』
図１８、図１９は本発明の第６実施例を示す図である。なお、本実施例は請求項３、５に記載の発明に対応する。第５実施例で述べた直前のスペース長に応じた先頭パルス位置の制御は、長穴記録のうちでもＣＤ（コンパクトディスク）に代表される回転線速度一定の記録には適しているものの、光磁気ディスクに代表される回転角速度一定の記録には、そのままでは適用できない。すなわち、回転角速度一定の記録では回転半径が大きい円板外周部に行くほど線速度が速くなり、時間的に同じ長さの信号を記録しても媒体上の記録長さは内周部に比べて長い。したがって、直前のスペース長が同じでも、外周部では内周部に比べ媒体上の距離が遠く余熱の影響は少ない。
そこで、第６実施例は円板の回転半径に応じて前記各ディレイライン６３ａ〜６３ｎの遅延時間を変えるようにしたものである。
【００９２】
本実施例の適用対象である回転角速度一定の記録においては、光ヘッドの位置あるいは媒体中に記録されたアドレスから現在の回転半径位置を知ることができるような手段が設けられており、この手段は、例えば２進符号で表された信号などが一般的である。そのため、本実施例では図１９に示すようにデコード回路としてのアンドゲート７１ａ〜７１ｎに２進信号で表された半径位置信号を入力し、適当な数だけ設けられた半径位置デコーダとしてのアンドゲート７１ａ〜７１ｎの出力は該当するただ１個だけが“Ｈ”となる。各アンドゲート７１ａ〜７１ｎの出力Ｓ1 〜Ｓn は図１８に示すように半径位置選択ゲートとしてのｎ群のアンドゲート７２Ａ1 〜７２Ａn 、７２Ｂ1 〜７２Ｂn 、……７２Ｎ1 〜７２Ｎn に入力されており、これらの各ゲートの他の入力端子はディレイライン６３ａ〜６３ｎの出力タップ１、２……ｎに接続されている。また、各ゲート７２Ａ1 〜７２Ａn 、……７２Ｎ1 〜７２Ｎn の出力は群ごとにまとめられオアゲート７３ａ〜７３ｎに入力され、その次段には第５実施例と一部が共通のスペース認識手段５５が設けられている。したがって、半径位置選択ゲートの出力Ｓ1 〜Ｓn のうち１個を“Ｈ”とすることにより、ディレイライン６３ａ〜６３ｎの出力タップ１、２……ｎのうちの１つが選択され、この出力タップを通った先頭パルス信号だけが次段のディレイラインに入力されるとともに、その後の論理処理により先頭パルス出力となる。
【００９３】
なお、各ディレイライン６３ａ〜６３ｎの入力と出力タップ間の遅延時間は各ディレイラインで同一とする必要はなく、ディスク媒体の特性に応じて設定してやればよい。また、直前のスペース長に応じた通過路の選択手段は第５実施例と全く同様である。
【００９４】
上記説明では先頭パルス（開始部第１パルス）だけで余熱補正する例を示したが、第５実施例と同様に、図１８、図１９に示す回路を複数個用意し、開始部第１パルス〜第ｎパルスを使った余熱補正を行ってもよいことは言うまでもない。
【００９５】
『第７実施例』
図２０〜図２７は本発明の第７実施例を示す図である。本実施例は直前のスペース長に応じた余熱補正を、前述した各実施例より更にきめ細かに行うものである。
【００９６】
図２１に示す本実施例のパルス列制御回路８０はスペース認識回路８１と時間圧縮回路８２とで構成される。
スペース認識回路８１は図１５に示したスペース認識手段５５と同様の回路で、直前のスペース長３τ〜１１τに応じたスペース長信号を発生する。
【００９７】
時間圧縮回路８２は電圧制御遅延回路８３と遅延時間制御回路８４とで構成される。電圧制御遅延回路８３は印加された制御電圧によってその遅延時間が変わる回路で、可変容量ダイオードとインダクタンスを組み合わせた、一般にはＶＣＶＤＬ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｖａｒｉａｂｌｅ Ｄｅｌａｙ Ｌｉｎｅ）と呼ばれている素子で構成される。本実施例ではジェーピーシー社製の素子を２個使用して、図２２に示すように、０〜１５Ｖの制御電圧に対して１０２０ns〜７００nsの可変範囲を得ている。
【００９８】
さて、上記電圧制御遅延回路３３に、例えば図２３に示す長さ３τ（６９０ns）の鋸歯状制御電圧を印加した場合を考えると、電圧制御遅延回路８３の遅延時間は横軸の経過時間に対して図２４に示すように変化する。経過時間０のタイミングで電圧制御遅延回路８３に入力されたパルスは同遅延回路８３内を伝播するが、その伝播中にも遅延回路８３の遅延時間は図２４に示すように刻々と変化している。したがって、パルスは入力タイミングにおける遅延回路８３の遅延時間（１０２０ns）と定常状態における遅延時間（７００ns）との平均値、すなわち（１０２０＋７００）／２＝８６０nsだけ遅延されて出力端に現れる。また、経過時間３００nsのタイミングで入力されたパルスはそのタイミングにおける遅延回路８３の遅延時間が８８０nsであるから（８８０＋７００）／２＝７９０nsだけ遅延される。このように鋸歯状制御電圧が印加された時点から遅れて入力されたパルスほど遅延時間が少なくなる。ただし、６９０ns以上遅れて入力されたパルスについてはもはや制御電圧が印加されていないため、遅延時間はすべて７００nsとなる。
【００９９】
図２５に上記原理に基づいてパルス列の時間圧縮を行った一例を示す。直前のスペース長３τにおける余熱補正値を１６０nsとし、これに相当する鋸歯状制御電圧を（ｂ）に示す１５Ｖ、６９０nsとしている。また、入力パルス列としては（ａ）に示すマーク長４τの好適なパルス化を施したものとする。
【０１００】
第１パルスの前縁は遅延され、 860ns後に出力される。また、第１パルスの後縁は 100ns後に入力されるから、上記原理より(974+700)/2=837ns だけ遅延され、経過時間の原点を基準とすれば837+100=937ns の時点で出力される。したがって、出力パルス列の第１パルス幅は937-860=77nsとなる。同様に第２パルスの前縁は 948ns、後縁は1025nsとなり、パルス幅は第１パルスと同様77nsとなる。以下同様に、第３パルスは前縁1036ns、幅62ns、第４パルスは前縁1125ns、幅46ns、第５、第６パルスの前縁はそれぞれ1213ns、1301ns、幅はそれぞれ46ns、39nsとなる。第７パルスが入力される時点では制御電圧は定常状態となっているから、第７および第８パルスはそのまま 700nsだけ遅延されて出力される。このようにして（ｃ）に示す出力パルス列が得られる。実際には様々のマーク長およびスペース長が組み合わされたパルス列が入力されるが、その最終パルス後縁の位置は全て入力パルスから 700nsだけ遅れた位置を保っている。すなわち、入力信号のマーク長、スペース長の関係を保ちながら、各パルス列の先頭から鋸歯状制御電圧幅に相当する部分のパルス列だけが余熱補正のために時間圧縮される。
【０１０１】
図１７に示す第５実施例の方法では、第１パルスを１６０ns遅らせ、第２、第３、第４パルスをそれぞれ１５０ns、１４０ns、１３０ns遅らせて余熱補正を行ったとしても、各スペース部分が圧縮されるだけで各パルス幅そのものは変化しない。一方、本実施例の方法では各スペース部分のみならず各パルス幅も同じ割合で圧縮されることが大きな特徴である。
【０１０２】
図２５（ａ）に示すパルス列を例にとって説明すると、パルス幅の合計は５９０nsであり、パルス列の長さ８８５nsに対する割合（パルス化率）は約６７％である。一方、図１７に示す第５実施例の方法ではパルス幅の合計は同じで、パルス列の長さだけが８８５−１６０＝７２５nsとなるから、パルス化率は５９０／７２５＝０．８１、８１％と入力パルス列より大きくなってしまう。これに対して、本実施例の方法ではパルス幅の合計は４８７nsであり、パルス化率は４８７／７２５＝０．６７、約６７％となり、入力パルス列のパルス化率と同じになる。
【０１０３】
パルス化率は書込レーザビームのエネルギー密度とも考えることができ、これを好適なパルス条件である入力パルス列と同じに保つことは、余熱補正を行った際にもより正確なビット形状を書込めることを意味している。
【０１０４】
また、余熱補正の範囲も開始部パルスに限ることなく中間部パルスにまで及ぼすことができる。すなわち、本実施例の時間圧縮による余熱補正では、原理的にどのような形状、組合わせのパルス列が入力されても、補正範囲全域にわたって該入力パルス列を相似的に圧縮することができる。したがって、前述した各実施例のようにパルス列が開始部、中間部、終了部に必ずしも分離されている必要はなく、例えば、３τ〜１１τのマーク長各々が全く異なった組合わせのパルス列で構成されている場合でも、余熱補正を効果的に行うことができる。
【０１０５】
図２６に遅延時間制御回路８４の一例を示す。遅延時間制御回路８４は前記第１遅延信号Ｄ1 から制御電圧幅に等しい幅のパルスを作る補正範囲設定回路９０と、該パルスを鋸歯状波に変換する鋸歯状波発生回路９１と、スペース認識手段５５、８１の結果に応じて好適な余熱補正のための遅延時間を設定する遅延時間設定回路９２と、出力波形を１５Ｖを基準とした波形に変換する引算回路９３とで構成される。
【０１０６】
補正範囲設定回路９０はモノマルチバイブレータ９４で構成され、図２７（ａ）に示すような入力信号Ｄ1 の各マーク立上りで始まる一定幅のパルス（図２７（ｂ）参照）を発生する。パルス幅はボリウム９４Ｒで設定でき、この例ではパルス幅３τ（６９０ns）としている。
【０１０７】
前記パルスは微分回路９５による鋸歯状波発生回路９１で図２７（ｃ）のように変換され、遅延時間設定回路９２に入る。なお、Ｒｆはオペアンプのフィードバック抵抗で、これを調整することにより鋸歯状波の直線性を変えることができる。
【０１０８】
遅延時間設定回路９２は各スペース長に対応する９組の増幅器９６とスイッチ手段９７とで構成される。各増幅器９６の増幅率はＲｆ／Ｒで決まるため、各増幅器９６のフィードバック抵抗Ｒｆ３〜Ｒｆ１１を変えることによって出力鋸歯状波のピーク値を変えることができ、各増幅器９６の出力を図２７（ｄ）に示すように設定することができる。各増幅器９６の出力にはアナログスイッチ等のスイッチ手段９７が接続されており、該スイッチは前記スペース認識手段５５から出力されるスペース長信号によって制御される。したがって、スイッチ手段９７の出力側にはスペース長（余熱補正値）に応じたピーク電圧をもつ唯一個の鋸歯状波が現れる。
【０１０９】
引算回路９３は１倍の反転増幅器９８であり、オペアンプと抵抗Ｒｅ、Ｒｓにより構成され、入力端子間の差を出力する。正入力端子が１５Ｖに接続されているため、負入力端子に入力される鋸歯状波を引算した図２７（ｅ）に示す波形が出力される。なお、Ｒｅはスイッチ手段９７がすべてオフの場合に負入力端子を０Ｖに保つためのものである。引算回路の出力は鋸歯状制御電圧として電圧制御遅延回路に印加され、前述した時間圧縮が行われる。
【０１１０】
上記各回路に使われるオペアンプは１５Ｖ以上の出力電圧がとれるもので、高速、高スルーレートのものが望ましく、例えばＬＨ００３２ＣＧ等を使用するのがよい。
【０１１１】
なお、上記一例では補正範囲設定回路９０と鋸歯状波発生回路９１をモノマルチバイブレータ９４とオペアンプによる微分回路９５で構成したが、本発明はこれに限定されるものではなく、例えば非対称時定数を持つモノマルチバイブレータのベース側に発生する鋸歯状波を利用して二つの回路を一体化してもよいことは勿論である。
【０１１２】
図２０に本実施例による好適な余熱補正結果の一例を示す。図中の○が補正なし、△が補正ありのデータである。書込パルス列は図２５（ａ）に示した好適なパルス条件とし、直前のスペース長３τ時の補正値（最大補正）を１６０ns、スペース長４τ時の補正値を１００ns、以下順次６０ns、３０ns、２０ns、とし、スペース長８τ以上はすべて１０nsとした。若干の非直線性はあるものの、ほぼ完全な余熱補正が行われている。
【０１１３】
『第８実施例』
図２８、図２９に第８実施例を示す。第７実施例では余熱補正の範囲（鋸歯状波制御電圧の幅）を３τとして説明してきた。これはＣＤ信号の最小マーク長が３τであり、補正範囲を例えば５τ以上とするとマーク長３τの場合のパルス列の最終パルス位置が規定の位置から大きく遅れてしまう問題が生ずるためである。ところが一方では、７τ以上といった長いマーク長のパルス列に対しては、例えば５τ以上のより広範囲の補正を行い、入力パルス列とより相似に近いパルス列としたい要請もある。本実施例は、より広範囲の補正を行った場合にも短いマーク長のパルス列の最終パルスが規定位置に出るようにするものである。
【０１１４】
図２８に本実施例の遅延時間制御回路を示す。この遅延時間制御回路は図２６の回路と一部が異なり、引算回路１０１の負入力側を選択的に０電位に接続するスイッチ１０２と、該スイッチ１０２の開閉タイミングを制御するスイッチ制御回路１０３と、第１遅延信号を反転してスイッチ制御回路１０３に入力するインバータ１０４とを持つことを特徴としている。スイッチ制御回路１０３には例えば第１遅延信号Ｄ1 バーといったスイッチ制御信号が入力される。Ｄ1 バーはマーク時にＬｏｗ、スペース時にＨｉｇｈとなるから、これをスイッチ制御回路１０３で適当なタイミングに調整してスイッチを制御してやれば、引算回路１０１の負入力側の電圧をマークが終わる寸前には必ず０Ｖとなるようにすることができる。
【０１１５】
前記補正範囲設定回路９０で４τのパルス幅が設定され、マーク長３τのパルス列が前記電圧制御遅延回路８３に入力される場合を考えると、引算回路１０１の入力波形は図２９（ａ）に示す波形となり、出力波形は同図（ｂ）に示す波形となる。したがって、引算回路１０１の出力波形を前記電圧制御遅延回路８３に印加すると、該遅延回路８３の遅延時間はマーク長３τのパルス列の最終パルスが入力される寸前に定常状態に復帰する。よって、最終パルスが出力されるタイミングは他のマーク長のパルス列の最終パルスと同様に、入力時点＋７００nsの位置となる。
【０１１６】
なお、前記補正範囲設定回路９０で設定されたパルス幅より長いマーク長のパルス列については、該設定されたパルス幅の制御信号が定常状態になるまで前記スイッチ１０２がオフとなっているため、何ら影響はない。
【０１１７】
【発明の効果】
本発明の方法によれば、高密度書込を行った場合にも隣接書込位置からの余熱の影響を効果的に補正して、正確な記録ビット形状、つまり書込開始位置が規定位置の所定形状の記録ビットを書込むことができ、Ｃ／Ｎ比の良い高品質の再生信号を得ることができる。
【０１１８】
また、本発明の装置構成によれば、簡単なハードウェアを付加するだけで上記余熱の影響を効果的に補正して上記記録ビット形状を書込むことができ、同様の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の原理を説明するために好適な書込パルス条件の一例と書込ビット形状を示す図である。
【図２】第１実施例の全体構成図である。
【図３】第１実施例のパルス化回路のブロック図である。
【図４】第１実施例の基本動作を示すタイミングチャートである。
【図５】第１実施例の基準信号発生回路の回路図である。
【図６】第１実施例の基準信号発生回路のタイミングチャートである。
【図７】第１実施例のパルス列制御回路のタイミングチャートである。
【図８】第２実施例のタイミングチャートである。
【図９】第３実施例のパルス化回路の出力系統を示す図である。
【図１０】第３実施例のパルス禁止手段の詳細な回路図である。
【図１１】第３実施例のタイミングチャートである。
【図１２】第４実施例のパルス化出力信号の出力系統を示す図である。
【図１３】第４実施例の光出力の制御のタイミングチャートである。
【図１４】第１、第２実施例によって余熱の影響を補正した結果を示す図である。
【図１５】第５実施例のパルス列制御回路の要部の構成を示すブロック図である。
【図１６】第５実施例のタイミングチャートである。
【図１７】第５実施例の複数の通過路選択手段によるパルス出力を示す図である。
【図１８】第６実施例の先頭パルス発生のための回路を示す図である。
【図１９】第６実施例の半径位置の選択のための回路を示す図である。
【図２０】第７実施例の余熱補正の一例を示す図である。
【図２１】第７実施例のパルス列制御回路の構成を示す図である。
【図２２】第７実施例の電圧制御遅延回路の特性を示す図である。
【図２３】第７実施例の鋸歯状制御電圧と遅延時間を示す図である。
【図２４】第７実施例の電圧制御遅延回路の特性を示す図である。
【図２５】第７実施例の時間圧縮による余熱補正を施した出力パルス列を示す図である。
【図２６】第７実施例の遅延時間制御回路の回路図である。
【図２７】第７実施例の遅延時間制御回路の各部の動作波形を示す図である。
【図２８】第８実施例のより広範囲の余熱補正を行う遅延時間制御回路を示す図である。
【図２９】第８実施例の遅延時間制御回路の各部の動作波形を示す図である。
【図３０】ＣＤ信号の一例を示す図である。
【図３１】従来の方法による記録ビットの形状を示す図である。
【図３２】直前のスペース長による書込マーク長の変化を示す図である。
【符号の説明】
１：第１の遅延回路（第１の遅延手段）
２：第２の遅延回路（第２の遅延手段）
３：制御信号発生回路（制御信号発生手段）
４、３１：パルス化回路（パルス化手段）
５：レーザダイオード
８：光ディスク媒体
９：レーザ照射手段
１０、８０：パルス列制御回路（パルス列制御手段）
３２：第１の光出力発生回路
３３：第２の光出力発生回路
３５：パルス禁止手段
５１：光出力制御回路
５４：通過路群
５５：スペース認識手段
５６：通過路選択手段
８１：スペース認識回路（スペース認識手段）
８２：時間圧縮回路（時間圧縮手段）
８３：電圧制御遅延制御回路
８４：遅延制御回路
９０：補正範囲設定回路
９１：鋸歯状波発生回路
９２：遅延時間設定回路
９３１０１：引算回路
９４：モノマルチバイブレータ
９５：微分回路
９６：増幅器
９７：スイッチ手段
１０２：スイッチ
１０３：スイッチ制御回路
【発明の属する技術分野】
本発明は、光ディスク情報書込制御方法およびその装置に係り、詳しくは、レーザビームによって情報の書込・読出を行う光ディスク装置に対し、特に情報を正確に書込むための書込制御方法およびその装置に関する。
【０００２】
【従来の技術】
近年、コンピュータシステムの大容量化に伴い、書き換え可能な大容量ファイルとして、光磁気ディスク、相変化光ディスク等の光ディスクへの期待が高まっている。そのため、大容量の文書データや画像情報（イメージ情報）を、光学的にディスク状の媒体に記録する光ディスク装置の開発が行われており、すでにＯＡ市場をねらった製品が出ている。
【０００３】
光ディスクにおける情報記録は、ディスク媒体上へのレーザビーム照射による熱的効果によって、例えば媒体の磁化を反転させたり、あるいは媒体の結晶状態を変化させることにより行われる。記録方式の中でも、特に書込ビット（例えばレーザ照射）および非書込ビット（例えばレーザ非照射）の長さが情報を担ういわゆる長穴記録においては、正確なビット形状を媒体上に書込むことが読取りエラーを減らし装置の信頼性を高める上で特に重要である。
なお、本発明の適用対象である光ディスクは長穴記録方式のものであれば、光磁気ディスク等も含むものである。
【０００４】
長穴記録の一例としてコンパクトディスク形式の信号（以下、ＣＤ信号という）を図３０に示すが、この例ではＨｉｇｈ信号（“Ｈ”）およびＬｏｗ信号（“Ｌ”）は３τから１１τ（τは単位周期＝２３０ns）の長さを持っており、これらＨｉｇｈ、Ｌｏｗの長さが情報を担っている。
【０００５】
従来の光ディスク装置においては、例えば５τのＨｉｇｈ信号については５τ（２３０ns×５＝１１５０ns）の時間だけレーザを照射し、Ｌｏｗ信号についてはレーザを照射しないといった方法で媒体上へ書込を行っている。
【０００６】
この場合、媒体が一定速度で回転しているため書込情報のパルス幅ｎτ（ｎ＝３〜１１）は媒体上のビット長さをｎＬ（Ｌ：時間τに相当する媒体上の単位長さ）に変換され、記録される。この様子の一例は図３１（ａ）、（ｂ）のように示される。
【０００７】
ところが、このような従来の光ディスク情報書込制御方法およびその装置にあっては、より高密度記録を行うために媒体の回転速度を遅く（Ｌを短く）していくと、当該ビット書込に際して発生する熱の影響により、例えばｎ≧７という長いビットについては図３１（ｃ）に示すようなビット形状が書込まれてしまい、情報読取りに際しＣ／Ｎ比が劣化して読取エラーを生じるという問題点があった。
【０００８】
この問題に対処するため、Ｈｉｇｈ信号に相当するレーザビームを間欠的（パルス状）に印加することが行われており、例えば次に掲げる文献（１）〜（６）にその方法が開示されている。
（１） 特開昭６３−１６００１７号公報
（２） 特開昭６３−２６３６３２号公報
（３） 特開昭６２−２２９５４２号公報
（４） 特開昭６３−２６６６３２号公報
（５） 特開昭６３−１５３７２６号公報
（６） 特開昭６３−２６６６３３号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、上記公知の方法では、媒体の回転速度を遅くしていった場合のＣ／Ｎ比の劣化をある程度以下にすることはできない。
すなわち、媒体の回転速度を遅くしていった場合には、当該ビット書込に際して発生した熱のみならず、直前のビット書込に際して発生した熱の残り（余熱）の影響も大きくなるため、ビット間スペースの長さ（直前のスペース長）によって当該ビットの書込開始位置が異なってしまう現象が生じ、その結果、マーク長が変動してしまうからである。
【００１０】
上記公知の方法は当該書込ビットの熱に対する対策にはなるものの、直前ビットからの余熱に対する対策は何らなされておらず、高密度書込時のＣ／Ｎ比劣化対策が十分とは言えない。
【００１１】
また、直前ビットからの余熱対策に関連するものとして、
（７） 特開昭６３−２６９３２１号公報
（８） 特開昭６３−３０２４２４号公報
（９） 特開昭６４−５９６３３号公報
記載の技術がある。
【００１２】
しかしながら、上記公報（１）〜（９）に記載されている内容は、後述するごとく、本発明の課題を何ら解決するものではない。
【００１３】
上記文献記載の各技術について、具体的に述べると、次の通りである。
（１） 特開昭６３−１６００１７号公報
この装置では、レーザ光を制御する手段が信号ビットの長さに応じた時間内でレーザ光を複数パルスに分割して付与するように構成されており、レーザ光制御手段は前記信号ビットの長さに応じてレーザ光を分割するとともに、分割レーザ光パルスの各先頭パルス幅を後続パルスより大とし、さらに、分割レーザ光パルスの各先頭パルスのパルス強度を後続パルスより大としている。
したがって、パルス状レーザ光による書込みについては述べているものの、具体的なパルス化手段については何ら記述されておらず、上記問題点を解決するには至っていない。
【００１４】
（２） 特開昭６３−２６３６３２号公報
この装置では、レーザ光を制御する手段が信号ビットの長さに応じた時間内でレーザ光をその照射すべき期間の終了直前で分割させた２パルスとして付与するように構成されており、上記特開昭６３−１６００１７号公報に記載のものを、更に簡略化して同様の効果を得ようとしているが、上記同様の理由で問題点を解決できるものではない。
【００１５】
（３） 特開昭６２−２２９５４２号公報
記録媒体の記録層の記録感度に適合した光ビーム照射時間に対応する予め定められたパルス幅のパルスを一定周期で発生するパルス発振器と、このパルス発振器から出力されるパルス信号のレーザ駆動回路への導出を記録パルス発生器から出力される記録パルスに応じて制御するゲート回路とを具備し、前記レーザ駆動回路がゲート回路の出力によってレーザ光源の光出力を制御するものである。
しかし、ＣＤ信号をパルス化する手段に関するものであり、しかもパルス幅は一定で、かつ記録パルス内で変更することは原理的にできない。
【００１６】
（４） 特開昭６３−２６６６３２号公報
光、電子線などのエネルギービームを照射して記録媒体の原子配列の変化によって記録を行う情報の記録方法において、エネルギースポットの中心が記録点の端から端まで通過する時間より短いパルス幅の単一又は複数のパルスで記録点を形成している。しかし、パルス状のレーザビームにより書込みを行い、パルス幅はビット長の３／４より狭くすればより好ましく、１／２より狭くすればさらに好ましく、１／４より狭くすれば特に好ましいことが述べられているのみで、パルス化の方法等については何ら述べられていない。
【００１７】
（５） 特開昭６３−１５３７２６号公報
連続する放射線パルスからなる１個の群の内の各放射線パルスのエネルギー量は、１個の放射線パルスにより生じる情報体中の温度上昇とその群の内の以前の放射線パルスにより既に発生している温度との合計が常に一定となる条件を考慮してその群の内の位置によって決めようとするもので、方法および装置に関する全９項のクレームからなっている。これは、本願明細書中に引用した論文の共著者による出願で論文とほぼ同様の内容であり、問題点を完全に解決できるものではない（詳細は後述）。
【００１８】
（６） 特開昭６３−２６６６３３号公報
書込み信号パルスを始端部、中間部、終端部の３部分に分割することが開示されている。ただし、各部分の各々のパルス幅が独立に設定できること、各々のパルスの発生を独立に禁止するパルス禁止手段等は開示されておらず、後にも述べるように最適の書込みビット形状を得る目的には適さず、問題点を完全に解決できるものではない。また、本願発明の主要な構成要件である、直前のスペース長に応じて書込信号の長さを制御することについては何ら記述されていない。
【００１９】
（７） 特開昭６３−２６９３２１号公報
レーザ光制御手段が、長いビットを形成する場合にレーザ光の照射時間を短めにしたり、また、直前のブランク長が短いビットを形成する場合に前記レーザ光の照射時間を短めにすることを特徴とするものである。ＣＤ原盤や追記型ディスク等、膜の溶融によるビットの形成を前提に考えており、しかも、直前のブランク長が短いビットを形成する場合に、レーザ光の照射時間を短めにする具体的な手段が何ら示されていない。さらに、通常書込であり、パルス化書込については何ら記述されていない。したがって、上述した問題点を解決できる具体的技術の示唆はない。
【００２０】
（８） 特開昭６３−３０２４２４号公報
レーザ光制御手段が、直前のブランク長が短いビットを形成する場合にはレーザ光の照射時間を短めにし、直前のブランク長が長いビットを形成する場合にはレーザ光の照射開始を早めるもので、上記第７の公報記載の技術と同様ほぼ同じ内容で、具体的技術手段、パルス化書込については何ら記述されておらず問題点を解決できる具体的技術の示唆はない。
【００２１】
（９） 特開昭６４−５９６３３号公報
ビット位置記録の光ディスク装置において書込間隔が短い場合に後続の書込ビット径が大きくなってしまう現象をさけるため、ビット間隔を検出して、間隔が短い場合には書込レーザパワーを小さくするものである。パルス間隔を検出し、それに応じてレーザ光量を変えることは開示されている。ただし、本例はマーク長記録ではなく、ビット位置記録であり、前提とする記録方式が全く異なる。したがって、上記（７）、（８）の公報記載の技術と同様に問題点を解決できるものではない。
【００２２】
そこで本発明は、高密度書込を行った場合でも、正確な記録ビット形状、つまり書込開始位置が規定位置の所定形状の記録ビットを維持してＣ／Ｎ比の良い再生信号を得ることのできる光ディスク情報書込制御方法およびその装置を提供することを目的としている。
【００２３】
【課題を解決するための手段】
本発明による光ディスク情報書込制御方法は上記目的達成のため、当該ビット書込に際して発生した熱の影響のみならず、直前のビット書込に際して発生した余熱の影響をも補正するものである。
【００２４】
すなわち、本発明は、記録ビットの長さが情報を担う情報記録を行う光ディスクに、マーク信号部とスペース信号部で構成された情報信号を書き込むための情報書込制御方法において、前記マーク信号部に相当する情報信号の直前にある、スペース信号部に相当する情報信号の長さを順次認識し、前記マーク信号部に相当する情報信号を、第１〜第ｎ（ｎ（整数）≧２）の複数パルスからなる一連のパルス列に構成するとともに、前記一連のパルス列の先頭の第１パルスをそれぞれ異なったタイミングで発生させる複数の第１パルス通過路を設け、前記一連のパルス列の先頭の第１パルスを、前記認識されたスペース信号部に相当する情報信号の長さに対応する前記第１パルス通過路に通過させて、前記一連のパルス列の先頭の第１パルスの発生位置を前記認識されたスペース信号部に相当する情報信号の長さに応じて変えるように制御し、該制御された第１パルスと、該第１パルスに続く第２〜第ｎパルスとで前記一連のパルス列を構成することで、前記スペース長に対応して前記一連のパルス列を変化させ、該一連のパルス列を光照射手段に印加することでマーク信号部の書込みを行うようにしたことを特徴とする。
【００２５】
また、本発明は、記録ビットの長さが情報を担う情報記録を行う光ディスクに、マーク信号部とスペース信号部で構成された情報信号を書き込むための情報書込制御装置において、前記マーク信号部に相当する情報信号の直前にある、スペース信号部に相当する情報信号の長さを順次認識するスペース認識手段と、前記マーク信号部に相当する情報信号の長さに対応する、第１〜第ｎ（ｎ（整数）≧２）の複数パルスからなる一連のパルス列を生成するパルス制御手段と、前記一連のパルス列の先頭の第１パルスをそれぞれ異なったタイミングで発生させる複数の第１パルス通過路を設け、前記一連のパルス列の先頭の第１パルスを、前記認識されたスペース信号部に相当する情報信号の長さに対応する前記第１パルス通過路に通過させて、前記先頭の第１パルスの発生位置を前記認識されたスペース信号部に相当する情報信号の長さに応じて変えるように制御する第１パルス発生位置制御手段と、を備え、前記パルス制御手段は、該制御された第１パルスと、該第１パルスに続く第２〜第ｎパルスとで前記一連のパルス列を構成することで、前記スペース長に対応して前記一連のパルス列を変化させ、該一連のパルス列を光照射手段に印加することでマーク信号部の書込みを行うようにしたことことを特徴とする。
また、本発明は、請求項１記載の構成に加え、書込が行われる光ディスク媒体の半径位置に応じて前記第１パルスの発生位置を制御することを特徴とする。
また、本発明は、請求項１又は３記載の構成に加え、前記スペース信号部の開始を示す制御信号が入力されるとカウントを開始し、前記マーク信号部の開始を示す制御信号が入力されるとカウントを終了するカウンタ手段により、前記スペース信号部に相当する情報信号の長さを認識することを特徴とする。
また、本発明は、請求項２記載の構成に加え、前記パルス制御手段は、書込が行われる光ディスク媒体の半径位置に応じて前記第１パルスの発生位置を制御することを特徴とする。
また、本発明は、請求項２又は５記載の構成に加え前記スペース認識手段は、前記スペース信号部の開始を示す制御信号が入力されるとカウントを開始し、前記マーク信号部の開始を示す制御信号が入力されるとカウントを終了するカウンタ手段を有することを特徴とする。
【００２６】
また、本発明は、記録ビットの長さが情報を担う情報記録を行う光ディスクに、マーク信号部とスペース信号部で構成された情報信号を書き込むための情報書込制御方法において、前記マーク信号部に相当する情報信号を一連のパルス列となすとともに、前記パルス列を構成する各パルスの幅を、前記マーク信号部に相当する情報信号の直前にある、スペース信号部に相当する情報信号に応じて制御し、該制御されたパルス列を光照射手段に印加して書込みを行うようにしたことを特徴とする。
【００２７】
また、本発明は、記録ビットの長さが情報を担う情報記録を行う光ディスクに、マーク信号部とスペース信号部で構成された情報信号を書き込むための情報書込制御方法において、前記マーク信号部に相当する情報信号を一連のパルス列となすとともに、前記パルス列を構成する各パルスの振幅を、前記マーク信号部に相当する情報信号の直前にある、スペース信号部に相当する情報信号に応じて制御し、該制御されたパルス列を光照射手段に印加して書込みを行うようにしたことを特徴とする。
【００２８】
また、本発明は、記録ビットの長さが情報を担う情報記録を行う光ディスクに、マーク信号部とスペース信号部で構成された情報信号を書き込むための情報書込制御方法において、前記マーク信号部に相当する情報信号を一連のパルス列となすとともに、該各パルス列の一部または全部を、該各パルス列の最終パルスの位置が一定となるよう、直前のスペース長に応じて時間圧縮を行い、該時間圧縮された前記各パルス列を光照射手段に印加して書込を行うようにしたことを特徴とする。
【００２９】
また、本発明は、記録ビットの長さが情報を担う情報記録を行う光ディスクに、マーク信号部とスペース信号部で構成された情報信号を書込むための情報書込制御方法において、前記マーク信号部に相当する情報信号を、
ａ）書込可能な温度まで媒体の温度を速やかに上昇させる開始部と、
ｂ）上昇した媒体の温度を放熱とバランスして保持する中間部と、
ｃ）レーザビーム照射終了に伴って起こる温度降下を所定条件に保つ終了部と、の３つの部分に分け、前記マーク信号部に相当する情報信号を、各パルスのパルス幅がそれぞれ好適な条件となるように、前記３つの部分それぞれに対してパルス化を行うことにより、前記マーク信号部に相当する情報信号の長さに対応する一連のパルス列となし、前記マーク信号部に相当する情報信号の長さが情報に対応して変わった際には、前記パルス列の前記中間部のパルスの数を変えるようになし、かつ、前記３つの部分のうち少なくとも開始部のパルス列の長さを、前記マーク信号部に相当する情報信号の直前にあるスペース信号部に相当する情報信号の長さに応じて制御し、該制御されたパルス列をレーザ照射手段に印加して書込を行うようにしたことを特徴とする。
【００３０】
また、本発明は、記録ビットの長さが情報を担う情報記録を行う光ディスクに、マーク信号部とスペース信号部で構成された情報信号を書き込むための光ディスク情報書込制御装置において、前記マーク信号部に相当する情報信号を一連のパルス列にするパルス化手段と、前記マーク信号部に相当する情報信号の直前にある、スペース信号に相当する情報信号の長さを認識するスペース認識手段と、該スペース認識手段の認識結果に基づいて、前記各パルス列の一部または全部を、前記各パルス列の最終パルスの位置が一定となるよう時間圧縮する時間圧縮手段と、を設けたことを特徴とする。
【００３１】
また、本発明は、光ディスク媒体に対しレーザ照射手段によりレーザを照射して記録ビットの長さが情報を担う情報記録を行う光ディスクに、マーク信号部とスペース信号部で構成された情報信号を書込むための光ディスク情報書込制御装置において、開始部制御信号、中間部制御信号および終了部制御信号を生成する制御信号発生手段と、該各制御信号に基づいて前記マーク信号部に相当する情報信号を、書込可能な温度まで媒体の温度を速やかに上昇させる開始部と、上昇した媒体の温度を放熱とバランスして保持する中間部と、レーザビーム照射終了に伴って起こる温度降下を所定条件に保つ終了部との３つの部分に分け、前記３つの部分それぞれに対してパルス化を行って前記マーク信号部に相当する情報信号の長さに対応する一連のパルス列を生成するパルス化手段と、前記３つの部分のうち少なくとも開始部のパルス列の長さを、前記マーク信号部に相当する情報信号の直前にあるスペース信号に相当する情報信号の長さに応じて制御するパルス列制御手段と、を設けたことを特徴とする。
【００３２】
また、本発明は、請求項６記載の構成に加え、前記パルス列を構成する各パルスのパルス幅を独立に設定できる手段を持つことを特徴とする。
また、本発明は、請求項６または請求項７記載の構成に加え、前記パルス列制御手段は、書込が行われる光ディスク円板の半径位置に応じて前記一連のパルス列の少なくとも一部を制御することを特徴とする。
また、本発明は、請求項６記載の構成に加え、書込マーク直前のスペース長を認識するスペース認識手段の認識結果に基づいて前記パルス列の光出力の振幅を制御することを特徴とする。
【００３３】
本発明では、記録ビットの書込信号がパルス化されるとともに、該パルス化された前記記録ビットの書込信号のパルス列の長さおよび／または振幅が、該書込信号の直前にあるスペース信号の長さに応じて制御される。そのため、前記記録ビット直前の記録ビット書込に際して発生した熱の影響をも効果的に補正することができ、マーク長・スペース長の如何にかかわらず良好なビット形状が得られる。
したがって、高密度書込を行った場合でも、簡単なハードウエアを付加するだけで正確な記録ビット形状が書込まれ、Ｃ／Ｎ比の良い、高品質の再生信号が得られる。
【００３４】
【発明の実施の形態】
以下、本発明を図面に基づいて説明する。
【００３５】
『従来技術の問題点の分析』
まず、本発明者は前述の問題点の正確な分析とその解決策について検討した。前記第１の問題点、すなわち高密度記録を行うために媒体の回転速度を遅くした場合、正常なビット形状が書込まれなくなる現象は、次のように考えることができる。媒体の回転速度が通常の回転速度の場合にはレーザビーム照射による媒体の局部的な温度上昇と媒体の放熱による温度降下が一定のバランスを保ち、熱的効果による書込みが行われる境界（以下、書込境界）はほぼレーザビームに一致している。したがって、例えば１１τのビットを書込んだとすると、媒体上には長さ１１Ｌ、幅ｄ（ｄ：レーザビームの直径）のビットが形成される。
【００３６】
一方、高密度記録のために媒体の回転速度を遅くすると、単位面積当りのレーザビーム照射エネルギーが大きくなるため、放熱による温度降下が間に合わなくなり、照射時間が長くなるにつれ、熱が徐々に蓄積されてビーム照射位置の前後の位置にも熱が流れ出していく。熱的効果によって一定時間に書込を行うために必要なレーザビームのエネルギーには下限が存在するから、例えば回転速度を１／２にした場合でもレーザビームのエネルギーを１／２にして書込むわけにはいかず、必ず上記現象が発生する。
【００３７】
したがって、例えば７τ以上といった長いビットを書込む場合、レーザビームが２Ｌ位置、３Ｌ位置、４Ｌ位置と進むに従って熱の蓄積が大きくなり、徐々に隣接位置への熱の影響が増大するとともに、書込境界もレーザビーム径ｄを越えて拡がっていく。ビットの終端、すなわち上記例では７Ｌ位置付近では直後にレーザビーム照射が終了し、放熱による温度降下が支配的になるから書込境界はほぼビーム径となる。
【００３８】
このようなモデルを考えると、図３１（ｃ）に示すビット形状が説明できる。特に、結晶状態（結晶相）の変化により反射率を変えて記録を行う相変化型媒体においては、溶融状態からの急冷あるいは徐冷によって結晶状態を変化させＨｉｇｈ・Ｌｏｗ情報を書込むため、隣接位置からの熱の流れ出しの影響が顕著である。
【００３９】
一例として急冷によってHigh情報を書込むタイプの相変化型媒体を考えてみるに、書込ビット長がある程度以上長くなって（例えば７τ以上）隣接位置への熱の影響があると、例えば３τ位置では４τ位置からの熱の流れ出しの影響を受け、４τ位置では５τから、以後順次ｎτ位置では（ｎ＋１）τ位置からの熱の流れ出しの影響を受けてしまい、結果的に急冷ではなく徐冷に近い条件となってしまう。このような状態ではある程度以上長いビットのHigh情報書込は非常に不安定となる。長いビットを書込む場合にも安定なHigh書込状態を得ること、すなわち安定な急冷状態を実現するためには書込ビット長ｎτ（ｎ＝3 〜11）の間でレーザビームを間欠的（パルス状）に照射し、書込を行うことが有効である。これについては、D.J.Gravesteijn et al "Phase-change optical data storage in GaSb",Applied Optics, 26, 4772(1987)に4.3MHz（τ=230ns）の周波数で80ns幅を持つパルス列による書込が記述されている。
【００４０】
本発明者は、種々のＨｉｇｈ書込ビット長（以下マーク長）を上記文献の例に従って媒体上に書込み、ビット形状の観察を行った。その結果、上記文献に記されているように、一定のパルス幅を持つパルス列による書込では、該パルス幅を変えてやっても、また光パワーを適当に変えてやってもマーク長３τから１１τにわたって良好なビット形状を実現するパルス幅条件を見出すことはできなかった。すなわち、マーク長が最も短い３τの場合にはパルス幅１８０nsのパルス３個で書き込んだときに良好なビット形状が得られたが、この条件の１１個のパルスでマーク長が最も長い１１τを書込むと、光エネルギーが大きすぎて、前記従来例として示した連続光による書込と同様なビット形状の異常が起こってしまった。
逆に１１τの場合に良好なビット形状を与える１２０nsのパルス幅条件では、光エネルギーの不足により３τのビットを正常に書込むことができなかった。
【００４１】
マークを構成する前記パルス列のパルス幅を変えて記録する方法は前述したように特開昭６３−２６６６３３号公報に開示されている。この開示例ではパルス列を始端部、中間部、終端部の３部分に分け、始端部および終端部のパルス幅を中間部のパルス幅より大きくするものである。ただ、ここに開示されている方法では始端部（以下開始部と称する）、中間部、終端部（以下終了部）の各部を複数のパルスで構成した場合、各部内のパルス各々のパルス幅を独立に設定することができないため、種々のパルス幅の組み合わせのもとで最適の書込ビット形状を得る目的には適さない。
【００４２】
そこで本発明者は、前記マークを構成するパルス列の各パルス幅を独立に設定できる後述する装置を考え、種々のパルス幅の組み合わせのもとで種々のマーク長を書込むとともに、書込まれたビット形状の観察を行った。
【００４３】
図１は上記観察結果より得られた好適な書込パルス条件の一例と、そのときの書込ビット形状を示すものである。具体的には、図１（ａ）は７τのＨｉｇｈ情報（マーク）と７τのＬｏｗ情報（スペース）とを繰り返す入力信号を用い、パルス周期Ｔ＝τ（２３０ns）として第１パルス幅２００ns、第２パルス幅１５０ns（開始部）、第３パルス幅１２０ns、第４〜第６パルス幅１００ns（中間部）、第７パルス幅１３０ns（終了部）の条件で書込を行った場合の書込ビット形状を示したものである。連続したレーザビームによる書込（前記図３０（ｃ））に比べてビット形状の著しい改善が見られた。
【００４４】
また、図１（ｂ）には７τのスペース、１１τのマークに対し、第１パルス幅２００ns、第２パルス幅１５０ns（開始部）、第３パルス幅１２０ns、第４〜第１０パルス幅１００ns（中間部）、第１１パルス幅１３０ns（終了部）の条件で書込んだビット形状を示す。同様に図１（ｃ）には、７τのスペース３τのマークに対し、第１パルス幅２００ns、第２パルス幅１５０ns（開始部）、第３パルス幅１３０ns（終了部、この場合には中間部パルスは出ない）の条件で書込んだビット形状を示す。何れも同図（ａ）と同様に良好なビット形状が得られた。
【００４５】
この実験結果の物理的意味を考察してみるに、
▲１▼ 媒体を書込可能な温度まで速やかに上昇させる部分……（開始部）
▲２▼ 開始部で上昇した温度を媒体の放熱とバランスして保つ部分……（中間部）
▲３▼ レーザビーム照射終了に伴って起こる温度降下を好適条件に保つ部分……（終了部）
という以上３つの機能からなっていると解釈することができる。したがって、マーク長の変化に際し、中間部のパルスを増減し、中間部の長さを変えることは、単に温度を保持する機能を持つ部分の長さを変えているにすぎず、マーク長にかかわらず良好なビット形状が得られることが十分理解できる。
ただ、中間部パルスについては図１（ａ）、（ｂ）に示すように、その先頭パルスのパルス幅を他のパルス幅より広くする方がより良好なビット形状が得られる。
【００４６】
さて、これまで述べてきた実験ではマーク長のみに注目し、スペース長については便宜上一定としてきた。しかしながら、実際のＣＤ信号では３τから１１τまでの長さを持つマークおよびスペースの組合わせにより情報を記録している。したがって、マークを書込んだ後、次にマークを書込むまでのスペースは３τから１１τの間で常に変化している。特に媒体の急冷あるいは徐冷によって結晶状態を変化させ、記録を行う相変化型媒体においては、直前のビットを書込んだ際の余熱の影響が懸念される。
【００４７】
前記余熱の影響を明確に把握するために、スペース長を３τから１１τまで変化させ、それに伴うマーク長の変化を観察した。図３２はこの様子を示したものである。
記録媒体には（In0.40Sb0.60）0.94Ge0.06の組成を持つ記録膜を60nm製膜したものを用い、線速度1.2m/sの条件で実験した。
【００４８】
横軸には注目する書込マーク直前のスペース長をとり、書込マーク長が３τ７τおよび11τの場合の結果を示す。図中の×はパルス化を行わない通常書込（レーザパワー 5mW）、○は前述した好適パルス条件でパルス化を行った場合（レーザパワー12mW）のデータである。
【００４９】
通常書込の場合には直前のスペース長が３τと１１τとでは書込マーク長の差が３００ns（１．３τ相当）にも達してしまい、マーク長を正しく判別することは全く不可能である。
【００５０】
パルス化書込を行った場合には直前のスペース長３τと１１τの場合における書込マーク長の差は１５０nsとなり確かに改善されてはいる。しかしながら、この値とてもτ（＝２３０ns）の値の６５％に相当し、読取時における各マーク長の判別基準である０．５τを越えているため、すべてのマーク長を正しく判別することはできない。
【００５１】
このように余熱の影響が大きいため、従来の技術によりパルス化を行っただけでは、ＣＤ信号に代表される実際の長穴記録信号を正確に書込み、正確に読取ることはできない。
【００５２】
以下に示す実施例は上記問題点を解決し、ＣＤ信号に代表される長穴記録信号を正確に書込み、Ｃ／Ｎ比の良い、高品質の再生信号を得ることができる光ディスク情報書込制御方法およびその装置を提供するものである。
【００５３】
『第１実施例』
図２〜図７は本発明に係る光ディスク情報書込制御方法およびその装置の第１実施例を示す図である。図２は光ディスク情報書込制御装置の全体構成図であり、この図において、該書込制御装置は大きく分けて、入力ＣＤ信号Ｄ0 （記録ビットの書込信号に相当）が入力し、該ＣＤ信号Ｄ0 を予め定められた範囲で遅延する第１の遅延回路（第１の遅延手段）１と、第１の遅延回路１で遅延されたＣＤ信号（第１の遅延信号Ｄ1 ）を予め定められた範囲でさらに遅延する第２の遅延回路（第２の遅延手段）２と、これら第１、第２の遅延回路１、２の出力信号（第１、第２の遅延信号Ｄ1 、Ｄ2 ）から開始部制御信号Ａ、中間部制御信号Ｂ、終了部制御信号Ｃを生成する制御信号発生回路（制御信号発生手段）３と、これら各制御信号により記録ビットの書込信号、すなわち入力ＣＤ信号Ｄ0 を開始部、中間部および終了部の３つの部分に分け、それぞれに応じたパルスを発生するパルス化回路（パルス化手段）４と、前記入力ＣＤ信号Ｄ0 の直前にあるスペース長を認識し、該スペース長に応じてパルス列の長さを制御するパルス列制御回路（パルス列制御手段）１０と、により構成される。
【００５４】
パルス化回路４からのパルス化出力はレーザダイオード５に入力されており、レーザダイオード５はこのパルス化出力に基づいてレーザビームを発生する。レーザビームはレンズ６を通し集光されて回転軸７を中心として回転している光ディスク媒体８に照射され長穴記録が行われる。上記レーザダイオード５およびレンズ６はレーザ照射手段９を構成する。
【００５５】
第１の遅延回路１および第２の遅延回路２としては、例えばクロックに同期した遅延が得られるシフトレジスタ等のディジタル的手段が望ましいが、遅延線等のアナログ的手段であってもよい。また、本実施例では第１の遅延時間をτ、第２の遅延時間を２τとして説明するが、これは本質的なものではなく、符号規格により予め定められた最小スペース長（ＣＤ信号の場合は３τ）以下であればよく、また、１．５τ、０．２５τといった小数でもかまわない。
【００５６】
パルス化回路４の詳細は図３のように示され、図３では便宜上１組のパルス化回路４のみを示しているが、実際上は開始部、中間部、終了部のそれぞれについて図３に示す回路が必要である。
【００５７】
図３において、パルス化回路４はクリア回路１１、カウンタ１２、遅延回路１３、デコード回路１４、パルス幅設定回路１５および集合回路としてのオアゲート１６により構成される。クリア回路１１は遅延回路１７、インバータ１８およびナンドゲート１９からなり、各制御信号Ａ、Ｂ、Ｃの立下りエッジに同期してカウンタ１２をクリアさせる信号を発生し、カウンタ１２のクリア端子に出力する。カウンタ１２のカウントイネーブル端子には各制御信号Ａ、Ｂ、Ｃが入力され、クロック端子にはパルス化クロックが入力される。いま、最初に制御信号Ａがカウンタ１２に入力される場合を例にとると、カウンタ１２は同信号が“Ｈ”になるとカウントを開始し、“Ｌ”になるとカウントを停止する。このとき、クリア回路１１からは遅延回路１７の遅延時間（例えば５０ns）で決まるパルス幅のクリアパルスがカウンタ１２のクリア端子に加えられ、カウンタ１２の内容は“０”にリセットされる。
【００５８】
具体的には、図４に示すように２τの幅をもつ制御信号Ａが入力すると、カウンタ１２の内容は０→１→２→０と変化する。カウンタ１２の出力である２0 桁（Ａ，Ａバー）、２1 桁（Ｂ，Ｂバー）、２2 桁（Ｃ，Ｃバー）、２3 桁（Ｄ，Ｄバー）は次段のデコード回路１４に入力されており、デコード回路１４は、例えばアンドゲート２０ａ〜２０ｎ（本実施例ではｎ＝１５）により構成される。ｎ＝１５としているのは、“１”から“Ｆ”までの１５個を用い、“０”を用いていないからである。
【００５９】
また、パルス幅設定回路１５はモノマルチバイブレータ２１ａ〜２１ｎ（本実施例ではｎ＝１５）からなり、これらには例えば、モノマルチバイブレータ２１ａに代表として示すようにボリウムからなるパルス幅調整手段２２が設けられている。なお、これは他のモノマルチバイブレータ２１ｂ〜２１ｎについても同様であり、したがって、後述の第１パルス……第ｎパルスの各パルス幅を独立に設定することが可能である。
【００６０】
ここで、カウンタ12の内容が“０”のときにはＡ＝Ｂ＝Ｃ＝Ｄ＝０、Ａバー＝Ｂバー＝Ｃバー＝Ｄバー＝１であり、デコード回路14の入力のうち、すべてが“１”となる組合わせはないから、デコード回路14の出力側は“０”のままで何ら信号が現れない。一方、カウンタ12の内容が“１”のときには、Ａ＝Ｂバー＝Ｃバー＝Ｄバー＝１、Ａ＝Ｂ＝Ｃ＝Ｄ＝０であるから、Ａ・Ｂバー・Ｃバー・Ｄバーの入力組合わせをもつアンドゲート20a の出力側にだけ適当に遅延（例えば50ns）されたパルス化クロックが現れ、モノマルチバイブレータ21a をトリガする。カウンタ12の内容が“２”のときには、Ｂ＝Ａバー＝Ｃバー＝Ｄバー＝１、Ｂバー＝Ａ＝Ｃ＝Ｄ＝０となるから、アンドゲート20b にだけパルス化クロックが現れ、モノマルチバイブレータ21b をトリガする。以下、カウンタ12の内容が“３，４，５…15”となるに従い順次図示はしていないが、モノマルチバイブレータ21c 、21d ……21n をトリガする。すなわち、モノマルチバイブレータ21a 〜21n は開始部制御信号Ａによって発生すべき第１パルス、第２パルス……第ｎパルス（ｎ＝15）を発生する。なお、第４図に示す例のように開始部制御信号Ａの幅が２τであり、これを変化させない場合にはアンドゲートおよびモノマルチバイブレータはそれぞれ２個だけでよい。
【００６１】
モノマルチバイブレータ２１ａ〜２１ｎの出力は集合回路としてのオアゲート１６で合成され、第１パルス、第２パルス……第ｎパルスが時間軸上に順次現れる開始部パルスとなって出力される。中間部パルス、終了部パルスも上記開始部パルスと全く同様にして作られ、出力される。さらに、開始部パルス、中間部パルス、終了部パルスは図示しない集合回路（図４の集合回路と同様）によって合成され、図４の最下端に示すパルス化出力となってレーザダイオード５に印加される。
【００６２】
次に、制御信号発生回路およびパルス列制御回路を説明するにあたり、まず、図４に示すタイミングチャートを参照して制御信号発生回路の基本動作を説明する。
入力ＣＤ信号Ｄ0 は第１の遅延回路１を通って第１の遅延回路Ｄ1 となり、同信号Ｄ1 はさらに第２の遅延回路２を通って第２の遅延信号Ｄ2 となる。なお、本実施例では、便宜上第１の遅延時間をτ、第２の遅延時間を２τとして説明するが、これは本質的なものではなく、符号規格により予め定められた最小スペース長（ＣＤ信号の場合は３τ）以下であればよく、また、１．５τ，０．２５τといった小数でもかまわない。
【００６３】
制御信号発生回路３に入った前記信号Ｄ0 、Ｄ1 、Ｄ2 は論理演算が施され、Ａ＝Ｄ1 ・（Ｄ1 バー・Ｄ2 バー）、Ｂ＝（Ｄ0 ・Ｄ1 ）・（Ｄ1 ・Ｄ2 ）およびＣ＝（Ｄ1 ・Ｄ2 ）・Ｂバーという制御信号が形成される。
【００６４】
ここに「・」は論理積を「バー」は否定を表す。制御信号Ａは開始部制御信号、Ｂは中間部制御信号、Ｃは終了部制御信号となる。入力ＣＤ信号Ｄ0 に対する各制御信号Ａ、Ｂ、Ｃのタイミングは図４に示されるが、開始部制御信号Ａのパルス幅は第２の遅延回路２の遅延時間（図３の例では２τ）に一致し、終了部制御信号Ｃのパルス幅は第１の遅延回路１の遅延時間（図３の例ではτ）に一致し、さらに、中間部制御信号Ｂのパルス幅は入力ＣＤ信号のパルス幅から第１および第２の遅延回路１、２の遅延時間を引いたものに一致する。これは、前記制御信号Ａ、Ｂ、Ｃを形成する論理演算から得られる当然の結果である。したがって、開始部制御信号Ａのパルス幅および／または終了部制御信号Ｃのパルス幅を変更する場合には、第２の遅延回路２の遅延時間および／または第１の遅延回路１の遅延時間を変更すればよい。
【００６５】
各制御信号Ａ、Ｂ、Ｃはパルス化回路４に入り、各制御信号Ａ、Ｂ、Ｃのパルス幅に応じた数でかつ適当なパルス幅を持つパルスに変換され、レーザダイオード５を駆動して光ディスク媒体８に照射され、長穴記録が行われる。
【００６６】
次に、図５〜図７を参照してパルス列制御回路の動作を説明する。パルス列制御回路ではまず、スペース長がこの信号長より短い場合にマーク長（最終的にはパルス列の長さ）を減ずる基準信号を発生する。基準信号の発生は図５に示すようにクリア端子を持つモノマルチバイブレータ４３、遅延回路４４、４５、インバータ４６、４７およびアンドゲート４８、ナンドゲート４９を備えてパルス列制御回路４２を構成し、そのタイミングチャートを図６に示すように、入力ＣＤ信号の立下りでリセットし、Ｄ0 信号よりτだけ遅れたＤ1 信号の立下りでセットする回路とし、これから基準信号Ｅを発生している。なお、５０はボリウムからなるモノマルチバイブレータ４３のパルス幅調整手段であり、基準信号長を、例えば７τに調整するものである。
【００６７】
図７はマーク３τ、スペース３τ、マーク３τ、スペース７τ、マーク５τのＣＤ信号を例に取ったタイミングを示すものである。なお、（ア）は入力ＣＤ信号Ｄ0 、（イ）は第１遅延信号Ｄ1 、（ウ）は第２遅延信号Ｄ2 、（エ）は第３遅延信号Ｄ3 、（オ）はＤ0 ・Ｄ1 、（カ）はＤ1 ・Ｄ2 、（キ）はＤ1・Ｄ3 、（ク）は中間部制御信号Ｂ（Ｂ＝（Ｄ0 ・Ｄ1 ）・（Ｄ1 ・Ｄ2 ））、（ケ）は信号Ａ（Ａ＝Ｄ1 ・（Ｄ1 ・Ｄ2 ）バー）、（コ）は終了部制御信号Ｃ（Ｃ＝（Ｄ1 ・Ｄ2 ）・Ｂバー）、（サ）は開始部補助信号Ｄ（Ｄ＝Ｄ1 ・（Ｄ1 ・Ｄ3 ）バー）、（シ）はリセット信号、（ス）はセット信号、（セ）は基準信号Ｅ（Ｅ＝７τ）、（ソ）は信号Ｆ（Ｆ＝Ｄ・Ｅ）、（タ）は信号Ａ′（Ａ′＝Ａ・Ｆバー）、（チ）はパルス化クロックＴ（Ｔ＝τ）、（ツ）はパルス化出力である。
【００６８】
図７において、基準信号Ｅは本来７τの長さを持っているが、これ以前にリセット信号がくると（図７の例では５τ）“Ｌ”となり、τ後のセット信号で再び“Ｈ”にセットされ、７τ後に“Ｌ”となる。基準信号Ｅがセットされるタイミングは第１の遅延出力Ｄ1 の立下りに一致しているから、Ｄ1 のタイミングを基準としてみれば、マークの始まり部分においてＥが“Ｈ”ならば直前のスペース長は７τより短く、Ｅが“Ｌ”ならば７τ以上であると判定できる。
【００６９】
スペース長が７τより短い場合に、マーク長を短くし、パルス列を制御するためには開始部補助信号Ｄを使用する。信号Ｄは、第１遅延信号Ｄ1 をマーク長を短くしたい長さだけ（図７の例ではτ）遅延した第３遅延信号Ｄ3 を用いて、Ｄ＝Ｄ1 ・（Ｄ1 バー・Ｄ3 バー）の演算で作られる。次に基準信号ＥからＤ・Ｅ＝Ｆ（マーク長制御信号）を作り、さらに、Ａ・Ｆバー＝Ａ′を作って開始部制御信号とする。Ａ′は直前のスペース長が基準信号より短いときには開始位置がτだけ遅れ、基準信号長以上のときにはＡと同じ開始位置となる。終了位置はＡと全く同じであるから、直前のスペース長の長短に応じて書込マーク長を制御できるわけである。制御信号発生回路の基本動作の項で述べたＡ、Ｂ、Ｃの各制御信号に代えて、Ａ′、Ｂ、Ｃを各制御信号としてパルス化回路４に入力することにより、直前のスペース長に応じた長さのパルス列を持つパルス化出力（図７下端）が得られる。
【００７０】
以上のことから、本実施例では記録ビットの書込信号を３つの部分に分け、該３つの部分それぞれをパルス化し、該パルス化された各パルスのパルス幅が各々独立に設定できるので、前記３つの部分それぞれに最適な条件で媒体にレーザビームを照射することができる。さらに書込信号直前のスペース長を判断し、該スペース長に応じて出力パルス列の長さを制御できるので、直前の書込ビットからの余熱の影響を効果的に補正することができ、高密度書込を行った場合でも正確な記録ビット形状を維持して、Ｃ／Ｎ比の良い再生信号を得ることができる。
【００７１】
なお、以上の説明ではパルス化回路のカウンタを２進４桁としたが、本発明はこれに限定されるものではなく、桁数を増しさらに多くのパルス幅設定回路を付加することができることは言うまでもない。また、第１〜第ｎパルスを発生するモノマルチバイブレータの代わりにカウンタ等のディジタル的手段でパルス幅を決定してもよいことは勿論である。
【００７２】
さらに、パルス列制御回路の基準信号の発生にアナログ的なモノマルチバイブレータを用いたが、カウンタ等ディジタル的な手段により実現してもよいことは勿論である。また、上記説明では便宜上基準信号を１個だけとした例を示したが、これを複数個とし、複数個の開始部補助信号を組合わせて、例えばスペース長３τ〜４τではマーク長−τ、５τ〜７τではマーク長−０．５τ、８τ〜１１τではマーク長そのままといった、よりきめ細かな制御をしてもよいことは言うまでもない。
【００７３】
『第２実施例』
図８は本発明の第２実施例を示す図であり、本実施例はパルス化クロックの周期Ｔを（１／２）・τとしたものである。すなわち、図８に作動のタイミングチャートを示すように、本実施例ではパルス化の分解能が第１実施例の倍となるため、よりきめ細かなパルス幅設定を行うことができる。この場合、開始部のパルスのパルス幅条件を第１実施例と同じにしたければ、モノマルチバイブレータ２１ａおよびモノマルチバイブレータ２１ｃのパルス幅設定を第１実施例と同じに設定し、モノマルチバイブレータ２１ｂおよびモノマルチバイブレータ２１ｄについてはパルスの後縁がモノマルチバイブレータ２１ａまたはモノマルチバイブレータ２１ｃで設定したパルスの後縁を越えないように小さなパルス幅に設定しておけばよい。
【００７４】
図３に示すパルス化回路４ではモノマルチバイブレータ２１ａ、モノマルチバイブレータ２１ｂ……モノマルチバイブレータ２１ｎの出力は集合回路であるオアゲート１６により論理的に合成されるから、２つのパルスを同時に発生しても故障等が生じることは全くない。あるいは、モノマルチバイブレータ２１ａおよびモノマルチバイブレータ２１ｃを（１／２）・τに設定し、残りのパルス幅をモノマルチバイブレータ２１ｂおよびモノマルチバイブレータ２１ｄで設定してもよい。なお、これは終了部についても全く同様である。また、パルス化クロックの周期を（１／３）・τ、（１／４）・τとより細かくして分解能を上げてもよいことは言うまでもない。
【００７５】
『第３実施例』
図９〜図１１は本発明の第３実施例を示す図であり、本実施例では、図９に示すようにパルス化回路（パルス化手段）３１から複数のパルス化出力（Ｃｈ１とＣｈ２の２チャネル）を第１、第２の光出力発生回路３２、３３にそれぞれ出力し、これからレーザダイオード３４に供給するとともに、各チャネルの開始部、中間部、終了部各々の第１パルス、第２パルス……第ｎパルスの発生を各々独立に禁止するパルス禁止手段３５を設けた点が特徴である。
【００７６】
パルス禁止手段３５はスナップスイッチ等のスイッチ群により構成され、具体的には図１０に示すように示される。すなわち、デコード回路１４としてのアンドゲート２０ａ……２０ｎの次段にはパルス禁止手段３５ａが設けられてモノマルチバイブレータ３６ａ〜３６ｎに接続され、さらに集合回路３７ａでまとめられてパルス化出力のチャネル１を発生させている。また、同様に他方のパルス禁止手段３５ｂが設けられてモノマルチバイブレータ３８ａ〜３８ｎに接続され、さらに集合回路３９でまとめられて、パルス化出力のチャネル２を発生させている。
【００７７】
図１１は第３実施例のタイミングとレーザダイオード３４の光出力の様子を示すもので、マーク長５τ、開始部制御信号Ａの幅２τ、終了部制御信号Ｃの幅τ、パルス化クロックＴ＝（１／２）・τの場合を一例として示している。
【００７８】
本実施例ではＴ＝（１／２）・τとしているから、開始部は４個、終了部は２個、中間部は最大１６個のパルス禁止手段３５が有効となる。また、同図（ｂ）に○×で示すようにチャネル１、チャネル２のパルス禁止手段３５ａ、３５ｂを設定すると、各チャネルのパルス化出力は同図（ｃ）に示すようになる。チャネル１およびチャネル２の出力はそれぞれ第１光出力発生回路３２および第２の光出力発生回路３３に接続されているから、レーザダイオード３４の光出力は同図（ｄ）に示すように先頭の２個のパルスについては通常より大きい第２の大きさの光出力に、その他のパルスについては通常の第１の大きさの光出力となる。
【００７９】
このように、パルス化回路３１を複数チャネルとし、かつ各パルスの発生を各々独立に禁止するパルス禁止手段３５を持つことにより、前記各実施例のようにパルス幅だけではなく、光出力をも変えることができるため、より細かく最適な書込条件を定めることができる。
【００８０】
なお、本実施例ではチャネル数を２としたが、さらに３以上とし、よりきめ細かに光出力を変えるようにしてもよい。また、パルス禁止手段には必ずしもスイッチを持つ必要はなく、当該位置のパルス発生手段を削除したり、結線をはずす等の手段を用いてもよいことは勿論である。
【００８１】
『第４実施例』
図１２、図１３は本発明の第４実施例を示す図であり、本実施例は前記「従来技術の問題点の分析」の項で述べた直前の書込ビットから来る余熱の影響を補正する手段として、直前のスペース長に応じて書込開始部パルスの光出力を制御するものである。制御信号としては第１の実施例で示したマーク長制御信号Ｆを用いる。すなわち、図１２に示すように、第３実施例の構成として示した図９の構成の一部にマーク長制御信号Ｆの入力する光出力制御回路５１が設けられ、第２の光出力発生回路３３に接続されている。そして、光出力制御回路５１により図１３に示すタイミングチャートで示すように、マーク長制御信号Ｆに基づき直前のスペース長に応じて書込開始部パルスの振幅が変えられて、光出力がきめ細かく制御される。したがって、本実施例の方法でも余熱の影響を効果的に補正することができる。
【００８２】
また、上記説明では便宜上基準信号Ｅを１個だけとし、マーク長制御信号Ｆも１個だけとした例を示したが、第１実施例と同様に複数個の基準信号Ｅ1 〜Ｅn から複数個のマーク長制御信号Ｆ1 〜Ｆn を作り、光出力制御回路で各々のマーク長制御信号に応じた大きさの光出力を出すように構成し、よりきめ細かな制御を行っても良いことは言うまでもない。
【００８３】
『第５実施例』
図１４は本発明の第１、第２実施例によって余熱の影響を補正した結果を示す図、図１５〜図１７は本発明の第５実施例を示す図である。なお、本実施例は請求項１、２、４、６に記載の発明に対応する。
【００８４】
第１実施例では以前に書込んだビットからの余熱の影響を補正するため、直前のスペース長の長さに応じて発生パルスの数を増減することによりマーク書込開始位置を制御している。図１４は第１実施例に第２実施例を適用した場合、すなわちパルス化クロックを（１／２）τとし、前述した好適な書込パルス条件（パルス化クロックτ）の各パルス幅をほぼ半分とした書込パルス条件のもとで、余熱補正０．５τ（前記第３の遅延信号Ｄ3 の遅延時間０．５τ）、基準信号長６τ（直前のスペース長が３τ〜５τのときだけ余熱補正がかかる）とした場合の余熱補正の様子を示したものである。図中の○は余熱補正なし、Δが上記条件で余熱補正を行った場合である。補正により直前のスペース長が３τ〜５τのときには書込マーク長が約０．５τ短くなったため、読取信号の判別基準である±０．５τ以内に収まるようになり、余熱補正の効果が現れている。
【００８５】
しかしながら、この方法では書込開始位置の分解能がパルス化クロックの周期で制限されてしまう。したがって、よりきめ細かい補正を行いたい場合、例えば書込開始位置を直前のスペース長が１τ変化するたびに10nsずつ変化させたい場合には、周期10ns（周波数100MHz）のパルス化クロックが必要となり、一般に使われているＴＴＬでは実現が困難である。また、直前のスペース長が３τから11τまでの間で１τ変化するごとに対応して書込開始位置を制御したい場合には９個の基準パルスが必要であり、ハード量もかなり増加してしまう。
【００８６】
第５実施例は、このようなきめ細かな書込開始位置制御を簡単なハードウエアで実現しようとするものである。図１５はそのために必要な部分の構成を示す図であり、この図において、本実施例のパルス列制御回路は、必要な数だけ設けられた先頭パルス（図３に示す開始部第１パルス）の通過路群５４と、直前のスペース長を認識するスペース認識手段５５と、認識結果に応じて先頭パルスの通過路を選択する通過路選択手段５６とを含んで構成される。スペース認識手段５５はスペース長を１τ単位で計数するカウンタ５７と、インバータ５８、５９と、遅延回路６０と、ナンドゲート６１と、カウンタ５７の出力信号が入力するデコード回路としてのアンドゲート６２ａ〜６２ｎとにより構成される。また、通過路群５４は先頭パルスの通過路としての直列接続したディレイライン（ＤＬ）６３ａ〜６３ｎにより構成され、通過路選択手段５６は各スペース長およびディレイライン６３ａ〜６３ｎの出力が入力するアンドゲート６４ａ〜６４ｎと、集合回路としてのオアゲート６５とにより構成され、オアゲート６５からは先頭パルス出力として先に示した図３におけるモノマルチバイブレータ２１ａのトリガ信号が発生する。
【００８７】
以上の構成において、図１６にタイミングチャートを示すように、第１の遅延信号Ｄ1 の反転信号Ｄ1 バーをカウンタ５７のイネーブル端子に入力しておくと、スペース部が入力され、Ｄ1 バーが“Ｈ”になるとカウンタ５７はクロックの計数を開始する。スペース部が終わり、マーク部が入力されると、Ｄ1 バーは“Ｌ”になり、カウンタ５７は直前の内容を維持したまま停止する。すなわち、マーク部が始まった時点でカウンタ５７は直前のスペース長の情報を蓄積するメモリとして機能する。したがって、カウンタ５７の内容をデコードすることにより、マーク部が始まった時点では直前のスペース長に対応する１個のデコーダ出力だけが“Ｈ”となる。図１６には３デコーダ（スペース長３τに対応）と１０デコーダ（スペース長１０τに対応）の出力を一例として示す。この出力を使って先頭パルスの通過路を選択する。カウンタ５７はＤ1 バーの立上りでリセットされ、次のスペース長のカウントを開始する。
【００８８】
一方、先の図３に示すモノマルチバイブレータ２１ａのトリガとなる先頭パルス（開始部第１パルス）はその前で取り出されて先頭パルス通過路群５４としてのディレイライン６３ａ〜６３ｎに入る。該通過路群５４は従属接続されたディレイライン６３ａ〜６３ｎ（ＤＬ11、ＤＬ10……ＤＬ3 ）で構成され、各ディレイライン６３ａ〜６３ｎに付けられた添字は直前のスペース長に対応する。各ディレイライン６３ａ〜６３ｎの出力には前記デコード回路としてのアンドゲート６２ａ〜６２ｎの出力によって制御されるアンドゲート６４ａ〜６４ｎが接続されているから、直前のスペース長に応じた遅延時間の経路を通ったパルスだけが取り出されてモノマルチバイブレータ２１ａ（図３参照）をトリガする。このようにしてマーク部直前のスペース長の認識とそれに応じた先頭パルス発生位置の制御が行われる。
【００８９】
なお、各ディレイライン６３ａ〜６３ｎに、例えば５ns単位でタップを設けておくことにより、この分解能で先頭パルス発生位置を制御することができ、一般に使われるＴＴＬで１０ns以下の分解能を達成することができる。
【００９０】
上記説明では通過路選択手段５６を１個とし、開始部第１パルスだけを遅延させて余熱補正を行ったが、通過路選択手段５６を複数個とし、開始部第１〜第ｎパルスを遅延させて余熱補正を行うこともできる。この場合、スペース認識手段５５は１個でよい。さらに、開始部第１〜第ｎパルス各々に対応する各々の通過路選択手段の遅延時間を、例えば、直前のスペース長が３τのときの第１パルスの遅延時間を１５０nsとし、第２パルスの遅延時間を１４０ns、……第ｎパルスの遅延時間を（１５０−１０ｎ）ns、というように徐々に変えたり、或いは直前のスペース長が１０τのときの第１パルスの遅延時間を２０nsとし、第２パルスの遅延時間を１５ns、……第ｎパルスの遅延時間を（２０−５ｎ）nsというように徐々に変えてやれば、図１７に示すような出力パルス列を得ることができ、よりきめ細かな余熱補正を行うことができる。
【００９１】
『第６実施例』
図１８、図１９は本発明の第６実施例を示す図である。なお、本実施例は請求項３、５に記載の発明に対応する。第５実施例で述べた直前のスペース長に応じた先頭パルス位置の制御は、長穴記録のうちでもＣＤ（コンパクトディスク）に代表される回転線速度一定の記録には適しているものの、光磁気ディスクに代表される回転角速度一定の記録には、そのままでは適用できない。すなわち、回転角速度一定の記録では回転半径が大きい円板外周部に行くほど線速度が速くなり、時間的に同じ長さの信号を記録しても媒体上の記録長さは内周部に比べて長い。したがって、直前のスペース長が同じでも、外周部では内周部に比べ媒体上の距離が遠く余熱の影響は少ない。
そこで、第６実施例は円板の回転半径に応じて前記各ディレイライン６３ａ〜６３ｎの遅延時間を変えるようにしたものである。
【００９２】
本実施例の適用対象である回転角速度一定の記録においては、光ヘッドの位置あるいは媒体中に記録されたアドレスから現在の回転半径位置を知ることができるような手段が設けられており、この手段は、例えば２進符号で表された信号などが一般的である。そのため、本実施例では図１９に示すようにデコード回路としてのアンドゲート７１ａ〜７１ｎに２進信号で表された半径位置信号を入力し、適当な数だけ設けられた半径位置デコーダとしてのアンドゲート７１ａ〜７１ｎの出力は該当するただ１個だけが“Ｈ”となる。各アンドゲート７１ａ〜７１ｎの出力Ｓ1 〜Ｓn は図１８に示すように半径位置選択ゲートとしてのｎ群のアンドゲート７２Ａ1 〜７２Ａn 、７２Ｂ1 〜７２Ｂn 、……７２Ｎ1 〜７２Ｎn に入力されており、これらの各ゲートの他の入力端子はディレイライン６３ａ〜６３ｎの出力タップ１、２……ｎに接続されている。また、各ゲート７２Ａ1 〜７２Ａn 、……７２Ｎ1 〜７２Ｎn の出力は群ごとにまとめられオアゲート７３ａ〜７３ｎに入力され、その次段には第５実施例と一部が共通のスペース認識手段５５が設けられている。したがって、半径位置選択ゲートの出力Ｓ1 〜Ｓn のうち１個を“Ｈ”とすることにより、ディレイライン６３ａ〜６３ｎの出力タップ１、２……ｎのうちの１つが選択され、この出力タップを通った先頭パルス信号だけが次段のディレイラインに入力されるとともに、その後の論理処理により先頭パルス出力となる。
【００９３】
なお、各ディレイライン６３ａ〜６３ｎの入力と出力タップ間の遅延時間は各ディレイラインで同一とする必要はなく、ディスク媒体の特性に応じて設定してやればよい。また、直前のスペース長に応じた通過路の選択手段は第５実施例と全く同様である。
【００９４】
上記説明では先頭パルス（開始部第１パルス）だけで余熱補正する例を示したが、第５実施例と同様に、図１８、図１９に示す回路を複数個用意し、開始部第１パルス〜第ｎパルスを使った余熱補正を行ってもよいことは言うまでもない。
【００９５】
『第７実施例』
図２０〜図２７は本発明の第７実施例を示す図である。本実施例は直前のスペース長に応じた余熱補正を、前述した各実施例より更にきめ細かに行うものである。
【００９６】
図２１に示す本実施例のパルス列制御回路８０はスペース認識回路８１と時間圧縮回路８２とで構成される。
スペース認識回路８１は図１５に示したスペース認識手段５５と同様の回路で、直前のスペース長３τ〜１１τに応じたスペース長信号を発生する。
【００９７】
時間圧縮回路８２は電圧制御遅延回路８３と遅延時間制御回路８４とで構成される。電圧制御遅延回路８３は印加された制御電圧によってその遅延時間が変わる回路で、可変容量ダイオードとインダクタンスを組み合わせた、一般にはＶＣＶＤＬ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｖａｒｉａｂｌｅ Ｄｅｌａｙ Ｌｉｎｅ）と呼ばれている素子で構成される。本実施例ではジェーピーシー社製の素子を２個使用して、図２２に示すように、０〜１５Ｖの制御電圧に対して１０２０ns〜７００nsの可変範囲を得ている。
【００９８】
さて、上記電圧制御遅延回路３３に、例えば図２３に示す長さ３τ（６９０ns）の鋸歯状制御電圧を印加した場合を考えると、電圧制御遅延回路８３の遅延時間は横軸の経過時間に対して図２４に示すように変化する。経過時間０のタイミングで電圧制御遅延回路８３に入力されたパルスは同遅延回路８３内を伝播するが、その伝播中にも遅延回路８３の遅延時間は図２４に示すように刻々と変化している。したがって、パルスは入力タイミングにおける遅延回路８３の遅延時間（１０２０ns）と定常状態における遅延時間（７００ns）との平均値、すなわち（１０２０＋７００）／２＝８６０nsだけ遅延されて出力端に現れる。また、経過時間３００nsのタイミングで入力されたパルスはそのタイミングにおける遅延回路８３の遅延時間が８８０nsであるから（８８０＋７００）／２＝７９０nsだけ遅延される。このように鋸歯状制御電圧が印加された時点から遅れて入力されたパルスほど遅延時間が少なくなる。ただし、６９０ns以上遅れて入力されたパルスについてはもはや制御電圧が印加されていないため、遅延時間はすべて７００nsとなる。
【００９９】
図２５に上記原理に基づいてパルス列の時間圧縮を行った一例を示す。直前のスペース長３τにおける余熱補正値を１６０nsとし、これに相当する鋸歯状制御電圧を（ｂ）に示す１５Ｖ、６９０nsとしている。また、入力パルス列としては（ａ）に示すマーク長４τの好適なパルス化を施したものとする。
【０１００】
第１パルスの前縁は遅延され、 860ns後に出力される。また、第１パルスの後縁は 100ns後に入力されるから、上記原理より(974+700)/2=837ns だけ遅延され、経過時間の原点を基準とすれば837+100=937ns の時点で出力される。したがって、出力パルス列の第１パルス幅は937-860=77nsとなる。同様に第２パルスの前縁は 948ns、後縁は1025nsとなり、パルス幅は第１パルスと同様77nsとなる。以下同様に、第３パルスは前縁1036ns、幅62ns、第４パルスは前縁1125ns、幅46ns、第５、第６パルスの前縁はそれぞれ1213ns、1301ns、幅はそれぞれ46ns、39nsとなる。第７パルスが入力される時点では制御電圧は定常状態となっているから、第７および第８パルスはそのまま 700nsだけ遅延されて出力される。このようにして（ｃ）に示す出力パルス列が得られる。実際には様々のマーク長およびスペース長が組み合わされたパルス列が入力されるが、その最終パルス後縁の位置は全て入力パルスから 700nsだけ遅れた位置を保っている。すなわち、入力信号のマーク長、スペース長の関係を保ちながら、各パルス列の先頭から鋸歯状制御電圧幅に相当する部分のパルス列だけが余熱補正のために時間圧縮される。
【０１０１】
図１７に示す第５実施例の方法では、第１パルスを１６０ns遅らせ、第２、第３、第４パルスをそれぞれ１５０ns、１４０ns、１３０ns遅らせて余熱補正を行ったとしても、各スペース部分が圧縮されるだけで各パルス幅そのものは変化しない。一方、本実施例の方法では各スペース部分のみならず各パルス幅も同じ割合で圧縮されることが大きな特徴である。
【０１０２】
図２５（ａ）に示すパルス列を例にとって説明すると、パルス幅の合計は５９０nsであり、パルス列の長さ８８５nsに対する割合（パルス化率）は約６７％である。一方、図１７に示す第５実施例の方法ではパルス幅の合計は同じで、パルス列の長さだけが８８５−１６０＝７２５nsとなるから、パルス化率は５９０／７２５＝０．８１、８１％と入力パルス列より大きくなってしまう。これに対して、本実施例の方法ではパルス幅の合計は４８７nsであり、パルス化率は４８７／７２５＝０．６７、約６７％となり、入力パルス列のパルス化率と同じになる。
【０１０３】
パルス化率は書込レーザビームのエネルギー密度とも考えることができ、これを好適なパルス条件である入力パルス列と同じに保つことは、余熱補正を行った際にもより正確なビット形状を書込めることを意味している。
【０１０４】
また、余熱補正の範囲も開始部パルスに限ることなく中間部パルスにまで及ぼすことができる。すなわち、本実施例の時間圧縮による余熱補正では、原理的にどのような形状、組合わせのパルス列が入力されても、補正範囲全域にわたって該入力パルス列を相似的に圧縮することができる。したがって、前述した各実施例のようにパルス列が開始部、中間部、終了部に必ずしも分離されている必要はなく、例えば、３τ〜１１τのマーク長各々が全く異なった組合わせのパルス列で構成されている場合でも、余熱補正を効果的に行うことができる。
【０１０５】
図２６に遅延時間制御回路８４の一例を示す。遅延時間制御回路８４は前記第１遅延信号Ｄ1 から制御電圧幅に等しい幅のパルスを作る補正範囲設定回路９０と、該パルスを鋸歯状波に変換する鋸歯状波発生回路９１と、スペース認識手段５５、８１の結果に応じて好適な余熱補正のための遅延時間を設定する遅延時間設定回路９２と、出力波形を１５Ｖを基準とした波形に変換する引算回路９３とで構成される。
【０１０６】
補正範囲設定回路９０はモノマルチバイブレータ９４で構成され、図２７（ａ）に示すような入力信号Ｄ1 の各マーク立上りで始まる一定幅のパルス（図２７（ｂ）参照）を発生する。パルス幅はボリウム９４Ｒで設定でき、この例ではパルス幅３τ（６９０ns）としている。
【０１０７】
前記パルスは微分回路９５による鋸歯状波発生回路９１で図２７（ｃ）のように変換され、遅延時間設定回路９２に入る。なお、Ｒｆはオペアンプのフィードバック抵抗で、これを調整することにより鋸歯状波の直線性を変えることができる。
【０１０８】
遅延時間設定回路９２は各スペース長に対応する９組の増幅器９６とスイッチ手段９７とで構成される。各増幅器９６の増幅率はＲｆ／Ｒで決まるため、各増幅器９６のフィードバック抵抗Ｒｆ３〜Ｒｆ１１を変えることによって出力鋸歯状波のピーク値を変えることができ、各増幅器９６の出力を図２７（ｄ）に示すように設定することができる。各増幅器９６の出力にはアナログスイッチ等のスイッチ手段９７が接続されており、該スイッチは前記スペース認識手段５５から出力されるスペース長信号によって制御される。したがって、スイッチ手段９７の出力側にはスペース長（余熱補正値）に応じたピーク電圧をもつ唯一個の鋸歯状波が現れる。
【０１０９】
引算回路９３は１倍の反転増幅器９８であり、オペアンプと抵抗Ｒｅ、Ｒｓにより構成され、入力端子間の差を出力する。正入力端子が１５Ｖに接続されているため、負入力端子に入力される鋸歯状波を引算した図２７（ｅ）に示す波形が出力される。なお、Ｒｅはスイッチ手段９７がすべてオフの場合に負入力端子を０Ｖに保つためのものである。引算回路の出力は鋸歯状制御電圧として電圧制御遅延回路に印加され、前述した時間圧縮が行われる。
【０１１０】
上記各回路に使われるオペアンプは１５Ｖ以上の出力電圧がとれるもので、高速、高スルーレートのものが望ましく、例えばＬＨ００３２ＣＧ等を使用するのがよい。
【０１１１】
なお、上記一例では補正範囲設定回路９０と鋸歯状波発生回路９１をモノマルチバイブレータ９４とオペアンプによる微分回路９５で構成したが、本発明はこれに限定されるものではなく、例えば非対称時定数を持つモノマルチバイブレータのベース側に発生する鋸歯状波を利用して二つの回路を一体化してもよいことは勿論である。
【０１１２】
図２０に本実施例による好適な余熱補正結果の一例を示す。図中の○が補正なし、△が補正ありのデータである。書込パルス列は図２５（ａ）に示した好適なパルス条件とし、直前のスペース長３τ時の補正値（最大補正）を１６０ns、スペース長４τ時の補正値を１００ns、以下順次６０ns、３０ns、２０ns、とし、スペース長８τ以上はすべて１０nsとした。若干の非直線性はあるものの、ほぼ完全な余熱補正が行われている。
【０１１３】
『第８実施例』
図２８、図２９に第８実施例を示す。第７実施例では余熱補正の範囲（鋸歯状波制御電圧の幅）を３τとして説明してきた。これはＣＤ信号の最小マーク長が３τであり、補正範囲を例えば５τ以上とするとマーク長３τの場合のパルス列の最終パルス位置が規定の位置から大きく遅れてしまう問題が生ずるためである。ところが一方では、７τ以上といった長いマーク長のパルス列に対しては、例えば５τ以上のより広範囲の補正を行い、入力パルス列とより相似に近いパルス列としたい要請もある。本実施例は、より広範囲の補正を行った場合にも短いマーク長のパルス列の最終パルスが規定位置に出るようにするものである。
【０１１４】
図２８に本実施例の遅延時間制御回路を示す。この遅延時間制御回路は図２６の回路と一部が異なり、引算回路１０１の負入力側を選択的に０電位に接続するスイッチ１０２と、該スイッチ１０２の開閉タイミングを制御するスイッチ制御回路１０３と、第１遅延信号を反転してスイッチ制御回路１０３に入力するインバータ１０４とを持つことを特徴としている。スイッチ制御回路１０３には例えば第１遅延信号Ｄ1 バーといったスイッチ制御信号が入力される。Ｄ1 バーはマーク時にＬｏｗ、スペース時にＨｉｇｈとなるから、これをスイッチ制御回路１０３で適当なタイミングに調整してスイッチを制御してやれば、引算回路１０１の負入力側の電圧をマークが終わる寸前には必ず０Ｖとなるようにすることができる。
【０１１５】
前記補正範囲設定回路９０で４τのパルス幅が設定され、マーク長３τのパルス列が前記電圧制御遅延回路８３に入力される場合を考えると、引算回路１０１の入力波形は図２９（ａ）に示す波形となり、出力波形は同図（ｂ）に示す波形となる。したがって、引算回路１０１の出力波形を前記電圧制御遅延回路８３に印加すると、該遅延回路８３の遅延時間はマーク長３τのパルス列の最終パルスが入力される寸前に定常状態に復帰する。よって、最終パルスが出力されるタイミングは他のマーク長のパルス列の最終パルスと同様に、入力時点＋７００nsの位置となる。
【０１１６】
なお、前記補正範囲設定回路９０で設定されたパルス幅より長いマーク長のパルス列については、該設定されたパルス幅の制御信号が定常状態になるまで前記スイッチ１０２がオフとなっているため、何ら影響はない。
【０１１７】
【発明の効果】
本発明の方法によれば、高密度書込を行った場合にも隣接書込位置からの余熱の影響を効果的に補正して、正確な記録ビット形状、つまり書込開始位置が規定位置の所定形状の記録ビットを書込むことができ、Ｃ／Ｎ比の良い高品質の再生信号を得ることができる。
【０１１８】
また、本発明の装置構成によれば、簡単なハードウェアを付加するだけで上記余熱の影響を効果的に補正して上記記録ビット形状を書込むことができ、同様の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の原理を説明するために好適な書込パルス条件の一例と書込ビット形状を示す図である。
【図２】第１実施例の全体構成図である。
【図３】第１実施例のパルス化回路のブロック図である。
【図４】第１実施例の基本動作を示すタイミングチャートである。
【図５】第１実施例の基準信号発生回路の回路図である。
【図６】第１実施例の基準信号発生回路のタイミングチャートである。
【図７】第１実施例のパルス列制御回路のタイミングチャートである。
【図８】第２実施例のタイミングチャートである。
【図９】第３実施例のパルス化回路の出力系統を示す図である。
【図１０】第３実施例のパルス禁止手段の詳細な回路図である。
【図１１】第３実施例のタイミングチャートである。
【図１２】第４実施例のパルス化出力信号の出力系統を示す図である。
【図１３】第４実施例の光出力の制御のタイミングチャートである。
【図１４】第１、第２実施例によって余熱の影響を補正した結果を示す図である。
【図１５】第５実施例のパルス列制御回路の要部の構成を示すブロック図である。
【図１６】第５実施例のタイミングチャートである。
【図１７】第５実施例の複数の通過路選択手段によるパルス出力を示す図である。
【図１８】第６実施例の先頭パルス発生のための回路を示す図である。
【図１９】第６実施例の半径位置の選択のための回路を示す図である。
【図２０】第７実施例の余熱補正の一例を示す図である。
【図２１】第７実施例のパルス列制御回路の構成を示す図である。
【図２２】第７実施例の電圧制御遅延回路の特性を示す図である。
【図２３】第７実施例の鋸歯状制御電圧と遅延時間を示す図である。
【図２４】第７実施例の電圧制御遅延回路の特性を示す図である。
【図２５】第７実施例の時間圧縮による余熱補正を施した出力パルス列を示す図である。
【図２６】第７実施例の遅延時間制御回路の回路図である。
【図２７】第７実施例の遅延時間制御回路の各部の動作波形を示す図である。
【図２８】第８実施例のより広範囲の余熱補正を行う遅延時間制御回路を示す図である。
【図２９】第８実施例の遅延時間制御回路の各部の動作波形を示す図である。
【図３０】ＣＤ信号の一例を示す図である。
【図３１】従来の方法による記録ビットの形状を示す図である。
【図３２】直前のスペース長による書込マーク長の変化を示す図である。
【符号の説明】
１：第１の遅延回路（第１の遅延手段）
２：第２の遅延回路（第２の遅延手段）
３：制御信号発生回路（制御信号発生手段）
４、３１：パルス化回路（パルス化手段）
５：レーザダイオード
８：光ディスク媒体
９：レーザ照射手段
１０、８０：パルス列制御回路（パルス列制御手段）
３２：第１の光出力発生回路
３３：第２の光出力発生回路
３５：パルス禁止手段
５１：光出力制御回路
５４：通過路群
５５：スペース認識手段
５６：通過路選択手段
８１：スペース認識回路（スペース認識手段）
８２：時間圧縮回路（時間圧縮手段）
８３：電圧制御遅延制御回路
８４：遅延制御回路
９０：補正範囲設定回路
９１：鋸歯状波発生回路
９２：遅延時間設定回路
９３１０１：引算回路
９４：モノマルチバイブレータ
９５：微分回路
９６：増幅器
９７：スイッチ手段
１０２：スイッチ
１０３：スイッチ制御回路
Claims (6)
- 記録ビットの長さが情報を担う情報記録を行う光ディスクに、マーク信号部とスペース信号部で構成された情報信号を書き込むための情報書込制御方法において、
前記マーク信号部に相当する情報信号の直前にある、スペース信号部に相当する情報信号の長さを順次認識し、
前記マーク信号部に相当する情報信号を、第１〜第ｎ（ｎ（整数）≧２）の複数パルスからなる一連のパルス列に構成するとともに、
前記一連のパルス列の先頭の第１パルスをそれぞれ異なったタイミングで発生させる複数の第１パルス通過路を設け、前記一連のパルス列の先頭の第１パルスを、前記認識されたスペース信号部に相当する情報信号の長さに対応する前記第１パルス通過路に通過させて、前記一連のパルス列の先頭の第１パルスの発生位置を前記認識されたスペース信号部に相当する情報信号の長さに応じて変えるように制御し、
該制御された第１パルスと、該第１パルスに続く第２〜第ｎパルスとで前記一連のパルス列を構成することで、前記スペース長に対応して前記一連のパルス列を変化させ、
該一連のパルス列を光照射手段に印加することでマーク信号部の書込みを行うようにしたことを特徴とする光ディスク情報書込制御方法。 - 記録ビットの長さが情報を担う情報記録を行う光ディスクに、マーク信号部とスペース信号部で構成された情報信号を書き込むための情報書込制御装置において、
前記マーク信号部に相当する情報信号の直前にある、スペース信号部に相当する情報信号の長さを順次認識するスペース認識手段と、
前記マーク信号部に相当する情報信号の長さに対応する、第１〜第ｎ（ｎ（整数）≧２）の複数パルスからなる一連のパルス列を生成するパルス制御手段と、
前記一連のパルス列の先頭の第１パルスをそれぞれ異なったタイミングで発生させる複数の第１パルス通過路を設け、前記一連のパルス列の先頭の第１パルスを、前記認識されたスペース信号部に相当する情報信号の長さに対応する前記第１パルス通過路に通過させて、前記先頭の第１パルスの発生位置を前記認識されたスペース信号部に相当する情報信号の長さに応じて変えるように制御する第１パルス発生位置制御手段と、を備え、
前記パルス制御手段は、該制御された第１パルスと、該第１パルスに続く第２〜第ｎパルスとで前記一連のパルス列を構成することで、前記スペース長に対応して前記一連のパルス列を変化させ、
該一連のパルス列を光照射手段に印加することでマーク信号部の書込みを行うようにしたことを特徴とする光ディスク情報書込制御装置。 - 書込が行われる光ディスク媒体の半径位置に応じて前記第１パルスの発生位置を制御することを特徴とする請求項１に記載の光ディスク情報書込制御方法。
- 前記スペース信号部の開始を示す制御信号が入力されるとカウントを開始し、前記マーク信号部の開始を示す制御信号が入力されるとカウントを終了するカウンタ手段により、前記スペース信号部に相当する情報信号の長さを認識することを特徴とする請求項１又は３に記載の光ディスク情報書込制御方法。
- 前記パルス制御手段は、書込が行われる光ディスク媒体の半径位置に応じて前記第１パルスの発生位置を制御することを特徴とする請求項２に記載の光ディスク情報書込制御装置。
- 前記スペース認識手段は、前記スペース信号部の開始を示す制御信号が入力されるとカウントを開始し、前記マーク信号部の開始を示す制御信号が入力されるとカウントを終了するカウンタ手段を有することを特徴とする請求項２又は５に記載の光ディスク情報書込 制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001001871A JP3679006B2 (ja) | 1989-03-20 | 2001-01-09 | 光ディスク情報書込制御方法およびその装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6833589 | 1989-03-20 | ||
| JP1-68335 | 1989-03-20 | ||
| JP2001001871A JP3679006B2 (ja) | 1989-03-20 | 2001-01-09 | 光ディスク情報書込制御方法およびその装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33765499A Division JP3225033B2 (ja) | 1989-03-20 | 1999-11-29 | 光ディスク情報書込制御方法およびその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001229538A JP2001229538A (ja) | 2001-08-24 |
| JP3679006B2 true JP3679006B2 (ja) | 2005-08-03 |
Family
ID=26409555
Family Applications (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33765499A Expired - Fee Related JP3225033B2 (ja) | 1989-03-20 | 1999-11-29 | 光ディスク情報書込制御方法およびその装置 |
| JP37115699A Expired - Fee Related JP3225034B2 (ja) | 1989-03-20 | 1999-12-27 | 情報書込制御方法およびその装置 |
| JP2001001871A Expired - Fee Related JP3679006B2 (ja) | 1989-03-20 | 2001-01-09 | 光ディスク情報書込制御方法およびその装置 |
| JP2001184013A Expired - Lifetime JP3683514B2 (ja) | 1989-03-20 | 2001-06-18 | 情報書込制御方法およびその装置 |
| JP2001184012A Expired - Lifetime JP3691412B2 (ja) | 1989-03-20 | 2001-06-18 | 情報書込制御方法およびその装置 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33765499A Expired - Fee Related JP3225033B2 (ja) | 1989-03-20 | 1999-11-29 | 光ディスク情報書込制御方法およびその装置 |
| JP37115699A Expired - Fee Related JP3225034B2 (ja) | 1989-03-20 | 1999-12-27 | 情報書込制御方法およびその装置 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001184013A Expired - Lifetime JP3683514B2 (ja) | 1989-03-20 | 2001-06-18 | 情報書込制御方法およびその装置 |
| JP2001184012A Expired - Lifetime JP3691412B2 (ja) | 1989-03-20 | 2001-06-18 | 情報書込制御方法およびその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (5) | JP3225033B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100459702B1 (ko) | 2002-02-22 | 2004-12-04 | 삼성전자주식회사 | 광 구동기에 있어서 기록 광 파워 제어장치 및 방법 |
| KR101119818B1 (ko) * | 2004-12-07 | 2012-03-06 | 주식회사 동진쎄미켐 | 컬러필터용 감광성 수지 조성물 및 이를 이용한액정디스플레이 컬러필터의 제조방법 |
-
1999
- 1999-11-29 JP JP33765499A patent/JP3225033B2/ja not_active Expired - Fee Related
- 1999-12-27 JP JP37115699A patent/JP3225034B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-09 JP JP2001001871A patent/JP3679006B2/ja not_active Expired - Fee Related
- 2001-06-18 JP JP2001184013A patent/JP3683514B2/ja not_active Expired - Lifetime
- 2001-06-18 JP JP2001184012A patent/JP3691412B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3683514B2 (ja) | 2005-08-17 |
| JP3691412B2 (ja) | 2005-09-07 |
| JP2002032913A (ja) | 2002-01-31 |
| JP2000149266A (ja) | 2000-05-30 |
| JP3225033B2 (ja) | 2001-11-05 |
| JP2001229538A (ja) | 2001-08-24 |
| JP2002032914A (ja) | 2002-01-31 |
| JP3225034B2 (ja) | 2001-11-05 |
| JP2000149267A (ja) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5327411A (en) | Write control method and apparatus for writing optical disk data | |
| JP3138610B2 (ja) | 相変化型光ディスク用記録方法 | |
| KR100305441B1 (ko) | 정보기록매체,정보기록방법및정보기록장치 | |
| US6222814B1 (en) | Recording/reproducing apparatus and method for phase-change optical disc | |
| JP3266971B2 (ja) | 光学情報の記録方法 | |
| JPH03185628A (ja) | 光学情報の記録方法および記録装置 | |
| JP3484062B2 (ja) | パルス発生回路および光ディスク駆動装置 | |
| US7352675B2 (en) | Information recording method, information recording medium and information recording apparatus | |
| JP3679006B2 (ja) | 光ディスク情報書込制御方法およびその装置 | |
| JPH09180195A (ja) | 光ディスク情報書込制御方法およびその装置 | |
| JP3816583B2 (ja) | 光学的情報記録媒体の記録方法 | |
| JP2747250B2 (ja) | 情報記録方法 | |
| JP2005092906A (ja) | 情報の記録方法及びその装置 | |
| JP3761539B2 (ja) | 光学的情報記録媒体の記録方法 | |
| JP3761540B2 (ja) | 光学的情報記録装置 | |
| JPH11273075A (ja) | 光学的情報記録再生方法および光学的情報記録再生装置 | |
| JPH06150319A (ja) | 情報の記録制御方式 | |
| JPH0229928A (ja) | 光ディスク装置 | |
| JP2005149540A (ja) | 情報の記録方法 | |
| JP2000048366A (ja) | 記録装置 | |
| HK1076661B (en) | Information recording device and information recording method | |
| JP2004220749A (ja) | 光学的情報記録装置 | |
| JP2002032917A (ja) | 光学的情報記録媒体の記録方法および装置 | |
| JP2005259344A (ja) | 光ディスク記録再生装置及び光ディスク記録再生方法 | |
| JPH1186290A (ja) | 光ディスク記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040824 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041025 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041130 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050511 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080520 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080520 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |