JP3686900B2 - Camera system - Google Patents

Description

【００５８】
同様にして投光時にオペアンプ１２Ａの出力、即ちトランジスタ１３Ａのエミッタ電位は次式で示される。
【００５９】
【数２】

【００６０】
そして、演算出力回路４０は、抵抗４９，５０，５１，５２とＣＭＯＳオペアンプ５３からなる引き算回路を構成している。この引き算回路により上記（２），（３）式で示される電圧の引き算が行われ、その出力として下記の電圧値が得られる。
【００６１】
【数３】

【００６２】
この出力電圧値は、被写体距離ａの逆数１／ａに比例する電圧であるので、当該値を求めることで被写体までの距離を求めることができる。尚、図８に上記出力電圧と被写体距離ａの逆数との関係を示す。
【００６３】
以下、図９のフローチャートを参照して、測距回路ブロック４による測距のシーケンスについて説明する。ここでは、出力電圧をＳとし、Ｓ／Ｎ比を向上させる為に３６回測定した場合の出力の平均をとっている。更に、Ｐ１オン時間は４００μｓ、Ｐ０オン時間は２００μｓとした（ステップＳ４０１〜Ｓ４１２）。尚、本シーケンスにおける設定値“３６回”、“４００μｓ”、“２００μｓ”は一例に過ぎず、これに限定されるものではない。
【００６４】
次に、図１０はＣＭＯＳプロセスにおける寄生ＮＰＮトランジスタを利用した測光回路ブロック１３の具体的な構成を示す図である。
【００６５】
同図に示すように、測光素子として撮影画面の中央部の狭い範囲の被写体輝度を測定する為のスポット測光用受光素子Ｓp と、撮影画面の広い範囲の被写体輝度を測定する為の平均測光素子Ａv とを用いており、各光電流ＩAv，ＩSpが、後述する測光回路ブロック１３によって検出される。
【００６６】
測光回路は、ＩAvをエミッタ電流として流すＣＭＯＳプロセスにおける寄生ＮＰＮトランジスタ６１と、同じくＩSpをエミッタ電流として流すＣＭＯＳプロセスにおける寄生ＮＰＮトランジスタ６２と、定電流源６３と、ＣＭＯＳオペアンプ６４と、ＣＭＯＳプロセスにおける寄生ＮＰＮトランジスタ６５と、温度に比例する図示しない基準電圧源Ｖref3とで構成されるＩs （トランジスタの飽和電流）キャンセル用基準電圧回路と、コンパレータ６６，６７及び温度に比例する電圧出力を出力するＴ比例ＤＡＣ６８で構成されるＴ比例ＡＤ変換器６９とからなる。このような構成において、オペアンプ６４の出力電位ａ、即ち、Ｉs キャンセル用基準電圧は、次式で示される。
【００６７】
【数４】

よって、ｂポイントの電位は次式で示される。
【００６８】
【数５】

同様にｃポイントの電位は次式で示される。
【００６９】
【数６】

【００７０】
ここで、ＩAv＝２^ｍ・Ｉref ，Ｉsp＝２^ｌ・Ｉref とすると、ｂ，ｃポイントの電位はそれぞれ次式で示される。尚、ＶT ｌｎ（２）は３０℃において約１８ｍＶであって温度に比例する電圧である。
【００７１】
Ｖref3−ＶT ｌｎ（２）・ｌ …（８）
Ｖref3−ＶT ｌｎ（２）・ｍ＋ＶT ｌｎ（ｎ） …（９）
次に、Ｔ比例ＡＤ変換器の入力範囲はどの様にして決定されるか、具体的な設計事例を用いて説明する。ここでは、例えばスポット測光素子による光電流Ｉspは被写体輝度により１００ｐＡ〜１μＡの範囲で変化するものとする。
【００７２】
また、Ｉref ＝１０μＡ，Ｖref3＝１８０ｍＶ（３０℃）とすると、Ｉspが１００ｐＡの場合のｂポイントの電位は４８０ｍＶ（３０℃）となり、Ｉspが１μＡの場合のｂポイントの電位は２４０ｍＶ（３０℃）となる。
【００７３】
一方、後の演算処理を簡単にする為と、量子化誤差による測光誤差を少くし、極力精度を上げる為、きりのいい数値８カウントが輝度１段に対応する様構成し、Ａ／Ｄ変換器は８ビットであるとする。１段当りの測光回路出力の変化量は１８ｍＶ（３０℃）であるから、１カウント当りの電圧値は１８ｍＶ／８＝２．２５ｍＶ（３０℃）に設定されるフルビットが立った時は２５５×２．２５ｍＶ＝５７３．７５ｍＶ（３０℃）となる。
【００７４】
一方、平均測光素子の測光範囲面積はスポット測光素子の測光範囲面積の１６倍程度あり、その光電流ＩAvは被写体輝度により、１６００ｐＡ〜１６μＡの範囲で変化する。よって、ＮＰＮＴｒの数ｎが“ｎ−１”であると、ＩAvが１６００ｐＡの時、ａポイントの電位は４０８ｍＶ（３０℃）となり、ＩAvが１６μＡの時、ａポイントの電位は１６８ｍＶ（３０℃）となる。
【００７５】
この様に、光電流ＩspとＩAvでは同一輝度に対して光電流量が異なるので、測光回路を同一のものにすると、その出力電圧に差異が生じ、後段のＡ／Ｄ変換器の入力範囲を大きくする必要が生じる。そこで、本実施例では、ｎを“１６”とすることにより、平均とスポットの測光回路出力電圧が同一輝度において、同一の電圧値となる様工夫している。
【００７６】
上述したように、同一輝度における平均とスポットの光電流比に等しくＮＰＮトランジスタのエミッタサイズ比を設定することにより同一輝度における各測光出力電圧値を等しくすることができる。そして、例え全く同一でなくとも略近い値とすることで、後段のＡＤ変換回路の入力電圧範囲を無駄に大きくすることなく設計できるので、回路規模の増大を抑えることができる。
【００７７】
ここで、同一輝度における光電流比の異なる測光素子からの測光出力電圧を略等しくするために、図１１に示す回路により、基準電圧回路出力Ｉs を平均とスポットで予め異なるようにすることもできる。
【００７８】
例えば、ＩAv／Ｉsp＝１６であったとすると、

とするか、
ＩrefA＝Ｉref ×１６ …（１１）
とすれば良い。この他に、図１２の様にレベルシフト回路を付加して調整しても良く、更に調整量は１８ｍＶ（３０℃）×ｌｎ（ＩAv／Ｉsp）／ｌｎ（２）とすれば良い。
【００７９】
ところで、得られた測光電圧値ｂ，ｃポイントの電位は、Ｔ比例ＡＤＣ６９によってＡ／Ｄ変換され、デジタル量に変換され、μ−ｃｏｍコアに取り込まれ被写体輝度情報に演算変換され、メモリに格納される。
【００８０】
そして、このＴ比例ＡＤＣ６９は、分割抵抗とタップデコーダによって構成されたＤ／Ａコンバータとコンパレータ６６，６７からなり、μ−ｃｏｍコアから、タップデコーダに指令が行くと、分割抵抗のタップのいずれかの電位がコンパレータ６６，６７の一端子に入力される。μ−ｃｏｍコアは、上記Ｄ／Ａコンバータの各設定電圧と測光出力電圧の比較を繰り返すことにより、測光出力電圧値をＡ／Ｄ変換することができる。
【００８１】
さらに、分割抵抗には、定電流源７０によりＶT ｌｎ（Ｎ／Ｒ0 ）（Ｎは正整数、Ｒ0 は回路内部の抵抗を示す）の温度Ｔに比例した電流が流されており、Ｔ比例の電圧を発生する様に構成されている。尚、この他にも温度Ｔに対して安定した定電流源７０Ａと上記Ｔ比例定電流源７０は、μ−ｃｏｍコアからのスイッチングによって互いに切り換えられるように構成されており、更にＡ／Ｄ変換器６９はＴ比例，Ｔ安定のＡ／Ｄ変換器として使用できるように構成されている。そして、Ｔ安定のＡ／Ｄ変換器はカメラの他の情報量（例えば温度，ストロボチャージ電圧等）をＡ／Ｄ変換する場合に用いられる。
【００８２】
以上の様にして、全体としての回路規模の縮小化を向上させるように構成している。
【００８３】
さらに、測光値をＡ／Ｄ変換してμ−ｃｏｍコアに取り込むことができるが、ＣＭＯＳオペアンプを使用した場合、従来のバイポーラオペアンプと異なり、そのオフセット電圧が問題となる。即ち、従来のオペアンプではわずか２〜３ｍＶであるが、ＣＭＯＳオペアンプでは２０ｍＶ程度でてしまう。輝度１段当り１８ｍＶ（３０℃）であるから、ＣＭＯＳオペアンプのオフセット電圧は無視できない大きさである。
【００８４】
この問題を解決する為に、図１０に示す実施例では、図１３に示す様にＣＭＯＳオペアンプ６４とＣＭＯＳコンパレータ６６をほぼ同一の構成とし、同一チップ内において、できるだけ近傍に配置することで、同一方向のオフセット電圧を生じさせ、互いに相殺する様に工夫している。そして、図１４はＤ／Ａコンバータ用のＴ安定，Ｔ比例基準電流をつくる回路の具体的な構成を示す図であり、上記した他にもカメラ用測定回路のバイアス電流源として用いられる。
【００８５】
以下、図１５のフローチャートを参照して、測光回路ブロック１３による測光のシーケンスについて詳細に説明する。
【００８６】
本シーケンスでは、スポットアベレージの測定はそれぞれｂ，ｃポイントの電位を測定することにより行なわれる。そして、この電位をＡ／Ｄ変換すれば良いわけだが、ここでは、コンパレータとタップデコーダを使ったＡ／Ｄ変換器を利用したＡ／Ｄ方式として説明し、更にスポットアベレージとも同一過程なので一方のみの説明を行なう。
【００８７】
まず、ＶH にＶcc2 ，ＶL にＧＮＤに対応する値を設定し、コンパレータの出力をチェックする。そして、コンパレータの値がハイレベル“Ｈ”ならタップデコーダの値の方が低いのでＶL に（ＶH ＋ＶL ）／２を代入する。さらに、コンパレータの出力がローレベル“Ｌ”ならばタップデコーダの値の方が高いのでＶH に（ＶH ＋ＶL ）／２を代入する。以下、これを８回繰り返すと、８ビットのＡ／Ｄ変換となり、測光の出力がＡ／Ｄ変換できたことになる（ステップＳ５０１〜５０８）。
【００８８】
次に、図１６はＣＭＯＳプロセスにおける測温回路ブロック１０の構成を示す図である。当該測温回路ブロック１０により測温される被測温体はＣＭＯＳマイコンチップ自体の温度である。このＣＭＯＳはマイコン部、及び周辺の測光・測距・測温等々のカメラ用各種測定回路を全て非常に低消費電力化可能な為に、ＩＣチップ自体の消費電力がバイポーラ集積回路に比べて非常に小さい。
【００８９】
そして、通常、バイポーラ集積回路であると、ＩＣチップ自体の温度はその消費電力によって３℃程度環境温度に対して上昇してしまう。また、その上昇の度合いはＩＣに給電されてから測温するまでのタイミングによって異なるので、測温タイミングによって常に３℃前後のバラツキを生じ、精密なカメラの温度補正をかけることができない。対するＣＭＯＳは持ち前の低消費電力の為に、チップ自体の温度と環境温度との間の差異が小さい。
【００９０】
さらに、従来、上記したようなバイポーラではチップ自体の消費電力による発熱を考慮して、例えば測光回路チップや測距回路チップ、リモコン受信回路チップ等のカメラの測定回路単体機能、若しくは、ほんの２，３の機能を持つＩＣチップ中に測温回路を組み込んで、その様なＩＣチップ温度を測定する様工夫している。
【００９１】
これに対して、ＣＭＯＳ化することによってカメラ用の各種測定回路を大規模に集積化した様なＩＣチップ内に測温回路を設けることができ、カメラに好適なオールインワンＩＣを設計することが可能となる。この様なマイコンはカメラのさらなるコンパクト化，低コスト化にも貢献する。
【００９２】
そして、図１６に示すように、本実施例の測温回路ブロック１０は、ＭＯＳトランジスタＱ1 〜Ｑ8 と抵抗Ｒ1 とＲ2 と回路起動用定電流源Ｉ1 とからなる温度比例型基準電流回路と、ＣＭＯＳプロセス内に存在する寄生ＮＰＮＴｒＱ9 と抵抗Ｒ3 とＣＭＯＳオペアンプＯＰ1 とＣＭＯＳトランジスタＱ10と抵抗Ｒ4 とからなる温度安定型基準電流回路と、抵抗Ｒ5 とで構成されている。
【００９３】
ここで、温度比例型基準電流回路において、Ｑ5 とＱ4 の面積比は１：１６に設定されており、この関係によってＩref1は次式で示される電流値となる。
【００９４】
Ｉref1＝（ＶT ｌｎ１６）／Ｒ2 …（１２）
このＶT はサーマルボルテージであって温度に比例し、２６ｍＶ（３０℃）である。Ｉref1をＱ9 とＲ3 に流すことによってオペアンプの＋端子電位が、Ｖcc2 を基準として１．２６Ｖとなる様、Ｒ3 の抵抗値が選ばれている。更に、この１．２６Ｖはバンドギャップ基準電圧と呼ばれ非常に良好な温度安定性を示す。
【００９５】
そして、この電圧を基準として、Ｑ10のソースから出力される温度安定基準電流Ｉref2は次式で示される。
【００９６】
Ｉref2＝１．２６Ｖ／Ｒ4 …（１３）
よって、抵抗Ｒ5 に生じる電圧ＶTEMPは次式で示される。
【００９７】
【数７】

【００９８】
ここで、Ｒ2 ＝１ＫΩ，Ｒ4 ＝１５ＫΩ，Ｒ5 ＝２８ＫΩとすると、
【数８】

となり、ＶTEMPは４０℃では２６９ｍＶ、−１０℃では６０５ｍＶとなる。
【００９９】
尚、１℃当りの電圧変化量は、６．７２ｍＶである。
【０１００】
これに対して、Ａ／Ｄ変換回路部９の入力電圧範囲を０〜８５６．８ｍＶとし、１カウント当り３．３６ｍＶと設定すると、１カウント当り０．５℃の測温精度で測温電圧値をＡ／Ｄ変換できる。この時のＡ／Ｄ変換回路は勿論、温度に対して安定なものである。さらに、得られたＡ／Ｄ変換デジタル値と、温度との関係は、μ−ｃｏｍコアが、予め基準温度において得られたＡ／Ｄ変換値の理論値と実際の値との差に対応する量として記憶されたデジタル量を補正した後に、温度に対する基準参照値と比較して求める様に構成する。
【０１０１】
次に、図１７はＣＭＯＳ化することによって基本的に低消費電力化することの可能なカメラ用の各種測定回路のみならず、外部のドライブ上基本的に低消費電力化できないような回路ブロック、例えばモータードライブ回路や昇圧回路やプランジャー駆動回路などを組み込んだ場合の具体例な構成を示す図である。
【０１０２】
同図に示すようにパワ系の制御回路が組み込まれた場合は、カメラで言うとフィルム巻き上げ時や巻き戻し時に、モーター駆動を行なうと、数十〜数百ｍＡの電流が１秒〜３０秒間流れることになり、ＩＣチップの温度が、ピークで６０〜７０℃近くまで上昇し、それが環境温度に近い温度まで下がるのに数分の時間を要する。その為、ＩＣチップ自体の温度で、カメラの動作の温度補正を行なおとすると、全く不正確な温度補正がなされいしまうという不具合が生じてしまう。
【０１０３】
ここでは、上記問題点を解決する為に、測温回路８０と共に、計時回路８１を設け、モータードライブ回路８３や昇圧回路８６等のパワ系の制御回路が動作した後は、その事によるＩＣチップ温度上昇分がなくなるまでの間の測温回路８０の温度データをカメラの温度補正データとして用いないように構成したものである。これはメインフローなどでパワ駆動フラグを利用した方法を既に説明済である。尚、パワー駆動フラグＭＴＦＬＧは負荷条件、駆動条件に応じてＭＴＦＬＧ１，ＭＴＦＬＧ２等の２種類以上設けてもよい。
【０１０４】
次に、図１８はカメラのリモコン受信回路ブロックの構成を示す回路構成図であり、図１９は、その受信部で赤外光による遠隔操作信号を受光したときの各部の動作波形を示す図である。
【０１０５】
フォトダイオード９０は、図１９（ａ）に示す遠隔操作信号Ａ1 ，Ａ2 ，Ａ3を受光する為の受光素子で、プリアンプ９３に入力される。プリアンプ９３は入力される微小な信号電圧を図１９（ｂ）に示すプリアンプ出力１００に増幅し、次段のバンドパスフィルタ(BPF;Band Pass Filter)９４に出力する。
【０１０６】
このＢＰＦ９４は、上記遠隔操作信号のキャリア周波数ｆc がその通過帯域の中心になるように設定されたフィルタ特性を有し、螢光灯等の商用周波数の倍のリップル周波数（１００Ｈｚと１２０Ｈｚ）のノイズ成分を除去し、リモコン信号だけからなる図１９（ｃ）に示すＢＰＦ出力１０１を次段の検波回路９５に出力する。さらに、積分回路９６は、この検波出力１０２を積分してキャリア成分を除去した図１９（ｅ）に示す積分出力１０３を出力する。また、波形整形回路９７は、スレッシュレベルＶTH1 及びＶTH2 のヒステリシスを有し、波形整形を行なって信号パルスＰ1 ，Ｐ2 ，Ｐ3 からなる図１９（ｆ）に示す受光回路出力としてＣＰＵ（μ−ｃｏｍコア）９１に出力する。
【０１０７】
上記遠隔操作装置における受信手段の各回路ブロックはＣＭＯＳによって構成され、従来のバイポーラによる消費電力２〜３ｍＡに対して２００〜３００μＡの１／１０以下に低減されている。この為、従来リモコンモード継続時間を電池消耗対策により２０分程度制限していたが、その１０倍である２００分（＝３時間２０分）程度に延長することができる。これは実質的には充分な時間であり、従来の様なリモコン専用の時間リミッターを設ける必要がない。従って、前述したメインフローではリモコンモード時に時間制限を設けていない。
【０１０８】
以下、μ−ｃｏｍコアによるリモコン回路ブロック９により出力されるリモコン受信信号の処理動作、及び該リモコン回路ブロック９の制御について詳細に説明する。μ−ｃｏｍコアは、カメラ本体に設けられたリモコンモード設定スイッチの“オン”を検出し、リモコンモードである旨を示す“モード表示”を図示しないＬＣＤに表示し、リモコン割り込み端子ＲＮＩＮＴを禁止した後、リモコンイネーブル端子ＲＭＥＮをローレベル“Ｌ”とし、リモコン受信回路ブロックに給電する。そして、この給電の後、リモコン受信回路ブロックが安定化する所定時間後に前記リモコン割り込み端子ＲＮＩＮＴの割り込み許可を行なう。更に、当該μ−ｃｏｍコアは上記受光回路出力が入力されると、その内部のＲＯＭに記憶されているプログラムに従って入力信号を読取り、リモコン信号であるか否かの判別を行なう。
【０１０９】
先ず図２０のフローチャートを参照して、μ−ｃｏｍコアがリモコン信号を受信し判別するまでのシーケンスについて説明する。
【０１１０】
μ−ｃｏｍコアに入力信号パルスＰ1 によってリモコン受信割り込みがかかると、内部のタイマ１をスタートさせ、次の信号パルスＰ2 の入力によりタイマ１をストップする。これにより、信号パルスＰ1 とＰ2 のパルス間隔を測定し、所定の時間Ｔ1 に一致するか否かの比較を行ない、一致した場合は同様にして信号パルスＰ2 とＰ3 のパルス間隔をタイマによって測定し、所定の時間Ｔ1 と一致するか否か判定することにより（ステップＳ６０２〜Ｓ６０７）、リモコン信号の判別を行なう。そして、一致した場合はリモコン受信フラグを“オン”し（ステップＳ６０８）、リモコン割り込みを禁止した後に割り込み処理を抜ける。
【０１１１】
上記パルス間隔が所定時間Ｔ1 と一致しない場合はノイズと判断してこれを無視し、割り込み処理を抜ける（ステップＳ６０９）。尚、所定のパルス間隔Ｔ1は、螢光灯の周期的ノイズパルスの間隔１０ｍｓｅｃ若しくは８．３ｍｓｅｃの整数倍に同期しない時間間隔とする。
【０１１２】
以上の様にしてμ−ｃｏｍコアによりリモコン受信信号と判別された場合は、その後レリーズ割り込み処理に移行し測距・測光・測温やフォーカスレンズ駆動、シャッター駆動フィルム巻き上げの一連のカメラシーケンスを続行する。
【０１１３】
次に、リモコン受信回路の動作処理をカメラの動作シーケンス上に組み込む上で注意すべき点に関して説明する。
【０１１４】
リモコン受信回路は、非常に微弱な数１０μＶの信号を検出する検出回路であるので、ノイズの影響を受けやすい。よって、昇圧回路が作動している場合、即ちリモコン受信回路と同一チップ上に昇圧回路が形成されている場合や、ストロボ充電が作動している場合等のノイズの多い状況下においては、リモコン受信割り込みが経常的にかかり、正常なカメラ動作の遂行ができなくなる畏れがある。
【０１１５】
この問題を解決する為に、本実施例では、図２１のフローチャートに示すように、リモコンモード信号受信待機時においては昇圧回路動作を禁止する。そして、ストロボチャージ中においてはリモコン受信回路を作動不能とするか、リモコン受信割り込みを禁止する。尚、本発明では、メインフローに示す様にストロボ充電完了してから、リモコンモードになる様な工夫をしている。これにより、リモコン受信回路からの誤信号出力が、カメラの正常な動作の遂行を妨げることのない様にしている（ステップＳ７０１〜Ｓ７０７）。
【０１１６】
次に、図２２は、ＣＰＵ及びカメラの各種測定回路と同一チップ上にモータドライブ用のプリドライバ回路を構成した場合のＮＰＮモータプリドライバ回路ブロック５の具体的な構成を示す図である。
【０１１７】
通常、ＣＰＵ及びカメラの各種測定回路用電源としては、電池からショトキーバリアダイオードと３３μＦ程度のタンタルコンデンサによって構成されるダイオードフィルタ（Ｄ1 ，Ｃ1 ）によって安定化された電源Ｖcc2 が使用される。
【０１１８】
これは、電池電圧がモータ駆動やプランジャー駆動や昇圧コイル駆動やストロボチャージの様な重負荷駆動によって急峻で大きな電圧降下を生じる為に、そのｄｖ／ｄｔがＣＰＵの正常なシーケンスの保証や各種測定回路の正確な測定の保証のできない大きさ（ｄｖ／ｄｔ）0 以上になる為である。
【０１１９】
よって、通常バックアップコンデンサＣ1 の大きさは、Ｖcc2 内部のＩＣの消費電流Ｉdiとすると次式で示されるような値に設定される。
【０１２０】
【数９】

【０１２１】
さらに、大きな問題としてカメラはポータブル機器であるので、振動によって電池が電池接片から離れ一時的に絡電が遮断されてしまう。特に、カメラの作動中に上記問題が発生し、Ｖcc2 電圧がＣＰＵの動作可能以下にまで低下してしまった場合、ＣＰＵによる正常なカメラ制御が行なわれず、最悪の場合カメラの破壊につながる。この電池のチャタリングは電池接片の形状や圧にもよるが約１０ｍｓｅｃと考えられる。よって、コンデンサＣ1 の値に、この時間Ｖcc2 がＣＰＵの正常動作可能電圧以下に下がらない様な容量に定められる。
【０１２２】
通常、コンデンサＣ1 の容量を決めるドミナントなパラメーターは上記電池チャタリング時のＶcc2 電圧保持である。このコンデンサＣ1 は周波数特性の良さと比較的大容量を得やすいという理由で、タンタルコンデンサが用いられるが、これは高価であるし、小型カメラの実装スペースに対してはやはり体積が大きいので、Ｖcc2 内部のＩＣの消費電流Ｉdiを小さく設計しなければならない。
【０１２３】
この目的のもとにカメラの各種測定回路はできるだけ低消費電流な回路に設計する必要がある。これに対して、モータープリドライブ回路等の、外付けのパワートランジスタを駆動する回路は、そのベース電流として数１０ｍＡの電流を供給する必要が生じる。このような回路を上記カメラ用測定回路と同様にＣＰＵチップと同一チップ上に形成した場合、その回路ブロックの電源をＣＰＵ及び測定回路と同一のＶcc2 に共通にすると、上述した様な理由でＶcc2 保持用コンデンサの容量を非常に大きくしなければならない。実際はコスト、スペースの点で上記構成は不可能である。
【０１２４】
そこで、本実施例はソース電流源をＶcc2 でなくＶcc1 として、電源安定化コンデンサＣ1 から大電流をＩＣ外に放出しない様、大電流供給端子及びラインをＩＣに設ける様工夫してある。マイコンを含むＩＣのパッケージについては、図４８に示すように、このＩＣ２０５を電池に接続するＩＣリード２０１がパッケージ２０４から突出しており、このＩＣリード２０１が金ワイヤ２０６によりＩＣ２０５上のパッド２０３に接続されている。
【０１２５】
ここで、大電流がＩＣ２０５のＧＮＤライン２０２に流れた場合、ＩＣ２０５のＧＮＤライン２０２のアルミ配線は、０．２〜３Ωまたパッド２０３とＩＣリード２０１との接触抵抗は０．２〜３Ωの値を持つもので、５０〜１００ｍＶ程度の電位差を、その大電流の流れる経路にそって発生してしまう為、ＩＣチップ内のＧＮＤライン２０２を上記回路ブロックとＣＰＵ及びカメラ用測定回路ブロックと共通にすると、正常なシーケンス，正確な測定が不可能となってしまう。
【０１２６】
本実施例では、大電流をＧＮＤに排出するＭＴＧＮＤラインとカメラ用測定回路ブロックの専用ＧＮＤラインの少なくとも２系統のＧＮＤラインを設け、且つパッドの接触抵抗の影響をさける為に、少なくとも２つのＧＮＤパッドからなる端子ＭＴＧＮＤ端子，ＡＮＧＮＤ端子を設けている。
【０１２７】
この様に、少なくとも２系統のＧＮＤライン及びＧＮＤ端子を設けることにより１チップ上に上記大電流ドライプ回路ブロックを構成することが可能である。理想的には、ＣＰＵ用のデジタルＧＮＤと測定回路用アナログＧＮＤを別々に設ける方が良いが、実際には端子数の不必要な増大につながるので、本実施例ではあえて１つにまとめている。
【０１２８】
次に、プリドライブ回路の具体的な構成について説明する。
【０１２９】
先ず、外付けのＮＰＮパワートランジスタをドライブするＮ端子定電流ドライブ回路について説明する。
【０１３０】
このＮ端子定電流トライブ回路は、ＣＭＯＳオペアンプＯＰ1 と抵抗Ｒ1 ，Ｒ2 ，Ｒ3 と基準電圧Ｖref3とＰＭＯＳトランジスタＱ1 からなるＰＭＯＳトランジスタ定電流ドライブ用電圧発生回路と、上記電圧をＰＭＯＳトランジスタＱ2，Ｑ3 ，Ｑ4 ，Ｑ5 のゲートに導くトランスファーゲートスイッチＳＷ1 ，ＳＷ2 ，ＳＷ3 ，ＳＷ4 と、Ｖcc1 をソースとし外付けＮＰＮトランジスタのベースをドレインとするＰＭＯＳトランジスタＱ2 ，Ｑ3 ，Ｑ4 ，Ｑ5 と、それらのゲートソース間をシャントするシャント抵抗Ｒ4 ，Ｒ5 ，Ｒ6 ，Ｒ7 と、外付けＮＰＮパワートランジスタのベース−エミッタ間をシャントするＮＭＯＳトランジスタＱ6 ，Ｑ7 ，Ｑ8 ，Ｑ9 からなる出力部とで構成されている。
【０１３１】
このμ−ｃｏｍコアのポートＮ０からオペアンプＯＰ1 に給電信号が入力されると、オペアンプが動作し、抵抗Ｒ3 に１００μＡの電流ＩN0が流れる。このＩN0は次式で示される。
【０１３２】
ＩN0＝Ｖref3／Ｒ3 …（１７）
そして、トランジスタＱ1 のＶGSとＩN0の間には次式の関係が成立する。
【０１３３】
ＩN0＝Ａ・（ＶGS−Ｖth）^２ ・・・（１８）
Ａ；比例定数、Ｖth；スレッシュ電圧
よって、Ｖcc1 基準でａ点の電位Ｖa は次式で示される。
【０１３４】
【数１０】

【０１３５】
さらに、μ−ｃｏｍコアの出力ポートＮ1 がハイレベル“Ｈ”になってトランスファーゲートスイッチＳＷ１が“オン”になると、Ｑ2 のＧ−Ｓ間電圧は０ＶでＱ2 がオフ状態で、Ｑ6 がオン状態であったのが、Ｖa 電圧が印加されＱ2 がオンＱ6 はオフ状態となる。
【０１３６】
この時、出力電流ＩN1は次式で示される。
【０１３７】
ＩN1＝Ａ・（ＶGS1 −Ｖth）^２ ・・・（２０）
そして、ＩN1＝２０ｍＡとなる様なＶGS1 となるように、上記（Ｒ1 ＋Ｒ2 ）／Ｒ2 を次式により設定する。
【０１３８】
【数１１】

【０１３９】
上記したような回路構成とすることで、各出力ポートＮ1 ，Ｎ2 ，Ｎ3 ，Ｎ4から２０ｍＡの定電流を出力でき、従来の様にベース制限抵抗を用いる必要もない為、実装面積の小さなプリドライブ回路を得ることができる。
【０１４０】
また、Ｖcc1 の変動をフィードバックしている為、Ｖcc1 電圧がどの様に変動しても、常に２０ｍＡドライブを行なうことができ、電源電圧の影響を受けずに安定したアクチュエータ制御を行なうことができる。
【０１４１】
次に、外付けＰＮＰパワートランジスタをドライブするＰ端子定電流ドライブ回路について説明する。これは先に説明したＮ端子定電流ドライブ回路と同じ動作原理であって、ソースかシンクであるか否かの違いがあるのみである。
【０１４２】
Ｐ端子定電流ドライブ回路はＣＭＯＳオペアンプＯＰ1Aと、抵抗Ｒ1A，Ｒ2A，Ｒ3Aと基準電圧Ｖref3A とＮＭＯＳトランジスタＱ1Aから構成されるＮＭＯＳトランジスタ定電流ドライブ用電圧発生回路と、上記電圧をＮＭＯＳトランジスタＱ2A，Ｑ3A，Ｑ4A，Ｑ5Aと、それらのゲート−ソース間をシャントするシャント抵抗Ｒ4A，Ｒ5A，Ｒ6A，Ｒ7Aと、外付けＰＮＰトランジスタのベース−エミッタ間をシャントするＰＭＯＳトランジスタＱ6A，Ｑ7A，Ｑ8A，Ｑ9Aからなる出力部とで構成されている。
【０１４３】
そして、μ−ｃｏｍコアのポートＰ0 からオペアンプＯＰ1Aに給電信号が入力されるとオペアンプ動作がなされて抵抗Ｒ3Aに１００μＡの電流Ｉp0が流れる。
【０１４４】
この電流Ｉp0は次式で示される。
【０１４５】
Ｉp0＝（Ｖref3A −Ｖcc1 ）／Ｒ3A …（２２）
さらに、トランジスタＱ1 のＶGSとＩp0との間には次式の関係が成立する。
【０１４６】
Ｉp0＝Ｂ・（ＶGS−Ｖth）^２ …（２３）
Ｂ；比例定数、Ｖth；スレッシュ電圧
よって、ＧＮＤ基準でａ点の電位ＶaAは次式で示される。
【０１４７】
【数１２】

【０１４８】
さらに、μ−ｃｏｍコアの出力ポートＰ1 がハイレベル“Ｈ”になってトランスファーゲートスイッチＳＷ１Ａが“オン”になると、トランジスタＱ2AのＧ−Ｓ間電圧は０ＶでトランジスタＱ2Aがオフ状態で、トランジスタＱ6Aがオン状態であったのがＶaA電圧が印加され、トランジスタＱ2Aがオン状態となり、トランジスタＱ6Aはオフ状態となる。
【０１４９】
この時、出力電流ＩP1は次式で示される。
【０１５０】
ＩP1＝Ｂ・（ＶGS1 −Ｖth）^２ …（２５）
そして、ＩP1＝２０ｍＡとなる様なＶGS1 となる様、上記（Ｒ1A＋Ｒ2A）／Ｒ2Aを、次式により設定する。
【０１５１】
【数１３】

【０１５２】
上記したような回路構成とすることにより、Ｐ1 ，Ｐ2 ，Ｐ3 ，Ｐ4 各端子から２０ｍＡの定電流をシンクできる。
【０１５３】
次に、図２３はクロックを用いないアナログタイマ回路の具体的な構成を示す図である。同図に示すように、タイマ１１８ａは、カレントミラー回路を構成するＭＯＳトランジスタ１１１，１１２と定電流源１１４と定電流源の電流をスイッチングするＭＯＳトランジスタ１１３と上記定電流源の電流を積分するコンデンサ１１５と積分コンデンサに蓄積された電荷を放電するＭＯＳトランジスタ１１６と、コンデンサに蓄積された電荷量をＤＡＣ出力と比較するコンパレータ１１７とタイマ１１８ａとで構成されている。
【０１５４】
そして、タイマ１１８ｂはタイマ１１８ａと同一構成であり、タップデコーダの値を変えることで２つのタイマ値を設定することができ、更には連続して使用することもできる。また、定電流源の値を変えれば長いタイマや短いタイマも作ることができる。
【０１５５】
以下、図２４のフローチャートを参照して、かかるアナログタイマ回路の動作について説明する。尚、タイマ値は図２７のグラフを基に設定する。そして、集積回路内のコンデンサを利用した場合は温特は少ないが、温特のある場合は温度によりグラフを選択すれば良い。さらに、ここでは一応温特のある場合を想定して説明する。
【０１５６】
先ず測温し（ステップＳ８０１）、アナログタイマを呼ぶ前に設定されたタイマ値Ｔ又はＴＡになる様に図２７よりタップデコーダの出力（Ｄ／Ａ値）を設定する（ステップＳ８０２）。続いて、ＴＭ１又はＴＭ１Ａを“オン”し、コンデンサ１１５又は１１５Ａの電荷を抜く。同時に、ＴＭ２又はＴＭ２Ａを“オン”し、コンデンサにチャージ可能状態とし、ＴＭ１又はＴＭ１Ａを“オフ”し、タイマをスタートした後、原振を止める（ステップＳ８０３，８０４）。
【０１５７】
その後、コンデンサ１１５又は１１５Ａのレベルがタップデコーダーの出力を上まわると、ＴＭ３又はＴＭ３Ａが立上り、この信号により、再びμ−ｃｏｍはウエイクアップし原振が動き出す（クロック休止状態から発振状態に戻る）。そして、原振が動き出した直後、ＴＭ２又はＴＭ２Ａを“オフ”し、チャージを中止し、メインルーチンに戻る（ステップＳ８０５〜８０８）。
【０１５８】
この状態のタイミングチャートは図２５に示す通りであり、この図２５に示す他にも図２６に示す方法等、種々の方法が考えられるが、以下、図２５に示すタイミングを基に説明を続けることにする。
【０１５９】
以上の説明で明らかであるように、アナログタイマ動作中はμ−ｃｏｍの原振を止めることができるので、微少電流や微少電圧の測定、又はノイズに弱い信号の時間測定などに応用することができる。
【０１６０】
次に、図２８はアナログタイマを用いた測光回路の具体的な構成を示す図である。ここで、先に図１０に示した測光回路と異なるのは、コンパレータの後にフリップフロップが設けられていることである。そして、アナログタイマ停止信号でフリップフロップはコンパレータのレベルをラッチする構成になっている。
【０１６１】
図２９は、かかる測光回路の動作を示すフローチャートである。
【０１６２】
先に図１５に示した動作と異なるの点は、新たにステップＳ９０４，Ｓ９０５を設けてアナログタイマを使用している事である。即ち、ここでは測光電圧が微少の場合は、原振のノイズが乗り正確なＡ／Ｄ変換ができないので、コンパレータの出力をチェックする場合は原振を止めノイズのない状態で測定するという方法をとっている。尚、コンパレータの出力をアナログタイマ終了信号でラッチしているので、原振が発振した時にはすでにノイズのない状態のレベルがラッチされていることになる。その他の動作は先に図１５の説明で述べた通りであるので、ここでは重複した説明は省略する。
【０１６３】
次に、図３０はアナログタイマを用いた測距回路の具体的な構成を示す図である。この測距回路は、先に図７に示したＡ／Ｄ部４１を改良したものである。
【０１６４】
即ち、図７の測光と同様に定常光をコンデンサ４７にラッチする場合及びＬＥＤ３４を投光し、ＰＳＤ３８の出力を演算する場合にアナログタイマを使用し、原振のノイズを除去している。そして、その演算結果はアナログタイマの終了信号ＴＭ３でコンデンサに保持する。その後、Ａ／Ｄ変換するので原振のノイズのない状態の信号をＡ／Ｄ変換することができる。
【０１６５】
そして、図３１は、かかる測距回路の動作を示すフローチャートである。先に図９に示した動作と異なる点はアナログタイマを使用している事のみである（ステップＳ１００３〜１０１１）。その他の動作は先に図９の説明で述べた通りであるので、ここでは重複した説明は省略する。
【０１６６】
次に、図３２はリモコン受信信号評価にアナログタイマを応用した回路の具体的な構成を示す図である。本回路の目的は、やはり原振によるノイズを除去することにあり、この場合はタイマを２個使用する。
【０１６７】
そして、図３４は、かかる回路の動作を示すフローチャートである。正常なリモコン信号は図１９（Ｆ）に示す様にＴ1 間隔でパルスが３つある場合とする。尚、このＴ1 はＴ1 ±αの誤差までＯＫとする。そして、本回路はアナログタイマが設定タイマ値になるか、リモコン受信信号の立下りがあるかのいずれかで、タイマを止める為のＴ2 信号を作っている。
【０１６８】
即ち、図３３（ａ）はリモコン信号が早かった場合のリモコン受光回路出力を示す。この場合、タイマ値はＴ1 ＋αに設定する。即ち、リモコン信号が入る前にＴ３がハイレベル“Ｈ”になった場合はＴ≧Ｔ1 ＋αとなりＮＧとなる。
【０１６９】
これに対して、図３３（ｂ）は設定時間が先にきた場合のリモコン受光回路出力を示す。この場合、アナログタイマは止っているのでＡ／Ｄ変換すれば時間がわかるので、Ｔ1 −αより大きいかどうかで正常な信号かどうかを判定する。この判定はタイマ１終了直後タイマ２をスタートさせ、タイマ２が終了した後行い、ＯＫの場合はリモコン受信フラグを設定して割込みを抜ける。
【０１７０】
次に、本発明の第２の実施例に係るＣＭＯＳアナログ回路を使用したカメラコントローラについて説明する。図３５、３６はその構成を示す図である。
【０１７１】
先ず、図３６における基準電流回路ブロック２０１について説明する。
【０１７２】
この基準電流回路ブロック２０１は、ＰＭＯＳトランジスタＱ1 ，Ｑ2 ，Ｑ3，Ｑ7 ，Ｑ8 、ＮＭＯＳトランジスタＱ4 ，Ｑ5 ，Ｑ6 及び抵抗Ｒ1 ，Ｒ2 ，Ｒ3 によって構成されている。そして、ＣＰＵによって、ＰＴ０＝“Ｌ”とされると、抵抗Ｒ1 で制限された数μＡの電流がトランジスタＱ1 に流れ、トランジスタＱ1 とＱ2 はカレントミラー回路を構成しているので、トランジスタＱ2 のドレイン電流がトランジスタＱ4 のＤ−Ｇショートに流れ込む。そして、トランジスタＱ4 ，Ｑ5 ，Ｑ6 はそれぞれカレントミラー回路を構成しているので、トランジスタＱ5 ，Ｑ6 には同じドレイン電流が流れる。
【０１７３】
ところで、トランジスタＱ8 とＱ7 は微小電流領域では、１０：１のカレントミラー回路と同じであって（抵抗Ｒ3 による電圧降下分が少ないため）、トランジスタＱ7 のドレイン電流はトランジスタＱ6 のドレイン電流の１／１０となるので、Ａポイントの電位はローレベル“Ｌ”になり、ＰＭＯＳトランジスタＱ3が“オン”してドレイン電流を流し、トランジスタＱ4 のドレイン電流が増え、カレントミラーによりトランジスタＱ5 ，Ｑ6 のドレイン電流が増える。
【０１７４】
この電流が増えると、トランジスタＱ7 ，Ｑ8 のドレイン電流比は抵抗Ｒ3 の電圧降下分が効いてくるので、１／１０から“１”に近付いてくる。
【０１７５】
以上のようなサイクルで、結果としてトランジスタＱ5 ，Ｑ7 のドレイン電流が一致する所に収束し、その結果、抵抗Ｒ3 の電圧降下は次式で示される。尚、次式においてＶT はサーマルボルテージを示す。
【０１７６】
【数１４】

【０１７７】
但し、ＭＯＳはweak inversion region となる様、ＩD が約２００ｎＡで使用する。
【０１７８】
次にバンドギャップ基準電圧回路ブロック２０３について説明する。
【０１７９】
本回路ブロック２０３は、温度に対して安定な1.26Ｖの定電圧回路である。そして、ＣＭＯＳプロセス中のＰウェルをベースとするＮＰＮ寄生トランジスタＱ13とＮＭＯＳトランジスタＱ12と抵抗Ｒ5 とによって、Ｖcc2 電位基準のバンドギャップ基準電圧を得る。さらに、このトランジスタＱ13は−２ｍＶ／°Ｃのダイオード特性を持ち、抵抗ＲS の両端電圧は、次式の温度変化に対して＋の変化をする電圧を発生する。
【０１８０】
ＶT ｌｎ（１０）×（Ｒ5 ／Ｒ3 ）×１０ …（２８）
そこで、プラス（＋）とマイナス（−）の変化量をほぼ等しくしてキャンセルするように上記(28)式の（ＲS ／Ｒ3 ）を設計すれば、ＶCC2 −Ｂ間電圧は温度に対して安定となる。この目安として該電圧値は1.26Ｖである。尚、逆にＮＰＮトランジスタであるが、Ｎウェルをベースとする寄生ＰＮＰトランジスタを用いる場合はＧＮＤ基準で1.26Ｖの基準電圧を作ることもできる。
【０１８１】
次に、温度安定基準電流回路ブロック２０４について説明する。
【０１８２】
本回路ブロック２０４は、オペアンプＯＰ1 とＰＭＯＳトランジスタＱ14，Ｑ15と抵抗Ｒ6 ，Ｒ7 によって構成される。そして、オペアンプＯＰ1 によって、トランジスタＱ14，Ｑ15が“オン”され、抵抗Ｒ6 とＲ7 にソース電流が流れ、Ｃポイントの電位はイマジナリーショートでＢポイントの電位と等しくなる。よって、抵抗Ｒ6 とＲ7 には1.26／（Ｒ6 ＋Ｒ7 ）の電流が流れ、トランジスタＱ15とＱ14には、その半分のドレイン電流が流れる。
【０１８３】
次に、測温回路ブロック２０２について説明する。
【０１８４】
本測温回路ブロック２０２は、ＰＭＯＳトランジスタＱ10と抵抗Ｒ4 とＮＭＯＳトランジスタＱ11とで構成されている。
【０１８５】
そして、トランジスタＱ10のドレイン電流は次式で示される。
【０１８６】
ＶT ｌｎ（１０）／Ｒ3 ×４０ …（２９）
よって、電圧ＶT は次式で示される。
【０１８７】
ＶT ＝（（２７３＋Ｔ）／３００）×２６ｍＶ …（３０）
ここで、Ｔは温度（°Ｃ）を示す。
【０１８８】
トランジスタＱ11はトランジスタＱ16とＱ17とカレントミラー回路を構成しており、そのカレントミラー回路には上記温度安定基準電流回路ブロック２０４から次式で示される電流が注入されている。
【０１８９】
１．２６Ｖ／（Ｒ６＋Ｒ７）／２ …（３１）
トランジスタＱ11のドレイン電流は上記電流値となる。このＴ比例電流値からＴ安定電流を差し引いた残りが抵抗Ｒ4 に流れ込む。
【０１９０】
よって、Ｅ電流は次式で示される。
【０１９１】
【数１５】

【０１９２】
従って、−１０°ＣではＶE ＝２８１ｍＶ，＋４０°ＣではＶE ＝４５６ｍＶとなる。
【０１９３】
次に、コンデンサ充放電回路ブロック２０５について説明する。
【０１９４】
本回路ブロック２０５は、ストロボメインコンデンサの電圧や電池電圧、温度に関連した電圧等のＡ／Ｄ変換用であり、ＮＭＯＳトランジスタＱ16，Ｑ17，Ｑ18，Ｑ22，ＰＭＯＳトランジスタＱ19，Ｑ20，コンデンサＣ1 から構成されている。そして、ＣＰＵポートＰＴ２＝“Ｈ”のとき、トランジスタＱ18は“オン”し、トランジスタＱ16，Ｑ17，Ｑ19，Ｑ20は、それぞれカレントミラー回路を構成しているので、トランジスタＱ20のドレイン電流は次式で示される。
【０１９５】
１．２６Ｖ／（Ｒ６＋Ｒ７）／２０ …（３４）
そして、ＣＰＵポートＰＴ４＝“Ｈ”のとき、トランジスタＱ22が“オン”し、コンデンサＣ1 はディスチャージされ、Ｆポイントの電位は０Ｖとなる。
【０１９６】
さらに、ＣＰＵポートＰＴ４＝“Ｌ”，ＰＴ２＝“Ｈ”のとき、コンデンサＣ1 は先のトランジスタＱ20のドレイン電流でチャージされ、Ｆ電位は時間共に上昇する。また、適当な所でＰＴ４＝“Ｌ”、ＰＴ２＝“Ｌ”とすると、Ｆポイントの電位はその時点の電位に固定される。
【０１９７】
次に、図３７のフローチャートを参照して、電池電圧をＡ／Ｄ変換する動作について詳細に説明する。
【０１９８】
まず、ＰＴ０＝“Ｌ”，ＰＴ１＝“Ｌ”として基準電流回路を作動させておくものとする。Ａ／Ｄ変換した値を格納するメモリＡＤＭを“０”とする（ステップＳ１２０１）。Ｉを“０”にセットする（ステップＳ１２０２）。ＣＰＵポートＰＴ４とＰＴ２を共にハイレベル“Ｈ”にして、トランジスタＱ18，Ｑ22のスイッチングＮＭＯＳトランジスタを“オン”にする（ステップＳ１２０３）。
【０１９９】
そして、１ｍｓｅｃ待ち（ステップＳ１２０４）、ＣＰＵポートＰＴ４をローレベル“Ｌ”としトランジスタＱ22を“オフ”にすると、コンデンサＣ1 にチャージが開始される（ステップＳ１２０５）。
【０２００】
続いて、タイマカウントを開始する。このタイマはソフトウェアによるソフトタイマでも良いし、ＣＰＵに組み込まれたハードウェアカウンタでも良い。ソフトタイマであれば、カメラのＡ／Ｄ変換に必要な分解能と測定時間の制限により１６〜３２ＫＨｚぐらいが適当である。そして、ハードウェアでは、速ければ速いほど良い（ステップＳ１２０６）。
【０２０１】
続いて、ＣＰＵの入力ポートＰＴ６はハイレベル“Ｈ”か否か検出する。そして、ハイレベル“Ｈ”になったところで、ステップＳ１２０８に進みメモリＡＤＭの内容にその時のタイマ値を加算する（ステップＳ１２０７）。そして、Ｉ＝３か否かをチェックし、“３”であればステップＳ１２１１にてＡＤＭの内容を１／４にしてステップＳ１２１２にてリターンする（ステップＳ１２０９）。そして、ステップＳ１２０９でＩ＝３でなければ、ステップＳ１２１０でＩをインクリメントし、ステップＳ１２０３へ戻る。
【０２０２】
以上のようにして、４回のＡ／Ｄ変換値の平均がメモリＡＤＭに格納される。尚、ステップＳ１２０７の判定で、１００ｍｓｅｃ以上変化しない時は、別途割り込みタイマによって割り込みがかけられ、ＣＰＵはカメラの故障表示をして全てのカメラ動作を停止する。
【０２０３】
そして、図３９はストロボ充電電圧をＡ／Ｄ変換するための動作を示すフローチャートである。本シーケンスはステップＳ１３０７でＰＴ７をハイレベル“Ｈ”としている以外は、先に説明した図３７のシーケンスと同じであるので、ここでは重複した説明は省略する。
【０２０４】
さらに、図４１は測温電圧値をＡ／Ｄ変換する動作を示すフローチャートである。本シーケンスはステップＳ１４０７でＰＴ５をハイレベル“Ｈ”としている以外は、先に説明した図３７のシーケンスと同じであるので、ここでは重複した説明は省略する。
【０２０５】
次に、図４３のフローチャートを参照して、測光値をＡ／Ｄ変換する動作について詳細に説明する。
【０２０６】
ＡＤＭを“０”に設定し（ステップＳ１５０１）、Ｉを“０”にする（ステップＳ１５０２）。そして、ＣＰＵポートＰＴ３をローレベル“Ｌ”にして、トランジスタＱ21を“オン”にすると、コンデンサＣ2 は放電されてＨ電位はＶCC2と同電位になる（ステップＳ１５０３）。
【０２０７】
この後、１ｍｓｅｃ待ち（ステップＳ１５０４）、ＣＰＵポートＰＴ３をハイレベル“Ｈ”にし、トランジスタＱ21を“オフ”すると、ＳＰＤ１によって明るさに応じた光電流でコンデンサＣ2 がチャージされる（ステップＳ１５０５）。
【０２０８】
続いて、タイマカウントを開始し（ステップＳ１５０６）、ＣＰＵポートＰＴ８がハイレベル“Ｈ”であるか否かをチェックし（ステップＳ１５０７）、ハイレベル“Ｈ”ならばＡＤＭメモリの内容にタイマ値を加算する（ステップＳ１５０８）。そして、Ｉ＝３かチェックし、Ｉ＝３でないならばＩをインクリメントしてステップＳ１５０３に戻る。そして、“３”であればステップＳ１５１１でＡＤＭの内容を１／４にしてステップＳ１５１２でリターンする（ステップＳ１５０９）。こうして測光値がＡ／Ｄ変換される。
【０２０９】
以上説明したようなシーケンスにより、カメラ作動に必要なカメラ情報がＡ／Ｄ変換される。ここで、一般的にＶ−Ｔ変換によるＡ／Ｄ変換手法は、他のＡ／Ｄ変換手法に比べて時間が掛り過ぎる問題がある。これは、通常カメラはレリーズボタンが押し込まれてからフィルムに露光がなされるまでの時間は０．３秒程度でなくてはならない。あまりに遅いと、シャッターチャンスを逃してしまうからである。上記観点から考えると、レリーズ毎に少なくとも測光Ａ／Ｄとストロボ充電電圧Ａ／Ｄと電池電圧のＡ／Ｄは必要であるから、０．３秒／３＝０．１秒、即ち１つのＡＤ所要時間は少なくとも１００ｍｓｅｃ以下でなければならない。本実施例ではＣ1 と、これへのチャージ電流の値を適宜設定することにより、１回のＡ／Ｄが約１０ｍｓｅｃとなるように設計している。
【０２１０】
これについては、更に次のような工夫が考えられる。即ち、第１に少なくとも２つ以上のカメラ情報のＡ／Ｄ変換を同時に行う。例えば図４５のフローチャートに示すように、測光と測温と電池電圧の３つのＡ／Ｄ変換を同時に行うことや、第２に所定メモリ領域に各カメラ情報に対応したＡ／Ｄ変換値も格納するメモリ領域を確認し、そのメモリ領域の内容をレリーズスイッチ以外のキー操作もしくは所定時間毎に応答して、Ａ／Ｄ変換し更新するようにし、レリーズスイッチが入った時点以前のＡ／Ｄ変換値に従ってカメラ動作を行うよう構成することである。
【０２１１】
次に、定電圧モータドライブ回路ブロック２０６について説明する。
【０２１２】
この定電圧モータドライブ回路ブロック２０６は、オペアンプＯＰ2 と抵抗Ｒ13，Ｒ14と外づけのＰＮＰパワートランジスタによって構成されている。
【０２１３】
これは非反転型の増幅器であって、ハイレベル“Ｈ”ポイントの電位とＩポイントの電位ＶI との間には次式の関係が成立する。
【０２１４】
【数１６】

【０２１５】
ここで、ＶI はスイッチングトランジスタＱ18，Ｑ22の時間制御によって、コンデンサＣ1 をＧＮＤレベルから所定時間チャージすることにより任意の電圧値を作り出しホールドすることができる。これによリ、ＣＰＵは、例えば巻き上げ開始時は低い電圧でも、またある程度速度がでれば高い電圧で駆動するというような細かい制御を行うことができる。
【０２１６】
尚、ＣＭＯＳプロセスにおいて、対数圧縮特性を利用する方法としては、寄生トランジスタを用いる他に、ＭＯＳトランジスタをWeak inversion region で用いる方法がある。即ち、図４６に示すように、ドレイン電流が数１００ｎＡ以下の領域では、ドレイン電流ＩD とゲートソース間電圧ＶGSの間には次式の関係がが成立する。
【０２１７】
【数１７】

【０２１８】
次に、図４９は上記ドレイン電流が数１００ｎＡ以下の領域を測距回路に応用した場合の具体的な回路の構成を示す図である。
【０２１９】
同図において、パルス光電流検出回路ブロックは、ＣＭＯＳオペアンプＯＰ1とＮＭＯＳトランジスタＱ1 ，Ｑ2 ，Ｑ3 及び定電流源Ｉ1 ，Ｉ2 からなるプリアンプ部と、ＣＭＯＳオペンアンプＯＰ2 とトランスファーゲートＧ1 とコンデンサＣ1 とＮＭＯＳトランジスタＱ4 からなる背景光引き抜き回路とで構成されている。そして、Ｖref2は、ＶCC2 −１００ｍｖに設定されており、オペアンプＯＰ2 はトランスファーゲートＧ1 が“オン”していると、プリアンプ部トでフィードバックループを作り、Ｉ1 の定電流１μとＰＳＤの背景光成分Ｉp1を全部トランジスタＱ4 を通じてＧＮＤに排出し、その時の電位がコンデンサＣ1 に記憶される。この状態では、トランジスタＱ3 のドレインソース間電圧は１００ｍＶになり、トランジスタＱ3 にはほとんど電流が流れていない。トランスファーゲートＧ1 が“オフ”になってフィードバックループが切られてもコンデンサＣ1 にはそれ以前の電位が保持されつづけるので、依然としてトランジスタＱ4 はＩ1 の定電流とＰＳＤの背景光成分を排出し続ける。この時に、ＣＰＵのポートＰ1 からＬパルスを出してＱ5 を“オン”し、ＩＲＥＤから赤外光パルスを被写体に投射し、その反射光による光電流成分ΔＩp1がＰＳＤ１端子に入力すると、その電流値はトランジスタＱ3 にすべて流れ込む。
【０２２０】
ここでは、トランジスタＱ3 を２０倍にしているので、この流れ込む電流に対してトランジスタＱ3 はweak inversion region における動作を行うため、Ａポイントの電位を次式より求める。
【０２２１】
【数１８】

同様に、Ｂポイントの電位を次式より求める。
【０２２２】
【数１９】

【０２２３】
そして、トランジスタＱ6 ，Ｑ7 も２０倍にされ、Ｉ3 の定電流源に比して、weak inversion region における動作を行うよう設計している。さらに、トランジスタＱ6 のドレイン電流をＩD1とすると次式が成立する。
【０２２４】
【数２０】

そして、トランジスタＱ7 のドレイン電流をＩD2とすると次式が成立する。
【０２２５】
【数２１】

この上記２式は等しいので次式が成立する。
【０２２６】
【数２２】

【０２２７】
よって、
【数２３】

となる。ここで、ＩD1＋ＩD2＝１μＡであるから次式が成立する。
【０２２８】
【数２４】

以上より、Ｒ1 のＣポイントの電位は次式で示される。
【０２２９】
【数２５】

【０２３０】
従って、ΔＩp2／（ΔＩp1＋ΔＩp2）はＰＳＤに入射するスポット光像の重心位置を表すから上記Ｃポイントの電位を計測すれば被写体距離が求められる。
【０２３１】
さらに、ＣＰＵは、投光パルスに同期してＣポイントのＡ／Ｄ変換を行い、そのデジタル値を取り込む。そして、複数回の投光を行い、その平均値から被写体までの距離を割り出す。
【０２３２】
次に、図５０は測光回路に応用した場合の具体的な構成を示す図である。
【０２３３】
同図において、Ａポイントの電位は次式で示される。
【０２３４】
【数２６】

【０２３５】
この式において、Ｖref1はタップデコーダのいずれかのタップの電圧とする。
【０２３６】
そして、タップ抵抗Ｒに流れる電流Ｉ1 は次式で示される。
【０２３７】
【数２７】

【０２３８】
よって、ＣＰＵとタップデコーダで逐次比較ＡＤを行うことによって、ＣＰＵは輝に応じたＡ／Ｄ値を得ることができる。
【０２３９】
以上詳述したように、本発明のＣＭＯＳアナログ回路を使用したカメラコントローラでは、ＣＭＯＳプロセスでアナログ回路を構成できたので、リードタイム、コストもマイコン並みで、しかもＡＦ，ＡＥ回路とマイコンを１チップ化でき、カメラの小型化を図ることができる。
【０２４０】
さらに、タイムラグの減少やリモコンの受信可能時間の制限をなくすこともできる。また、クロックなしのタイマを使用することにより、クロックノイズの影響が無い。そして、チップの発熱があっても、誤判断せずにＬＣＤ駆動電圧の温度補正ができる。
【０２４１】
尚、本発明には以下の内容も含まれる。
【０２４２】
（１） マイクロコンピュータと、Ｐウェル若しくはＮウェルをベースとし当該Ｐウェル内部のＮ^＋若しくはＮウェル内部のＰ^＋をエミッタとする寄生バイポーラトランジスタを有するＣＭＯＳプロセスで構成した対数圧縮型の測距回路又は測光回路とを同一チップ上に構成したことを特徴とするカメラコントローラ。
【０２４３】
（２） カメラ制御用マイクロコンピュータコアと、カメラの撮影動作に必要な測定回路と、バイポーラトランジスタを直接駆動する大電流ソース回路とを同一チップ上に有するカメラ用マイクロコンピュータにおいて、上記電池と直列に接続された第１の電源端子と、上記電池をと並列に接続した電源バックアップ用コンデンサに接続された第２の電源端子とを具備し、上記カメラ制御用マイクロコンピュータコアと上記カメラ用の測定回路は上記第２の電源端子から給電し、上記大電流ソース回路の少なくとも大電流ソース源としては上記第１の電源端子から給電することを特徴とするカメラ制御用１チップマイクロコンピュータ。
【０２４４】
（３） 同一チップ上にカメラ制御用マイクロコンピュータとカメラ用測定回路とバイポーラトランジスタを直接駆動する大電流シンク回路とを有するカメラ用１チップマイクロコンピュータにおいて、上記カメラ制御用マイクロコンピュータの為の第１のグランドパッドと、上記第１のグランドパッドに接続された第１のＩＣリードと、上記カメラ用測定回路の為の第２のグランドパッドと、上記第２のグランドパッドに接続された第２のＩＣリードと、上記大電流シンク回路の為の第３のグランドパッドと、上記第３のグランドパッドに接続された第３のＩＣリードとを具備することを特徴とするカメラ制御用１チップマイクロコンピュータ。
【０２４５】
（４） 上記第１のグランドパッドと第２のグランドパッドとを共通としたことを特徴とする請求項３に記載のカメラ制御用１チップマイクロコンピュータ。
【０２４６】
（５） ＣＭＯＳアナログ回路を同一チップ上に構成した１チップマイクロコンピュータを有するカメラにおいて、上記ＣＭＯＳアナログ回路には少なくとも自動焦点調整回路、自動露光回路、リモートコントロール回路、測温回路のいずれかを含み、カメラの撮影可能状態の場合は、少なくとも上記いずれかの回路は電源供給されていることを特徴とするカメラシステム。
【０２４７】
（６） 測距対象に向けてパルス投光する投光手段と、上記測距対象からの反射光を受光するために上記投光手段から基線長離れた位置に配置された半導体位置検出素子と受光レンズからなる受光手段と、上記半導体位置検出素子のパルス光電流をＣＭＯＳプロセス中のＰウェル若しくはＮウェルをベースとし当該Ｐウェル内部のＮ^＋若しくはＮウェル内部のＰ^＋をエミッタとする寄生バイポーラトランジスタのベースに入力するＭＯＳトランジスタ回路と、上記ＭＯＳトランジスタ回路の出力に基づいて測距対象までの距離を演算する測距演算手段とを具備することを特徴とするカメラ用測距装置。
【０２４８】
（７） ＣＭＯＳプロセス中のＰウェル内部のＮ^＋若しくはＮウェルの内部のＰ^＋をエミッタとする第１及び第２の寄生バイポーラトランジスタと、被写体輝度に応じて変化する光感応素子と、上記第１の寄生バイポーラトランジスタのエミッタ電位をＡ／Ｄ変換するＡ／Ｄ変換手段とを具備し、上記光感応素子を上記第１の寄生バイポーラトランジスタのエミッタに電気的に接続し、上記第１の寄生バイポーラトランジスタのベースを第２の寄生バイポーラトランジスタのベースに電気的に接続し、上記第２の寄生バイポーラトランジスタのエミッタに定電流源を接続したことを特徴とするカメラ用測光装置。
【０２４９】
（８） アナログ回路を同一チップ上に構成した１チップマイクロコンピュータを含むカメラにおいて、上記アナログ回路には少なくとも自動焦点調整回路、自動露光回路、リモートコントロール回路のうちのいずれかを含み、少なくとも上記回路のいずれかを動作させる時はマイクロコンピュータの原振を停止し、測定又は受信完了信号で再び原振を動作させることを特徴とするカメラシステム。
【０２５０】
（９） 基準電流源と、上記電流を充電する充電部と、基準電圧設定部と、充電電圧と基準電圧を比較する比較部と、上記比較部出力に応じて発振を開始する発振制御部とを具備することを特徴とするアナログタイマ。
【０２５１】
（１０） 上記アナログタイマには、温度による補正を行なう補正手段を含むことを特徴とする請求項９に記載のアナログタイマ。
【０２５２】
（１１） 大電流を制御するパワ系回路と、ＬＣＤ表示用電源用Ｄ／Ａコンバータと、パワ系を駆動したかどうかを記憶する記憶部と、パワ系を駆動した後所定時間経過したか否かをカウントするタイマと、所定時間経過後に上記記憶部をクリアするクリア手段と、測温回路と、当該測温回路の出力に応じて上記Ｄ／Ａコンバータの出力を設定する設定手段とを具備し、上記記憶部がクリアされていない場合には、上記設定手段の作動を禁止することを特徴とするＬＣＤ駆動電圧温度補正方法。
【０２５３】
【発明の効果】
本発明によれば、マイコン駆動用の原振のクロックノイズの影響を除去したカメラシステムを提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るＣＭＯＳアナログ回路を用いたカメラコントローラの構成を示す図である。
【図２】第１の実施例に係るＣＭＯＳアナログ回路を用いたカメラコントローラのメインシーケンスを示すフローチャートである。
【図３】レリーズスイッチが押された時又はリモコン信号を受信した時に実行するサブルーチン“レリーズ割込み”のシーケンスを示すフローチャートである。
【図４】サブルーチン“ＬＣＤ ＯＮ”のシーケンスを示すフローチャートである。
【図５】ＬＣＤ２１の温度（°Ｃ）と駆動電圧（Ｖ）の関係を示すグラフ図である。
【図６】ＣＭＯＳプロセス内に存在するＮＰＮバイポーラトランジスタとＮＰＮバイポーラトランジスタを示す図である。
【図７】ＣＭＯＳプロセスにおける寄生ＮＰＮトランジスタを利用した測距回路の具体例を示す図である。
【図８】被写体距離ａの逆数１／ａと出力電圧値との関係を示すグラフ図である。
【図９】測距回路ブロック４による測距のシーケンスについて説明するためのフローチャートである。
【図１０】ＣＭＯＳプロセスにおける寄生ＮＰＮトランジスタを利用した測光回路ブロック１３の構成を示す図である。
【図１１】基準電圧回路出力Ｉs を平均とスポットで予め異なるようにした測光回路ブロック１３の変形例の構成を示す図である。
【図１２】レベルシフト回路を付加して調整するようにした測光回路ブロック１３の変形例の構成を示す図である。
【図１３】図１０に示す測光回路ブロック１３の一部の詳細な構成を示す図である。
【図１４】ＤＡＣ用のＴ安定，Ｔ比例基準電流を作る具体的な回路の構成を示す図である。
【図１５】測光回路ブロック１３による測光のシーケンスを示すフローチャートである。
【図１６】ＣＭＯＳプロセスにおける測温回路ブロック１０の構成を示す図である。
【図１７】第１の実施例にモータードライブ回路や昇圧回路やプランジャー駆動回路などを組み込んだ場合の具体例の構成を示す図である。
【図１８】カメラのリモコン受信回路ブロックの構成を示す図である。
【図１９】赤外光による遠隔操作信号を受光したときの各部の動作波形を示す図である。
【図２０】サブルーチン“リモコン受信割り込み”のシーケンスを示すフローチャートである。
【図２１】サブルーチン“リモコン設定”のシーケンスを示すフローチャートである。
【図２２】ＣＰＵ及びカメラの各種測定回路と同一チップ上にモータドライブ用のプリドライバ回路を構成した場合のＮＰＮモータプリドライバ回路ブロック５の具体的な構成を示す図である。
【図２３】クロックを用いないアナログタイマ回路の具体的な構成を示ず図である。
【図２４】アナログタイマ回路の動作を示すフローチャートである。
【図２５】アナログタイマ回路の動作に係るタイミングチャート図である。
【図２６】アナログタイマ回路の動作に係るタイミングチャート図である。
【図２７】タイマ時間とＤ／Ａ設定値との関係を示すグラフ図である。
【図２８】アナログタイマを用いた測光回路の具体的な構成を示す図である。
【図２９】アナログタイマを用いた測光回路の動作を示すフローチャートである。
【図３０】アナログタイマを測距回路の具体的な構成を示す図である。
【図３１】アナログタイマを測距回路の動作を示すフローチャートである。
【図３２】リモコン受信信号評価にアナログタイマを応用した回路の具体的な構成を示す図である。
【図３３】リモコン受信信号評価にアナログタイマを応用した回路に係るリモコン受光回路出力の様子を示す図である。
【図３４】リモコン受信信号評価にアナログタイマを応用した回路の動作を示すフローチャートである。
【図３５】本発明の第２の実施例に係るＣＭＯＳアナログ回路を使用したカメラコントローラの構成を示す図である。
【図３６】本発明の第２の実施例に係るＣＭＯＳアナログ回路を使用したカメラコントローラの構成を示す図である。
【図３７】電池電圧をＡ／Ｄ変換するための動作を示すフローチャートである。
【図３８】電池電圧をＡ／Ｄ変換するための動作を説明するためのタイミングチャートである。
【図３９】ストロボ充電電圧をＡ／Ｄ変換するための動作を示すフローチャートである。
【図４０】ストロボ充電電圧をＡ／Ｄ変換するための動作を説明するためのタイミングチャートである。
【図４１】測温電圧値をＡ／Ｄ変換する動作を示すフローチャートである。
【図４２】測温電圧値をＡ／Ｄ変換する動作を説明するためのタイミングチャートである。
【図４３】測光値をＡ／Ｄ変換する動作について詳細に説明するためのフローチャートである。
【図４４】測光値をＡ／Ｄ変換する動作を説明するためのタイミングチャートである。
【図４５】測光と測温と電池電圧の３つのＡＤ変換を同時に行う場合のシーケンスを示すフローチャートである。
【図４６】ドレイン電流ＩD とゲートソース間電圧ＶGSの関係を示すグラフ図である。
【図４７】実施例に係る電界効果トランジスタについて説明するための図である。
【図４８】マイコンを含むＩＣのパッケージの様子を示す図である。
【図４９】ドレイン電流が数１００ｎＡ以下の領域を測距回路に応用した場合の具体的な回路の構成を示す図である。
【図５０】ドレイン電流が数１００ｎＡ以下の領域を測光回路に応用した場合の具体的な回路の構成を示す図である。
【符号の説明】
１・・・ＣＰＵ（μ−ｃｏｍコア）、２・・・昇圧回路ブロック、３・・・リモコン回路ブロック、４・・・測距回路ブロック、５・・・ＮＰＮモータプリドライバ回路ブロック、６・・・モータ定電圧回路ブロック、７・・・Ｔ安定Ｔ比例ＤＡＣ回路ブロック、８・・・コンパレータ、９・・・Ｂ．Ｃ回路ブロック、１０・・・測温回路ブロック、１１・・・リセット回路ブロック、１２・・・基準電圧回路ブロック、１３・・・測光回路ブロック、１４・・・ストロボ充電電圧検出回路ブロック、１５・・・ＰＩ／ＰＲ検出回路ブロック、１６・・・ＰＬＥＤドライバ回路ブロック、１７・・・ＰＮＰモータプリドライバ回路ブロック、１８・・・ＥＥＰＲＯＭ、１９・・・ストロボ回路ブロック、２０・・・スイッチ、２１・・・ＬＣＤ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a camera system.
[0002]
[Prior art]
In general, considering the transition of technology in the structure of the electrical system of a camera, first, in the first stage, a sequence control circuit composed of CMOS and an automatic exposure (hereinafter referred to as AE) circuit composed of a bipolar (hereinafter referred to as Bip). In addition, an automatic focus adjustment (hereinafter referred to as AF) circuit or the like is connected. In the second stage, a CMOS microcomputer (hereinafter referred to as a microcomputer) is connected to a BIP AE, AF circuit, or the like.
[0003]
As a technology that further pushes this forward, for example, as shown in "Photographic Industry; May 88, 1988, page 88", a microcomputer made of CMOS and an AE circuit made of Bip are made into one chip by Bi-COS process. Appeared. Here, a circuit composed of Bip is used for an AE, AF circuit, etc., because the past flow has been dragged, Bip is easier to design an analog circuit, Bip is easier to flow a large current, etc. Is due.
[0004]
Further, as an AF circuit using a CMOS microcomputer, a reflected light amount integrating type is generally used. In addition, in the technology related to the camera, in recent years, the display is frequently used by the LCD. In the case of the LCD, the voltage of the D / A converter as the LCD drive source is changed depending on the temperature in view of being adversely affected by the ambient temperature. Technology has also been proposed.
[0005]
[Problems to be solved by the invention]
However, if these CMOS microcomputers and Bip circuits are made into one chip, a Bip-CMOS process is required in the manufacturing process, leading to a long lead time and a high cost. Further, since the analog portion is Bip, the current consumption is also increased.
[0006]
The reflected light integrating type device used as an AF circuit using the CMOS microcomputer cannot logarithmically compress and has no division function. There is a disadvantage that the scale becomes large.
[0007]
Further, the AF circuit, AE circuit, remote control circuit, etc. of the camera have a drawback that they are weak against noise because they handle weak signals. Conventionally, in order to prevent this, there has been a countermeasure only by devising the component arrangement and pattern.
[0008]
In the camera-related technology, a digital timer is used in various places. This digital timer requires a clock, and the noise of this clock has an adverse effect on various measurement circuits necessary for the shooting operation of the camera. End up.
[0009]
If the sensor for temperature measurement is arranged in the chip including the power drive circuit as described above, erroneous temperature measurement occurs, and as a result, an appropriate voltage of the LCP cannot be provided.
[0010]
The present invention has been made in view of the above problems, and an object of the present invention is to provide a camera system in which the influence of clock noise of the original oscillation for driving the microcomputer is eliminated.
[0011]
[Means for Solving the Problems]
  In order to achieve the above object, in one embodiment of the present invention, a CMOS analog circuit including at least one of a distance measurement circuit, a photometry circuit, a remote control circuit, and a temperature measurement circuit, an A / D conversion circuit, and an analog timer circuit;Built-in clock oscillation circuitControllable to normal state and clock oscillation stop stateCMOSOne chip with a microcomputer on the same semiconductor substrateCMOS controllerIn the camera system, the data holding means for confirming and holding the digital data output when the measurement or reception of the CMOS analog circuit is completed is provided, and the analog timer circuit is activated prior to operating the CMOS analog circuit. The microcomputer is changed from the normal state to the clock oscillation stop state, and in response to the data confirmation of the data holding means., The above CMOS microcomputerWhile returning to the normal state,dataA camera system characterized by referring to the output of the holding means is provided.
[0012]
  That is, in the camera system according to this aspect,Prior to operating the CMOS analog circuit, the analog timer circuit is started and the microcomputer is shifted from the normal state to the clock oscillation stop state, and in response to the data confirmation of the data holding means, the CMOS microcomputer Is restored to the normal state, and the output of the data holding means is referred to.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0014]
FIG. 1 is a diagram showing a configuration of a camera controller using a CMOS analog circuit according to a first embodiment of the present invention. In the first embodiment, the analog circuit is composed of CMOS, and the CMOS analog circuit and microcomputer are integrated into one chip.
[0015]
Specifically, as shown in the figure, a CPU (μ-com core) 1 and a booster circuit block 2, a remote control circuit block 3, a distance measuring circuit block 4, an NPN motor pre-driver circuit block 5, a motor constant voltage circuit block 6, T stable T proportional DAC circuit block 7, comparator 8; C circuit block 9, temperature measuring circuit block 10, reset circuit block 11, reference voltage circuit block 12, photometric circuit block 13, strobe charge detection circuit block 14, PI / PR detection circuit block 15, PLED driver circuit block 16, PNP pre A driver circuit block 17 is integrally formed, and an EEPROM 18, an LCD 21, a switch 20, and a strobe circuit block 19 are provided around the driver circuit block 17.
[0016]
The operation of the camera controller using the CMOS analog circuit according to the first embodiment will be described in detail below with reference to the flowcharts of FIGS.
[0017]
First, the main sequence of the camera controller using the CMOS analog circuit according to the first embodiment will be described with reference to the flowchart of FIG.
[0018]
When the battery is inserted, the reset circuit block 11 resets and the CPU 1 program starts. Then, initialization of the CPU 1 flag, RAM, port, and analog circuit unit is performed (step S101). Furthermore, B.I. When the battery check is performed by the C circuit block 9 and the result is OK, the process proceeds to the next step S103 (step S102). Then, the voltage of the entire system is guaranteed by turning on the booster circuit block 2 (step S103).
[0019]
Subsequently, in the interrupt permission of step S104, a release switch, a power switch, an attob open / close switch, a film rewind switch, etc. (not shown) in the block of the switch 20 are permitted (S104). If the power switch is “ON”, the process proceeds to step S111. If the power switch is “OFF”, the process proceeds to step S106 (S105).
[0020]
In step S106, an energy saving mode is set such that the AF circuit is turned off, the booster circuit is turned off, the LCD 21 is turned off, or the port is in a state where no current flows. If the power drive flag is “ON”, the power drive flag is turned “OFF” after a predetermined time has elapsed (steps S108 and S109), and then the CPU 1 stops the original vibration (step S110). . The switches that can be received in this stop state are a power switch (when it is turned on, it moves to a circle 1), an open / close switch, a forced film rewinding switch (after processing, it moves to 1).
[0021]
On the other hand, when the power switch is turned “ON” in step S105, the following processing is repeated. That is, the LCD 21 is first displayed (step S111), and power is supplied to the distance measuring circuit block 4 so that the distance measuring circuit can be operated at any time (step S112). In the case of the Bip circuit, since the current is large, it cannot always be “ON”, and since it is “ON” after the release is pressed, there is a time lag of several tens of ms until measurement is possible.
[0022]
Subsequently, in the strobe charging, the main capacitor in the strobe circuit block 19 is charged with energy for strobe light emission (step S113). This charge level is detected by the strobe charge voltage detection circuit block 14, and if this charge is completed, nothing is done and the process proceeds to the next step S114.
[0023]
Subsequently, the brightness of the subject is measured by the photometric circuit block 13 (step S114). At this time, it is determined whether or not the remote control mode is set (step S115).
[0024]
If the remote control mode is selected, the remote control circuit block 3 is set to the operating state by the remote control setting process, and the CPU 1 is set to the standby state in order to remove the influence of the original vibration noise (steps S121 and S122).
[0025]
In the standby state, unlike the stop state, the original oscillation is moving, but this is a mode in which the clock is supplied only to the minimum necessary part such as the display on the LCD 21, and the influence of noise on the analog circuit part is almost eliminated. Further, in this standby state, if a remote control signal is input, a subroutine “remote control reception interrupt” (described later) (see FIG. 20) is executed, but if a release switch is pressed, a subroutine “release interrupt processing” (described later) is performed (see FIG. 3). ) Is executed. This subroutine “release interrupt processing” is accepted at any time while the power switch is “ON”, even when not in standby. When the other operation switches are turned “ON”, the process proceeds to circle 2 in the figure.
[0026]
On the other hand, if it is not in the remote control mode, the timer is started and then the standby state is entered (steps S116 and 117). The standby state is canceled when the operation switch is pressed or the timer overflows, and the timer determines the main routine repetition interval. Further, when the standby state is released, a subroutine “switch processing” is executed (step S118), and mode switching when a mode switch (not shown) is pressed, zoom drive instruction when the zoom switch is pressed, and the like are performed. It is.
[0027]
If the power drive flag is “on”, it is checked whether or not a certain time has elapsed since the power was turned on (step S119). If the certain time has elapsed, the power drive flag is turned “off”. "(Step S120). The power drive flag is a determination flag for determining whether or not the temperature measuring circuit can be used. Furthermore, the above-mentioned fixed time is a time for the chip to return to the ambient temperature. The above operation is repeated until the power switch is turned off.
[0028]
In the present invention, since the chip is composed of a CMOS analog circuit, each circuit basically requires less current consumption, and therefore the chip itself generates less heat. And unlike bipolar, the chip temperature does not rise, so it is equal to the ambient temperature whenever temperature is measured. However, when a power system such as a motor pre-driver is driven, current is not different from bipolar, and the current of the chip rises. Therefore, when the power system is driven, the power drive flag is turned on. The device is designed not to measure the temperature while the power drive flag is “ON”.
[0029]
Next, the sequence of the subroutine “release interrupt” executed when the release switch is pressed or a remote control signal is received will be described in detail with reference to the flowchart of FIG.
[0030]
When this routine is entered, first the power drive flag is checked. If the flag is “off”, the temperature is measured. If the flag is “on”, the temperature of the IC itself is still high. use. This temperature is used for correcting the temperature coefficient of the lens (steps S201 to S203).
[0031]
Subsequently, it is confirmed whether or not photometry is being performed. If photometry is being performed, the release time lag is reached, so photometry is interrupted and the previous photometry value is used. Since metering is always performed in the main flow, this value is used when metering is finished. That is, the photometric time is virtually zero (steps S204 and S205).
[0032]
Then, it is determined whether or not the strobe is necessary (step S206). If the strobe is not necessary, the charging is stopped and the process proceeds to the next step S210. If the strobe is necessary, it is determined whether or not the charging is completed (step S208). If it is completed, the process proceeds to the next step S210. If it is not completed, an uncharged warning is issued. After exiting, interrupt is exited (step S209).
[0033]
Further, the distance to the subject is measured by the distance measuring circuit block 4 (step S210), the remote control reception flag is confirmed (step S211), and when the remote control is received, the remote control reception flag, the remote control circuit, and the remote control mode are set. After each “off”, the process proceeds to the shooting sequence (steps S212 to S217).
[0034]
If the remote control is not being received, the 2nd release is turned on / off (step S215), and the process waits until the 2nd release is turned on. At this time, if the 2nd release is not “ON” and the release switch is “OFF”, the interrupt is exited (step S216).
[0035]
Further, in the photographing sequence in step S217, first, the focus lens is driven to the focus position. Subsequently, the shutter is driven, the film is wound up, and the motor is moved, so that the power drive flag is turned “ON”, the interrupt is exited (steps S217 to S221), and the process returns to the main routine.
[0036]
Next, the sequence of the subroutine “LCD ON” will be described in detail with reference to FIG.
[0037]
When this routine is entered, first the power drive flag is confirmed (step S301). If the flag is "OFF", the temperature is measured and then the drive voltage of the LCD 21 is set (steps S302, S303). In this embodiment, the drive voltage of the LCD 21 is set within the range shown in FIG. 5 so that the display density does not change even if there is a temperature change. Subsequently, when the power driving flag is “ON”, the voltage set last time is maintained without setting the driving voltage of the LCD 21. Then, after displaying the number of film frames and the camera mode (step S304), the process returns to the main routine.
[0038]
Hereinafter, each circuit block of the camera controller using the CMOS analog circuit according to the first embodiment will be described in detail.
[0039]
In a CMOS analog circuit using only a CMOS process, as one of the technologies that enable a large dynamic range and a division function like a conventional analog circuit, there is a technology that uses a bipolar transistor that exists after parasitic in the CMOS process. is there.
[0040]
For example, FIG. 6 shows and describes the configuration of an NPN bipolar transistor and a PNP bipolar transistor existing in a CMOS process.
[0041]
As shown in FIG.⁻The well is the base region, and the N inside the well⁺Emitter, and further N⁻If the substrate is regarded as a collector, a parasitic NPN bipolar transistor can be formed. However, the collector of this transistor is connected to the power supply line.
[0042]
In addition, as shown in FIG.⁻The well is the base region, and the P inside the well⁺The emitter and P⁻If the substrate is regarded as a collector, a parasitic PNP bipolar transistor can be formed. However, the collector of this transistor is connected to the GND line.
[0043]
Therefore, by utilizing such a parasitic transistor in the CMOS process, a large dynamic range and a division function can be realized in a CMOS analog circuit only in the CMOS process as in the conventional bipolar analog circuit.
[0044]
Next, FIG. 7 is a diagram showing a specific configuration of the distance measuring circuit block 4 using a parasitic NPN transistor in the CMOS process.
[0045]
In the figure, the light emitting signal P 0 from the μ-com core 31 turns on the PMOS transistor 32 of the light projecting circuit section and “turns on” the external power transistor 33 to emit light from the light projecting element 34. The pulsed light is collected by the light projection lens 35 and irradiated toward the subject 36 located at the subject distance a.
[0046]
Then, the reflected light reflected by the subject 36 passes through a light receiving lens 37 disposed at a base length S from the light projecting lens 35, and a semiconductor position detecting element (hereinafter, referred to as a focal position fj). The image is formed on 38 (abbreviated as PSD).
[0047]
Further, the signal photocurrents I1 and I2 output from both terminals of the PSD 38 are detected by signal photocurrent detection circuits 39 and 39a described later.
[0048]
As described above, the distance measuring circuit block 4 includes a light projecting circuit 32 that projects a light pulse onto a distance measuring object, and a signal that receives reflected light from the distance measuring object and detects and amplifies a signal pulse photocurrent component. Photocurrent detection circuits 39 and 39a, an arithmetic circuit 40 for obtaining subject distance information from the detected photocurrent, and a count circuit 41 for A / D converting the output of the arithmetic circuit 40. Since the signal photocurrent detection circuits 39 and 39a use the same constituent members and have the same configuration, only the signal photocurrent detection circuit 39 will be described. a "is attached and the description is omitted.
[0049]
The IRED 34 of the light projecting circuit is driven by a transistor 33. The on / off of the external power transistor 33 is controlled by the PMOS transistor 32 configured in the same chip as the μ-com core 31.
[0050]
It should be noted here that the PMOS transistor 32 needs to pass a drive current of several tens of mA, so Vcc1 is used as its source power supply, and the power supply Vcc2 of other circuit blocks including the μ-com core 31 is used. It is configured to be a separate power system power supply. In this way, the power supply system has at least two systems of power supply Vcc1 and power supply Vcc2 that are stabilized power supply in the chip. Prevents adverse effects. Further, on / off of the PMOS transistor 32 is controlled by a control terminal P0 of the .mu.-com core 31, and on / off of infrared light projected in a pulse waveform from the IRED 34 is controlled by this terminal output signal.
[0051]
On the other hand, the photocurrent detection circuit unit 9 is based on the CMOS operational amplifier 42 and the P well, and the N in the P well.⁺Emitter, N⁻A preamplifier circuit composed of a parasitic NPN transistor 43 existing in a CMOS having a substrate as a collector, and a background light removal circuit composed of a CMOS-operational amplifier 44, an NMOS transistor 45 and peripheral circuits thereof.
[0052]
The signal pulse current I2 obtained from one channel of the PSD 38 is supplied to the operational amplifier 42 constituting the preamplifier circuit. The operational amplifier 42 has its output terminal connected to the emitter of the transistor 43 and its non-inverting input terminal as a base to a reference power supply Vref1 (not shown) so that feedback can be applied by the transistor 13. Thereby, the base input resistance of the transistor 43 is equivalently lowered to about several KΩ.
[0053]
Further, the output of the operational amplifier 44 constituting the background removal circuit is connected via a CMOS transmission gate 46 to a capacitor formed inside the chip and the gate of the background extraction NMOS transistor 45. When the high level “H” signal at the terminal P1 of the μ-com core 31 which is the control circuit section is supplied to the transmission gate 46 at the time of non-light projection, feedback of the operational amplifier 42, transistor 43, operational amplifier 44, transmission gate 46 and transistor 45 is provided. According to the loop, the operational amplifier 44 is operated so that the inverting terminal of the operational amplifier 44 becomes Vref2 of a reference voltage source output (not shown) due to an imaginary short. As a result, charges corresponding to the background light at this time are accumulated in the capacitor 47. Only the background photocurrent component is extracted to the ground line by the transistor 45.
[0054]
Due to the feedback loop, VBE of transistor 43 is given by: Then, Vref1 and Vref2 are set so that the normal VBE = 0.55V.
[0055]
VBE = Vref1-Vref2 (1)
In such a state, the emitter current must be sufficiently smaller than βN times the minimum value of the obtained signal photocurrent I1, and the distance measurement error must be kept at a small level. However, if it is too small, responsiveness problems will occur, so care must be taken. A device for this will be described later.
[0056]
At the time of light projection, the transmission gate 46 is “off”, so that the feedback loop described above is broken, but the transistor 45 continues to discharge the photocurrent caused by the background light to the GND due to the charge accumulated in the capacitor 47, so that PSD 38 Of the photocurrent obtained from one channel, only the pulsed light component excluding the photocurrent due to background light is multiplied by βN in the transistor 413 and flows as βN × I2 as the emitter current. The emitter potential at this time is given by the following equation: Indicated.
[0057]
[Expression 1]

[0058]
Similarly, the output of the operational amplifier 12A, that is, the emitter potential of the transistor 13A at the time of light projection is expressed by the following equation.
[0059]
[Expression 2]

[0060]
The arithmetic output circuit 40 constitutes a subtraction circuit composed of resistors 49, 50, 51, 52 and a CMOS operational amplifier 53. The subtraction circuit performs the subtraction of the voltages expressed by the above equations (2) and (3), and the following voltage value is obtained as the output.
[0061]
[Equation 3]

[0062]
Since this output voltage value is a voltage proportional to the reciprocal 1 / a of the subject distance a, the distance to the subject can be obtained by obtaining this value. FIG. 8 shows the relationship between the output voltage and the inverse of the subject distance a.
[0063]
Hereinafter, a distance measurement sequence performed by the distance measurement circuit block 4 will be described with reference to a flowchart of FIG. Here, the output voltage is S, and the average of the outputs when measured 36 times is taken to improve the S / N ratio. Further, the P1 on-time is set to 400 μs, and the P0 on-time is set to 200 μs (steps S401 to S412). The set values “36 times”, “400 μs”, and “200 μs” in this sequence are merely examples, and the present invention is not limited to this.
[0064]
Next, FIG. 10 is a diagram showing a specific configuration of the photometric circuit block 13 using a parasitic NPN transistor in the CMOS process.
[0065]
As shown in the figure, as a photometric element, a light metering element Sp for measuring a subject brightness in a narrow range in the center of the shooting screen and an average photometric element for measuring a subject brightness in a wide range of the shooting screen. Av is used, and the photocurrents IAv and ISp are detected by the photometric circuit block 13 described later.
[0066]
The photometry circuit includes a parasitic NPN transistor 61 in a CMOS process that flows IAv as an emitter current, a parasitic NPN transistor 62 in a CMOS process that also flows ISp as an emitter current, a constant current source 63, a CMOS operational amplifier 64, and a parasitic in a CMOS process. A reference voltage circuit for canceling Is (transistor saturation current) composed of an NPN transistor 65 and a reference voltage source Vref3 (not shown) proportional to temperature, a T proportional that outputs a voltage output proportional to the comparators 66 and 67 and the temperature. It consists of a T proportional AD converter 69 composed of a DAC 68. In such a configuration, the output potential a of the operational amplifier 64, that is, the Is canceling reference voltage is expressed by the following equation.
[0067]
[Expression 4]

Therefore, the potential at the point b is expressed by the following equation.
[0068]
[Equation 5]

Similarly, the potential at point c is expressed by the following equation.
[0069]
[Formula 6]

[0070]
Where IAv = 2^m・ Iref, Isp = 2^l・ If Iref, the potentials at points b and c are expressed by the following equations. Note that VT In (2) is a voltage proportional to the temperature of about 18 mV at 30 ° C.
[0071]
Vref3−VT ln (2) · l (8)
Vref3−VT ln (2) · m + VT ln (n) (9)
Next, how the input range of the T proportional AD converter is determined will be described using specific design examples. Here, for example, it is assumed that the photocurrent Isp due to the spot photometric element changes in the range of 100 pA to 1 μA depending on the subject brightness.
[0072]
When Iref = 10 μA and Vref3 = 180 mV (30 ° C.), the potential at the b point when Isp is 100 pA is 480 mV (30 ° C.), and the potential at the b point when Isp is 1 μA is 240 mV (30 ° C.). It becomes.
[0073]
On the other hand, in order to simplify later calculation processing, to reduce photometric error due to quantization error, and to increase accuracy as much as possible, a clear numerical value of 8 counts corresponds to one stage of brightness, and A / D conversion It is assumed that the device is 8 bits. Since the change amount of the photometry circuit output per stage is 18 mV (30 ° C.), the voltage value per count is set to 18 mV / 8 = 2.25 mV (30 ° C.) 255 when a full bit is set. X 2.25 mV = 573.75 mV (30 ° C).
[0074]
On the other hand, the photometric range area of the average photometric element is about 16 times the photometric range area of the spot photometric element, and the photocurrent IAv varies in the range of 1600 pA to 16 μA depending on the subject brightness. Therefore, when the number n of NPNTr is “n−1”, when IAv is 1600 pA, the potential at point a is 408 mV (30 ° C.), and when IAv is 16 μA, the potential at point a is 168 mV (30 ° C.). It becomes.
[0075]
Thus, since the photoelectric flow rates are different for the same luminance in the photocurrents Isp and IAv, if the photometry circuit is the same, the output voltage is different, and the input range of the A / D converter in the subsequent stage is increased. Need to do. Therefore, in this embodiment, by setting n to “16”, the average and spot photometry circuit output voltages are devised so as to have the same voltage value at the same luminance.
[0076]
As described above, by setting the emitter size ratio of the NPN transistor equal to the average and spot photocurrent ratio at the same luminance, each photometric output voltage value at the same luminance can be made equal. If the input voltage range of the subsequent AD converter circuit can be designed without unnecessarily increasing by setting the values close to each other even if they are not exactly the same, an increase in circuit scale can be suppressed.
[0077]
Here, in order to make the photometric output voltages from the photometric elements having different photocurrent ratios at the same luminance substantially equal, the circuit shown in FIG. 11 can make the reference voltage circuit output Is different beforehand between the average and the spot. .
[0078]
For example, if IAv / Isp = 16,

Or
IrefA = Iref × 16 (11)
What should I do? In addition, adjustment may be performed by adding a level shift circuit as shown in FIG. 12, and the adjustment amount may be 18 mV (30 ° C.) × ln (IAv / Isp) / ln (2).
[0079]
By the way, the obtained potentials of the photometric voltage values b and c are A / D converted by the T proportional ADC 69, converted into a digital quantity, taken into the μ-com core, converted into subject luminance information, and stored in the memory. Is done.
[0080]
The T proportional ADC 69 includes a D / A converter composed of a dividing resistor and a tap decoder, and comparators 66 and 67. When a command is sent from the μ-com core to the tap decoder, one of the dividing resistors is selected. Is input to one terminal of the comparators 66 and 67. The μ-com core can A / D convert the photometric output voltage value by repeatedly comparing each set voltage of the D / A converter and the photometric output voltage.
[0081]
Further, a current proportional to the temperature T of VT ln (N / R0) (N is a positive integer, R0 is a resistance inside the circuit) is passed to the dividing resistor 70 by the constant current source 70. It is configured to generate a voltage. In addition, the constant current source 70A that is stable with respect to the temperature T and the T proportional constant current source 70 are configured to be switched to each other by switching from the μ-com core, and further A / D conversion is performed. The device 69 can be used as a T proportional, T stable A / D converter. The T-stable A / D converter is used when A / D conversion is performed on other information amounts (for example, temperature, strobe charge voltage, etc.) of the camera.
[0082]
As described above, the overall circuit scale is reduced.
[0083]
Further, the photometric value can be A / D converted and taken into the μ-com core. However, when a CMOS operational amplifier is used, its offset voltage becomes a problem unlike a conventional bipolar operational amplifier. In other words, the conventional operational amplifier is only 2 to 3 mV, but the CMOS operational amplifier is about 20 mV. Since the luminance per stage is 18 mV (30 ° C.), the offset voltage of the CMOS operational amplifier is not negligible.
[0084]
In order to solve this problem, in the embodiment shown in FIG. 10, the CMOS operational amplifier 64 and the CMOS comparator 66 have substantially the same configuration as shown in FIG. 13, and are arranged as close as possible in the same chip. It is devised to generate directional offset voltages and cancel each other. FIG. 14 is a diagram showing a specific configuration of a circuit that generates a T-stable and T-proportional reference current for a D / A converter. In addition to the above, it is used as a bias current source for a camera measurement circuit.
[0085]
Hereinafter, the photometric sequence by the photometric circuit block 13 will be described in detail with reference to the flowchart of FIG.
[0086]
In this sequence, spot average is measured by measuring the potentials at points b and c, respectively. This potential can be A / D converted, but here it will be described as an A / D method using an A / D converter using a comparator and a tap decoder, and since only the spot average is the same process, only one of them will be explained. Will be explained.
[0087]
First, Vcc2 and VL are set to values corresponding to GND, and the output of the comparator is checked. If the value of the comparator is at the high level “H”, the value of the tap decoder is lower, so (VH + VL) / 2 is substituted for VL. Further, if the output of the comparator is low level “L”, the value of the tap decoder is higher, so (VH + VL) / 2 is substituted for VH. Thereafter, when this is repeated eight times, 8-bit A / D conversion is performed, and the photometric output can be A / D converted (steps S501 to S508).
[0088]
Next, FIG. 16 is a diagram showing a configuration of the temperature measuring circuit block 10 in the CMOS process. The temperature measurement object measured by the temperature measurement circuit block 10 is the temperature of the CMOS microcomputer chip itself. Since this CMOS can reduce the power consumption of all the measurement circuits for cameras such as the microcomputer section and the surrounding photometry, distance measurement, temperature measurement, etc., the power consumption of the IC chip itself is much lower than that of the bipolar integrated circuit. Small.
[0089]
In general, in the case of a bipolar integrated circuit, the temperature of the IC chip itself increases by about 3 ° C. with respect to the environmental temperature due to its power consumption. Further, the degree of the rise varies depending on the timing from when the power is supplied to the IC until the temperature is measured. Therefore, a variation of about 3 ° C. always occurs depending on the temperature measurement timing, and precise camera temperature correction cannot be applied. On the other hand, the difference between the temperature of the chip itself and the ambient temperature is small because of the low power consumption inherent in CMOS.
[0090]
Furthermore, conventionally, in the bipolar as described above, taking into account the heat generated by the power consumption of the chip itself, for example, a camera measurement circuit single function such as a photometry circuit chip, a distance measurement circuit chip, a remote control reception circuit chip, or only 2, A temperature measuring circuit is incorporated in an IC chip having the function 3 and is devised to measure such an IC chip temperature.
[0091]
On the other hand, by using CMOS, a temperature measurement circuit can be provided in an IC chip that integrates various measurement circuits for cameras on a large scale, and it is possible to design an all-in-one IC suitable for cameras. It becomes. Such microcomputers contribute to further downsizing and cost reduction of cameras.
[0092]
As shown in FIG. 16, the temperature measuring circuit block 10 of this embodiment includes a temperature proportional reference current circuit comprising MOS transistors Q1 to Q8, resistors R1 and R2, and a circuit starting constant current source I1, CMOS A temperature stable reference current circuit including a parasitic NPNTrQ9, a resistor R3, a CMOS operational amplifier OP1, a CMOS transistor Q10, and a resistor R4 existing in the process, and a resistor R5 are included.
[0093]
Here, in the temperature proportional reference current circuit, the area ratio of Q5 and Q4 is set to 1:16, and Iref1 becomes a current value represented by the following equation by this relationship.
[0094]
Iref1 = (VT ln16) / R2 (12)
This VT is a thermal voltage, which is proportional to the temperature, and is 26 mV (30 ° C.). The resistance value of R3 is selected so that the positive terminal potential of the operational amplifier becomes 1.26 V with reference to Vcc2 by passing Iref1 through Q9 and R3. Furthermore, this 1.26 V is called a band gap reference voltage and shows very good temperature stability.
[0095]
With this voltage as a reference, the temperature stable reference current Iref2 output from the source of Q10 is expressed by the following equation.
[0096]
Iref2 = 1.26V / R4 (13)
Therefore, the voltage VTEMP generated in the resistor R5 is expressed by the following equation.
[0097]
[Expression 7]

[0098]
Here, when R2 = 1 KΩ, R4 = 15 KΩ, and R5 = 28 KΩ,
[Equation 8]

VTEMP is 269 mV at 40 ° C. and 605 mV at −10 ° C.
[0099]
The amount of voltage change per 1 ° C. is 6.72 mV.
[0100]
On the other hand, if the input voltage range of the A / D conversion circuit unit 9 is 0 to 856.8 mV and is set to 3.36 mV per count, the temperature measurement voltage value with a temperature measurement accuracy of 0.5 ° C. per count. Can be A / D converted. The A / D conversion circuit at this time is of course stable with respect to temperature. Further, the relationship between the obtained A / D conversion digital value and the temperature corresponds to the difference between the theoretical value and the actual value of the A / D conversion value obtained in advance by the μ-com core at the reference temperature. The digital quantity stored as the quantity is corrected and then compared with the reference reference value for the temperature.
[0101]
Next, FIG. 17 shows not only various measurement circuits for a camera that can be basically reduced in power consumption by making it into a CMOS, but also circuit blocks that cannot basically reduce power consumption on an external drive. For example, it is a diagram showing a specific configuration when a motor drive circuit, a booster circuit, a plunger drive circuit, or the like is incorporated.
[0102]
As shown in the figure, when a power control circuit is built in, the camera drives a motor at the time of film winding or rewinding, and when the motor is driven, a current of several tens to several hundred mA is applied for 1 second to 30 seconds. The temperature of the IC chip rises to near 60 to 70 ° C. at the peak, and it takes several minutes for it to fall to a temperature close to the environmental temperature. For this reason, if the temperature of the camera operation is to be corrected with the temperature of the IC chip itself, there will be a problem that the temperature correction is completely inaccurate.
[0103]
Here, in order to solve the above problem, a time measuring circuit 81 is provided together with the temperature measuring circuit 80, and after the power system control circuits such as the motor drive circuit 83 and the booster circuit 86 are operated, the IC chip according to the operation. The temperature data of the temperature measuring circuit 80 until the temperature rise is eliminated is configured not to be used as camera temperature correction data. This has already been explained for the method using the power drive flag in the main flow or the like. Note that two or more kinds of power drive flags MTFLG such as MTFLG1 and MTFLG2 may be provided depending on the load condition and drive condition.
[0104]
Next, FIG. 18 is a circuit configuration diagram showing the configuration of the remote control receiving circuit block of the camera, and FIG. 19 is a diagram showing the operation waveform of each part when the remote control signal by infrared light is received by the receiving part. is there.
[0105]
The photodiode 90 is a light receiving element for receiving the remote control signals A1, A2, and A3 shown in FIG. The preamplifier 93 amplifies the input minute signal voltage to a preamplifier output 100 shown in FIG. 19B and outputs it to a band pass filter (BPF) 94 in the next stage.
[0106]
The BPF 94 has a filter characteristic that is set so that the carrier frequency fc of the remote control signal is the center of the pass band, and noise with a ripple frequency (100 Hz and 120 Hz) that is twice the commercial frequency of a fluorescent lamp or the like. The component is removed, and the BPF output 101 shown in FIG. Further, the integration circuit 96 outputs the integration output 103 shown in FIG. 19E obtained by integrating the detection output 102 and removing the carrier component. Further, the waveform shaping circuit 97 has hysteresis of threshold levels VTH1 and VTH2, and performs waveform shaping to obtain a CPU (μ-com core) as a light receiving circuit output shown in FIG. 19 (f) comprising signal pulses P1, P2 and P3. ) 91.
[0107]
Each circuit block of the receiving means in the remote control device is composed of CMOS, and is reduced to 1/10 or less of 200 to 300 μA with respect to the conventional power consumption of 2 to 3 mA by bipolar. For this reason, the conventional remote control mode duration is limited to about 20 minutes by measures against battery consumption, but can be extended to about 200 minutes (= 3 hours and 20 minutes), which is ten times longer. This is a sufficient time, and it is not necessary to provide a time limiter dedicated to the remote controller as in the prior art. Therefore, in the main flow described above, there is no time limit in the remote control mode.
[0108]
Hereinafter, the processing operation of the remote control reception signal output from the remote control circuit block 9 by the μ-com core and the control of the remote control circuit block 9 will be described in detail. The μ-com core detects that the remote control mode setting switch provided on the camera body is “ON”, displays a “mode display” indicating that the remote control mode is in effect on the LCD (not shown), and prohibits the remote control interrupt terminal RNINT. Thereafter, the remote control enable terminal RMEN is set to the low level “L” to supply power to the remote control receiving circuit block. Then, after this power supply, the remote control interrupt terminal RNINT is allowed to be interrupted after a predetermined time when the remote control receiving circuit block is stabilized. Further, when the light receiving circuit output is input, the μ-com core reads an input signal in accordance with a program stored in its internal ROM, and determines whether or not it is a remote control signal.
[0109]
First, a sequence until the μ-com core receives and determines a remote control signal will be described with reference to the flowchart of FIG.
[0110]
When the remote control reception interrupt is applied to the μ-com core by the input signal pulse P1, the internal timer 1 is started, and the timer 1 is stopped by the next signal pulse P2. As a result, the pulse interval between the signal pulses P1 and P2 is measured, a comparison is made as to whether or not they coincide with a predetermined time T1, and if they coincide, the pulse interval between the signal pulses P2 and P3 is similarly measured by a timer. The remote control signal is discriminated by determining whether or not it coincides with the predetermined time T1 (steps S602 to S607). If they match, the remote control reception flag is turned “ON” (step S608), the remote control interrupt is prohibited, and the interrupt process is exited.
[0111]
If the pulse interval does not coincide with the predetermined time T1, it is determined as noise and ignored, and the interrupt process is exited (step S609). The predetermined pulse interval T1 is a time interval that does not synchronize with the periodic noise pulse interval of the fluorescent lamp 10 msec or an integral multiple of 8.3 msec.
[0112]
If the μ-com core determines that the remote control signal has been received as described above, it then proceeds to release interrupt processing and continues a series of camera sequences for distance measurement, photometry, temperature measurement, focus lens drive, and shutter drive film winding. To do.
[0113]
Next, points to be noted when incorporating the operation processing of the remote control receiving circuit into the operation sequence of the camera will be described.
[0114]
Since the remote control receiving circuit is a detection circuit that detects a very weak signal of several tens of μV, it is easily affected by noise. Therefore, when the booster circuit is operating, that is, when the booster circuit is formed on the same chip as the remote control receiver circuit, or when there is a lot of noise such as when strobe charging is operating, remote control reception There is a risk that interrupts will occur regularly and normal camera operations cannot be performed.
[0115]
In order to solve this problem, in this embodiment, as shown in the flowchart of FIG. 21, the booster circuit operation is prohibited during the remote control mode signal reception standby. During the strobe charge, the remote control receiving circuit is disabled or the remote control reception interrupt is prohibited. In the present invention, as shown in the main flow, after the strobe charging is completed, the remote control mode is set. This prevents an error signal output from the remote control receiving circuit from interfering with the normal operation of the camera (steps S701 to S707).
[0116]
Next, FIG. 22 is a diagram showing a specific configuration of the NPN motor pre-driver circuit block 5 when a motor driver pre-driver circuit is configured on the same chip as the CPU and various measurement circuits of the camera.
[0117]
Usually, the power source Vcc2 stabilized by a diode filter (D1, C1) composed of a Schottky barrier diode and a tantalum capacitor of about 33 μF is used as a power source for various measurement circuits of the CPU and the camera.
[0118]
This is because the battery voltage has a steep and large voltage drop due to heavy load drive such as motor drive, plunger drive, boost coil drive or strobe charge, so that dv / dt is guaranteed for normal sequence of CPU and various This is because the size (dv / dt) 0 cannot be assured for accurate measurement of the measurement circuit.
[0119]
Therefore, the size of the normal backup capacitor C1 is set to a value as shown by the following equation, assuming that the current consumption Idi of the IC inside Vcc2.
[0120]
[Equation 9]

[0121]
Furthermore, since the camera is a portable device as a big problem, the battery is separated from the battery contact piece due to vibration, and the electric current is temporarily cut off. In particular, when the above-mentioned problem occurs during the operation of the camera and the Vcc2 voltage drops below the operable level of the CPU, normal camera control by the CPU is not performed, and in the worst case, the camera is destroyed. The chattering of this battery is considered to be about 10 msec although it depends on the shape and pressure of the battery contact piece. Therefore, the capacitance of the capacitor C1 is determined so that the time Vcc2 does not fall below the normal operating voltage of the CPU.
[0122]
Normally, the dominant parameter that determines the capacity of the capacitor C1 is the Vcc2 voltage holding during the battery chattering. A tantalum capacitor is used as the capacitor C1 because it has good frequency characteristics and a relatively large capacity can be easily obtained. However, this capacitor is expensive and has a large volume with respect to the mounting space of a small camera. The current consumption Idi of the internal IC must be designed to be small.
[0123]
For this purpose, it is necessary to design various measurement circuits of the camera as low current consumption as possible. On the other hand, a circuit for driving an external power transistor such as a motor pre-drive circuit needs to supply a current of several tens of mA as its base current. When such a circuit is formed on the same chip as the CPU chip in the same way as the camera measurement circuit, if the power of the circuit block is shared by the same Vcc2 as the CPU and the measurement circuit, Vcc2 for the reason described above. The capacity of the holding capacitor must be very large. Actually, the above configuration is impossible in terms of cost and space.
[0124]
Therefore, in this embodiment, the source current source is set to Vcc1 instead of Vcc2, and a large current supply terminal and a line are provided in the IC so as not to discharge a large current from the power source stabilizing capacitor C1 to the IC. As for an IC package including a microcomputer, as shown in FIG. 48, an IC lead 201 for connecting the IC 205 to a battery protrudes from the package 204, and the IC lead 201 is connected to a pad 203 on the IC 205 by a gold wire 206. Has been.
[0125]
Here, when a large current flows to the GND line 202 of the IC 205, the aluminum wiring of the GND line 202 of the IC 205 is 0.2 to 3Ω, and the contact resistance between the pad 203 and the IC lead 201 is 0.2 to 3Ω. Since a potential difference of about 50 to 100 mV is generated along the path through which the large current flows, the GND line 202 in the IC chip is shared by the above circuit block, CPU and camera measurement circuit block. Then, normal sequence and accurate measurement become impossible.
[0126]
In this embodiment, at least two GND lines are provided, that is, an MTGND line for discharging a large current to the GND and a dedicated GND line for the camera measurement circuit block, and in order to avoid the influence of the contact resistance of the pad, at least two GNDs are provided. Terminals MTGND terminal and ANGND terminal composed of pads are provided.
[0127]
In this way, the high current drive circuit block can be configured on one chip by providing at least two GND lines and GND terminals. Ideally, it is better to separately provide the digital GND for the CPU and the analog GND for the measurement circuit. However, since this actually leads to an unnecessary increase in the number of terminals, this embodiment intentionally combines them into one. .
[0128]
Next, a specific configuration of the predrive circuit will be described.
[0129]
First, an N-terminal constant current drive circuit for driving an external NPN power transistor will be described.
[0130]
This N-terminal constant current tribe circuit comprises a CMOS operational amplifier OP1, resistors R1, R2, R3, a reference voltage Vref3, a PMOS transistor constant current drive voltage generation circuit comprising a PMOS transistor Q1, and the above voltages supplied to PMOS transistors Q2, Q3, Q4. , Q5 transfer gate switches SW1, SW2, SW3, SW4, PMOS transistors Q2, Q3, Q4, Q5 having Vcc1 as a source and the base of an external NPN transistor as a drain, and a shunt between these gate sources It comprises a shunt resistor R4, R5, R6, R7 and an output section comprising NMOS transistors Q6, Q7, Q8, Q9 shunting between the base and emitter of an external NPN power transistor.
[0131]
When a power supply signal is input from the port N0 of the μ-com core to the operational amplifier OP1, the operational amplifier operates, and a current IN0 of 100 μA flows through the resistor R3. This IN0 is expressed by the following equation.
[0132]
IN0 = Vref3 / R3 (17)
The relationship of the following formula is established between VGS and IN0 of the transistor Q1.
[0133]
IN0 = A · (VGS−Vth)²    ... (18)
A: proportionality constant, Vth: threshold voltage
Therefore, the potential Va at the point a on the basis of Vcc1 is expressed by the following equation.
[0134]
[Expression 10]

[0135]
Further, when the output port N1 of the μ-com core is set to the high level “H” and the transfer gate switch SW1 is turned “ON”, the GS voltage of Q2 is 0V, Q2 is off, and Q6 is on. However, Va voltage is applied and Q2 is turned on and Q6 is turned off.
[0136]
At this time, the output current IN1 is expressed by the following equation.
[0137]
IN1 = A. (VGS1-Vth)²    ... (20)
Then, the above (R1 + R2) / R2 is set by the following equation so that VGS1 is such that IN1 = 20 mA.
[0138]
## EQU11 ##

[0139]
With the circuit configuration as described above, a constant current of 20 mA can be output from each output port N1, N2, N3, N4, and it is not necessary to use a base limiting resistor as in the prior art. A circuit can be obtained.
[0140]
In addition, since the fluctuation of Vcc1 is fed back, no matter how the Vcc1 voltage fluctuates, 20 mA drive can always be performed, and stable actuator control can be performed without being affected by the power supply voltage.
[0141]
Next, a P-terminal constant current drive circuit for driving an external PNP power transistor will be described. This is the same operating principle as the N-terminal constant current drive circuit described above, and there is only a difference whether it is a source or a sink.
[0142]
The P-terminal constant current drive circuit includes a CMOS operational amplifier OP1A, resistors R1A, R2A, R3A, a reference voltage Vref3A, an NMOS transistor Q1A voltage generation circuit for driving an NMOS transistor, and an NMOS transistor Q2A, Q3A, An output section comprising Q4A, Q5A, shunt resistors R4A, R5A, R6A, R7A for shunting between their gates and sources, and PMOS transistors Q6A, Q7A, Q8A, Q9A for shunting between the base and emitter of an external PNP transistor It consists of and.
[0143]
When a power supply signal is input to the operational amplifier OP1A from the port P0 of the μ-com core, the operational amplifier is operated and a current Ip0 of 100 μA flows through the resistor R3A.
[0144]
This current Ip0 is expressed by the following equation.
[0145]
Ip0 = (Vref3A−Vcc1) / R3A (22)
Further, the following relationship is established between VGS and Ip0 of the transistor Q1.
[0146]
Ip0 = B · (VGS−Vth)²        ... (23)
B: proportional constant, Vth: threshold voltage
Therefore, the potential VaA at the point a with respect to GND is expressed by the following equation.
[0147]
[Expression 12]

[0148]
Further, when the output port P1 of the μ-com core is set to the high level “H” and the transfer gate switch SW1A is turned “ON”, the GS voltage of the transistor Q2A is 0V, the transistor Q2A is turned off, and the transistor Q6A Is turned on, the voltage VaA is applied, the transistor Q2A is turned on, and the transistor Q6A is turned off.
[0149]
At this time, the output current IP1 is expressed by the following equation.
[0150]
IP1 = B. (VGS1-Vth)²    ... (25)
Then, the above (R1A + R2A) / R2A is set by the following equation so that VGS1 is such that IP1 = 20 mA.
[0151]
[Formula 13]

[0152]
With the circuit configuration as described above, a constant current of 20 mA can be sinked from each terminal of P1, P2, P3 and P4.
[0153]
FIG. 23 is a diagram showing a specific configuration of an analog timer circuit that does not use a clock. As shown in the figure, the timer 118a includes a MOS transistor 111, 112 constituting a current mirror circuit, a constant current source 114, a MOS transistor 113 for switching the current of the constant current source, and a capacitor for integrating the current of the constant current source. 115, a MOS transistor 116 for discharging the charge accumulated in the integrating capacitor, a comparator 117 for comparing the charge amount accumulated in the capacitor with the DAC output, and a timer 118a.
[0154]
The timer 118b has the same configuration as the timer 118a, and two timer values can be set by changing the value of the tap decoder, and can also be used continuously. Long timers and short timers can be made by changing the value of the constant current source.
[0155]
The operation of the analog timer circuit will be described below with reference to the flowchart of FIG. The timer value is set based on the graph of FIG. When the capacitor in the integrated circuit is used, the temperature characteristic is small, but if there is a temperature characteristic, the graph may be selected according to the temperature. Furthermore, here, the case where there is a temperature characteristic will be described.
[0156]
First, the temperature is measured (step S801), and the output (D / A value) of the tap decoder is set from FIG. 27 so that the timer value T or TA set before calling the analog timer (step S802). Subsequently, TM1 or TM1A is turned on, and the capacitor 115 or 115A is discharged. At the same time, TM2 or TM2A is turned on, the capacitor can be charged, TM1 or TM1A is turned off, the timer is started, and then the original oscillation is stopped (steps S803 and 804).
[0157]
Thereafter, when the level of the capacitor 115 or 115A exceeds the output of the tap decoder, TM3 or TM3A rises, and by this signal, μ-com wakes up again and the original oscillation starts to move (from the clock sleep state to the oscillation state). . Immediately after the original vibration starts, TM2 or TM2A is turned off, charging is stopped, and the process returns to the main routine (steps S805 to 808).
[0158]
The timing chart in this state is as shown in FIG. 25. In addition to the method shown in FIG. 25, various methods such as the method shown in FIG. 26 are conceivable. The description will be continued based on the timing shown in FIG. I will decide.
[0159]
As is clear from the above description, since the original oscillation of μ-com can be stopped while the analog timer is operating, it can be applied to measurement of a minute current or voltage, or time measurement of a signal that is vulnerable to noise. it can.
[0160]
Next, FIG. 28 is a diagram showing a specific configuration of a photometry circuit using an analog timer. Here, what is different from the photometric circuit shown in FIG. 10 is that a flip-flop is provided after the comparator. The flip-flop latches the level of the comparator with the analog timer stop signal.
[0161]
FIG. 29 is a flowchart showing the operation of this photometric circuit.
[0162]
The difference from the operation shown in FIG. 15 is that steps S904 and S905 are newly provided and an analog timer is used. That is, here, when the photometric voltage is very small, the noise of the original vibration is applied and accurate A / D conversion cannot be performed. Therefore, when checking the output of the comparator, the measurement is performed without the noise and without noise. I'm taking it. Since the output of the comparator is latched with the analog timer end signal, when the original oscillation oscillates, the level in the state without noise is already latched. Other operations are as described above with reference to FIG. 15, and a duplicate description is omitted here.
[0163]
Next, FIG. 30 is a diagram showing a specific configuration of a distance measuring circuit using an analog timer. This distance measuring circuit is an improvement of the A / D unit 41 shown in FIG.
[0164]
That is, similarly to the photometry of FIG. 7, when the steady light is latched by the capacitor 47 and when the LED 34 is projected and the output of the PSD 38 is calculated, an analog timer is used to remove the noise of the original vibration. The calculation result is held in the capacitor by an analog timer end signal TM3. Thereafter, since the A / D conversion is performed, it is possible to perform the A / D conversion on the signal having no noise of the original vibration.
[0165]
FIG. 31 is a flowchart showing the operation of the distance measuring circuit. The only difference from the operation shown in FIG. 9 is that an analog timer is used (steps S1003 to 1011). Other operations are as described in the description of FIG. 9 above, and therefore, a duplicate description is omitted here.
[0166]
Next, FIG. 32 is a diagram showing a specific configuration of a circuit in which an analog timer is applied to remote control reception signal evaluation. The purpose of this circuit is also to remove noise caused by the original vibration. In this case, two timers are used.
[0167]
FIG. 34 is a flowchart showing the operation of this circuit. A normal remote control signal is assumed to have three pulses at intervals of T1, as shown in FIG. This T1 is OK up to an error of T1 ± α. The circuit generates a T2 signal for stopping the timer when the analog timer reaches the set timer value or when the remote control reception signal falls.
[0168]
That is, FIG. 33A shows the remote control light receiving circuit output when the remote control signal is early. In this case, the timer value is set to T1 + α. That is, if T3 becomes high level "H" before the remote control signal is input, T ≧ T1 + α and NG.
[0169]
On the other hand, FIG. 33B shows the remote control light receiving circuit output when the set time comes first. In this case, since the analog timer is stopped, the time can be obtained by A / D conversion. Therefore, it is determined whether the signal is normal or not by checking whether it is larger than T1 -α. This determination is made by starting the timer 2 immediately after the end of the timer 1 and after the timer 2 is ended. If OK, the remote control reception flag is set and the interrupt is exited.
[0170]
Next, a camera controller using a CMOS analog circuit according to a second embodiment of the present invention will be described. 35 and 36 are diagrams showing the configuration.
[0171]
First, the reference current circuit block 201 in FIG. 36 will be described.
[0172]
The reference current circuit block 201 is composed of PMOS transistors Q1, Q2, Q3, Q7, Q8, NMOS transistors Q4, Q5, Q6 and resistors R1, R2, R3. When the CPU sets PT0 = “L”, a current of several μA limited by the resistor R1 flows to the transistor Q1, and the transistors Q1 and Q2 constitute a current mirror circuit, so that the drain of the transistor Q2 Current flows into the DG short of transistor Q4. Since the transistors Q4, Q5, and Q6 constitute a current mirror circuit, the same drain current flows through the transistors Q5 and Q6.
[0173]
By the way, the transistors Q8 and Q7 are the same as the 10: 1 current mirror circuit in the minute current region (because the voltage drop due to the resistor R3 is small), and the drain current of the transistor Q7 is 1 / of the drain current of the transistor Q6. Therefore, the potential at the point A becomes low level "L", the PMOS transistor Q3 is turned "ON" and a drain current flows, the drain current of the transistor Q4 increases, and the drain currents of the transistors Q5 and Q6 are increased by the current mirror. Will increase.
[0174]
When this current increases, the drain current ratio of the transistors Q7 and Q8 approaches 1 from 1/10 because the voltage drop of the resistor R3 takes effect.
[0175]
In the above cycle, as a result, the transistors Q5 and Q7 converge to the point where the drain currents coincide with each other. As a result, the voltage drop of the resistor R3 is expressed by the following equation. In the following equation, VT represents a thermal voltage.
[0176]
[Expression 14]

[0177]
However, Id is used at about 200 nA so that the MOS becomes a weak inversion region.
[0178]
Next, the band gap reference voltage circuit block 203 will be described.
[0179]
The circuit block 203 is a 1.26 V constant voltage circuit that is stable with respect to temperature. A band gap reference voltage based on the potential of Vcc2 is obtained by the NPN parasitic transistor Q13, NMOS transistor Q12 and resistor R5 based on the P well in the CMOS process. Further, this transistor Q13 has a diode characteristic of -2 mV / .degree. C., and the voltage across the resistor RS generates a voltage that changes + with respect to the temperature change of the following equation.
[0180]
VT In (10) × (R5 / R3) × 10 (28)
Therefore, if (RS / R3) in the above equation (28) is designed so that the change amount of plus (+) and minus (-) is made almost equal, the voltage between VCC2 and B is stable with respect to temperature. It becomes. As a guide, the voltage value is 1.26V. On the contrary, although an NPN transistor is used, when a parasitic PNP transistor based on an N well is used, a reference voltage of 1.26 V can be generated based on GND.
[0181]
Next, the temperature stable reference current circuit block 204 will be described.
[0182]
The circuit block 204 includes an operational amplifier OP1, PMOS transistors Q14 and Q15, and resistors R6 and R7. Then, the transistors Q14 and Q15 are turned "ON" by the operational amplifier OP1, the source current flows through the resistors R6 and R7, and the potential at the C point becomes equal to the potential at the B point due to an imaginary short. Therefore, a current of 1.26 / (R6 + R7) flows through the resistors R6 and R7, and a half drain current flows through the transistors Q15 and Q14.
[0183]
Next, the temperature measuring circuit block 202 will be described.
[0184]
The temperature measuring circuit block 202 includes a PMOS transistor Q10, a resistor R4, and an NMOS transistor Q11.
[0185]
The drain current of the transistor Q10 is represented by the following equation.
[0186]
VT In (10) / R3 × 40 (29)
Therefore, the voltage VT is expressed by the following equation.
[0187]
V T = ((273 + T) / 300) × 26 mV (30)
Here, T represents temperature (° C.).
[0188]
The transistor Q11 constitutes a current mirror circuit with the transistors Q16 and Q17, and a current represented by the following expression is injected from the temperature stable reference current circuit block 204 into the current mirror circuit.
[0189]
1.26V / (R6 + R7) / 2 (31)
The drain current of the transistor Q11 has the above current value. The remainder obtained by subtracting the T stable current from the T proportional current value flows into the resistor R4.
[0190]
Therefore, the E current is expressed by the following equation.
[0191]
[Expression 15]

[0192]
Therefore, VE = 281 mV at -10 ° C. and VE = 456 mV at + 40 ° C.
[0193]
Next, the capacitor charge / discharge circuit block 205 will be described.
[0194]
This circuit block 205 is for A / D conversion of voltage related to the strobe main capacitor voltage, battery voltage, temperature, etc., and comprises NMOS transistors Q16, Q17, Q18, Q22, PMOS transistors Q19, Q20, and a capacitor C1. Has been. When the CPU port PT2 = “H”, the transistor Q18 is “ON”, and the transistors Q16, Q17, Q19, and Q20 each constitute a current mirror circuit. Therefore, the drain current of the transistor Q20 is expressed by the following equation: Indicated.
[0195]
1.26V / (R6 + R7) / 20 (34)
When the CPU port PT4 = "H", the transistor Q22 is turned "ON", the capacitor C1 is discharged, and the potential at the F point becomes 0V.
[0196]
Further, when the CPU port PT4 = "L" and PT2 = "H", the capacitor C1 is charged by the drain current of the previous transistor Q20, and the F potential rises with time. If PT4 = “L” and PT2 = “L” at appropriate places, the potential at the F point is fixed to the potential at that time.
[0197]
Next, the operation of A / D converting the battery voltage will be described in detail with reference to the flowchart of FIG.
[0198]
First, it is assumed that the reference current circuit is operated with PT0 = "L" and PT1 = "L". The memory ADM for storing the A / D converted value is set to “0” (step S1201). I is set to “0” (step S1202). The CPU ports PT4 and PT2 are both set to the high level “H”, and the switching NMOS transistors of the transistors Q18 and Q22 are turned “on” (step S1203).
[0199]
Then, after waiting for 1 msec (step S1204), the CPU port PT4 is set to the low level “L” and the transistor Q22 is turned “off”, and charging of the capacitor C1 is started (step S1205).
[0200]
Subsequently, the timer count is started. The timer may be a software soft timer or a hardware counter incorporated in the CPU. In the case of a soft timer, about 16 to 32 KHz is appropriate depending on the resolution required for the A / D conversion of the camera and the limitation of the measurement time. In hardware, the faster the better (step S1206).
[0201]
Subsequently, it is detected whether or not the input port PT6 of the CPU is at the high level “H”. When the high level becomes “H”, the process proceeds to step S1208, and the timer value at that time is added to the contents of the memory ADM (step S1207). Whether or not I = 3 is checked. If “3”, the content of the ADM is set to ¼ in step S1211 and the process returns in step S1212 (step S1209). If not I = 3 in step S1209, I is incremented in step S1210, and the process returns to step S1203.
[0202]
As described above, the average of the four A / D conversion values is stored in the memory ADM. If it is determined in step S1207 that there is no change for 100 msec or longer, an interrupt is separately provided by the interrupt timer, and the CPU displays a camera failure and stops all camera operations.
[0203]
FIG. 39 is a flowchart showing an operation for A / D converting the strobe charging voltage. Since this sequence is the same as the sequence of FIG. 37 described above except that PT7 is set to the high level “H” in step S1307, the duplicated description is omitted here.
[0204]
Further, FIG. 41 is a flowchart showing an operation of A / D converting the temperature measurement voltage value. Since this sequence is the same as the sequence of FIG. 37 described above except that PT5 is set to the high level “H” in step S1407, duplicate description is omitted here.
[0205]
Next, the operation for A / D converting the photometric value will be described in detail with reference to the flowchart of FIG.
[0206]
ADM is set to “0” (step S1501), and I is set to “0” (step S1502). When the CPU port PT3 is set to the low level "L" and the transistor Q21 is turned on, the capacitor C2 is discharged and the H potential becomes the same potential as VCC2 (step S1503).
[0207]
Thereafter, when waiting for 1 msec (step S1504), the CPU port PT3 is set to the high level “H” and the transistor Q21 is turned “OFF”, the capacitor C2 is charged by the photocurrent according to the brightness by the SPD1 (step S1505).
[0208]
Subsequently, a timer count is started (step S1506), and it is checked whether or not the CPU port PT8 is at the high level “H” (step S1507). If the CPU port PT8 is at the high level “H”, the timer value is set in the contents of the ADM memory. Addition is performed (step S1508). Then, it is checked whether I = 3. If I = 3, I is incremented and the process returns to step S1503. If it is “3”, the content of the ADM is set to ¼ in step S1511 and the process returns in step S1512 (step S1509). In this way, the photometric value is A / D converted.
[0209]
The camera information necessary for camera operation is A / D converted by the sequence described above. Here, in general, the A / D conversion method based on the VT conversion has a problem that it takes too much time as compared with other A / D conversion methods. Normally, the time from when the release button is pressed to when the film is exposed to the camera must be about 0.3 seconds. If it is too slow, you will miss a photo opportunity. Considering from the above viewpoint, at least photometry A / D, strobe charging voltage A / D, and battery voltage A / D are required for each release, so 0.3 second / 3 = 0.1 second, that is, one AD The required time must be at least 100 msec or less. In this embodiment, C1 and the value of the charge current to this are set appropriately so that one A / D is about 10 msec.
[0210]
For this, the following ideas can be considered. That is, first, A / D conversion of at least two or more camera information is performed simultaneously. For example, as shown in the flowchart of FIG. 45, three A / D conversions of photometry, temperature measurement, and battery voltage are performed simultaneously, and secondly, A / D conversion values corresponding to each camera information are stored in a predetermined memory area. The memory area to be checked is confirmed, and the contents of the memory area are updated by A / D conversion in response to key operations other than the release switch or every predetermined time, and A / D conversion before the release switch is turned on The camera operation is performed according to the value.
[0211]
Next, the constant voltage motor drive circuit block 206 will be described.
[0212]
The constant voltage motor drive circuit block 206 includes an operational amplifier OP2, resistors R13 and R14, and an external PNP power transistor.
[0213]
This is a non-inverting amplifier, and the following relationship is established between the potential at the high level "H" point and the potential VI at the I point.
[0214]
[Expression 16]

[0215]
Here, VI can create and hold an arbitrary voltage value by charging the capacitor C1 from the GND level for a predetermined time by the time control of the switching transistors Q18 and Q22. As a result, the CPU can perform fine control such as driving at a low voltage at the start of winding, or at a high voltage if the speed reaches a certain level.
[0216]
In the CMOS process, as a method of using logarithmic compression characteristics, there is a method of using a MOS transistor in a weak inversion region in addition to using a parasitic transistor. That is, as shown in FIG. 46, in the region where the drain current is several hundred nA or less, the following relationship is established between the drain current ID and the gate-source voltage VGS.
[0217]
[Expression 17]

[0218]
Next, FIG. 49 is a diagram showing a specific circuit configuration when the region where the drain current is several hundred nA or less is applied to a distance measuring circuit.
[0219]
In the figure, the pulse photocurrent detection circuit block includes a CMOS operational amplifier OP1, a preamplifier unit comprising NMOS transistors Q1, Q2, Q3 and constant current sources I1, I2, a CMOS opamp OP2, a transfer gate G1, a capacitor C1, and an NMOS transistor Q4. And a background light extraction circuit. When Vref2 is set to VCC2-100 mv and the operational amplifier OP2 is "on", the operational amplifier OP2 forms a feedback loop in the preamplifier section, and the constant current 1μ of I1 and the background light component Ip1 of PSD Are discharged to GND through the transistor Q4, and the potential at that time is stored in the capacitor C1. In this state, the drain-source voltage of the transistor Q3 is 100 mV, and almost no current flows through the transistor Q3. Even when the transfer gate G1 is turned off and the feedback loop is cut off, the capacitor C1 continues to hold the previous potential, so that the transistor Q4 continues to discharge the constant current of I1 and the background light component of PSD. At this time, an L pulse is output from the port P1 of the CPU, Q5 is turned "ON", an infrared light pulse is projected from the IRED onto the subject, and a photocurrent component ΔIp1 due to the reflected light is input to the PSD1 terminal. All flow into transistor Q3.
[0220]
Here, since the transistor Q3 is increased by 20 times, the transistor Q3 operates in the weak inversion region with respect to the flowing current, so the potential at the point A is obtained from the following equation.
[0221]
[Expression 18]

Similarly, the potential at point B is obtained from the following equation.
[0222]
[Equation 19]

[0223]
The transistors Q6 and Q7 are also multiplied by 20 and designed to operate in a weak inversion region as compared with the constant current source of I3. Further, when the drain current of the transistor Q6 is ID1, the following equation is established.
[0224]
[Expression 20]

When the drain current of the transistor Q7 is ID2, the following equation is established.
[0225]
[Expression 21]

Since these two equations are equal, the following equation is established.
[0226]
[Expression 22]

[0227]
Therefore,
[Expression 23]

It becomes. Here, since ID1 + ID2 = 1 μA, the following equation is established.
[0228]
[Expression 24]

From the above, the potential at the C point of R1 is expressed by the following equation.
[0229]
[Expression 25]

[0230]
Therefore, since ΔIp2 / (ΔIp1 + ΔIp2) represents the position of the center of gravity of the spot light image incident on the PSD, the subject distance can be obtained by measuring the potential at the C point.
[0231]
Further, the CPU performs A / D conversion of C point in synchronization with the light projection pulse, and takes in the digital value. Then, the light is projected a plurality of times, and the distance to the subject is determined from the average value.
[0232]
Next, FIG. 50 is a diagram showing a specific configuration when applied to a photometric circuit.
[0233]
In the figure, the potential at point A is expressed by the following equation.
[0234]
[Equation 26]

[0235]
In this equation, Vref1 is the voltage of any tap of the tap decoder.
[0236]
The current I1 flowing through the tap resistor R is expressed by the following equation.
[0237]
[Expression 27]

[0238]
Therefore, the CPU can obtain the A / D value corresponding to the brightness by performing the successive approximation AD between the CPU and the tap decoder.
[0239]
As described in detail above, in the camera controller using the CMOS analog circuit of the present invention, the analog circuit can be configured by the CMOS process, so that the lead time and cost are similar to those of a microcomputer, and the AF, AE circuit and microcomputer are one chip. The size of the camera can be reduced.
[0240]
Furthermore, the time lag can be reduced and the limit on the receivable time of the remote controller can be eliminated. Moreover, there is no influence of clock noise by using a timer without a clock. Even if the chip generates heat, the temperature of the LCD drive voltage can be corrected without making a misjudgment.
[0241]
The present invention includes the following contents.
[0242]
(1) A microcomputer and N inside the P well based on the P well or N well⁺Or P inside the N-well⁺A camera controller comprising a logarithmic compression type distance measuring circuit or photometric circuit configured by a CMOS process having a parasitic bipolar transistor having an emitter on the same chip.
[0243]
(2) In a microcomputer for a camera having a microcomputer core for camera control, a measurement circuit necessary for a camera photographing operation, and a large current source circuit for directly driving a bipolar transistor on the same chip, in series with the battery A first power supply terminal connected; and a second power supply terminal connected to a power backup capacitor connected in parallel with the battery; the microcomputer core for camera control; and the measurement circuit for the camera A one-chip microcomputer for controlling a camera, wherein power is supplied from the second power supply terminal, and power is supplied from the first power supply terminal as at least a high-current source source of the high-current source circuit.
[0244]
(3) In a one-chip microcomputer for a camera having a camera control microcomputer, a camera measurement circuit, and a large current sink circuit for directly driving a bipolar transistor on the same chip, the first for the camera control microcomputer A first IC lead connected to the first ground pad, a second ground pad for the camera measurement circuit, and a second ground pad connected to the second ground pad. 1-chip microcomputer for camera control, comprising: an IC lead; a third ground pad for the large current sink circuit; and a third IC lead connected to the third ground pad. .
[0245]
(4) The one-chip microcomputer for camera control according to claim 3, wherein the first ground pad and the second ground pad are shared.
[0246]
(5) In a camera having a one-chip microcomputer in which a CMOS analog circuit is configured on the same chip, the CMOS analog circuit includes at least one of an automatic focus adjustment circuit, an automatic exposure circuit, a remote control circuit, and a temperature measurement circuit. In the camera ready state, at least one of the circuits is powered.
[0247]
(6) a light projecting unit that projects light toward a distance measuring object, and a semiconductor position detecting element disposed at a position away from the light projecting unit by a base line length in order to receive reflected light from the distance measuring object. The light receiving means comprising a light receiving lens and the pulse photocurrent of the semiconductor position detecting element based on the P well or the N well in the CMOS process are used as the N inside the P well.⁺Or P inside the N-well⁺For a camera, comprising: a MOS transistor circuit for inputting to a base of a parasitic bipolar transistor having an emitter as an emitter; and a distance calculation means for calculating a distance to a distance measurement object based on an output of the MOS transistor circuit Distance measuring device.
[0248]
(7) N inside P-well during CMOS process⁺Or P inside the N-well⁺A first and second parasitic bipolar transistor having the emitter as an emitter, a photosensitive element that changes in accordance with subject brightness, and an A / D conversion means for A / D converting the emitter potential of the first parasitic bipolar transistor. And electrically connecting the photosensitive element to an emitter of the first parasitic bipolar transistor, electrically connecting a base of the first parasitic bipolar transistor to a base of a second parasitic bipolar transistor, A photometric device for a camera, wherein a constant current source is connected to the emitter of the second parasitic bipolar transistor.
[0249]
(8) In a camera including a one-chip microcomputer in which an analog circuit is configured on the same chip, the analog circuit includes at least one of an automatic focus adjustment circuit, an automatic exposure circuit, and a remote control circuit. When any of the above is operated, the original vibration of the microcomputer is stopped, and the original vibration is operated again by the measurement or reception completion signal.
[0250]
(9) A reference current source, a charging unit that charges the current, a reference voltage setting unit, a comparison unit that compares the charging voltage and the reference voltage, and an oscillation control unit that starts oscillation in response to the output of the comparison unit An analog timer comprising:
[0251]
(10) The analog timer according to (9), wherein the analog timer includes correction means for performing correction by temperature.
[0252]
(11) A power system circuit for controlling a large current, a D / A converter for power supply for LCD display, a storage unit for storing whether or not the power system is driven, and whether or not a predetermined time has elapsed after driving the power system A clearing means for clearing the storage unit after a predetermined time has elapsed, a temperature measuring circuit, and a setting means for setting the output of the D / A converter according to the output of the temperature measuring circuit. An LCD driving voltage temperature correction method, wherein, when the storage unit is not cleared, the operation of the setting means is prohibited.
[0253]
【The invention's effect】
According to the present invention, it is possible to provide a camera system in which the influence of clock noise of the original oscillation for driving the microcomputer is removed.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a camera controller using a CMOS analog circuit according to a first embodiment of the present invention.
FIG. 2 is a flowchart showing a main sequence of the camera controller using the CMOS analog circuit according to the first embodiment.
FIG. 3 is a flowchart showing a subroutine “release interrupt” sequence executed when a release switch is pressed or a remote control signal is received.
FIG. 4 is a flowchart showing a sequence of a subroutine “LCD ON”.
FIG. 5 is a graph showing the relationship between the temperature (° C.) of the LCD 21 and the drive voltage (V).
FIG. 6 is a diagram showing an NPN bipolar transistor and an NPN bipolar transistor existing in a CMOS process.
FIG. 7 is a diagram showing a specific example of a distance measuring circuit using a parasitic NPN transistor in a CMOS process.
FIG. 8 is a graph showing the relationship between the inverse 1 / a of the subject distance a and the output voltage value.
FIG. 9 is a flowchart for explaining a distance measuring sequence by the distance measuring circuit block 4;
FIG. 10 is a diagram showing a configuration of a photometric circuit block 13 using a parasitic NPN transistor in a CMOS process.
FIG. 11 is a diagram showing a configuration of a modified example of the photometric circuit block 13 in which the reference voltage circuit output Is is made different beforehand between an average and a spot.
FIG. 12 is a diagram showing a configuration of a modification of the photometry circuit block 13 which is adjusted by adding a level shift circuit.
13 is a diagram showing a detailed configuration of a part of the photometry circuit block 13 shown in FIG.
FIG. 14 is a diagram showing a specific circuit configuration for generating a T-stable and T-proportional reference current for DAC.
FIG. 15 is a flowchart showing a photometric sequence by the photometric circuit block 13;
FIG. 16 is a diagram showing a configuration of a temperature measuring circuit block 10 in a CMOS process.
FIG. 17 is a diagram showing a configuration of a specific example when a motor drive circuit, a booster circuit, a plunger drive circuit, and the like are incorporated in the first embodiment.
FIG. 18 is a diagram showing a configuration of a remote control receiving circuit block of a camera.
FIG. 19 is a diagram illustrating an operation waveform of each unit when a remote operation signal by infrared light is received.
FIG. 20 is a flowchart showing a sequence of a subroutine “remote control reception interrupt”.
FIG. 21 is a flowchart showing a sequence of a subroutine “remote controller setting”.
FIG. 22 is a diagram showing a specific configuration of an NPN motor pre-driver circuit block 5 when a motor driver pre-driver circuit is configured on the same chip as various measurement circuits of a CPU and a camera.
FIG. 23 is a diagram illustrating a specific configuration of an analog timer circuit that does not use a clock;
FIG. 24 is a flowchart showing the operation of the analog timer circuit.
FIG. 25 is a timing chart relating to the operation of the analog timer circuit.
FIG. 26 is a timing chart relating to the operation of the analog timer circuit.
FIG. 27 is a graph showing a relationship between a timer time and a D / A set value.
FIG. 28 is a diagram showing a specific configuration of a photometry circuit using an analog timer.
FIG. 29 is a flowchart showing the operation of a photometry circuit using an analog timer.
FIG. 30 is a diagram showing a specific configuration of an analog timer and a distance measuring circuit.
FIG. 31 is a flowchart showing an operation of a distance measuring circuit for an analog timer.
FIG. 32 is a diagram illustrating a specific configuration of a circuit in which an analog timer is applied to remote control reception signal evaluation.
FIG. 33 is a diagram illustrating a state of a remote control light receiving circuit output related to a circuit in which an analog timer is applied to remote control reception signal evaluation.
FIG. 34 is a flowchart showing the operation of a circuit in which an analog timer is applied to remote control reception signal evaluation.
FIG. 35 is a diagram showing a configuration of a camera controller using a CMOS analog circuit according to a second embodiment of the present invention.
FIG. 36 is a diagram showing a configuration of a camera controller using a CMOS analog circuit according to a second embodiment of the present invention.
FIG. 37 is a flowchart showing an operation for A / D converting a battery voltage.
FIG. 38 is a timing chart for explaining an operation for A / D converting a battery voltage.
FIG. 39 is a flowchart showing an operation for A / D converting a strobe charging voltage.
FIG. 40 is a timing chart for explaining an operation for A / D converting the strobe charging voltage.
FIG. 41 is a flowchart showing an operation of A / D converting a temperature measurement voltage value.
FIG. 42 is a timing chart for explaining an operation for A / D converting a temperature measurement voltage value;
FIG. 43 is a flowchart for explaining in detail an operation of A / D converting a photometric value.
FIG. 44 is a timing chart for explaining an operation for A / D converting a photometric value.
FIG. 45 is a flowchart showing a sequence when three AD conversions of photometry, temperature measurement, and battery voltage are simultaneously performed.
FIG. 46 is a graph showing the relationship between drain current ID and gate-source voltage VGS.
FIG. 47 is a diagram for explaining the field effect transistor according to the example.
FIG. 48 is a diagram showing a state of an IC package including a microcomputer.
FIG. 49 is a diagram showing a specific circuit configuration when a region where the drain current is several hundred nA or less is applied to a distance measuring circuit.
FIG. 50 is a diagram showing a specific circuit configuration when a region where the drain current is several hundred nA or less is applied to a photometric circuit.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... CPU (micro-com core), 2 ... Boosting circuit block, 3 ... Remote control circuit block, 4 ... Distance measuring circuit block, 5 ... NPN motor pre-driver circuit block, ..Motor constant voltage circuit block, 7 ... T stable T proportional DAC circuit block, 8 ... comparator, 9 ... B. C circuit block, 10 ... temperature measuring circuit block, 11 ... reset circuit block, 12 ... reference voltage circuit block, 13 ... photometry circuit block, 14 ... strobe charge voltage detection circuit block, 15 ... PI / PR detection circuit block, 16 ... PLED driver circuit block, 17 ... PNP motor pre-driver circuit block, 18 ... EEPROM, 19 ... Strobe circuit block, 20 ... Switch, 21 ... LCD.

Claims (1)

At least one of a distance measuring circuit, photometric circuit, remote control circuit, temperature measuring circuit, a CMOS analog circuit including an A / D converter circuit and an analog timer circuit, and a clock oscillation circuit are built-in. a camera system having a single chip CMOS controller and a controllable CMOS microcomputer is configured on the same semiconductor substrate,
Providing data holding means for deterministically holding digital data output upon completion of measurement or reception of the CMOS analog circuit;
Prior to operating the CMOS analog circuit, the analog timer circuit is started to shift the microcomputer from a normal state to a clock oscillation stop state, and in response to the data confirmation of the data holding means , the CMOS microcomputer the camera system is characterized in that as with to return to the normal state, referring to the output of said data holding means.

Images